JP2548999B2 - Chroma signal processing circuit in VTR - Google Patents
Chroma signal processing circuit in VTRInfo
- Publication number
- JP2548999B2 JP2548999B2 JP2145175A JP14517590A JP2548999B2 JP 2548999 B2 JP2548999 B2 JP 2548999B2 JP 2145175 A JP2145175 A JP 2145175A JP 14517590 A JP14517590 A JP 14517590A JP 2548999 B2 JP2548999 B2 JP 2548999B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst
- circuit
- gate pulse
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、VTRにおけるクロマ信号処理回路に係り、
特には、クロマ信号を記録・再生するときの基準となる
バースト信号のエンファシス・ディエンファシスの技術
に関する。The present invention relates to a chroma signal processing circuit in a VTR,
In particular, the present invention relates to a burst signal emphasis / de-emphasis technique that serves as a reference when recording / reproducing a chroma signal.
＜従来の技術＞ 第４図は従来のクロマ信号処理回路のブロック線図で
あり、図（ａ）は記録系を、図（ｂ）は再生系を示す。<Prior Art> FIG. 4 is a block diagram of a conventional chroma signal processing circuit. FIG. 4A shows a recording system and FIG. 4B shows a reproducing system.
まず、記録系について説明する。3.58MHzのバンドパ
スフィルタ１により入力映像信号から入力クロマ信号を
抽出する。この入力クロマ信号は、AGC回路２によって
ゲインコントロールされた後、低域変換回路３によって
3.58MHzから629KHzに低域変換され、バースト信号エン
ファシス回路４に入力される。同期分離回路５は、入力
映像信号から水平同期信号を分離し、バーストゲートパ
ルス発生回路６は、その分離された水平同期信号の立ち
上がり（または立ち下がり）のタイミングから所定時間
遅延して立ち上がり、所定のパルス幅をもつバーストゲ
ートパルスP0を発生し、このバーストゲートパルスP0を
バースト信号エンファシス回路４のゲート端子に出力す
る。バースト信号エンファシス回路４においては、低域
変換回路３から入力した入力クロマ信号をバーストゲー
トパルスP0のパルス幅内でのみ6dBアップする。すなわ
ち、入力クロマ信号のうち入力バースト信号のみをエン
ファシスする。First, the recording system will be described. The input chroma signal is extracted from the input video signal by the 3.58 MHz band pass filter 1. This input chroma signal is gain-controlled by the AGC circuit 2 and then by the low frequency conversion circuit 3.
The low frequency is converted from 3.58 MHz to 629 KHz and input to the burst signal emphasis circuit 4. The sync separation circuit 5 separates the horizontal sync signal from the input video signal, and the burst gate pulse generation circuit 6 rises with a predetermined time delay from the rising (or falling) timing of the separated horizontal sync signal, and then rises to a predetermined value. A burst gate pulse P 0 having a pulse width of 1 is generated, and this burst gate pulse P 0 is output to the gate terminal of the burst signal emphasis circuit 4. In the burst signal emphasis circuit 4, the input chroma signal input from the low frequency conversion circuit 3 is increased by 6 dB only within the pulse width of the burst gate pulse P 0 . That is, only the input burst signal of the input chroma signal is emphasized.
このように入力バースト信号の部分のみが強調された
クロマ信号は、629KHzのローパスフィルタ７を通り、混
合・記録アンプ８において、FM変調後の輝度信号と混合
され増幅された後、記録ヘッドへと導かれ、磁気テープ
に記録される。The chroma signal in which only the input burst signal portion is emphasized in this way passes through the 629 KHz low-pass filter 7, is mixed and amplified with the FM modulated luminance signal in the mixing / recording amplifier 8, and is then transmitted to the recording head. Guided and recorded on magnetic tape.
次に、再生系について説明する。再生ヘッド21によっ
て磁気テープからピックアップされた再生映像信号は、
ヘッドアンプ22によって増幅され、629KHzのローパスフ
ィルタ23によって再生クロマ信号が抽出され、AGC回路2
4によってゲインコントロールされた後、高域変換回路2
5によって629KHzから3.58MHzに高域変換され、3.58MHz
のバンドパスフィルタ26を介してバースト信号ディエン
ファシス回路27に入力される。同期分離回路28は、再生
映像信号から水平同期信号を分離し、バーストゲートパ
ルス発生回路29は、記録系のバーストゲートパルス発生
回路６と同様に水平同期信号の立ち上がり（または立ち
下がり）のタイミングから所定時間遅延して立ち上が
り、記録時と同じパルス幅をもつバーストゲートパルス
P0を発生し、このバーストゲートパルスP0をバースト信
号ディエンファシス回路27のゲート端子に出力する。バ
ースト信号ディエンファシス回路27においては、バンド
パスフィルタ26から入力した再生クロマ信号をバースト
ゲートパルスP0のパルス幅内でのみ6dBダウンして、記
録時の逆補正を行う。すなわち、再生クロマ信号のうち
再生バースト信号のみをディエンファシスする。Next, the reproducing system will be described. The reproduced video signal picked up from the magnetic tape by the reproducing head 21 is
It is amplified by the head amplifier 22 and the reproduction chroma signal is extracted by the 629 KHz low-pass filter 23.
After gain control by 4, high frequency conversion circuit 2
High frequency conversion from 629KHz to 3.58MHz by 5, 3.58MHz
Is input to the burst signal de-emphasis circuit 27 via the band pass filter 26 of FIG. The sync separation circuit 28 separates the horizontal sync signal from the reproduced video signal, and the burst gate pulse generation circuit 29, like the burst gate pulse generation circuit 6 of the recording system, starts from the rising (or falling) timing of the horizontal sync signal. Burst gate pulse with the same pulse width as when recording, rising after a specified delay
P 0 is generated and this burst gate pulse P 0 is output to the gate terminal of the burst signal de-emphasis circuit 27. In the burst signal de-emphasis circuit 27, the reproduction chroma signal input from the band pass filter 26 is reduced by 6 dB only within the pulse width of the burst gate pulse P 0 to perform the inverse correction at the time of recording. That is, only the reproduction burst signal of the reproduction chroma signal is de-emphasized.
このように再生バースト信号の部分のみが減衰された
再生クロマ信号は、くし形フィルタ回路30、アンプ回路
31を通り、混合回路32において、復調後の輝度信号と混
合された後、ビデオ出力端子へと導かれる。In this way, the reproduction chroma signal in which only the reproduction burst signal part is attenuated is processed by the comb filter circuit 30 and the amplifier circuit.
After passing through 31, the signal is mixed with the demodulated luminance signal in the mixing circuit 32 and is then guided to the video output terminal.
再生バースト信号は、再生映像に正しく色をつけるた
めに用いられるが、ほかの信号源からノイズを受けた
り、磁気テープとヘッドとの間での電磁変換の際にノイ
ズを受けたりしやすい状況下では、再生バースト信号の
前後に不要なノイズ成分が現れ、S/N比が悪化する。The playback burst signal is used to color the playback video correctly, but under conditions where it is easy to receive noise from other signal sources or during electromagnetic conversion between the magnetic tape and the head. , An unnecessary noise component appears before and after the reproduced burst signal, and the S / N ratio deteriorates.
しかし、上記のように、記録時においてバーストゲー
トパルスP0を用いて前後の不要ノイズ成分をカットし、
入力バースト信号の部分のみをエンファシスすることに
より入力バースト信号のS/N比をアップしているため、
再生クロマ信号のS/N比も良くなる。However, as described above, the burst noise pulse P 0 is used to cut unnecessary noise components before and after recording,
Since the S / N ratio of the input burst signal is increased by emphasizing only the part of the input burst signal,
The S / N ratio of the reproduced chroma signal is also improved.
＜発明が解決しようとする課題＞ しかしながら、従来においては、バーストゲートパル
スP0として、記録時のエンファシスのためのゲートパル
スも再生時のディエンファシスのためのゲートパルス
も、そのパルス幅が一定値に固定化され、かつ、互いに
同一のパルス幅W-に設定されたものを用いていたため
に、次のような問題が発生していた。<Problems to be Solved by the Invention> However, in the related art, as the burst gate pulse P 0 , both the gate pulse for emphasis during recording and the gate pulse for de-emphasis during reproduction have a constant pulse width. immobilized on, and the same pulse width W to each other - to have used what is set to, the following problems have occurred.
第５図の（ａ）に示すように、記録時において入力バ
ースト信号SBの前後の不要ノイズ成分SNを確実にカット
するには、バーストゲートパルスP0のパルス幅W- を入
力バースト信号SBの幅とほぼ同程度の狭いものに設定し
ておけばよい。ところが、再生時においては、磁気テー
プ走行系やヘッドドラム回転系によるジッター（時間軸
方向の変動）が生じる。そして、第５図の（ｂ）のよう
に、再生時のバーストゲートパルスP0のパルス幅W-が記
録時と同一に設定されていることから、前記のジッター
が生じると、バーストゲートパルスP0が再生バースト信
号SB′から位相がずれ、再生バースト信号SB′の前側ま
たは後側の一部に欠けａが生じる。このような再生バー
スト信号SB′の欠けａが生じると、位相変調ノイズ（PM
ノイズ）の悪化や色相まわり（色相のずれ）が発生する
おそれがある。As shown in (a) of FIG. 5, in order to surely cut the unnecessary noise component S N before and after the input burst signal S B at the time of recording, the pulse width W − of the burst gate pulse P 0 is set to the input burst signal. The width should be set to be as narrow as the width of S B. However, during reproduction, jitter (variation in the time axis direction) occurs due to the magnetic tape running system and the head drum rotating system. Then, as shown in FIG. 5B, since the pulse width W − of the burst gate pulse P 0 at the time of reproduction is set to be the same as that at the time of recording, when the above jitter occurs, the burst gate pulse P 0 0 'out of phase from the playback burst signal S B' reproduced burst signal S B a missing part of the front or rear of the results. When such a missing a in the reproduced burst signal S B ′ occurs, the phase modulation noise (PM
There is a possibility that the noise may be deteriorated or the hue around (the hue shift) may occur.
特に、他のVTRで録画したテープやレンタルテープの
場合には、水平同期信号とバースト信号との間の位相差
が相違していることが多いために、位相変調ノイズや色
相まわりの悪化の程度がひどく、場合によっては色消え
が発生するおそれすらあった。Especially in the case of tapes and rental tapes recorded by other VTRs, the phase difference between the horizontal sync signal and the burst signal is often different, so the degree of deterioration of phase modulation noise and hue around However, there was a risk that the color might disappear.
このような事情から、従来ではバーストゲートパルス
P0のパルス幅をあまり狭くすることができず、第５図
（ｃ）のように、ある程度のゆとりをもって比較的広め
のパルス幅W0に設定せざるを得ない。しかし、その結果
として、記録時において不要ノズル成分SNもエンファシ
スされてしまうので、再生バースト信号のS/N比を向上
させる上での障害となっていた。For this reason, the burst gate pulse has been used in the past.
The pulse width of P 0 cannot be narrowed so much, and as shown in FIG. 5C, the pulse width W 0 has to be set to a relatively wide pulse width with some allowance. However, as a result, the unnecessary nozzle component S N is also emphasized during recording, which is an obstacle to improving the S / N ratio of the reproduction burst signal.
本発明は、このような事情に鑑みて創案されたもので
あって、位相変調ノイズや色相まわりを防止しながら
も、再生バースト信号のS/N比を充分に改善することを
目的とする。The present invention was devised in view of such circumstances, and an object thereof is to sufficiently improve the S / N ratio of a reproduction burst signal while preventing phase modulation noise and hue rotation.
＜課題を解決するための手段＞ 本発明は、このような目的を達成するために、次のよ
うな構成をとる。<Means for Solving the Problems> The present invention has the following configuration in order to achieve such an object.
すなわち、本発明のVTRにおけるクロマ信号処理回路
は、クロマ信号は記録時において水平同期信号に基づい
て生成されたバーストゲートパルスのパルス幅内で入力
バースト信号をエンファシスし、かつ、クロマ信号の再
生時において水平同期信号に基づいて生成されたバース
トゲートパルスのパルス幅内で再生バースト信号をディ
エンファシスするように構成されたクロマ信号処理回路
において、記録時に前記バーストゲートパルスのパルス
幅を縮小するバーストゲートパルス幅縮小回路と、再生
時に前記バーストゲートパルスのパルス幅を拡大するバ
ーストゲートパルス幅拡大回路とを備えたことを特徴と
するものである。That is, the chroma signal processing circuit in the VTR of the present invention, when the chroma signal is recording, emphasizes the input burst signal within the pulse width of the burst gate pulse generated based on the horizontal synchronizing signal, and reproduces the chroma signal. In the chroma signal processing circuit configured to de-emphasize the reproduced burst signal within the pulse width of the burst gate pulse generated on the basis of the horizontal sync signal, the burst gate for reducing the pulse width of the burst gate pulse during recording. A pulse width reduction circuit and a burst gate pulse width expansion circuit for expanding the pulse width of the burst gate pulse at the time of reproduction are provided.
＜作用＞ 本発明の上記構成による作用は、次のとおりである。<Operation> The operation of the above configuration of the present invention is as follows.
記録時においては、バーストゲートパルス幅縮小回路
によって水平同期信号に基づくバーストゲートパルスの
パルス幅を縮小するから、入力バースト信号をその前後
の不要ノイズ成分を確実にカットした状態でエンファシ
スする。At the time of recording, the pulse width of the burst gate pulse based on the horizontal synchronizing signal is reduced by the burst gate pulse width reduction circuit, so that the input burst signal is emphasized in a state in which unnecessary noise components before and after that are surely cut.
再生時においては、逆に、バーストゲートパルス幅拡
大回路によって水平同期信号に基づくバーストゲートパ
ルスのパルス幅を拡大するから、再生バースト信号をそ
の前後の不要ノイズ成分をも含めてディエンファシスす
る。At the time of reproduction, on the contrary, the pulse width of the burst gate pulse based on the horizontal synchronizing signal is expanded by the burst gate pulse width expansion circuit, so that the reproduced burst signal is de-emphasized including unnecessary noise components before and after it.
すなわち、エンファシスされる入力バースト信号につ
いては、不要ノイズ成分のエンファシスを防止し、再生
バースト信号については、これをディエンファシスする
際に不要ノイズ成分をもディエンファシスするから、不
要ノイズ成分に対しては二重の抑制が働くことになる。In other words, for the input burst signal to be emphasized, the unnecessary noise component is prevented from being emphasized, and when the reproduced burst signal is de-emphasized, the unnecessary noise component is also de-emphasized. Double suppression will work.
＜実施例＞ 以下、本発明の実施例を図面に基づいて詳細に説明す
る。<Example> Hereinafter, an example of the present invention is described in detail based on a drawing.
第１図は本発明の一実施例に係るVTRにおけるクロマ
信号処理回路のブロック線図であり、図（ａ）は記録系
を、図（ｂ）は再生系を示す。FIG. 1 is a block diagram of a chroma signal processing circuit in a VTR according to an embodiment of the present invention. FIG. 1A shows a recording system and FIG. 1B shows a reproducing system.
第１図（ａ）において、１は入力映像信号から入力ク
ロマ信号を抽出する3.58MHzのバンドパスフィルタ、２
は抽出された入力クロマ信号をゲインコントロールする
AGC回路、３は入力クロマ信号を3.58MHzから629KHzに低
域変換する低域変換回路、４は入力クロマ信号中の入力
バースト信号SBに6dBアップのエンファシスをかけるバ
ースト信号エンファシス回路、５は入力映像信号から水
平同期信号を分離する同期分離回路、６は分離された水
平同期信号の立ち上がり（または立ち下がり）のタイミ
ングから所定時間遅延して立ち上がり、所定のパルス幅
W0をもつ標準のバーストゲートパルスP0を発生して、バ
ースト信号エンファシス回路４のゲート端子に出力する
バーストゲートパルス発生回路、７は629KHzのローパス
フィルタ、８はローパスフィルタ７を通った入力クロマ
信号とFM変調後の輝度信号と混合増幅して記録ヘッドへ
出力する混合・記録アンプである。バーストゲートパル
ス発生回路６から直接出力される標準のバーストゲート
パルスP0のパルス幅W0は、従来例と同様に、入力バース
ト信号SBの幅に比べて少し大きくなっている。In FIG. 1 (a), 1 is a 3.58 MHz bandpass filter for extracting an input chroma signal from an input video signal, 2
Controls the gain of the extracted input chroma signal
AGC circuit, 3 is a low frequency conversion circuit that converts the input chroma signal to 3.58MHz to 629KHz, 4 is a burst signal emphasis circuit that applies 6dB up emphasis to the input burst signal S B in the input chroma signal, and 5 is the input A sync separation circuit for separating the horizontal sync signal from the video signal, 6 is delayed by a predetermined time from the rising (or falling) timing of the separated horizontal sync signal, rises, and has a predetermined pulse width
A burst gate pulse generation circuit that generates a standard burst gate pulse P 0 having W 0 and outputs it to the gate terminal of the burst signal emphasis circuit 4, 7 is a 629 KHz low-pass filter, and 8 is an input chroma signal that has passed through the low-pass filter 7. This is a mixing / recording amplifier that mixes and amplifies the signal and the FM-modulated luminance signal and outputs to the recording head. The pulse width W 0 of the standard burst gate pulse P 0 directly output from the burst gate pulse generation circuit 6 is slightly larger than the width of the input burst signal S B , as in the conventional example.
また、第１図（ｂ）において、21は磁気テープから再
生映像信号をピックアップする再生ヘッド、22は再生映
像信号から再生クロマ信号を抽出する629KHzのローパス
フィルタ、24は抽出された再生クロマ信号をゲインコン
トロールするAGC回路、25は再生クロマ信号を629KHzか
ら3.58MHzに高域変換する高域変換回路、26は再生クロ
マ信号のみを通過させる3.58MHzのバンドパスフルタ、2
7は再生クロム信号中の再生バースト信号SB′に6dBダウ
ンのディエンファシスをかけるバースト信号ディエンフ
ァシス回路、28は再生映像信号から水平同期信号を分離
する同期分離回路、29は分離された水平同期信号の立ち
上がり（または立ち下がり）のタイミングから所定時間
遅延して立ち上がり、記録時と同じパルス幅W0をもつバ
ーストゲートパルスP0を発生して、バースト信号ディエ
ンファシス回路27のゲート端子に出力するバーストゲー
トパルス発生回路、30はくし形フィルタ回路、31はアン
プ回路、32はアンプ回路31からの再生クロマ信号と復調
後の輝度信号とを混合してビデオ出力端子へ出力する混
合回路である。In FIG. 1 (b), 21 is a reproducing head for picking up a reproduced video signal from a magnetic tape, 22 is a 629 KHz low-pass filter for extracting a reproduced chroma signal from the reproduced video signal, and 24 is an extracted reproduced chroma signal. AGC circuit for gain control, 25 is a high-frequency conversion circuit that converts the reproduction chroma signal from 629 KHz to 3.58 MHz, and 26 is a 3.58 MHz bandpass filter that passes only the reproduction chroma signal, 2
7 is a burst signal de-emphasis circuit that applies 6 dB down de-emphasis to the reproduced burst signal S B ′ in the reproduced chrome signal, 28 is a sync separation circuit that separates the horizontal sync signal from the reproduced video signal, and 29 is the separated horizontal sync The signal rises with a predetermined time delay from the rising (or falling) timing of the signal, generates a burst gate pulse P 0 having the same pulse width W 0 as during recording, and outputs it to the gate terminal of the burst signal de-emphasis circuit 27. A burst gate pulse generation circuit, 30 is a comb filter circuit, 31 is an amplifier circuit, and 32 is a mixing circuit which mixes the reproduced chroma signal from the amplifier circuit 31 and the demodulated luminance signal and outputs the mixed signal to the video output terminal.
以上の構成は、従来例（第４図）と同様であるが、こ
れ以外に、記録系においてはバーストゲートパルス幅縮
小回路10が追加され、再生系においてはバーストゲート
パルス幅拡大回路40が追加されている。The above structure is the same as that of the conventional example (FIG. 4), except that a burst gate pulse width reduction circuit 10 is added in the recording system and a burst gate pulse width expansion circuit 40 is added in the reproduction system. Has been done.
まず、記録系のバーストゲートパルス幅縮小回路10の
構成を、第２図の波形図を参照しながら説明する。First, the configuration of the burst gate pulse width reduction circuit 10 of the recording system will be described with reference to the waveform diagram of FIG.
このバーストゲートパルス幅縮小回路10は、第２図の
ように、バーストゲートパルス発生回路６から直接出力
される標準のバーストゲートパルスP0を、そのパルス幅
W0（約1H/30:Hは１水平走査期間）の何％かの範囲で遅
延させた遅延パルスD1を生成するバーストゲートパルス
遅延回路11と、（P0−D1）の演算を行う減算回路12と、
減算回路12からの出力信号（P0−D1）をベースに入力
し、コレクタがバーストゲートパルス発生回路６とバー
スト信号エンファシス回路４との接続ラインに接続さ
れ、エミッタが接地されたNPN型のスイッチングトラン
ジスタQ1とを備えているとともに、同期分離回路５から
の水平同期信号に基づいて、標準のバーストゲートパル
スP0よりも遅延量がやや少なくかつその標準のバースト
ゲートパルスP0と同じパルス幅W0をもつ遅延パルスD2を
生成する遅延回路13と、（P0−D2）の演算を行う演算回
路14と、減算回路14からの出力信号（P0−D2）をベース
に入力し、コレクタがバーストゲートパルス発生回路６
とバースト信号エンファシス回路４との接続ラインに接
続され、エミッタが接地されたNPN型のスイッチングト
ランジスタQ2とを備えている。This burst gate pulse width reduction circuit 10 converts the standard burst gate pulse P 0 directly output from the burst gate pulse generation circuit 6 into its pulse width as shown in FIG.
Burst gate pulse delay circuit 11 that generates delayed pulse D 1 delayed by some percentage of W 0 (about 1H / 30: H is 1 horizontal scanning period) and (P 0 −D 1 ) A subtraction circuit 12 for performing,
The output signal (P 0 −D 1 ) from the subtraction circuit 12 is input to the base, the collector is connected to the connection line between the burst gate pulse generation circuit 6 and the burst signal emphasis circuit 4, and the emitter is grounded. together and a switching transistor Q1, synchronization based on the horizontal synchronizing signal from the separating circuit 5, a little less and the delay amount than a normal burst gate pulse P 0 of the same pulse width as the burst gate pulse P 0 of the standard a delay circuit 13 for generating a delay pulse D 2 with W 0, (P 0 -D 2 ) an arithmetic circuit 14 for performing an operation of the input output signal from the subtraction circuit 14 (P 0 -D 2) in the base And the collector is the burst gate pulse generation circuit 6
And an NPN type switching transistor Q2 connected to the connection line with the burst signal emphasis circuit 4 and having an emitter grounded.
２つのスイッチングトランジスタQ1,Q2は、NPN型であ
るから、信号（P0−D1），（P0−D2）の“H"レベルにお
いて導通して標準のバーストゲートパルスP0を引き込
み、その結果、バースト信号エンファシス回路４のゲー
ト端子に与えられる記録用バーストゲートパルスP1のパ
ルス幅W1は、バーストゲートパルス発生回路６から直接
出力される標準のバーストゲートパルスP0のパルス幅W0
に比べて前端部分および後端部分が狭められ、入力バー
スト信号SBの幅と同程度のものとなる。Since the two switching transistors Q1 and Q2 are of the NPN type, they conduct at the “H” level of the signals (P 0 −D 1 ) and (P 0 −D 2 ) and pull in the standard burst gate pulse P 0 , As a result, the pulse width W 1 of the recording burst gate pulse P 1 given to the gate terminal of the burst signal emphasis circuit 4 is the pulse width W 1 of the standard burst gate pulse P 0 directly output from the burst gate pulse generation circuit 6. 0
The front end portion and the rear end portion are narrowed as compared with, and the width is approximately the same as the width of the input burst signal S B.
次に、再生系のバーストゲートパルス幅拡大回路40の
構成を、第３図の波形図を参照しながら説明する。Next, the structure of the burst gate pulse width expansion circuit 40 of the reproducing system will be described with reference to the waveform diagram of FIG.
このバーストゲートパルス幅拡大回路40は、第３図の
ように、バーストゲートパルス発生回路29から直接出力
される標準のバーストゲートパルスP0を、そのパルス幅
W0の何％かの範囲で遅延させた遅延パルスD3を生成する
バーストゲートパルス遅延回路41と、（P0−D3）の演算
を行う減算回路42と、減算回路42からの出力信号（P0−
D3）をベースに入力し、エミッタが直流電源ライン＋Ｂ
に接続され、コレクタがバーストゲートパルス発生回路
29とバースト信号ディエンファシス回路27との接続ライ
ンに接続されたPNP型のスイッチングトランジスタQ3と
を備えているとともに、同期分離回路28からの水平同期
信号に基づいて、標準のバーストゲートパルスP0よりも
遅延量がやや少なくかつその標準のバーストゲートパル
P0と同じパルス幅W0をもつ遅延パルスD4を生成する遅延
回路43と、（P0−D4）の演算を行う減算回路44と、減算
回路44からの出力信号（P0−D4）をベースに入力し、エ
ミッタが直流電源ライン＋Ｂに接続され、コレクタがバ
ーストゲートパルス発生回路29とバースト信号ディエン
ファシス回路27との接続ラインに接続されたPNP型のス
イッチングトランジスタQ4とを備えている。This burst gate pulse width expansion circuit 40, as shown in FIG. 3, converts the standard burst gate pulse P 0 directly output from the burst gate pulse generation circuit 29 into its pulse width.
A burst gate pulse delay circuit 41 that generates a delayed pulse D 3 delayed by some percentage of W 0 , a subtraction circuit 42 that performs an operation of (P 0 −D 3 ), and an output signal from the subtraction circuit 42 (P 0 −
D 3 ) is input to the base, and the emitter is the DC power supply line + B
And a collector connected to the burst gate pulse generator circuit
29 and the PNP type switching transistor Q3 connected to the connection line between the burst signal de-emphasis circuit 27 and the standard burst gate pulse P 0 based on the horizontal sync signal from the sync separation circuit 28. Has a little less delay and its standard burst gate pulse
A delay circuit 43 for generating a delay pulse D 4 having the same pulse width W 0 and P 0, (P 0 -D 4 ) a subtraction circuit 44 for calculating the output signal (P 0 -D from the subtraction circuit 44 4 ) is input to the base, the emitter is connected to the DC power supply line + B, and the collector is equipped with a PNP type switching transistor Q4 connected to the connection line between the burst gate pulse generation circuit 29 and the burst signal de-emphasis circuit 27. ing.
２つのスイッチングトランジスタQ3,Q4は、PNP型であ
るから、第３図に示すように、信号（P0−D3），（P0−
D4）の“L"レベルにおいて導通し、標準のバーストゲー
トパルスP0よりも前側および後側において直流電源ライ
ン＋Ｂからバースト信号ディエンファシス回路27にバー
ストゲートパルスを出力することになる。この結果、バ
ースト信号ディエンファシス回路27に与えられる再生用
バーストゲートパルスP2のパルス幅W2は、バーストゲー
トパルス発生回路29から直接出力される標準のバースト
ゲートパルスP0のパルス幅W0に比べてその前後に拡げら
れ、再生バースト信号SB′の幅よりも広いものとなる。Since the two switching transistors Q3 and Q4 are PNP type, as shown in FIG. 3, signals (P 0 −D 3 ) and (P 0 −
At the "L" level of D 4 ), conduction occurs, and a burst gate pulse is output from the DC power supply line + B to the burst signal de-emphasis circuit 27 on the front side and the rear side of the standard burst gate pulse P 0 . As a result, the pulse width W 2 of the reproduction burst gate pulse P 2 given to the burst signal de-emphasis circuit 27 becomes the pulse width W 0 of the standard burst gate pulse P 0 directly output from the burst gate pulse generation circuit 29. In comparison, it is expanded before and after that, and is wider than the width of the reproduction burst signal S B ′.
以上のようにバーストゲートパルス幅縮小回路10とバ
ーストゲートパルス幅拡大回路40とを備えたクロマ信号
処理回路の動作を説明する。The operation of the chroma signal processing circuit including the burst gate pulse width reduction circuit 10 and the burst gate pulse width expansion circuit 40 as described above will be described.
まず、記録時においては、入力バースト信号SBの幅と
同程度まで縮小されたパルス幅W1の記録用バーストゲー
トパルスP1をバースト信号エンファシス回路４のゲート
端子に与えることにより、入力バースト信号SBの前後の
不要ノイズ成分SNを確実にカットして、不要ノイズ成分
SNのエンファシスは行わず、入力バースト信号SBのみを
エンファシスすることになる。First, at the time of recording, by applying the recording burst gate pulse P 1 having the pulse width W 1 reduced to the same extent as the width of the input burst signal S B to the gate terminal of the burst signal emphasis circuit 4, the input burst signal Surely cut the unwanted noise components S N before and after S B to eliminate unwanted noise components.
Emphasis of S N is not performed, and only the input burst signal S B is emphasized.
また、再生時においては、再生バースト信号SB′の幅
よりも大きく拡げられたパルス幅W2の再生用バーストゲ
ートパルスP2をバースト信号ディエンファシス回路27の
ゲート端子に与えることにより、再生バースト信号SB′
とともにこの再生バースト信号SB′の前後の不要ノイズ
成分SN′を含めてディエンファシスすることになる。Further, at the time of reproduction, by applying a reproduction burst gate pulse P 2 having a pulse width W 2 wider than the width of the reproduction burst signal S B ′ to the gate terminal of the burst signal de-emphasis circuit 27, the reproduction burst Signal S B ′
At the same time, de-emphasis is performed including the unnecessary noise component S N ′ before and after the reproduced burst signal S B ′.
以上によって、不要ノイズ成分（SN,SN′）を二重に
抑制することができるため、再生バースト信号SB′のS/
N比が向上し、再生クロマ信号のS/N比を充分に改善して
位相変調を良好に行うことができる。As described above, since the unnecessary noise components (S N , S N ′) can be double suppressed, S / of the reproduction burst signal S B ′ can be suppressed.
The N ratio is improved, the S / N ratio of the reproduced chroma signal is sufficiently improved, and good phase modulation can be performed.
なお、もちろん、再生時においては、再生用バースト
ゲートパルスP2のパルス幅W2が再生バースト信号SB′の
幅よりも広いために、磁気テープ走行系やヘッドドラム
回転系のジッターに起因して再生用バーストゲートパル
スP2と再生バースト信号SB′との間に位相ずれが生じて
も、また、水平同期信号とバースト信号との間の位相差
が相違している他のVTRで録画したテープやレンタルテ
ープを用いても、再生バースト信号SB′に欠けを生じる
ことなく、その全体に対してディエンファシスをかける
ことができ、位相変調ノイズの悪化や色相まわりの発生
や色消えを防止することができる。Of course, during reproduction, the pulse width W 2 of the reproduction burst gate pulse P 2 is wider than the width of the reproduction burst signal S B ′, which is caused by jitter in the magnetic tape running system and head drum rotation system. Even if there is a phase shift between the playback burst gate pulse P 2 and the playback burst signal S B ′, recording is also performed on another VTR in which the phase difference between the horizontal sync signal and the burst signal is different. Even if a tape or a rental tape is used, de-emphasis can be applied to the entire burst burst signal S B ′ without causing any loss, and deterioration of phase modulation noise, occurrence of hue shift and disappearance of color can be prevented. Can be prevented.
なお、バーストゲートパルス幅縮小回路10、バースト
ゲートパルス幅拡大回路40については、図示のものに限
定されるものではなく、同様の機能を発揮するものであ
れば、どのような回路構成であってもよい。The burst gate pulse width reduction circuit 10 and the burst gate pulse width expansion circuit 40 are not limited to those shown in the drawings, and may have any circuit configuration as long as they exhibit similar functions. Good.
＜発明の効果＞ 本発明によれば、次の効果が発揮される。<Effects of the Invention> According to the present invention, the following effects are exhibited.
記録時において、バースゲートパルスのパルス幅を入
力バースト信号の幅と同程度まで縮小することにより、
入力バースト信号の前後の不要ノイズ成分を確実にカッ
トして入力バースト信号のみをエンファシスすることが
できる。そして、再生時においては、バーストゲートパ
ルスのパルス幅を再生バースト信号の幅に比べて拡大す
ることにより、磁気テープ走行系やヘッドドラム回転系
にジッターが生じてバーストゲートパルスと再生バース
ト信号との間に位相ずれが生じても、再生バースト信号
の前側または後側の欠けを生じることなく、再生バース
ト信号の全体に対してディエンファシスをかけることが
でき、位相変調ノイズの悪化や色相まわりの発生を防止
することができる。水平同期信号とバースト信号との間
の位相差が相違している他のVTRの録画したテープやレ
ンタルテープであっても、色消えのおそれが解消され
る。At the time of recording, by reducing the pulse width of the burst gate pulse to the same level as the width of the input burst signal,
It is possible to surely cut unnecessary noise components before and after the input burst signal and emphasize only the input burst signal. At the time of reproduction, by expanding the pulse width of the burst gate pulse as compared with the width of the reproduction burst signal, jitter occurs in the magnetic tape running system and the head drum rotation system, and the burst gate pulse and the reproduction burst signal are Even if there is a phase shift between them, de-emphasis can be applied to the entire playback burst signal without causing a loss on the front side or the back side of the playback burst signal, resulting in deterioration of phase modulation noise and occurrence of hue. Can be prevented. Even if the tape or rental tape is recorded on another VTR in which the phase difference between the horizontal sync signal and the burst signal is different, the risk of fading is eliminated.
しかも、上記のように、記録時には不要ノイズ成分の
エンファシスを防止し、再生時には不要ノズル成分に対
してもディエンファシスをかけることで、不要ノイズ成
分を二重に抑制するから、再生バースト信号のS/N比を
向上し、ひいては再生クロマ信号のS/N比を充分に改善
することができる。In addition, as described above, unnecessary noise components are prevented from being emphasized during recording, and unnecessary nozzle components are de-emphasized during reproduction, so that unnecessary noise components are double suppressed. It is possible to improve the / N ratio, and thus to sufficiently improve the S / N ratio of the reproduced chroma signal.
第１図は本発明の一実施例に係るVTRにおけるクロマ信
号処理回路のブロック線図であり、図（ａ）は記録系
を、図（ｂ）は再生系を示す。第２図は記録系における
バーストゲートパルス幅縮小回路による動作波形図、第
３図は再生系におけるバーストゲートパルス幅拡大回路
による動作波形図である。第４図は従来のVTRにおける
クロマ信号処理回路のブロック線図、第５図は従来の動
作波形図である。 ４……バースト信号エンファシス回路、５……同期分離
回路、６……バーストゲートパルス発生回路、10……バ
ーストゲートパルス幅縮小回路、27……バースト信号デ
ィエンファシス回路、28……同期分離回路、29……バー
ストゲートパルス発生回路、40……バーストゲートパル
ス幅拡大回路FIG. 1 is a block diagram of a chroma signal processing circuit in a VTR according to an embodiment of the present invention. FIG. 1A shows a recording system and FIG. 1B shows a reproducing system. FIG. 2 is an operation waveform diagram by the burst gate pulse width reduction circuit in the recording system, and FIG. 3 is an operation waveform diagram by the burst gate pulse width expansion circuit in the reproduction system. FIG. 4 is a block diagram of a chroma signal processing circuit in a conventional VTR, and FIG. 5 is a conventional operation waveform diagram. 4 ... Burst signal emphasis circuit, 5 ... Sync separation circuit, 6 ... Burst gate pulse generation circuit, 10 ... Burst gate pulse width reduction circuit, 27 ... Burst signal de-emphasis circuit, 28 ... Sync separation circuit, 29 …… Burst gate pulse generator, 40 …… Burst gate pulse width expansion circuit
Claims (1)
に基づいて生成されたバーストゲートパルスのパルス幅
内で入力バースト信号をエンファシスし、かつ、クロマ
信号の再生時において水平同期信号に基づいて生成され
たバーストゲートパルスのパルス幅内で再生バースト信
号をディエンファシスするように構成されたクロマ信号
処理回路において、記録時に前記バーストゲートパルス
のパルス幅を縮小するバーストゲートパルス幅縮小回路
と、再生時に前記バーストゲートパルスのパルス幅を拡
大するバーストゲートパルス幅拡大回路とを備えたこと
を特徴とするVTRにおけるクロマ信号処理回路。1. An input burst signal is emphasized within a pulse width of a burst gate pulse generated based on a horizontal synchronizing signal when recording a chroma signal, and generated based on the horizontal synchronizing signal when reproducing the chroma signal. In a chroma signal processing circuit configured to de-emphasize the reproduced burst signal within the pulse width of the burst gate pulse generated, a burst gate pulse width reduction circuit that reduces the pulse width of the burst gate pulse during recording, and A chroma signal processing circuit in a VTR, comprising a burst gate pulse width expansion circuit for expanding the pulse width of the burst gate pulse.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145175A JP2548999B2 (en) | 1990-06-01 | 1990-06-01 | Chroma signal processing circuit in VTR |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145175A JP2548999B2 (en) | 1990-06-01 | 1990-06-01 | Chroma signal processing circuit in VTR |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0438094A JPH0438094A (en) | 1992-02-07 |
| JP2548999B2 true JP2548999B2 (en) | 1996-10-30 |
Family
ID=15379171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2145175A Expired - Fee Related JP2548999B2 (en) | 1990-06-01 | 1990-06-01 | Chroma signal processing circuit in VTR |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548999B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2327761A1 (en) * | 1999-12-21 | 2001-06-21 | Lucent Technologies Inc. | Wireless systems combining arrangement and method thereof |
| JP5767990B2 (en) | 2012-03-23 | 2015-08-26 | カヤバ工業株式会社 | Fluid pressure cylinder |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319717A (en) * | 1977-07-29 | 1978-02-23 | Victor Co Of Japan Ltd | Color video signal recording and reproducing system |
| JPH01162496A (en) * | 1987-12-19 | 1989-06-26 | Matsushita Electric Ind Co Ltd | Color signal processor |
-
1990
- 1990-06-01 JP JP2145175A patent/JP2548999B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0438094A (en) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4692914A (en) | Reproducing device for frequency modulated signals | |
| JP2548999B2 (en) | Chroma signal processing circuit in VTR | |
| US4723175A (en) | Video signal reproducing apparatus for reproducing recorded video signal from a magnetic recording medium | |
| US5389979A (en) | Chrominance signal playback system and method for video cassette recorders having noise suppression of the chrominance signal | |
| JPS6214786Y2 (en) | ||
| JP2508819B2 (en) | Video signal circuit | |
| KR0186151B1 (en) | Double deck video cassette tape recorder with video signal processing circuit | |
| EP1032222B1 (en) | Apparatus and method of reproducing wide-band mode video signal | |
| JP2775801B2 (en) | Video signal processing circuit | |
| JP2595713B2 (en) | Brightness signal processing circuit of magnetic recording and playback device | |
| JPH0225192A (en) | Magnetic recording and reproducing device of secam system | |
| JPH0526868Y2 (en) | ||
| JPH051189Y2 (en) | ||
| JP3695270B2 (en) | Color signal processing device | |
| JPS6218184A (en) | Noise canceller circuit | |
| JP3072260B2 (en) | Magnetic recording / reproducing device | |
| JP2875642B2 (en) | Magnetic recording / reproducing device | |
| JPH01162496A (en) | Color signal processor | |
| JPS6214781Y2 (en) | ||
| JPS62171288A (en) | Recording picture quality compensation circuit for video tape recorder | |
| JPH0722407B2 (en) | Video signal processing circuit | |
| JP3226112B2 (en) | Magnetic playback device | |
| JP3115181B2 (en) | SECAM recording circuit | |
| JPS6154316B2 (en) | ||
| JPH10285612A (en) | Video signal processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |