JP2508243Y2 - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP2508243Y2 JP2508243Y2 JP1991047963U JP4796391U JP2508243Y2 JP 2508243 Y2 JP2508243 Y2 JP 2508243Y2 JP 1991047963 U JP1991047963 U JP 1991047963U JP 4796391 U JP4796391 U JP 4796391U JP 2508243 Y2 JP2508243 Y2 JP 2508243Y2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- cap
- circuit device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Casings For Electric Apparatus (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、耐熱性を高めるために
混成集積回路基板における部品搭載面に二重構造のキャ
ップを被せた混成集積回路装置に関する。
混成集積回路基板における部品搭載面に二重構造のキャ
ップを被せた混成集積回路装置に関する。
【０００２】
【従来の技術】従来、混成集積回路装置は、基板５の主
面上に配線パターン、部品搭載用ランドおよびリード端
子取り付け用ランドを形成し、部品搭載用ランドおよび
リード端子取り付け用ランドにクリーム半田を塗布した
後、部品搭載用ランド上に電子部品７を載せ、リード端
子取り付け用ランドにリード端子９を仮付けし、半田リ
フロー法によって電子部品７とリード端子９とを電気
的、機械的に接続するといった方法で製造されている
（図８）。
面上に配線パターン、部品搭載用ランドおよびリード端
子取り付け用ランドを形成し、部品搭載用ランドおよび
リード端子取り付け用ランドにクリーム半田を塗布した
後、部品搭載用ランド上に電子部品７を載せ、リード端
子取り付け用ランドにリード端子９を仮付けし、半田リ
フロー法によって電子部品７とリード端子９とを電気
的、機械的に接続するといった方法で製造されている
（図８）。
【０００３】このような混成集積回路装置を他の回路基
板（以下親基板という）上へ実装する際には、該基板が
面実装型である場合、クリーム半田が塗布されて親基板
上に形成された混成集積回路装置搭載用ランドに、該混
成集積回路装置のリード端子９を載せ、半田リフロー法
によって電気的、機械的に親基板に接続するという方法
が用いられている。
板（以下親基板という）上へ実装する際には、該基板が
面実装型である場合、クリーム半田が塗布されて親基板
上に形成された混成集積回路装置搭載用ランドに、該混
成集積回路装置のリード端子９を載せ、半田リフロー法
によって電気的、機械的に親基板に接続するという方法
が用いられている。
【０００４】また、上記基板上に搭載される電子部品
は、端子部分に外部電極として銀を含む導電ペーストを
焼き付けたものが良く使われている。
は、端子部分に外部電極として銀を含む導電ペーストを
焼き付けたものが良く使われている。
【０００５】
【考案が解決しようとする課題】上記混成集積回路装置
は、半田リフロー法により親基板上に実装される際、混
成集積回路装置の基板上に搭載されている電子部品が直
接リフロー用の熱にさらされ、その熱によって電子部品
素体そのものがダメージを受けたり、電子部品の端子部
に形成されている外部電極の材料である銀が、該電子部
品が載っている部品搭載用ランド上の半田に移動してし
まう、いわゆる半田食われを起こし、電気的接続の信頼
性が大幅に低下したりするという問題点があった。
は、半田リフロー法により親基板上に実装される際、混
成集積回路装置の基板上に搭載されている電子部品が直
接リフロー用の熱にさらされ、その熱によって電子部品
素体そのものがダメージを受けたり、電子部品の端子部
に形成されている外部電極の材料である銀が、該電子部
品が載っている部品搭載用ランド上の半田に移動してし
まう、いわゆる半田食われを起こし、電気的接続の信頼
性が大幅に低下したりするという問題点があった。
【０００６】そこで、本考案は、混成集積回路基板上に
搭載された電子部品が受ける熱ダメージを極力低減させ
た混成集積回路装置を提供することを目的とする。
搭載された電子部品が受ける熱ダメージを極力低減させ
た混成集積回路装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本考案者は、上記目的を
達成するために鋭意研究したところ、混成集積回路基板
における部品搭載面に、直接外気に触れる外キャップ
と、外キャップの内側にあり、かつ外キャップとの間に
所定の空間をあけて設置した内キャップとからなる二重
構造のキャップを被せることにより、上記課題が解決さ
れることを見い出し、本考案を提供することができた。
達成するために鋭意研究したところ、混成集積回路基板
における部品搭載面に、直接外気に触れる外キャップ
と、外キャップの内側にあり、かつ外キャップとの間に
所定の空間をあけて設置した内キャップとからなる二重
構造のキャップを被せることにより、上記課題が解決さ
れることを見い出し、本考案を提供することができた。
【０００８】すなわち、本考案は、基板主面上に電子部
品の搭載された混成集積回路装置の部品搭載面を覆い、
搭載電子部品に接触せずにこれらを包囲し得る箱状突出
部からなる内キャップと、該内キャップの箱状突出部の
回りに、所定の空間を確保してこれを包囲し得るさらに
大きな箱状突出部からなる外キャップとが重ねられてな
る、二重構造のキャップが被せられていることを特徴と
する混成集積回路装置を提供するものである。
品の搭載された混成集積回路装置の部品搭載面を覆い、
搭載電子部品に接触せずにこれらを包囲し得る箱状突出
部からなる内キャップと、該内キャップの箱状突出部の
回りに、所定の空間を確保してこれを包囲し得るさらに
大きな箱状突出部からなる外キャップとが重ねられてな
る、二重構造のキャップが被せられていることを特徴と
する混成集積回路装置を提供するものである。
【０００９】本考案の混成集積回路装置における二重構
造キャップの素材は、半田リフロー時の加熱温度に耐え
得るものであれば制限はなく、たとえば金属、樹脂、セ
ラミックなどを用いることができ、中でも金属はシール
ド効果も得ることができるため特に好ましい。
造キャップの素材は、半田リフロー時の加熱温度に耐え
得るものであれば制限はなく、たとえば金属、樹脂、セ
ラミックなどを用いることができ、中でも金属はシール
ド効果も得ることができるため特に好ましい。
【００１０】本考案においては、二重構造キャップにお
ける内キャップと外キャップとの間の空間は、空気の
他、窒素やアルゴンなどの不活性ガス（ただし、化学的
に安定であり、キャップの原料を腐食させないもの）、
または真空であっても良い。また、該空間には固体を詰
めても良く、熱容量の大きい固体、たとえば 300℃程度
の熱に耐えることができる断熱材などが好適である。
ける内キャップと外キャップとの間の空間は、空気の
他、窒素やアルゴンなどの不活性ガス（ただし、化学的
に安定であり、キャップの原料を腐食させないもの）、
または真空であっても良い。また、該空間には固体を詰
めても良く、熱容量の大きい固体、たとえば 300℃程度
の熱に耐えることができる断熱材などが好適である。
【００１１】
【作用】本考案によると、半田リフロー法によって混成
集積回路装置を親基板へ実装する際、混成集積回路装置
の部品搭載面に被せた二重構造のキャップにおける外キ
ャップに達した熱は、内キャップとの間の空間を通じて
内キャップにも伝えられるが、該空間において熱エネル
ギーは消費され、内キャップから混成集積回路基板上に
与えられる単位面積当たりの熱エネルギーは、該キャッ
プが装備されていない場合と比較して格段に少なくな
る。そのため、基板上に搭載されている電子部品の熱に
よる破壊や、該部品の端子電極の半田食われなどの不良
を減少させることができるようになる。また、本考案の
混成集積回路装置におけるキャップは、該装置を親基板
に実装する際に吸着板の役割を果たすため、自動実装が
容易になる。
集積回路装置を親基板へ実装する際、混成集積回路装置
の部品搭載面に被せた二重構造のキャップにおける外キ
ャップに達した熱は、内キャップとの間の空間を通じて
内キャップにも伝えられるが、該空間において熱エネル
ギーは消費され、内キャップから混成集積回路基板上に
与えられる単位面積当たりの熱エネルギーは、該キャッ
プが装備されていない場合と比較して格段に少なくな
る。そのため、基板上に搭載されている電子部品の熱に
よる破壊や、該部品の端子電極の半田食われなどの不良
を減少させることができるようになる。また、本考案の
混成集積回路装置におけるキャップは、該装置を親基板
に実装する際に吸着板の役割を果たすため、自動実装が
容易になる。
【００１２】以下、実施例により本考案をさらに詳細に
説明する。しかし本考案の範囲は以下の実施例により制
限されるものではない。
説明する。しかし本考案の範囲は以下の実施例により制
限されるものではない。
【００１３】
【実施例】本考案の混成集積回路装置の製造法の一実施
例を以下に示す。
例を以下に示す。
【００１４】まず、中央部をキャップ状にプレス成形し
た内キャップ用金属板および外キャップ用金属板を用意
した。なお、外キャップ用金属板の凸部分は、内キャッ
プ用金属板の凸部分をある程度の空間を確保して包含し
得る大きさに成形した。用意した外キャップ用金属板の
４隅に、混成集積回路装置用基板に取り付けるための取
り付け端子２を形成して外キャップ１とし（図２）、内
キャップ用金属板に、外キャップ１の取り付け端子２を
逃がす部分と、外キャップ１を被せた際に折り返して外
キャップを挟んで固定するための折り返し部分４とを形
成して内キャップ３とした（図３）。次に、図４に示す
ように、上記内キャップ３に外キャップ１を被せ、内キ
ャップ３の折り返し部分４を、外キャップ１の縁部分を
挟むように折り返して内キャップ３と外キャップ１とを
一体化させ、二重構造のキャップを作製した。
た内キャップ用金属板および外キャップ用金属板を用意
した。なお、外キャップ用金属板の凸部分は、内キャッ
プ用金属板の凸部分をある程度の空間を確保して包含し
得る大きさに成形した。用意した外キャップ用金属板の
４隅に、混成集積回路装置用基板に取り付けるための取
り付け端子２を形成して外キャップ１とし（図２）、内
キャップ用金属板に、外キャップ１の取り付け端子２を
逃がす部分と、外キャップ１を被せた際に折り返して外
キャップを挟んで固定するための折り返し部分４とを形
成して内キャップ３とした（図３）。次に、図４に示す
ように、上記内キャップ３に外キャップ１を被せ、内キ
ャップ３の折り返し部分４を、外キャップ１の縁部分を
挟むように折り返して内キャップ３と外キャップ１とを
一体化させ、二重構造のキャップを作製した。
【００１５】一方、混成集積回路用基板５の部品搭載面
の４隅に、上記キャップにおける取り付け端子２用のラ
ンド６を形成し、そこにクリーム半田を塗布した。次い
で該基板５の部品搭載面に電子部品７を搭載して半田付
けした後、図１に示すように上記キャップにおける取り
付け端子２を、該基板５上に形成したランド６上に載
せ、半田リフロー法により半田付けして混成集積回路装
置を作製した。なお、電子部品７が混成集積回路用基板
５の片面のみに搭載される場合には、電子部品７が搭載
された面のみにキャップを被せ（図５）、両面搭載の場
合には、基板５の両主面にキャップを被せる（図６）。
また、本実施例では二重構造のキャップと基板５との接
着を半田で行ったが、樹脂性で耐熱性を有する接着剤を
用いることもできる。
の４隅に、上記キャップにおける取り付け端子２用のラ
ンド６を形成し、そこにクリーム半田を塗布した。次い
で該基板５の部品搭載面に電子部品７を搭載して半田付
けした後、図１に示すように上記キャップにおける取り
付け端子２を、該基板５上に形成したランド６上に載
せ、半田リフロー法により半田付けして混成集積回路装
置を作製した。なお、電子部品７が混成集積回路用基板
５の片面のみに搭載される場合には、電子部品７が搭載
された面のみにキャップを被せ（図５）、両面搭載の場
合には、基板５の両主面にキャップを被せる（図６）。
また、本実施例では二重構造のキャップと基板５との接
着を半田で行ったが、樹脂性で耐熱性を有する接着剤を
用いることもできる。
【００１６】また、キャップが金属製の場合、内キャッ
プの中に収容された電子回路と外部の電子回路とを電気
的に接続する配線パターンが該キャップの下を通過する
部分には、フェノール樹脂、ガラスペースト等の絶縁性
ペーストを塗布するか、あるいは配線パターンが通過す
る部分のキャップと回路基板との間に隙間を設けておく
と良い。１mm程度の隙間が開いていても断熱の効果は変
わらない。
プの中に収容された電子回路と外部の電子回路とを電気
的に接続する配線パターンが該キャップの下を通過する
部分には、フェノール樹脂、ガラスペースト等の絶縁性
ペーストを塗布するか、あるいは配線パターンが通過す
る部分のキャップと回路基板との間に隙間を設けておく
と良い。１mm程度の隙間が開いていても断熱の効果は変
わらない。
【００１７】上記のようにして製造された混成集積回路
装置は、親基板上に次のようにして搭載される。親基板
上に混成集積回路装置用ランドを形成し、該ランド上に
クリーム半田を塗布した後上記混成集積回路装置のリー
ド端子を載せ、半田リフロー法により半田付けして親基
板上に電気的、機械的に接続する。なお、電子部品７が
基板５の両面に搭載された混成集積回路装置を親基板８
に搭載した形態を図７に示した。
装置は、親基板上に次のようにして搭載される。親基板
上に混成集積回路装置用ランドを形成し、該ランド上に
クリーム半田を塗布した後上記混成集積回路装置のリー
ド端子を載せ、半田リフロー法により半田付けして親基
板上に電気的、機械的に接続する。なお、電子部品７が
基板５の両面に搭載された混成集積回路装置を親基板８
に搭載した形態を図７に示した。
【００１８】
【考案の効果】半田リフローによる混成集積回路装置の
親基板への実装時に、該装置における基板上に搭載され
た電子部品への熱伝導が低下し、熱による電子部品の故
障や電子部品における外部端子電極中の銀のクリーム半
田中への溶出による電気的接続の悪化が防止されるよう
になった。また、本考案の混成集積回路装置は、キャッ
プ部分が吸着板の役割を果たすため、自動実装が極めて
容易に行えるようになった。
親基板への実装時に、該装置における基板上に搭載され
た電子部品への熱伝導が低下し、熱による電子部品の故
障や電子部品における外部端子電極中の銀のクリーム半
田中への溶出による電気的接続の悪化が防止されるよう
になった。また、本考案の混成集積回路装置は、キャッ
プ部分が吸着板の役割を果たすため、自動実装が極めて
容易に行えるようになった。
【図１】本考案の混成集積回路装置の作製態様を示す図
であって、二重構造のキャップを基板上の電子部品を搭
載した面に取り付けている状態を示す斜視図である。
であって、二重構造のキャップを基板上の電子部品を搭
載した面に取り付けている状態を示す斜視図である。
【図２】本考案の混成集積回路装置に用いられる二重構
造のキャップのうち外キャップを示す図であって、
（ａ）は上面図、（ｂ）は斜視図である。
造のキャップのうち外キャップを示す図であって、
（ａ）は上面図、（ｂ）は斜視図である。
【図３】本考案の混成集積回路装置に用いられる二重構
造のキャップのうち内キャップを示す図であって、
（ａ）は上面図、（ｂ）は斜視図である。
造のキャップのうち内キャップを示す図であって、
（ａ）は上面図、（ｂ）は斜視図である。
【図４】図３の内キャップに、図２の外キャップを被せ
た態様を示す斜視図である。
た態様を示す斜視図である。
【図５】片面のみに電子部品が搭載された基板を有する
本考案の混成集積回路装置の形態を示す側断面図であ
る。
本考案の混成集積回路装置の形態を示す側断面図であ
る。
【図６】両面に電子部品が搭載された基板を有する本考
案の混成集積回路装置の形態を示す側断面図である。
案の混成集積回路装置の形態を示す側断面図である。
【図７】両面に電子部品が搭載された基板を有する本考
案の混成集積回路装置を、親基板上に搭載した態様を示
す側断面図である。
案の混成集積回路装置を、親基板上に搭載した態様を示
す側断面図である。
【図８】両面に電子部品が搭載された基板を有する従来
の混成集積回路装置を示す側面図である。
の混成集積回路装置を示す側面図である。
１‥‥‥外キャップ ２‥‥‥取り付け端子 ３‥‥‥内キャップ ４‥‥‥折り返し部分 ５‥‥‥混成集積回路用基板 ６‥‥‥ランド ７‥‥‥電子部品 ８‥‥‥親基板 ９‥‥‥リード端子
Claims (1)
- 【請求項１】 基板主面上に電子部品の搭載された混成
集積回路装置の部品搭載面を覆い、搭載電子部品に接触
せずにこれらを包囲し得る箱状突出部からなり周囲がプ
リコート樹脂でコーティングされていない内キャップ
と、該内キャップの箱状突出部の回りに、所定の空間を
確保してこれを包囲・断熱し得るさらに大きな箱状突出
部からなる外キャップとが重ねられてなる、予め一体化
された二重構造のキャップが被せられていることを特徴
とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991047963U JP2508243Y2 (ja) | 1991-05-28 | 1991-05-28 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991047963U JP2508243Y2 (ja) | 1991-05-28 | 1991-05-28 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04131944U JPH04131944U (ja) | 1992-12-04 |
| JP2508243Y2 true JP2508243Y2 (ja) | 1996-08-21 |
Family
ID=31926797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991047963U Expired - Lifetime JP2508243Y2 (ja) | 1991-05-28 | 1991-05-28 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508243Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63100753A (ja) * | 1986-10-17 | 1988-05-02 | Nec Corp | 半導体装置の製造方法 |
| JPH079962B2 (ja) * | 1987-05-19 | 1995-02-01 | 三洋電機株式会社 | 混成集積回路 |
-
1991
- 1991-05-28 JP JP1991047963U patent/JP2508243Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04131944U (ja) | 1992-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5351026A (en) | Thermistor as electronic part | |
| JPH01259517A (ja) | チツプ形電気部品およびその製造方法 | |
| TWI794921B (zh) | 電池用封裝體及電池模組 | |
| JPH11251176A (ja) | セラミック電子部品 | |
| US3105868A (en) | Circuit packaging module | |
| JP2508243Y2 (ja) | 混成集積回路装置 | |
| US4630170A (en) | Decoupling capacitor and method of manufacture thereof | |
| JPH01168045A (ja) | 気密封止回路装置 | |
| JP3854095B2 (ja) | 多層回路基板 | |
| JPH0794619A (ja) | 混成集積回路装置 | |
| WO2024048326A1 (ja) | 電池用パッケージおよび電池モジュール | |
| JPS5915064Y2 (ja) | 貫通形コンデンサ | |
| JPH0312446B2 (ja) | ||
| JPS61198656A (ja) | 半導体装置 | |
| JP3847220B2 (ja) | 配線基板 | |
| JPH085561Y2 (ja) | 混成集積回路装置 | |
| JPH0766313A (ja) | 複合電子部品 | |
| JPH07106144A (ja) | 表面実装型電子部品及びその製造方法 | |
| JP2850330B2 (ja) | ヒューズ付きチップ状固体電解コンデンサおよびその製造方法 | |
| JP3847216B2 (ja) | 配線基板 | |
| JPH054295Y2 (ja) | ||
| JPH0551165B2 (ja) | ||
| JPH01185998A (ja) | 高周波回路基板装置 | |
| JPH0529870A (ja) | チツプ型表面波デバイス | |
| JP3020783B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960326 |