JP2508173B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2508173B2 JP2508173B2 JP63028021A JP2802188A JP2508173B2 JP 2508173 B2 JP2508173 B2 JP 2508173B2 JP 63028021 A JP63028021 A JP 63028021A JP 2802188 A JP2802188 A JP 2802188A JP 2508173 B2 JP2508173 B2 JP 2508173B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- main surface
- semiconductor layer
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法、特に化合物半導体
を用いた超高周波超高速の半導体装置の製造方法に関す
る。
を用いた超高周波超高速の半導体装置の製造方法に関す
る。
ｎ−AlGaAsとアンドープGaAsのヘテロ接合で成る選択
ドープ構造は、電子不純物の少いGaAs中の走行するた
め、高移動度、高速度になり低雑音デバイス、高速デバ
イスに利用されている。
ドープ構造は、電子不純物の少いGaAs中の走行するた
め、高移動度、高速度になり低雑音デバイス、高速デバ
イスに利用されている。
第２図は従来の電界効果トラジスタの一例の断面図で
ある。
ある。
半絶縁性GaAs基板１上にアンドープGaAs層2,n+−AlGa
As層３が設けられ、ゲート電極11及びソース，ドレイン
オーム性電極12,13が設けられている。電子は層２と３
のヘテロ接合界面のGaAs層２の側をソースからドレイン
に向かって走行し、ゲート電極11で変調を受けてトラン
ジスタ動作をなす。さて、このトラジスタにおいて、低
雑音，高速性を向上させるためには、ソース抵抗を低減
することが極めて重要である。
As層３が設けられ、ゲート電極11及びソース，ドレイン
オーム性電極12,13が設けられている。電子は層２と３
のヘテロ接合界面のGaAs層２の側をソースからドレイン
に向かって走行し、ゲート電極11で変調を受けてトラン
ジスタ動作をなす。さて、このトラジスタにおいて、低
雑音，高速性を向上させるためには、ソース抵抗を低減
することが極めて重要である。
従来、ソースおよびドレイン電極12,13は、Au−Ge等
をn+−AlGaAs層上に蒸着し、熱処理して、n+−AlGaAs層
３、およびアンドープGaAs層２と合金化させて形成して
いた。しかしながら、この方法では、アンドープGaAs層
２に直接電極を取ることになるため、接触抵抗が十分に
小さくないことおよび合金層と結晶層との界面が凹凸の
激しい面になることの欠点はあった。これを改良するも
のとしてソースおよびドレイン電極12,13の部分の結晶
層をエッチングした後、選択的にn+−GaAsを再成長する
方法があるが、再成長界面の品質が良くない恐れがあ
る。
をn+−AlGaAs層上に蒸着し、熱処理して、n+−AlGaAs層
３、およびアンドープGaAs層２と合金化させて形成して
いた。しかしながら、この方法では、アンドープGaAs層
２に直接電極を取ることになるため、接触抵抗が十分に
小さくないことおよび合金層と結晶層との界面が凹凸の
激しい面になることの欠点はあった。これを改良するも
のとしてソースおよびドレイン電極12,13の部分の結晶
層をエッチングした後、選択的にn+−GaAsを再成長する
方法があるが、再成長界面の品質が良くない恐れがあ
る。
本発明の目的は、電極形成部分における合金層と結晶
層との界面の品質を損なうことなく、ソース抵抗の小さ
い半導体装置の製造方法を提供することにある。
層との界面の品質を損なうことなく、ソース抵抗の小さ
い半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、高抵抗基板にステ
ップを形成する工程と、化合物半導体を構成する第１の
元素の雰囲気中で第２の元素の分子ビームを前記基板の
主面に対して斜め方向から照射して前記ステップ及び主
面を覆う第１の半導体層を形成する工程と、前記第２の
元素の分子ビームとドーパントの分子ビームとを前記基
板の主面に対して斜め方向から照射すると共に、前記第
１の半導体層より電子親和力の小さい第３の半導体層の
一成分となる第３の元素の分子ビームを前記ステップの
側面につかない方向から照射して前記ステップの側面に
はドープされた第２の半導体層を形成し前記主面の平坦
面には第３の半導体層を形成する工程とを含んで構成さ
れる。
ップを形成する工程と、化合物半導体を構成する第１の
元素の雰囲気中で第２の元素の分子ビームを前記基板の
主面に対して斜め方向から照射して前記ステップ及び主
面を覆う第１の半導体層を形成する工程と、前記第２の
元素の分子ビームとドーパントの分子ビームとを前記基
板の主面に対して斜め方向から照射すると共に、前記第
１の半導体層より電子親和力の小さい第３の半導体層の
一成分となる第３の元素の分子ビームを前記ステップの
側面につかない方向から照射して前記ステップの側面に
はドープされた第２の半導体層を形成し前記主面の平坦
面には第３の半導体層を形成する工程とを含んで構成さ
れる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図である。
ための工程順に示した半導体チップの断面図である。
第１図（ａ）に示すように、半絶縁性GaAs基板１にス
テップを形成する。
テップを形成する。
次に、第１図（ｂ）に示すように、分子線エピタクシ
ー法を用い、As雰囲気中でGaビームをステップに対して
斜め方向から照射し、ステップを覆うアンドープGaAs層
２を堆積する。
ー法を用い、As雰囲気中でGaビームをステップに対して
斜め方向から照射し、ステップを覆うアンドープGaAs層
２を堆積する。
次に、第１図（ｃ）に示すように、同じく分子線エピ
タクシー法を用い、As雰囲気中で、Gaビームとドーパン
トとなるSiビームとをステップに対して斜め方向から照
射して、同時にAlビームをステップの側面につかない方
向より照射して、ステップの側面にはn+−GaAS層４を、
平坦面にはn+−AlGaAs層３を堆積する。
タクシー法を用い、As雰囲気中で、Gaビームとドーパン
トとなるSiビームとをステップに対して斜め方向から照
射して、同時にAlビームをステップの側面につかない方
向より照射して、ステップの側面にはn+−GaAS層４を、
平坦面にはn+−AlGaAs層３を堆積する。
次に、第１図（ｄ）に示すように、Alビームを遮断
し、As雰囲気中でGaビームとSiビームをステップに対し
て斜め方向から照射して、キャップ層となるn+−GaAs層
５を堆積する。
し、As雰囲気中でGaビームとSiビームをステップに対し
て斜め方向から照射して、キャップ層となるn+−GaAs層
５を堆積する。
次に、第１図（ｅ）に示すように、平坦面のn+−GaAs
層５を選択エッチグしてn+−AlGaAs層３を露出させて、
そこにゲート電極11を形成する。また、n+−GaAs層５の
上にソースおよびドレイン電極12,13を形成して電界効
果トランジスタを完成させる。
層５を選択エッチグしてn+−AlGaAs層３を露出させて、
そこにゲート電極11を形成する。また、n+−GaAs層５の
上にソースおよびドレイン電極12,13を形成して電界効
果トランジスタを完成させる。
第１図（ｃ）に示したように、ステップ側面にはn+−
GaAs層４が成長し、これがn+コンタクト層として働くこ
とになる。この層４は、真空に引いた後にAsを導入した
As雰囲気中で連続エピタクシーで形成されるので、界面
は良質で低い接触抵抗、ソース抵抗が実現される。
GaAs層４が成長し、これがn+コンタクト層として働くこ
とになる。この層４は、真空に引いた後にAsを導入した
As雰囲気中で連続エピタクシーで形成されるので、界面
は良質で低い接触抵抗、ソース抵抗が実現される。
上記実施例では、ソース側にのみステップを形成し、
n+コンタクト層を形成した場合について説明したが、ド
レイン側にも形成することも可能である。
n+コンタクト層を形成した場合について説明したが、ド
レイン側にも形成することも可能である。
以上説明したように、本発明は、ステップを形成して
ステップの側面にn+−GaAs層を形成してこれがn+コンタ
クト層として作用するようにし、ゲート電極はn+AlGaAs
層に、ソース及びドレイン電極はn+−GaAs層にそれぞれ
形成するようにしたので、ソース抵抗が小さく、低雑音
で高速動作の半導体装置を製造することができるという
効果を有する。
ステップの側面にn+−GaAs層を形成してこれがn+コンタ
クト層として作用するようにし、ゲート電極はn+AlGaAs
層に、ソース及びドレイン電極はn+−GaAs層にそれぞれ
形成するようにしたので、ソース抵抗が小さく、低雑音
で高速動作の半導体装置を製造することができるという
効果を有する。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は従
来の電界効果トランジスタの一例の断面図である。 １…半絶縁性GaAs基板、２…アンドープGaAs層、３…n+
−AlGaAs層、4,5…n+−GaAs層、11…ゲート電極、12…
ソース電極、13…ドレイン電極。
めの工程順に示した半導体チップの断面図、第２図は従
来の電界効果トランジスタの一例の断面図である。 １…半絶縁性GaAs基板、２…アンドープGaAs層、３…n+
−AlGaAs層、4,5…n+−GaAs層、11…ゲート電極、12…
ソース電極、13…ドレイン電極。
Claims (1)
- 【請求項１】高抵抗基板にステップを形成する工程と、
化合物半導体を構成する第１の元素の雰囲気中で、第２
の元素の分子ビームを前記基板の主面に対して斜め方向
から照射して前記ステップ及び主面を覆う第１の半導体
層を形成する工程と、前記第２の元素の分子ビームとド
ーパントの分子ビームとを前記基板の主面に対して斜め
方向から照射すると共に、前記第１の半導体層より電子
親和力の小さい第３の半導体層の一成分となる第３の元
素の分子ビームを前記ステップの側面が陰となって該側
面につかない方向から照射して前記ステップの側面には
前記ドーパントがドープされた第１の半導体と同じ組成
の第２の半導体層を形成し前記主面の平坦面には第３の
半導体層を形成する工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63028021A JP2508173B2 (ja) | 1988-02-08 | 1988-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63028021A JP2508173B2 (ja) | 1988-02-08 | 1988-02-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01202872A JPH01202872A (ja) | 1989-08-15 |
| JP2508173B2 true JP2508173B2 (ja) | 1996-06-19 |
Family
ID=12237097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63028021A Expired - Lifetime JP2508173B2 (ja) | 1988-02-08 | 1988-02-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508173B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2536523B2 (ja) * | 1987-05-14 | 1996-09-18 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1988
- 1988-02-08 JP JP63028021A patent/JP2508173B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01202872A (ja) | 1989-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2536523B2 (ja) | 半導体装置の製造方法 | |
| JPH0684957A (ja) | 高電子移動度電界効果半導体装置 | |
| JP2508173B2 (ja) | 半導体装置の製造方法 | |
| JPS6353711B2 (ja) | ||
| JP2000021897A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3084820B2 (ja) | 化合物半導体装置 | |
| JPS59181060A (ja) | 半導体装置 | |
| JP3154556B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3434623B2 (ja) | 電界効果トランジスタ | |
| JPH05235055A (ja) | 化合物半導体装置 | |
| JPH0789586B2 (ja) | 半導体装置 | |
| GB2239557A (en) | High electron mobility transistors | |
| JPH0951092A (ja) | 電界効果トランジスタ | |
| JP3520625B2 (ja) | 半導体装置の製造方法 | |
| JP3460104B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| JPS6390865A (ja) | 電界効果トランジスタの製造方法 | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2514948B2 (ja) | 半導体装置の製造方法 | |
| JPH0812869B2 (ja) | 半導体装置の製造方法 | |
| JP2526385B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH02150038A (ja) | 変調ドープ電界効果トランジスタ | |
| JPH05102190A (ja) | 化合物半導体ヘテロ接合ゲート電界効果トランジスタ | |
| JPS63115384A (ja) | 半導体装置の製造方法 | |
| JPH084141B2 (ja) | 電界効果トランジスタ | |
| JPH1093075A (ja) | 化合物半導体装置 |