JP2505958B2 - 集積回路デバイスのパッケ―ジ方法 - Google Patents
集積回路デバイスのパッケ―ジ方法Info
- Publication number
- JP2505958B2 JP2505958B2 JP4189061A JP18906192A JP2505958B2 JP 2505958 B2 JP2505958 B2 JP 2505958B2 JP 4189061 A JP4189061 A JP 4189061A JP 18906192 A JP18906192 A JP 18906192A JP 2505958 B2 JP2505958 B2 JP 2505958B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- surface side
- circuit chip
- chip
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は、一般的に、所定の容量
に含まれる回路要素数の最適化を可能にする高密度電子
パッケージの製造方法に関し、特に、半導体チップ内で
複数の金属化トレンチによって少なくとも部分的に相互
接続された半導体チップの、密に積層されたアレイを有
する3次元マルチチップ・パッケージの製造方法に関す
る。
に含まれる回路要素数の最適化を可能にする高密度電子
パッケージの製造方法に関し、特に、半導体チップ内で
複数の金属化トレンチによって少なくとも部分的に相互
接続された半導体チップの、密に積層されたアレイを有
する3次元マルチチップ・パッケージの製造方法に関す
る。
【0002】
【従来の技術およびその問題点】集積回路技術が発展し
たので、コンピュータおよびコンピュータ記憶装置が、
複数の集積回路を有する半導体デバイスのウェーハから
製造されるようになった。ウェーハ製造後、ウェーハを
小チップに細断することにより、回路は互いに分割され
る。その後、チップは種々のキャリアにボンディングさ
れ、配線によって相互接続され、パッケージングされ
る。チップを相互接続するために配線を物理的に取付け
る工程は、時間がかかるとともに、コスト高で信頼性が
低く、特に、デバイスの動作周波数が増大するにつれ
て、しばしば好ましくない信号遅延を生じる。
たので、コンピュータおよびコンピュータ記憶装置が、
複数の集積回路を有する半導体デバイスのウェーハから
製造されるようになった。ウェーハ製造後、ウェーハを
小チップに細断することにより、回路は互いに分割され
る。その後、チップは種々のキャリアにボンディングさ
れ、配線によって相互接続され、パッケージングされ
る。チップを相互接続するために配線を物理的に取付け
る工程は、時間がかかるとともに、コスト高で信頼性が
低く、特に、デバイスの動作周波数が増大するにつれ
て、しばしば好ましくない信号遅延を生じる。
【0003】この従来の技術の改良として、マルチ半導
体チップのスタックまたはパッケージが汎用化される、
例えば、米国特許第4,525,921号明細書に開示
の技術がある。図9は典型的な半導体チップ・スタック
10を示し、このスタックは接着剤で固定されたマルチ
集積回路チップ12から構成されている。メタライゼー
ション・パターン14は、チップ相互接続およびスタッ
クの外部の回路との電気接続のために、スタック10の
1以上の面に設けられる。メタライゼーション・パター
ン14は、個別コンタクト16およびバスコンタクト1
8を有している。このスタック10は、スタック上のメ
タライゼーション・パターン14と共に、基板20の上
面21に配置され、その基板はそれ自身のメタライゼー
ション・パターン22を有している。このマルチチップ
・スタック手法は、信頼性および回路性能に関して、ボ
ード,基板,またはマルチチップ・キャリア上にチップ
を個々に配置する従来の技術より優れているが、密度お
よびチップ配線長の削減に対し、なおも改良の余地があ
る。明らかに、このようなパッケージ特性を改良する
と、低コスト,低電力,高密度,高信頼性が得られ、こ
れによってより良い性能のデバイスを提供することがで
きる。
体チップのスタックまたはパッケージが汎用化される、
例えば、米国特許第4,525,921号明細書に開示
の技術がある。図9は典型的な半導体チップ・スタック
10を示し、このスタックは接着剤で固定されたマルチ
集積回路チップ12から構成されている。メタライゼー
ション・パターン14は、チップ相互接続およびスタッ
クの外部の回路との電気接続のために、スタック10の
1以上の面に設けられる。メタライゼーション・パター
ン14は、個別コンタクト16およびバスコンタクト1
8を有している。このスタック10は、スタック上のメ
タライゼーション・パターン14と共に、基板20の上
面21に配置され、その基板はそれ自身のメタライゼー
ション・パターン22を有している。このマルチチップ
・スタック手法は、信頼性および回路性能に関して、ボ
ード,基板,またはマルチチップ・キャリア上にチップ
を個々に配置する従来の技術より優れているが、密度お
よびチップ配線長の削減に対し、なおも改良の余地があ
る。明らかに、このようなパッケージ特性を改良する
と、低コスト,低電力,高密度,高信頼性が得られ、こ
れによってより良い性能のデバイスを提供することがで
きる。
【0004】
【課題を解決するための手段】本発明に従う集積回路デ
バイスのパッケージ方法は、 (a)基板部及び該基板部の一方の側に設けられそして
複数の素子を有する能動層を有し、該能動層の露出表面
を第1表面とし、上記基板部の他方の側の露出表面を第
2表面とし、そして上記第1表面から上記能動層を貫通
して設けられた複数個の金属化トレンチを有し、該複数
個の金属化トレンチのそれぞれは第1表面側の端部及び
第2表面側の端部を有し、該第2表面側の端部が上記基
板部内にまで延びると共に上記第1表面側の端部が上記
素子のうちの選択された素子に接続されている第1集積
回路チップを用意する工程と、 (b)上記第1集積回路チップの上記第1表面を、エッ
チングに対して保護する接着剤によりキャリアに接着す
る工程と、 (c)上記複数個の金属化トレンチの第2表面側の端部
を露出するまで、上記第2表面側から上記基板部をエッ
チング除去する工程と、 (d)基板部及び該基板部の一方の側に設けられそして
複数の素子を有する能動層を有し、該能動層の露出表面
を第1表面とし、上記基板部の他方の側の露出表面を第
2表面とし、そして上記第1表面から上記能動層を貫通
して設けられた複数個の金属化トレンチを有し、該複数
個の金属化トレンチのそれぞれは第1表面側の端部及び
第2表面側の端部を有し、該第2表面側の端部が上記基
板部内にまで延びると共に上記第1表面側の端部が上記
素子のうちの選択された素子に接続されている第2集積
回路チップを用意する工程と、 (e)上記第1集積回路チップの上記金属化トレンチの
第2表面側の端部に上記第2集積回路チップの上記金属
化トレンチの第1表面側の端部を対面させて位置づけ
て、上記第1集積回路チップの上記金属化トレンチの第
2表面側の端部と上記第2集積回路チップの上記金属化
トレンチの第1表面側の端部とを接続すると共に、上記
第1集積回路チップの上記金属化トレンチの第2表面側
の端部と同一レベルであり且つ上記金属化トレンチの第
2表面側の端部を含まない表面と上記第2集積回路チッ
プの上記金属化トレンチの第1表面側の端部を含まない
上記第2集積回路チップの第1表面とを上記接着剤で接
着する工程と、 (f)上記第2集積回路チップの上記複数個の金属化ト
レンチの第2表面側の端部を露出するまで、該第2集積
回路チップの第2表面側から上記基板部をエッチング除
去する工程とを含むことを特徴とする。
バイスのパッケージ方法は、 (a)基板部及び該基板部の一方の側に設けられそして
複数の素子を有する能動層を有し、該能動層の露出表面
を第1表面とし、上記基板部の他方の側の露出表面を第
2表面とし、そして上記第1表面から上記能動層を貫通
して設けられた複数個の金属化トレンチを有し、該複数
個の金属化トレンチのそれぞれは第1表面側の端部及び
第2表面側の端部を有し、該第2表面側の端部が上記基
板部内にまで延びると共に上記第1表面側の端部が上記
素子のうちの選択された素子に接続されている第1集積
回路チップを用意する工程と、 (b)上記第1集積回路チップの上記第1表面を、エッ
チングに対して保護する接着剤によりキャリアに接着す
る工程と、 (c)上記複数個の金属化トレンチの第2表面側の端部
を露出するまで、上記第2表面側から上記基板部をエッ
チング除去する工程と、 (d)基板部及び該基板部の一方の側に設けられそして
複数の素子を有する能動層を有し、該能動層の露出表面
を第1表面とし、上記基板部の他方の側の露出表面を第
2表面とし、そして上記第1表面から上記能動層を貫通
して設けられた複数個の金属化トレンチを有し、該複数
個の金属化トレンチのそれぞれは第1表面側の端部及び
第2表面側の端部を有し、該第2表面側の端部が上記基
板部内にまで延びると共に上記第1表面側の端部が上記
素子のうちの選択された素子に接続されている第2集積
回路チップを用意する工程と、 (e)上記第1集積回路チップの上記金属化トレンチの
第2表面側の端部に上記第2集積回路チップの上記金属
化トレンチの第1表面側の端部を対面させて位置づけ
て、上記第1集積回路チップの上記金属化トレンチの第
2表面側の端部と上記第2集積回路チップの上記金属化
トレンチの第1表面側の端部とを接続すると共に、上記
第1集積回路チップの上記金属化トレンチの第2表面側
の端部と同一レベルであり且つ上記金属化トレンチの第
2表面側の端部を含まない表面と上記第2集積回路チッ
プの上記金属化トレンチの第1表面側の端部を含まない
上記第2集積回路チップの第1表面とを上記接着剤で接
着する工程と、 (f)上記第2集積回路チップの上記複数個の金属化ト
レンチの第2表面側の端部を露出するまで、該第2集積
回路チップの第2表面側から上記基板部をエッチング除
去する工程とを含むことを特徴とする。
【0005】そして、上記工程(a)及び(b)の間
に、上記第1集積回路チップの上記能動層の上記複数の
素子のうちの選択された素子の配線を上記金属化トレン
チの第1表面側の端部に接続する第1金属パッドを、上
記第1集積回路チップの金属化トレンチの第1表面側の
端部に形成する工程を含むことを特徴とする。
に、上記第1集積回路チップの上記能動層の上記複数の
素子のうちの選択された素子の配線を上記金属化トレン
チの第1表面側の端部に接続する第1金属パッドを、上
記第1集積回路チップの金属化トレンチの第1表面側の
端部に形成する工程を含むことを特徴とする。
【0006】そして、上記工程(c)及び(d)の間
に、上記第1集積回路チップの上記複数個の金属化トレ
ンチの第2表面側の端部に、そして上記第1集積回路チ
ップの上記複数個の金属化トレンチの第2表面側の端部
と同一レベルであり且つ上記複数個の金属化トレンチの
第2表面側の端部を含まない表面に、絶縁層を形成し、
該絶縁層のうち上記金属化トレンチの第2表面側の端部
を覆う部分を除去して開孔を形成し、該開孔内に上記金
属化トレンチの第2表面側の端部に接続する第2金属パ
ッドを形成する工程を含むことを特徴とする。
に、上記第1集積回路チップの上記複数個の金属化トレ
ンチの第2表面側の端部に、そして上記第1集積回路チ
ップの上記複数個の金属化トレンチの第2表面側の端部
と同一レベルであり且つ上記複数個の金属化トレンチの
第2表面側の端部を含まない表面に、絶縁層を形成し、
該絶縁層のうち上記金属化トレンチの第2表面側の端部
を覆う部分を除去して開孔を形成し、該開孔内に上記金
属化トレンチの第2表面側の端部に接続する第2金属パ
ッドを形成する工程を含むことを特徴とする。
【0007】そして、上記工程(a)は、上記第1集積
回路チップの上記基板部内に、上記金属化トレンチの第
2表面側の端部の深さで、エッチング停止層を形成する
こと含み、そして上記工程(d)は、上記第2集積回路
チップの上記基板部内に、上記金属化トレンチの第2表
面側の端部の深さで、エッチング停止層を形成すること
含むことを特徴とする。
回路チップの上記基板部内に、上記金属化トレンチの第
2表面側の端部の深さで、エッチング停止層を形成する
こと含み、そして上記工程(d)は、上記第2集積回路
チップの上記基板部内に、上記金属化トレンチの第2表
面側の端部の深さで、エッチング停止層を形成すること
含むことを特徴とする。
【0008】そして、上記キャリアは、表面に能動層及
び該能動層に接続したコンタクトを有し、上記工程
(b)は、上記第1集積回路チップの上記金属化トレン
チの第1表面側の端部と上記コンタクトとを接続すると
共に、上記第1集積回路チップの上記金属化トレンチの
第1表面側の端部を含まない上記第1集積回路チップの
第1表面と、上記第1集積回路チップの第1表面に対面
し且つ上記コンタクトを含まない上記キャリアの表面と
を接着剤で接着する工程を含むことを特徴とする。
び該能動層に接続したコンタクトを有し、上記工程
(b)は、上記第1集積回路チップの上記金属化トレン
チの第1表面側の端部と上記コンタクトとを接続すると
共に、上記第1集積回路チップの上記金属化トレンチの
第1表面側の端部を含まない上記第1集積回路チップの
第1表面と、上記第1集積回路チップの第1表面に対面
し且つ上記コンタクトを含まない上記キャリアの表面と
を接着剤で接着する工程を含むことを特徴とする。
【0009】本発明を用いると、高密度の集積回路を備
えたマルチチップ・パッケージを有利に製造できる。非
常に高密度にパッケージングされたI/O接続に対し
て、配線分解能を提供し、3次元の垂直および水平配線
を説明する。また、高密度マルチチップ・パッケージに
おける特定の機能の電力消費を制限する技術を提供す
る。さらに、本発明の処理方法によれば、1つの集積回
路チップに予め必要なスペースと同じスペースで、マル
チチップ・パッケージを製造できる。さらに、マルチチ
ップ・パッケージに組み立てられる個々のウェーハまた
はチップの製造は、大容量ウェーハの製造と一貫性を保
っている。
えたマルチチップ・パッケージを有利に製造できる。非
常に高密度にパッケージングされたI/O接続に対し
て、配線分解能を提供し、3次元の垂直および水平配線
を説明する。また、高密度マルチチップ・パッケージに
おける特定の機能の電力消費を制限する技術を提供す
る。さらに、本発明の処理方法によれば、1つの集積回
路チップに予め必要なスペースと同じスペースで、マル
チチップ・パッケージを製造できる。さらに、マルチチ
ップ・パッケージに組み立てられる個々のウェーハまた
はチップの製造は、大容量ウェーハの製造と一貫性を保
っている。
【0010】
【実施例】一般的に、本発明は、図9に示したスタック
10のようなマルチチップ・パッケージにおける回路密
度を改良する方法を含んでいる。図1(a)は2つのチ
ップ1および2を有する従来のマルチチップ・スタック
30を示す。各チップは能動層32を有し、能動層32
はチップの内部で距離“x”だけ延び、チップの上面3
1から下面33までの全厚は“y”である。チップの厚
さ“y”のオーダーは、少なくとも、能動層の厚さ
“x”より大きい。例えば、典型的に、厚さ“x”は5
〜20μmの範囲にあり、厚さ“y”はより一般的に
は、750〜850μm(30ミル)の範囲にある。し
かし、最近の実際例では、各チップの基板の構造的薄層
化により、厚さ“y”は、パッケージの組立前に375
〜425μm(15ミル)まで減少させている。この構
造的薄層化にもかかわらず、有用な能動回路が形成され
ているシリコン層、例えば能動層32の容積は全シリコ
ンの容積よりかなり小さいままである。これは、シリコ
ン基板がなおも、処理の際、チップの能動層32の構造
的支持に用いられ続けるからである。
10のようなマルチチップ・パッケージにおける回路密
度を改良する方法を含んでいる。図1(a)は2つのチ
ップ1および2を有する従来のマルチチップ・スタック
30を示す。各チップは能動層32を有し、能動層32
はチップの内部で距離“x”だけ延び、チップの上面3
1から下面33までの全厚は“y”である。チップの厚
さ“y”のオーダーは、少なくとも、能動層の厚さ
“x”より大きい。例えば、典型的に、厚さ“x”は5
〜20μmの範囲にあり、厚さ“y”はより一般的に
は、750〜850μm(30ミル)の範囲にある。し
かし、最近の実際例では、各チップの基板の構造的薄層
化により、厚さ“y”は、パッケージの組立前に375
〜425μm(15ミル)まで減少させている。この構
造的薄層化にもかかわらず、有用な能動回路が形成され
ているシリコン層、例えば能動層32の容積は全シリコ
ンの容積よりかなり小さいままである。これは、シリコ
ン基板がなおも、処理の際、チップの能動層32の構造
的支持に用いられ続けるからである。
【0011】図1(a)のパッケージと比較すると、本
発明によって処理されたパッケージ内の半導体チップ
は、能動層を支持するための薄い基板層だけを有し、そ
の状態は、2つの薄い半導体チップ1および2を表した
図1(b)に示す。これらのチップはパッケージ40内
に積層される。パッケージ40の各チップの能動層42
は、図示のように、厚さ“x′”を有し、それはチップ
の厚さ“y′”のかなりの部分を占めている。これは、
図1(a)の従来のパッケージにおける厚さ“x”と厚
さ“y”との大きな寸法差と対照的である。一例による
と、厚さ“x′”は5〜20μmの範囲にし、各デバイ
スの全厚“y′”は20μm以下にすることができる。
これは、チップがスタック構造に結合されるとき、別個
の集積回路チップに対する従来の積層技術によって可能
なよりも、かなり密な電子パッケージを製造することが
できることを意味する。基本的に、本発明による処理
は、マルチチップ・パッケージにシリコンデバイスをボ
ンディングした後、そのシリコンデバイス中の余分のシ
リコン基板の大部分を好適に除去する。
発明によって処理されたパッケージ内の半導体チップ
は、能動層を支持するための薄い基板層だけを有し、そ
の状態は、2つの薄い半導体チップ1および2を表した
図1(b)に示す。これらのチップはパッケージ40内
に積層される。パッケージ40の各チップの能動層42
は、図示のように、厚さ“x′”を有し、それはチップ
の厚さ“y′”のかなりの部分を占めている。これは、
図1(a)の従来のパッケージにおける厚さ“x”と厚
さ“y”との大きな寸法差と対照的である。一例による
と、厚さ“x′”は5〜20μmの範囲にし、各デバイ
スの全厚“y′”は20μm以下にすることができる。
これは、チップがスタック構造に結合されるとき、別個
の集積回路チップに対する従来の積層技術によって可能
なよりも、かなり密な電子パッケージを製造することが
できることを意味する。基本的に、本発明による処理
は、マルチチップ・パッケージにシリコンデバイスをボ
ンディングした後、そのシリコンデバイス中の余分のシ
リコン基板の大部分を好適に除去する。
【0012】本発明によるパッケージ製造方法の一例
を、図2〜図4を参照して下記に説明する。
を、図2〜図4を参照して下記に説明する。
【0013】まず、図2(a)によると、基板52およ
び能動層54を有し、かつその能動層は典型的に、少な
くとも部分的にデバイス内に位置する半導体デバイス5
0(好適にはウェーハを含む)から処理を始める。当業
者に既知の従来の半導体処理技術を用いて、能動層54
は、全体的または部分的に基板52内に拡散されて形成
される。能動層54はデバイス50の上部の第1平坦面
即ち第1表面56に隣接している。デバイス50の下部
の第2平坦面即ち第2表面58は、第1平坦面56にほ
ぼ平行に配置される。絶縁体層60、例えばSiO
2は、デバイス50の能動層54の上に成長される。基
板52の厚さは可変であるが、典型的には、マルチチッ
プ・パッケージの製造前では約750〜850μm(1
5ミル)である。対照的に、能動層54の厚さは、4〜
6μmの範囲であり、絶縁体層60の厚さは、例えば、
既に能動層54上に形成されたメタライゼーション面の
数と共に変化させる。能動層54は従来のバイポーラ,
CMOS,NMOS,PMOS等、任意の回路を含むこ
とができる。
び能動層54を有し、かつその能動層は典型的に、少な
くとも部分的にデバイス内に位置する半導体デバイス5
0(好適にはウェーハを含む)から処理を始める。当業
者に既知の従来の半導体処理技術を用いて、能動層54
は、全体的または部分的に基板52内に拡散されて形成
される。能動層54はデバイス50の上部の第1平坦面
即ち第1表面56に隣接している。デバイス50の下部
の第2平坦面即ち第2表面58は、第1平坦面56にほ
ぼ平行に配置される。絶縁体層60、例えばSiO
2は、デバイス50の能動層54の上に成長される。基
板52の厚さは可変であるが、典型的には、マルチチッ
プ・パッケージの製造前では約750〜850μm(1
5ミル)である。対照的に、能動層54の厚さは、4〜
6μmの範囲であり、絶縁体層60の厚さは、例えば、
既に能動層54上に形成されたメタライゼーション面の
数と共に変化させる。能動層54は従来のバイポーラ,
CMOS,NMOS,PMOS等、任意の回路を含むこ
とができる。
【0014】本発明によると、標準ウェーハは、製造の
際、基板面の下部にエッチング停止層53を埋め込み配
置することによって修正される。エッチング停止層は、
P型基板52内にN+層53を含むか、あるいは、N型
基板52内にP+層53を含み、そのどちらも、当業者
には既知のいくつかの手段のうちの1つによって形成す
ることができる。
際、基板面の下部にエッチング停止層53を埋め込み配
置することによって修正される。エッチング停止層は、
P型基板52内にN+層53を含むか、あるいは、N型
基板52内にP+層53を含み、そのどちらも、当業者
には既知のいくつかの手段のうちの1つによって形成す
ることができる。
【0015】図2(b)は、集積回路デバイス50に定
められた細く深いトレンチ62を、誇張された寸法で示
している。トレンチ62はエッチング停止層53をわず
かに通り越して基板内に延びるように形成されている。
好適な実施例では、細く深いトレンチ62は約20:1
の高アスペクト比を有していて、この比は例えば、細く
深いトレンチ62は好適に、深さが20μmのトレンチ
に対して1μmの幅を有していることを意味する。(下
記に説明するように、高アスペクト比のトレンチ62
は、究極には非常に小さい相互接続寸法を定めることに
有利に役立つ。)トレンチの深さは、好ましくは30μ
mである。トレンチ62は米国特許第4,717,44
8号明細書に説明されている技術によって製造でき、こ
の明細書において参照されたい。細く深いトレンチ62
は、集積回路デバイス50の中に配置され、そのデバイ
スにおいてはマルチチップ・パッケージが組立られると
きにデバイス間に電気的スルー接続が必要とされる。
められた細く深いトレンチ62を、誇張された寸法で示
している。トレンチ62はエッチング停止層53をわず
かに通り越して基板内に延びるように形成されている。
好適な実施例では、細く深いトレンチ62は約20:1
の高アスペクト比を有していて、この比は例えば、細く
深いトレンチ62は好適に、深さが20μmのトレンチ
に対して1μmの幅を有していることを意味する。(下
記に説明するように、高アスペクト比のトレンチ62
は、究極には非常に小さい相互接続寸法を定めることに
有利に役立つ。)トレンチの深さは、好ましくは30μ
mである。トレンチ62は米国特許第4,717,44
8号明細書に説明されている技術によって製造でき、こ
の明細書において参照されたい。細く深いトレンチ62
は、集積回路デバイス50の中に配置され、そのデバイ
スにおいてはマルチチップ・パッケージが組立られると
きにデバイス間に電気的スルー接続が必要とされる。
【0016】トレンチ側壁を酸化させて、(デバイスを
短絡させずにトレンチを配線に使用できるように)バル
クシリコンから絶縁し、ドープされたポリシリコンまた
は他の導体64を充填する(図2(c)参照)。次に、
標準的な処理技術を用いて配線面を有するデバイスを完
成させる。このとき、ポリシリコン充填トレンチの配置
されている領域61が、形成された酸化および接続メタ
ライゼーション層63内に埋め込まれた回路および配線
部分を含まないように(図2(d)参照)、デバイス
(回路)のレイアウトが形成される。
短絡させずにトレンチを配線に使用できるように)バル
クシリコンから絶縁し、ドープされたポリシリコンまた
は他の導体64を充填する(図2(c)参照)。次に、
標準的な処理技術を用いて配線面を有するデバイスを完
成させる。このとき、ポリシリコン充填トレンチの配置
されている領域61が、形成された酸化および接続メタ
ライゼーション層63内に埋め込まれた回路および配線
部分を含まないように(図2(d)参照)、デバイス
(回路)のレイアウトが形成される。
【0017】図3(e)を見ると、細く深いトレンチ6
2を次に、当業者に既知の技術を用いて再エッチング
し、ポリシリコン・プラグ64を除去する。さらに、ト
レンチ62を、化学気相成長法CVDプロセス,めっ
き,または他の適切な手段によって、タングステン,
金,銅,アルミニウム,または他の適切な金属で充填す
る。金属化トレンチ66の第2表面側の端部は、エッチ
ング停止層53を通り越してわずかに延びている。チッ
プ上の酸化及び配線メタライゼーション層63の適切な
配線(図示せず)を、トレンチ62内の垂直に堆積した
配線即ち金属化トレンチ66の第1表面側の端部に相互
接続するように、金,銅,または他の適切な金属のコン
タクト・パッド68を堆積させる。次に、集積回路チッ
プをテストし、ウェーハを細断し、良質のチップを選択
する。あるいはまた、選択された処理ルートによって
は、ウェーハは細断されないままにすることも可能であ
る。100%の歩留りの良質チップを基本的に生産する
ような、十分な冗長性が構造内に組み込まれるならば、
ウェーハを細断しないままにできる。しかし、ウェーハ
が細断されようと細断されないままであろうと、ウェー
ハは、薄さがまだ達成されていなければ、好適には最初
に機械的に薄層化し、例えば、少なくとも375〜40
0μm(15ミル)の薄さにする。
2を次に、当業者に既知の技術を用いて再エッチング
し、ポリシリコン・プラグ64を除去する。さらに、ト
レンチ62を、化学気相成長法CVDプロセス,めっ
き,または他の適切な手段によって、タングステン,
金,銅,アルミニウム,または他の適切な金属で充填す
る。金属化トレンチ66の第2表面側の端部は、エッチ
ング停止層53を通り越してわずかに延びている。チッ
プ上の酸化及び配線メタライゼーション層63の適切な
配線(図示せず)を、トレンチ62内の垂直に堆積した
配線即ち金属化トレンチ66の第1表面側の端部に相互
接続するように、金,銅,または他の適切な金属のコン
タクト・パッド68を堆積させる。次に、集積回路チッ
プをテストし、ウェーハを細断し、良質のチップを選択
する。あるいはまた、選択された処理ルートによって
は、ウェーハは細断されないままにすることも可能であ
る。100%の歩留りの良質チップを基本的に生産する
ような、十分な冗長性が構造内に組み込まれるならば、
ウェーハを細断しないままにできる。しかし、ウェーハ
が細断されようと細断されないままであろうと、ウェー
ハは、薄さがまだ達成されていなければ、好適には最初
に機械的に薄層化し、例えば、少なくとも375〜40
0μm(15ミル)の薄さにする。
【0018】チップを分割するものとすると、マルチチ
ップ・パッケージに組み込まれる第1の集積回路チップ
50が、チップ50の保護面即ち酸化および接続メタラ
イゼーション層63が適切なキャリア70の上面71に
隣接して設けられるように(図3(f)参照)、キャリ
ア70に取付けおよびボンディングする。チップ50は
ポリイミドのような適切な接着剤73を用いて、キャリ
ア70に接着的にボンディングする。(あるいはまた、
キャリア70の代わりに、デバイス50のパッド68の
位置に対応するコンタクトを有し、かつ組立の際、パッ
ケージを支持するのに十分な厚さを有するベース集積回
路チップ(図示せず)に、チップ50を、ボンディング
することができる。このようなベースチップへの集積回
路チップ50の結合は、金対金熱圧着または他の適切な
手段によって行うことができる。) 次に、チップ50
の露出した第2表面58(図3(f)参照)を、例え
ば、エチレンジアミン水溶液、ピロカテコール水溶液、
または硝酸/HFの200:1溶液のような、適切な選
択的化学エッチャントでエッチングする。これについて
は米国特許第5、160、987号明細書を参照でき
る。化学エッチャントは選択的なので、エッチングはエ
ッチング停止層53に達したとき終了する(図3(g)
参照)。さらに、エッチャントは選択的なので、細く深
いトレンチ62内に堆積した金属66をエッチングしな
い。化学エッチャントはシリコンウェーハのみを、エッ
チング停止層53まで除去して、金属化トレンチの第2
表面側の端部を露出する。(図3(g)参照)。次に図
4(h)に示すように、適切な感光性ポリイミド80ま
たは他のボンディング化合物を第2表面に設け、エッチ
ングして、チップ50内の金属化トレンチ66の第2表
面側の端部を露出する。このポリマを完全に硬化させる
前に、金属化トレンチ66の第2表面側の端部の上に、
選択的に金の無電解めっきを施し、パッド82を形成す
る。もしトレンチの金属充填にアルミニウムが用いられ
るならば、金めっきに先立って、クロムのような適切な
拡散障壁(図示せず)を、アルミニウムにめっきする。
上述の積層工程は、第1の集積回路デバイスをこれと同
じ構造の第2の集積回路デバイスの上に、個々に配置す
ることにより繰り返され(図4(i)参照)、能動層5
4を有する各デバイスは、金属化トレンチ66の少なく
ともいくつかに接触するコンタクトパッド68を有する
最前に薄くされたスタックの露出面に隣接して配置され
る。各チップ層のボンディングは、ポリマおよび金対金
ボンディングが好適には同時に生じるように行う。
ップ・パッケージに組み込まれる第1の集積回路チップ
50が、チップ50の保護面即ち酸化および接続メタラ
イゼーション層63が適切なキャリア70の上面71に
隣接して設けられるように(図3(f)参照)、キャリ
ア70に取付けおよびボンディングする。チップ50は
ポリイミドのような適切な接着剤73を用いて、キャリ
ア70に接着的にボンディングする。(あるいはまた、
キャリア70の代わりに、デバイス50のパッド68の
位置に対応するコンタクトを有し、かつ組立の際、パッ
ケージを支持するのに十分な厚さを有するベース集積回
路チップ(図示せず)に、チップ50を、ボンディング
することができる。このようなベースチップへの集積回
路チップ50の結合は、金対金熱圧着または他の適切な
手段によって行うことができる。) 次に、チップ50
の露出した第2表面58(図3(f)参照)を、例え
ば、エチレンジアミン水溶液、ピロカテコール水溶液、
または硝酸/HFの200:1溶液のような、適切な選
択的化学エッチャントでエッチングする。これについて
は米国特許第5、160、987号明細書を参照でき
る。化学エッチャントは選択的なので、エッチングはエ
ッチング停止層53に達したとき終了する(図3(g)
参照)。さらに、エッチャントは選択的なので、細く深
いトレンチ62内に堆積した金属66をエッチングしな
い。化学エッチャントはシリコンウェーハのみを、エッ
チング停止層53まで除去して、金属化トレンチの第2
表面側の端部を露出する。(図3(g)参照)。次に図
4(h)に示すように、適切な感光性ポリイミド80ま
たは他のボンディング化合物を第2表面に設け、エッチ
ングして、チップ50内の金属化トレンチ66の第2表
面側の端部を露出する。このポリマを完全に硬化させる
前に、金属化トレンチ66の第2表面側の端部の上に、
選択的に金の無電解めっきを施し、パッド82を形成す
る。もしトレンチの金属充填にアルミニウムが用いられ
るならば、金めっきに先立って、クロムのような適切な
拡散障壁(図示せず)を、アルミニウムにめっきする。
上述の積層工程は、第1の集積回路デバイスをこれと同
じ構造の第2の集積回路デバイスの上に、個々に配置す
ることにより繰り返され(図4(i)参照)、能動層5
4を有する各デバイスは、金属化トレンチ66の少なく
ともいくつかに接触するコンタクトパッド68を有する
最前に薄くされたスタックの露出面に隣接して配置され
る。各チップ層のボンディングは、ポリマおよび金対金
ボンディングが好適には同時に生じるように行う。
【0019】完全なウェーハ積層が用いられるならば、
プロセスは基本的に同じである。ウェーハはプロセスの
適切な時点で、すなわちパッケージが完成したとき、あ
るいは累積的歩留りがさらなる積層を不経済とするよう
なとき、細断されて別個のマルチチップ・パッケージに
なる。
プロセスは基本的に同じである。ウェーハはプロセスの
適切な時点で、すなわちパッケージが完成したとき、あ
るいは累積的歩留りがさらなる積層を不経済とするよう
なとき、細断されて別個のマルチチップ・パッケージに
なる。
【0020】前述した製造プロセス、すなわちマルチチ
ップ・パッケージを組み立てるとき、別個に構成された
集積回路デバイスから余分なシリコン基板物質を、その
上の能動層に干渉することなく除去させる製造プロセス
によって、大きな効果が達成されることが明らかであ
る。除去されたシリコンは、単結晶シリコンであり、個
々の集積回路デバイスの製造は、大容量半導体ウェーハ
の製造と一貫性を保っている。以下に説明するように、
この処理技術によって形成されるマルチチップ・パッケ
ージは、別個に製造された集積回路デバイスに対する最
大可能シリコン体積密度を達成する。動作領域の深さに
応じたパッケージ密度が得られるように、装置の厚さ
は、能動層の深さに対応するように選択されることが出
来る。
ップ・パッケージを組み立てるとき、別個に構成された
集積回路デバイスから余分なシリコン基板物質を、その
上の能動層に干渉することなく除去させる製造プロセス
によって、大きな効果が達成されることが明らかであ
る。除去されたシリコンは、単結晶シリコンであり、個
々の集積回路デバイスの製造は、大容量半導体ウェーハ
の製造と一貫性を保っている。以下に説明するように、
この処理技術によって形成されるマルチチップ・パッケ
ージは、別個に製造された集積回路デバイスに対する最
大可能シリコン体積密度を達成する。動作領域の深さに
応じたパッケージ密度が得られるように、装置の厚さ
は、能動層の深さに対応するように選択されることが出
来る。
【0021】図5(a)〜(d)は、本発明によって構
成されたマルチチップ・パッケージに対する集積回路チ
ップ接続のいくつかの例を示している。図5(a)で
は、水平な接続リード線92をチップ90の平坦な側面
94に延ばし、側面94と、チップ90の表面の選択さ
れたパッド96との間に、電気接続を与える。一旦マル
チチップがスタック内に組み立てられ、それらチップの
少なくともいくつかが水平に延びたリード線92を含む
と、メタライゼーション・パターンを、スタックの端面
に付着して、チップ内の個々の電気パッド、および1以
上の集積回路チップまたはその一方の上に位置する多数
の選択された個々の電気パッドへの接続を形成すること
ができる。
成されたマルチチップ・パッケージに対する集積回路チ
ップ接続のいくつかの例を示している。図5(a)で
は、水平な接続リード線92をチップ90の平坦な側面
94に延ばし、側面94と、チップ90の表面の選択さ
れたパッド96との間に、電気接続を与える。一旦マル
チチップがスタック内に組み立てられ、それらチップの
少なくともいくつかが水平に延びたリード線92を含む
と、メタライゼーション・パターンを、スタックの端面
に付着して、チップ内の個々の電気パッド、および1以
上の集積回路チップまたはその一方の上に位置する多数
の選択された個々の電気パッドへの接続を形成すること
ができる。
【0022】本発明の金属化トレンチ手法を用いると、
チップ90のような集積回路チップを複数個重ねて、例
えば図5(b)のトレンチ98のような金属化トレンチ
を経て、垂直に相互接続させることができる。図2
(a)〜図4(i)について、上述したように形成され
たトレンチ98を、個々のチップ90を通じて延びるよ
うに配置させる。あるいはまた、垂直および水平に延び
た相互接続リード線を用いることができる。このような
入り混じった相互接続回路応用では、水平リード線92
はチップ90の1以上の端面94に延びることができる
(図5(c)参照)、単一のチップ内の選ばれたパッド
間だけに延びることもできる(図5(d)参照)。マル
チチップ・パッケージ内の集積回路チップ間の配線能力
のスケールは、従来のパッケージ配線技術をかなり改善
する。集積回路チップ間の垂直相互接続寸法は、少なく
とも、従来の“一般的(gross)”垂直配線技術よ
りも小さいオーダーである。
チップ90のような集積回路チップを複数個重ねて、例
えば図5(b)のトレンチ98のような金属化トレンチ
を経て、垂直に相互接続させることができる。図2
(a)〜図4(i)について、上述したように形成され
たトレンチ98を、個々のチップ90を通じて延びるよ
うに配置させる。あるいはまた、垂直および水平に延び
た相互接続リード線を用いることができる。このような
入り混じった相互接続回路応用では、水平リード線92
はチップ90の1以上の端面94に延びることができる
(図5(c)参照)、単一のチップ内の選ばれたパッド
間だけに延びることもできる(図5(d)参照)。マル
チチップ・パッケージ内の集積回路チップ間の配線能力
のスケールは、従来のパッケージ配線技術をかなり改善
する。集積回路チップ間の垂直相互接続寸法は、少なく
とも、従来の“一般的(gross)”垂直配線技術よ
りも小さいオーダーである。
【0023】水平または垂直相互接続を工夫する際に考
慮すべき要因の一つは、完成されたマルチチップ・パッ
ケージの端面で使用可能なスペースの量である。図6
は、従来のマルチチップ・パッケージに配置されたいく
つかの半導体チップ100を部分的に示す。各チップ1
00は、チップからパッケージの少なくとも1つの側面
に延びるいくつかの電気リード線102を有している。
従来のものは、アクセス面(すなわち、チップ相互接続
メタライゼーション・パターン(図示せず)を有するマ
ルチチップ・パッケージの少なくとも1つの平坦な側
面)に、T形状の電気接続部を形成し、個々の集積回路
チップ100からパッケージの側面に引き出されたリー
ド線に、良好な電気接続を与える。これは、アクセス面
上に一様な大きさの導体パッド104を堆積させ、各パ
ッドを、個々の集積回路チップ100から引き出された
電気リード線102の端と交差させることにより、達成
される。
慮すべき要因の一つは、完成されたマルチチップ・パッ
ケージの端面で使用可能なスペースの量である。図6
は、従来のマルチチップ・パッケージに配置されたいく
つかの半導体チップ100を部分的に示す。各チップ1
00は、チップからパッケージの少なくとも1つの側面
に延びるいくつかの電気リード線102を有している。
従来のものは、アクセス面(すなわち、チップ相互接続
メタライゼーション・パターン(図示せず)を有するマ
ルチチップ・パッケージの少なくとも1つの平坦な側
面)に、T形状の電気接続部を形成し、個々の集積回路
チップ100からパッケージの側面に引き出されたリー
ド線に、良好な電気接続を与える。これは、アクセス面
上に一様な大きさの導体パッド104を堆積させ、各パ
ッドを、個々の集積回路チップ100から引き出された
電気リード線102の端と交差させることにより、達成
される。
【0024】多くの応用において、平坦側面配線は、チ
ップの面に垂直に延びるストライプ(すなわちバス)1
05の形状をしている。各ストライプ105は複数のチ
ップ間の接続部と交差し、そこでチップのT形状接続部
と電気コンタクトを形成する。他の多くの応用では、別
個の集積回路チップ100上に個々のコンタクトを形成
するのに、固有のI/O接続部106が必要である。マ
ルチチップDRAM,SRAM,EPROM,または他
の集積回路、またはそれらの組合せパッケージにおいて
は(図6参照)、アクセス面内にこれらのI/Oコンタ
クト106を容易に供給するために、チップ上で十分な
スペースが使用可能である。例えば、同じ集積回路チッ
プの隣接T形状接続部間の典型的な間隔は、約0.05
mm(2ミル)、隣接チップ間のT形状接続部の間隔は
約0.375mm(15ミル)である。
ップの面に垂直に延びるストライプ(すなわちバス)1
05の形状をしている。各ストライプ105は複数のチ
ップ間の接続部と交差し、そこでチップのT形状接続部
と電気コンタクトを形成する。他の多くの応用では、別
個の集積回路チップ100上に個々のコンタクトを形成
するのに、固有のI/O接続部106が必要である。マ
ルチチップDRAM,SRAM,EPROM,または他
の集積回路、またはそれらの組合せパッケージにおいて
は(図6参照)、アクセス面内にこれらのI/Oコンタ
クト106を容易に供給するために、チップ上で十分な
スペースが使用可能である。例えば、同じ集積回路チッ
プの隣接T形状接続部間の典型的な間隔は、約0.05
mm(2ミル)、隣接チップ間のT形状接続部の間隔は
約0.375mm(15ミル)である。
【0025】本発明によって組み立てられたDRAMお
よびSRAM双方のマルチチップ・パッケージに対する
アクセス面寸法の例を、図7に示す。図示のように、D
RAMおよびSRAM双方の構造内の隣接集積回路チッ
プ112から引き出された電気リード線110間の間隔
は、図6のこれらのリード線間の間隔よりかなり減少し
ている。例えば、DRAM応用では、このような間隔は
約20μm(0.02mm)であり、SRAM応用で
は、間隔は10μm(0.01mm)まで減少できる。
したがって、個別のI/Oコンタクト・パッド114を
形成するためには、T形状電気接続部を横方向に拡張し
て、固有のI/Oコンタクトに対する余地を与える必要
がある。これは逆に、集積回路チップ面に垂直に延びる
ことのできるストライプ(すなわちバス)116の数を
制限する。
よびSRAM双方のマルチチップ・パッケージに対する
アクセス面寸法の例を、図7に示す。図示のように、D
RAMおよびSRAM双方の構造内の隣接集積回路チッ
プ112から引き出された電気リード線110間の間隔
は、図6のこれらのリード線間の間隔よりかなり減少し
ている。例えば、DRAM応用では、このような間隔は
約20μm(0.02mm)であり、SRAM応用で
は、間隔は10μm(0.01mm)まで減少できる。
したがって、個別のI/Oコンタクト・パッド114を
形成するためには、T形状電気接続部を横方向に拡張し
て、固有のI/Oコンタクトに対する余地を与える必要
がある。これは逆に、集積回路チップ面に垂直に延びる
ことのできるストライプ(すなわちバス)116の数を
制限する。
【0026】本発明はバスに金属化トレンチを利用する
ことによりこの問題を克服する。すなわち、単純なチッ
プ対チップ相互接続部を形成することに加えて、このト
レンチを非隣接チップ間にバスを与えるために配置する
ことができる。実際には、チップの薄さによってチップ
端配線に課される制限を減少させる追加の配線面を加え
る。本発明においてチップを立方体(Cube)に設計
する際、回路配置等を、スルーチップ配線能力のため
に、最適化せねばならない。しかし、その結果生じる回
路密度の減少は、全く新しい配線面を導入することによ
る補償よりも大きい。本発明は、事実上性能を強化す
る。なぜなら、今や各回路は、隣接チップ上に配置され
た相互依存回路からの距離がわずか30μm(チップ
厚)となり、同じチップの相互依存回路からの距離30
00μmまでと好対照である。よって、各チップを独立
に構成する代わりに、異なるチップ上に回路を配置し
て、本発明による積層およびスルーチップ配線技術によ
る伝送遅延を減少させることができる。
ことによりこの問題を克服する。すなわち、単純なチッ
プ対チップ相互接続部を形成することに加えて、このト
レンチを非隣接チップ間にバスを与えるために配置する
ことができる。実際には、チップの薄さによってチップ
端配線に課される制限を減少させる追加の配線面を加え
る。本発明においてチップを立方体(Cube)に設計
する際、回路配置等を、スルーチップ配線能力のため
に、最適化せねばならない。しかし、その結果生じる回
路密度の減少は、全く新しい配線面を導入することによ
る補償よりも大きい。本発明は、事実上性能を強化す
る。なぜなら、今や各回路は、隣接チップ上に配置され
た相互依存回路からの距離がわずか30μm(チップ
厚)となり、同じチップの相互依存回路からの距離30
00μmまでと好対照である。よって、各チップを独立
に構成する代わりに、異なるチップ上に回路を配置し
て、本発明による積層およびスルーチップ配線技術によ
る伝送遅延を減少させることができる。
【0027】表1および図8は、本発明によりマルチチ
ップ・モジュールを構成することによって、非常に有利
な密度が得られた例を示す。
ップ・モジュールを構成することによって、非常に有利
な密度が得られた例を示す。
【0028】 表1 DRAM SRAM パッケージ 密度 比 密度 比 DRAM/SRAM比 の種類 (Mbits/inch3) (Mbits/inch3) 記憶密度 SOJ 128 1 24 1 5.3/1 Cube 2,484 19 427 18 5.8/1 本発明 46,620 364 15,993 666 2.9/1 この例では、第1のパッケージはSOJ(Small
Outline Jlead)技術で組み立てられたD
RAMまたはSRAMチップを含み、第2のパッケージ
は、米国特許第4,525,921号明細書において説
明されている技術を用いて“Cube”に取り付けたD
RAMまたはSRAMチップを含み、第3のパッケージ
は、本発明によるアセンブリに取り付けたDRAMまた
はSRAMチップを含んでいる。使用された構成は、
0.8〜0.6μmG.R.(Ground Rul
e)でスケールされた4Mbit DRAM、および
0.6μmG.R.でスケールされた1Mbit SR
AMである。DRAMおよびSRAMの双方に対して、
Cubeパッケージは、SOJパッケージのオーダー以
上の改良された密度を生じ、本発明は、SOJパッケー
ジの2倍以上のオーダーだけ記憶密度が改良された。
Outline Jlead)技術で組み立てられたD
RAMまたはSRAMチップを含み、第2のパッケージ
は、米国特許第4,525,921号明細書において説
明されている技術を用いて“Cube”に取り付けたD
RAMまたはSRAMチップを含み、第3のパッケージ
は、本発明によるアセンブリに取り付けたDRAMまた
はSRAMチップを含んでいる。使用された構成は、
0.8〜0.6μmG.R.(Ground Rul
e)でスケールされた4Mbit DRAM、および
0.6μmG.R.でスケールされた1Mbit SR
AMである。DRAMおよびSRAMの双方に対して、
Cubeパッケージは、SOJパッケージのオーダー以
上の改良された密度を生じ、本発明は、SOJパッケー
ジの2倍以上のオーダーだけ記憶密度が改良された。
【0029】本発明にとって能動層の深さは、最終のパ
ッケージング・レバレッジ(leverage)に影響
を及ぼす。金属化トレンチおよび周辺領域に対して10
μmの深さを有するDRAMパッケージは、20μmの
安全帯(guardband)を必要とする。それとは
対照的に、各デバイスに対して1〜2μmの深さを有す
るSRAMパッケージは、10μm以下のトータル深さ
が必要であると見なされている。SRAMパッケージの
記憶密度は、SOJまたはCube手法によって得られ
る記憶密度と比較すると、本発明の技術により非常に改
良されている。これは、本発明を用いることによって、
究極のシリコン密度に接近しつつあることを示してい
る。
ッケージング・レバレッジ(leverage)に影響
を及ぼす。金属化トレンチおよび周辺領域に対して10
μmの深さを有するDRAMパッケージは、20μmの
安全帯(guardband)を必要とする。それとは
対照的に、各デバイスに対して1〜2μmの深さを有す
るSRAMパッケージは、10μm以下のトータル深さ
が必要であると見なされている。SRAMパッケージの
記憶密度は、SOJまたはCube手法によって得られ
る記憶密度と比較すると、本発明の技術により非常に改
良されている。これは、本発明を用いることによって、
究極のシリコン密度に接近しつつあることを示してい
る。
【0030】記憶密度レバレッジの他の評価基準は、ほ
ぼ同じ高さのパッケージに対する記憶密度を評価するこ
とである。パッケージ高さがパッケージ幅に等しいとす
ると、DRAMの場合、パッケージ高さは8.98m
m、2チップ高さSOJの場合、パッケージ高さは7.
12mmである。さらに、Cubeも本発明のパッケー
ジもほぼ正方形とすると、4Mbits DRAMに対
して、次の(表2に示すような)機能の比較が得られ
る: 表2 パッケージの種類 記憶密度 2チップ(SOJ) 1Mbyte 32チップ(Cube) 16Mbyte 512チップ(本発明) 256Mbyte 本発明との関連でさらに考慮されるべきことは、単位容
積当りの電力消費がパッケージング密度と共に増大する
ことである。明らかに、本発明によって製造されたマル
チチップ・パッケージは、多くの従来のマルチチップ・
パッケージより大きな電力密度を有している。また、全
てのチップが一度に選択されるわけではないので、予備
電力は極めて重要である。例えば、DRAMパッケージ
では、特定の応用に対して、1/16または1/32の
チップだけが選択される。このため、予備電力を減少さ
せることは非常に重要である。
ぼ同じ高さのパッケージに対する記憶密度を評価するこ
とである。パッケージ高さがパッケージ幅に等しいとす
ると、DRAMの場合、パッケージ高さは8.98m
m、2チップ高さSOJの場合、パッケージ高さは7.
12mmである。さらに、Cubeも本発明のパッケー
ジもほぼ正方形とすると、4Mbits DRAMに対
して、次の(表2に示すような)機能の比較が得られ
る: 表2 パッケージの種類 記憶密度 2チップ(SOJ) 1Mbyte 32チップ(Cube) 16Mbyte 512チップ(本発明) 256Mbyte 本発明との関連でさらに考慮されるべきことは、単位容
積当りの電力消費がパッケージング密度と共に増大する
ことである。明らかに、本発明によって製造されたマル
チチップ・パッケージは、多くの従来のマルチチップ・
パッケージより大きな電力密度を有している。また、全
てのチップが一度に選択されるわけではないので、予備
電力は極めて重要である。例えば、DRAMパッケージ
では、特定の応用に対して、1/16または1/32の
チップだけが選択される。このため、予備電力を減少さ
せることは非常に重要である。
【0031】電力消費を減少させる1つの可能な技術
は、保持時間を改良してリフレッシュの要求を減少させ
ることである。また、高密度に対しては、Flash−
EPROMチップを、まれにしか変化しないアドレス位
置がFlash−EPROMセル内に記憶されたゼロ電
力消費データを有することができるように、スタックに
加えることができる。
は、保持時間を改良してリフレッシュの要求を減少させ
ることである。また、高密度に対しては、Flash−
EPROMチップを、まれにしか変化しないアドレス位
置がFlash−EPROMセル内に記憶されたゼロ電
力消費データを有することができるように、スタックに
加えることができる。
【0032】最後に、本発明によって構成されるマルチ
チップ・パッケージは、コンパクトな熱良導体である。
パッケージは冷却金属接触体で冷却することができ、例
えば液体窒素中で低温動作させることができる。
チップ・パッケージは、コンパクトな熱良導体である。
パッケージは冷却金属接触体で冷却することができ、例
えば液体窒素中で低温動作させることができる。
【0033】
【発明の効果】本発明は、高密度の集積回路を備えたマ
ルチチップ・パッケージおよびその製造方法を提供する
ことができる。
ルチチップ・パッケージおよびその製造方法を提供する
ことができる。
【図1】従来技術によって製造されたマルチチップ・パ
ッケージ(a)と、本発明によって製造されたマルチチ
ップ・パッケージ(b)との間のパッケージング密度の
違いを示す図である。
ッケージ(a)と、本発明によって製造されたマルチチ
ップ・パッケージ(b)との間のパッケージング密度の
違いを示す図である。
【図2】本発明の一実施例によるマルチチップ・パッケ
ージ製造における種々の処理工程で得た構造の部分縦断
面図である。
ージ製造における種々の処理工程で得た構造の部分縦断
面図である。
【図3】本発明の一実施例によるマルチチップ・パッケ
ージ製造における種々の処理工程で得た構造の部分縦断
面図である。
ージ製造における種々の処理工程で得た構造の部分縦断
面図である。
【図4】本発明の一実施例によるマルチチップ・パッケ
ージ製造における種々の処理工程で得た構造の部分縦断
面図である。
ージ製造における種々の処理工程で得た構造の部分縦断
面図である。
【図5】本発明による集積回路デバイスからの、または
そのデバイスを通じての、種々の電気リード配線のオプ
ションを示す図である。
そのデバイスを通じての、種々の電気リード配線のオプ
ションを示す図である。
【図6】従来技術によって構成されたマルチチップ・パ
ッケージについて、DRAMおよびSRAM構造に対す
るアクセス面配線における図7の本発明と対照させた要
件を示す図である。
ッケージについて、DRAMおよびSRAM構造に対す
るアクセス面配線における図7の本発明と対照させた要
件を示す図である。
【図7】本発明によって構成されたマルチチップ・パッ
ケージについて、DRAMおよびSRAM構造に対する
アクセス面配線における図6の従来技術と対照させた要
件を示す図である。
ケージについて、DRAMおよびSRAM構造に対する
アクセス面配線における図6の従来技術と対照させた要
件を示す図である。
【図8】SOJ(Small Outline J L
ead),Cube,および本発明のパッケージング技
術で与えられる図1の構造を用いて得られる異なる集積
回路のパッケージング密度の例を示すグラフである。
ead),Cube,および本発明のパッケージング技
術で与えられる図1の構造を用いて得られる異なる集積
回路のパッケージング密度の例を示すグラフである。
【図9】基本従来技術によるマルチチップ・パッケージ
の拡大斜視図である。
の拡大斜視図である。
10,30 スタック 31,56 チップの上面 32,42,54 能動層 33,58 チップの下面 50,90,100 集積回路チップ(半導体デバイ
ス) 53 エッチング停止層 52 基板 60 絶縁体層 62,98 トレンチ 63 メタライゼーション層 64 導体(プラグ) 66 金属化トレンチ 68,82,96,104 パッド 70 キャリア 80 ポリイミド 92,102 リード線 94 端面 105 バス(ストライプ)
ス) 53 エッチング停止層 52 基板 60 絶縁体層 62,98 トレンチ 63 メタライゼーション層 64 導体(プラグ) 66 金属化トレンチ 68,82,96,104 パッド 70 キャリア 80 ポリイミド 92,102 リード線 94 端面 105 バス(ストライプ)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハワード・レオ・コーター アメリカ合衆国 バーモント州 コルチ ェスター ビレッジ ドライブ 14 (72)発明者 ゴードン・アーサー・ケリー,ジュニア アメリカ合衆国 バーモント州 エセッ クス ジャンクション ハガン ドライ ブ 13 (72)発明者 ウィレン・バーナード・ファン・デア・ ヘーベン アメリカ合衆国 バーモント州 ジェリ コ フットヒルズ メドウ ドライブ ロット 45 (72)発明者 フランシス・ロジャー・ホワイト アメリカ合衆国 バーモント州 エセッ クス グリーンフィールド ロード 66 (56)参考文献 特開 平3−74508(JP,A) 特開 昭60−235446(JP,A) 特開 昭60−98654(JP,A)
Claims (5)
- 【請求項1】(a)基板部及び該基板部の一方の側に設
けられそして複数の素子を有する能動層を有し、該能動
層の露出表面を第1表面とし、上記基板部の他方の側の
露出表面を第2表面とし、そして上記第1表面から上記
能動層を貫通して設けられた複数個の金属化トレンチを
有し、該複数個の金属化トレンチのそれぞれは第1表面
側の端部及び第2表面側の端部を有し、該第2表面側の
端部が上記基板部内にまで延びると共に上記第1表面側
の端部が上記素子のうちの選択された素子に接続されて
いる第1集積回路チップを用意する工程と、 (b)上記第1集積回路チップの上記第1表面を、エッ
チングに対して保護する接着剤によりキャリアに接着す
る工程と、 (c)上記複数個の金属化トレンチの第2表面側の端部
を露出するまで、上記第2表面側から上記基板部をエッ
チング除去する工程と、 (d)基板部及び該基板部の一方の側に設けられそして
複数の素子を有する能動層を有し、該能動層の露出表面
を第1表面とし、上記基板部の他方の側の露出表面を第
2表面とし、そして上記第1表面から上記能動層を貫通
して設けられた複数個の金属化トレンチを有し、該複数
個の金属化トレンチのそれぞれは第1表面側の端部及び
第2表面側の端部を有し、該第2表面側の端部が上記基
板部内にまで延びると共に上記第1表面側の端部が上記
素子のうちの選択された素子に接続されている第2集積
回路チップを用意する工程と、 (e)上記第1集積回路チップの上記金属化トレンチの
第2表面側の端部に上記第2集積回路チップの上記金属
化トレンチの第1表面側の端部を対面させて位置づけ
て、上記第1集積回路チップの上記金属化トレンチの第
2表面側の端部と上記第2集積回路チップの上記金属化
トレンチの第1表面側の端部とを接続すると共に、上記
第1集積回路チップの上記金属化トレンチの第2表面側
の端部と同一レベルであり且つ上記金属化トレンチの第
2表面側の端部を含まない表面と上記第2集積回路チッ
プの上記金属化トレンチの第1表面側の端部を含まない
上記第2集積回路チップの第1表面とを上記接着剤で接
着する工程と、 (f)上記第2集積回路チップの上記複数個の金属化ト
レンチの第2表面側の端部を露出するまで、該第2集積
回路チップの第2表面側から上記基板部をエッチング除
去する工程とを含むことを特徴とする集積回路デバイス
のパッケージ方法。 - 【請求項2】上記工程(a)及び(b)の間に、上記第
1集積回路チップの上記能動層の上記複数の素子のうち
の選択された素子の配線を上記金属化トレンチの第1表
面側の端部に接続する第1金属パッドを、上記第1集積
回路チップの金属化トレンチの第1表面側の端部に形成
する工程を含むことを特徴とする請求項1記載の集積回
路デバイスのパッケージ方法。 - 【請求項3】上記工程(c)及び(d)の間に、上記第
1集積回路チップの上記複数個の金属化トレンチの第2
表面側の端部に、そして上記第1集積回路チップの上記
複数個の金属化トレンチの第2表面側の端部と同一レベ
ルであり且つ上記複数個の金属化トレンチの第2表面側
の端部を含まない表面に、絶縁層を形成し、該絶縁層の
うち上記金属化トレンチの第2表面側の端部を覆う部分
を除去して開孔を形成し、該開孔内に上記金属化トレン
チの第2表面側の端部に接続する第2金属パッドを形成
する工程を含むことを特徴とする請求項2記載の集積回
路デバイスのパッケージ方法。 - 【請求項4】上記工程(a)は、上記第1集積回路チッ
プの上記基板部内に、上記金属化トレンチの第2表面側
の端部の深さで、エッチング停止層を形成すること含
み、そして上記工程(d)は、上記第2集積回路チップ
の上記基板部内に、上記金属化トレンチの第2表面側の
端部の深さで、エッチング停止層を形成すること含むこ
とを特徴とする請求項3記載の集積回路デバイスのパッ
ケージ方法。 - 【請求項5】上記キャリアは、表面に能動層及び該能動
層に接続したコンタクトを有し、上記工程(b)は、上
記第1集積回路チップの上記金属化トレンチの第1表面
側の端部と上記コンタクトとを接続すると共に、上記第
1集積回路チップの上記金属化トレンチの第1表面側の
端部を含まない上記第1集積回路チップの第1表面と、
上記第1集積回路チップの第1表面に対面し且つ上記コ
ンタクトを含まない上記キャリアの表面とを接着剤で接
着する工程を含むことを特徴とする請求項1記載の集積
回路デバイスのパッケージ方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/760,041 US5202754A (en) | 1991-09-13 | 1991-09-13 | Three-dimensional multichip packages and methods of fabrication |
US760041 | 1996-12-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05198738A JPH05198738A (ja) | 1993-08-06 |
JP2505958B2 true JP2505958B2 (ja) | 1996-06-12 |
Family
ID=25057897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4189061A Expired - Lifetime JP2505958B2 (ja) | 1991-09-13 | 1992-07-16 | 集積回路デバイスのパッケ―ジ方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5202754A (ja) |
EP (1) | EP0531723B1 (ja) |
JP (1) | JP2505958B2 (ja) |
DE (1) | DE69218076T2 (ja) |
Families Citing this family (111)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2173123A1 (en) * | 1993-09-30 | 1995-04-06 | Paul M. Zavracky | Three-dimensional processor using transferred thin film circuits |
FR2715250B1 (fr) * | 1994-01-19 | 1996-04-05 | Commissariat Energie Atomique | Dispositif tridimensionnel de détection de rayonnement et procédé de fabrication de ce dispositif. |
US5380681A (en) * | 1994-03-21 | 1995-01-10 | United Microelectronics Corporation | Three-dimensional multichip package and methods of fabricating |
US5378649A (en) * | 1994-04-08 | 1995-01-03 | United Microelectronics Corporation | Process for producing non-volatile memory devices having closely spaced buried bit lines and non-overlapping code implant areas |
US5657206A (en) * | 1994-06-23 | 1997-08-12 | Cubic Memory, Inc. | Conductive epoxy flip-chip package and method |
US6124633A (en) * | 1994-06-23 | 2000-09-26 | Cubic Memory | Vertical interconnect process for silicon segments with thermally conductive epoxy preform |
US5675180A (en) * | 1994-06-23 | 1997-10-07 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
US5698895A (en) * | 1994-06-23 | 1997-12-16 | Cubic Memory, Inc. | Silicon segment programming method and apparatus |
US6080596A (en) * | 1994-06-23 | 2000-06-27 | Cubic Memory Inc. | Method for forming vertical interconnect process for silicon segments with dielectric isolation |
US6255726B1 (en) | 1994-06-23 | 2001-07-03 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments with dielectric isolation |
US5891761A (en) * | 1994-06-23 | 1999-04-06 | Cubic Memory, Inc. | Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform |
US6486528B1 (en) | 1994-06-23 | 2002-11-26 | Vertical Circuits, Inc. | Silicon segment programming apparatus and three terminal fuse configuration |
WO1996001497A1 (de) * | 1994-07-05 | 1996-01-18 | Siemens Aktiengesellschaft | Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung |
DE4427515C1 (de) * | 1994-08-03 | 1995-08-24 | Siemens Ag | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung |
US5567653A (en) * | 1994-09-14 | 1996-10-22 | International Business Machines Corporation | Process for aligning etch masks on an integrated circuit surface using electromagnetic energy |
DE4433833A1 (de) * | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten |
DE4433845A1 (de) * | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung |
US5567654A (en) | 1994-09-28 | 1996-10-22 | International Business Machines Corporation | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging |
US5696030A (en) * | 1994-09-30 | 1997-12-09 | International Business Machines Corporation | Integrated circuit contacts having improved electromigration characteristics and fabrication methods therefor |
US5521434A (en) * | 1994-10-17 | 1996-05-28 | International Business Machines Corporation | Semiconductor chip and electronic module with integrated surface interconnects/components |
US5682062A (en) * | 1995-06-05 | 1997-10-28 | Harris Corporation | System for interconnecting stacked integrated circuits |
TW374211B (en) * | 1995-08-03 | 1999-11-11 | Ibm | Machine structures fabricated of multiple microstructure layers |
US5818748A (en) * | 1995-11-21 | 1998-10-06 | International Business Machines Corporation | Chip function separation onto separate stacked chips |
US5781031A (en) * | 1995-11-21 | 1998-07-14 | International Business Machines Corporation | Programmable logic array |
US5903059A (en) * | 1995-11-21 | 1999-05-11 | International Business Machines Corporation | Microconnectors |
US5851845A (en) * | 1995-12-18 | 1998-12-22 | Micron Technology, Inc. | Process for packaging a semiconductor die using dicing and testing |
US6002177A (en) | 1995-12-27 | 1999-12-14 | International Business Machines Corporation | High density integrated circuit packaging with chip stacking and via interconnections |
FR2748156B1 (fr) * | 1996-04-26 | 1998-08-07 | Suisse Electronique Microtech | Dispositif comprenant deux substrats destines a former un microsysteme ou une partie d'un microsysteme et procede d'assemblage de deux substrats micro-usines |
US5965933A (en) * | 1996-05-28 | 1999-10-12 | Young; William R. | Semiconductor packaging apparatus |
US6310782B1 (en) | 1996-10-31 | 2001-10-30 | Compaq Computer Corporation | Apparatus for maximizing memory density within existing computer system form factors |
US6551857B2 (en) * | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
US5915167A (en) * | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
US5936280A (en) * | 1997-04-21 | 1999-08-10 | Advanced Micro Devices, Inc. | Multilayer quadruple gate field effect transistor structure for use in integrated circuit devices |
US5793103A (en) * | 1997-05-08 | 1998-08-11 | International Business Machines Corporation | Insulated cube with exposed wire lead |
JPH10335383A (ja) * | 1997-05-28 | 1998-12-18 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2001523046A (ja) * | 1997-11-11 | 2001-11-20 | アービン・センサーズ・コーポレイション | 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ |
US6222276B1 (en) | 1998-04-07 | 2001-04-24 | International Business Machines Corporation | Through-chip conductors for low inductance chip-to-chip integration and off-chip connections |
US6025261A (en) | 1998-04-29 | 2000-02-15 | Micron Technology, Inc. | Method for making high-Q inductive elements |
US6696746B1 (en) | 1998-04-29 | 2004-02-24 | Micron Technology, Inc. | Buried conductors |
FR2778783B1 (fr) * | 1998-05-18 | 2001-10-12 | Alsthom Cge Alkatel | Cube memoire et son procede de fabrication |
US7157314B2 (en) * | 1998-11-16 | 2007-01-02 | Sandisk Corporation | Vertically stacked field programmable nonvolatile memory and method of fabrication |
DE19856573C1 (de) | 1998-12-08 | 2000-05-18 | Fraunhofer Ges Forschung | Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung |
US6657309B1 (en) * | 1999-02-08 | 2003-12-02 | Rohm Co., Ltd. | Semiconductor chip and semiconductor device of chip-on-chip structure |
US6218298B1 (en) * | 1999-05-19 | 2001-04-17 | Infineon Technologies North America Corp. | Tungsten-filled deep trenches |
EP1171912B1 (de) | 1999-05-27 | 2003-09-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung |
US6376909B1 (en) * | 1999-09-02 | 2002-04-23 | Micron Technology, Inc. | Mixed-mode stacked integrated circuit with power supply circuit part of the stack |
JP2001085361A (ja) | 1999-09-10 | 2001-03-30 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US6593645B2 (en) * | 1999-09-24 | 2003-07-15 | United Microelectronics Corp. | Three-dimensional system-on-chip structure |
US6559531B1 (en) * | 1999-10-14 | 2003-05-06 | Sun Microsystems, Inc. | Face to face chips |
US6320228B1 (en) | 2000-01-14 | 2001-11-20 | Advanced Micro Devices, Inc. | Multiple active layer integrated circuit and a method of making such a circuit |
US6888750B2 (en) * | 2000-04-28 | 2005-05-03 | Matrix Semiconductor, Inc. | Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication |
US8575719B2 (en) | 2000-04-28 | 2013-11-05 | Sandisk 3D Llc | Silicon nitride antifuse for use in diode-antifuse memory arrays |
KR100821456B1 (ko) | 2000-08-14 | 2008-04-11 | 샌디스크 쓰리디 엘엘씨 | 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법 |
JP2002100727A (ja) * | 2000-09-12 | 2002-04-05 | Nokia Mobile Phones Ltd | 半導体装置および電子装置 |
EP1195808B1 (en) * | 2000-10-04 | 2007-08-15 | Infineon Technologies AG | Method of fabricating a thin, free-standing semiconductor device layer and of making a three-dimensionally integrated circuit |
US7352199B2 (en) | 2001-02-20 | 2008-04-01 | Sandisk Corporation | Memory card with enhanced testability and methods of making and using the same |
US20020117753A1 (en) * | 2001-02-23 | 2002-08-29 | Lee Michael G. | Three dimensional packaging |
US6897514B2 (en) * | 2001-03-28 | 2005-05-24 | Matrix Semiconductor, Inc. | Two mask floating gate EEPROM and method of making |
US6831370B2 (en) * | 2001-07-19 | 2004-12-14 | Micron Technology, Inc. | Method of using foamed insulators in three dimensional multichip structures |
US6841813B2 (en) * | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
US6843421B2 (en) | 2001-08-13 | 2005-01-18 | Matrix Semiconductor, Inc. | Molded memory module and method of making the module absent a substrate support |
US6593624B2 (en) | 2001-09-25 | 2003-07-15 | Matrix Semiconductor, Inc. | Thin film transistors with vertically offset drain regions |
US6525953B1 (en) | 2001-08-13 | 2003-02-25 | Matrix Semiconductor, Inc. | Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication |
US6433413B1 (en) | 2001-08-17 | 2002-08-13 | Micron Technology, Inc. | Three-dimensional multichip module |
DE10153176A1 (de) * | 2001-08-24 | 2003-03-13 | Schott Glas | Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht |
US6747347B2 (en) | 2001-08-30 | 2004-06-08 | Micron Technology, Inc. | Multi-chip electronic package and cooling system |
US6686654B2 (en) | 2001-08-31 | 2004-02-03 | Micron Technology, Inc. | Multiple chip stack structure and cooling system |
US6624485B2 (en) | 2001-11-05 | 2003-09-23 | Matrix Semiconductor, Inc. | Three-dimensional, mask-programmed read only memory |
US6731011B2 (en) | 2002-02-19 | 2004-05-04 | Matrix Semiconductor, Inc. | Memory module having interconnected and stacked integrated circuits |
US6762076B2 (en) * | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
US6624515B1 (en) | 2002-03-11 | 2003-09-23 | Micron Technology, Inc. | Microelectronic die including low RC under-layer interconnects |
US6853049B2 (en) | 2002-03-13 | 2005-02-08 | Matrix Semiconductor, Inc. | Silicide-silicon oxide-semiconductor antifuse device and method of making |
US6620638B1 (en) | 2002-06-05 | 2003-09-16 | Micron Technology, Inc. | Testing of multi-chip electronic modules |
US6737675B2 (en) | 2002-06-27 | 2004-05-18 | Matrix Semiconductor, Inc. | High density 3D rail stack arrays |
US20050161814A1 (en) * | 2002-12-27 | 2005-07-28 | Fujitsu Limited | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus |
JP3981026B2 (ja) * | 2003-01-30 | 2007-09-26 | 株式会社東芝 | 多層配線層を有する半導体装置およびその製造方法 |
KR100497111B1 (ko) | 2003-03-25 | 2005-06-28 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법 |
JP4419049B2 (ja) * | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
US20050046034A1 (en) * | 2003-09-03 | 2005-03-03 | Micron Technology, Inc. | Apparatus and method for high density multi-chip structures |
CN100452329C (zh) * | 2003-12-02 | 2009-01-14 | 全懋精密科技股份有限公司 | 可供形成预焊锡材料的半导体封装基板及其制法 |
US7312125B1 (en) | 2004-02-05 | 2007-12-25 | Advanced Micro Devices, Inc. | Fully depleted strained semiconductor on insulator transistor and method of making the same |
US7245021B2 (en) * | 2004-04-13 | 2007-07-17 | Vertical Circuits, Inc. | Micropede stacked die component assembly |
US7705432B2 (en) * | 2004-04-13 | 2010-04-27 | Vertical Circuits, Inc. | Three dimensional six surface conformal die coating |
US7215018B2 (en) * | 2004-04-13 | 2007-05-08 | Vertical Circuits, Inc. | Stacked die BGA or LGA component assembly |
US7091604B2 (en) * | 2004-06-04 | 2006-08-15 | Cabot Microelectronics Corporation | Three dimensional integrated circuits |
US7251160B2 (en) * | 2005-03-16 | 2007-07-31 | Sandisk Corporation | Non-volatile memory and method with power-saving read and program-verify operations |
KR100607413B1 (ko) * | 2005-04-27 | 2006-08-01 | 삼성전자주식회사 | 스택형 반도체 장치 및 그 제조 방법 |
US20070032059A1 (en) * | 2005-08-02 | 2007-02-08 | Harry Hedler | Method of manufacturing a semiconductor structure having a wafer through-contact and a corresponding semiconductor structure |
US7952184B2 (en) | 2006-08-31 | 2011-05-31 | Micron Technology, Inc. | Distributed semiconductor device methods, apparatus, and systems |
US7427803B2 (en) * | 2006-09-22 | 2008-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electromagnetic shielding using through-silicon vias |
US7754532B2 (en) * | 2006-10-19 | 2010-07-13 | Micron Technology, Inc. | High density chip packages, methods of forming, and systems including same |
JP2008251666A (ja) * | 2007-03-29 | 2008-10-16 | Tohoku Univ | 三次元構造半導体装置 |
US7576435B2 (en) * | 2007-04-27 | 2009-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low-cost and ultra-fine integrated circuit packaging technique |
TWI335059B (en) * | 2007-07-31 | 2010-12-21 | Siliconware Precision Industries Co Ltd | Multi-chip stack structure having silicon channel and method for fabricating the same |
TWI344694B (en) * | 2007-08-06 | 2011-07-01 | Siliconware Precision Industries Co Ltd | Sensor-type package and method for fabricating the same |
TWI420640B (zh) | 2008-05-28 | 2013-12-21 | 矽品精密工業股份有限公司 | 半導體封裝裝置、半導體封裝結構及其製法 |
US8063469B2 (en) * | 2008-09-30 | 2011-11-22 | Infineon Technologies Ag | On-chip radio frequency shield with interconnect metallization |
US7936052B2 (en) * | 2008-09-30 | 2011-05-03 | Infineon Technologies Ag | On-chip RF shields with backside redistribution lines |
US8178953B2 (en) | 2008-09-30 | 2012-05-15 | Infineon Technologies Ag | On-chip RF shields with front side redistribution lines |
US7948064B2 (en) | 2008-09-30 | 2011-05-24 | Infineon Technologies Ag | System on a chip with on-chip RF shield |
US8169059B2 (en) * | 2008-09-30 | 2012-05-01 | Infineon Technologies Ag | On-chip RF shields with through substrate conductors |
US8889548B2 (en) | 2008-09-30 | 2014-11-18 | Infineon Technologies Ag | On-chip RF shields with backside redistribution lines |
US8093711B2 (en) * | 2009-02-02 | 2012-01-10 | Infineon Technologies Ag | Semiconductor device |
EP2339627A1 (en) * | 2009-12-24 | 2011-06-29 | Imec | Window interposed die packaging |
TWI405303B (zh) | 2010-11-26 | 2013-08-11 | Ind Tech Res Inst | 機械強度測試設備、半導體裝置的製造方法與測試方法 |
US8614145B2 (en) | 2011-12-14 | 2013-12-24 | Sematech, Inc. | Through substrate via formation processing using sacrificial material |
US8933715B2 (en) | 2012-04-08 | 2015-01-13 | Elm Technology Corporation | Configurable vertical integration |
TWI527170B (zh) | 2012-05-11 | 2016-03-21 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
US9245892B2 (en) | 2014-02-20 | 2016-01-26 | International Business Machines Corporation | Semiconductor structure having buried conductive elements |
US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1589705A1 (de) * | 1967-11-15 | 1970-04-30 | Itt Ind Gmbh Deutsche | Mehrere elektrische Funktionsstufen enthaltende integrierte Schaltung |
US3679941A (en) * | 1969-09-22 | 1972-07-25 | Gen Electric | Composite integrated circuits including semiconductor chips mounted on a common substrate with connections made through a dielectric encapsulator |
US3648131A (en) * | 1969-11-07 | 1972-03-07 | Ibm | Hourglass-shaped conductive connection through semiconductor structures |
DE2902002A1 (de) * | 1979-01-19 | 1980-07-31 | Gerhard Krause | Dreidimensional integrierte elektronische schaltungen |
US4525921A (en) * | 1981-07-13 | 1985-07-02 | Irvine Sensors Corporation | High-density electronic processing package-structure and fabrication |
JPS5843554A (ja) * | 1981-09-08 | 1983-03-14 | Mitsubishi Electric Corp | 半導体装置 |
US4646627A (en) * | 1982-02-26 | 1987-03-03 | Prize Frize, Inc. | Apparatus for preparing fried potato products |
US4954458A (en) * | 1982-06-03 | 1990-09-04 | Texas Instruments Incorporated | Method of forming a three dimensional integrated circuit structure |
JPS6079763A (ja) * | 1983-10-07 | 1985-05-07 | Hitachi Ltd | 半導体装置 |
JPS6122660A (ja) * | 1984-07-10 | 1986-01-31 | Mitsubishi Electric Corp | 半導体装置 |
JPS6130059A (ja) * | 1984-07-20 | 1986-02-12 | Nec Corp | 半導体装置の製造方法 |
JPS61288455A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | 多層半導体装置の製造方法 |
US4807021A (en) * | 1986-03-10 | 1989-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device having stacking structure |
KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
US4829018A (en) * | 1986-06-27 | 1989-05-09 | Wahlstrom Sven E | Multilevel integrated circuits employing fused oxide layers |
US4954875A (en) * | 1986-07-17 | 1990-09-04 | Laser Dynamics, Inc. | Semiconductor wafer array with electrically conductive compliant material |
US4717448A (en) * | 1986-10-09 | 1988-01-05 | International Business Machines Corporation | Reactive ion etch chemistry for providing deep vertical trenches in semiconductor substrates |
JP2607504B2 (ja) * | 1987-02-20 | 1997-05-07 | 株式会社東芝 | 不揮発性半導体メモリ |
US4937659A (en) * | 1987-11-06 | 1990-06-26 | Ford Aerospace Corporation | Interconnection system for integrated circuit chips |
US4794092A (en) * | 1987-11-18 | 1988-12-27 | Grumman Aerospace Corporation | Single wafer moated process |
JPH07109873B2 (ja) * | 1988-07-05 | 1995-11-22 | 株式会社東芝 | 半導体記憶装置 |
US4989063A (en) * | 1988-12-09 | 1991-01-29 | The United States Of America As Represented By The Secretary Of The Air Force | Hybrid wafer scale microcircuit integration |
US5191405A (en) * | 1988-12-23 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Three-dimensional stacked lsi |
JP2586179B2 (ja) * | 1989-05-10 | 1997-02-26 | 株式会社日本自動車部品総合研究所 | 気液分離装置 |
-
1991
- 1991-09-13 US US07/760,041 patent/US5202754A/en not_active Expired - Fee Related
-
1992
- 1992-07-16 JP JP4189061A patent/JP2505958B2/ja not_active Expired - Lifetime
- 1992-08-10 DE DE69218076T patent/DE69218076T2/de not_active Expired - Fee Related
- 1992-08-10 EP EP92113573A patent/EP0531723B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0531723B1 (en) | 1997-03-12 |
DE69218076T2 (de) | 1997-09-18 |
EP0531723A1 (en) | 1993-03-17 |
JPH05198738A (ja) | 1993-08-06 |
DE69218076D1 (de) | 1997-04-17 |
US5202754A (en) | 1993-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2505958B2 (ja) | 集積回路デバイスのパッケ―ジ方法 | |
US5270261A (en) | Three dimensional multichip package methods of fabrication | |
US5481133A (en) | Three-dimensional multichip package | |
US4922378A (en) | Baseboard for orthogonal chip mount | |
US7541682B2 (en) | Semiconductor chip having bond pads | |
US5031072A (en) | Baseboard for orthogonal chip mount | |
US5373189A (en) | Three-dimensional multichip module | |
US6593644B2 (en) | System of a package fabricated on a semiconductor or dielectric wafer with wiring on one face, vias extending through the wafer, and external connections on the opposing face | |
US6696746B1 (en) | Buried conductors | |
KR100784498B1 (ko) | 적층 칩과, 그의 제조 방법 및 그를 갖는 반도체 패키지 | |
US6048752A (en) | Density improvement for planar hybrid wafer scale integration | |
US5885850A (en) | Method for the 3D interconnection of packages of electronic components, and device obtained by this method | |
US11114401B2 (en) | Bonding structure and method for manufacturing the same | |
JP2001053218A (ja) | 半導体装置及びその製造方法 | |
JP2005285997A (ja) | 半導体装置 | |
US20230197652A1 (en) | Package structure and packaging method | |
US20040125574A1 (en) | Multi-chip semiconductor package and method for manufacturing the same | |
JP2002076244A (ja) | マルチチップ半導体装置 | |
JPH06268151A (ja) | 半導体装置 | |
CN117637729A (zh) | 具有共面互连结构的半导体装置组合件及其制造方法 | |
CN117542831A (zh) | 半导体结构及其制作方法 | |
JP2003068971A (ja) | 多層チップのパッケージング構造 | |
JPH04335566A (ja) | 半導体メモリ装置 |