JP2504752B2 - オ−トコントラスト回路 - Google Patents
オ−トコントラスト回路Info
- Publication number
- JP2504752B2 JP2504752B2 JP61215197A JP21519786A JP2504752B2 JP 2504752 B2 JP2504752 B2 JP 2504752B2 JP 61215197 A JP61215197 A JP 61215197A JP 21519786 A JP21519786 A JP 21519786A JP 2504752 B2 JP2504752 B2 JP 2504752B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- contrast
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジョンの自動コントラスト調整回路に
関するものである。
関するものである。
CRTのような画像コントラストの高い表示装置におい
ては、画像によってコントラストを自動的に変化させる
必要はなく従来行なわれていなかった。
ては、画像によってコントラストを自動的に変化させる
必要はなく従来行なわれていなかった。
しかしながら、例えば液晶テレビのような画像コント
ラストが低い表示装置において、階調表示のダイナミッ
クレンジを通常画面に合わせると、単一輝度で濃淡の少
ない画面での単調化、いわゆるつぶれが生じる。そこ
で、濃淡の多い画面ではコントラストを落し、濃淡の少
ない画面ではコントラストを上げる回路が必要となる。
ラストが低い表示装置において、階調表示のダイナミッ
クレンジを通常画面に合わせると、単一輝度で濃淡の少
ない画面での単調化、いわゆるつぶれが生じる。そこ
で、濃淡の多い画面ではコントラストを落し、濃淡の少
ない画面ではコントラストを上げる回路が必要となる。
また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３原色信号の
最大値を検出して、この最大値に基づいて輝度信号レベ
ルを調整して、コントラストを向上させる技術が公知に
なっているが、最大値はあくまでも相対的なレベルであ
るため、安定したコントラストの制御が難しいという問
題がある。
最大値を検出して、この最大値に基づいて輝度信号レベ
ルを調整して、コントラストを向上させる技術が公知に
なっているが、最大値はあくまでも相対的なレベルであ
るため、安定したコントラストの制御が難しいという問
題がある。
さらに、画像の輝度成分またはＲ、Ｇ、Ｂ単独信号を
用いてのコントラスト調整においては、例えば単一色の
画像において、適正なコントラストが得られないという
欠点があった。
用いてのコントラスト調整においては、例えば単一色の
画像において、適正なコントラストが得られないという
欠点があった。
前記問題に鑑み本発明はクロマ回路を有するカラーテ
レビジョン装置に於て、該クロマ回路からのＲ、Ｇ、B3
原色信号のそれぞれに設けた一定レベルを越えたことを
検出するコンパレータと各信号を入力して論理演算する
演算回路と、この演算回路からの出力に応じて帰還信号
を発生する帰還回路とを備え、帰還信号をクロマ回路に
帰還してコントラストを調整することを特徴とする。
レビジョン装置に於て、該クロマ回路からのＲ、Ｇ、B3
原色信号のそれぞれに設けた一定レベルを越えたことを
検出するコンパレータと各信号を入力して論理演算する
演算回路と、この演算回路からの出力に応じて帰還信号
を発生する帰還回路とを備え、帰還信号をクロマ回路に
帰還してコントラストを調整することを特徴とする。
第１図は本発明の一実施例を示すオートコントラスト
回路のブロック図である。
回路のブロック図である。
第１図において、矢印の示す方向は信号の進む方向を
示し、101はクロマ回路、102、103、104はクロマ回路か
らの原色出力信号でそれぞれＲ信号、Ｇ信号、Ｂ信号を
示す、105はＲ信号のレベルを検出するコンパレータの
出力、106はＧ信号のレベルを検出するコンパレータの
出力、107はＢ信号のレベルを検出するコンパレータの
出力、108は合成映像信号中の輝度信号の存在する期間
を示す輝度信号期間信号、109は前記Ｒのコンパレータ
とＧのコンパレータとＢのコンパレータの出力105と106
と107と輝度信号期間信号108が入力し、スイッチの制御
信号を合成するゲート、110はゲートの出力、111は一端
がVDDに接続する負荷抵抗、112は一端がVSSに接続する
スイッチ、113は負荷抵抗111とスイッチ112の接続部が
入力する平滑回路、114は平滑回路113の出力でクロマ回
路101中のコントラストコントロール端子に帰還され
る。
示し、101はクロマ回路、102、103、104はクロマ回路か
らの原色出力信号でそれぞれＲ信号、Ｇ信号、Ｂ信号を
示す、105はＲ信号のレベルを検出するコンパレータの
出力、106はＧ信号のレベルを検出するコンパレータの
出力、107はＢ信号のレベルを検出するコンパレータの
出力、108は合成映像信号中の輝度信号の存在する期間
を示す輝度信号期間信号、109は前記Ｒのコンパレータ
とＧのコンパレータとＢのコンパレータの出力105と106
と107と輝度信号期間信号108が入力し、スイッチの制御
信号を合成するゲート、110はゲートの出力、111は一端
がVDDに接続する負荷抵抗、112は一端がVSSに接続する
スイッチ、113は負荷抵抗111とスイッチ112の接続部が
入力する平滑回路、114は平滑回路113の出力でクロマ回
路101中のコントラストコントロール端子に帰還され
る。
第１図において、出力されるＲ、Ｇ、Ｂ信号102、10
3、104はオートブライト回路において、オーバーフロー
の度数とアンダーフローの度数が等しくなるように調整
されている。今、Ｒ、Ｇ、B3原色のうち１つでも明るい
画面と暗い画面の差の大きな画像であった場合、すなわ
ちＲのコンパレータ又はＧのコンパレータ又はＢのコン
パレータの閾値を越える場合には、スイッチ112を閉に
し、平滑回路113をVSSに接続し、平滑回路113の出力電
位を降下させる。反対に、Ｒ、Ｇ、B3原色の信号で明る
い画面と暗い画面の差が少ない場合、すなわちＲのコン
パレータとＧのコンパレータとＢのコンパレータの閾値
を越えない場合には、スイッチ112を開にし、平滑回路1
13は負荷抵抗111によってVDDに引っぱられ、平滑回路11
3の出力電位を上げる。
3、104はオートブライト回路において、オーバーフロー
の度数とアンダーフローの度数が等しくなるように調整
されている。今、Ｒ、Ｇ、B3原色のうち１つでも明るい
画面と暗い画面の差の大きな画像であった場合、すなわ
ちＲのコンパレータ又はＧのコンパレータ又はＢのコン
パレータの閾値を越える場合には、スイッチ112を閉に
し、平滑回路113をVSSに接続し、平滑回路113の出力電
位を降下させる。反対に、Ｒ、Ｇ、B3原色の信号で明る
い画面と暗い画面の差が少ない場合、すなわちＲのコン
パレータとＧのコンパレータとＢのコンパレータの閾値
を越えない場合には、スイッチ112を開にし、平滑回路1
13は負荷抵抗111によってVDDに引っぱられ、平滑回路11
3の出力電位を上げる。
このようにして第１図の実施例では、コントラスト差
の大きい画面では平滑回路113の出力114の電位が下り、
クロマ回路101中のコントラストコントロール端子電圧
を下げ、コントラストを落すようなフィードバックルー
プを形成する。反対にコントラスト差の小さい画面では
コントラストコントロール端子の電圧を上げ、コントラ
ストを大きくするようにフィードバックループが形成さ
れる。この結果、各コンパレータのうち１つでも閾値を
越えるあたりのコントラストレベルにクロマ回路101に
帰還する電圧が安定するので、このレベルがコントラス
ト表示のダイナミックレンジになるようにあらかじめ調
整しておくことによって、常に最良のコントラスト表示
が可能となる。
の大きい画面では平滑回路113の出力114の電位が下り、
クロマ回路101中のコントラストコントロール端子電圧
を下げ、コントラストを落すようなフィードバックルー
プを形成する。反対にコントラスト差の小さい画面では
コントラストコントロール端子の電圧を上げ、コントラ
ストを大きくするようにフィードバックループが形成さ
れる。この結果、各コンパレータのうち１つでも閾値を
越えるあたりのコントラストレベルにクロマ回路101に
帰還する電圧が安定するので、このレベルがコントラス
ト表示のダイナミックレンジになるようにあらかじめ調
整しておくことによって、常に最良のコントラスト表示
が可能となる。
第４図は第１図の実施例のゲート、スイッチ、負荷抵
抗、平滑回路と非表示期間の動作の制御回路の例を示す
回路図である。第４図において第１図と同じ番号は同じ
信号を表し、401はナンド回路で非表示期間にスイッチ
が開になるように制御し、402はノア回路でゲートを構
成し、403は負荷抵抗、404はスイッチとして用いたＮ−
MOSFET、405と406は抵抗とコンデンサーで平滑回路を構
成し、407と408はそれぞれ垂直帰線区間と水平帰線区間
でローレベルになる信号であり、このときノア回路402
の出力はローレベルになるのでＮ−MOSFET404は非導通
となり、第１図のスイッチが開になる場合に対応する。
また、３原色のうち１つでもコンパレータの閾直を越え
ると本回路のコンパレータの出力105、106、107のいず
れかがハイレベルとなるのでノア回路402の出力はロー
レベルとなり、Ｎ−MOSFET404が導通し、平滑回路がVSS
と接続する。一方、３原色のいずれも閾値を越えない場
合、コンパレータの出力105、106、107はいずれもロー
レベルとなるのでノア回路402の出力はハイレベルとな
り、Ｎ−MOSFET404は非導通となり、平滑回路は抵抗493
を通してVDDとつながる。
抗、平滑回路と非表示期間の動作の制御回路の例を示す
回路図である。第４図において第１図と同じ番号は同じ
信号を表し、401はナンド回路で非表示期間にスイッチ
が開になるように制御し、402はノア回路でゲートを構
成し、403は負荷抵抗、404はスイッチとして用いたＮ−
MOSFET、405と406は抵抗とコンデンサーで平滑回路を構
成し、407と408はそれぞれ垂直帰線区間と水平帰線区間
でローレベルになる信号であり、このときノア回路402
の出力はローレベルになるのでＮ−MOSFET404は非導通
となり、第１図のスイッチが開になる場合に対応する。
また、３原色のうち１つでもコンパレータの閾直を越え
ると本回路のコンパレータの出力105、106、107のいず
れかがハイレベルとなるのでノア回路402の出力はロー
レベルとなり、Ｎ−MOSFET404が導通し、平滑回路がVSS
と接続する。一方、３原色のいずれも閾値を越えない場
合、コンパレータの出力105、106、107はいずれもロー
レベルとなるのでノア回路402の出力はハイレベルとな
り、Ｎ−MOSFET404は非導通となり、平滑回路は抵抗493
を通してVDDとつながる。
尚、スイッチはバイボーラトランジスタでもよく、本
発明はCRT表示方式のテレビに応用してもよい。さら
に、消費電力を減らすために、スイッチの動作期間を数
Ｈおきにしてもよい。
発明はCRT表示方式のテレビに応用してもよい。さら
に、消費電力を減らすために、スイッチの動作期間を数
Ｈおきにしてもよい。
さらに、第１と第２と第３のコンパレータは、オート
ブライト回路の高いレベルのコンパレータと共通でもよ
い。
ブライト回路の高いレベルのコンパレータと共通でもよ
い。
第２図はオートブライト回路で本発明のオートコント
ラスト回路とともに用いると効果的に良質の画像が得ら
れる即ち第２図に示すオートブライト回路はＲ、Ｇ、Ｂ
のそれぞれの信号のレベルを自動的に決めるものであっ
てＲ、Ｇ、Ｂ信号のそれぞれの高いレベルの信号を検出
するコンパレータと低いレベルの信号を検出するコンパ
レータを設けＲ、Ｇ、Ｂ信号のそれぞれの高いレベルを
越える度数の和と低いレベルのを越える度数の和とが等
しくなるよう調整する信号をクロマ回路に帰還すること
によりテレビのブライトを調整するものである。
ラスト回路とともに用いると効果的に良質の画像が得ら
れる即ち第２図に示すオートブライト回路はＲ、Ｇ、Ｂ
のそれぞれの信号のレベルを自動的に決めるものであっ
てＲ、Ｇ、Ｂ信号のそれぞれの高いレベルの信号を検出
するコンパレータと低いレベルの信号を検出するコンパ
レータを設けＲ、Ｇ、Ｂ信号のそれぞれの高いレベルを
越える度数の和と低いレベルのを越える度数の和とが等
しくなるよう調整する信号をクロマ回路に帰還すること
によりテレビのブライトを調整するものである。
第２図は前出願のオートブライト回路のブロック図で
ある。
ある。
第２図において、矢印の示す方向は信号の進む方向を
示し、第１図と同じ番号は同じ信号を表す。101はクロ
マ回路、102、103、104はそれぞれクロマ回路からの原
色信号出力であるＲ信号、Ｇ信号、Ｂ信号、201は画面
表示のためのＲ、Ｇ、Ｂ出力信号、202、203はＲ信号10
2の高いレベルを検出する第１のコンパレータ222の出力
と低いレベルを検出する第２のコンパレータ223の出
力、204、205はＧ信号103の高いレベルを検出する第３
のコンパレータ224の出力と低いレベルを検出する第４
のコンパレータ225の出力、206、207はＢ信号104の高い
レベルを検出する第５のコンパレータ226の出力と低い
レベルを検出する第６のコンパレータ227の出力、208は
Ｒ、Ｇ、Ｂ信号の輝度成分の存在する期間を示す輝度信
号期間信号、209は低いレベルを検出する第２、第４、
第６のコンパレータの出力203、205、207と輝度信号期
間208が入力し演算を行い第１のスイッチの制御信号を
合成する第１のゲート、210は高いレベルを検出する第
１、第３、第５のコンパレータ出力202、204、206と輝
度信号期間208が入力し、演算を行い第２のスイッチの
制御信号を合成する第２のゲート、211と212はそれぞれ
第１と第２のスイッチを制御する第１と第２のゲート20
9と210の出力、213と214はそれぞれ一端がVDDとVSSに接
続する第１と第２のスイッチ、215は第１と第２のスイ
ッチ213と214の接続が入力する平滑回路、216はクロマ
回路101に帰還される平滑回路215の出力である。
示し、第１図と同じ番号は同じ信号を表す。101はクロ
マ回路、102、103、104はそれぞれクロマ回路からの原
色信号出力であるＲ信号、Ｇ信号、Ｂ信号、201は画面
表示のためのＲ、Ｇ、Ｂ出力信号、202、203はＲ信号10
2の高いレベルを検出する第１のコンパレータ222の出力
と低いレベルを検出する第２のコンパレータ223の出
力、204、205はＧ信号103の高いレベルを検出する第３
のコンパレータ224の出力と低いレベルを検出する第４
のコンパレータ225の出力、206、207はＢ信号104の高い
レベルを検出する第５のコンパレータ226の出力と低い
レベルを検出する第６のコンパレータ227の出力、208は
Ｒ、Ｇ、Ｂ信号の輝度成分の存在する期間を示す輝度信
号期間信号、209は低いレベルを検出する第２、第４、
第６のコンパレータの出力203、205、207と輝度信号期
間208が入力し演算を行い第１のスイッチの制御信号を
合成する第１のゲート、210は高いレベルを検出する第
１、第３、第５のコンパレータ出力202、204、206と輝
度信号期間208が入力し、演算を行い第２のスイッチの
制御信号を合成する第２のゲート、211と212はそれぞれ
第１と第２のスイッチを制御する第１と第２のゲート20
9と210の出力、213と214はそれぞれ一端がVDDとVSSに接
続する第１と第２のスイッチ、215は第１と第２のスイ
ッチ213と214の接続が入力する平滑回路、216はクロマ
回路101に帰還される平滑回路215の出力である。
第２図において、表示画像の暗い部分に対応する低い
原色信号レベル102又は、103又は、104のうち１つでも
それぞれ第２又は第４又は第６のコンパレータの閾値を
越えられない場合（以下アンダーフローと称する）には
第１のゲート209は第１のスイッチ213を閉にし、平滑回
路をVDDに接続する。反対に表示画像の明るい部分に対
応する高い原色信号レベル102又は103又は104のうち１
つでもそれぞれ第１又は第３又は第５のコンパレータの
閾値を越える場合（以下オーバーフローと称する）には
第２のゲート210は第２のスイッチ218を閉にし、平滑回
路をVSSに接続する。また輝度信号レベルがアンダーフ
ローもオーバーフローもしない場合と、垂直帰線区間や
水平帰線区間等の非表示期間には第１と第２のゲート20
9と210はそれぞれ第１と第２のスイッチ213と214を開に
し平滑回路には何も入力しない。
原色信号レベル102又は、103又は、104のうち１つでも
それぞれ第２又は第４又は第６のコンパレータの閾値を
越えられない場合（以下アンダーフローと称する）には
第１のゲート209は第１のスイッチ213を閉にし、平滑回
路をVDDに接続する。反対に表示画像の明るい部分に対
応する高い原色信号レベル102又は103又は104のうち１
つでもそれぞれ第１又は第３又は第５のコンパレータの
閾値を越える場合（以下オーバーフローと称する）には
第２のゲート210は第２のスイッチ218を閉にし、平滑回
路をVSSに接続する。また輝度信号レベルがアンダーフ
ローもオーバーフローもしない場合と、垂直帰線区間や
水平帰線区間等の非表示期間には第１と第２のゲート20
9と210はそれぞれ第１と第２のスイッチ213と214を開に
し平滑回路には何も入力しない。
このようにして第２図の実施例では、暗い画面のアン
ダーフローの多い場合には平滑回路215にVDDが接続する
ことが多くなるため平滑回路に出力216の電圧が上りク
ロマ回路中のブライドコントロール端子電圧を上げるよ
うなフィードバックループを形成する。反対に明るいオ
ーバーフローの多い場合には、ブライトコントロール端
子電圧を下降させ、表示画像を暗くするようにフィード
バックループを形成する。この結果表示画面のＲ、Ｇ、
B3原色のアンダーフローの度数とオーバーフローの度数
が等しくなるようクロマ回路101に帰還する電圧216が安
定するので、画面表示のＲ、Ｇ、Ｂ出力201は表示装置
のコントラストを有効に使えるレベルに安定する。
ダーフローの多い場合には平滑回路215にVDDが接続する
ことが多くなるため平滑回路に出力216の電圧が上りク
ロマ回路中のブライドコントロール端子電圧を上げるよ
うなフィードバックループを形成する。反対に明るいオ
ーバーフローの多い場合には、ブライトコントロール端
子電圧を下降させ、表示画像を暗くするようにフィード
バックループを形成する。この結果表示画面のＲ、Ｇ、
B3原色のアンダーフローの度数とオーバーフローの度数
が等しくなるようクロマ回路101に帰還する電圧216が安
定するので、画面表示のＲ、Ｇ、Ｂ出力201は表示装置
のコントラストを有効に使えるレベルに安定する。
第３図は第２図の実施例の第１と第２のゲート、スイ
ッチと平滑回路と非表示期間の動作の制御回路の例を示
す回路図である。第３図において第２図と同じ番号は同
じ信号を表し、301はアンド回路で非表示期間に第１と
第２のスイッチが開になるように制御し、302はナンド
回路で、第１のゲートを構成し、303と304はインバータ
ーとノア回路で第２のゲートを構成し、305と306は抵抗
で、第１のスイッチと第２のスイッチが同時に閉じた場
合の、VDDとVSS間のショートを保護するためのもの、30
7は第１のスイッチとして用いたＰ−MOSFET、308は第２
のスイッチとして用いたＮ−MOSFET、309と310は抵抗と
コンデンサーで平滑回路を構成し、311と312はそれぞれ
垂直帰線区間と水平帰線区間でローレベルになる信号で
あり、このときナンド回路302とノア回路304の出力はそ
れぞれハイレベルとローレベルになるのでＰ−MOSFETと
Ｎ−MOSFETは非導通となり、第２図の第１と第２のスイ
ッチがともに開になる場合に対応する。また、３原色の
うち１つでも暗く、アンダーフローした表示部分では、
本回路の第１と第２のコンパレータの出力202と203又は
第２と第３のコンパレータ出力204と205又は、第４と第
５のコンパレータ出力206と207のいずれかがハイレベル
になるのでナンド302とノア304の出力はともにローレベ
ルとなり、Ｐ−MOSFET307が導通し、平滑回路とVDDが抵
抗305を通して接続する。一方、３原色のうち１つでも
明るく、オーバーフローする場合には第１と第２のコン
パレータの出力202と203又は、第３と第４のコンパレー
タ出力204と205又は、第５と第６のコンパレータ出力20
6と207のいずれかがローレベルとなり、Ｎ−MOSFETが導
通する。また、アンダーフローとオーバーフローをして
いる場合はＮ−MOSFET、Ｐ−MOSFETともと導通状態とな
り平滑回路は、VDDとVSSの中位になる。さらに、アンダ
ーフローもオーバーフローもしていない場合には、第１
と第３と第５のコンパレータの出力202と204と206がロ
ーレベル、第２と第４と第６のコンパレータ出力203と2
05と207がハイレベルとなるので、Ｎ−MOSFETとＰ−MOS
FETはともに非導通になる。
ッチと平滑回路と非表示期間の動作の制御回路の例を示
す回路図である。第３図において第２図と同じ番号は同
じ信号を表し、301はアンド回路で非表示期間に第１と
第２のスイッチが開になるように制御し、302はナンド
回路で、第１のゲートを構成し、303と304はインバータ
ーとノア回路で第２のゲートを構成し、305と306は抵抗
で、第１のスイッチと第２のスイッチが同時に閉じた場
合の、VDDとVSS間のショートを保護するためのもの、30
7は第１のスイッチとして用いたＰ−MOSFET、308は第２
のスイッチとして用いたＮ−MOSFET、309と310は抵抗と
コンデンサーで平滑回路を構成し、311と312はそれぞれ
垂直帰線区間と水平帰線区間でローレベルになる信号で
あり、このときナンド回路302とノア回路304の出力はそ
れぞれハイレベルとローレベルになるのでＰ−MOSFETと
Ｎ−MOSFETは非導通となり、第２図の第１と第２のスイ
ッチがともに開になる場合に対応する。また、３原色の
うち１つでも暗く、アンダーフローした表示部分では、
本回路の第１と第２のコンパレータの出力202と203又は
第２と第３のコンパレータ出力204と205又は、第４と第
５のコンパレータ出力206と207のいずれかがハイレベル
になるのでナンド302とノア304の出力はともにローレベ
ルとなり、Ｐ−MOSFET307が導通し、平滑回路とVDDが抵
抗305を通して接続する。一方、３原色のうち１つでも
明るく、オーバーフローする場合には第１と第２のコン
パレータの出力202と203又は、第３と第４のコンパレー
タ出力204と205又は、第５と第６のコンパレータ出力20
6と207のいずれかがローレベルとなり、Ｎ−MOSFETが導
通する。また、アンダーフローとオーバーフローをして
いる場合はＮ−MOSFET、Ｐ−MOSFETともと導通状態とな
り平滑回路は、VDDとVSSの中位になる。さらに、アンダ
ーフローもオーバーフローもしていない場合には、第１
と第３と第５のコンパレータの出力202と204と206がロ
ーレベル、第２と第４と第６のコンパレータ出力203と2
05と207がハイレベルとなるので、Ｎ−MOSFETとＰ−MOS
FETはともに非導通になる。
尚、第１と第２のゲートは同時に第１と第２のスイッ
チを導通させないようにしてもよく、その場合は保護の
ための抵抗305と306は省略できる。さらにこのようにし
た場合は消費電力を減らす効果もある。また、第１と第
２のスイッチはバイポーラトランジスタでもよい。
チを導通させないようにしてもよく、その場合は保護の
ための抵抗305と306は省略できる。さらにこのようにし
た場合は消費電力を減らす効果もある。また、第１と第
２のスイッチはバイポーラトランジスタでもよい。
さらに消費電力を減らすために、第１と第２のスイッ
チの動作期間を数Ｈおきにしてもよい。このようにして
調整されたＲ、Ｇ、Ｂ信号を本発明のオートブライト回
路に用いることにより、本実施例においては、コントラ
ストを最大から、コンパレータの出力によりしぼり込む
ことによって、自動コントラストを実現している。
チの動作期間を数Ｈおきにしてもよい。このようにして
調整されたＲ、Ｇ、Ｂ信号を本発明のオートブライト回
路に用いることにより、本実施例においては、コントラ
ストを最大から、コンパレータの出力によりしぼり込む
ことによって、自動コントラストを実現している。
以上の説明から明らかなように、本発明によれば、オ
ートコントラスト回路が実現でき、本回路のコンデンサ
ー以外をIC化することが容易なので、部品コストの低
下、および小型化が可能となる。
ートコントラスト回路が実現でき、本回路のコンデンサ
ー以外をIC化することが容易なので、部品コストの低
下、および小型化が可能となる。
さらに、クロマ回路のＲ、Ｇ、B3原色の信号レベルコ
ンパレータ出力をフィードバックしてコントラストレベ
ルを決定するので、Ｒ、Ｇ、B3原色信号の最大値を検出
して、その最大値に基づいてコントラストを制御する場
合のような、制御レベルが一定しないことによる不安定
さがなく、無調整で良質なコントラストが得られるた
め、調整コストの低下が可能であり、その上Ｒ、Ｇ、Ｂ
出力信号の振幅に対する制約条件がほとんどないので汎
用性が向上する。
ンパレータ出力をフィードバックしてコントラストレベ
ルを決定するので、Ｒ、Ｇ、B3原色信号の最大値を検出
して、その最大値に基づいてコントラストを制御する場
合のような、制御レベルが一定しないことによる不安定
さがなく、無調整で良質なコントラストが得られるた
め、調整コストの低下が可能であり、その上Ｒ、Ｇ、Ｂ
出力信号の振幅に対する制約条件がほとんどないので汎
用性が向上する。
第１図は本発明の一実施例を示すオートコントラスト回
路のブロック図、第２図はオートブライト回路のブロッ
ク図、第３図は第２図の実施例の第１と第２のゲート、
スイッチと平滑回路の具体的回路図、第４図は第１図の
実施例のゲート、スイッチ、平滑回路を示す回路図。 101……クロマ回路、102……クロマ回路からのＲ信号出
力、103……クロマ回路からのＧ信号出力、104……クロ
マ回路からのＢ信号出力、105……Ｒ信号のレベルを検
出するコンパレータからの出力、106……Ｇ信号のレベ
ルを検出するコンパレータからの出力、107……Ｂ信号
のレベルを検出するコンパレータからの出力、108……
輝度信号期間信号、109……ゲート、110……ゲートの出
力、111……負荷抵抗、112……スイッチ、113……平滑
回路、114……平滑回路の出力。
路のブロック図、第２図はオートブライト回路のブロッ
ク図、第３図は第２図の実施例の第１と第２のゲート、
スイッチと平滑回路の具体的回路図、第４図は第１図の
実施例のゲート、スイッチ、平滑回路を示す回路図。 101……クロマ回路、102……クロマ回路からのＲ信号出
力、103……クロマ回路からのＧ信号出力、104……クロ
マ回路からのＢ信号出力、105……Ｒ信号のレベルを検
出するコンパレータからの出力、106……Ｇ信号のレベ
ルを検出するコンパレータからの出力、107……Ｂ信号
のレベルを検出するコンパレータからの出力、108……
輝度信号期間信号、109……ゲート、110……ゲートの出
力、111……負荷抵抗、112……スイッチ、113……平滑
回路、114……平滑回路の出力。
Claims (3)
- 【請求項１】カラーテレビジョン装置のクロマ回路から
の３原色信号を入力し、各信号毎にしきい値を設定し
て、対応するしきい値と大小を比較するコンパレータ回
路と、コンパレータ回路からの各原色信号の比較出力を
入力し論理演算を行う演算回路と、演算回路からの出力
に応じて帰還信号を発生する帰還回路とを備え、帰還信
号をクロマ回路に帰還してコントラストを調整すること
を特徴とするオートコントラスト回路。 - 【請求項２】演算回路は、コンパレータ回路から出力さ
れる各原色信号の比較出力のオア信号を出力する、オア
回路で構成されていることを特徴とする、特許請求の範
囲第１項記載のオートコントラスト回路。 - 【請求項３】帰還回路は、演算回路からの出力により直
流電圧源に接続されたスイッチが動作し直流電圧を出力
するスイッチ回路と、断続的に出力される前記直流電圧
を平滑する平滑回路とから構成されていることを特徴と
する、特許請求の範囲第１項記載のオートコントラスト
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61215197A JP2504752B2 (ja) | 1986-09-12 | 1986-09-12 | オ−トコントラスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61215197A JP2504752B2 (ja) | 1986-09-12 | 1986-09-12 | オ−トコントラスト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6370687A JPS6370687A (ja) | 1988-03-30 |
| JP2504752B2 true JP2504752B2 (ja) | 1996-06-05 |
Family
ID=16668293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61215197A Expired - Fee Related JP2504752B2 (ja) | 1986-09-12 | 1986-09-12 | オ−トコントラスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504752B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555749B2 (ja) * | 1972-05-30 | 1980-02-08 |
-
1986
- 1986-09-12 JP JP61215197A patent/JP2504752B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6370687A (ja) | 1988-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2043831C (en) | Outline compensation apparatus for television receiver | |
| EP0205923B1 (en) | Auto-pedestal level clamp circuit | |
| JP2504752B2 (ja) | オ−トコントラスト回路 | |
| US5345117A (en) | Synchronous separating circuit | |
| EP0074081B1 (en) | Signal processing unit | |
| DE4041803C2 (ja) | ||
| JPH0834571B2 (ja) | オ−トブライト回路 | |
| US4346400A (en) | Matrix circuits | |
| JPH051182Y2 (ja) | ||
| JP2569301B2 (ja) | Ａ／ｄ変換装置 | |
| JPS59107683A (ja) | 水平偏向回路 | |
| KR940003513Y1 (ko) | 모니터의 화이트 밸런스 보상회로 | |
| JPS6251876A (ja) | オ−トペデスタルレベルクランプ回路 | |
| JP2581137B2 (ja) | カラー液晶テレビジョン駆動回路 | |
| JPH0422617Y2 (ja) | ||
| JPH0245906Y2 (ja) | ||
| JPH06178152A (ja) | 映像信号振幅自動調整回路 | |
| JPS6220476A (ja) | オ−トペデスタルレベルクランプ回路 | |
| JP2752149B2 (ja) | コントラスト制御回路 | |
| JP2000069319A (ja) | ビデオ表示装置 | |
| JPH02130800A (ja) | 電荷結合素子の入力バイアス決定装置 | |
| JPH077635A (ja) | 黒伸長補正のフィードバック制御装置 | |
| JPS58222674A (ja) | テレビジヨン信号制御装置 | |
| JPS60216677A (ja) | テレビジヨン信号受像機用集積回路 | |
| JPH0622243A (ja) | 映像回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |