JP2024515179A - 表示パネル及び表示装置 - Google Patents
表示パネル及び表示装置 Download PDFInfo
- Publication number
- JP2024515179A JP2024515179A JP2023563894A JP2023563894A JP2024515179A JP 2024515179 A JP2024515179 A JP 2024515179A JP 2023563894 A JP2023563894 A JP 2023563894A JP 2023563894 A JP2023563894 A JP 2023563894A JP 2024515179 A JP2024515179 A JP 2024515179A
- Authority
- JP
- Japan
- Prior art keywords
- pixel driving
- pixel
- sub
- display panel
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002834 transmittance Methods 0.000 claims abstract description 32
- 239000010409 thin film Substances 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 5
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
- G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80515—Anodes characterised by their shape
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本出願は、表示パネル(100)及び表示装置(10)を提供し、表示パネル(100)は、第1の表示領域(AA1)及び第2の表示領域(AA2)を有し、第1の表示領域(AA1)の光透過率は、第2の表示領域(AA2)の光透過率よりも大きい。表示パネル(100)は、第1の表示領域(AA1)に位置するサブ画素ユニット(110)と、第2の表示領域(AA2)に位置する画素駆動ユニット(120)とを含む。サブ画素ユニット(110)は第1のサブ画素(111)を含み、画素駆動ユニット(120)は第1のサブ画素(111)に電気的に接続され、画素駆動ユニット(120)は複数の並列接続された第1の画素駆動回路(121)を含む。画素駆動ユニット(120)は、複数の並列接続された第1の画素駆動路(121)を含むことで、画素駆動ユニット(120)の、第1の表示領域(AA1)の第1のサブ画素(111)に対する駆動能力を向上し、さらに第1の表示領域(AA1)の輝度を向上させ、このようにして、第1の表示領域(AA1)と第2の表示領域(AA2)との輝度差を低減し、表示パネル(100)の表示一致性を向上させることができる。
【選択図】図2
【選択図】図2
Description
本出願は、2021年12月15日に提出された発明の名称が「表示パネル及び表示装置」である中国特許出願第202123155370.7号の優先権を主張し、該出願の全ての内容は引用により本明細書に組み込まれる。
本出願は、表示技術分野に関し、特に、表示パネル及び表示装置に関する。
電子機器の急速な発展に伴い、画面占有率に対するユーザの要求がますます高くなり、電子機器の全画面表示が業界でますます注目されている。
携帯電話、タブレットなどの電子機器は、フロントカメラ、受話器および赤外線感知素子などを集積する必要がある。関連技術において、表示パネルに溝(Notch)又は穴を開けることができ、外部光はスクリーンの溝又は穴を通過してスクリーンの下方に位置する感光素子に入ることができる。しかしながら、これらの電子機器は本当の意味での全画面ではなく、スクリーン全体の各領域に表示することができず、例えば、これらの電子機器のフロントカメラに対応する領域は画面を表示できない。
携帯電話、タブレットなどの電子機器は、フロントカメラ、受話器および赤外線感知素子などを集積する必要がある。関連技術において、表示パネルに溝(Notch)又は穴を開けることができ、外部光はスクリーンの溝又は穴を通過してスクリーンの下方に位置する感光素子に入ることができる。しかしながら、これらの電子機器は本当の意味での全画面ではなく、スクリーン全体の各領域に表示することができず、例えば、これらの電子機器のフロントカメラに対応する領域は画面を表示できない。
本出願は、表示パネルの少なくとも一部の領域が光を透過可能で且つ表示可能であり、感光アセンブリのスクリーン下方での集積を容易にする表示パネル及び表示装置を提供する。
第1の態様によれば、本出願の実施例は、第1の表示領域と第2の表示領域とを有し、第1の表示領域の光透過率は、第2の表示領域の光透過率よりも大きい表示パネルであって、第1の表示領域に位置し且つ第1のサブ画素を含むサブ画素組合せユニットと、第2の表示領域に位置し且つ第1のサブ画素に電気的に接続される画素駆動ユニットであって、複数の並列接続された第1の画素駆動回路を含む画素駆動ユニットと、を備える表示パネルを提供する。
一方、本出願の実施例は、上記実施例に係る表示パネルを含む表示装置を提供する。
本出願の実施例に係る表示パネル及び表示装置は、第1の表示領域の第1のサブ画素の画素駆動ユニットを第2の表示領域に設けることにより、第1の表示領域の光透過率を効果的に向上させることができる。そして、画素駆動ユニットを複数の並列接続された第1の画素駆動回路を含むように設置することで、画素駆動ユニットの、第1の表示領域の第1のサブ画素に対する駆動能力を向上させ、第1の表示領域の輝度を向上させる。このようにして、第1の表示領域と第2の表示領域の輝度差を低減し、表示パネルの表示一致性を向上させることができる。
以下、図面を参照して本出願の例示的な実施例の特徴、利点及び技術的な効果を説明する。図面において、同一の部材には同一の符号が用いられる。図面は実際の縮尺で描かれていない。
本出願の実施例に係る表示パネルの正面図である。
図1のQ箇所の1つの部分拡大図である。
図1のQ箇所の他の部分拡大図である。
図1のQ箇所の別の部分拡大図である。
図1のQ箇所の更なる部分拡大図である。
本出願の実施例に係る表示装置の説明図である。
図6のD-D方向に沿う断面模式図である。
以下、本出願の各態様の特徴及び例示的な実施例を詳細に説明する。以下の詳細な説明において、多くの具体的な細部を提供することで、本出願の全面的な理解を提供する。しかしながら、当業者にとって自明であることとして、本出願はこれらの具体的な細部の中のいくつかの細部を必要とせずに実施されることができる。以下の実施例の説明は、本出願の例示を示すことにより本出願をよりよく理解するためである。図面及び以下の説明において、少なくとも部分的な公知の構成及び技術は示されず、それにより本出願が不必要に曖昧になることを回避する。そして、明確にするために、一部の構成のサイズを誇張している可能性がある。また、以下に説明された特徴、構成又は特性は任意の適切な方式で一つ以上の実施例に組み合わせることができる。
携帯電話やタブレットなどの電子機器において、表示パネルを設置する側にフロントカメラ、赤外光センサ、近接光センサなどの感光アセンブリを集積する必要がある。いくつかの実施例において、上記電子機器に透過表示領域を設け、感光アセンブリを透過表示領域の背面に設置することができ、感光アセンブリが正常に作動することを確保した場合、電子機器の全画面表示を実現する。
透過表示領域の光透過率を向上させるために、一般的に透過表示領域内のサブ画素に対応する画素駆動回路は、透過表示領域の周辺に設けられる。しかし、いくつかの場合、画素駆動回路の、透過表示領域内のサブ画素に対する駆動能力が不足し、表示パネルの透過表示領域とその周辺領域の表示輝度が一致しないことを発生しやすく、表示パネルの表示の差異を引き起こし、表示効果に影響を与える。
上記に鑑み、本発明の実施例は、表示パネル及び表示装置を提供する。以下、図面を参照して表示パネル及び表示装置の各実施例を説明する。
本出願の実施例は、表示パネルを提供する。当該表示パネルは、有機発光ダイオード(Organic Light Emitting Diode、OLED)表示パネルであってもよい。
図1は、本発明の1つの実施例に係る表示パネルの概略平面図である。
図1に示すように、表示パネル100は、第1の表示領域AA1と、第2の表示領域AA2と、第2の表示領域AA2を囲むように設けられた非表示領域NAとを有し、第1の表示領域AA1の光透過率は、第2の表示領域AA2の光透過率よりも大きい。
いくつかの実施例において、第1の表示領域AA1の光透過率は15%以上であり、第1の表示領域AA1の光透過率が15%より大きく、又は40%より大きく、又はより高い光透過率を有することを確保するために、本実施例における表示パネル100の各機能膜層の光透過率はいずれも80%より大きく、又は少なくとも一部の機能膜層の光透過率は90%より大きい。
本出願の実施例に係る表示パネル100によれば、第1の表示領域AA1の光透過率は、第2の表示領域AA2の光透過率よりも大きく、表示パネル100において第1の表示領域AA1の背面に感光アセンブリを集積して、例えば、カメラなどの感光アセンブリのスクリーンでの集積を実現することができる。同時に、第1の表示領域AA1は、画面を表示することができ、表示パネル100の表示面積を向上させ、表示装置の全画面の設計を実現する。
第1の表示領域AA1及び第2の表示領域AA2の個数の設置方式は複数ある。例えば、第1の表示領域AA1及び第2の表示領域AA2の個数はいずれも1個であり、感光アセンブリがスクリーンの下方に集積されることを実現する、又は指紋識別を実現するために用いられる。あるいは、いくつかの他の実施例において、第1の表示領域AA1の数は2つであり、そのうちの1つの第1の表示領域AA1は感光アセンブリがスクリーンの下方に集積されることを実現するために用いられ、もう1つの第1の表示領域AA1は指紋認識を実現するために用いられる。
いくつかの実施例において、第1の表示領域AA1の光透過率を高めるために、第1の表示領域AA1を駆動するための駆動回路は第2の表示領域AA2に設置される。発明者らの発見として、第1の表示領域AA1を駆動するための駆動回路を第2の表示領域AA2に設置すると、駆動回路の、第1の表示領域AA1内の第1のサブ画素111に対する駆動能力が不足することを発生し、第1の表示領域AA1の表示輝度が第2の表示領域AA2の表示輝度よりも低くなり、さらに第1の表示領域AA1と第2の表示領域AA2の表示の差異を引き起こす。
図2を参照すると、図2は、本出願の一実施例に係る表示パネル100におけるQ箇所の部分拡大図である。
図1及び図2に示すように、本出願の実施例に係る表示パネル100は、サブ画素ユニット110及び第1の画素駆動回路121を含む。サブ画素ユニット110は第1の表示領域AA1に位置し、サブ画素ユニット110は第1のサブ画素111を含む。画素駆動ユニット120は、第2の表示領域AA2に位置し、第1のサブ画素111に電気的に接続され、且つ複数の並列接続された第1の画素駆動回路121を含む。
具体的には、サブ画素ユニット110は、1つの第1のサブ画素111を含んでもよく、複数の同色の第1のサブ画素111を含んでもよく、ここでは限定されない。
第1のサブ画素111は、第1の電極と、第2の電極と、第1の電極と第2の電極との間に設けられた発光構造とを含む。第1の電極と第2の電極は電位差を形成し、電位差によって発光機構を発光させることができる。異なるサブ画素ユニット110について、第1のサブ画素111の発光構造の発光色は同じであってもよく、異なってもよい。
第1のサブ画素111と第1の画素駆動回路121は、異なる層に設けられ、第1の電極は第1のサブ画素111の第1の画素駆動回路121に近い側に設けられ、第1の画素駆動回路121は第1の電極に電気的に接続される。サブ画素ユニット110が複数の同色の第1のサブ画素111を含む実施例において、複数の同色の第1のサブ画素111が互いに電気的に接続され、第1の画素駆動回路121がサブ画素ユニット110の複数の同色の第1のサブ画素111のうちの1つの第1の電極に電気的に接続されるように設けられてもよく、このようにして、第1の表示領域AA1の回路接続構造を簡素化させ、さらに、第1の表示パネル100の光透過率を向上させることができる。
第1の画素駆動回路121は薄膜トランジスタを含んでもよい。薄膜トランジスタはドレインを介して第1のサブ画素111の第1の電極に電気的に接続される。
画素駆動ユニット120は、2つの並列接続された第1の画素駆動回路121を含んでもよく、互いに並列接続されたより多い第1の画素駆動回路121を含んでもよく、ここでは限定されない。1つの画素駆動ユニット120が1つのサブ画素ユニット110の第1のサブ画素111に接続されるように設けられてもよく、1つの画素駆動ユニット120が複数の同色のサブ画素ユニット110の第1のサブ画素111に接続されるように設けられてもよい。即ち、1つの画素駆動ユニット120が1つのサブ画素ユニット110を駆動してもよく、1つの画素駆動ユニット120が複数のサブ画素ユニット110を同時に駆動してもよい。
いくつかの実施例において、画素駆動ユニット120における2つの並列接続された第1の画素駆動回路121は、当該2つの第1の画素駆動回路121の少なくとも1つの信号入力端に同一の信号が入力され、且つ当該2つの第1の画素駆動回路121の少なくとも1つの信号出力端に同一の信号が出力されることを指す。
画素駆動ユニット120は、複数の並列接続された第1の画素駆動回路121を含むように設けられ、画素駆動ユニット120の駆動能力を効果的に向上させ、さらに第1の表示領域AA1の輝度を向上させることができる。
本出願の実施例に提供される表示パネル100によれば、第1の表示領域AA1の第1のサブ画素111の画素駆動ユニット120を第2の表示領域AA2に設置することにより、第1の表示領域AA1の光透過率を効果的に向上させることができる。そして、画素駆動ユニット120は、複数の並列接続された第1の画素駆動回路121を含むように設けられることで、画素駆動ユニット120の、第1の表示領域AA1の第1のサブ画素111に対する駆動能力を向上させ、さらに第1の表示領域AA1の輝度を向上させ、このようにして、第1の表示領域AA1と第2の表示領域AA2との輝度差を低減させ、表示パネル100の表示一致性を向上させることができる。
いくつかの実施例において、1つのサブ画素ユニット110は、複数の同色の第1のサブ画素111を含み、複数の第1のサブ画素111は電気的に接続される。
複数の第1のサブ画素111は、直列接続されてもよく、並列接続されてもよく、ここでは限定されない。例示的に、複数の第1のサブ画素111の第2の電極は一体的に形成され、複数の第1のサブ画素111の第1の電極は導電接続とされると、複数の第1のサブ画素111の並列接続を実現することができる。
複数の同色の第1のサブ画素111が電気的に接続されるように設置されると、1つの画素駆動ユニット120により複数の同色の第1のサブ画素111を同時に駆動して発光させることができる。また、画素駆動ユニット120の画素回路が複数の同色の第1のサブ画素111のうちの1つに電気的に接続されるだけで、1つの画素駆動ユニット120の複数の同色の第1のサブ画素111の発光を実現することができる。このようにして、第1の表示領域AA1内の回路構成をより簡素化させ、さらに第1の表示領域AA1の光透過率を向上させることができる。
表示パネル100は、1つのサブ画素ユニット110を含んでもよく、複数のサブ画素ユニット110を含んでもよい。異なるサブ画素ユニット110における第1のサブ画素111は、同色光を発光してもよく、異色光を発光してもよく、表示パネル100の具体的な要求に応じて選択してもよく、ここでは限定されない。
いくつかの実施例において、表示パネル100は、複数のサブ画素ユニット110を含む。1つのサブ画素ユニット110の1つの第1のサブ画素111は、1つの画素駆動ユニット120に電気的に接続される。
表示パネル100は、複数のサブ画素ユニット110を含み、即ち、第1の表示領域AA1に複数のサブ画素ユニット110が設けられ、複数のサブ画素ユニット110の第1のサブ画素111は、異色光を発光してもよく、同色光を発光してもよく、実際の要求に応じて設置されてもよい。このようにして、第1の表示領域AA1の画素密度を向上させ、さらに第1の表示領域AA1の表示効果を向上させることができる。例示的に、第1の表示領域AA1は、赤色光を発光する第1のサブ画素111と、青色光を発光する第1のサブ画素111と、緑色光を発光する第1のサブ画素111とを含み、これにより、第1の表示領域AA1の発光色がより豊かになる。1つのサブ画素ユニット110の1つの第1のサブ画素111が1つの画素駆動ユニット120に電気的に接続されるように設けられ、即ち、1つの画素駆動ユニット120が1つのサブ画素ユニット110を駆動するように設けられることで、画素駆動ユニット120の、第1のサブ画素111に対する駆動能力を向上させることに有利であり、且つ表示パネル100内部の回路構成を簡素化することに有利である。
いくつかの実施例において、第1の画素駆動回路121は、2T1C回路、3T1C回路、3T2C回路、4T1C回路、5T1C回路、6T1C回路、7T1C回路、7T2C回路及び9T1C回路のいずれかである。ここで、「2T1C回路」とは、第1の画素駆動回路121において2つの薄膜トランジスタ(T)と1つの容量(C)とが含まれる回路を指し、他の「3T1C回路」、「3T2C回路」、「4T1C回路」、「5T1C回路」、「6T1C回路」、「7T1C回路」、「7T2C回路」、「9T1C回路」などは、この順に類推する。
サブ画素ユニット110の第1のサブ画素111の数量は、対応する画素駆動ユニット120の第1の画素駆動回路121の数量よりも小さい、又は対応する画素駆動ユニット120の第1の画素駆動回路121の数量よりも大きい、又は対応する画素駆動ユニット120の第1の画素駆動回路121の数量に等しくてもよく、ここでは限定されない。
いくつかの実施例において、画素駆動ユニット120の第1の画素駆動回路121の数量は、対応するサブ画素ユニット110の第1のサブ画素111の数量より小さい。
このようにして、画素駆動ユニット120の駆動能力を確保し、第1の表示領域AA1の輝度を向上させ、さらに第1の表示領域AA1と第2の表示領域AA2の表示の差異を低減し、表示パネル100の表示均一性を向上させるとともに、画素駆動ユニット120の配線構造を簡素化することができる。
いくつかの実施例において、表示パネル100は、第2の表示領域AA2に位置する第2の画素駆動回路(図示せず)をさらに含む。第2の画素駆動回路は、第2の表示領域AA2に位置する第2のサブ画素(図示せず)を駆動するために用いられる。
いくつかの他の実施例において、画素駆動ユニット120の第1の画素駆動回路121の数量は、対応するサブ画素ユニット110の第1のサブ画素111の数量に等しい。
このようにして、1つの第1の画素駆動回路121が1つの第1の表示領域AA1の第1のサブ画素111を対応的に駆動することを実現し、第1の画素駆動回路121の、第1のサブ画素111に対する駆動能力は、第2の表示領域AA2における第2の画素駆動回路の、第2のサブ画素に対する駆動能力に相当することができる。このようにして、第1の表示領域AA1の輝度を向上させるとともに、第1の表示領域AA1の輝度が第2の表示領域AA2の輝度よりも過度に高くなる可能性を低減し、第1の表示領域AA1と第2の表示領域AA2との輝度差をさらに低減し、表示パネル100の表示均一性を向上させる。
第2の画素駆動回路のアーキテクチャと第1の画素駆動回路121のアーキテクチャは同じであっても異なっていてもよく、具体的な要求に応じて選択することができる。ここで説明される回路のアーキテクチャは同じであることは、回路の原理図における各構造の接続関係が同じであることを指す。2つの回路のアーキテクチャが同じであることは、2つの回路の構造が同じであることを示すものではなく、例えば、2つの回路のレイアウト設計構造が同じであることを示すものではない。
いくつかの実施例において、第2の画素駆動回路と第1の画素駆動回路121は、アーキテクチャが同じであり、且つ第1の画素駆動回路121における容量及び薄膜トランジスタの構造は、第2の画素駆動回路における対応する容量及び薄膜トランジスタの構造と同じである。
具体的には、第1の画素駆動回路121及び第2の画素駆動回路は、複数の薄膜トランジスタを含んでもよい。両者は、アーキテクチャが同じであるため、それぞれの回路アーキテクチャにおいて同じ位置にある薄膜トランジスタの構造が同じであり、且つそれぞれの回路アーキテクチャにおいて同じ位置にある容量も同じである。このようにして、第1の画素駆動回路121と第2の画素駆動回路は、駆動能力が等しい。第1の画素駆動回路121が1つの第1のサブ画素111を駆動する発光輝度と第2の画素駆動回路が1つの第2のサブ画素を駆動する発光輝度とが等しくなるように設けられることにより、第1の表示領域AA1と第2の表示領域AA2の発光輝度の一致性をさらに確保し、表示パネル100の表示均一性を向上させることができる。
図3は、本出願の他の実施例に係る表示パネル100におけるQ箇所の部分拡大図を示す。
いくつかの実施例において、図3に示すように、表示パネル100は、第2の表示領域AA2に設けられた走査信号線130をさらに含む。1つの画素駆動ユニット120の複数の第1の画素駆動回路121は、同一の走査信号線130に電気的に接続され、走査信号線130は、第1の画素駆動回路121に走査信号を入力するために用いられる。
いくつかの実施例において、第1の画素駆動回路121は薄膜トランジスタを含む。走査信号線130は、薄膜トランジスタのゲートに接続されて、薄膜トランジスタがオンするか否かを制御し、さらに対応するサブ画素ユニット110の第1のサブ画素111が発光するか否かを制御する。
画素駆動ユニット120の複数の第1の画素駆動回路121は同一の走査信号線130に接続されるように設けられることで、画素駆動ユニット120における複数の第1の画素駆動回路121が同時にオンになる、または同時にオフになり、サブ画素ユニット110が発光するか否かをより制御しやすくなることを実現することができる。
いくつかの実施例において、表示パネル100は、第2の表示領域AA2に設けられたデータ信号線140をさらに含む。1つの画素駆動ユニット120の複数の第1の画素駆動回路121は、同一のデータ信号線140に電気的に接続され、データ信号線は、第1の画素駆動回路121にデータ信号を入力するために用いられる。
いくつかの実施例において、第1の画素駆動回路121は薄膜トランジスタを含む。データ信号線140は薄膜トランジスタのソース又はドレインに接続され、第1の画素駆動回路121にデータ信号を入力して第1のサブ画素111の発光輝度を制御するために用いられる。このようにして、表示パネル100内部の回路構成をより簡素化することができる。
いくつかの他の実施例において、表示パネル100は、第2の表示領域AA2に位置する発光制御信号線をさらに含む。1つの画素駆動ユニット120の複数の第1の画素駆動回路121は、同一の発光制御信号線に電気的に接続され、発光制御信号線は、第1の画素駆動回路121に発光制御信号を入力するために用いられる。
具体的には、いくつかの実施例において、第1の画素駆動回路121は薄膜トランジスタを含み、発光制御信号線は薄膜トランジスタのゲートに接続され、対応する発光構造の発光を制御するために用いられる。
1つの画素駆動ユニット120の複数の第1の画素駆動回路121は、複数の分布形式で構成されてもよく、例えば、同一の行又は同一の列に位置してもよく、複数行複数列に分布してもよく、他の不規則な形式で分布してもよく、互いに並列接続を実現すれば、ここで制限されない。
いくつかの実施例において、図3に示すように、1つの画素駆動ユニット120の複数の第1の画素駆動回路121は、同一の行に位置する。
このように、走査信号線130を同一の行の複数の第1の画素駆動回路121に同時に接続することができる。走査信号線130は第1の画素駆動回路121の行方向に沿って延びることができる。同一の行の複数の第1の画素駆動回路121を接続するために、データ信号線140は複数の分岐がある。いくつかの他の実施例において、データ信号線140を複数の第1の画素駆動回路121の行方向に沿って延びることができる。この場合、データ信号線140には分岐がなく、走査信号線130には複数の分岐がある。
1つの画素駆動ユニット120の複数の第1の画素駆動回路121は、同一の行に位置するように設けられることで、複数の第1の画素駆動回路121の間の並列接続が易くなり、外部制御信号線と第1の画素駆動回路121との電気的接続が易くなり、さらに第1の画素駆動回路121に駆動信号を伝送する。このようにして、表示パネル100の内部の配線構造をさらに簡素化する。
いくつかの他の実施例において、1つの画素駆動ユニット120の複数の第1の画素駆動回路121は同一の列に位置する。
このようにして、走査信号線130は同一の列の複数の第1の画素駆動回路121を同時に接続する。データ信号線140は第1の画素駆動回路121の列方向に沿って延びることができる。同一の列の複数の第1の画素駆動回路121を接続するために、走査信号線130には複数の分岐がある。
1つの画素駆動ユニット120の複数の第1の画素駆動回路121は同一の列に位置するように設けられることで、複数の第1の画素駆動回路121の間の並列接続が易くなり、外部制御信号線と第1の画素駆動回路121との電気的接続が易くなり、さらに第1の画素駆動回路121に駆動信号を伝送する。このようにして、表示パネル100内部の配線構造を簡素化することができる。
いくつかの実施例において、図4に示すように、1つの画素駆動ユニット120の複数の第1の画素駆動回路121は、複数行複数列に分布している。
このように、走査信号線130は、複数の第1の画素駆動回路121の行方向に沿って分布してもよく、データ信号線140は、複数の第1の画素駆動回路121の列方向に沿って分布してもよい。走査信号線130の分岐数は、複数の第1の画素駆動回路121の行数と同じであり、データ信号線140の分岐数は、複数の第1の画素駆動回路121の列数と同じである。このようにして、データ信号線140の分岐数を効果的に低減することができる。このようにして、表示パネル100の内部の回路配置スペースに応じて、1つの画素駆動ユニット120の複数の第1の画素駆動回路121の行数及び列数を合理的に分布させることができる。
同一の表示パネル100内の異なる画素駆動ユニット120の第1の画素駆動回路121の配置方式は同じであってもよく、異なってもよく、表示パネル100の内部の回路配置に応じて具体的に設置されてもよく、ここでは限定されない。
表示パネル100の内部回路の構造設計を行う場合、具体的なスペースに応じて、駆動回路とそれに電気的に接続される第1のサブ画素111とを同一の行に配置してもよく、駆動回路とそれに電気的に接続された第1のサブ画素111とを異なる行に配置してもよく、具体的な状況に応じて選択する必要があり、ここでは限定されない。
いくつかの実施例において、少なくとも一部の第1の画素駆動回路121とそれに電気的に接続される第1のサブ画素111とは、同一の行に分布する。
理解できるように、第1駆動回路121とそれに電気的に接続される第1のサブ画素111とが同一の行に分布していると、両者の接続配線は、両者の間で行方向に延びることができ、分岐又は屈曲は必要がない。このようにして、駆動回路と第1のサブ画素111との間の接続配線をより簡素化することができる。また、両者の接続配線が簡単であり、表示パネル100の製造過程において、製造プロセスをさらに簡略化することができる。
サブ画素ユニット110が複数の同色の第1のサブ画素111を含む実施例において、複数の第1のサブ画素111は、透明な導電線によって電気的に接続されてもよく、非透明な導線によって電気的に接続されてもよく、ここでは限定されない。
いくつかの実施例において、1つのサブ画素ユニット110の複数の同色の第1のサブ画素111は、透明な導電線によって電気的に接続される。
具体的には、透明な導電線は、酸化インジウムスズおよび酸化インジウム亜鉛の一方または両方により製成されることができる。複数の第1のサブ画素111は、透明な導電線によって電気的に接続され、第1の表示領域AA1の光透過率をさらに向上させることができる。
いくつかの他の実施例において、1つの画素駆動ユニット120の複数の第1の画素駆動回路121は、それぞれ透明な導電線によって対応する1つのサブ画素ユニット110における1つの第1のサブ画素111に電気的に接続される。このようにして、第1のサブ画素111に対する駆動能力を向上させるとともに、第1の表示領域AA1の光透過率を高めることができる。
いくつかの実施例において、1つの画素駆動ユニット120の複数の第1の画素駆動回路121は、並列接続された後、透明な導電線を介して、対応する1つの画素ユニット110における1つの第1のサブ画素111に電気的に接続される。このようにして、表示パネル100の内部の配線構造を簡素化するとともに、第1の表示領域AA1の光透過率を向上させることができる。
いくつかの実施例において、第1のサブ画素111は、第1の電極と、第1の電極上に位置する第1の発光構造と、第1の発光構造上に位置する第2の電極とを含む。具体的には、第1の電極は陽極であってもよく、第2の電極は陰極であってもよく、発光構造は第1の電極と第2の電極との電位差によって発光する。対応する表示パネル100はOLED表示パネルであり、表示効果を向上させる。
いくつかの実施例において、同色の第1のサブ画素111の並列接続を実現するために、1つの画素ユニット110における隣接する同色の第1のサブ画素111の第1の電極は、透明な導電線によって電気的に接続される。第1のサブ画素111は、1つの第2の電極を共有してもよく、即ち、1つの画素ユニット110における隣接する同色の第1のサブ画素111の第2の電極が電気的に接続され、透明な導電線を介して第1の電極を電気的に接続するため、1つの画素ユニット110における隣接する同色の第1のサブ画素111の並列接続を実現するとともに、第1の表示領域AA1の光透過率を向上させることに有利である。
1つのサブ画素ユニット110内の複数の同色の第1のサブ画素111は必ずしも隣接する必要がないので、いくつかの実施例において、1つのサブ画素ユニット110における複数の同色の第1のサブ画素111の第1の電極は、透明な導電線によって順に電気的に接続される。このようにして、1つのサブ画素ユニット110における複数の第1のサブ画素111の並列接続を実現するとともに、第1の表示領域AA1の光透過率を向上させることができる。
いくつかの実施例において、図5に示すように、1つのサブ画素ユニット110における複数の同色光を発光する第1のサブ画素111の第1の電極は、透明な導電線によって順に電気的に接続され、且つ少なくとも1つの異色光を発光する第1のサブ画素111の外側に引き回される。このようにして、異色光を発光するサブ画素111が間隔を置いて設置されることにより、第1の表示領域AA1の画素密度を向上させ、且つ第1の表示領域AA1に良好な表示効果を持たせることに有利である。
いくつかの実施例において、1つの画素駆動ユニット120の複数の第1の画素駆動回路121は、透明な導電線又は非透明な導電線によって並列接続され、集約された後、1つの透明な導電線又は1つの非透明な導電線によって、対応する1つのサブ画素ユニット110における1つの第1のサブ画素111に電気的に接続される。このようにして、画素駆動ユニット120の、対応するサブ画素ユニット110に対する駆動能力を向上させることができる。
1つの画素駆動ユニット120に設けられた隣接する2つの第1の画素駆動回路121の間に第2の画素駆動回路が設けられてもよく、第2の画素駆動回路が設けられなくてもよく、ここでは限定されない。
いくつかの実施例において、1つの画素駆動ユニット120の隣接する2つの第1の画素駆動回路121の間には、n個の第2の画素駆動回路が設けられ、nは1より大きい自然数である。このようにして、必要に応じて第1の画素駆動回路121及び第2の画素駆動回路の位置を合理的に設置して表示パネル100の内部回路構造を簡素化することができる。
nの具体的な数値は、必要に応じて選択することができる。いくつかの実施例において、nは2~8の自然数である。このようにして、表示パネル100の内部の回路配置が易くなる。
いくつかの実施例において、1つの画素駆動ユニット120は、並列接続された複数の第1の画素駆動回路121が第2の表示領域AA2内に均一に分布される。このようにして、第2の表示領域AA2内の配線配置に、より有利になり、画素駆動ユニット120の製造も易くなる。
いくつかの実施例において、1つの画素駆動ユニット120において並列接続された複数の第1の画素駆動回路121は、第2の表示領域AA2内に行列状に配置される。隣接する第1の画素駆動回路121の間は、第1の方向又は第2の方向における第2の画素駆動回路の数量が相当する。このようにして、同一の画素駆動ユニット120内の第1の画素駆動回路121の配線配置が易くなり、第1の画素駆動回路121同士の並列接続に有利であり、さらに、表示パネル100の作製に有利である。
いくつかの実施例において、1つの画素駆動ユニット120において並列接続された複数の第1の画素駆動回路121は、第2の表示領域AA2内に行列状に配置される。隣接する第1の画素駆動回路121の間に第1方向又は第2方向における第2の画素駆動回路の数量はm個であり、mは1より大きい自然数である。このようにして、隣接する第1の画素駆動回路121の間の間隙を利用して第2の画素駆動回路を設けることにより、画素駆動ユニット120の、サブ画素ユニット110に対する駆動能力を向上させることができる。
mの具体的な数値は、必要に応じて選択することができる。いくつかの実施例において、mは2~8の自然数である。このようにして、表示パネル100の内部の回路配置が易くなる。
第1の方向及び第2の方向は、交差する2つの方向であってもよく、例示的に、第1の方向は行方向であり、第2の方向は列方向であり、即ち、第1の方向及び第2の方向は互いに垂直である。このようにして、画素駆動ユニット120内の第1の画素駆動回路121の回路配置が易くなる。
透明な導電線は、同色の第1のサブ画素111を電気的に接続する導電媒体として、第1の表示領域AA1内に直線に配置されてもよく、曲線に配置されてもよい。その幅は、具体的な設置位置に応じて選択されてもよい。
いくつかの実施例において、第1の表示領域AA1内における透明な導電線の配線軌跡は曲線又は直線である。透明な導電線の幅は、等幅又は非等幅である。つまり、同色の第1のサブ画素111間の電気的接続を実現できれば、透明な導電線の軌跡及び幅の均一性は限定されない。
第1の電極は、第2の電極とともに発光構造を発光させることができれば、形状が限定されない。
いくつかの実施例において、表示パネル100における第1の電極の正投影の外輪郭形状は、水滴形、円形、矩形、楕円形、菱形、半円形又は半楕円形のいずれかの形状である。このようにして、表示パネル100の発光を実現することができる。
第1の表示領域AA1における第1の電極の占有面積の割合は限定されない。いくつかの実施例において、第1の表示領域AA1における第1の電極の総面積は、第1の表示領域AA1の面積の8%~23%を占める。このようにして、第1の表示領域AA1の表示作用を実現するとともに、第1の表示領域AA1の光透過率を向上させることにも有利である。
図6は、本発明の実施例に係る表示装置10の概略構成図を示し、図7は、図6のD-D線に沿う断面模式図を示す。
本出願の実施例は、表示装置10をさらに提供する。図6及び図7に示すように、表示装置10は、上記のいずれかの実施例に係る表示パネル100を含む。
表示パネル100は、第1の表示領域AA1と第2の表示領域AA2を含み、第1の表示領域AA1の光透過率は第2の表示領域AA2よりも大きい。
表示パネル100は、対向する第1の表面S1及び第2の表面S2を含み、第1の表面S1は表示面である。表示装置10は感光アセンブリ200をさらに含む。感光アセンブリ200は、表示パネル100の第2の表面S2側に位置し、且つ第1の表示領域AA1の位置に対応する。
感光アセンブリ200は、外部画像情報を収集するための画像収集装置であってもよい。いくつかの実施例において、感光アセンブリ200は、相補型金属酸化物半導体(Complementary Metal Oxide Semiconductor、CMOS)画像収集装置である。いくつかの他の実施例において、感光アセンブリ200は、電荷結合素子(Charge-coupled Device、CCD)画像収集装置などの他の形式の画像収集装置であってもよい。感光アセンブリ200は、画像収集装置であることに限定されなくてもよい。例えば、いくつかの実施例において、感光アセンブリ200は、赤外線センサ、近接センサ、赤外線レンズ、投光イルミネーター、環境光センサ及びドットマトリックス投影器などの光センサであってもよい。また、表示装置10は、表示パネル100の第2の表面S2側に、レシーバ、スピーカ等の他の部品を集積してもよい。
本出願の実施例に係る表示装置10によれば、画素駆動ユニット120は、複数の並列接続された第1の画素駆動回路121を含むように設けられて、第1の表示領域AA1の第1のサブ画素111を一緒に駆動する。このようにして、駆動回路の、第1の表示領域AA1内の第1のサブ画素111に対する駆動能力を向上させ、第1の表示領域AA1の発光輝度を確保し、第1の表示領域AA1と第2の表示領域AA2の輝度差を低減することができる。
当業者であれば理解されるように、上記実施例はいずれも例示的なものだけであり、限定的なものではない。異なる実施例に現れた異なる技術的特徴を組み合わせることにより、有益な効果を得ることができる。当業者であれば、図面、明細書及び特許請求の範囲を検討した上で、開示された実施例の他の変化の実施例を理解しかつ実現することができる。本開示において、「含む」という用語は、他の装置またはステップを排除するものではなく、品物が量的な語で修飾されていない場合、それは、1つ/1種類又は複数/複数の種類の品物を含むことを意図しており、「1つ/1種類又は複数/複数の種類」と入れ替えることができる。「第1」と「第2」という用語は、名前を示すために使用され、いずれの特定の順序を示すものではない。特許請求の範囲内のいかなる図面符号も、保護範囲を限定するものとして解釈されるべきでない。特許請求の範囲に現れる複数の部分の機能は、単一のハードウェアまたはソフトウェアモジュールによって実現されることができる。ある技術的特徴が、異なる従属請求項に現れることは、これらの技術的特徴を組み合わせて有益な効果を得ることができないことを意味するものではない。
第1の態様によれば、本出願の実施例は、第1の表示領域と第2の表示領域とを有し、第1の表示領域の光透過率は、第2の表示領域の光透過率よりも大きい表示パネルであって、第1の表示領域に位置し且つ第1のサブ画素を含むサブ画素ユニットと、第2の表示領域に位置し且つ第1のサブ画素に電気的に接続される画素駆動ユニットであって、複数の並列接続された第1の画素駆動回路を含む画素駆動ユニットと、を備える表示パネルを提供する。
第1のサブ画素111と第1の画素駆動回路121は、異なる層に設けられ、第1の電極は第1のサブ画素111の第1の画素駆動回路121に近い側に設けられ、第1の画素駆動回路121は第1の電極に電気的に接続される。サブ画素ユニット110が複数の同色の第1のサブ画素111を含む実施例において、複数の同色の第1のサブ画素111が互いに電気的に接続され、第1の画素駆動回路121がサブ画素ユニット110の複数の同色の第1のサブ画素111のうちの1つの第1の電極に電気的に接続されるように設けられてもよく、このようにして、第1の表示領域AA1の回路接続構造を簡素化させ、さらに、表示パネル100の光透過率を向上させることができる。
理解できるように、第1の画素駆動回路121とそれに電気的に接続される第1のサブ画素111とが同一の行に分布していると、両者の接続配線は、両者の間で行方向に延びることができ、分岐又は屈曲は必要がない。このようにして、駆動回路と第1のサブ画素111との間の接続配線をより簡素化することができる。また、両者の接続配線が簡単であり、表示パネル100の製造過程において、製造プロセスをさらに簡略化することができる。
いくつかの実施例において、1つの画素駆動ユニット120の複数の第1の画素駆動回路121は、並列接続された後、透明な導電線を介して、対応する1つのサブ画素ユニット110における1つの第1のサブ画素111に電気的に接続される。このようにして、表示パネル100の内部の配線構造を簡素化するとともに、第1の表示領域AA1の光透過率を向上させることができる。
いくつかの実施例において、同色の第1のサブ画素111の並列接続を実現するために、1つのサブ画素ユニット110における隣接する同色の第1のサブ画素111の第1の電極は、透明な導電線によって電気的に接続される。第1のサブ画素111は、1つの第2の電極を共有してもよく、即ち、1つのサブ画素ユニット110における隣接する同色の第1のサブ画素111の第2の電極が電気的に接続され、透明な導電線を介して第1の電極を電気的に接続するため、1つのサブ画素ユニット110における隣接する同色の第1のサブ画素111の並列接続を実現するとともに、第1の表示領域AA1の光透過率を向上させることに有利である。
いくつかの実施例において、図5に示すように、1つのサブ画素ユニット110における複数の同色光を発光する第1のサブ画素111の第1の電極は、透明な導電線によって順に電気的に接続され、且つ少なくとも1つの異色光を発光する第1のサブ画素111の外側に引き回される。このようにして、異色光を発光する第1のサブ画素111が間隔を置いて設置されることにより、第1の表示領域AA1の画素密度を向上させ、且つ第1の表示領域AA1に良好な表示効果を持たせることに有利である。
Claims (20)
- 第1の表示領域と第2の表示領域とを有し、前記第1の表示領域の光透過率は前記第2の表示領域の光透過率より大きい表示パネルであって、
前記第1の表示領域に位置し、且つ第1のサブ画素を含むサブ画素ユニットと、
前記第2の表示領域に位置し、且つ前記第1のサブ画素に電気的に接続される画素駆動ユニットであって、複数の並列接続された第1の画素駆動回路を含む前記画素駆動ユニットと、
を備える、表示パネル。 - 1つの前記サブ画素ユニットは、複数の同色の前記第1のサブ画素を含み、前記複数の第1のサブ画素は、電気的に接続される、
請求項1に記載の表示パネル。 - 前記サブ画素ユニットの数量は複数であり、各前記サブ画素ユニットのうちの1つの前記第1のサブ画素は、1つの前記画素駆動ユニットに電気的に接続される、
請求項1に記載の表示パネル。 - 前記画素駆動ユニットの前記第1の画素駆動回路の数量は、対応する前記サブ画素ユニットにおける前記第1のサブ画素の数量以下である、
請求項1に記載の表示パネル。 - 前記表示パネルは、前記第2の表示領域に位置する第2の画素駆動回路及び第2のサブ画素をさらに含み、
前記第2の画素駆動回路は、前記第2の表示領域に位置する第2のサブ画素を駆動するように設けられ、
前記第2の画素駆動回路は、前記第1の画素駆動回路のアーキテクチャと同じであり、且つ、前記第1の画素駆動回路における容量及び薄膜トランジスタの構造は、前記第2の画素駆動回路における対応する容量及び薄膜トランジスタの構造と同じである、
請求項4に記載の表示パネル。 - 前記表示パネルは、前記第2の表示領域に設けられた走査信号線をさらに含み、
1つの前記画素駆動ユニットにおける複数の前記第1の画素駆動回路は、同一の前記走査信号線に電気的に接続され、
前記走査信号線は、前記第1の画素駆動回路に走査信号を伝送するように設けられる、
請求項1に記載の表示パネル。 - 前記表示パネルは、前記第2の表示領域に設けられたデータ信号線をさらに含み、1つの前記画素駆動ユニットの複数の前記第1の画素駆動回路は、同一の前記データ信号線に電気的に接続され、前記データ信号線は、前記第1の画素駆動回路にデータ信号を伝送するように設けられ、又は、
前記表示パネルは、前記第2の表示領域に設けられた発光制御信号線を含み、1つの前記画素駆動ユニットの複数の前記第1の画素駆動回路は、同一の前記発光制御信号線に電気的に接続され、前記発光制御信号線は、前記第1の画素駆動回路に発光制御信号を伝送するように設けられる、
請求項1に記載の表示パネル。 - 1つの前記画素駆動ユニットの複数の前記第1の画素駆動回路は、同一の行に位置し、又は、
1つの前記画素駆動ユニットの複数の前記第1の画素駆動回路は、同一の列に位置し、又は、
1つの前記画素駆動ユニットの複数の前記第1の画素駆動回路は、複数行複数列に分布する、
請求項1に記載の表示パネル。 - 少なくとも一部の前記第1の画素駆動回路と、前記第1の画素駆動回路に電気的に接続された前記第1のサブ画素とは、同一の行に分布されている、
請求項8に記載の表示パネル。 - 1つの前記サブ画素ユニットの複数の同色の前記第1のサブ画素は、透明な導電線によって電気的に接続され、又は、
1つの前記画素駆動ユニットの複数の前記第1の画素駆動回路はそれぞれ透明な導電線を介して、対応する1つの前記サブ画素ユニットのうちの1つの前記第1のサブ画素に電気的に接続され、又は、
1つの前記画素駆動ユニットの複数の前記第1の画素駆動回路は、並列接続された後、透明な導電線を介して、対応する1つの前記サブ画素ユニットのうちの1つの前記第1のサブ画素に電気的に接続される、
請求項1乃至9のいずれか一項に記載の表示パネル。 - 前記第1のサブ画素は、第1の電極と、前記第1の電極上に位置する第1の発光構造と、前記第1の発光構造上に位置する第2の電極とを含む、
請求項1に記載の表示パネル。 - 1つの前記サブ画素ユニットにおける隣接する同色の前記第1のサブ画素の前記第1の電極は、透明な導電線によって電気的に接続され、又は、
1つの前記サブ画素ユニットにおける複数の同色の前記第1のサブ画素の前記第1の電極は、透明な導電線によって順に電気的に接続され、又は、
1つの前記サブ画素ユニットにおける複数の同色の前記第1のサブ画素の前記第1の電極は、透明な導電線によって順に電気的に接続され、且つ少なくとも1つの異色の前記第1のサブ画素の外側に引き回されている、
請求項11に記載の表示パネル。 - 1つの前記画素駆動ユニットの複数の前記第1の画素駆動回路は、透明な導電線又は非透明な導電線によって並列接続され、集約された後、1つの透明な導電線又は1つの非透明な導電線によって、対応する1つの前記サブ画素ユニットにおける1つの前記第1のサブ画素に電気的に接続される、
請求項1に記載の表示パネル。 - 1つの前記画素駆動ユニットの隣接する2つの前記第1の画素駆動回路の間にn個の第2の画素駆動回路が設けられ、nは2~8の自然数である、
請求項1乃至9のいずれか一項に記載の表示パネル。 - 1つの前記画素駆動ユニットの並列接続された複数の前記第1の画素駆動回路は、前記第2の表示領域内に均一に分布されている、
請求項1乃至9のいずれか一項に記載の表示パネル。 - 1つの前記画素駆動ユニットの並列接続された複数の前記第1の画素駆動回路が前記第2の表示領域内に行列状に配置されており、
隣接する前記第1の画素駆動回路の間に、第1の方向における第2の画素駆動回路の数量と第2の方向における第2の画素駆動回路の数量は相当する、
請求項1に記載の表示パネル。 - 1つの前記画素駆動ユニットの並列接続された複数の前記第1の画素駆動回路は、前記第2の表示領域内に行列状に配置されており、
隣接する前記第1の画素駆動回路の間に、第1の方向又は第2の方向における第2の画素駆動回路の数量はmであり、mは2~8の自然数である、
請求項1に記載の表示パネル。 - 前記第1の表示領域内における前記透明な導電線の配線軌跡は、曲線又は直線であり、
前記透明な導電線の幅は、等幅又は非等幅である、
請求項12に記載の表示パネル。 - 前記表示パネルにおける前記第1の電極の正投影の外郭形状は、水滴形、円形、矩形、楕円形、菱形、半円形又は半楕円形のいずれかの形状であり、又は、
前記第1の表示領域における前記第1の電極の総面積は、前記第1の表示領域の面積の8%~23%を占める、
請求項11に記載の表示パネル。 - 請求項1乃至19のいずれか1項に記載の表示パネルを備える、表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123155370.7 | 2021-12-15 | ||
CN202123155370.7U CN216623636U (zh) | 2021-12-15 | 2021-12-15 | 显示面板及显示装置 |
PCT/CN2022/108236 WO2023109136A1 (zh) | 2021-12-15 | 2022-07-27 | 显示面板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024515179A true JP2024515179A (ja) | 2024-04-05 |
Family
ID=81703676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023563894A Pending JP2024515179A (ja) | 2021-12-15 | 2022-07-27 | 表示パネル及び表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230410736A1 (ja) |
JP (1) | JP2024515179A (ja) |
KR (1) | KR20230147741A (ja) |
CN (1) | CN216623636U (ja) |
WO (1) | WO2023109136A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN216623636U (zh) * | 2021-12-15 | 2022-05-27 | 昆山国显光电有限公司 | 显示面板及显示装置 |
CN115346486A (zh) * | 2022-07-13 | 2022-11-15 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
CN115802838A (zh) * | 2022-12-01 | 2023-03-14 | 云谷(固安)科技有限公司 | 显示面板和显示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100141646A1 (en) * | 2007-07-23 | 2010-06-10 | Pioneer Corporation | Active matrix display device |
US9858858B2 (en) * | 2014-09-19 | 2018-01-02 | Kopin Corporation | Active matrix LED pixel driving circuit and layout method |
CN107591125A (zh) * | 2017-10-26 | 2018-01-16 | 京东方科技集团股份有限公司 | 一种电致发光元件的驱动电路和驱动方法、显示装置 |
CN110783384B (zh) * | 2019-10-12 | 2021-01-22 | 昆山国显光电有限公司 | 显示面板及显示装置 |
CN110890026B (zh) * | 2019-12-05 | 2021-10-15 | 昆山国显光电有限公司 | 显示面板及显示装置 |
CN111192902B (zh) * | 2019-12-16 | 2021-05-07 | 昆山国显光电有限公司 | 显示面板及其驱动方法、显示装置 |
WO2021147086A1 (zh) * | 2020-01-23 | 2021-07-29 | 京东方科技集团股份有限公司 | 显示基板及其驱动方法、显示装置 |
CN112951854B (zh) * | 2021-04-27 | 2023-04-07 | 昆山国显光电有限公司 | 阵列基板、显示面板及显示装置 |
CN216623636U (zh) * | 2021-12-15 | 2022-05-27 | 昆山国显光电有限公司 | 显示面板及显示装置 |
CN114678477A (zh) * | 2022-03-07 | 2022-06-28 | 合肥维信诺科技有限公司 | 显示面板及显示装置 |
-
2021
- 2021-12-15 CN CN202123155370.7U patent/CN216623636U/zh active Active
-
2022
- 2022-07-27 KR KR1020237033806A patent/KR20230147741A/ko active Search and Examination
- 2022-07-27 WO PCT/CN2022/108236 patent/WO2023109136A1/zh active Application Filing
- 2022-07-27 JP JP2023563894A patent/JP2024515179A/ja active Pending
-
2023
- 2023-09-01 US US18/460,051 patent/US20230410736A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20230147741A (ko) | 2023-10-23 |
US20230410736A1 (en) | 2023-12-21 |
CN216623636U (zh) | 2022-05-27 |
WO2023109136A1 (zh) | 2023-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111326560B (zh) | 显示基板和显示装置 | |
JP7329685B2 (ja) | 表示パネル | |
CN110890026B (zh) | 显示面板及显示装置 | |
CN110783384B (zh) | 显示面板及显示装置 | |
JP7280979B2 (ja) | 表示パネル及び表示装置 | |
JP7379716B2 (ja) | 表示パネル及び表示装置 | |
CN112186021B (zh) | 显示面板及显示装置 | |
JP2024515179A (ja) | 表示パネル及び表示装置 | |
US20210057494A1 (en) | Display device | |
CN103000636A (zh) | 显示面板、显示器和电子单元 | |
CN111833754B (zh) | 显示面板以及显示装置 | |
US20240130191A9 (en) | Display panel | |
WO2023159868A1 (zh) | 显示面板及显示装置 | |
WO2023109137A1 (zh) | 显示面板及显示装置 | |
WO2022206053A1 (zh) | 显示面板及显示装置 | |
US20240029648A1 (en) | Display panel and display apparatus | |
CN111834397B (zh) | 显示面板以及显示装置 | |
CN115000090A (zh) | 显示面板、显示装置及显示面板的制备方法 | |
CN111862892A (zh) | 显示屏和终端设备 | |
US20220246710A1 (en) | Light emitting display device | |
KR20240103750A (ko) | 표시 장치 및 표시 패널 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231017 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231017 |