JP2024075239A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024075239A
JP2024075239A JP2022186526A JP2022186526A JP2024075239A JP 2024075239 A JP2024075239 A JP 2024075239A JP 2022186526 A JP2022186526 A JP 2022186526A JP 2022186526 A JP2022186526 A JP 2022186526A JP 2024075239 A JP2024075239 A JP 2024075239A
Authority
JP
Japan
Prior art keywords
layer
wiring
molding material
die
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022186526A
Other languages
English (en)
Inventor
陽一 佐々木
悟 脇山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2022186526A priority Critical patent/JP2024075239A/ja
Priority to US18/472,309 priority patent/US20240170432A1/en
Publication of JP2024075239A publication Critical patent/JP2024075239A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2105—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ファンアウトパッケージ型のものにあって、再配線層の配線の、熱応力に起因した断線に対するロバスト性をより高める。【解決手段】半導体装置１は、ダイ２と、前記ダイ２が電極面を表面側に露出した状態で埋込まれたモールド材層３と、前記モールド材層３の表層に設けられ絶縁層７及び配線８を多層状態に有する再配線層４とを備えたファンアウトパッケージ型のものであって、前記再配線層４の絶縁層中には、前記配線８のうち前記ダイ２とモールド材層３との境界領域に対応する部分に対し、該配線８と前記モールド材層３の表層との間に位置して、該絶縁層７よりも硬質な材料からなる補強構造１０が設けられている。【選択図】図１

Description

本発明は、ファンアウトパッケージ型の半導体装置に関する。
例えばモバイル機器などの電子機器に搭載されるＩＣ等の半導体装置のパッケージ技術として、近年、ファンアウトパッケージ（ＦＯＷＬＰ（Fan out Wafer Level Package））技術が注目されている。この種のファンアウトパッケージ型の半導体装置は、ダイ即ち半導体チップを、電極面を表面側に露出した状態で樹脂封止してモールド材層を形成し、前記ダイ及びモールド材層の表層に、絶縁層及び配線を多層状態に有する再配線層を設けて構成される。これにより、小型化、薄型化を図ることができると共に、信号伝達品質の向上等を図ることができる。
ところで、ダイをモールド材層で樹脂封止したこの種の半導体パッケージにあっては、使用時に温度変化を受けることに伴い、ダイとモールド材層との間の材料の線膨張係数の違いに起因して、それらの境界領域において曲げ応力が発生し、再配線層のうち当該境界領域部分において配線にクラックが発生し、ひいては断線に至る虞があった。そこで、そのような問題に対処するため、例えば特許文献１では、配線のうち、ダイとモールド材層との間の境界部分に交差して延びる部分の配線幅を、他の部分に比べて太くして強度を高め、断線に対するロバスト性を向上することが開示されている。
米国特許第１０３０４８０１号明細書
しかしながら、上記のように、再配線層における一部の配線の幅寸法を大きくしたものでは、平面的に見た配線面積の増加を招き、配線性が悪化してしまう問題がある。
尚、上記手法とは別の手法として、配線を、ダイとモールド材層との間の境界部に対して、直角に交差するのではなく、斜め方向に交差するように一部強制的に屈曲させて設けることにより、配線に作用する応力を緩和させることも考えられている。ところが、その方法でも、平面的に見た配線面積の増加を招いてしまい、また配線が変則的に屈曲するため、配線性が悪化し、配線のインピーダンス不整合に繋がって高速通信配線の信号品質の低下を招いてしまう欠点もある。
そこで、本発明の目的は、ファンアウトパッケージ型のものにあって、再配線層の配線の、熱応力に起因した断線に対するロバスト性をより高めることができる半導体装置を提供するにある。
上記目的を達成するために、半導体装置（１、２１、３１、４１、５１）は、ダイ（２）と、前記ダイが電極面を表面側に露出した状態で埋込まれたモールド材層（３）と、前記モールド材層の表層に設けられ絶縁層（７）及び配線（８）を多層状態に有する再配線層（４、２２、３２、４２、５２）とを備えたファンアウトパッケージ型のものであって、前記再配線層の絶縁層中には、前記配線のうち前記ダイとモールド材層との境界領域に対応する部分に対し、該配線と前記モールド材層の表層との間に位置して、該絶縁層よりも硬質な材料からなる補強構造（１０、２３、３３、４３、５３）が設けられている。
上記構成によれば、再配線層の絶縁層中には、配線のうちダイとモールド材層との境界領域に対応する部分に対し、該配線と前記モールド材層の表層との間に位置して補強構造が設けられている。この補強構造は、該絶縁層よりも硬質な材料から構成されることから、周囲部に比べて剛性が高いものとなる。そのため、使用時の温度変化に伴いダイとモールド材層との間の材料の線膨張係数の違いに起因して、ダイとモールド材層との境界領域部分に曲げ応力が作用しても、補強構造によってその曲げ応力に抗することができる。これにより、配線部分に対するその曲げ応力の伝達を抑えることができ、配線のクラックや断線の発生を抑制することができる。
このとき、補強構造は、絶縁層内に設けられるので、平面的に見て、配線幅を太くしたり、配線を変則的に屈曲させたりすることなく済ませることができる。従って、面方向に見た配線面積の増加を抑え、配線性を確保することができる。この結果、ファンアウトパッケージ型のものにあって、再配線層の配線の、熱応力に起因した断線に対するロバスト性をより高めることができるという優れた効果を奏する。
第１の実施形態を示すもので、半導体装置の要部の拡大平面図及び拡大縦断正面図を上下に並べて示す図 半導体装置の概略的な平面図 半導体装置の製造工程を説明するための断面図（その１） 半導体装置の製造工程を説明するための断面図（その２） 半導体装置の製造工程を説明するための断面図（その３） 第２の実施形態を示すもので、半導体装置の要部の拡大縦断正面図 第３の実施形態を示すもので、半導体装置の要部の拡大縦断正面図 第４の実施形態を示すもので、半導体装置の要部の拡大縦断正面図 第５の実施形態を示すもので、半導体装置の概略的な平面図
以下、本発明を具体化したいくつかの実施形態について、図面を参照しながら説明する。尚、複数の実施形態間で、同一部分については、同一符号を付して繰返しの説明を省略することがある。図面においては、半導体装置のダイの電極を有する側の面つまり表面側を上面として図示している。更に、図面に関しては、見やすくするため、平面図について配線等を透視状態で示し、また、断面図について絶縁層等の一部のハッチングを省略することがある。
（１）第１の実施形態
図１～図５を参照して、第１の実施形態について述べる。図１及び図２は、本実施形態に係るファンアウトパッケージ型の半導体装置１の構成を示している。この半導体装置１は、半導体チップであるダイ２と、前記ダイ２が電極面を表面側に露出した状態で埋込まれたモールド材層３と、それらダイ２及びモールド材層３の表層に設けられた再配線層４とを備え、全体として薄型矩形状をなしている。
前記ダイ２は、四角形のチップ状をなし、その図で上面には、例えば複数個（図２では４個）のアルミ製の電極パッド５が設けられていると共に、その電極パッド５を露出させるように絶縁材製の表面保護膜６（図１参照）が設けられている。前記モールド材層３は、例えばエポキシ樹脂などの樹脂材料から構成され、前記ダイ２の図で下面及び側面周囲を覆うように設けられている。前記再配線層４は、絶縁層７及び配線８を多層状態に設けて構成されている。図１では、下から順に第１層、第２層、第３層の３層の絶縁層７を図示していると共に、下から順に第１層、第２層の２層の配線８を図示している。
このとき、各絶縁層７は、例えばポリイミド等の絶縁材料からなり、一層の厚み寸法が例えば７μｍ程度とされている。前記配線８は、例えば銅等の金属材料からなり、一層の厚み寸法が、やはり例えば７μｍ程度とされている。このとき、第１層の配線８と、ダイ２表面の電極パッド５との間の接続や、層間での配線８同士の接続は、ビア９によりなされるようになっている。
図１の例では、電極パッド５上に、第１層の絶縁層７を上下に貫通するビア９が設けられて第１層の配線８に接続されて、第１層の配線８上の前記ビア９の真上に、第２層の絶縁層７を上下に貫通するビア９が設けられ、第２層の配線８に接続されている。また、図２にも示すように、前記ビア９に接続された第２層の配線８は、平面的に見て、前記ダイ２表面の電極パッド５から、外側（図１で右側）に延びるように配置され、ダイ２とモールド材層３の境界線Ｂに対し、直角に交差している。
そして、本実施形態では、前記再配線層４の絶縁層７中には、前記配線８のうち前記ダイ２とモールド材層３との境界領域に対応する部分に対し、前記ダイ２及びモールド材層３の表層と、該配線８との間に位置して、絶縁層７よりも硬質な材料からなる補強構造１０が設けられている。本実施形態では、補強構造１０は、配線８と同一の銅材料から、絶縁層７のほぼ一層分の厚みをなすと共に、配線８のうち、前記ダイ２とモールド材層３の境界線Ｂの両側に跨がるような形態で、例えば２０μｍ程度の長さ寸法で、該配線８よりもやや幅寸法が大きいブロック状に形成されている。
この場合、補強構造１０は、第１層の配線８に接続されたビアを設けた形態に構成されているのであるが、この補強構造１０となる部分については、他の配線８等と電気的接続はとられていない。また、補強構造１０は、その下端部が、ダイ２の表面薄膜６及びモールド材層３の表層に密着した状態に設けられている。更に本実施形態では、図２に示すように、補強構造１０は、配線８のうち、前記ダイ２とモールド材層３との境界線Ｂに交差する全ての部分に対応して設けられているのではなく、境界線Ｂを跨ぐように配置されている配線のうち、一部の配線８に関してのみ設けられている。このとき、補強構造１０を設ける一部の配線８としては、例えば通信ラインのような信号の重要度の高いものが選択されている。それ以外の配線、例えば電源やグランドなどの複数の配線から構成され１本が断線しても動作可能なものに関しては、補強部１０の形成を省略することができる。
ここで、前記半導体装置１の製造手順について、図３～図５を参照して簡単に述べる。尚、図３～図５は、半導体装置１の製造工程を順に示すもので、本来は一連の図であるが、スペースの関係から、便宜上３つの図に分けている。まず、図３において、半導体装置１の製造にあたっては、キャリア１１の上面に仮接合フィルム１２を有したものが用いられ（工程Ｐ１）、工程Ｐ２では、複数個のダイ２を、電極面を下にした上下反転状態で、仮接合フィルム１２上に所定位置に仮接合することが行われる。尚、図３では図示を省略しているが、ダイ２の表面には、電極パッド５及び表面保護膜６が設けられている。
次の工程Ｐ３では、ダイ２を仮接合したキャリア１１が図示しない金型内に収容され、エポキシ樹脂によるモールド成形が実行される。これにより、ダイ２の周囲にモールド材層３が形成される。この後、工程Ｐ４にて、キャリア１１がデボンドされると共に、ダイ２及びモールド材層３から、仮接合フィルム１２を剥離することが行われる。これにて、工程Ｐ５で示すように、ダイ２が電極面を表面側に露出した状態でモールド材層３に埋め込まれたものが得られる。工程Ｐ４以降は、工程３から上下反転して、図１等と上下の向きを合わせた状態で示している。
図４に進んで、工程Ｐ６以降は１個のダイ２部分を示し、工程Ｐ６のように、電極パッド５及び表面保護膜６を表面に有するダイ２がモールド材層３に埋め込まれた形態とされると、次の工程Ｐ７では、ダイ２及びモールド材層３の表層部に、例えばポリイミド等の感光性の絶縁材料１３を塗布する処理が行われる。工程Ｐ８では、絶縁材料１３に対し、フォトマスクを配して紫外線露光し、現像して不要部を除去する周知のフォトリソグラフィ法により、電極パッド５の上面にビア９となる穴１３ａ、及び、補強構造１０となる穴１３ｂが形成される。前記絶縁材料１３の硬化により第１層の絶縁層７が形成される。
この後、工程Ｐ９では、第１層の絶縁層７の表面及び穴１３ａ、１３ｂ内に、例えばスパッタリング法により、銅からなるシード層１４が形成される。次の工程Ｐ１０では、シード層１４の表面全体に感光性あるレジスト層１５が塗布された形態に設けられる。次いで、工程Ｐ１１では、フォトリソグラフィ法により露光、現像が行われ、レジスト層１５のうち第１層の配線８及びビア９並びに補強構造１０に対応する部分が除去されてシード層１４が露出され、レジスト層１５のうち残りの部分は硬化される。
工程Ｐ１２では、前記シード層１４の表面に、例えば銅のメッキが施されることにより、銅メッキ層１６が形成される。この銅メッキ層１６は、第１層の配線８となるように銅が付着すると共に、銅が穴１３ａ内部分で厚く付着し、ダイ２表面の電極パッド５との間を接続するビア９となる。これと共に、銅が穴１３ｂ内部分で厚く付着し、補強構造１０が形成される。
図５に進んで、工程Ｐ１３では、レジスト層１５を除去すると共に、レジスト層１５により覆われていた部分のシード層１４を除去する処理が実行される。以降は、工程Ｐ７～工程Ｐ１３と同様の処理が繰り返されることにより、再配線層４の各層を順に形成していくことが行われる。工程Ｐ１４では、第１層の絶縁層７、第１層の配線８及びビア９の上面部に、例えばポリイミド等の感光性の絶縁材料１３を塗布する処理が行われる。
次いで、工程Ｐ１５では、絶縁材料１３に対し、フォトマスクを配して紫外線露光し、現像して不要部を除去する周知のフォトリソグラフィ法により、第２層の絶縁層７となる部分が形成される。この第２層の絶縁層７なるべき絶縁材料１３には、ビア９となる穴１３ｃが形成される。そして、第２層の絶縁層７の表面及び穴１３ｃ内に、例えばスパッタリング法により、銅からなるシード層１４が形成される。
そして、工程Ｐ１６では、シード層１４の表面全体に感光性あるレジスト層１５が塗布され、フォトリソグラフィ法により露光、現像が行われ、レジスト層１５のうち第２層の配線８及びビア９に対応する部分が除去されてシード層１４が露出され、更に、シード層１４の表面に、例えば銅のメッキが施される。これにより、第２層の配線８が形成されると同時に、穴１３ｃ内で銅が厚く付着して第２層の配線８と接続されたビア９が形成される。その後、レジスト層１５が除去されると共に、レジスト層１５により覆われていた部分のシード層１４が除去される。
その後、工程Ｐ１７では、第２層の絶縁層７、第２層の配線８及びビア９の上面部に、例えばポリイミド等の感光性の絶縁材料１３を塗布する処理が行われ、第３層の絶縁層７が形成される。これにて、再配線層４内には、配線８及びビア９と共に、絶縁層７内に埋め込まれた状態の補強構造１０が設けられる。このとき、再配線層４を形成する工程中に、ビア９の形成と同様のプロセスで、配線層８やビア９の形成と同時に補強構造１０を形成することができたのである。尚、複数の半導体装置１がモールド材層３で繋がった形態で同時に形成され、その後、個片化がなされる。
次に、上記構成の本実施形態の半導体装置１の作用、効果について述べる。上記したファンアウトパッケージ型の半導体装置１においては、例えば使用環境において温度変化を受けた際に、例えばシリコンを主体としたダイ２と例えばエポキシ樹脂からなるモールド材層３との間の材料の線膨張係数の違いに起因して、曲げ応力が発生する。その曲げ応力は、特に再配線層４の配線８のうち、ダイ２とモールド材層３と境界領域即ち境界線Ｂ部分に作用し、その部分において配線８にクラックが発生するといった虞がある。
ところが、本実施形態では、再配線層４には、配線８のうちダイ２とモールド材層３との境界領域に対応する部分に位置して、樹脂層７よりも硬質な材料である銅からなる補強構造１０が設けられている。この補強構造１０は、周囲部に比べて剛性が高いものとなる。そのため、ダイ２とモールド材層３との境界領域部分に曲げ応力が作用しても、補強構造１０によってその曲げ応力に抗することができる。これにより、配線８部分に対するその曲げ応力の伝達を抑えることができ、配線８のクラックや断線の発生を抑制することができる。
このとき、補強構造１０は、絶縁層７内に埋め込まれた形態で設けられ、平面的に見て、配線８の幅を太くしたり、配線８を変則的に屈曲させたりすることなく済ませることができる。従って、面方向に見た配線面積の増加を抑え、配線性を確保することができる。この結果、本実施形態によれば、ファンアウトパッケージ型の半導体装置１にあって、再配線層４の配線８の、熱応力に起因した断線に対するロバスト性をより高めることができるという優れた効果を奏する。
このとき、本実施形態では、補強構造１０は、再配線層４におけるビア９の形成のプロセスを用いて、ビア９形成と同時に補強構造１０を形成する構成とした。これにより、特別な手法や工程、更には別の材料を要することなく、再配線層４の形成工程において補強構造１０を容易に形成することが可能となる。
また、特に本実施形態では、補強構造１０を、再配線層４にダイ２とモールド材層３との境界領域を跨ぐように配置されている配線８のうち、例えば通信ラインのような信号伝達速度が高い一部の配線８に対応した位置にのみ設けるようにした。これにより、補強構造１０が、配線８のうち必要な部分に選択的に設けられることにより、再配線層４における配線領域のオーバーヘッドを最小限に抑えることができる。
（２）第２の実施形態
図６は、第２の実施形態に係る半導体装置２１の要部の断面構成を示している。この第２の実施形態が、上記第１の実施形態と異なるところは、以下の点にある。即ち、この半導体装置２１も、やはり、ファンアウトパッケージ型のものであり、ダイ２と、ダイ２が埋込まれたモールド材層３と、それらダイ２及びモールド材層３の表層に設けられた再配線層２２とを備える。再配線層２２は、絶縁層７及び配線８を多層状態に設けて構成されている。
前記再配線層２２は、４層の絶縁層７と３層の配線８とを備えている。この場合、電極パッド５上に、第１層の絶縁層７を上下に貫通するビア９が設けられて第１層の配線８に接続され、第１層の配線８上の前記ビア９の真上に、第２層の絶縁層７を上下に貫通するビア９が設けられ、第２層の配線８に接続されている。更に、第２層の配線８上の前記ビア９の真上に、第３層の絶縁層７を上下に貫通するビア９が設けられ、第３層の配線８に接続されている。また、前記ビア９に接続された第３層の配線８は、外側（図６で右側）に延びるように配置され、ダイ２とモールド材層３の境界線Ｂに対し、直角に交差している。
そして、本実施形態では、再配線層２２内には、前記配線８のうち前記ダイ２とモールド材層３との境界領域に対応する部分に対し、前記ダイ２及びモールド材層３の表層と、該配線８との間に位置して、絶縁層７よりも硬質な材料からなる補強構造２３が設けられている。補強構造２３は、配線８と同一の銅材料から、第２層の絶縁層７を上下に貫通するようにほぼ一層分の厚みで設けられると共に、再配線層２２のうち、モールド材層３及び表面薄膜６の表層から、第１層の絶縁層７を介して離間した位置に設けられている。
この補強構造２３は、やはり再配線層２２内にビアを設けた形態で構成される。詳しい説明は省略するが、上記再配線層２２の形成は、上記第１の実施形態で説明したと同様のプロセスでなされ、このとき、第２層の絶縁層７に、ビア９となる穴及び補強構造２３となる穴が形成され、第２層の配線８が形成されると同時に、それら穴を埋めるように銅が付着されることにより、ビア９と共に補強構造２３が形成される。
上記構成の半導体装置２１においても、再配線層２２内に、配線８のうちダイ２とモールド材層３との境界領域に対応する部分に位置して、樹脂層７よりも硬質な材料である銅からなる補強構造２３を設けた。これにより、第２の実施形態によれば、上記第１の実施形態と同様に、ファンアウトパッケージ型の半導体装置２１にあって、再配線層２２の配線８の、熱応力に起因した断線に対するロバスト性をより高めることができるという優れた効果を奏する。また本実施形態においても、補強構造２３を、再配線層２２におけるビア９の形成のプロセスを用いることにより、容易に形成することが可能となる。
更に本実施形態においては、前記補強構造２３を、再配線層２２のうち、モールド材層３及び表面薄膜６の表層から絶縁層７を介して離間した位置に設ける構成とした。これにより、補強構造２３を構成する銅材料とモールド材層３の表層との間の接着性が低い事情がある場合でも、配線８との間に位置して、絶縁層７中に浮上がった形態で補強構造２３を設けることができる。このとき、補強構造２３は、配線８やビア９と同様に、絶縁層７との接着性が比較的良い材質からなるので、補強構造２３とモールド材層３の表層との接着強度が低いことに起因する剥離等の不具合を未然に防止することができる。
（３）第３の実施形態
図７は、第３の実施形態に係る半導体装置３１の要部の断面構成を示している。この第３の実施形態においても、再配線層３２内に設けられる補強構造３３の構成が、上記第１、第２の実施形態と異なっている。即ち、この半導体装置３１も、やはり、ファンアウトパッケージ型のものであり、ダイ２と、ダイ２が埋込まれたモールド材層３と、それらダイ２及びモールド材層３の表層に設けられた再配線層３２とを備える。再配線層３２は、絶縁層７及び配線８を多層状態に設けて構成されている。
このとき本実施形態では、前記再配線層３２の絶縁層７のうち第１層と第２層との間には、ノイズ対策用のグランドプレーン３４が第１層の配線８と同層に設けられている。このグランドプレーン３４は、第１層の配線８と同時に形成される。そして、前記補強構造３３は、前記グランドプレーン３４のうち、前記配線８のうち前記ダイ２とモールド材層３との境界領域に対応する部分に対し、下方に向けて部分的に厚みを大きくした形態に設けられる。この補強構造３３は、再配線層３２内にグランドプレーン３４に一体的にビアを設けた形態で構成される。
この場合、第１の実施形態と同様に、再配線層３２の製造のプロセスにおいて、第１層の絶縁層７に、電極パッド５の上面に位置してビア９となる穴が形成されると共に、補強構造３３となる穴が形成される。そして、第１層の絶縁層７の表面及び穴内に、銅のメッキが施されることにより、ビア９及び第１層の配線８、補強構造３３及びグランドプレーン３４が夫々一体的に設けられる。
この第３の実施形態の半導体装置３１においては、上記第１、第２の実施形態と同様に、補強構造３３を設けたことにより、ファンアウトパッケージ型の半導体装置３１にあって、再配線層３２の配線８の、熱応力に起因した断線に対するロバスト性をより高めることができるという優れた効果を得ることができる。また本実施形態においても、補強構造３３を、再配線層３２におけるビア９の形成のプロセスを用いることにより、容易に形成することが可能となる。
そして、本実施形態によれば、ノイズ対策用に設けられているグランドプレーン３４を利用して、グランドプレーン３４のうち、配線８のうちダイ２とモールド材層３との境界領域に対応する部分に対し、部分的に厚みを大きくすることにより、補強構造３３を構成することが可能となる。これにより、再配線層３２の配線領域を有効に利用することができると共に、補強構造３３を設けるために再配線層３２の層の数を増やすといった必要もなくなる。補強構造３３の形成も容易に済ませることができる。
（４）第４の実施形態
図８は、第４の実施形態に係る半導体装置４１の要部の断面構成を示している。この第４の実施形態においては、再配線層４２に設けられる補強構造４３の構成が、上記第３の実施形態と異なっている。即ち、この半導体装置４１も、やはり、ファンアウトパッケージ型のものであり、ダイ２と、ダイ２が埋込まれたモールド材層３と、それらダイ２及びモールド材層３の表層に設けられた再配線層４２とを備える。再配線層４２は、絶縁層７及び配線８を多層状態に設けて構成されている。
このとき本実施形態では、前記再配線層４２の絶縁層７のうち第２層と第３層との間には、ノイズ対策用のグランドプレーン４４が、第２層の配線８と同層に設けられている。このグランドプレーン４４は、第２層の配線８と同時に形成される。そして、前記補強構造４３は、前記グランドプレーン４４のうち、前記配線８のうち前記ダイ２とモールド材層３との境界領域に対応する部分に対し、下方に向けて部分的に厚みを大きくした形態に設けられる。この補強構造４３は、再配線層４２内にグランドプレーン４４に一体的にビアを設けた形態で構成され、モールド材層３及び表面薄膜６の表層から絶縁層７を介して離間した位置に設けられている。補強構造４３及びグランドプレーン４４は、上記した各実施形態と同様にして形成される。
上記構成においては、やはり、補強構造４３を設けたことにより、ファンアウトパッケージ型の半導体装置４１にあって、再配線層４２の配線８の、熱応力に起因した断線に対するロバスト性をより高めることができるという優れた効果を得ることができる。この場合、補強構造４３は、グランドプレーン４４を利用して構成されるので、再配線層４２の配線領域を有効に利用することができると共に、補強構造４３を設けるために再配線層４２の層の数を増やすといった必要もなくなる。補強構造４３の形成も容易に済ませることができる。また、補強構造４３とモールド材層３の表層との接着強度が低いことに起因する剥離等の不具合を未然に防止することができる。
（５）第５の実施形態、その他の実施形態
図９は、第５の実施形態に係る半導体装置５１の平面構成を示している。この第５の実施形態の半導体装置５１も、やはり、ファンアウトパッケージ型のものであり、ダイ２と、ダイ２が埋込まれたモールド材層３と、それらダイ２及びモールド材層３の表層に設けられた再配線層５２とを備える。再配線層５２は、絶縁層７及び配線８を多層状態に設けて構成されている。
そして、再配線層５２の絶縁層７中には、配線８のうちダイ２とモールド材層３との境界領域に対応する部分に対し、該配線８とモールド材層３の表層との間に位置して、絶縁層７よりも硬質な材料からなる補強構造５３が設けられている。このとき、補強構造５３は、各配線８毎に設けられるのではなく、ダイ２とモールド材層３との境界領域に沿って、ダイ２の全周を囲むような矩形枠状に設けられている。この場合も、補強構造５３は、再配線層５２内にビアを設ける形態で、形成することが可能である。
この第５の実施形態の半導体装置５１においても、補強構造５３を設けたことにより、ファンアウトパッケージ型の半導体装置５１にあって、再配線層５２の配線８の、熱応力に起因した断線に対するロバスト性をより高めることができるという優れた効果を得ることができる。
尚、上記各実施形態では、補強構造を、ダイ２とモールド材層３との境界領域に対応する部分に、境界線Ｂの両側に跨がる形態で設けるようにしたが、補強構造を、ダイ２側や、モールド材層３側に寄せた位置に設けるようにしても良く、要するに、熱に起因した曲げ応力に抗することができる位置であれば良い。また、補強構造を形成するためのプロセスとしても、上記したプロセスに限らず、様々な変更が可能である。その他、半導体装置を構成する各部の材質や、再配線層における各層の総数、厚み寸法、補強構造の長さや厚み寸法等の具体的数値としても、一例を挙げたものに過ぎず、適宜変更できることは勿論である。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組合わせや形態をも、本開示の範疇や思想範囲に入るものである。
本件は、特許請求の範囲に記載の発明に加え、以下のような開示を含む。
［１］
ダイ（２）と、前記ダイが電極面を表面側に露出した状態で埋込まれたモールド材層（３）と、前記モールド材層の表層に設けられ絶縁層（７）及び配線（８）を多層状態に有する再配線層（４、２２、３２、４２、５２）とを備えたファンアウトパッケージ型の半導体装置（１、２１、３１、４１、５１）であって、
前記再配線層の絶縁層中には、前記配線のうち前記ダイとモールド材層との境界領域に対応する部分に対し、該配線と前記モールド材層の表層との間に位置して、該絶縁層よりも硬質な材料からなる補強構造（１０、２３、３３、４３、５３）が設けられている半導体装置。
［２］
前記補強構造は、前記再配線層内に、ビアを設けた形態で構成される［１］記載の半導体装置。
［３］
前記補強構造は、前記再配線層のうち、前記モールド材層の表層から絶縁層を介して離間した位置に設けられている［１］又は［２］記載の半導体装置。
［４］
前記再配線層内には、ノイズ対策用のグランドプレーン（３４、４４）が設けられており、
前記補強構造は、前記グランドプレーンのうち、前記配線のうち前記ダイとモールド材層との境界領域に対応する部分に対し、部分的に厚みを大きくすることにより構成される［１］から［３］のいずれか一項に記載の半導体装置。
［５］
前記補強構造は、前記再配線層に、前記ダイとモールド材層との境界領域を交差するように配置されている配線のうち、一部の配線に対して設けられている［１］から［４］のいずれか一項に記載の半導体装置。
図面中、１、２１、３１、４１、５１は半導体装置、２はダイ、３はモールド材層、４、２２、３２、４２、５２は再配線層、５は電極パッド、６は表面薄膜、７は絶縁層、８は配線、９はビア、１０、２３、３３、４３、５３は補強構造、３４、４４はグランドプレーン、Ｂは境界線を示す。

Claims (5)

  1. ダイ（２）と、前記ダイが電極面を表面側に露出した状態で埋込まれたモールド材層（３）と、前記モールド材層の表層に設けられ絶縁層（７）及び配線（８）を多層状態に有する再配線層（４、２２、３２、４２、５２）とを備えたファンアウトパッケージ型の半導体装置（１、２１、３１、４１、５１）であって、
    前記再配線層の絶縁層中には、前記配線のうち前記ダイとモールド材層との境界領域に対応する部分に対し、該配線と前記モールド材層の表層との間に位置して、該絶縁層よりも硬質な材料からなる補強構造（１０、２３、３３、４３、５３）が設けられている半導体装置。
  2. 前記補強構造は、前記再配線層内に、ビアを設けた形態で構成される請求項１記載の半導体装置。
  3. 前記補強構造は、前記再配線層のうち、前記モールド材層の表層から絶縁層を介して離間した位置に設けられている請求項１又は２記載の半導体装置。
  4. 前記再配線層内には、ノイズ対策用のグランドプレーン（３４、４４）が設けられており、
    前記補強構造は、前記グランドプレーンのうち、前記配線のうち前記ダイとモールド材層との境界領域に対応する部分に対し、部分的に厚みを大きくすることにより構成される請求項１記載の半導体装置。
  5. 前記補強構造は、前記再配線層に、前記ダイとモールド材層との境界領域を交差するように配置されている配線のうち、一部の配線に対して設けられている請求項１記載の半導体装置。
JP2022186526A 2022-11-22 2022-11-22 半導体装置 Pending JP2024075239A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022186526A JP2024075239A (ja) 2022-11-22 2022-11-22 半導体装置
US18/472,309 US20240170432A1 (en) 2022-11-22 2023-09-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022186526A JP2024075239A (ja) 2022-11-22 2022-11-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2024075239A true JP2024075239A (ja) 2024-06-03

Family

ID=91080507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022186526A Pending JP2024075239A (ja) 2022-11-22 2022-11-22 半導体装置

Country Status (2)

Country Link
US (1) US20240170432A1 (ja)
JP (1) JP2024075239A (ja)

Also Published As

Publication number Publication date
US20240170432A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
US10056360B2 (en) Localized redistribution layer structure for embedded component package and method
US8174129B2 (en) Silicon-based thin substrate and packaging schemes
US7663250B2 (en) Wafer level package and manufacturing method thereof
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US7550835B2 (en) Chip stack package utilizing a dummy pattern die between stacked chips for reducing package size
KR100368029B1 (ko) 반도체장치
TW201405735A (zh) 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法
JP2008182225A (ja) ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法
US20090001570A1 (en) Electronic device and method of manufacturing the same
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
US20070246821A1 (en) Utra-thin substrate package technology
JP2011233854A (ja) ウェハレベル半導体パッケージ及びその製造方法
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
US20070246826A1 (en) Wafer level semiconductor module and method for manufacturing the same
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
US6246124B1 (en) Encapsulated chip module and method of making same
US20090140401A1 (en) System and Method for Improving Reliability of Integrated Circuit Packages
US7518211B2 (en) Chip and package structure
TWI567882B (zh) 半導體元件及其製造方法
US20090115036A1 (en) Semiconductor chip package having metal bump and method of fabricating same
JP2024075239A (ja) 半導体装置
JP2004342862A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
US20110134612A1 (en) Rebuilt wafer assembly
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
JP2024075238A (ja) 半導体装置