JP2024061023A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2024061023A JP2024061023A JP2022168669A JP2022168669A JP2024061023A JP 2024061023 A JP2024061023 A JP 2024061023A JP 2022168669 A JP2022168669 A JP 2022168669A JP 2022168669 A JP2022168669 A JP 2022168669A JP 2024061023 A JP2024061023 A JP 2024061023A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- pad
- insulating layer
- via hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 374
- 230000000149 penetrating effect Effects 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims description 51
- 238000000576 coating method Methods 0.000 claims description 51
- 239000010410 layer Substances 0.000 description 372
- 238000000034 method Methods 0.000 description 140
- 238000012545 processing Methods 0.000 description 64
- 239000000758 substrate Substances 0.000 description 61
- 238000004519 manufacturing process Methods 0.000 description 47
- 238000005516 engineering process Methods 0.000 description 43
- 229920005989 resin Polymers 0.000 description 33
- 239000011347 resin Substances 0.000 description 33
- 239000011241 protective layer Substances 0.000 description 29
- 229910000679 solder Inorganic materials 0.000 description 28
- 238000007747 plating Methods 0.000 description 25
- 239000000463 material Substances 0.000 description 23
- 238000009413 insulation Methods 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 12
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 8
- 230000001678 irradiating effect Effects 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 7
- 239000011147 inorganic material Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 239000006087 Silane Coupling Agent Substances 0.000 description 6
- 238000007788 roughening Methods 0.000 description 6
- -1 azole silane compound Chemical class 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 125000001475 halogen functional group Chemical group 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 229910002092 carbon dioxide Inorganic materials 0.000 description 4
- 239000001569 carbon dioxide Substances 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- UGJPMSBRYUISGR-UHFFFAOYSA-N 1H-pyrrole silane Chemical class [SiH4].N1C=CC=C1 UGJPMSBRYUISGR-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】絶縁層上に複数の導体層が形成され、導体層が上部絶縁層で覆われた構造の配線基板における、導体層の間隔が短い部分での上部絶縁層の剥離の抑制。【解決手段】絶縁層の上面の複数の第一導体パッドと、絶縁層の上面の、又は絶縁層上若しくは絶縁層内の電子部品の上面の複数の第二導体パッドと、絶縁層の上面、第一導体パッド及び第二導体パッドを覆っている上部絶縁層と、第一導体パッドの位置で上部絶縁層を貫通している第一ビア孔に形成されている第一ビア導体と、第二導体パッドの位置で上部絶縁層を貫通している第二ビア孔に形成されている第二ビア導体と、を有する配線基板であって、第二導体パッドの座残り量が、第一導体パッドの座残り量よりも小さく、複数の第二導体パッドにおけるハローイング量が、複数の第一導体パッドにおけるハローイング量よりも小さい。【選択図】図3
Description
本開示する技術は、配線基板に関する。
特許文献1には、キャビティにインターポーザを収容する本体基板と、本体基板とインターポーザの上に形成される外側ビルドアップ絶縁層と、外側ビルドアップ絶縁層を貫通するビア形成孔内に形成されるビア導体と、を備える配線基板の製造方法が記載されている。この配線基板の製造方法では、ビア形成孔には、厚さ方向から見たときにキャビティの外側に配置される第1ビア形成孔と、インターポーザの電極端子を露出させると共に第1ビア形成孔より小径の第2ビア形成孔とが含まれている。そして、第1ビア形成孔はレーザ加工で形成され、第2ビア形成孔は、第1ビア形成孔の形成に用いられるレーザより短波長のレーザで形成される。
絶縁層の上に形成された複数の導体パッドをさらに上部絶縁層で覆う構造の配線基板を製造する場合、上部絶縁層には、導体層に接触するビア導体を設けるためのビア孔が形成される。そして、ビア孔の形成後には、デスミア処理が行われてビア孔内の樹脂残渣が除去される。デスミア処理において、導体層と上部絶縁層との間に生じた隙間が絶縁層と上部絶縁層との間まで広がり、上部絶縁層が絶縁層から剥離することがある。特に、複数の導体パッドのパッド間距離に差がある配線基板では、相対的に導体層間の距離が短い部分に剥離が生じやすい。
本開示の配線基板は、絶縁層の上面に形成されている複数の第一導体パッドと、前記絶縁層の上面に形成されている、又は前記絶縁層上若しくは前記絶縁層内の電子部品の上面に形成されている、複数の第二導体パッドと、前記絶縁層の上面、前記第一導体パッド及び前記第二導体パッドを覆っている上部絶縁層と、前記第一導体パッドの位置で前記上部絶縁層を貫通している第一ビア孔に形成されている第一ビア導体と、前記第二導体パッドの位置で前記上部絶縁層を貫通している第二ビア孔に形成されている第二ビア導体と、を有する配線基板であって、前記第一導体パッド及び前記第二導体パッドの直径と、対応する前記第一ビア導体及び前記第二ビア導体の直径と、の差の半分を座残り量とし、前記上部絶縁層の前記第一ビア孔及び前記第二ビア孔の内縁の端部から、前記上部絶縁層の前記第一導体パッド及び前記第二導体パッドからの剥離部分の先端までの距離をハローイング量として、前記第二導体パッドの前記座残り量が、前記第一導体パッドの前記座残り量よりも小さく、複数の前記第二導体パッドにおける前記ハローイング量が、複数の前記第一導体パッドにおける前記ハローイング量よりも小さい。
本開示の実施形態によれば、絶縁層の上に複数の導体パッドが形成され、複数の導体パッドが上部絶縁層で覆われた構造の配線基板について、導体パッドのパッド間距離が短い部分においても上部絶縁層からの絶縁層の剥離を小さく抑え得る。
以下、図面を参照して本開示の実施形態の一例を詳細に説明する。
なお、本開示の第一実施形態の配線基板は、内部に設けられる導体パッドとして、複数の第一導体パッドと、複数の第二導体パッドと、を備える配線基板である。複数の第一導体パッドでは、第一導体パッドの間のパッド間距離が相対的に長いのに対し、複数の第二導体パッドでは、第二導体パッドのパッド間距離が相対的に短い。以下では、第一実施形態の配線基板を単に配線基板100とする。
図1は、本開示の第一実施形態の配線基板100を示す断面図である。図2は、図1に示す配線基板100の一部を拡大して示す断面図である。図3は、図2に示す配線基板100の一部をさらに拡大して示す断面図である。配線基板100は、本開示の技術の配線基板の一例である。
配線基板100の厚さ方向の両面のうち、図1における上側の面を第一面100F、下側の面の第二面100Bとする。また、以下では便宜的に、第一面100F側を上側、第二面100B側を下側として説明することがある。ただし、各図面における配線基板100の向きは、実際の配線基板100の使用状態を制限するものではない。
図1に示すように、配線基板100は、本体基板10を有している。さらに本体基板10は、コア基板11と、複数のビルドアップ絶縁層15と、複数のビルドアップ導体層16と、を有している。
コア基板11は、配線基板100の厚み方向の中央部分に位置している。複数のビルドアップ絶縁層15及び複数のビルドアップ導体層16は、コア基板11の上側及び下側に積層されている。
コア基板11は、絶縁性基材11Kを有している。本実施形態では、絶縁性基材11Kはエポキシ樹脂又はBT(ビスマレイミドトリアジン)樹脂とガラスクロス等の補強材を含んで構成されている。絶縁性基材11Kの上面はコア基板11の第一面11Fであり、絶縁性基材11Kの下面が、コア基板11の第二面11Bである。一例として、コア基板11の厚さは、500μm以上1200μm以下である。
コア基板11の第一面11Fと第二面11Bとには、図示しない銅箔がラミネートされている。
コア基板11の第一面11F及び第二面11Bには、コア導体12が形成されている。一例として、コア導体12の厚さは、20μm以上50μm以下である。
絶縁性基材11Kには、複数のスルーホール13Aが形成されている。複数のスルーホール13Aはそれぞれ、絶縁性基材11Kを厚み方向に貫通している。スルーホール13Aの壁面には、例えば、銅のめっきにより、スルーホール導体13が形成されている。第一面11Fのコア導体12と第二面11Bのコア導体12とは、スルーホール導体13によって接続されている。
コア基板11の第一面11Fと第二面11Bには、複数のビルドアップ絶縁層15とビルドアップ導体層16とが交互に積層されている。すなわち、本体基板10は、コア基板11の第一面11F及び第二面11Bに、複数のビルドアップ絶縁層15とビルドアップ導体層16とが交互に積層された多層構造である。
ビルドアップ絶縁層15は、絶縁性材料で構成されている。ビルドアップ絶縁層15の厚さは、例えば15μm以上35μm以下である。
ビルドアップ導体層16は、金属(例えば、銅)で構成されている。ビルドアップ導体層16の厚さは、例えば10μm以上20μm以下である。
複数のビルドアップ絶縁層15のうち、コア基板11に最も近いビルドアップ絶縁層15には、ビア導体17が形成されている。ビア導体17は、このビルドアップ絶縁層15を厚み方向に貫通している。複数のビルドアップ導体層16のうち、コア基板11に最も近いビルドアップ導体層16とコア導体12とは、ビア導体17によって接続されている。
コア基板11の第一面11Fに積層されるビルドアップ絶縁層15のうち最も上側に位置するビルドアップ絶縁層15は、第一ビルドアップ絶縁層15Aである。
コア基板11の第一面11F側に積層されるビルドアップ導体層16のうち最も上側に位置するビルドアップ導体層16は、第一ビルドアップ導体層16Aである。第一ビルドアップ導体層16Aは、第一ビルドアップ絶縁層15A上に形成されている。また、第一ビルドアップ導体層16Aは、外側導体回路層35を含んでいる。
コア基板11の第一面11F側に積層されるビルドアップ導体層16のうち上側から2番目に位置する第二ビルドアップ導体層16Bは、導体回路層31Bを含んでいる。外側導体回路層35は、ビア導体17を介して、導体回路層31Bに接続されている。
第一ビルドアップ導体層16Aには、複数の第一導体パッド36と、複数の第二導体パッド37とが設けられている。そして、例えば、複数の第一導体パッド36及び複数の第二導体パッド37が、図示しない回路層によって電気的に接続されている。さらに、複数の第一導体パッド36及び複数の第二導体パッド37のいずれか1つ又は複数が、他の導体層、例えば外側導体回路層35等に電気的に接続されている。複数の第一導体パッド36、及び複数の第二導体パッド37は、第一ビルドアップ導体層16Aに含まれている。
本開示の技術では、図6に示すように、第一導体パッド36は平面視にて円形である。第二導体パッド37は平面視にて円形であり、第一導体パッド36よりも小径である。
コア基板11の第一面11F及び第二面11Bに積層されるビルドアップ絶縁層15のうち最も上側に位置するビルドアップ絶縁層15の上には、外側ビルドアップ絶縁層21と外側ビルドアップ導体層22(図1参照)とが積層されている。外側ビルドアップ絶縁層21は、本開示の技術の「上部絶縁層」の一例である。外側ビルドアップ絶縁層21は、第一ビルドアップ絶縁層15Aの上面、第一導体パッド36及び第二導体パッド37を覆っている。
第二導体パッド37は、図1に示す断面の範囲では配線基板100の幅方向(矢印W方向)の中央に配置されている。第一導体パッド36は、第二導体パッド37よりも幅方向の両側に配置されている。
外側ビルドアップ絶縁層21には、第一ビア孔45Aと、第二ビア孔45Bと、が形成されている。第一ビア孔45Aは第一導体パッド36に対応して形成されている。第二ビア孔45Bは第二導体パッド37に対応して形成されている。
図3に示すように、第一ビア孔45Aは、底部へ近づくにつれて縮径されるテーパ状に形成されている。また、第二ビア孔45Bも、底部へ近づくにつれて縮径されるテーパ状に形成されている。なお、第二ビア孔45Bの底部の内周面には、底側の端部へ近づくにつれて縮径されるように湾曲する湾曲縮径部48が形成されている。ただし、湾曲縮径部48がない構造であってもよい。
第一ビア導体25Aは、第一ビア孔45Aにめっきを充填して形成されている。第一ビア導体25Aの底部は、第一導体パッド36に接触している。第二ビア導体25Bは、第二ビア孔45Bにめっきを充填して形成されている。第二ビア導体25Bの底部は、第二導体パッド37に接触している。
以下、第一ビア孔45A及び第二ビア孔45Bに関し、底部の内径を単に「孔径」という。図6に示すように、第二ビア孔45Bの孔径N2は、第一ビア孔45Aの孔径N1より小さい。具体的には、第一ビア孔45Aの孔径N1は、一例として20μm以上40μm以下であり、第二ビア孔45Bの孔径N2は、一例として10μm以上20μm以下である。また、第一ビア孔45Aどうしの中心の間隔(ピッチP1)は、一例として80μm以上100μm以下であり、第二ビア孔45Bどうしの中心の間隔(ピッチP2)は、一例として30μm以上60μm以下である。
ここで、第一導体パッド36及び第二導体パッド37に関する「座残り量」を定義する。具体的には、座残り量は、対象としているパッドの直径と、このパッドに接触するビア導体の底部の直径の差の半分である。換言すれば、対象としているパッドの半径と、このパッドに接触するビア導体の底部の半径の差である。例えば、第一導体パッド36の座残り量Z1は、第一導体パッド36の直径をD1、第一ビア導体25Aの直径をN1とすると、Z1=(D1-N1)/2である。第二導体パッド37の座残り量Z2は、第二導体パッド37の直径をD2、第二ビア導体25Bの直径をN2とすると、Z2=(D2-N2)/2である。
本開示の技術の配線基板100では、第一導体パッド36の座残り量Z1と、第二導体パッド37の座残り量Z2について、Z1>Z2の関係がある。
本開示の技術の配線基板100では、複数の第一導体パッド36を有しており、また、複数の第二導体パッド37を有している。
ここで、複数の第一導体パッド36及び複数の第二導体パッド37のそれぞれにおいて、パッドのパッド間距離を定義する。このパッド間距離は、対象としている同種のパッドのうち2つのパッドにおける間隔の長さである。図6に示すように、本実施形態では、第一導体パッド36及び第二導体パッド37はいずれも平面視で円形である。したがって、例えば第一導体パッド36のパッド間距離L1は、隣どうしの第一導体パッド36において最も間隔が短い部分の間隔の長さである。第二導体パッド37のパッド間距離L2も、隣どうしの第二導体パッド37において最も間隔が短い部分の間隔の長さである。
本開示の技術の配線基板100では、第一導体パッド36のパッド間距離L1と、第二導体パッド37のパッド間距離L2について、L1>L2の関係がある。
図2に詳細に示すように、第一外側パッド23A及び第二外側パッド23Bの上には、第一面めっき層41が形成されている。第一外側パッド23A上の第一面めっき層41は、第一開口27A内に充填されており、さらに、第一面ソルダーレジスト層29Fの上側に突出している。
第二外側パッド23B上の第一面めっき層41も第一外側パッド23A上の第一面めっき層41と同様に、第二開口27B内に充填されており、第一面ソルダーレジスト層29Fの上側に突出している。これらの第一面めっき層41において、第一面ソルダーレジスト層29Fからの突出高さは略同じである。
図3に示すように、第一面めっき層41は、電解Cu/Ni/Sn金属層で構成されている。第一面ソルダーレジスト層29FからのCu層41Lの突出高さは、3μm以上20μm以下である。Ni層41Mの厚さは、2μm以上7μm以下、Sn層41Nの厚さは、5μm以上45μm以下である。図3に示す例では、Sn層41Nは、上面が上に凸となるように湾曲する形状である。
本体基板10の第一面10F及び第二面10Bにおいて、外側ビルドアップ絶縁層21は、ソルダーレジスト層29で覆われている。実質的にソルダーレジスト層29が、配線基板100の第一面100F及び第二面100Bを構成している。
一例として、ソルダーレジスト層29の厚みは、7μm以上25μm以下であり、外側ビルドアップ絶縁層21の厚みは、10μm以上20μm以下であり、外側ビルドアップ導体層22の厚みは、10μm以上20μm以下である。なお、ソルダーレジスト層29の厚みは、外側ビルドアップ絶縁層21の上面からソルダーレジスト層29の上面までの距離で定義される。外側ビルドアップ絶縁層21の厚みは、外側ビルドアップ絶縁層21の上面から、その直下に形成されるビルドアップ絶縁層15の上面までの距離で定義される。ビルドアップ絶縁層15の厚みは、ビルドアップ絶縁層15の上面から、その直下に形成されるビルドアップ絶縁層15の上面までの距離で定義される。
図2に示すように、本体基板10の第一面10Fには、外側パッド23が形成されている。配線基板100の第一面100Fは、第一面ソルダーレジスト層29Fを含んでいる。第一面ソルダーレジスト層29Fには、開口27が複数形成されている。開口27は、外側ビルドアップ導体層22のうち第一面100F側に位置する第一面外側ビルドアップ導体層22Fの一部を外側パッド23として露出させている。
複数の開口27は、第一開口27Aと第二開口27Bとを含んでいる。第一開口27Aは、第一面外側ビルドアップ導体層22Fの一部を第一外側パッド23Aとして露出させ、第二開口27Bは、第二外側パッド23Bとして露出させている。
具体的には、外側パッド23は、第一外側パッド23Aと、第二外側パッド23Bとを含んでいる。第一外側パッド23Aは、第一ビア導体25Aを介して第一導体パッド36に接続されている。第二外側パッド23Bは、第二ビア導体25Bを介して第二導体パッド37に接続されている。
図1に示すように、配線基板100の第一面100Fには、素子搭載領域R1、R2が形成されている。素子搭載領域R1、R2には、半導体素子90、91が搭載されている。複数の第二導体パッド37は、素子搭載領域R1、R2の境界部分で、且つ配線基板100の内側の位置に配置されている。
半導体素子90、91は、第二導体パッド37、第二ビア導体25B、第二外側パッド23B及び第一面めっき層41を介して、電気的に接続されている。
図1に示すように、配線基板100の第二面100B側の第二面ソルダーレジスト層29Bには、複数の第三開口28が形成されている。第三開口28は、第二面100B側の第二面外側ビルドアップ導体層22Bの一部を第三外側パッド24として露出させる。
第三外側パッド24は、第四ビア導体26を介して、本体基板10における第二面10B側の第一ビルドアップ導体層16A(最も下側に配置されるビルドアップ導体層16)に接続されている。
外側ビルドアップ絶縁層21には、第四ビア孔46が複数形成されている。第四ビア導体26は、第四ビア孔46にめっきを充填して形成されている。第四ビア孔46の孔径は20μm以上40μm以下である。第四ビア孔46どうしの間隔(ピッチ)は80μm以上100μm以下である。なお、第四ビア孔46は、上側に向かって細くなるテーパ状に形成されている。
第三外側パッド24の上には、第二面めっき層42が形成されている。第二面めっき層42は、第三開口28の底部に配置されている。そして、第二面ソルダーレジスト層29Bの外面に対して凹んでいる。第二面めっき層42は、無電解Ni/Pd/Au金属層で構成されている。なお、第二面100Bの表面処理については、特に限定されず、例えば、無電解Ni/Au層、OSP膜等を形成する表面処理であってもよい。
次に、配線基板100の製造方法について説明する。
図4A及び図4Bに示すように、本開示の技術に係る配線基板100の製造方法では、本体基板10が用意される。
図4Aに示すように、本体基板10では、コア基板11の第一面11F及び第二面11Bにコア導体12が形成されている。さらに、コア基板11の第一面11F及び第二面11Bには、複数のビルドアップ絶縁層15とビルドアップ導体層16とが交互に積層されている。
この本体基板10に対し、図4Bにも示すように、第一ビルドアップ絶縁層15A上の所定位置に、第一導体パッド36及び第二導体パッド37が形成される。第一導体パッド36及び第二導体パッド37は、無電解めっき処理、めっきレジスト処理、電解めっき処理、スパッタリング等により、例えばセミアディティブ法等で形成される。
次に、図5Aに示すように、第一ビルドアップ絶縁層15Aの上面、第一導体パッド36の上面及び第二導体パッド37の上面を覆うように、外側ビルドアップ絶縁層21が形成される。すなわち、外側ビルドアップ絶縁層21が、第一ビルドアップ絶縁層15Aの上面、第一導体パッド36の上面及び第二導体パッド37の上面に積層される。外側ビルドアップ絶縁層21は、例えば、フィルム状のエポキシ樹脂が、ラミネート加工によって第一ビルドアップ絶縁層15A上へ積層され、加熱及び加圧されることによって形成される。
次に、図5Bに示すように、外側ビルドアップ絶縁層21に、第一ビア孔45Aが形成される。本開示の技術では、第一ビア孔45Aは、外側ビルドアップ絶縁層21に対し上側からレーザを照射することにより形成される。
第一ビア孔45Aを形成する場合に用いるレーザの波長は、例えば1μm以上15μm以下である。本開示の技術では、第一ビア孔45Aの形成に炭酸ガスレーザを用いる。外側ビルドアップ絶縁層21に第一ビア孔45Aが形成されることにより、第一導体パッド36の上面の一部が露出される。
第一ビア孔45Aは、底部に向かって内径が漸減する形状であり、底部は所定の孔径N1(図6参照)に形成される。
次に、図5Cに示すように、第一ビア孔45Aに対し第一デスミア処理が一定の処理時間T1で行われる。第一ビア孔45Aを形成することによって生じた樹脂残渣の全部又は一部が、第一デスミア処理によって、第一ビア孔45A内から除去される。第一デスミア処理には、例えば、アルカリ性過マンガン酸溶液を用いた湿式デスミア処理、又は、プラズマ等の気体を用いた乾式デスミア処理等の方法を用いることができる。
さらに、必要に応じて第一導体パッド36に対して粗化処理が行われ、第一導体パッド36の上面が粗化される。
次に、図5Dに示すように、外側ビルドアップ絶縁層21に、第二ビア孔45Bが形成される。本開示の技術では、第二ビア孔45Bは、外側ビルドアップ絶縁層21に対し上側からレーザを照射することにより形成される。
第二ビア孔45Bを形成する場合に用いるレーザの波長は、第一ビア孔45Aを形成する場合に用いられるレーザの波長よりも短い。例えば、第二ビア孔45Bを形成する場合に用いるレーザの波長は、100nm以上500nm以下である。本開示の技術では、第二ビア孔45Bの形成に、紫外線レーザとして、YAGレーザ等の固体レーザを用いる。YAGレーザを用いた場合は、例えば、355nmの波長のレーザを照射可能である。外側ビルドアップ絶縁層21に第二ビア孔45Bが形成されることにより、第二導体パッド37の上面の一部が露出される。
第二ビア孔45Bは、底部に向かって内径が漸減する形状であり、底部は所定の孔径N2(図6参照)に形成される。この孔径N2は、第一ビア孔45Aの底部の孔径N1よりも小さい。
本開示の技術では、第二ビア孔45Bの形成に用いるレーザの波長は、第一ビア孔45Aの形成に用いるレーザの波長よりも短い。したがって、第二ビア孔45Bの形成に用いるレーザの波長が第一ビア孔45Aの形成に用いるレーザの波長よりも長い場合と比較して、第一ビア孔45Aよりも孔径の小さい第二ビア孔45Bを容易に形成できる。
次に、図5Eに示すように、第二ビア孔45Bに対し第二デスミア処理を一定の処理時間T2で行う。第二ビア孔45Bを形成することによって生じた樹脂残渣の全部又は一部が、第二デスミア処理によって、第二ビア孔45B内から除去される。第二デスミア処理は、第一デスミア処理と同様の方法を用いる。本実施形態では、第二デスミア処理の処理時間T2は、第一デスミア処理の処理時間T1よりも短く設定される。
さらに、第二導体パッド37に対して、必要に応じて粗化処理が行われ、第二導体パッド37の上面が粗化される。
このように第二ビア孔45Bに対し第二デスミア処理を行うと、実質的に、第一ビア孔45Aに対してもデスミア処理が行われることになる。
本開示の技術では、第一デスミア処理を行った後、第二ビア孔45Bを形成することを行う。すなわち、第一デスミア処理を行う段階では、第二ビア孔45Bは形成されていないので、第一デスミア処理において、第二ビア孔45Bに対しデスミア処理を行うことはない。
そして、第一ビア孔45Aに対するデスミア処理のトータルでの処理時間T3について、T3=T1+T2となる。第一ビア孔45Aの樹脂残渣の除去を行うにあたっては、このトータルでの処理時間T3が、樹脂残渣の除去に十分な処理時間となるように設定される。これに対し、第二ビア孔45Bのデスミア処理は処理時間T2である。したがって、例えば、まず第一ビア孔45Aに対するデスミア処理のトータルでの処理時間T3と、第二ビア孔45Bに対するデスミア処理の処理時間T2と、が決まる。そして、これらから、T1=T3-T2として、第一ビア孔45Aに対するデスミア処理の処理時間T1を決めることができる。
なお、図示は省略するが、本体基板10の第二面10Bにも、第一面10Fと同様に、外側ビルドアップ絶縁層21が形成される。そして、第二面10Bの外側ビルドアップ絶縁層21に、レーザが照射され、第四ビア孔46が形成される。
次に、図5Fに示すように、本体基板10の第一面10Fにおいて、第一ビア孔45A内に第一ビア導体25Aが形成され、第二ビア孔45B内に第二ビア導体25Bが形成される。本開示の技術では、第一ビア導体25Aが形成されることと、第二ビア導体25Bが形成されることとは、同時に行われる。この「同時」には、第一ビア導体25Aの形成開始と第二ビア導体25Bの形成開始が同時であり、且つ、第一ビア導体25Aの形成終了と第二ビア導体25Bの形成終了が同時であることが含まれる。さらに、第一ビア導体25Aの形成開始と第二ビア導体25Bの形成開始、及び第一ビア導体25Aの形成終了と第二ビア導体25Bの形成終了、の少なくとも一方が時間的にずれていてもよい。すなわち、第一ビア導体25Aを形成している時間と、第二ビア導体25Bを形成している時間と、が部分的に重なっている場合を含む。また、第一ビア導体25Aを形成している時間と、第二ビア導体25Bを形成している時間と、が部分的に重なっていない場合でも、第一ビア導体25Aの形成と第二ビア導体25Bの形成とが連続している、実質的に同時であるとみなせる場合も含む。
以降は、図示は省略するが、本体基板10の第二面10Bにおいて、第四ビア孔46に第四ビア導体26が形成される。第一ビア導体25A、第二ビア導体25B及び第四ビア導体26は、例えば、無電解めっき処理、めっきレジスト処理、電解めっき処理等によって形成される。
また、外側ビルドアップ絶縁層21上に、外側ビルドアップ導体層22(第一面外側ビルドアップ導体層22Fと第二面外側ビルドアップ導体層22B)が形成される。
さらに、本体基板10の第一面10F側に第一面ソルダーレジスト層29Fが形成され、第二面10Bに第二面ソルダーレジスト層29Bが形成される。
そして、例えばリソグラフィ処理によって、第一面ソルダーレジスト層29Fに第一開口27Aが形成され、第二面ソルダーレジスト層29Bに第三開口28が形成される。第一開口27Aは、第一面外側ビルドアップ導体層22Fの一部を第一外側パッド23Aとして露出させる。第三開口28は、第二面外側ビルドアップ導体層22B の一部を第三外側パッド24として露出させる。
さらに、紫外線レーザの照射によって、第一面ソルダーレジスト層29Fに第二開口27Bが形成される。第二開口27Bは、第一面外側ビルドアップ導体層22Fの一部を第二外側パッド23Bとして露出させる。
なお、必要に応じて、第一外側パッド23A、第二外側パッド23B及び第三外側パッド24にデスミア処理が施される。
次に、第一面ソルダーレジスト層29Fが図示しない樹脂保護膜によって被覆される。そして、本体基板10の第二面10B側に無電解めっき処理が行われ、第三外側パッド24上に第二面めっき層42が形成される。
さらに、第一面ソルダーレジスト層29Fを被覆する樹脂保護膜が除去される。また、第二面ソルダーレジスト層29Bが、同じく図示しない樹脂保護膜によって被覆される。
そして、本体基板10の第一面10F側に電解めっき処理が行われ、第一外側パッド23A及び第二外側パッド23B上に第一面めっき層41が形成される。
そして、第二面ソルダーレジスト層29Bを被覆している樹脂保護膜が除去されて、配線基板100が完成する。
次に、本実施形態の作用を説明する。
本開示の技術の配線基板100では、外側ビルドアップ絶縁層21には、第一ビア孔45A及び第二ビア孔45Bが形成される。そして、第一ビア孔45A及び第二ビア孔45Bに対してデスミア処理が行われることで、第一ビア孔45A内及び第二ビア孔45B内から樹脂残渣の全部又は一部が除去される。
ここで、比較のために、第一ビア孔45A及び第二ビア孔45Bに対し、等しい処理時間でデスミア処理を行う場合を想定する。例えば、第一ビア孔45A及び第二ビア孔45Bに対し、同時にデスミア処理を行う場合等である。
この場合、第一ビア孔45Aの孔径N1は第二ビア孔45Bの孔径N2よりも大きいので、第一ビア孔45A及び第二ビア孔45Bの両方に対し等しい処理時間でデスミア処理を行う場合には、処理時間は、第一ビア孔45Aに対する処理時間に設定される。すなわち、相対的に孔径の小さい第二ビア孔45Bに対して、必要以上の長時間でデスミア処理を行うことになる。
第二ビア孔45Bに対して、必要以上の長時間でデスミア処理を行うと、第二導体パッド37と、その上側にある外側ビルドアップ絶縁層21との間でハローイングが生じやすくなる。すなわち、外側ビルドアップ絶縁層21が、第二導体パッド37から剥離しやすくなる。特に、本開示の技術では、外側ビルドアップ絶縁層21が樹脂を含有している。第二ビア孔45Bに対するデスミア処理によってこの樹脂が溶け出すと、第二導体パッド37からの外側ビルドアップ絶縁層21の剥離を招きやすい。
図7には、比較例の場合において、第二導体パッド37と、その上側にある外側ビルドアップ絶縁層21の間にハローイングが生じた状態が断面図にて示されている。また、図8には、第一実施形態の場合において、同様に第二導体パッド37と、その上側にある外側ビルドアップ絶縁層21の間にハローイングが生じた状態が断面図にて示されている。図7及び図8に示すように、ハローイング量Hは、ハローイングが生じた状態における外側ビルドアップ絶縁層21の第二ビア孔45Bの内縁の端部E1から、ハローイングによる外側ビルドアップ絶縁層21の第二導体パッド37からの剥離部分の先端E2までの距離である。
図7と図8とを比較すれば分かるように、第一実施形態では、比較例と比較して、ハローイング量Hが小さい。
この剥離部分は、外側ビルドアップ絶縁層21と第一ビルドアップ絶縁層15Aとの間に広がるおそれがある。特に、本開示の技術のように、第一導体パッド36のパッド間距離L1に対し、第二導体パッド37のパッド間距離L2が相対的に短い場合は、複数の第二導体パッド37の間の部分で、第一ビルドアップ絶縁層15Aから外側ビルドアップ絶縁層21が剥がれやすい。
これに対し、本開示の技術では、第二ビア孔45Bに対するデスミア処理の処理時間T2は、第一ビア孔45Aに対するデスミア処理のトータルの処理時間T3よりも短い。このため、第一ビア孔45A及び第二ビア孔45Bに対し、等しい処理時間でデスミア処理を行った場合と比較して、第二導体パッド37と、その上側にある外側ビルドアップ絶縁層21との間におけるハローイングを抑制できる。
特に、本開示の技術の配線基板100では、図6に示したように、第一導体パッド36の座残り量Z1と、第二導体パッド37の座残り量Z2について、Z1>Z2の関係がある。このように座残り量Z2が相対的に小さいと、これらの座残り量Z1、Z2の間に、Z1≦Z2の関係がある場合と比較して、第二導体パッド37と外側ビルドアップ絶縁層21との間でハローイングによる剥離が発生しやすい。しかし、本開示の技術では、第二ビア孔45Bに対するデスミア処理の処理時間T2は、第一ビア孔45Aに対するデスミア処理のトータルの処理時間T3よりも短い。したがって、第二導体パッド37と外側ビルドアップ絶縁層21とのハローイングによる剥離の発生を抑制できる。
また、本開示の技術の配線基板100では、第一導体パッド36のパッド間距離L1と、第二導体パッド37のパッド間距離L2について、L1>L2の関係がある。このようにパッド間距離L2が相対的に短いと、これらのパッド間距離L1、L2の間に、L1≦L2の関係がある場合と比較して、第一ビルドアップ絶縁層15Aから外側ビルドアップ絶縁層21が剥がれやすい。しかし、本開示の技術では、第二ビア孔45Bに対するデスミア処理の処理時間T2は、第一ビア孔45Aに対するデスミア処理の処理時間T3よりも短いので、第一ビルドアップ絶縁層15Aと外側ビルドアップ絶縁層21とのハローイングの発生を抑制できる。
以上により、第一実施形態の配線基板100では、複数の第二導体パッド37の間における第一ビルドアップ絶縁層15Aから外側ビルドアップ絶縁層21のハローイング量が、複数の第一導体パッド36の間におけるハローイング量よりも小さい構造が実現されている。
例えば、上記したように、第二導体パッド37のパッド間距離L2が第一導体パッド36のパッド間距離L1よりも相対的に短い構造では、ハローイングによる隙間部分が、隣接する第二導体パッド37の間で繋がってしまう場合がある。そして、この隙間部分に第二ビア導体25Bを構成する導体材料が入り込むと、隣接する第二導体パッド37が短絡される懸念がある。しかし、本開示の技術では、第一ビルドアップ絶縁層15Aと外側ビルドアップ絶縁層21とのハローイングの発生を抑制しているので、上記した短絡のおそれも小さい。
本開示の技術では、第二導体パッド37のパッド間距離L2を短くすることで、複数の第二導体パッド37を高密度に配置することが可能である。
なお、上記では、第一ビア孔45Aに対するデスミア処理の処理時間T1に対し、第二ビア孔45Bに対するデスミア処理の処理時間T2を短く設定している。すなわちT1>T2である。しかしながら、第一ビア孔45Aに対するデスミア処理のトータルでの処理時間T3については、T3=T1+T2であるので、例えば、T1≦T2の場合であっても、T3>T2の状態を実現できる。本開示の技術のようにT1>T2とすることにより、T3がT2よりも十分に長い状態を実現できる。
いずれにしても、第一デスミア処理の処理時間T1及び第二デスミア処理の処理時間T2は、例えば予め所定の処理時間として設定できる。
上記では、第二ビア孔45Bの形成に用いるレーザを紫外光としたが、第一ビア孔45Aの形成に用いるレーザの波長よりも短ければ、可視光であってもよい。
なお、第一実施形態において、図9に示す変形例の配線基板110の構造とすることが可能である。
変形例の配線基板110では、外側導体回路層35、第一導体パッド36及び第二導体パッド37の表面に被覆膜112が形成されている。具体的には、被覆膜112は、外側導体回路層35、第一導体パッド36及び第二導体パッド37の表面のうち、外側ビルドアップ絶縁層21と向かい合っている表面を覆っている。なお、被覆膜112は、外側導体回路層35、第一導体パッド36及び第二導体パッド37において、外側ビルドアップ絶縁層21と向かい合う表面の一部だけに形成されていてもよい。
被覆膜112は、第一導体パッド36及び第二導体パッド37と、外側ビルドアップ絶縁層21との密着性を向上させる。被覆膜112は、例えば、外側ビルドアップ絶縁層21を構成する樹脂等の有機材料、及び第一導体パッド36及び第二導体パッド37を構成する金属等の無機材料の両方と結合し得る材料によって形成される。被覆膜112は、例えば、有機材料と化学結合し得る反応基及び無機材料と化学結合し得る反応基の両方を含む材料によって形成される。被覆膜112の材料としては、トリアゾール化合物等のアゾールシラン化合物を含むシランカップリング剤が例示される。なお、被覆膜112の材料は、第一導体パッド36及び第二導体パッド37の上に外側ビルドアップ絶縁層21が直接形成される場合と比較して、第一導体パッド36及び第二導体パッド37と外側ビルドアップ絶縁層21との密着強度を高め得るものであればよく、シランカップリング剤に限定されない。第一導体パッド36及び第二導体パッド37の上に外側ビルドアップ絶縁層21が直接形成される場合と比較して、第一導体パッド36及び第二導体パッド37は外側ビルドアップ絶縁層21に対し、被覆膜112により、高い強度で密着する。
変形例の配線基板110の製造方法では、例えば第一ビルドアップ絶縁層15A上に第一導体パッド36及び第二導体パッド37が形成される状態(図4A及図4B参照)の後で、且つ、外側ビルドアップ絶縁層21が形成される状態(図5A参照)の前に、被覆膜112が形成される。そして、外側ビルドアップ絶縁層21に第一ビア孔45Aを形成する際に、第一ビア孔45Aに対応した部分の被覆膜112が除去される。同様に、外側ビルドアップ絶縁層21に第二ビア孔45Bを形成する際に、第二ビア孔45Bに対応した部分の被覆膜112が除去される。
上記では、第一実施形態及び変形例の配線基板の製造方法において、第一デスミア処理を行うことの後に、第二ビア孔45Bを形成する例を挙げている。しかしながら、外側ビルドアップ導体層21に第一ビア孔45A及び第二ビア孔45Bを形成すること、の後で、第一デスミア処理と第二デスミア処理と、を順に行ってもよい。この場合には、例えば第一デスミア処理を行う場合には、第二ビア孔45Bに第一デスミア処理の影響が及ばないようにする。具体的には、第一デスミア処理を行う場合には第二ビア孔45Bにマスクをかける等である。あるいは、デスミア処理液を用いてデスミア処理を行う場合には、第二ビア孔45Bがデスミア処理液に浸漬されないようにしてもよい。また、第二デスミア処理を行う場合には、第一ビア孔45Aに第二デスミア処理の影響が及ばないようにする。具体的には、第二デスミア処理を行う場合には第一ビア孔45Aにマスクをかける等である。あるいは、デスミア処理液を用いてデスミア処理を行う場合には、第一ビア孔45Aがデスミア処理液に浸漬されないようにしてもよい。これにより、第一ビア孔45Aに施される第一デスミア処理の処理時間T1と、第二ビア孔45Bの施される第二デスミア処理の処理時間T2との間に、T1>T2の関係を満たすことができる。
次に、第二実施形態について説明する。第二実施形態の配線基板の製造方法によって製造される配線基板も、内部に設けられる導体パッドとして、複数の第一導体パッドと、複数の第二導体パッドと、を備える。そして、複数の第一導体パッドでは、第一導体パッドの間のパッド間距離が相対的に長いのに対し、複数の第二導体パッドでは、第二導体パッドのパッド間距離が相対的に短い。以下では、第二実施形態の配線基板を配線基板200とする。第二実施形態において、第一実施形態と同様の要素、部材等については、同一符号を付して、詳細な説明を省略する。
図10に示すように、第二実施形態の配線基板200では、外側ビルドアップ絶縁層21の上面に、第二上部絶縁層39が積層されている。また、第二実施形態の配線基板200では、外側ビルドアップ絶縁層21に、第三外側パッド23Cが形成されている。第三外側パッド23Cは、例えば、第一実施形態の配線基板100における第一外側パッド23Aと同様の配置及び形状に形成されている。第二実施形態において、第三外側パッド23Cは第三導体パッドの一例である。そして、第二上部絶縁層39は、上部絶縁層の一例としての外側ビルドアップ絶縁層21の上面及び第三外側パッド23Cを覆っている。なお、第二実施形態において、第二上部絶縁層39はソルダーレジスト層であってもよい。
また、第二上部絶縁層39には、第二上部絶縁層39を貫通する複数の第三ビア孔45Cが形成されている。第三ビア孔45Cには第三ビア導体25Cが形成されている。
第二実施形態では、第二ビア孔45Bは、外側ビルドアップ絶縁層21及び第二上部絶縁層39の両方を貫通している。そして、第二ビア導体25Bは、第二ビア孔45Bに形成されている。
第一面めっき層41は、第二ビア導体25Bの上及び第三ビア導体25Cの上に形成されている。
本開示の技術では、この第二実施形態の配線基板200のように、第二上部絶縁層39を備え、第二ビア孔45Bが複数の絶縁層(外側ビルドアップ絶縁層21及び第二上部絶縁層39)を貫通して形成された構造も採り得る。
次に、第二実施形態の配線基板200の製造方法について説明する。
第二実施形態の配線基板200の製造方法では、第一実施形態の配線基板100の製造方法と同様に、本体基板10に対し、第一ビルドアップ絶縁層15A上の所定位置に、第一導体パッド36及び第二導体パッド37が形成される(図4A及び図4B参照)。そして、第一ビルドアップ絶縁層15Aの上面、第一導体パッド36の上面及び第二導体パッド37の上面を覆うように、外側ビルドアップ絶縁層21が形成される(図5A参照)。さらに、外側ビルドアップ絶縁層21に、例えば上側からレーザを照射することにより第一ビア孔45Aが形成される(図5B参照)。
そして、第一ビア孔45Aに対し第一デスミア処理が一定の処理時間T1で行われる(図5C参照)。さらに、必要に応じて第一導体パッド36に対して粗化処理が行われる。
その後、第二実施形態の配線基板200の製造方法では、図11Aに示すように、本体基板10の第一面10Fにおいて、第一ビア孔45A内に第一ビア導体25Aが形成される。
そして、図11Bに示すように、外側ビルドアップ絶縁層21の上面に、第二上部絶縁層39が形成される。第二上部絶縁層39は、例えば、フィルム状のエポキシ樹脂が、ラミネート加工によって外側ビルドアップ絶縁層21上へ積層され、加熱及び加圧されることによって形成される。第二上部絶縁層39は樹脂保護膜によって被覆される。
ここで、図1に示した第一実施形態と同様に、本体基板10の第二面10Bに外側ビルドアップ絶縁層21が形成される。第二面10Bの外側ビルドアップ絶縁層21にレーザが照射され、第四ビア孔46が形成される。第四ビア孔46に第四ビア導体26が形成され、第二面10Bの外側ビルドアップ絶縁層21上に、外側ビルドアップ導体層22が形成される。さらに、第二面10Bの第二面ソルダーレジスト層29Bが形成される。
第二面ソルダーレジスト層29Bには第三開口28が形成される。そして、本体基板10の第二面10B側で第三外側パッド24上に第二面めっき層42が形成される。第二面ソルダーレジスト層29Bが樹脂保護膜によって被覆される。そして、第二上部絶縁層39を被覆している樹脂保護膜が除去される。
次に、図11Cに示すように、第二上部絶縁層39を貫通する第三ビア孔45Cが形成される。第三ビア孔45Cは、例えば、第二上部絶縁層39に対し上側からレーザを照射することにより形成される。第三ビア孔45Cを形成する場合に用いるレーザの波長は、後述する第二ビア孔45Bを形成する場合に用いるレーザの波長よりも長い。第二上部絶縁層39に第三ビア孔45Cが形成されることにより、第三外側パッド23Cの上面の一部が露出される。
次に、図11Dに示すように、第三ビア孔45Cに対し、第三デスミア処理を一定の処理時間T3で行う。第三ビア孔45Cを形成することによって生じた樹脂残渣の全部又は一部が、第三デスミア処理によって、第三ビア孔45C内から除去される。第三デスミア処理は、第一実施形態における第一デスミア処理及び第二デスミア処理と同様の方法、例えば、アルカリ性過マンガン酸溶液を用いた湿式デスミア処理、又は、プラズマ等の気体を用いた乾式デスミア処理等の方法を用いる。この段階では、第二ビア孔45Bは形成されていないので、第二ビア孔45Bに対しデスミア処理を行うことはない。
次に、図11Eに示すように、外側ビルドアップ絶縁層21及び第二上部絶縁層39を貫通する第二ビア孔45Bが形成される。第二実施形態においても、第二ビア孔45Bは、外側ビルドアップ絶縁層21及び第二上部絶縁層39に対し上側からレーザを照射することにより形成される。第一実施形態の配線基板100の製造方法と同様に、第二ビア孔45Bを形成する場合に用いるレーザの波長は、第一ビア孔45Aを形成する場合に用いられるレーザの波長よりも短い。また、第二ビア孔45Bを形成する場合に用いられるレーザの波長は、第三ビア孔45Cを形成する場合に用いられるレーザの波長よりも短い。外側ビルドアップ絶縁層21及び第二上部絶縁層39に第二ビア孔45Bが形成されることにより、第二導体パッド37の上面の一部が露出される。
次に、図11Fに示すように、第二ビア孔45Bに対し第二デスミア処理を一定の処理時間T2で行う。第二ビア孔45Bを形成することによって生じた樹脂残渣の全部又は一部が、第二デスミア処理によって、第二ビア孔45B内から除去される。第二デスミア処理は、第一デスミア処理と同様の方法、例えば、アルカリ性過マンガン酸溶液を用いた湿式デスミア処理、又は、プラズマ等の気体を用いた乾式デスミア処理等の方法を用いる。第二実施形態では、第二デスミア処理の処理時間T2は、第三デスミア処理の処理時間T3よりも短く設定される。第二デスミア処理を行う場合、第三ビア孔45Cに対してもデスミア処理が成される。この場合、第二ビア孔45Bに対するデスミア処理の処理時間はT2であるのに対し、第三ビア孔45Cに対するトータルのデスミア処理の処理時間は、T2+T3となる。したがって、第二ビア孔45Bに対するデスミア処理の処理時間T2は、第三ビア孔45Cに対するトータルのデスミア処理の処理時間(T2+T3)よりも短い。
そして、図10に示すように、第二ビア孔45B内に第二ビア導体25Bが形成され、第三ビア孔45C内に第三ビア導体25Cが形成される。第二ビア導体25B及び第三ビア導体25Cの形成と同時に、Cu層41Lが形成される。続いて、Ni層41M及びSn層41Nが形成され、本体基板10の第一面10F側に第一面めっき層41が形成される。そして、第二面ソルダーレジスト層29Bを被覆している樹脂保護膜が除去されて、配線基板200が完成する。
第二実施形態では、第二ビア孔45Bに対するデスミア処理の処理時間T2は、第三ビア孔45Cに対するトータルのデスミア処理の処理時間(T2+T3)よりも短い。このため、第二ビア孔45Bに対するデスミア処理の処理時間T2が、第三ビア孔45Cに対するデスミア処理の処理時間以上である場合と比較して、第二導体パッド37と、その上側にある外側ビルドアップ絶縁層21との間におけるハローイングを抑制できる。
なお、第二実施形態において、図12に示す変形例の配線基板210の構造とすることが可能である。
第二実施形態の変形例の配線基板210では、第一導体パッド36及び第二導体パッド37が被覆膜112で被覆され、さらに、第三外側パッド23Cも被覆膜113で被覆されている。具体的には、被覆膜112は、外側導体回路層35、第一導体パッド36及び第二導体パッド37の表面のうち、外側ビルドアップ絶縁層21と向かい合っている表面を覆っている。さらに、被覆膜113は、第三外側パッド23Cの表面のうち、第二上部絶縁層39と向かい合っている表面を覆っている。
第三外側パッド23Cを被覆している被覆膜113は、第三外側パッド23Cと第二上部絶縁層39との密着性を向上させる。被覆膜113は、例えば、第二上部絶縁層39を構成する樹脂等の有機材料、及び第三外側パッド23Cを構成する金属等の無機材料の両方と結合し得る材料によって形成される。被覆膜113は、例えば、有機材料と化学結合し得る反応基及び無機材料と化学結合し得る反応基の両方を含む材料によって形成される。被覆膜113の材料としては、トリアゾール化合物等のアゾールシラン化合物を含むシランカップリング剤が例示される。なお、被覆膜113の材料は、第一外側パッド23Cの上に第二上部絶縁層39が直接形成される場合と比較して、第一外側パッド23Cと第二上部絶縁層39との密着強度を高め得るものであればよく、シランカップリング剤に限定されない。第三外側パッド23Cの上に第二上部絶縁層39が直接形成される場合と比較して、第三外側パッド23Cは第二上部絶縁層39に対し、被覆膜113により、高い強度で密着する。
第二実施形態の変形例の配線基板210の製造方法では、被覆膜112は、図13Aに示すように、第一ビルドアップ絶縁層15A上に第一導体パッド36及び第二導体パッド37が形成される状態(図4A及図4B参照)の後で、且つ、外側ビルドアップ絶縁層21が形成される状態(図5A参照)の前に形成される。そして、外側ビルドアップ絶縁層21に第一ビア孔45Aを形成する際に、第一ビア孔45Aに対応した部分の被覆膜112が除去される。同様に、外側ビルドアップ絶縁層21及び第二上部絶縁層39に第二ビア孔45Bを形成する際に、第二ビア孔45Bに対応した部分の被覆膜112が除去される。
これに対し、被覆膜113は、図13Bに示すように、外側ビルドアップ絶縁層21上に第三外側パッド23Cが形成される状態(図11A参照)の後で、且つ、第二上部絶縁層39が形成される状態(図11B参照)の前に形成される。そして、第二上部絶縁層39に第三ビア孔45Cを形成する際に、第三ビア孔45Cに対応した部分の被覆膜113が除去される。
次に、第三実施形態について説明する。本開示の第三実施形態の配線基板は、内部に電子部品を備える電子部品内蔵配線基板である。以下では、第三実施形態の配線基板を配線基板300とする。第三実施形態において、第一実施形態と同様の要素、部材等については、同一符号を付して、詳細な説明を省略する。
第三実施形態の配線基板300では、図14及び図15に示すように、第一ビルドアップ絶縁層15A上に、保護層34が積層されている。保護層34は、第一ビルドアップ絶縁層15A上において、第一ビルドアップ導体層16Aが形成されていない部分と、第一ビルドアップ導体層16Aと、を覆っている。
保護層34は、例えば、ビルドアップ絶縁層15と同じ材料で構成されている。ただし、保護層34の材料は、特に限定されず、例えば、弾性率1GPa以上10GPa以下のアクリル樹脂、エポキシ樹脂、ポリイミド等を用いることもできる。
保護層34の厚さは、一例として15μm以上25μm以下であり、ビルドアップ絶縁層15よりも薄い。図14に示すように、保護層34は、本体基板10の上面である第一面10Fと、本体基板10の下面である第二面10Bと、を構成している。ただし、本体基板10の第二面10B側に保護層34が形成されなくてもよい。
図14及び図15に示すように、第三実施形態の配線基板300において、本体基板10には、第一面10F側に、キャビティ30が形成されている。キャビティ30は、第一ビルドアップ絶縁層15A及び保護層34を貫通して形成されている。キャビティ30は、上側に開口30A(図15参照)を有している。
第三実施形態では、第一ビルドアップ絶縁層15A及び保護層34が、本開示の技術における「絶縁層」の一例である。
コア基板11の第一面11F側に積層されるビルドアップ導体層16のうち外側から2番目に位置する第二ビルドアップ導体層16Bは、プレーン層31Aと、導体回路層31Bと、を含んでいる。
プレーン層31Aは、グランド接続される層である。プレーン層31Aは、キャビティ30の内側に位置している。そして、キャビティ30の底面は、プレーン層31Aによって形成されている。プレーン層31A上には、不図示の接着層が形成されている。プレーン層31Aは、後述する電子部品80を安定して搭載するための実装パッドとして機能する。
導体回路層31Bは、キャビティ30が形成されていない部分に位置している。導体回路層31Bは所定のパターンで形成されている。
キャビティ30には、電子部品80が収容されている。電子部品80は、プレーン層31A上に、不図示の接着剤によって固定されている。キャビティ30が形成されていることにより、電子部品80が絶縁層(第一ビルドアップ絶縁層15A)内に配置されている構造が実現されている。
電子部品80の上面には複数の電極パッド38が設けられている。電子部品80は、電極パッド38が上側を向くように、キャビティ30に収容されている。
図示の例では、電極パッド38の上面は、電子部品80の上面、すなわち電極パッド38が設けられていない部分と同一平面にある。そして、電極パッド38は、後述する第一導体パッド36よりも上方にある。
本体基板10の上側には、第一ビルドアップ絶縁層15Aの上に、第一実施形態と同様に、複数の第一導体パッド36が設けられている。そして、複数の第一導体パッド36が、図示しない回路層によって電気的に接続され、さらに、他の導体層、例えば外側導体回路層35等に電気的に接続されている。第一導体パッド36は、第一ビルドアップ導体層16Aに含まれている。第三実施形態においても、第一導体パッド36は、本開示の技術の導体パッドの一例である。
本開示の技術では、図20に示すように、第一導体パッド36は平面視にて円形である。電極パッド38は平面視にて円形であり、第一導体パッド36よりも小径である。
保護層34の上には、外側ビルドアップ絶縁層21と外側ビルドアップ導体層22とが積層されている。外側ビルドアップ絶縁層21は、本開示の技術の「上部絶縁層」の一例である。
第三実施形態において、第二ビア孔45Bは、底部に向かって内径が漸減する形状であり、底部は所定の孔径N3(図20参照)に形成される。第二ビア孔45Bの孔径N3は電極パッド38の直径D3よりも小さい。第三実施形態において、電極パッド38の座残り量Z3は、Z3=(D3-N3)/2である。そして、第一導体パッド36の座残り量Z1と、電極パッド38の座残り量Z3について、Z1>Z3の関係がある。
なお、第三実施形態においても、この孔径N3は、第一ビア孔45Aの底部の孔径N1よりも小さい。
また、第三実施形態において、隣同士の電極パッド38の間隔の長さがパッド間距離L3である。そして、第一導体パッド36のパッド間距離L1と、電極パッド38のパッド間距離L3について、L1>L3の関係がある。
次に、第三実施形態の配線基板300の製造方法を説明する。
図17A及び図17Bに示すように、第三実施形態の配線基板300の製造方法では、本体基板10に対し、第一ビルドアップ絶縁層15A上の所定位置に、第一導体パッド36が形成される。第一導体パッド36は、無電解めっき処理、めっきレジスト処理、電解めっき処理、スパッタリング等により、例えばセミアディティブ法等で形成される。なお、本開示の技術では、第一導体パッド層36は第一ビルドアップ導体層16Aに含まれる構成であり、実質的に第一ビルドアップ導体層16Aの形成によって第一導体パッド36も形成されるようにしてもよい。
次に、図18A及び図18Bに示すように、第一ビルドアップ絶縁層15A上に、第一ビルドアップ導体層16A(外側導体回路層35及び第一導体パッド36を含む)の上面を覆うように、保護層34が形成される。
次に、図19Aに示すように、保護層34及び第一ビルドアップ絶縁層15Aに、キャビティ30が形成される。本開示の技術では、キャビティ30は、保護層34及び第一ビルドアップ絶縁層15Aに、例えば、炭酸ガスレーザが照射されることにより形成される。保護層34と第一ビルドアップ絶縁層15Aとにキャビティ30が形成されることにより、プレーン層31Aがキャビティ30の底面として露出される。本開示の技術では、炭酸ガスレーザが照射される範囲は、プレーン層31Aと同じ範囲であるが、例えば、プレーン層31Aよりも狭い範囲であってもよい。また、本開示の技術において、キャビティ30は、この段階では、底部へ近づくにつれて幅狭となる形状に形成されている。キャビティ30の底面にはプレーン層31Aが露出している。このプレーン層31Aに対しデスミア処理が行われる。キャビティ30を形成する際に生じた樹脂残渣がこのデスミア処理によって除去される。このデスミア処理には、例えば、アルカリ性過マンガン酸溶液を用いた湿式デスミア処理、又は、プラズマ等の気体を用いた乾式デスミア処理等の方法を用いることができる。さらに、必要に応じて、粗化処理によってプレーン層31Aの上面が粗化される。
次に、図19Bに示すように、キャビティ30内に、電子部品80が収容される。プレーン層31A上には図示しない接着層が積層され、この接着層によって、電子部品80がプレーン層31Aに接着される。電子部品80は、電極パッド38が上を向くようにキャビティ30内に収容される。キャビティ30は、底部へ近づくにつれて幅狭となる形状に形成されているので、この状態では、電子部品80の側面とキャビティ30の内側面との間に隙間が生じている。
次に、図19Cに示すように、保護層34の上面及び電子部品80の上面(電極パッド38の上面を含む)を覆うように、外側ビルドアップ絶縁層21が形成される。すなわち、外側ビルドアップ絶縁層21が、保護層34の上面、電子部品80の上面及び電極パッド38の上面に積層される。外側ビルドアップ絶縁層21は、例えば、フィルム状のエポキシ樹脂が、ラミネート加工によって保護層34上へ積層され、加熱及び加圧されることによって形成される。外側ビルドアップ絶縁層21の樹脂の一部は、電子部品80の側面とキャビティ30の内側面との間に隙間に入り込む。これによって、隙間に樹脂が充填される。すなわち、電子部品80の側面に樹脂が位置する構造が実現される。
次に、図19Dに示すように、外側ビルドアップ絶縁層21及び保護層34に、第一ビア孔45Aが形成される。本開示の技術では、第一ビア孔45Aは、外側ビルドアップ絶縁層21に対し上側からレーザを照射することにより形成される。
第一ビア孔45Aを形成する場合に用いるレーザの波長は、例えば1μm以上15μm以下である。第三実施形態においても、第一ビア孔45Aの形成には炭酸ガスレーザを用いる。外側ビルドアップ絶縁層21に第一ビア孔45Aが形成されることにより、第一導体パッド36の上面の一部が露出される。
第一ビア孔45Aは、底部に向かって内径が漸減する形状であり、底部は所定の孔径N1(図16参照)に形成される。
次に、図19Eに示すように、第一ビア孔45Aに対し第一デスミア処理が一定の処理時間T4で行われる。第一ビア孔45Aを形成することによって生じた樹脂残渣の全部又は一部が、第一デスミア処理によって、第一ビア孔45A内から除去される。第一デスミア処理には、例えば、アルカリ性過マンガン酸溶液を用いた湿式デスミア処理、又は、プラズマ等の気体を用いた乾式デスミア処理等の方法を用いることができる。
さらに、必要に応じて第一導体パッド36に対して粗化処理が行われ、第一導体パッド36の上面が粗化される。
次に、図19Fに示すように、外側ビルドアップ絶縁層21に、第二ビア孔45Bが形成される。第三実施形態においても、第二ビア孔45Bは、外側ビルドアップ絶縁層21に対し上側からレーザを照射することにより形成される。
第二ビア孔45Bを形成する場合に用いるレーザの波長は、第一ビア孔45Aを形成する場合に用いられるレーザの波長よりも短い。例えば、第二ビア孔45Bを形成する場合に用いるレーザの波長は、100nm以上500nm以下である。本開示の技術では、第二ビア孔45Bの形成に、紫外線レーザとして、YAGレーザ等の固体レーザを用いる。YAGレーザを用いた場合は、例えば、355nmの波長のレーザを照射可能である。外側ビルドアップ絶縁層21に第二ビア孔45Bが形成されることにより、電極パッド38の上面の一部が露出される。
このように、第三実施形態においても、第二ビア孔45Bの形成に用いるレーザの波長は、第一ビア孔45Aの形成に用いるレーザの波長よりも短い。したがって、第二ビア孔45Bの形成に用いるレーザの波長が第一ビア孔45Aの形成に用いるレーザの波長よりも長い場合と比較して、第一ビア孔45Aよりも孔径の小さい第二ビア孔45Bを容易に形成できる。
次に、図19Gに示すように、第二ビア孔45Bに対し第二デスミア処理を一定の処理時間T5で行う。第二ビア孔45Bを形成することによって生じた樹脂残渣の全部又は一部が、第二デスミア処理によって、第二ビア孔45B内から除去される。第二デスミア処理は、第一デスミア処理と同様の方法を用いる。例えば、アルカリ性過マンガン酸溶液を用いた湿式デスミア処理、又は、プラズマ等の気体を用いた乾式デスミア処理等の方法である。第三実施形態においても、第二デスミア処理の処理時間T5は、第一デスミア処理の処理時間T4よりも短く設定される。
さらに、電極パッド38に対して、必要に応じて粗化処理が行われ、電極パッド38の上面が粗化される。
このように第二ビア孔45Bに対し第二デスミア処理を行うと、実質的に、第一ビア孔45Aに対してもデスミア処理が行われることになる。
本開示の技術では、第一デスミア処理を行った後、第二ビア孔45Bを形成することを行う。すなわち、第一デスミア処理を行う段階では、第二ビア孔45Bは形成されていないので、第一デスミア処理において、第二ビア孔45Bに対しデスミア処理を行うことはない。
そして、第一ビア孔45Aに対するデスミア処理のトータルでの処理時間T6について、T6=T4+T5となる。第一ビア孔45Aの樹脂残渣の除去を行うにあたっては、このトータルでの処理時間T6が、樹脂残渣の除去に十分な処理時間となるように設定される。これに対し、第二ビア孔45Bのデスミア処理は処理時間T5である。したがって、例えば、まず第一ビア孔45Aに対するデスミア処理のトータルでの処理時間T6と、第二ビア孔45Bに対するデスミア処理の処理時間T5と、が決まる。そして、これらから、T4=T6-T5として、第一ビア孔45Aに対するデスミア処理の処理時間T4を決めることができる。
なお、図示は省略するが、本体基板10の第二面10Bにも、第一面10Fと同様に、外側ビルドアップ絶縁層21が形成される。そして、第二面10Bの外側ビルドアップ絶縁層21に、レーザが照射され、第三ビア孔46が形成される。
次に、図19Hに示すように、本体基板10の第一面10Fにおいて、第一ビア孔45A内に第一ビア導体25Aが形成され、第二ビア孔45B内に第二ビア導体25Bが形成される。本開示の技術では、第一ビア導体25Aが形成されることと、第二ビア導体25Bが形成されることとは、同時に行われる。
そして、図示は省略するが、本体基板10の第一面10F及び第二面10Bに、第一実施形態と同様の各種処理が施されて、第三実施形態の配線基板300が完成する。
第三実施形態においても、第二デスミア処理の処理時間T5は第一デスミア処理の処理時間T4よりも短い。このため、第二デスミア処理の処理時間T5が第一デスミア処理の処理時間T4以上である場合と比較して、電極パッド38と、その上側にある外側ビルドアップ絶縁層21との間におけるハローイングを抑制できる。
特に、第一導体パッド36の座残り量Z1と、電極パッド38の座残り量Z3について、Z1>Z3の関係がある場合であっても、電極パッド38と外側ビルドアップ絶縁層21とのハローイングによる剥離の発生を抑制できる。
また、第一導体パッド36のパッド間距離L1と、電極パッド38のパッド間距離L3について、L1>L3の関係がある場合であっても、電子部品80と外側ビルドアップ絶縁層21とのハローイングによる剥離の発生を抑制できる。
なお、第三実施形態において、図21に示す第三変形例の配線基板310の構造とすることが可能である。
第三変形例の配線基板310では、外側導体回路層35、第一導体パッド36及び電極パッド38の表面に被覆膜112、114が形成されている。具体的には、被覆膜112は、外側導体回路層35及び第一導体パッド36の表面のうち、保護層34と向かい合っている表面を覆っている。被覆膜114は、電極パッド38の表面のうち、外側ビルドアップ絶縁層21と向かい合っている表面を覆っている。なお、被覆膜112は、外側導体回路層35及び第一導体パッド36において、保護層34と向かい合う表面の一部だけに形成されていてもよい。被覆膜114は、電極パッド38において、外側ビルドアップ絶縁層21と向かい合う表面の一部だけに形成されていてもよい。
被覆膜112は、外側導体回路層35及び第一導体パッド36と、保護層34との密着性を向上させる。被覆膜112は、例えば、保護層34を構成する樹脂等の有機材料、及び外側導体回路層35及び第一導体パッド36を構成する金属等の無機材料の両方と結合し得る材料によって形成される。被覆膜114は、電極パッド38と、外側ビルドアップ絶縁層21との密着性を向上させる。被覆膜114は、例えば、外側ビルドアップ絶縁層21を構成する樹脂等の有機材料、及び電極パッド38を構成する金属等の無機材料の両方と結合し得る材料によって形成される。
被覆膜112、114は、例えば、有機材料と化学結合し得る反応基及び無機材料と化学結合し得る反応基の両方を含む材料によって形成される。被覆膜112、114の材料としては、トリアゾール化合物等のアゾールシラン化合物を含むシランカップリング剤が例示される。
なお、被覆膜112の材料は、外側導体回路層35及び第一導体パッド36の上に保護層34が直接形成される場合と比較して、外側導体回路層35及び第一導体パッド36と保護層34との密着強度を高め得るものであればよい。また、被覆膜114の材料は、電極パッド38の上に外側ビルドアップ絶縁層21が直接形成される場合と比較して、電極パッド38と外側ビルドアップ絶縁層21との密着強度を高め得るものであればよい。したがって、被覆膜112、114は、シランカップリング剤に限定されない。外側導体回路層35及び第一導体パッド36の上に保護層34が直接形成される場合と比較して、外側導体回路層35及び第一導体パッド36は保護層34に対し、被覆膜112により、高い強度で密着する。また、電極パッド38の上に外側ビルドアップ絶縁層21が直接形成される場合と比較して、電極パッド38は外側ビルドアップ絶縁層21に対し、被覆膜114により、高い強度で密着する。
第三変形例の配線基板310の製造方法では、被覆膜112は、例えば第一ビルドアップ絶縁層15A上に第一導体パッド36が形成される状態(図17A及図17B参照)の後で、且つ、保護層34が形成される状態(図18A及び図18B参照)の前に形成される。そして、外側ビルドアップ絶縁層21及び保護層34に第一ビア孔45Aを形成する際に、第一ビア孔45Aに対応した部分の被覆膜112が除去される。
被覆膜114は、例えば電子部品80がキャビティ30に収容される状態(図19B参照)の後で、且つ外側ビルドアップ絶縁層21が形成される状態(図19C参照)の前に形成される。そして、外側ビルドアップ絶縁層21に第二ビア孔45Bを形成する際に、第二ビア孔45Bに対応した部分の被覆膜114が除去される。
第三実施形態の電子部品としては、半導体素子であってもよいし、チップコンデンサ、インダクタ、抵抗等の受動素子であってもよい。
第三実施形態では、キャビティ30が形成されていることによって、電子部品80が絶縁層内に配置された構造が実現されている。これに代えて、たとえば、絶縁層にキャビティ30を形成することなく、絶縁層上に電子部品が配置されている構造でもよい。
上記では、本開示の技術の第一導体パッド36及び第二導体パッド37として、平面視で円形の形状を例示したが、第一導体パッド36及び第二導体パッド37を平面視した形状は、たとえば多角形状であってもよい。図22には、第一導体パッド36及び第二導体パッド37が平面視で正方形である例が示されている。この場合、座残り量は、対象としているパッドの縁部と、このパッドに接触するビア導体の縁部との距離が最も短い部分における距離である。また、パッド間距離は、対象としている同種のパッドのうち2つのパッドが最も接近している部分の長さである。また、第三実施形態に係る電極パッド38としても、平面視した形状は図22に示した第二導体パッド37と同様に多角形状であってもよい。
本開示の技術の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。前述したように、実施形態の配線基板は任意の積層構造を有し得る。例えば実施形態の配線基板はコア基板を含まないコアレス基板であってもよい。実施形態の配線基板は、任意の数の導体層及び絶縁層を含み得る。
本開示の技術の配線基板の製造方法は、各図面を参照して説明された方法に限定されない。例えば、各導体層はフルアディティブ法によって形成されてもよい。また、各絶縁層は、フィルム状の樹脂に限らず、任意の形態の樹脂を用いて形成され得る。実施形態の配線基板の製造方法には、前述された各工程以外に任意の工程が追加されてもよく、前述された工程のうちの一部が省略されてもよい。
10 本体基板
10F 第一面(本体基板の第一面)
10B 第二面(本体基板の第二面)
11 コア基板
11F 第一面(コア基板の第一面)
11B 第二面(コア基板の第二面)
11K 絶縁性基材
12 コア導体
13 スルーホール導体
13A スルーホール
15 ビルドアップ絶縁層
15A 第一ビルドアップ絶縁層(「絶縁層」の一例)
16 ビルドアップ導体層
16A 第一ビルドアップ導体層
16B 第二ビルドアップ導体層
17 ビア導体
21 外側ビルドアップ絶縁層(「上部絶縁層」の一例)
22 外側ビルドアップ導体層
23 外側パッド
24 第三外側パッド
25A 第一ビア導体
25B 第二ビア導体
26 第三ビア導体
27 開口
27A 第一開口
27B 第二開口
28 第三開口
29 ソルダーレジスト層
30 キャビティ
30A 開口
31A プレーン層
31B 導体回路層
34 保護層(「絶縁層」の一例)
35 外側導体回路層
36 第一導体パッド
37 第二導体パッド
38 電極パッド
39 第二上部絶縁層
41 第一面めっき層
42 第二面めっき層
45A 第一ビア孔
45B 第二ビア孔
46 第三ビア孔
80 電子部品
90、91 半導体素子
100 配線基板
100F 第一面(配線基板の第一面)
100B 第二面(配線基板の第二面)
110 配線基板
112、113、114 被覆膜
200 配線基板
300 配線基板
L1 第一導体パッドのパッド間距離
L2 第二導体パッドのパッド間距離
10F 第一面(本体基板の第一面)
10B 第二面(本体基板の第二面)
11 コア基板
11F 第一面(コア基板の第一面)
11B 第二面(コア基板の第二面)
11K 絶縁性基材
12 コア導体
13 スルーホール導体
13A スルーホール
15 ビルドアップ絶縁層
15A 第一ビルドアップ絶縁層(「絶縁層」の一例)
16 ビルドアップ導体層
16A 第一ビルドアップ導体層
16B 第二ビルドアップ導体層
17 ビア導体
21 外側ビルドアップ絶縁層(「上部絶縁層」の一例)
22 外側ビルドアップ導体層
23 外側パッド
24 第三外側パッド
25A 第一ビア導体
25B 第二ビア導体
26 第三ビア導体
27 開口
27A 第一開口
27B 第二開口
28 第三開口
29 ソルダーレジスト層
30 キャビティ
30A 開口
31A プレーン層
31B 導体回路層
34 保護層(「絶縁層」の一例)
35 外側導体回路層
36 第一導体パッド
37 第二導体パッド
38 電極パッド
39 第二上部絶縁層
41 第一面めっき層
42 第二面めっき層
45A 第一ビア孔
45B 第二ビア孔
46 第三ビア孔
80 電子部品
90、91 半導体素子
100 配線基板
100F 第一面(配線基板の第一面)
100B 第二面(配線基板の第二面)
110 配線基板
112、113、114 被覆膜
200 配線基板
300 配線基板
L1 第一導体パッドのパッド間距離
L2 第二導体パッドのパッド間距離
Claims (7)
- 絶縁層の上面に形成されている複数の第一導体パッドと、
前記絶縁層の上面に形成されている、又は前記絶縁層上若しくは前記絶縁層内の電子部品の上面に形成されている、複数の第二導体パッドと、
前記絶縁層の上面、前記第一導体パッド及び前記第二導体パッドを覆っている上部絶縁層と、
前記第一導体パッドの位置で前記上部絶縁層を貫通している第一ビア孔に形成されている第一ビア導体と、
前記第二導体パッドの位置で前記上部絶縁層を貫通している第二ビア孔に形成されている第二ビア導体と、
を有する配線基板であって、
前記第一導体パッド及び前記第二導体パッドの直径と、対応する前記第一ビア導体及び前記第二ビア導体の直径と、の差の半分を座残り量とし、
前記上部絶縁層の前記第一ビア孔及び前記第二ビア孔の内縁の端部から、前記上部絶縁層の前記第一導体パッド及び前記第二導体パッドからの剥離部分の先端までの距離をハローイング量として、
前記第二導体パッドの前記座残り量が、前記第一導体パッドの前記座残り量よりも小さく、
複数の前記第二導体パッドにおける前記ハローイング量が、複数の前記第一導体パッドにおける前記ハローイング量よりも小さい。 - 請求項1に記載の配線基板であって、前記第二ビア孔の孔径は、前記第一ビア孔の孔径よりも小さい。
- 請求項1に記載の配線基板であって、前記第二導体パッドのパッド間距離は、前記第一導体パッドのパッド間距離よりも短い。
- 請求項1に記載の配線基板であって、前記第二導体パッドのパッド間距離は、2μm以上8μm以下である。
- 請求項1に記載の配線基板であって、前記第二導体パッドの座残り量は、3μm以上15μm以下である。
- 請求項1に記載の配線基板であって、前記第一導体パッド及び前記第二導体パッドにおいて前記上部絶縁層と向かい合う面を被覆する被覆膜を有する。
- 請求項6に記載の配線基板であって、複数の前記第二導体パッドにおける前記被覆膜のハローイング量は、複数の前記第一導体パッドにおける前記被覆膜のハローイング量よりも小さい。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022168669A JP2024061023A (ja) | 2022-10-20 | 2022-10-20 | 配線基板 |
CN202311353448.7A CN117917919A (zh) | 2022-10-20 | 2023-10-18 | 布线基板 |
US18/489,952 US20240234326A9 (en) | 2022-10-20 | 2023-10-19 | Wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022168669A JP2024061023A (ja) | 2022-10-20 | 2022-10-20 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024061023A true JP2024061023A (ja) | 2024-05-07 |
Family
ID=90730026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022168669A Pending JP2024061023A (ja) | 2022-10-20 | 2022-10-20 | 配線基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240234326A9 (ja) |
JP (1) | JP2024061023A (ja) |
CN (1) | CN117917919A (ja) |
-
2022
- 2022-10-20 JP JP2022168669A patent/JP2024061023A/ja active Pending
-
2023
- 2023-10-18 CN CN202311353448.7A patent/CN117917919A/zh active Pending
- 2023-10-19 US US18/489,952 patent/US20240234326A9/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN117917919A (zh) | 2024-04-23 |
US20240234326A9 (en) | 2024-07-11 |
US20240136294A1 (en) | 2024-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9431347B2 (en) | Wiring board and method for manufacturing the same | |
US9363891B2 (en) | Printed wiring board and method for manufacturing the same | |
JP5931547B2 (ja) | 配線板及びその製造方法 | |
US8445790B2 (en) | Coreless substrate having filled via pad and method of manufacturing the same | |
US8436252B2 (en) | Printed wiring board and method for manufacturing the same | |
US20140360767A1 (en) | Wiring board and method for manufacturing the same | |
JP2013214578A (ja) | 配線板及びその製造方法 | |
JPWO2007007857A1 (ja) | 多層プリント配線板 | |
JP2003209366A (ja) | フレキシブル多層配線基板およびその製造方法 | |
JP2014082334A (ja) | 配線板及びその製造方法 | |
JP2013243227A (ja) | 配線板及びその製造方法 | |
US20220254693A1 (en) | Electronic component built-in wiring board and method for manufacturing the same | |
JP2014049578A (ja) | 配線板、及び、配線板の製造方法 | |
JP4470499B2 (ja) | 多層配線基板の製造方法及び多層配線基板 | |
JP2024061023A (ja) | 配線基板 | |
US20240138071A1 (en) | Method for manufacturing wiring substrate | |
JP6082233B2 (ja) | 配線板及びその製造方法 | |
JP2022119416A (ja) | 配線基板及び配線基板の製造方法 | |
JP2024061021A (ja) | 配線基板の製造方法 | |
JP2022119418A (ja) | 配線基板及び配線基板の製造方法 | |
JP2022164074A (ja) | 配線基板及び配線基板の製造方法 | |
JP2024002647A (ja) | 配線基板及び配線基板の製造方法 | |
CN114245611A (zh) | 布线基板和布线基板的制造方法 | |
JP2022045879A (ja) | 配線基板及び配線基板の製造方法 | |
JP6157821B2 (ja) | 配線板及びその製造方法 |