JP2024056866A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2024056866A JP2024056866A JP2024020012A JP2024020012A JP2024056866A JP 2024056866 A JP2024056866 A JP 2024056866A JP 2024020012 A JP2024020012 A JP 2024020012A JP 2024020012 A JP2024020012 A JP 2024020012A JP 2024056866 A JP2024056866 A JP 2024056866A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- driven
- unit
- display device
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002950 deficient Effects 0.000 claims description 44
- 230000007547 defect Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 28
- 238000000034 method Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 11
- 230000002457 bidirectional effect Effects 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 101710082754 Carboxypeptidase S1 homolog B Proteins 0.000 description 4
- 241001270131 Agaricus moelleri Species 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- CGTRVJQMKJCCRF-UHFFFAOYSA-N 3-(3-carbazol-9-ylphenyl)-9-[3-[3-(3-carbazol-9-ylphenyl)carbazol-9-yl]phenyl]carbazole Chemical compound C12=CC=CC=C2C2=CC(C=3C=CC=C(C=3)N3C4=CC=CC=C4C4=CC=CC=C43)=CC=C2N1C1=CC=CC(N2C3=CC=C(C=C3C3=CC=CC=C32)C=2C=C(C=CC=2)N2C3=CC=CC=C3C3=CC=CC=C32)=C1 CGTRVJQMKJCCRF-UHFFFAOYSA-N 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/02—Composition of display devices
- G09G2300/023—Display panel composed of stacked panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/02—Composition of display devices
- G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0242—Compensation of deficiencies in the appearance of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/10—Dealing with defective pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Multimedia (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
Abstract
【課題】マイクロLEDを基にする表示装置において製品収率を高める表示装置を提供する。【解決手段】第1データラインに連結されて独立駆動される第1色の発光素子を有する第1ピクセルと、第1データラインと隣り合う第2データラインに連結されて独立駆動される第1色の発光素子を有する第2ピクセルとを含み、第1ピクセル及び第2ピクセルは第1単位ピクセル内に含まれる。【選択図】 図6
Description
本発明は表示装置に関し、具体的に拡張可能なタイリング表示装置に関する。
大型ディスプレイは屋内外デジタル広告のような多様な分野に活用可能である。大型ディスプレイに対する需要を満たすために拡張可能なタイリング表示装置が提案されている。タイリング表示装置は複数の表示モジュールを連結して単一画面を構成したものであり、連結される表示モジュールの個数を調節して所望サイズの画面を具現することができる利点がある。
タイリング表示装置において、それぞれの表示モジュールに含まれた表示パネルは低消費電力を具現するためにマイクロ発光ダイオード(micro LED)から製作されることができる。マイクロLEDは、サイズが100マイクロメートル(μm)以下の超小型LEDまたはLEDチップを製作するときにウエハーを含むか否かによってウエハーがない場合がある。マイクロLEDは既存のOLEDより薄くて明るいという利点があるが、サイズが小さいので、赤色(R)、緑色(G)、及び青色(B)単位のLEDチップを転写工程によって基板に搭載するのに困難がある。
LEDチップに対する転写技術はさまざまのものが知られているが、転写不良が多くて製品収率が高くない。転写と異なる観点で製品収率を高めるための駆動方案が要求されている。
したがって、本発明の実施例はマイクロLEDを基にする表示装置において製品収率を高めることを目的とする。
本発明の実施例による表示装置は、第1データラインに連結されて独立駆動される第1色の発光素子を有する第1ピクセルと、第1データラインと隣り合う第2データラインに連結されて独立駆動される第1色の発光素子を有する第2ピクセルとを含み、第1ピクセル及び第2ピクセルは第1単位ピクセル内に含まれる。
本実施例は次のような効果がある。
本実施例は、マイクロLEDチップの転写不良による収率減少を減らすために、R、G、Bピクセルのそれぞれに2個のLEDチップを連結する。Gチップ及びBチップは低電流密度で光効率が良いので、それぞれGピクセル及びBピクセルで2個ずつ並列に駆動される。一方、Rチップは低電流密度で光効率が良くないので、高電流密度のためにメインRピクセルとリダンダンシーRピクセルで1個ずつ独立駆動(または分離駆動)される。
本実施例は、マイクロLEDチップの転写不良による収率減少を減らすために、R、G、Bピクセルのそれぞれに2個のLEDチップを連結する。Gチップ及びBチップは低電流密度で光効率が良いので、それぞれGピクセル及びBピクセルで2個ずつ並列に駆動される。一方、Rチップは低電流密度で光効率が良くないので、高電流密度のためにメインRピクセルとリダンダンシーRピクセルで1個ずつ独立駆動(または分離駆動)される。
メインRピクセルとリダンダンシーRピクセルは高電流密度のために交互に駆動され、特定位置の一単位ピクセル内に含まれたメインRピクセルとリダンダンシーRピクセルのうちの少なくとも一つ以上が欠陥ピクセルの場合、隣接した他の単位ピクセルに含まれたメインRピクセルとリダンダンシーRピクセルのうちの少なくとも一つ以上が代替オン駆動されることにより、欠陥ピクセルのオフによる特定位置での輝度損失を補償することができる。
本発明による効果は以上で例示した内容に限定されず、より多様な効果が本発明内に含まれている。
本発明の利点及び特徴、そしてそれらを達成する方法は添付図面に基づいて詳細に後述する実施例を参照すると明らかになるであろう。しかし、本発明は以下で開示する実施例に限定されるものではなく、互いに異なる多様な形態で具現されることができる。ただ、本実施例は本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を知らせるために提供するものである。本発明は請求項の範疇によって定義されるだけである。
本発明の実施例を説明するための図面に開示した形状、サイズ、縮尺、角度、個数などは例示的なものであるので、本発明が図面に示した事項に限定されるものではない。明細書全般にわたって同じ構成要素は同じ参照符号で指称する。本発明で言及する‘含む’、‘有する’、‘なる’などを使う場合、‘~のみ’という表現を使わない限り、他の部分をさらに含むことができる。構成要素を単数で表現する場合、特に明示的な記載事項がない限り、複数を含む場合を含む。
構成要素の解釈において、別途の明示的記載がなくても誤差範囲を含むものとして解釈する。
位置関係についての説明の場合、例えば、‘~の上に’、‘~の上部に’、‘~の下部に’、‘~のそばに’などで二つの部分の位置関係を説明する場合、‘すぐ’又は‘直接’という表現を使わない限り、二つの部分の間に一つ以上の他の部分が位置することができる。
第1、第2などを多様な構成要素を敍述するために使うが、これらの構成要素はこれらの用語に制限されない。これらの用語はただ一構成要素を他の構成要素と区別するために使用するものである。よって、以下で言及する第1構成要素は本発明の技術的思想内で第2構成要素であることもできる。
以下、添付図面を参照して本発明の実施例を詳細に説明する。以下の説明で、本発明に係わる公知の機能や構成についての具体的な説明が本発明の要旨を不必要にあいまいにする可能性があると判断される場合、その詳細な説明を省略する。
図1は本発明の実施例によるタイリング表示装置を概略的に示す図である。図2は一表示モジュールの連結構成を示す図である。
図1及び図2を参照すると、本実施例によるタイリング表示装置100は、セットボードSET及び複数の表示モジュールCBを含む。それぞれの表示モジュールCBはキャビネット(cabinet)と言うこともでき、複数の表示パネルPNLを含む。
表示モジュールCBはインターフェース回路を介して互いに連結されて大型画面を構成することができる。大型画面の全体解像度はそれぞれの表示モジュールCBの単位解像度の総和に決定することができる。例えば、960*1080の単位解像度を有する8個の表示モジュールCBから一画面が構成された場合、画面の全体解像度は3840*2160になることができる。
表示モジュールCBは、 セットボードSETから入力される制御命令信号に対応するターゲット動作を実行するために、両方向直列通信方式の第1インターフェース回路IF1を介して互いに連結されることができる。両方向の第1インターフェース回路IF1は隣接した表示モジュールCBの間でフィードバックループ(feedback loop)タイプの両方向マルチチェーンインターフェース(multichain interface)で具現されることができる。両方向の第1インターフェース回路IF1によって表示モジュールCBの間に個別的な両方向直列通信が可能になるので、短い通信線路を確保することができ、短い通信線路によって大容量データ通信の速度及び信頼性が向上することができる。両方向の第1インターフェース回路IF1はデュアル(Dual)SPI(Serial Peripheral Interface)で具現されることができるが、これに限定されない。
表示モジュールCBの第1表示モジュールCBがセットボードSETと単方向または両方向の第1インターフェース回路IF1を介して連結されることができる。単方向の第1インターフェース回路IF1を適用すれば、第1表示モジュールCBとセットボードSETとの間の連結互換性が良い利点がある。一方、両方向の第1インターフェース回路IF1を適用すれば、第1表示モジュールCBとセットボードSETとの間の通信速度が増加する利点がある。単方向の第1インターフェース回路IF1はシングル(Single)SPI(Serial Peripheral Interface)で具現されることができるが、これに限定されない。
セットボードSETは、入力映像を具現するための映像データを単方向または両方向の第2インターフェース回路IF2を介して表示モジュールCBに順次伝送することができる。第2インターフェース回路IF2は高速及び大容量のデータインターフェーシングが可能なV-by-One(V×1)方式で具現されることができるが、これに限定されない。
それぞれの表示モジュールCBは、複数の表示パネルPNLと、表示パネルPNLを駆動させるためのパネル駆動回路と、パネル駆動回路の動作タイミングを制御するタイミング制御部TCONとを含むことができる。
表示パネルPNLはマイクロ発光ダイオード(micro LED)基盤の電界発光表示型で具現されることができるが、これに限定されず、ミニ発光ダイオードを含む発光素子であることができる。
タイミング制御部TCONは第1及び第2インターフェース回路IF1、IF2を介して互いに連結されることができる。それぞれの表示モジュールCBのタイミング制御部TCONはコントロールプリント基板CPCBに実装され、分岐ケーブルCBLを介して当該表示モジュールCBのパネル駆動回路に並列に連結されることができる。
パネル駆動回路は同じ表示モジュールCBを構成する複数の表示パネルPNLのそれぞれに独立的に備えられることができる。パネル駆動回路は、ケーブルCBLを介してタイミング制御部TCONに連結されたソースプリント基板SPCB、ソースプリント基板SPCBに実装されたメモリ回路MEM、ソースプリント基板SPCBと表示パネルPNLとを電気的に連結する導電性フィルムCOF、導電性フィルムCOF上に接合されたデータドライバーSIC、ソースプリント基板SPCBに電気的に連結されたゲートドライバー及び電源回路などを含むことができる。
メモリ回路MEMはパネル特性を有している非揮発性メモリであり、ガンマセッティングのための補正値、ピクセル間の駆動特性偏差/カラー偏差を補償するための第1補償値、隣接した表示パネルPNL間の境界部偏差を補償するための第2補償値、及び各種の画質及び駆動制御データを含むフラッシュメモリ及び/またはEEPROMであることができる。ここで、大容量データはフラッシュメモリに保存され、低容量データはEEPROMに保存されることができる。
タイミング制御部TCONは第1インターフェース回路IF1を介して伝達された制御命令信号によってパネル駆動回路を動作させ、制御命令信号に対応するターゲット動作を実行し、ターゲット動作の実行結果を含む制御応答信号を生成することができる。ターゲット動作は、リセット、ミュート(暗転)、APL(Average Picture Level)レンジ変更、ガンマ変更、画質補償値アップデート、ファームウェアアップデートなどを含むことができる。ターゲット動作は、制御命令データを特定のメモリに書き込んで(write)保存する動作と、制御実行データを特定のメモリから読み出す(read-out)動作とをさらに含むことができる。
タイミング制御部TCONは、第1インターフェース回路IF1を介して伝達された映像データを表示パネルPNLに書き込むためにパネル駆動回路の動作を制御することができる。
図3及び図4はマイクロLED基盤の表示パネルを示す図である。そして、図5は表示パネルに備えられた一ピクセルの概略的な等価回路図である。
図3及び図4を参照すると、表示パネルPNLのそれぞれには入力映像を再現するためのピクセルアレイが形成される。ピクセルアレイには多数のピクセルが配置されるとともに、前記ピクセルを駆動するための信号配線が配置されることができる。このような信号配線は、データ電圧Vdataをピクセルに供給するためのデータラインDLと、ゲート信号GSIGをピクセルに供給するためのゲートラインGLと、電源電圧をピクセルに供給するための電源ラインとを含むことができる。
ピクセルのそれぞれは、マイクロLEDチップμLED chipを発光素子ELとして含むことができる。マイクロLEDチップμLED chipは、TFT(Thin Film Transistor)バックプレーン(Backplane)上に位置する赤色チップμLED chip_R、緑色チップμLED chip_G、及び青色チップμLED chip_Bを含むことができる。Rピクセルは赤色チップμLED chip_Rを発光素子ELとして含み、Gピクセルは緑色チップμLED chip_Gを発光素子ELとして含み、Bピクセルは青色チップμLED chip_Bを発光素子ELとして含む。
マイクロLEDチップμLED chipはR/G/Bドナー(donor)から転写されることによってTFTバックプレーン上に搭載されることができる。赤色チップμLED chip_RはRドナーR Donorから転写され、緑色チップμLED chip_GはGドナーG Donorから転写され、青色チップμLED chip_BはBドナーB Doorから転写されることができる。転写技術は、静電気力、レーザー、速度依存的粘着力、荷重依存的粘着力などを用いることができる。転写技術はこれに限定されず、電磁気力による磁気組立を用いることもできる。
TFTバックプレーンは、効率的な駆動のために、アクティブマトリックス構造になることができる。TFTバックプレーン上で、データラインDLとゲートラインGLと電源ラインとの交差によってピクセルを定義することができる。
複数のピクセルが単一の単位ピクセルを構成することができる。例えば、ゲートラインGLの延長方向またはデータラインDLの延長方向に沿って、隣接して配置されたR(赤色)、G(緑色)、及びB(青色)ピクセルが単一の単位ピクセルを構成することができる。
図5に示すように、一ピクセルPXLは、発光素子EL、駆動TFT DT、及びノード回路NCONを含むことができる。
ノード回路NCONはゲートラインGL及びデータラインDLと連結されることができる。ノード回路NCONは、データラインDLからデータ電圧Vdataを受け、ゲートラインGLからゲート信号GSIGを受ける。ノード回路NCONは、ゲート信号GSIGと同期してデータ電圧Vdataを駆動TFT DTのゲート電極に印加することにより、駆動TFT DTのゲート-ソース間の電圧を駆動電流の生成条件に合うようにセッティングすることができる。ノード回路NCONは、駆動TFT DTの閾値電圧及び/または電子移動度をセンシングして駆動TFT DTのゲート電圧を補償する内部補償回路を含むことができる。
駆動TFT DTは、ゲート-ソース間の電圧に対応して駆動電流を生成する駆動素子である。駆動TFT DTのゲート電極はノード回路NCONに連結され、第1電極(ドレイン電極)は高電位ピクセル電源VDDに連結され、第2電極(ソース電極)は発光素子ELに連結されることができる。
発光素子ELは駆動TFT DTから入力される駆動電流に対応する強度で発光する発光素子である。発光素子ELは無機発光層を含むマイクロ発光ダイオードで具現されることもできる。発光素子ELの第1電極は駆動TFT DTに連結され、第2電極は低電位ピクセル電源VSSに連結される。
このような一ピクセルPXLの連結構成及び動作は一例示であるだけであるので、本発明の技術的思想はこれに限定されない。例えば、駆動TFT DTとノード回路NCONはPMOSを基にして具現されることができ、NMOSを基にして具現されることもできる。また、ノード回路NCONに連結されたゲートラインGLは複数であることができる。
図6は1単位ピクセルの構成例を示す図である。
図6を参照すると、発光素子ELの転写不良による収率減少を減らすために、表示パネルPNLにおいて1単位ピクセルUPを構成する4個のピクセルPRa、PRb、PG、PBが6個の発光素子ELを含むことができる。
1単位ピクセルUPを構成する4個のピクセルPRa、PRb、PG、PBは互いに異なるデータラインDLに連結され、同じゲートラインGLに連結されることができる。4個のピクセルPRa、PRb、PG、PBに含まれた6個の発光素子ELは、2個のRチップ、2個のGチップ、及び2個のBチップを含む。
GチップとBチップは低電流密度で光効率が良いので、収率向上のために2個ずつ並列駆動されることができる。一方、Rチップは低電流密度で光効率が良くないので、高電流密度のために1個ずつ独立駆動(または分離駆動)されることができる。
2個のRチップは、メインRチップとリダンダンシーRチップとを含む。メインRチップはR1ピクセルPRaの発光素子ELになり、リダンダンシーRチップはR2ピクセルPRbの発光素子ELになる。R1ピクセルPRaはRを表現するためのメインピクセルになり、R2ピクセルPRbはRを表現するためのリダンダンシーピクセルになる。R1ピクセルPRaとR2ピクセルPRbの中でいずれか一つのみ駆動されても1単位ピクセルUPでR表現が可能であるので収率が向上することができる。
2個のGチップはメインGチップとリダンダンシーGチップとを含み、GピクセルPGの発光素子ELになる。GピクセルPG内で、駆動TFT DTと低電位ピクセル電源VSSとの間で2個のGチップが並列に連結される。並列に接続された2個のGチップの中でいずれか一つのみ駆動されてもGピクセルPGが正常に動作可能であるので収率が向上することができる。
2個のBチップはメインBチップとリダンダンシーBチップとを含み、BピクセルPBの発光素子ELになる。BピクセルPB内で、駆動TFT DTと低電位ピクセル電源VSSとの間で2個のBチップが並列に連結される。並列に接続された2個のBチップの中でいずれか一つのみ駆動されてもBピクセルPBが正常に動作可能であるので収率が向上することができる。
図7a、図7b及び図8は1単位ピクセルUPに含まれた同色のメインピクセルとリダンダンシーピクセルの交互駆動例を示す図である。図7a、図7b、及び図8ではRピクセルPRa、PRbを例として説明する。
1単位ピクセルUP内で、GピクセルPGとBピクセルPBは継続的にオン駆動されるのに対して、2個のRピクセルPRa、PRbは高電流密度のために選択的にオン駆動されることができる。
RピクセルPRa、PRbは、メインピクセルPRaとリダンダンシーピクセルPRbとを含む。選択的なオン駆動方法は、メインピクセルPRaとリダンダンシーピクセルPRbのうちで相対的に光効率が良いピクセルを駆動する第1方案と、メインピクセルPRaとリダンダンシーピクセルPRbとを交互に駆動する第2方案とがある。
第1方案は、光効率がもっと良いピクセルを選択するための精密な輝度測定プロセスが必要であってタックタイム(Tack Time)が増加し、すべての単位ピクセルを対象としなければならないので、選択マップデータの容量が大きいし、選択マップデータの伝送及び処理に関連した諸般リソースが増加するので、考慮しにくい。
本実施例は、前記第1方案の問題点を解決するために、第2方案の交互駆動を提案する。交互駆動によって、メインピクセルPRaとリダンダンシーピクセルPRbとは一定時間を周期として交互にオン駆動される。
メインピクセルPRaとリダンダンシーピクセルPRbとは一定時間を周期として交互にオン駆動され、かつピクセル行単位で反対に交互に駆動されることにより、表示画面内でチェック柄(または格子柄)を形成することができる。
例えば、奇数フレームにおいて、図7aのように奇数番目ローラインに位置するメインピクセルPRaと偶数番目ローラインに位置するリダンダンシーピクセルPRbとがオン駆動され、奇数番目ローラインに位置するリダンダンシーピクセルPRbと偶数番目ローラインに位置するメインピクセルPRaとはオフ駆動されることができる。
一方、偶数フレームにおいて、図7bのように奇数番目ローラインに位置するメインピクセルPRaと偶数番目ローラインに位置するリダンダンシーピクセルPRbとがオフ駆動され、奇数番目ローラインに位置するリダンダンシーピクセルPRbと偶数番目ローラインに位置するメインピクセルPRaとはオン駆動されることができる。
交互駆動の際、認知的輝度(cognitive luminance)は互いに相補的にオン/オフされるメインピクセルPRaとリダンダンシーピクセルPRbとの輝度和になる。一定のリフレッシュレート(またはフレーム周波数)以上で交互駆動による画面フリッカーは認知されない。
図9a及び図9bは特定位置の1単位ピクセルにおいてメインピクセルPRaが欠陥ピクセルであり、リダンダンシーピクセルPRbが正常ピクセルである場合、交互駆動及び代替オン駆動を示す図である。
欠陥ピクセルは正常な輝度具現が不可能であるので、暗点処理(常時オフ駆動)されるピクセルを意味する。欠陥ピクセルの位置は輝度測定プロセスによって予め検出されて欠陥マップに保存されることができる。欠陥ピクセルは正常ピクセルと比較するときに暗点であり、容易に区分される。よって、欠陥ピクセルの位置を探す輝度測定プロセスは前述したピクセル選択用の輝度測定プロセスに比べてタックタイム(Tack Time)の面でもっと有利である。一画面内で欠陥ピクセルは多くないので、欠陥ピクセルの位置に関連した欠陥マップの容量が少ない。よって、前述した選択マップデータと比較するとき、欠陥マップデータの伝送及び処理に関連した諸般リソースは大きくない。
欠陥ピクセルは常時オフ駆動されるので、交互駆動による一定時間ごとに1単位ピクセルで特定の色(例えば、R)を暗点化することができる。
図9aは、図7aのように奇数番目ローラインに位置するメインピクセルPRaと偶数番目ローラインに位置するリダンダンシーピクセルPRbとがオン駆動され、奇数番目ローラインに位置するリダンダンシーピクセルPRbと偶数番目ローラインに位置するメインピクセルPRaとはオフ駆動される場合である。そして、図9bは、図7bのように奇数番目ローラインに位置するメインピクセルPRaと偶数番目ローラインに位置するリダンダンシーピクセルPRbとがオフ駆動され、奇数番目ローラインに位置するリダンダンシーピクセルPRbと偶数番目ローラインに位置するメインピクセルPRaとはオン駆動される場合である。
例えば、特定の位置(Column#2、Row#2)の第1単位ピクセルUP1で、メインピクセルPRaが欠陥ピクセルであり、リダンダンシーピクセルPRbが正常ピクセルである場合、図9aの奇数フレームではリダンダンシーピクセルPRbがオン駆動されるので、第1単位ピクセルUP1は奇数フレームのうちにRピクセルは暗点化せずに赤色を表現することができる。また、第1単位ピクセルUP1でメインピクセルPRaはオフ駆動であるので問題にならない。
しかし、図9bは偶数フレームのうちに第1単位ピクセルUP1でメインピクセルPRaオン駆動され、リダンダンシーピクセルPRbがオフ駆動でなければならない場合であり、第1単位ピクセルUP1のメインピクセルPRaが欠陥ピクセルであり、リダンダンシーピクセルPRbもオフ駆動されるので、第1単位ピクセルUP1のRピクセルPRa、PRbは偶数フレームのうちに暗点化する。
このような暗点化を防止するために、本実施例は、偶数フレームで第1単位ピクセルUP1のメインピクセルPRa(すなわち、欠陥ピクセル)と隣り合うRピクセルを代替オン駆動させることにより、メインピクセルPRaのオフによる輝度損失を補償する。代替オン駆動される隣接したRピクセルは偶数フレームで元々オフ駆動されなければならないピクセルであるので、このRピクセルが代替オン駆動されてもそれによる輝度歪みが発生しない。
説明の便宜上、図9bの第1単位ピクセルUP1内で欠陷があるメインピクセルPRaが第1ピクセルP1で、代替オン駆動されるリダンダンシーピクセルPRbが第2ピクセルP2で示される。そして、追加的に、代替オン駆動される隣接したRピクセルが第3~第5ピクセルP3、P4、P5で示される。第3ピクセルP3は第1単位ピクセルUP1とカラム方向の上側に隣接して位置する第2単位ピクセルUP2のメインピクセルPRaである。第4ピクセルP4は第1単位ピクセルUP1とカラム方向の下側に隣接して位置する第3単位ピクセルUP3のメインピクセルPRaである。第5ピクセルP5は第1単位ピクセルUP1とロー方向の左側に隣接して位置する第4単位ピクセルUP4のリダンダンシーピクセルPRbである。一方、図9bには単位ピクセルのうちでRピクセルPRa、PRbのみが示され、G、Bピクセルは省略された。省略されたG、Bピクセルは各カラムごとに位置してRピクセルPRa、PRbと一緒に1単位ピクセルを構成することができる。G、Bピクセルは特許請求の範囲で第6及び第7ピクセルであることができる。
図9bを参照すると、偶数フレームのうちに欠陥ピクセルである第1ピクセルP1がオフ駆動され、第2ピクセルP2、第3ピクセルP3、第4ピクセルP4、及び第5ピクセルP5が代替オン駆動される。仮に、第1ピクセルP1が欠陷のない正常ピクセルであれば、第2ピクセルP2、第3ピクセルP3、第4ピクセルP4、及び第5ピクセルP5は偶数フレームでオフ駆動されなければならないピクセルである。
第1ピクセルP1と第2ピクセルP2とは同じゲートラインに連結され、隣接したデータラインに個別的に連結されて独立駆動されるピクセルである。第1ピクセルP1は第1データラインに連結されることができ、第2ピクセルP2は第2データラインに連結されることができる。第3ピクセルP3と第4ピクセルP4とは第1データラインに連結され、それぞれ第1ピクセルP1とカラムの方向に隣接して位置することができる。第5ピクセルP5は第1ピクセルP1とゲートラインを共有し、G、Bピクセル(すなわち、第6及び第7ピクセル)を挟んで第1ピクセルP1に隣接して位置することができる。R、G、Bピクセルの位置はこれに限定されない。
また、偶数フレームのうち、代替オン駆動されるピクセルP2、P3、P4、P5に配分される輝度配分率が第1ピクセルP1との距離によって異なるように設定されることができる。第1ピクセルP1との距離は第2ピクセルP2で一番近く、第3ピクセルP3及び第4ピクセルP4でその次に近く、第5ピクセルP5で一番遠い。よって、輝度配分率は第2ピクセルP2で一番大きく、第3ピクセルP3及び第4ピクセルP4でその次に大きく、第5ピクセルP5で一番小さい。例えば、第1ピクセルP1で具現されるべき輝度が100nitの場合、代替オン駆動によって第2ピクセルP2が50nitの輝度を、第3ピクセルP3及び第4ピクセルP4のそれぞれが20nitの輝度を、そして第5ピクセルP5が10nitの輝度を担当することができる。
交互駆動条件の下で代替オン駆動されるピクセルP2、P3、P4、P5の時間的/空間的位置と輝度配分率は表示パネル上で欠陥ピクセルの位置によって異なることができる。このためには、交互駆動のためのピクセルマップが予め設定されていなければならなく、代替オン駆動のための欠陥マップが予め設定されていなければならない。そして、ピクセルマップと欠陥マップに基づく映像データの変調過程がなければならない。輝度配分率のための映像データの変調動作はタイミング制御部またはデータドライバーで遂行されることができる。
代替オン駆動されるピクセルP2、P3、P4、P5は偶数フレームで元々オフ駆動されなければならないピクセルであるので、偶数フレームのうちに輝度配分のための補償階調のみを表現するだけである。よって、偶数フレームで代替オン駆動によって元の映像が歪む問題が発生しない。
図10a及び図10bは特定位置の1単位ピクセルにおいてメインピクセルとリダンダンシーピクセルとが共に欠陥ピクセルの場合、交互駆動及び代替オン駆動を示す図である。図10aは、図7aのように奇数番目ローラインに位置するメインピクセルPRaと偶数番目ローラインに位置するリダンダンシーピクセルPRbとがオン駆動され、奇数番目ローラインに位置するリダンダンシーピクセルPRbと偶数番目ローラインに位置するメインピクセルPRaとはオフ駆動される場合である。そして、図10bは、図7bのように奇数番目ローラインに位置するメインピクセルPRaと偶数番目ローラインに位置するリダンダンシーピクセルPRbとがオフ駆動され、奇数番目ローラインに位置するリダンダンシーピクセルPRbと偶数番目ローラインに位置するメインピクセルPRaとはオン駆動される場合である。
欠陥ピクセルは常時オフ駆動されるので、メインピクセルとリダンダンシーピクセルとが共に欠陥ピクセルの場合、1単位ピクセルで特定の色(例えば、R)を暗点化することができる。
例えば、特定位置(Column#2、Row#2)の第1単位ピクセルUP1でメインピクセルPRaとリダンダンシーピクセルPRbとが共に欠陥ピクセルの場合、図10aの奇数フレームと図10bの偶数フレームでRピクセルPRa、PRbが続いて暗点化する。
このような暗点化を防止するために、本実施例は、奇数フレームでオン駆動しなければならないリダンダンシーピクセルPRb(すなわち、欠陥ピクセル)と隣り合う第2~第4単位ピクセルUPの一部のRピクセルを代替オン駆動させることにより、リダンダンシーピクセルPRbのオフによる輝度損失を補償する。代替オン駆動されるRピクセルは奇数フレームで元々オフ駆動されなければならないピクセルであるので、このRピクセルで代替オン駆動による輝度歪みが発生しない。
説明の便宜上、図10aの第1単位ピクセルUP1内で欠陷のあるメインピクセルPRaとリダンダンシーピクセルPRbとがそれぞれ第1ピクセルP1と第2ピクセルP2とで示される。そして、代替オン駆動される隣接したRピクセルが第3~第5ピクセルP3、P4、P5として示される。第3ピクセルP3は第1単位ピクセルUP1とカラム方向の上側に隣接して位置する第2単位ピクセルUP2のリダンダンシーピクセルPRbである。第4ピクセルP4は第1単位ピクセルUP1とカラム方向の下側に隣接して位置する第3単位ピクセルUP3のリダンダンシーピクセルPRbである。第5ピクセルP5は第1単位ピクセルUP1とロー方向の右側に隣接して位置する第4単位ピクセルUP4のメインピクセルPRaである。一方、図10aには各単位ピクセルのうちでRピクセルPRa、PRbのみが示され、G、Bピクセルは省略された。省略されたG、Bピクセルは各カラムごとに位置してRピクセルPRa、PRbと一緒に1単位ピクセルを構成することができる。G、Bピクセルは特許請求の範囲で第6及び第7ピクセルであることができる。
図10aを参照すると、奇数フレームのうちに欠陥ピクセルである第1及び第2ピクセルP1、P2がオフ駆動され、第3ピクセルP3、第4ピクセルP4、及び第5ピクセルP5が代替オン駆動される。仮に、第2ピクセルP2が欠陷のない正常ピクセルであれば、第3ピクセルP3、第4ピクセルP4、及び第5ピクセルP5は奇数フレームでオフ駆動されなければならないピクセルである。
第1ピクセルP1と第2ピクセルP2とは同じゲートラインに連結され、隣接したデータラインに個別的に連結されて独立駆動されるピクセルである。第1ピクセルP1は第1データラインに連結されることができ、第2ピクセルP2は第2データラインに連結されることができる。第3ピクセルP3と第4ピクセルP4とは第2データラインに連結され、それぞれ第2ピクセルP2とカラムの方向に隣接して位置することができる。第5ピクセルP5は第2ピクセルP2とゲートラインを共有し、G、Bピクセル(すなわち、第6及び第7ピクセル)を挟んで第2ピクセルP2に隣接して位置することができる。R、G、Bピクセルの位置はこれに限定されない。
奇数フレームのうち、代替オン駆動されるピクセルP3、P4、P5に配分される輝度配分率は第2ピクセルP2との距離によって異なるように設定されることができる。第2ピクセルP2との距離は第3ピクセルP3及び第4ピクセルP4で相対的にもっと近く、第5ピクセルP5で相対的にもっと遠い。よって、輝度配分率は第3ピクセルP3及び第4ピクセルP4で相対的にもっと大きく、第5ピクセルP5で相対的にもっと小さい。例えば、第2ピクセルP2で具現されるべき輝度が100nitの場合、代替オン駆動によって第3ピクセルP3及び第4ピクセルP4のそれぞれが40nitの輝度を、そして第5ピクセルP5が20nitの輝度を担当することができる。
図10bを参照すると、本実施例は、偶数フレームでメインピクセルPRa(すなわち、欠陥ピクセル)と隣り合うRピクセルを代替オン駆動させることにより、メインピクセルPRaのオフによる輝度損失を補償する。代替オン駆動される隣接したRピクセルは偶数フレームで元々オフ駆動されなければならないピクセルであるので、このRピクセルで代替オン駆動による輝度歪みが発生しない。
説明の便宜上、図10bの第1単位ピクセルUP1内で欠陷のあるメインピクセルPRaとリダンダンシーピクセルPRbとがそれぞれ第1ピクセルP1と第2ピクセルP2とで示される。そして、代替オン駆動される隣接したRピクセルが第3~第5ピクセルP3、P4、P5で示される。第3ピクセルP3は第1単位ピクセルUP1とカラム方向の上側に隣接して位置する第2単位ピクセルUP2のメインピクセルPRaである。第4ピクセルP4は第1単位ピクセルUP1とカラム方向の下側に隣接して位置する第3単位ピクセルUP3のメインピクセルPRaである。第5ピクセルP5は第1単位ピクセルUP1とロー方向の左側に隣接して位置する第4単位ピクセルUP4のリダンダンシーピクセルPRbである。一方、図10bには、各単位ピクセルのうちでRピクセルPRa、PRbのみが示され、G、Bピクセルは省略された。省略されたG、Bピクセルは各カラムごとに位置してRピクセルPRa、PRbと一緒に1単位ピクセルを構成することができる。G、Bピクセルは特許請求の範囲で第6及び第7ピクセルであることができる。
図10bを参照すると、偶数フレームのうちに欠陥ピクセルである第1及び第2ピクセルP1、P2がオフ駆動され、第3ピクセルP3、第4ピクセルP4、及び第5ピクセルP5が代替オン駆動される。仮に、第1ピクセルP1が欠陷のない正常ピクセルであれば、第3ピクセルP3、第4ピクセルP4、及び第5ピクセルP5は偶数フレームでオフ駆動されなければならないピクセルである。
第1ピクセルP1と第2ピクセルP2とは同じゲートラインに連結され、隣接したデータラインに個別的に連結されて独立駆動されるピクセルである。第1ピクセルP1は第1データラインに連結されることができ、第2ピクセルP2は第2データラインに連結されることができる。第3ピクセルP3と第4ピクセルP4とは第1データラインに連結され、それぞれ第1ピクセルP1とカラムの方向に隣接して位置することができる。第5ピクセルP5は第1ピクセルP1とゲートラインを共有し、G、Bピクセル(すなわち、第6及び第7ピクセル)を挟んで第1ピクセルP1に隣接して位置することができる。R、G、Bピクセルの位置はこれに限定されない。
偶数フレームのうち、代替オン駆動されるピクセルP3、P4、P5に配分される輝度配分率が第1ピクセルP1との距離によって異なるように設定されることができる。第1ピクセルP1との距離は第3ピクセルP3及び第4ピクセルP4で相対的にもっと近く、第5ピクセルP5で相対的にもっと遠い。よって、輝度配分率は第3ピクセルP3及び第4ピクセルP4で相対的にもっと大きく、第5ピクセルP5で相対的にもっと小さい。例えば、第2ピクセルP2で具現されるべき輝度が100nitの場合、代替オン駆動によって第3ピクセルP3及び第4ピクセルP4のそれぞれが40nitの輝度を、そして第5ピクセルP5が20nitの輝度を担当することができる。
このような交互駆動条件の下で代替オン駆動されるピクセルP3、P4、P5の時間的/空間的位置と輝度配分率は表示パネル上で欠陥ピクセルの位置によって異なることができる。このためには、交互駆動のためのピクセルマップが予め設定されていなければならなく、代替オン駆動のための欠陥マップが予め設定されていなければならない。そして、ピクセルマップと欠陥マップに基づく映像データの変調過程がなければならない。輝度配分率のための映像データの変調動作はタイミング制御部またはデータドライバーで実行されることができる。
一方、図10aの代替オン駆動されるピクセルP3、P4、P5は奇数フレームで元々オフ駆動されなければならないピクセルであるので、奇数フレームのうちに輝度配分のための補償階調のみを表現するだけである。よって、奇数フレームで代替オン駆動によって元の映像が歪む問題が発生しない。
また、図10bの代替オン駆動されるピクセルP3、P4、P5は偶数フレームで元々オフ駆動されなければならないピクセルであるので、偶数フレームのうちに輝度配分のための補償階調のみを表現するだけである。よって、偶数フレームで代替オン駆動によって元の映像が歪む問題が発生しない。
図11~図15bは本発明の一実施例によるタイミング制御部及びデータドライバーの構成を示す図である。
図11~図15bを参照すると、輝度配分率に基づく映像データの変調動作がタイミング制御部TCONで実行されることができる。
タイミング制御部TCONは、映像処理部、メモリ、マップ生成回路、ピクセルセレクター、欠陥セレクター、及び出力回路を含むことができる。
映像処理部は、各種の画質補償処理が完了した映像データをR、G、B直列体系(例えば、R 10bits、G 10bits、B 10bits)に変換するとともに、R、G、B映像データに対応するラインカウント情報(CNT)及びフレームカウント情報(CNT)を生成する。
メモリはカメラなどに基づく輝度測定プロセスによって得られた欠陥ピクセルの位置座標情報を保存する。ここで、欠陥ピクセルは特定の色(例えば、R)のピクセルを対象とする。
マップ生成回路は、映像処理部から入力されるライン/フレームカウント情報(CNT)に基づいて図12のようなピクセルマップを生成する。ピクセルマップはR映像データを交互駆動用Rピクセルとマッチングさせるためのものである。マップ生成回路は、メモリに保存された欠陥ピクセルの位置座標情報を参照して図13のような欠陥マップを生成する。欠陥マップは欠陥ピクセルの位置を示す。
ピクセルセレクターは、ピクセルマップに基づいてR、G、B映像データを交互駆動用Ra、Rb、G、B映像データ(Ra 10bits、Rb 10bits、G 10bits、B 10bits)に変換する。
欠陥セレクターは、欠陥マップに基づいてRa、Rb、G、B映像データを代替オン駆動の可能なRa’、Rb’、G、B映像データ(Ra’ 10bits、Rb’ 10bits、G 10bits、B 10bits)に変調する。
このために、欠陥セレクターは、図14のように、マルチプレクサーMUX、欠陥分析部、ルックアップテーブルLUT、及びデータ変調回路を含むことができる。マルチプレクサーMUXは、ピクセルマップに基づいてRa及びRbを選択的に出力する。欠陥分析部は、欠陥マップに基づいて欠陥ピクセルと隣り合うピクセルの輝度配分率を決定するための欠陥優先順位を設定する。欠陥優先順位は欠陥ピクセルとの離隔距離が近いほど高く、反対の場合に低い。ルックアップテーブルLUTには欠陥優先順位による輝度配分率情報が予め保存されている。データ変調回路は、Ra、Rb映像データをルックアップテーブルの輝度配分率が反映されたRa’、Rb’に変調する。一方、図15a及び図15bには、図9a及び図9bの交番及び代替駆動によるピクセルマップ及び欠陥マップが例示されている。
出力回路は、40ビットのRa’、Rb’、G、B映像データを内部インターフェース回路を介してデータドライバーSICに出力する。
データドライバーSICのデジタル/アナログ変換器DACは、Ra’、Rb’、G、B映像データをガンマ補償電圧に変換してRa’、Rb’、G、Bデータ電圧を生成する。デジタル/アナログ変換器DACは、Ra’、Rb’、G、Bデータ電圧をデータラインDLを介してメインピクセルPRa、リダンダンシーピクセルPRb、GピクセルPG、及びBピクセルPBに供給する。
図16及び図17は本発明の他の実施例によるタイミング制御部及びデータドライバーの構成を示す図である。図16は、図11と比較するとき、タイミング制御部TCONとデータドライバーSICとの間のデータ伝送量が減少する利点がある。
図16及び図17を参照すると、輝度配分率に基づく映像データの変調動作がデータドライバーSICで実行されることができる。
タイミング制御部TCONは、映像処理部、メモリ、マップ生成回路、及び出力回路を含むことができる。
映像処理部は、各種の画質補償処理が完了した映像データをR、G、B直列体系(例えば、R 10bits、G 10bits、B 10bits)に変換するとともに、R、G、B映像データに対応するラインカウント情報(CNT)及びフレームカウント情報(CNT)を生成する。
メモリは、カメラなどによる輝度測定プロセスによって得られた欠陥ピクセルの位置座標情報を保存する。ここで、欠陥ピクセルは特定の色(例えば、R)のピクセルを対象とする。
マップ生成回路は、映像処理部から入力されるライン/フレームカウント情報(CNT)に基づいて図12のようなピクセルマップ(2bits)を生成する。ピクセルマップはR映像データを交互駆動用Rピクセルとマッチングさせるためのものである。マップ生成回路は、メモリに保存された欠陥ピクセルの位置座標情報を参照して図13のような欠陥マップ(2bits)を生成する。欠陥マップは欠陥ピクセルの位置を示す。
出力回路は、30ビットのR、G、B映像データ及び2ビットの欠陥マップを内部インターフェース回路を介してデータドライバーSICに出力する。内部インターフェース回路を介してデータドライバーSICに出力される伝送データパケットのデータ領域には、図17のように、R、G、B映像データ及び欠陥マップを含む32ビット情報を含むことができる。この場合、2ビットのピクセルマップはRa及びRbと共通するので、伝送データパケットのコントロール領域に含まれて伝送されることができる。
データドライバーSICは、ピクセルセレクター、欠陥セレクター、デジタル/アナログ変換器DACなどを含むことができる。
ピクセルセレクター、欠陥セレクター、及びデジタル/アナログ変換器DACの動作は図11に基づいて説明したものと実質的に同様である。
以上で説明した内容から、当業者であれば本発明の技術思想を逸脱しない範疇内で多様な変更及び修正が可能であろう。したがって、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって決定されなければならないであろう。
PRa メインピクセル
PRb リダンダンシーピクセル
P3、P4、P5 代替オン駆動ピクセル
PRb リダンダンシーピクセル
P3、P4、P5 代替オン駆動ピクセル
Claims (19)
- 第1データラインに連結されて独立駆動される第1色の発光素子を有する第1ピクセルと、
前記第1データラインと隣り合う第2データラインに連結されて独立駆動される前記第1色の発光素子を有する第2ピクセルとを含み、
前記第1ピクセル及び前記第2ピクセルは第1単位ピクセル内に含まれ、
前記第1ピクセル及び前記第2ピクセルは一定時間を周期として交互にオン駆動される、表示装置。 - 前記第1ピクセル及び前記第2ピクセルが共に正常ピクセルの場合、
第1周期の間、前記第1ピクセルがオフ駆動され、前記第2ピクセルがオン駆動され、
前記第1周期に引き続く第2周期の間、前記第1ピクセルがオン駆動され、前記第2ピクセルがオフ駆動される、請求項1に記載の表示装置。 - 前記第1ピクセルが欠陥ピクセルであり、前記第2ピクセルが正常ピクセルである場合、
前記第2周期の間、前記第1ピクセルがオフ駆動され、前記第2ピクセルが代替オン駆動される、請求項2に記載の表示装置。 - 前記第2周期の間、前記第1データラインと連結されて前記第1ピクセルと隣り合う第3ピクセル及び第4ピクセルがさらに代替オン駆動され、
前記第3ピクセル及び前記第4ピクセルのそれぞれは独立駆動される前記第1色の発光素子を有し、
前記第3ピクセルは前記第1単位ピクセルと第1側に隣り合う第2単位ピクセル内に含まれ、
前記第4ピクセルは前記第1単位ピクセルと第2側に隣り合う第3単位ピクセル内に含まれる、請求項3に記載の表示装置。 - 前記第2周期の間、前記第1ピクセルとゲートラインを共有し、前記第1ピクセルと隣り合う第5ピクセルがさらに代替オン駆動され、
前記第5ピクセルは独立駆動される前記第1色の発光素子を有し、
前記第5ピクセルは前記第1単位ピクセルと第3側に隣り合う第4単位ピクセル内に含まれる、請求項4に記載の表示装置。 - 前記第2周期の間に前記第1ピクセルで具現されるべき輝度が、前記第2周期の間に前記代替オン駆動される前記第2ピクセル、前記第3ピクセル、前記第4ピクセル及び前記第5ピクセルにそれぞれ配分される、請求項5に記載の表示装置。
- 前記第2周期の間に前記代替オン駆動される前記第2ピクセル、前記第3ピクセル、前記第4ピクセル及び前記第5ピクセルに配分される輝度配分率のそれぞれが前記第1ピクセルとの距離によって異なる、請求項6に記載の表示装置。
- 前記輝度配分率は前記第2ピクセルで一番大きく、前記第3ピクセル及び前記第4ピクセルでその次に大きく、前記第5ピクセルで一番小さい、請求項7に記載の表示装置。
- 前記第1ピクセル及び前記第2ピクセルが共に欠陥ピクセルの場合、
前記第1周期の間、前記第1ピクセル及び前記第2ピクセルが共にオフ駆動され、前記第2データラインと連結されて前記第2ピクセルと隣り合う第3ピクセル及び第4ピクセルが代替オン駆動され、
前記第3ピクセル及び前記第4ピクセルのそれぞれは独立駆動される前記第1色の発光素子を有し、
前記第3ピクセルは前記第1単位ピクセルと第1側に隣り合う第2単位ピクセル内に含まれ、
前記第4ピクセルは前記第1単位ピクセルと第2側に隣り合う第3単位ピクセル内に含まれる、請求項2に記載の表示装置。 - 前記第1周期の間、前記第1ピクセル及び前記第2ピクセルとゲートラインを共有し、前記第2ピクセルと隣り合う第5ピクセルがさらに代替オン駆動され、
前記第5ピクセルは独立駆動される前記第1色の発光素子を有し、
前記第5ピクセルは前記第1単位ピクセルと第3側に隣り合う第4単位ピクセル内に含まれる、請求項9に記載の表示装置。 - 前記第1周期の間に前記第2ピクセルで具現されるべき輝度が、前記第1周期の間に前記代替オン駆動される前記第3ピクセル、前記第4ピクセル及び前記第5ピクセルにそれぞれ配分される、請求項10に記載の表示装置。
- 前記第1周期の間に前記代替オン駆動される前記第3ピクセル、前記第4ピクセル及び前記第5ピクセルに配分される輝度配分率のそれぞれが前記第2ピクセルとの距離によって異なる、請求項11に記載の表示装置。
- 前記輝度配分率は前記第3ピクセル及び前記第4ピクセルで相対的にもっと大きく、前記第5ピクセルで相対的にもっと小さい、請求項12に記載の表示装置。
- 前記第1ピクセル及び前記第2ピクセルが共に欠陥ピクセルの場合、
前記第2周期の間、前記第1ピクセル及び前記第2ピクセルが共にオフ駆動され、前記第1データラインと連結されて前記第1ピクセルと隣り合う第3ピクセル及び第4ピクセルが代替オン駆動され、
前記第3ピクセル及び前記第4ピクセルのそれぞれは独立駆動される前記第1色の発光素子を有し、
前記第3ピクセルは前記第1単位ピクセルと第1側に隣り合う第2単位ピクセル内に含まれ、
前記第4ピクセルは前記第1単位ピクセルと第2側に隣り合う第3単位ピクセル内に含まれる、請求項2に記載の表示装置。 - 前記第2周期の間、前記第1ピクセル及び前記第2ピクセルとゲートラインを共有して前記第1ピクセルと隣り合う第5ピクセルがさらに代替オン駆動され、
前記第5ピクセルは独立駆動される前記第1色の発光素子を有し、
前記第5ピクセルは前記第1単位ピクセルと第3側に隣り合う第4単位ピクセル内に含まれる、請求項14に記載の表示装置。 - 前記第2周期の間に前記第1ピクセルで具現されるべき輝度が、前記第2周期の間に前記代替オン駆動される前記第3ピクセル、前記第4ピクセル及び前記第5ピクセルにそれぞれ配分される、請求項15に記載の表示装置。
- 前記第2周期の間に前記代替オン駆動される前記第3ピクセル、前記第4ピクセル及び前記第5ピクセルに配分される輝度配分率のそれぞれが前記第1ピクセルとの距離によって異なる、請求項16に記載の表示装置。
- 前記輝度配分率は前記第3ピクセル及び前記第4ピクセルで相対的にもっと大きく、前記第5ピクセルで相対的にもっと小さい、請求項17に記載の表示装置。
- 前記第2データラインと隣り合う第3データラインに連結されて並列駆動される第2色の第1発光素子及び第2発光素子を有する第6ピクセルと、
前記第3データラインと隣り合う第4データラインに連結されて並列駆動される第3色の第1発光素子及び第2発光素子を有する第7ピクセルとをさらに含み、
前記第6ピクセル及び前記第7ピクセルは前記第1単位ピクセル内に含まれる、請求項1に記載の表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210194674A KR20230103648A (ko) | 2021-12-31 | 2021-12-31 | 표시장치 |
KR10-2021-0194674 | 2021-12-31 | ||
JP2022172894A JP7439211B2 (ja) | 2021-12-31 | 2022-10-28 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022172894A Division JP7439211B2 (ja) | 2021-12-31 | 2022-10-28 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024056866A true JP2024056866A (ja) | 2024-04-23 |
Family
ID=86992090
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022172894A Active JP7439211B2 (ja) | 2021-12-31 | 2022-10-28 | 表示装置 |
JP2024020012A Pending JP2024056866A (ja) | 2021-12-31 | 2024-02-14 | 表示装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022172894A Active JP7439211B2 (ja) | 2021-12-31 | 2022-10-28 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230215344A1 (ja) |
JP (2) | JP7439211B2 (ja) |
KR (1) | KR20230103648A (ja) |
CN (1) | CN116416923A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11977807B2 (en) * | 2021-12-31 | 2024-05-07 | Lg Display Co., Ltd. | Tiling display apparatus |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4679242B2 (ja) | 2005-05-25 | 2011-04-27 | 三洋電機株式会社 | 表示装置 |
KR100952814B1 (ko) * | 2008-06-18 | 2010-04-14 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
JP2010020154A (ja) | 2008-07-11 | 2010-01-28 | Canon Inc | 発光表示装置およびその駆動方法 |
JP2013120321A (ja) | 2011-12-08 | 2013-06-17 | Sony Corp | 表示装置および電子機器 |
CN105144387B (zh) | 2013-03-15 | 2018-03-13 | 苹果公司 | 具有冗余方案的发光二极管显示器和利用集成的缺陷检测测试来制造发光二极管显示器的方法 |
KR102072678B1 (ko) * | 2013-07-09 | 2020-02-04 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102148487B1 (ko) * | 2014-05-08 | 2020-08-26 | 엘지디스플레이 주식회사 | 유기 전계 발광 표시 장치 및 그의 리페어 방법 |
KR102150039B1 (ko) | 2014-07-14 | 2020-09-01 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
US10354591B2 (en) * | 2017-05-27 | 2019-07-16 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Pixel driving circuit, repair method thereof and display device |
CN107507568B (zh) | 2017-08-24 | 2019-08-13 | 深圳市华星光电半导体显示技术有限公司 | 一种oled像素电路及减缓oled器件老化的方法 |
KR102550325B1 (ko) * | 2017-12-20 | 2023-06-30 | 엘지디스플레이 주식회사 | 마이크로led 표시장치 및 그 구동방법 |
-
2021
- 2021-12-31 KR KR1020210194674A patent/KR20230103648A/ko unknown
-
2022
- 2022-10-26 US US17/974,449 patent/US20230215344A1/en active Pending
- 2022-10-28 JP JP2022172894A patent/JP7439211B2/ja active Active
- 2022-10-31 CN CN202211348234.6A patent/CN116416923A/zh active Pending
-
2024
- 2024-02-14 JP JP2024020012A patent/JP2024056866A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230215344A1 (en) | 2023-07-06 |
JP7439211B2 (ja) | 2024-02-27 |
KR20230103648A (ko) | 2023-07-07 |
CN116416923A (zh) | 2023-07-11 |
JP2023099447A (ja) | 2023-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112634832B (zh) | 一种显示面板、驱动方法及显示装置 | |
CN114830218A (zh) | 显示模块及其驱动方法 | |
JP2006018297A (ja) | 逆多重化装置および逆多重化装置を用いる表示装置,逆多重化装置を用いる表示装置の表示パネルとその駆動方法 | |
CN109872684B (zh) | 一种显示面板、显示装置和显示面板的驱动方法 | |
JP2006058886A (ja) | 発光表示装置の表示データ用メモリ管理方法 | |
JP2024056866A (ja) | 表示装置 | |
JP2006018232A (ja) | 表示装置,表示パネルおよび表示装置の駆動方法 | |
US11217147B2 (en) | Display device and light-emitting control circuit thereof, driving method | |
US11663982B2 (en) | Display device | |
US20080007573A1 (en) | Display device and display system employing same | |
KR20220048220A (ko) | 표시패널과 이를 이용한 표시장치 | |
KR102335811B1 (ko) | 발광 다이오드 디스플레이 장치 | |
US20180059464A1 (en) | Electro-optical device, electronic apparatus, and control method of electro-optical device | |
US11574603B2 (en) | Display device having a plurality of sub data lines connected to a plurality of subpixels | |
KR102683915B1 (ko) | 발광표시장치 및 이의 구동방법 | |
KR20230103287A (ko) | 표시 장치 | |
US20230217709A1 (en) | Display Apparatus, Display Panel and Electronic Apparatus | |
WO2023058571A1 (ja) | 表示装置 | |
US20240127746A1 (en) | Light-emitting display device | |
KR20240102184A (ko) | 표시장치 | |
KR20240082703A (ko) | 디스플레이 장치 및 디스플레이 구동 방법 | |
KR20230096492A (ko) | 표시 장치 및 이의 구동 방법 | |
KR20240076091A (ko) | 표시장치와 그 구동 방법 | |
KR20230086084A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240222 |