KR20240082703A - 디스플레이 장치 및 디스플레이 구동 방법 - Google Patents

디스플레이 장치 및 디스플레이 구동 방법 Download PDF

Info

Publication number
KR20240082703A
KR20240082703A KR1020220166607A KR20220166607A KR20240082703A KR 20240082703 A KR20240082703 A KR 20240082703A KR 1020220166607 A KR1020220166607 A KR 1020220166607A KR 20220166607 A KR20220166607 A KR 20220166607A KR 20240082703 A KR20240082703 A KR 20240082703A
Authority
KR
South Korea
Prior art keywords
scan signal
scan
subpixel
line
sensing
Prior art date
Application number
KR1020220166607A
Other languages
English (en)
Inventor
김혁준
정상구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220166607A priority Critical patent/KR20240082703A/ko
Publication of KR20240082703A publication Critical patent/KR20240082703A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 개시의 실시예들은 디스플레이 장치 및 디스플레이 구동 방법에 관한 것으로서, 더욱 상세하게는, 제 1 방향으로 배열된 복수의 서브픽셀이 하나의 서브픽셀 라인을 형성하며, 각 서브픽셀 라인은 제 1 스캔 신호가 인가되는 제 1 스캔 그룹과 제 2 스캔 신호가 인가되는 제 2 스캔 그룹으로 구분되는 디스플레이 패널; 상기 디스플레이 패널의 일측에 배치되어, 상기 제 1 스캔 신호 및 상기 제 2 스캔 신호를 공급하는 게이트 구동 회로; 하나의 데이터 라인에 연결된 두 개의 서브픽셀에 데이터 전압을 동시에 공급하는 데이터 구동 회로; 및 하나의 프레임 내에서 상기 제 1 스캔 신호의 주사 순서와 상기 제 2 스캔 신호의 주사 순서가 상이하도록 상기 게이트 구동 회로를 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치를 제공할 수 있다.

Description

디스플레이 장치 및 디스플레이 구동 방법{DISPLAY DEVICE AND DISPLAY DRIVING METHOD}
본 개시의 실시예들은 서브픽셀의 특성값을 센싱하는 과정에서 발생하는 휘도 편차를 감소시킬 수 있는 디스플레이 장치 및 디스플레이 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 다양한 요구가 증가하고 있으며, 액정 디스플레이, 유기 발광 디스플레이 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.
이러한 디스플레이 장치 중 유기 발광 디스플레이 장치는 스스로 발광하는 유기 발광 다이오드를 이용함으로써, 응답 속도가 빠르고 명암비, 발광 효율, 휘도 및 시야각 등에서 장점이 존재한다.
디스플레이 장치는 디스플레이 패널에 배열된 다수의 서브픽셀(Subpixel) 각각에 배치된 발광 소자와 구동 트랜지스터를 포함하고, 발광 소자에 흐르는 전압 제어를 통해 발광 소자를 발광시킴으로써 각각의 서브픽셀이 나타내는 휘도를 제어하며 이미지를 표시할 수 있다.
디스플레이 패널의 서브픽셀에 배치된 구동 트랜지스터 및 발광 소자는 각기 고유한 특성값을 갖는다. 예를 들어, 구동 트랜지스터는 문턱 전압, 이동도 등의 고유한 특성값을 갖고, 발광 소자는 문턱 전압 등의 고유한 특성값을 갖는다.
이러한 구동 트랜지스터와 발광 소자는 구동 시간에 따라 열화(Degradation)가 진행되어, 고유한 특성값이 변할 수 있다. 특히, 각 서브픽셀마다 구동 시간의 차이가 있기 때문에, 이로 인해, 서브픽셀에 포함된 구동 트랜지스터와 발광 소자 간의 특성값 변화 정도가 다를 수 있다. 따라서, 구동 시간이 경과함에 따라 서브픽셀의 특성값에 편차가 발생하게 되어 서브픽셀들 간의 휘도 편차가 발생할 수 있다.
이러한 서브픽셀들 간의 휘도 편차는 디스플레이 패널의 휘도 균일도를 저하시키고, 결국에는 영상 품질의 저하를 발생시키는 주요 요인이 될 수 있다.
이에, 서브픽셀들 간의 휘도 편차를 보상해주기 위한 다양한 보상 기술이 개발되었다. 이러한 보상 기술들의 경우, 서브픽셀들 간의 휘도 편차를 확인하기 위하여, 서브픽셀들 각각에 포함된 구동 트랜지스터와 발광 소자에 대한 특성값을 센싱하는 과정이 필요하다.
특히, 디스플레이 장치는 디스플레이 구동 동작이 진행되는 과정에서 구동 트랜지스터 또는 발광 소자의 전기적 특성이 계속해서 변하기 때문에, 특성값에 대한 보상 성능을 높이기 위해서는 디스플레이 구동 동작이 진행되는 과정에 실시간으로 특성값의 변화를 보상해 주는 것이 바람직하다.
종래의 실시간 보상 기술은 영상을 표시하는 액티브 기간을 제외한 수직 블랭크 기간에서 특정 게이트 라인의 서브픽셀에 대한 특성값 센싱 동작을 수행한다. 따라서, 실시간 센싱 동작이 진행되는 게이트 라인의 서브픽셀은 센싱 동작을 위해 수직 블랭크 기간에서 영상 데이터에 의한 발광을 멈춘다. 그리고 실시간 센싱 동작이 완료되면, 영상 데이터가 다시 인가된다.
이 과정에서, 게이트 라인마다 센싱 스캔 신호가 인가되는 시점이 다르기 때문에, 서브픽셀의 발광 후 실시간 센싱 동작이 시작되는 시간 간격이 상이하게 되어 휘도 편차가 발생하게 된다.
특히, 최근에는 데이터 라인을 구동하는 소스 구동 집적회로의 수를 감소시킬 수 있도록, 하나의 데이터 라인을 통해 두 개의 서브픽셀을 구동하는 더블 레이트 구동 (Double Rate Driving; DRD) 동작이 가능한 구조가 적용되고 있다.
이러한 더블 레이트 구동 구조의 경우에는 스캔 신호가 인가되는 게이트 라인의 구조가 복잡해지기 때문에, 서브픽셀의 특성값을 실시간으로 센싱하는 과정에서 휘도 편차를 보상하기 더욱 어려워지는 문제가 있다.
이에, 본 개시의 발명자들은 서브픽셀의 특성값을 실시간으로 센싱하는 과정에서, 게이트 라인의 위치에 따라 나타나는 휘도 편차를 감소시킬 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 발명하였다.
본 개시의 실시예들은 프레임 내의 임의의 기간에 특성값에 대한 실시간 센싱 동작과 디스플레이 구동 동작을 연속적으로 진행함으로써, 게이트 라인의 위치에 따라 나타나는 휘도 편차를 감소시킬 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
또한, 본 개시의 실시예들은 더블 레이트 구동 구조에서, 제 1 스캔 신호 라인에 인가되는 제 1 스캔 신호의 주사 순서와 제 2 스캔 신호 라인에 인가되는 제 2 스캔 신호의 주사 순서를 상이하게 함으로써, 서브픽셀 라인의 위치에 따라 나타나는 휘도 편차를 감소시킬 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
본 개시의 실시예들은 제 1 방향으로 배열된 복수의 서브픽셀이 하나의 서브픽셀 라인을 형성하며, 각 서브픽셀 라인은 제 1 스캔 신호가 인가되는 제 1 스캔 그룹과 제 2 스캔 신호가 인가되는 제 2 스캔 그룹으로 구분되는 디스플레이 패널과, 디스플레이 패널의 일측에 배치되어, 제 1 스캔 신호 및 제 2 스캔 신호를 공급하는 게이트 구동 회로와, 하나의 데이터 라인에 연결된 두 개의 서브픽셀에 데이터 전압을 동시에 공급하는 데이터 구동 회로와, 하나의 프레임 내에서 제 1 스캔 신호의 주사 순서와 제 2 스캔 신호의 주사 순서가 상이하도록 게이트 구동 회로를 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치를 제공할 수 있다.
본 개시의 실시예들은 제 1 방향으로 배열된 복수의 서브픽셀이 하나의 서브픽셀 라인을 형성하며, 각 서브픽셀 라인은 제 1 스캔 신호가 인가되는 제 1 스캔 그룹과 제 2 스캔 신호가 인가되는 제 2 스캔 그룹으로 구분되는 디스플레이 패널을 구동하는 방법에 있어서, 하나의 프레임 내에서 제 1 방향으로 제 1 스캔 신호를 주사하는 단계와, 제 1 스캔 신호의 주사 후, 제 1 방향과 반대의 제 2 방향으로 제 2 스캔 신호를 주사하는 단계를 포함하는 디스플레이 구동 방법을 제공할 수 있다.
본 개시의 실시예들에 의하면, 서브픽셀의 특성값을 실시간으로 센싱하는 과정에서, 게이트 라인의 위치에 따라 나타나는 휘도 편차를 감소시킬 수 있는 효과가 있다.
또한, 본 개시의 실시예들에 의하면, 프레임 내의 임의의 기간에 특성값에 대한 실시간 센싱 동작과 디스플레이 구동 동작을 연속적으로 진행함으로써, 게이트 라인의 위치에 따라 나타나는 휘도 편차를 감소시킬 수 있는 효과가 있다.
또한, 본 개시의 실시예들에 의하면, 더블 레이트 구동 구조에서, 제 1 스캔 신호 라인에 인가되는 제 1 스캔 신호의 주사 순서와 제 2 스캔 신호 라인에 인가되는 제 2 스캔 신호의 주사 순서를 상이하게 함으로써, 서브픽셀 라인의 위치에 따라 나타나는 휘도 편차를 감소시킬 수 있는 효과가 있다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 2는 본 개시의 실시예들에 따른 디스플레이 장치의 시스템 예시 도면이다.
도 3은 본 개시의 실시예들에 따른 디스플레이 장치의 서브픽셀 회로를 예시로 나타낸 도면이다.
도 4는 본 개시의 실시예들에 따른 디스플레이 장치의 보상 회로를 예시로 나타낸 도면이다.
도 5는 본 개시의 실시예들에 따른 디스플레이 장치에 있어서, 구동 트랜지스터의 특성값 중에서 이동도 센싱을 위한 신호 타이밍 다이어그램을 예시로 나타낸 도면이다.
도 6은 본 개시의 실시예들에 따른 디스플레이 장치의 제 1 구동 방식을 위한 구조를 예시로 나타낸 도면이다.
도 7은 본 개시의 실시예들에 따른 디스플레이 장치의 제2 구동 방식을 위한 구조를 예시로 나타낸 도면이다.
도 8은 블랭크 기간에 서브픽셀의 특성값을 센싱하는 경우의 신호 파형도를 예시로 나타낸 도면이다.
도 9는 본 개시의 실시예들에 따른 더블 레이트 구동 구조의 디스플레이 장치에서, 서브픽셀의 특성값에 대한 실시간 센싱 동작을 예시로 나타낸 신호 파형도이다.
도 10은 더블 레이트 구동 구조의 디스플레이 장치에서, 제 1 스캔 신호와 제 2 스캔 신호의 주사 순서를 동일하게 하는 경우의 스캔 신호 파형도를 예시로 나타낸 도면이다.
도 11은 본 개시의 실시예들에 따른 더블 레이트 구동 구조의 디스플레이 장치에서, 제 1 스캔 신호와 제 2 스캔 신호의 주사 순서를 상이하게 하는 경우의 스캔 신호 파형도를 예시로 나타낸 도면이다.
도 12는 본 개시의 실시예들에 따른 더블 레이트 구동 구조의 디스플레이 장치에서, 프레임마다 제 1 스캔 그룹에 인가되는 제 1 스캔 신호의 주사 순서를 변경하는 경우를 예시로 나타낸 신호 파형도이다.
이하, 본 개시의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명한다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 디스플레이 패널(110) 및 디스플레이 패널(110)을 구동하기 위한 구동 회로를 포함할 수 있다.
디스플레이 패널(110)은 영상이 표시되는 표시 영역(DA)과 영상이 표시되지 않는 비표시 영역(NDA)을 포함할 수 있다. 디스플레이 패널(110)은 영상 표시를 위하여 다수의 서브픽셀(SP)을 포함할 수 있다. 예를 들어, 다수의 서브픽셀(SP)은 표시 영역(DA)에 배치될 수 있다. 경우에 따라, 비표시 영역(NDA)에 적어도 하나의 서브픽셀(SP)이 배치될 수도 있다. 비표시 영역(NDA)에 배치되는 적어도 하나의 서브픽셀(SP)은 더미 서브픽셀이라고도 한다.
디스플레이 패널(110)은 다수의 서브픽셀(SP)을 구동하기 위한 다수의 신호 배선들을 포함할 수 있다. 예를 들어, 다수의 신호 배선들은 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)을 포함할 수 있다. 신호 배선들은 서브픽셀(SP)의 구조에 따라, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)과 다른 신호 배선들을 더 포함할 수도 있다. 예를 들어, 다른 신호 배선들은 구동 전압 라인 및 기준 전압 라인 등을 포함할 수 있다.
다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)은 서로 교차할 수 있다. 다수의 데이터 라인(DL) 각각은 제 1 방향으로 연장되면서 배치될 수 있다. 다수의 게이트 라인(GL) 각각은 제 2 방향으로 연장되면서 배치될 수 있다. 여기서, 제 1 방향은 칼럼(Column) 방향이고 제 2 방향은 로우(Row) 방향일 수 있다. 본 명세서에서, 칼럼(Column) 방향과 로우(Row) 방향은 상대적인 것이다. 예를 들어, 칼럼 방향은 세로 방향이고 로우 방향은 가로 방향일 수 있다. 다른 예를 들어, 칼럼 방향은 가로 방향이고 로우 방향은 세로 방향일 수도 있다.
구동 회로는 다수의 데이터 라인(DL)을 구동하기 위한 데이터 구동 회로(130) 및 다수의 게이트 라인들(GL)을 구동하기 위한 게이트 구동 회로(120)를 포함할 수 있다. 구동 회로는 데이터 구동 회로(130) 및 게이트 구동 회로(120)를 제어하기 위한 타이밍 컨트롤러(140)를 더 포함할 수도 있다.
데이터 구동 회로(130)는 다수의 데이터 라인(DL)을 구동하기 위한 회로이고, 다수의 데이터 라인(DL)으로 영상 신호에 해당하는 데이터 신호(데이터 전압이라고도 함)을 출력할 수 있다. 게이트 구동 회로(120)는 다수의 게이트 라인(GL)을 구동하기 위한 회로이고, 게이트 신호들을 생성하여 다수의 게이트 라인(GL)으로 게이트 신호들을 출력할 수 있다.
타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어할 수 있다. 타이밍 컨트롤러(140)는, 외부에서 입력되는 입력 영상 데이터를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 데이터 구동 회로(130)에 공급할 수 있다.
타이밍 컨트롤러(140)는, 입력 영상 데이터와 함께, 디스플레이 구동 제어 신호들을 외부의 호스트 시스템(200)으로부터 수신할 수 있다. 예를 들어, 디스플레이 구동 제어 신호들은 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE: Data Enable), 클럭 신호 등을 포함할 수 있다.
타이밍 컨트롤러(140)는, 호스트 시스템(200)에서 입력된 디스플레이 구동 제어 신호들에 기초하여, 데이터 구동 제어 신호(DCS) 및 게이트 구동 제어 신호(GCS)를 생성할 수 있다. 타이밍 컨트롤러(140)는, 데이터 구동 제어 신호(DCS)를 데이터 구동 회로(130)에 공급함으로써, 데이터 구동 회로(130)의 구동 동작 및 구동 타이밍을 제어할 수 있다. 타이밍 컨트롤러(140)는, 게이트 구동 제어 신호(GCS)를 게이트 구동 회로(120)에 공급함으로써, 게이트 구동 회로(120)의 구동 동작 및 구동 타이밍을 제어할 수 있다.
데이터 구동 회로(130)는 하나 이상의 소스 구동 집적 회로(SDIC: Source Driving Integrated Circuit)를 포함할 수 있다. 각 소스 구동 집적 회로(SDIC)는 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼 등을 포함할 수 있다. 각 소스 구동 집적 회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
예를 들어, 각 소스 구동 집적 회로(SDIC)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 디스플레이 패널(110)과 연결되거나, 칩 온 글래스(COG: Chip On Glass) 또는 칩 온 패널(COP: Chip On Panel) 방식으로 디스플레이 패널(110)의 본딩 패드에 연결되거나, 칩 온 필름(COF: Chip On Film) 방식으로 구현되어 디스플레이 패널(110)과 연결될 수 있다.
게이트 구동 회로(120)는 타이밍 컨트롤러(140)의 제어에 따라, 턴-온 레벨 전압의 게이트 신호를 출력하거나 턴-오프 레벨 전압의 게이트 신호를 출력할 수 있다. 게이트 구동 회로(120)는 다수의 게이트 라인(GL)으로 턴-온 레벨 전압의 게이트 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동할 수 있다.
게이트 구동 회로(120)는 테이프 오토메티드 본딩(TAB) 방식으로 디스플레이 패널(110)과 연결되거나, 칩 온 글래스(COG) 또는 칩 온 패널(COP) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF) 방식에 따라 디스플레이 패널(110)과 연결될 수 있다. 또는, 게이트 구동 회로(120)는 게이트 인 패널(GIP: Gate In Panel) 타입으로 디스플레이 패널(110)의 비표시 영역(NDA)에 형성될 수 있다. 게이트 구동 회로(120)는 기판 상에 배치되거나 기판에 연결될 수 있다. 즉, 게이트 구동 회로(120)는 GIP 타입인 경우 기판의 비표시 영역(NDA)에 배치될 수 있다. 게이트 구동 회로(120)는 칩 온 글래스(COG) 타입, 칩 온 필름(COF) 타입 등인 경우 기판에 연결될 수 있다.
한편, 데이터 구동 회로(130) 및 게이트 구동 회로(120) 중 적어도 하나의 구동 회로는 표시 영역(DA)에 배치될 수도 있다. 예를 들어, 데이터 구동 회로(130) 및 게이트 구동 회로(120) 중 적어도 하나의 구동 회로는 서브픽셀들(SP)과 중첩되지 않게 배치될 수도 있고, 서브픽셀(SP)과 일부 또는 전체가 중첩되게 배치될 수도 있다.
데이터 구동 회로(130)는 디스플레이 패널(110)의 일 측(예: 상측 또는 하측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동 회로(130)는 디스플레이 패널(110)의 양측(예: 상측과 하측)에 모두 연결되거나, 디스플레이 패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
게이트 구동 회로(120)는 디스플레이 패널(110)의 일측(예: 좌측 또는 우측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동 회로(120)는 디스플레이 패널(110)의 양측(예: 좌측과 우측)에 모두 연결되거나, 디스플레이 패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
타이밍 컨트롤러(140)는, 데이터 구동 회로(130)와 별도의 부품으로 구현될 수도 있고, 또는 데이터 구동 회로(130)와 함께 통합되어 집적 회로로 구현될 수 있다. 타이밍 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 컨트롤러(Controller)이거나, 타이밍 컨트롤러를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어 장치일 수 있으며, 또는 제어 장치 내 회로일 수도 있다. 타이밍 컨트롤러(140)는, IC(Integrated Circuit), FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.
타이밍 컨트롤러(140)는 인쇄 회로 기판, 연성 인쇄 회로 등에 실장 되고, 인쇄 회로 기판, 연성 인쇄 회로 등을 통해 데이터 구동 회로(130) 및 게이트 구동 회로(120)와 전기적으로 연결될 수 있다. 타이밍 컨트롤러(140)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동 회로(130)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS(Low Voltage Differential Signaling) 인터페이스, EPI 인터페이스, SP(Serial Peripheral Interface) 등을 포함할 수 있다.
본 개시의 실시예들에 따른 디스플레이 장치(100)는 디스플레이 패널(110)이 자체적으로 발광하는 자체 발광 디스플레이 장치일 수 있다. 본 개시의 실시예들에 따른 디스플레이 장치(100)가 자체 발광 디스플레이 장치인 경우, 다수의 서브픽셀(SP) 각각은 발광 소자를 포함할 수 있다. 예를 들어, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 발광 소자가 유기 발광 다이오드(OLED: Organic Light Emitting Diode)로 구현된 유기 발광 디스플레이 장치일 수 있다. 다른 예를 들어, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 발광 소자가 무기물 기반의 발광 다이오드로 구현된 무기 발광 디스플레이 장치일 수 있다. 또 다른 예를 들어, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 발광 소자가 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum Dot)으로 구현된 퀀텀닷 디스플레이 장치일 수 있다.
도 2는 본 개시의 실시예들에 따른 디스플레이 장치의 시스템 예시 도면이다.
도 2를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 데이터 구동 회로(130)가 다양한 방식들(TAB, COG, COF 등) 중에서 COF (Chip On Film) 방식으로 구현되고, 게이트 구동 회로(120)가 다양한 방식들(TAB, COG, COF, GIP 등) 중에서 GIP (Gate In Panel) 형태로 구현된 경우를 나타낸 것이다.
게이트 구동 회로(120)가 GIP 형태로 구현되는 경우, 게이트 구동 회로(120)에 포함된 복수의 게이트 구동 집적 회로(GDIC)는 디스플레이 패널(110)의 베젤 영역에 직접 형성될 수 있다. 이 때, 게이트 구동 집적 회로(GDIC)는 베젤 영역에 배치된 게이트 구동 관련 신호 배선을 통해, 스캔 신호의 생성에 필요한 각종 신호(클럭, 게이트 하이 신호, 게이트 로우 신호 등)를 공급받을 수 있다.
마찬가지로, 데이터 구동 회로(130)에 포함된 하나 이상의 소스 구동 집적 회로(SDIC)는 각각 소스 필름(SF) 상에 실장될 수 있으며, 소스 필름(SF)의 일측은 디스플레이 패널(110)과 전기적으로 연결될 수 있다. 또한, 소스 필름(SF)의 상부에는 소스 구동 집적 회로(SDIC)와 디스플레이 패널(110)을 전기적으로 연결하기 위한 배선들이 배치될 수 있다.
이러한 디스플레이 장치(100)는 복수의 소스 구동 집적 회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해서, 적어도 하나의 소스 인쇄 회로 기판(Source Printed Circuit Board; SPCB)과, 제어 부품들 및 각종 전기 장치들을 실장하기 위한 컨트롤 인쇄 회로 기판(Control Printed Circuit Board; CPCB)을 포함할 수 있다.
이 때, 적어도 하나의 소스 인쇄 회로 기판(SPCB)에는 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)의 타측이 연결될 수 있다. 즉, 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)은 일측이 디스플레이 패널(110)과 전기적으로 연결되고, 타측이 소스 인쇄 회로 기판(SPCB)과 전기적으로 연결될 수 있다.
컨트롤 인쇄 회로 기판(CPCB)에는 타이밍 컨트롤러(140)와 파워 관리 회로(150)가 실장될 수 있다. 타이밍 컨트롤러(140)는 데이터 구동 회로(130) 및 게이트 구동 회로(120)의 동작을 제어할 수 있다. 파워 관리 회로(150)는 디스플레이 패널(110), 데이터 구동 회로(130), 및 게이트 구동 회로(120) 등으로 구동 전압이나 전류를 공급할 수도 있고, 공급되는 전압이나 전류를 제어할 수 있다.
적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있으며, 연결 부재는 예를 들어, 플렉서블 인쇄 회로(Flexible Printed Circuit; FPC), 플렉서블 플랫 케이블(Flexible Flat Cable; FFC) 등으로 이루어질 수 있다. 또한, 적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 하나의 인쇄 회로 기판으로 통합되어 구현될 수도 있다.
디스플레이 장치(100)는 컨트롤 인쇄 회로 기판(CPCB)과 전기적으로 연결된 세트 보드(Set Board, 170)를 더 포함할 수 있다. 이 때, 세트 보드(170)는 파워 보드(Power Board)라고 할 수도 있다. 이러한 세트 보드(170)에는 디스플레이 장치(100)의 전체 파워를 관리하는 메인 파워 관리 회로(160)가 존재할 수 있다. 메인 파워 관리 회로(160)는 파워 관리 회로(150)와 연동될 수 있다.
위와 같은 구성으로 이루어진 디스플레이 장치(100)의 경우, 구동 전압은 세트 보드(170)에서 발생되어 컨트롤 인쇄 회로 기판(CPCB) 내의 파워 관리 회로(150)로 전달된다. 파워 관리 회로(150)는 디스플레이 구동 또는 특성값 센싱에 필요한 구동 전압을 플렉서블 인쇄 회로(FPC), 또는 플렉서블 플랫 케이블(FFC)을 통해 소스 인쇄 회로 기판(SPCB)으로 전달한다. 소스 인쇄 회로 기판(SPCB)으로 전달된 구동 전압은 소스 구동 집적 회로(SDIC)를 통해 디스플레이 패널(110) 내의 특정 서브픽셀(SP)을 발광하거나 센싱하기 위해 공급된다.
이 때, 디스플레이 장치(100) 내의 디스플레이 패널(110)에 배열된 각 서브픽셀(SP)은 발광 소자와, 이를 구동하기 위한 구동 트랜지스터 등의 회로 소자로 구성될 수 있다.
각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다
도 3은 본 개시의 실시예들에 따른 디스플레이 장치의 서브픽셀 회로를 예시로 나타낸 도면이다.
도 3을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)의 서브픽셀 회로는 하나 이상의 트랜지스터와 커패시터를 포함할 수 있으며, 발광 소자가 배치될 수 있다.
예를 들어, 서브픽셀 회로는 구동 트랜지스터(DRT), 스캔 트랜지스터(SCT), 센싱 트랜지스터(SENT), 스토리지 커패시터(Cst), 및 발광 소자(ED)를 포함할 수 있다.
구동 트랜지스터(DRT)는 제 1 노드(N1), 제 2 노드(N2), 및 제 3 노드(N3)를 가진다. 구동 트랜지스터(DRT)의 제 1 노드(N1)는 스캔 트랜지스터(SCT)가 턴-온 되면, 데이터 라인(DL)을 통해 데이터 구동 회로(130)로부터 데이터 전압(Vdata)이 인가되는 게이트 노드일 수 있다.
구동 트랜지스터(DRT)의 제 2 노드(N2)는 발광 소자(ED)의 애노드(Anode) 전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다.
구동 트랜지스터(DRT)의 제 3 노드(N3)는 구동 전압(EVDD)이 인가되는 구동 전압 라인(DVL)과 전기적으로 연결되며, 드레인 노드 또는 소스 노드일 수 있다.
이 때, 디스플레이 구동 기간에는 구동 전압 라인(DVL)으로 영상을 디스플레이 하는데 필요한 구동 전압(EVDD)이 공급될 수 있는데, 예를 들어, 영상을 디스플레이 하는데 필요한 구동 전압(EVDD)은 27V일 수 있다.
스캔 트랜지스터(SCT)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결되며, 게이트 라인(GL)이 게이트 노드에 연결되어 게이트 라인(GL)을 통해 공급되는 스캔 신호(SCAN)에 따라 동작한다. 또한, 스캔 트랜지스터(SCT)가 턴-온되는 경우에는 데이터 라인(DL)을 통해 공급되는 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 게이트 노드에 전달함으로써, 구동 트랜지스터(DRT)의 동작을 제어하게 된다.
센싱 트랜지스터(SENT)는 구동 트랜지스터(DRT)의 제 2 노드(N2)와 기준 전압 라인(RVL) 사이에 전기적으로 연결되며, 게이트 라인(GL)을 통해 공급되는 센스 신호(SENSE)에 따라 동작한다. 센싱 트랜지스터(SENT)가 턴-온되는 경우에는 기준 전압 라인(RVL)을 통해 공급되는 기준 전압(Vref)이 구동 트랜지스터(DRT)의 제 2 노드(N2)에 전달된다.
즉, 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)를 제어함으로써, 구동 트랜지스터(DRT)의 제 1 노드(N1) 전압과 제 2 노드(N2) 전압을 제어하게 되고, 이로 인해 발광 소자(ED)를 구동하기 위한 전류가 공급될 수 있도록 한다.
이러한 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)의 게이트 노드는 하나의 게이트 라인(GL)에 함께 연결될 수도 있고, 서로 다른 게이트 라인(GL)에 연결될 수도 있다. 여기에서는 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)가 서로 다른 게이트 라인(GL)에 연결된 구조를 예시로 나타낸 것이며, 이 경우에는 서로 다른 게이트 라인(GL)을 통해 전달되는 스캔 신호(SCAN)와 센스 신호(SENSE)에 의해 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)를 독립적으로 제어할 수 있다.
반면, 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)가 하나의 게이트 라인(GL)에 연결된 경우에는 하나의 게이트 라인(GL)을 통해 전달되는 스캔 신호(SCAN) 또는 센스 신호(SENSE)에 의해 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)를 동시에 제어할 수 있으며, 서브픽셀(SP)의 개구율(aperture ratio)이 증가할 수 있다.
한편, 서브픽셀 회로에 배치되는 트랜지스터는 N형 트랜지스터뿐만 아니라 P형 트랜지스터로 이루어질 수 있는데, 여기에서는 N형 트랜지스터로 구성된 경우를 예시로 나타내고 있다.
스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제 2 노드(N2) 사이에 전기적으로 연결되며, 한 프레임 동안 데이터 전압(Vdata)을 유지시켜준다.
이러한 스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 유형에 따라 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제 3 노드(N3) 사이에 연결될 수도 있다. 발광 소자(ED)의 애노드 전극은 구동 트랜지스터(DRT)의 제 2 노드(N2)와 전기적으로 연결될 수 있으며, 발광 소자(ED)의 캐소드(Cathode) 전극으로 기저 전압(EVSS)이 인가될 수 있다.
여기에서, 기저 전압(EVSS)은 그라운드 전압이거나 그라운드 전압보다 높거나 낮은 전압일 수 있다. 또한, 기저 전압(EVSS)은 구동 상태에 따라 가변될 수 있으며, 예를 들어, 디스플레이 구동 시점의 기저 전압(EVSS)과 센싱 구동 시점의 기저 전압(EVSS)이 서로 다르게 설정될 수 있다.
스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)는 스캔 신호(SCAN) 및 센스 신호(SENSE)를 통해 제어되는 스위칭 트랜지스터라고 할 수 있다.
이 때, 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 특성값, 예를 들어, 문턱 전압이나 이동도를 효과적으로 센싱하기 위해서, 구동 트랜지스터(DRT)의 특성값 센싱 구간에 스토리지 커패시터(Cst)에 충전되는 전압에 의해 흐르는 전류를 측정하는 방법을 사용할 수 있는데, 이를 전류 센싱이라고 한다.
즉, 구동 트랜지스터(DRT)의 특성값 센싱 구간에 스토리지 커패시터(Cst)에 충전된 전압에 의해 흐르는 전류를 측정함으로써, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성값이나 특성값의 변화를 알아낼 수 있다.
이 때, 기준 전압 라인(RVL)은 기준 전압(Vref)을 전달해주는 역할 뿐만 아니라, 서브픽셀 내 구동 트랜지스터(DRT)의 특성값을 센싱하기 위한 센싱 라인의 역할도 하기 때문에, 기준 전압 라인(RVL)을 센싱 라인 또는 센싱 채널이라고 할 수도 있다.
이와 같이, 3개의 트랜지스터(DRT, SCT, SENT)와 1개의 커패시터(Cst)로 이루어지는 서브픽셀 회로를 3T1C 구조라고 할 수 있다. 서브픽셀 회로는 다양하게 변경될 수 있다. 예를 들어 센싱 트랜지스터(SENT)가 없이, 2개의 트랜지스터(DRT, SCT)와 1개의 커패시터(Cst)로 이루어지는 서브픽셀 회로는 2T1C 구조라고 할 수 있으며, 1개 이상의 트랜지스터와 1개 이상의 커패시터를 더 포함하도록 이루어질 수도 있다.
도 4는 본 개시의 실시예들에 따른 디스플레이 장치의 보상 회로를 예시로 나타낸 도면이다.
도 4를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 특성값 편차를 보상하기 위해서 각 구동 트랜지스터(DRT)의 특성값 변화를 센싱할 필요가 있다. 이를 위해서, 본 개시의 실시예들에 따른 디스플레이 장치(100)의 보상 회로는 3T1C 구조 또는 이에 기반하여 변형된 구조를 갖는 서브픽셀(SP)에 대하여 센싱 구간에 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성값 변화를 센싱하기 위한 구성들을 포함할 수 있다.
본 개시의 실시예들에 따른 디스플레이 장치(100)는 센싱 구간에서 기준 전압 라인(RVL)의 전압을 센싱하고, 센싱된 전압으로부터 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성 값 또는 특성 값의 변화를 알아낼 수 있다.
구체적으로, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서 구동 트랜지스터(DRT)의 특성값 변화는 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압(예: Vdata - Vth)으로 반영될 수 있다. 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압은 센싱 트랜지스터(SENT)가 턴-온 상태인 경우, 기준 전압 라인(RVL)의 전압에 대응될 수 있다. 또한, 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압에 의해, 기준 전압 라인(RVL) 상의 라인 커패시터(Cline)가 충전될 수 있으며, 충전된 라인 커패시터(Cline)에 의해 기준 전압 라인(RVL)은 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압에 대응되는 전압을 가질 수 있다.
본 개시의 실시예들에 따른 디스플레이 장치(100)의 보상 회로는 센싱 대상이 되는 서브픽셀(SP) 내의 스캔 트랜지스터(SCT) 및 센싱 트랜지스터(SENT)에 대한 온-오프를 제어하고, 데이터 전압(Vdata) 및 기준 전압(Vref)의 공급을 제어함으로써, 구동 트랜지스터(DRT)의 제 2 노드(N2)가 구동 트랜지스터(DRT)의 특성값(문턱전압, 이동도) 변화를 반영하는 상태가 되도록 구동할 수 있다.
본 개시의 실시예들에 따른 디스플레이 장치(100)의 보상 회로는 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압과 대응되는 기준 전압 라인(RVL)의 전압을 측정하여 디지털 값으로 변환하는 아날로그 디지털 컨버터(ADC)와, 특성값 센싱을 위한 스위치 회로(SAM, SPRE)를 포함할 수 있다.
센싱 구동을 제어하는 스위치 회로(SAM, SPRE)는 각 기준 전압 라인(RVL)과 기준 전압(Vref)이 공급되는 센싱 기준 전압 노드(Npres) 사이의 연결을 제어하는 센싱 기준 스위치(SPRE)와, 각 기준 전압 라인(RVL)과 아날로그 디지털 컨버터(ADC) 간의 연결을 제어하는 샘플링 스위치(SAM)를 포함할 수 있다. 여기에서, 센싱 기준 스위치(SPRE)는 센싱 구동을 제어하는 스위치이며, 센싱 기준 스위치(SPRE)에 의해 기준 전압 라인(RVL)으로 공급되는 기준 전압(Vref)은 센싱 기준 전압(VpreS)이 된다.
또한, 특성값 센싱을 위한 스위치 회로는 영상 구동을 제어하는 디스플레이 기준 스위치(RPRE)를 포함할 수 있다. 디스플레이 기준 스위치(RPRE)는 각 기준 전압 라인(RVL)과 기준 전압(Vref)이 공급되는 디스플레이 기준 전압 노드(Nprer) 사이의 연결을 제어할 수 있다. 디스플레이 기준 스위치(RPRE)는 디스플레이 구동 동작에 이용되는 스위치로서, 디스플레이 기준 스위치(RPRE)에 의해 기준 전압 라인(RVL)에 공급되는 기준 전압(Vref)은 디스플레이 기준 전압(VpreR)에 해당한다.
이 때, 센싱 기준 스위치(SPRE)와 디스플레이 기준 스위치(RPRE)는 별도로 구비될 수도 있고, 하나로 통합되어 구현될 수도 있을 것이다. 센싱 기준 전압(VpreS)과 디스플레이 기준 전압(VpreR)은 동일한 전압 값일 수도 있고, 다른 전압 값일 수도 있다.
본 개시의 실시예들에 따른 디스플레이 장치(100)의 보상 회로는 아날로그 디지털 컨버터(ADC)에서 출력되는 센싱 값을 저장하거나 기준 센싱 값을 미리 저장하고 있는 메모리(MEM), 및 센싱 값과 메모리(MEM)에 저장된 기준 센싱 값을 비교하여 특성 값의 편차를 보상하기 위한 보상 값을 산출하는 보상기(COMP)가 타이밍 컨트롤러(140)에 포함될 수 있다. 이 때, 보상기(COMP)에 의해 산출된 보상 값은 메모리(MEM)에 저장될 수 있다.
타이밍 컨트롤러(140)는 보상기(COM)에서 산출된 보상 값을 이용하여 데이터 구동 회로(130)에 공급할 디지털 신호 형태의 데이터 전압(Data)을 보상하고, 보상된 데이터 전압(Data_comp)을 데이터 구동 회로(130)로 출력할 수 있다. 이에 따라, 데이터 구동 회로(130)는 디지털 아날로그 컨버터(DAC)를 통해 보상된 데이터 전압(Data_comp)을 아날로그 신호 형태의 데이터 전압(Vdata_comp)으로 변환하고, 변환된 데이터 전압(Vdata_comp)을 출력 버퍼(BUF)를 통해 해당 데이터 라인(DL)으로 출력할 수 있다. 그 결과, 해당 서브픽셀(SP) 내의 구동 트랜지스터(DRT)에 대한 특성 값 편차가 보상될 수 있다.
한편, 데이터 구동 회로(130)는 래치 회로, 디지털 아날로그 컨버터(DAC), 및 출력 버퍼(BUF) 등을 포함하는 데이터 전압 출력 회로(400)를 포함할 수 있으며, 경우에 따라서는, 아날로그 디지털 컨버터(ADC) 및 각종 스위치들(SAM, SPRE, RPRE)을 더 포함할 수 있다. 반면, 아날로그 디지털 컨버터(ADC) 및 각종 스위치들(SAM, SPRE, RPRE)은 데이터 구동 회로(130)의 외부에 위치할 수도 있을 것이다.
또한, 보상기(COMP)는 타이밍 컨트롤러(140)의 외부에 존재할 수도 있지만, 타이밍 컨트롤러(140)의 내부에 포함될 수도 있으며, 메모리(MEM)는 타이밍 컨트롤러(140)의 외부에 위치할 수도 있고, 타이밍 컨트롤러(140)의 내부에 레지스터 형태로 구현될 수도 있을 것이다.
도 5는 본 개시의 실시예들에 따른 디스플레이 장치에 있어서, 구동 트랜지스터의 특성값 중에서 이동도 센싱을 위한 신호 타이밍 다이어그램을 예시로 나타낸 도면이다.
도 5를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서 구동 트랜지스터(DRT)의 이동도 센싱 동작은 초기화 단계(Initial), 트래킹 단계(Tracking), 및 샘플링 단계(Sampling)로 진행될 수 있다. 구동 트랜지스터(DRT)의 이동도는 일반적으로 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)를 개별적으로 턴-온 또는 턴-오프시킴으로써 센싱될 수 있다. 따라서, 이동도 센싱 동작은 2개의 게이트 라인(GL)을 통해 스캔 신호(SCAN)와 센스 신호(SENSE)를 스캔 트랜지스터(SCT)와 센싱 트랜지스터(SENT)에 개별적으로 인가하는 구조로 진행될 수 있다.
초기화 단계(Initial)에서는 턴-온 레벨의 스캔 신호(SCAN)에 의해 스캔 트랜지스터(SCT)가 턴-온 상태가 되며, 구동 트랜지스터(DRT)의 제 1 노드(N1)는 이동도 센싱을 위한 센싱 데이터 전압(Vdata_S)으로 초기화 된다. 또한, 턴-온 레벨의 센스 신호(SENSE)에 의해, 센싱 트랜지스터(SENT)가 턴-온 상태가 되고, 센싱 기준 스위치(SPRE)가 턴-온 된다. 이 상태에서, 구동 트랜지스터(DRT)의 제 2 노드(N2)는 센싱 기준 전압(VpreS)으로 초기화 된다.
트래킹 단계(Tracking)는 구동 트랜지스터(DRT)의 이동도를 트래킹하는 단계이다. 구동 트랜지스터(DRT)의 이동도는 구동 트랜지스터(DRT)의 전류 구동 능력을 나타낼 수 있는데, 트래킹 단계(Tracking)를 통해 구동 트랜지스터(DRT)의 이동도를 산출할 수 있는 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압을 트래킹 한다.
트래킹 단계(Tracking)에서는 턴-오프 레벨의 스캔 신호(SCAN)에 의해 스캔 트랜지스터(SCT)가 턴-오프 되고, 센싱 기준 스위치(SPRE)가 턴-오프 레벨로 트랜지션된다. 이로써, 구동 트랜지스터(DRT)의 제 1 노드(N1) 및 제 2 노드(N2)가 모두 플로팅 되어, 구동 트랜지스터(DRT)의 제 1 노드(N1) 및 제 2 노드(N2)의 전압이 모두 상승하게 된다. 특히, 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압은 센싱 기준 전압(VpreS)으로 초기화되었기 때문에, 센싱 기준 전압(VpreS)에서부터 상승하기 시작한다. 이 때, 센싱 트랜지스터(SENT)가 턴-온 되어 있기 때문에, 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압 상승은 기준 전압 라인(RVL)의 전압 상승으로 이어진다.
샘플링 단계(Sampling)에서는 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압이 상승하기 시작한 시점으로부터 미리 정해져 있는 일정 시간(Δt)이 경과한 시점에, 샘플링 스위치(SAM)가 턴-온 된다. 이 때, 아날로그 디지털 컨버터(ADC)는 샘플링 스위치(SAM)에 의해 연결된 기준 전압 라인(RVL)의 전압을 센싱하고, 센싱된 전압을 디지털 신호 형태의 센싱 값으로 변환할 수 있다. 여기에서, 아날로그 디지털 컨버터(ADC)에 의해 센싱된 전압은 센싱 기준 전압(VpreS)에서 일정 전압(ΔV)만큼 상승된 레벨(VpreS + ΔV)에 해당할 것이다.
보상기(COMP)는 아날로그 디지털 컨버터(ADC)에서 출력된 센싱 값을 토대로 해당 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 이동도를 파악할 수 있고, 이를 이용하여 구동 트랜지스터(DRT)의 편차를 보상해 줄 수 있다. 보상기(COMP)는 센싱 동작을 통해 측정된 센싱 값(VpreS + ΔV), 이미 알고 있는 센싱 기준 전압(VpreS), 및 경과 시간(Δt)으로부터 구동 트랜지스터(DRT)의 이동도를 파악할 수 있다.
즉, 구동 트랜지스터(DRT)의 이동도는 트래킹 단계(Tracking)에서 기준 전압 라인(RVL)의 단위 시간 당 전압 변동량(ΔV/Δt), 다시 말해서, 기준 전압 라인(RVL)의 전압 파형에 대한 기울기(Slope)와 비례하게 된다. 이 때, 구동 트랜지스터(DRT)에 대한 이동도 편차의 보상은 영상 데이터를 변경하는 처리, 예를 들어, 영상 데이터에 보상 값을 곱하는 연산처리를 의미할 수 있다.
이 때, 구동 트랜지스터(DRT)의 특성값을 센싱하는 구간은 파워 온 신호의 발생 이후 영상 구동이 시작되기 전에 진행될 수 있다. 이러한 센싱 프로세스를 온-센싱 프로세스(On-Sensing Process)라고 한다. 또는, 구동 트랜지스터(DRT)의 특성값을 센싱하는 구간이 파워 오프 신호의 발생 이후 진행될 수 있다. 이러한 센싱 프로세스를 오프-센싱 프로세스(Off-Sensing Process)라고 한다.
또는, 구동 트랜지스터(DRT)의 특성값 센싱 구간이 영상 구동 중에 실시간으로 진행될 수도 있다. 이러한 센싱 프로세스를 실시간(RT: Real-Time) 센싱 프로세스라고 한다. 실시간 센싱 프로세스의 경우에는, 영상 구동 구간 중에서 블랭크 기간마다 하나 이상의 서브픽셀(SP) 라인에서 하나 이상의 서브픽셀(SP)에 대하여 센싱 프로세스가 진행될 수 있다.
한편, 구동 트랜지스터(DRT)의 문턱전압 센싱 프로세스의 경우, 구동 트랜지스터(DRT)의 제 2 노드(N2) 전압을 포화하는데 많은 시간이 걸릴 수 있기 때문에, 다소 긴 시간 동안 진행될 수 있는 오프-센싱 프로세스로 진행될 수 있다. 반면, 구동 트랜지스터(DRT)의 이동도 센싱 프로세스의 경우에는 문턱전압 센싱 프로세스에 비해 상대적으로 짧은 시간이 요구될 수 있기 때문에, 짧은 시간 동안 진행되는 실시간 센싱 프로세스로 진행될 수 있다.
한편, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 데이터 라인(DL)과 서브픽셀(SP)을 연결하는 방법에 따라 2가지 구동 방식으로 구분할 수 있다. 설명을 위하여, 동일한 서브픽셀 라인에 배치된 8개의 서브픽셀(SPr1, SPw1, SPb1, SPg1, SPr2, SPw2, SPb2, SPg2)을 예로 든다.
도 6은 본 개시의 실시예들에 따른 디스플레이 장치의 제 1 구동 방식을 위한 구조를 예시로 나타낸 도면이고, 도 7은 본 개시의 실시예들에 따른 디스플레이 장치의 제2 구동 방식을 위한 구조를 예시로 나타낸 도면이다.
먼저, 도 6을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서, 8개의 서브픽셀(SPr1, SPw1, SPb1, SPg1, SPr2, SPw2, SPb2, SPg2)은 제 1 기준 전압 라인(RVL1)을 공유하는 제 1 서브픽셀 그룹(SPr1, SPw1, SPb1, SPg1)과, 제 2 기준 전압 라인(RVL2)을 공유하는 제 2 서브픽셀 그룹(SPr2, SPw2, SPb2, SPg2)을 포함할 수 있다.
제 1 서브픽셀 그룹(SPr1, SPw1, SPb1, SPg1)은 적색 서브픽셀(SPr1), 흰색 서브픽셀(SPw1), 청색 서브픽셀(SPb1) 및 녹색 서브픽셀(SPg1)을 포함할 수 있다. 제 2 서브픽셀 그룹(SPr2, SPw2, SPb2, SPg2)은 적색 서브픽셀(SPr2), 흰색 서브픽셀(SPw2), 청색 서브픽셀(SPb2) 및 녹색 서브픽셀(SPg2)을 포함할 수 있다.
제 1 기준 전압 라인(RVL1)과 관련하여, 제 1 센싱 기준 스위치(SPRE1) 및 제 1 샘플링 스위치(SAM1)가 존재할 수 있다. 제 2 기준 전압 라인(RVL2)과 관련하여, 제 2 센싱 기준 스위치(SPRE2) 및 제 2 샘플링 스위치(SAM2)가 존재할 수 있다.
제 1 센싱 기준 스위치(SPRE1)를 통해 제 1 기준 전압 라인(RVL1)과 센싱 기준 전압 노드(Npres) 간의 전기적인 연결이 스위칭 될 수 있다. 제 2 센싱 기준 스위치(SPRE2)를 통해 제 2 기준 전압 라인(RVL2)과 센싱 기준 전압 노드(Npres) 간의 전기적인 연결이 스위칭 될 수 있다.
제 1 샘플링 스위치(SAM1)를 통해 제 1 기준 전압 라인(RVL1)과 아날로그 디지털 컨버터(ADC) 간의 전기적인 연결이 스위칭 될 수 있다. 제 2 샘플링 스위치(SAM2)를 통해 제 2 기준 전압 라인(RVL2)과 아날로그 디지털 컨버터(ADC) 간의 전기적인 연결이 스위칭 될 수 있다.
제 1 센싱 기준 스위치(SPRE1), 제 1 샘플링 스위치(SAM1), 제 2 센싱 기준 스위치(SPRE2) 및 제 2 샘플링 스위치(SAM2)는 데이터 구동 회로(130)에 포함될 수 있다. 이 경우, 데이터 구동 회로(130)는 제 1 기준 전압 라인(RVL1)이 연결된 제 1 센싱 채널 단자(ST1) 및 제 2 기준 전압 라인(RVL2)이 연결된 제 2 센싱 채널 단자(ST2)를 포함할 수 있다.
8개의 서브픽셀들(SPr1, SPw1, SPb1, SPg1, SPr2, SPw2, SPb2, SPg2)은 8개의 데이터 라인들(DLr1, DLw1, DLb1, DLg1, DLr2, DLw2, DLb2, DLg2)과 각각 연결될 수 있다.
따라서, 8개의 서브픽셀(SPr1, SPw1, SPb1, SPg1, SPr2, SPw2, SPb2, SPg2)은 8개의 데이터 라인(DLr1, DLw1, DLb1, DLg1, DLr2, DLw2, DLb2, DLg2)을 통해 데이터 전압(Vdata)을 공급받을 수 있다.
데이터 구동 회로(130)는 8개의 데이터 라인(DLr1, DLw1, DLb1, DLg1, DLr2, DLw2, DLb2, DLg2)과 연결될 수 있다. 데이터 구동 회로(130)가 8개의 데이터 라인(DLr1, DLw1, DLb1, DLg1, DLr2, DLw2, DLb2, DLg2)과 연결되는 구조는 구동 방식에 따라 달라질 수 있다.
제 1 구동 방식을 위한 구조에 의하면, 데이터 구동 회로(130)는 8개의 데이터 라인(DLr1, DLw1, DLb1, DLg1, DLr2, DLw2, DLb2, DLg2)을 개별적이고 독립적으로 구동할 수 있다.
데이터 구동 회로(130)는 8개의 데이터 라인(DLr1, DLw1, DLb1, DLg1, DLr2, DLw2, DLb2, DLg2)으로 각기 다른 데이터 전압(Vdata)을 공급할 수 있다. 이를 위해, 데이터 구동 회로(130)는 8개의 데이터 라인(DLr1, DLw1, DLb1, DLg1, DLr2, DLw2, DLb2, DLg2)과 각기 연결된 8개의 데이터 채널 단자(CHr1, CHw1, CHb1, CHg1, CHr2, CHw2, CHb2, CHg2)를 포함할 수 있다. 8개의 데이터 채널 단자(CHr1, CHw1, CHb1, CHg1, CHr2, CHw2, CHb2, CHg2)는 데이터 전압 출력 회로(400)와 연결될 수 있다.
한편, 도 7을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 제 2 구동 방식을 위한 구조로 이루어질 수 있다. 이 경우, 데이터 구동 회로(130)는 8개의 데이터 라인(DLr1, DLw1, DLb1, DLg1, DLr2, DLw2, DLb2, DLg2)을 2개씩 묶어서 구동할 수 있다.
데이터 구동 회로(130)는 제 1 서브픽셀 그룹에 포함된 적색 서브픽셀(SPr1)에 연결된 데이터 라인(DLr1)과 제 2 서브픽셀 그룹에 포함된 적색 서브픽셀(SPr2)에 연결된 데이터 라인(DLr2)을 동시에 구동할 수 있다. 이를 위해, 데이터 구동 회로(130)는 제 1 서브픽셀 그룹에 포함된 적색 서브픽셀(SPr1)에 연결된 데이터 라인(DLr1)과 제 2 서브픽셀 그룹에 포함된 적색 서브픽셀(SPr2)에 연결된 데이터 라인(DLr2)이 공통으로 연결된 하나의 공통 적색 데이터 채널 단자(CHr)를 포함할 수 있다.
데이터 구동 회로(130)가 공통 적색 데이터 채널 단자(CHr)로 데이터 전압(Vdata)을 출력하게 되면, 데이터 전압(Vdata)은 제 1 서브픽셀 그룹에 포함된 적색 서브픽셀(SPr1)에 연결된 데이터 라인(DLr1)과 제 2 서브픽셀 그룹에 포함된 적색 서브픽셀(SPr2)에 연결된 데이터 라인(DLr2) 모두로 공급될 수 있다.
데이터 구동 회로(130)는 제 1 서브픽셀 그룹에 포함된 흰색 서브픽셀(SPw1)에 연결된 데이터 라인(DLw1)과 제 2 서브픽셀 그룹에 포함된 흰색 서브픽셀(SPw2)에 연결된 데이터 라인(DLw2)을 동시에 구동할 수 있다.
이를 위해, 데이터 구동 회로(130)는 제 1 서브픽셀 그룹에 포함된 흰색 서브픽셀(SPw1)에 연결된 데이터 라인(DLw1)과 제 2 서브픽셀 그룹에 포함된 흰색 서브픽셀(SPw2)에 연결된 데이터 라인(DLw2)이 공통으로 연결된 하나의 공통 흰색 데이터 채널 단자(CHw)를 포함할 수 있다.
데이터 구동 회로(130)가 공통 흰색 데이터 채널 단자(CHw)로 데이터 전압(Vdata)을 출력하게 되면, 데이터 전압(Vdata)은 제 1 서브픽셀 그룹에 포함된 흰색 서브픽셀(SPw1)에 연결된 데이터 라인(DLw1)과 제 2 서브픽셀 그룹에 포함된 흰색 서브픽셀(SPw2)에 연결된 데이터 라인(DLw2) 모두로 공급될 수 있다.
데이터 구동 회로(130)는 제 1 서브픽셀 그룹에 포함된 청색 서브픽셀(SPb1)에 연결된 데이터 라인(DLb1)과 제 2 서브픽셀 그룹에 포함된 청색 서브픽셀(SPb2)에 연결된 데이터 라인(DLb2)을 동시에 구동할 수 있다.
이를 위해, 데이터 구동 회로(130)는 제 1 서브픽셀 그룹에 포함된 청색 서브픽셀(SPb1)에 연결된 데이터 라인(DLb1)과 제 2 서브픽셀 그룹에 포함된 청색 서브픽셀(SPb2)에 연결된 데이터 라인(DLb2)이 공통으로 연결된 하나의 공통 청색 데이터 채널 단자(CHb)를 포함할 수 있다.
데이터 구동 회로(130)가 공통 청색 데이터 채널 단자(CHb)로 데이터 전압(Vdata)을 출력하면, 데이터 전압(Vdata)은 제 1 서브픽셀 그룹에 포함된 청색 서브픽셀(SPb1)에 연결된 데이터 라인(DLb1)과 제 2 서브픽셀 그룹에 포함된 청색 서브픽셀(SPb2)에 연결된 데이터 라인(DLb2) 모두로 공급될 수 있다.
데이터 구동 회로(130)는 제 1 서브픽셀 그룹에 포함된 녹색 서브픽셀(SPg1)에 연결된 데이터 라인(DLg1)과 제 2 서브픽셀 그룹에 포함된 녹색 서브픽셀(SPg2)에 연결된 데이터 라인(DLg2)을 동시에 구동할 수 있다.
이를 위해, 데이터 구동 회로(130)는 제 1 서브픽셀 그룹에 포함된 녹색 서브픽셀(SPg1)에 연결된 데이터 라인(DLg1)과 제 2 서브픽셀 그룹에 포함된 녹색 서브픽셀(SPg2)에 연결된 데이터 라인(DLg2)이 공통으로 연결된 하나의 공통 녹색 데이터 채널 단자(CHg)를 포함할 수 있다.
데이터 구동 회로(130)가 공통 녹색 데이터 채널 단자(CHg)로 데이터 전압(Vdata)을 출력하면, 데이터 전압(Vdata)은 제 1 서브픽셀 그룹에 포함된 녹색 서브픽셀(SPg1)에 연결된 데이터 라인(DLg1)과 제 2 서브픽셀 그룹에 포함된 녹색 서브픽셀(SPg2)에 연결된 데이터 라인(DLg2) 모두로 공급될 수 있다.
공통 적색 데이터 채널 단자(CHr), 공통 흰색 데이터 채널 단자(CHw), 공통 청색 데이터 채널 단자(CHb) 및 공통 녹색 데이터 채널 단자(CHg)는 데이터 전압 출력 회로(400)와 연결될 수 있다.
본 개시의 디스플레이 장치(100)가 제 1 구동 방식을 위한 구조로 이루어진 경우, 1개의 서브픽셀 라인에는 1개의 스캔 신호 라인(SCL)이 배치될 수 있다. 즉, 8개의 서브픽셀(SPr1, SPw1, SPb1, SPg1, SPr2, SPw2, SPb2, SPg2)은 1개의 스캔 신호 라인(SCL)과 공통으로 연결될 수 있다.
8개의 서브픽셀들(SPr1, SPw1, SPb1, SPg1, SPr2, SPw2, SPb2, SPg2)은 1개의 스캔 신호 라인(SCL)을 통해 스캔 신호(SCAN)를 공통으로 공급받을 수 있다.
반면, 본 개시의 디스플레이 장치(100)가 제 2 구동 방식을 위한 구조로 이루어진 경우, 1개의 서브픽셀 라인에는 2개의 스캔 신호 라인(SCL_ODD, SCL_EVEN)이 배치될 수 있다.
이 때, 1개의 서브픽셀 라인에 위치하는 서브픽셀은 제 1 스캔 신호 라인(SCL_ODD)과 연결되는 제 1 스캔 그룹과, 제 2 스캔 신호 라인(SCL_EVEN)과 연결되는 제 2 스캔 그룹으로 구분할 수 있다. 예를 들어, 8개의 서브픽셀(SPr1, SPw1, SPb1, SPg1, SPr2, SPw2, SPb2, SPg2) 중 제 1 스캔 그룹은 2개의 스캔 신호 라인(SCL_ODD, SCL_EVEN) 중 제 1 스캔 신호 라인(SCL_ODD)과 연결되고, 나머지 제 2 스캔 그룹은 2개의 스캔 신호 라인(SCL_ODD, SCL_EVEN) 중 제 2 스캔 신호 라인(SCL_EVEN)과 연결될 수 있다.
예를 들어, 제 1 스캔 신호 라인(SCL_ODD)은 제 1 서브픽셀 그룹 중 적색 서브픽셀(SPr1) 및 흰색 서브픽셀(SPw1), 제 2 서브픽셀 그룹 중 청색 서브픽셀(SPb2) 및 녹색 서브픽셀(SPg2)에 연결되어, 제 1 스캔 신호(SCAN_ODD)가 인가될 수 있다.
제 2 스캔 신호 라인(SCL_EVEN)은 제 1 서브픽셀 그룹 중 청색 서브픽셀(SPb1) 및 녹색 서브픽셀(SPg1), 제 2 서브픽셀 그룹 중 적색 서브픽셀(SPr2) 및 흰색 서브픽셀(SPw2)에 연결되어, 제 2 스캔 신호(SCAN_EVEN)가 인가될 수 있다.
여기에서는 제 1 스캔 신호 라인(SCL_ODD)가 연결되는 제 1 스캔 그룹과 제 2 스캔 신호 라인(SCL_EVEN)이 연결되는 제 2 스캔 그룹이 4개의 서브픽셀(적색 서브픽셀, 흰색 서브픽셀, 청색 서브픽셀 및 녹색 서브픽셀)로 이루어지는 픽셀 단위로 구분되는 경우를 예시로 나타내고 있지만, 제 1 스캔 그룹과 제 2 스캔 그룹이 서브픽셀 단위로 구분될 수도 있다.
위에서 설명한 제 1 구동 방식은 싱글 레이트 구동(SRD: Single Rate Driving) 방식이라고 할 수 있고, 제 2 구동 방식은 더블 레이트 구동(DRD: Double Rate Driving) 방식이라고 할 수 있다. 제 2 구동 방식에 따르면, 데이터 구동 회로(130)의 데이터 채널 개수를 절반으로 줄일 수 있는 효과가 있다.
한편, 본 개시의 디스플레이 장치(100)는 기준 전압 라인(RVL)이 센싱 경로가 되기 때문에, 하나의 기준 전압 라인(RVL)에 연결된 서브픽셀(SP) 각각에 대한 센싱 구동을 동시에 수행할 수 없다.
따라서, 디스플레이 장치(100)는 하나의 기준 전압 라인(RVL)에 연결된 서브픽셀(SP) 중 하나에 대해서만 센싱 구동을 수행할 수 있다.
디스플레이 장치(100)는 제 1 기준 전압 라인(RVL1)을 공유하는 제 1 서브픽셀 그룹(SPr1, SPw1, SPb1, SPg1)에 포함된 적색 서브픽셀(SPr1), 흰색 서브픽셀(SPw1), 청색 서브픽셀(SPb1) 및 녹색 서브픽셀(SPg1) 각각에 대한 센싱 구동을 동시에 수행할 수 없다.
마찬가지로, 디스플레이 장치(100)는 제 2 기준 전압 라인(RVL2)을 공유하는 제 2 서브픽셀 그룹(SPr2, SPw2, SPb2, SPg2)에 포함된 적색 서브픽셀(SPr2), 흰색 서브픽셀(SPw2), 청색 서브픽셀(SPb2) 및 녹색 서브픽셀(SPg2) 각각에 대한 센싱 구동을 동시에 수행할 수 없다.
본 개시의 디스플레이 장치(100)는 제 1 구동 방식에 따른 센싱 구동 동작을 진행하는 경우에, 제 1 기준 전압 라인(RVL1) 및 제 2 기준 전압 라인(RVL2)을 이용하여, 동일 색상의 서브픽셀(SP)을 동시에 센싱할 수 있다.
제 1 구동 방식에 따른 센싱 구동 동작에서, 제 1 기준 전압 라인(RVL1) 및 제 2 기준 전압 라인(RVL2)을 이용하여, 동일 색상의 서브픽셀(SP)을 동시에 센싱할 수 있는 이유는, 데이터 라인(DLr1, DLw1, DLb1, DLg1, DLr2, DLw2, DLb2, DLg2)이 개별적이고 독립적으로 구동될 수 있기 때문이다.
반면, 제 2 구동 방식에 의한 구조의 경우, 데이터 라인(DLr1, DLw1, DLb1, DLg1, DLr2, DLw2, DLb2, DLg2)은 개별적이고 독립적으로 구동되지 않는다. 제 2 구동 방식에 의한 구조의 경우, 데이터 라인(DLr1, DLw1, DLb1, DLg1, DLr2, DLw2, DLb2, DLg2) 중 동일 색상의 빛을 발광하는 2개의 서브픽셀(SP)에 연결된 2개의 데이터 라인(DL)은 함께 구동이 된다.
따라서, 본 개시의 디스플레이 장치(100)가 제 2 구동 방식에 따른 센싱 구동 동작이 진행되는 경우, 제 1 기준 전압 라인(RVL1) 및 제 2 기준 전압 라인(RVL2)을 이용하여, 다른 색상의 서브픽셀(SP)을 동시에 센싱할 수 있다.
예를 들어, 제 2 구동 방식에 따른 센싱 구동 동작 시, 제 1 기준 전압 라인(RVL1) 및 제 2 기준 전압 라인(RVL2)을 이용하여, 적색 서브픽셀과 청색 서브픽셀을 동시에 센싱할 수 있고, 흰색 서브픽셀과 녹색 서브픽셀을 동시에 센싱할 수 있다.
도 8은 블랭크 기간에 서브픽셀의 특성값을 센싱하는 경우의 신호 파형도를 예시로 나타낸 도면이다
도 8을 참조하면, 디스플레이 장치(100)는 영상 프레임 중에서 디스플레이 패널(110)을 지정된 데이터 전압(Vdata)으로 발광하는 액티브 기간(AP)을 제외한 블랭크 기간(BP)에서 서브픽셀(SP)의 특성값을 센싱하고 보상하는 실시간 센싱 동작(RT SENSING)을 수행할 수 있다. 즉, 실시간 센싱 동작(RT SENSING)은 블랭크 기간(BP)을 이용하여 1 영상 프레임마다 1 서브픽셀 라인씩 특성값을 센싱하는 방식을 취한다.
따라서, 실시간 센싱 동작(RT SENSING)이 진행되지 않는 서브픽셀 라인에 포함되는 서브픽셀(SP)은 영상 표시를 위한 데이터 전압에 의한 발광 상태를 블랭크 기간(BP)을 포함하여 1 프레임 동안 유지한다. 그러나, 실시간 센싱 동작(RT SENSING)이 진행되는 서브픽셀 라인에 포함되는 서브픽셀(SP)은 실시간 센싱 동작(RT SENSING)을 위해서 블랭크 기간(BP)에 발광을 멈춘다. 따라서, 실시간 센싱 동작(RT SENSING)이 진행되는 서브픽셀 라인은 영상 표시를 위한 데이터 전압이 인가되는 프로그래밍 동작(PROGRAMMING) 시점부터 실시간 센싱 동작(RT SENSING)이 진행되는 블랭크 기간(BP) 사이에만 발광하게 된다.(예를 들어, 2번째 게이트 라인의 제 1 스캔 신호 라인은 EP2_ODD 의 발광 시간을 가지고, 2번째 게이트 라인의 제 2 스캔 신호 라인은 EP2_EVEN의 발광 시간을 가지게 된다.)
그리고, 실시간 센싱 동작(RT SENSING)이 완료되면, 영상 표시용 데이터 전압과 동일한 레벨의 회복 데이터 전압이 인가되는 회복 동작(RECOVERY)이 진행된다. 회복 데이터 전압이 인가되는 서브픽셀(SP)은 회복 데이터 전압에 의한 발광 상태를 1 프레임의 잔여 기간 동안 유지하게 된다.
따라서, 실시간 센싱 동작(RT SENSING)이 진행되는 서브픽셀 라인을 대상으로 할 때, 1 프레임 내에서 영상 표시를 위한 데이터 전압에 의한 발광 기간은 데이터 전압이 기입되는 프로그래밍 동작(PROGRAMMING)의 순서가 가장 앞선 디스플레이 패널(110)의 최상단부에서 가장 길고, 데이터 전압이 기입되는 프로그래밍 동작(PROGRAMMING) 순서가 가장 늦은 디스플레이 패널(110)의 최하단부로 갈수록 점점 짧아진다.
이에 반해, 1 프레임 내에서 회복 데이터 전압에 의한 발광 기간은 디스플레이 패널(110)의 최상단부에서 가장 짧고, 디스플레이 패널(110)의 최하단부로 갈수록 점점 길어진다.
그런데, 영상 표시를 위한 데이터 전압과 회복 데이터 전압이 동일한 레벨로 인가하더라도 동일 시간 동안 발광하는 서브픽셀(SP)의 휘도는 달라질 수 있다. 이러한 휘도 편차를 야기하는 하나의 원인은, 영상 표시를 위한 데이터 전압과 회복 데이터 전압을 서브픽셀에 인가하기 위한 스캔 신호가 서로 다르고, 영상 표시를 위하여 데이터 전압을 기입하는 프로그래밍 동작(PROGRAMMING)의 초기 상태와 회복 데이터 전압을 인가하는 회복 동작(RECOVERY)의 초기 상태가 서로 다르기 때문이다.
이렇게 영상 표시를 위한 데이터 전압과 회복 데이터 전압에 의해 발광하는 휘도가 서로 다르면, 동일 프레임 내에서 실시간 센싱 동작(RT SENSING)이 진행되는 서브픽셀 라인과 실시간 센싱 동작(RT SENSING)이 진행되지 않는 서브픽셀 라인 사이에 휘도 편차가 생기게 된다.
이러한 휘도 편차는 실시간 센싱 동작(RT SENSING)이 진행되는 서브픽셀 라인의 위치에 따라 그 정도가 달라진다. 실시간 센싱 동작(RT SENSING)이 진행되는 서브픽셀 라인이 디스플레이 패널(110)의 상단부에 위치하는 경우 회복 데이터 전압에 의해 발광되는 기간이 짧아 휘도 편차는 상대적으로 줄어들 수 있으나, 실시간 센싱 동작(RT SENSING)이 진행되는 서브픽셀 라인이 디스플레이 패널(110)의 하단부에 가깝게 위치할수록 회복 데이터 전압에 의해 발광되는 기간이 길어져 휘도 편차는 점점 증가할 수 있다.
이러한 휘도 편차는 하나의 데이터 라인(DL)을 통해 두 개의 서브픽셀(SP)을 구동하는 더블 레이트 구동 (Double Rate Driving; DRD) 방식의 구조에서 더욱 증가할 수 있다.
본 개시의 디스플레이 장치(100)는 프레임 내의 임의의 기간에 특성값에 대한 실시간 센싱 동작(RT SENSING)과 영상 표시를 위한 데이터 전압이 인가되는 프로그래밍 동작(PROGRAMMING)을 연속적으로 진행함으로써, 서브픽셀 라인의 위치에 따라 나타나는 휘도 편차를 감소시킬 수 있다.
특히, 본 개시의 실시예들에 의하면, 하나의 데이터 라인(DL)을 통해 두 개의 서브픽셀(SP)을 구동하는 더블 레이트 구동 구조에서, 제 1 스캔 신호 라인에 인가되는 제 1 스캔 신호의 주사 순서와 제 2 스캔 신호 라인에 인가되는 제 2 스캔 신호의 주사 순서를 상이하게 함으로써, 서브픽셀 라인의 위치에 따라 나타나는 휘도 편차를 감소시킬 수 있다.
도 9는 본 개시의 실시예들에 따른 더블 레이트 구동 구조의 디스플레이 장치에서, 서브픽셀의 특성값에 대한 실시간 센싱 동작을 예시로 나타낸 신호 파형도이다.
도 9를 참조하면, 본 개시의 디스플레이 장치(100)는 서브픽셀(SP)의 특성값을 센싱하고 보상하는 실시간 센싱 동작(RT SENSING)을 블랭크 기간(BP)에 한정하지 않고, 영상을 표시하는 액티브 기간(AP) 내에서도 진행할 수 있다. 따라서, 서브픽셀(SP)의 특성값을 센싱하는 구간이 액티브 기간(AP) 및 블랭크 기간(BP)에 진행될 수 있으므로, 서브픽셀(SP)의 특성값을 센싱하고 보상하는 실시간 센싱 동작(RT SENSING)에 있어서 액티브 기간(AP)과 블랭크 기간(BP) 사이의 구분이 없어지게 된다.
또한, 본 개시의 디스플레이 장치(100)는 액티브 기간(AP) 또는 블랭크 기간(BP)에서 서브픽셀(SP)의 특성값에 대한 실시간 센싱 동작(RT SENSING)이 완료되면, 동일한 서브픽셀 라인에 영상 표시를 위한 데이터 전압을 기입하는 프로그래밍 동작(PROGRAMMING)을 진행할 수 있다.
예를 들어, 두 번째 게이트 라인의 제 1 스캔 신호 라인을 대상으로 블랭크 기간(BP)에 실시간 센싱 동작(RT SENSING)을 진행하고, 이어지는 액티브 기간(AP)에 영상 표시를 위한 데이터 전압을 기입하는 프로그래밍 동작(PROGRAMMING)을 진행할 수 있다.
따라서, 두 번째 게이트 라인의 제 1 스캔 신호 라인 다음부터는 스캔 신호가 인가되는 타이밍이 실시간 센싱 동작(RT SENSING) 만큼 순차적으로 지연될 수 있다. 그러나, 실시간 센싱 동작(RT SENSING)은 블랭크 기간(BP)의 시간 간격 이내에서 진행되기 때문에, 1 프레임 내의 실시간 센싱 동작(RT SENSING)은 인접한 블랭크 기간(BP)의 횟수 이내로 진행될 수 있다. 즉, 1 프레임 내에서 진행되는 실시간 센싱 동작(RT SENSING)은 1회 또는 2회일 수 있다.
또한, 두 번째 게이트 라인의 제 2 스캔 신호 라인을 대상으로 액티브 기간(AP)에 실시간 센싱 동작(RT SENSING)을 진행하고, 이어지는 블랭크 기간(BP)에 영상 표시를 위한 데이터 전압을 기입하는 프로그래밍 동작(PROGRAMMING)을 진행할 수 있다.
따라서, 두 번째 게이트 라인의 제 2 스캔 신호 라인 다음부터는 스캔 신호가 인가되는 타이밍이 실시간 센싱 동작(RT SENSING) 만큼 순차적으로 지연될 수 있다.
이와 같이, 액티브 기간(AP) 또는 블랭크 기간(BP)에 실시간 센싱 동작(RT SENSING)을 진행하고, 이어서 영상 표시를 위한 데이터 전압을 기입하는 프로그래밍 동작(PROGRAMMING)을 진행함으로써, 디스플레이 패널(110)의 위치에 상관없이 발광 듀티를 일정하게 할 수 있다.
그 결과, 디스플레이 패널(110)의 위치에 상관없이 실시간 센싱 동작(RT SENSING)에 의한 휘도 편차를 일정하게 유지함으로써, 휘도 편차에 대한 영상 불량을 감소시킬 수 있다.
특히, 하나의 데이터 라인(DL)을 통해 두 개의 서브픽셀(SP)을 구동하는 더블 레이트 구동 구조의 경우, 동일한 서브픽셀 라인 중 제 1 스캔 그룹에 연결되는 제 1 스캔 신호 라인에 제 1 스캔 신호(SCAN_ODD)를 인가한 후에 제 2 그룹에 연결되는 제 2 스캔 신호 라인에 제 2 스캔 신호(SCAN_EVEN)를 인가할 수 있다.
이 때, 제 1 스캔 신호와 제 2 스캔 신호의 주사 순서를 동일하게 하면, 실시간 센싱 동작(RT SENSING)에 의한 발광 기간이 디스플레이 패널(110)의 위치에 따라 상이할 수 있다.
따라서, 본 개시의 디스플레이 장치(100)는 하나의 데이터 라인(DL)을 통해 두 개의 서브픽셀(SP)을 구동하는 더블 레이트 구동 구조에서, 제 1 스캔 신호의 주사 순서와 제 2 스캔 신호의 주사 순서를 상이하게 함으로써, 실시간 센싱 동작(RT SENSING)에 의한 누적 발광 기간이 디스플레이 패널(110)의 위치에 따라 일정하게 유지할 수 있다.
도 10은 더블 레이트 구동 구조의 디스플레이 장치에서, 제 1 스캔 신호와 제 2 스캔 신호의 주사 순서를 동일하게 하는 경우의 스캔 신호 파형도를 예시로 나타낸 도면이고, 도 11은 본 개시의 실시예들에 따른 더블 레이트 구동 구조의 디스플레이 장치에서, 제 1 스캔 신호와 제 2 스캔 신호의 주사 순서를 상이하게 하는 경우의 스캔 신호 파형도를 예시로 나타낸 도면이다.
도 10 및 도 11을 참조하면, 하나의 데이터 라인(DL)을 통해 두 개의 서브픽셀(SP)을 구동하는 더블 레이트 구동 (Double Rate Driving; DRD) 방식의 구조에서, 각 서브픽셀 라인은 제 1 스캔 신호 라인(SCL_ODD)이 연결되는 제 1 스캔 그룹과 제 2 스캔 신호 라인(SCL_EVEN)이 연결되는 제 2 스캔 그룹으로 이루어질 수 있다.
따라서, 1 프레임 내에서 제 1 스캔 신호 라인(SCL_ODD)이 연결되는 제 1 스캔 그룹에 제 1 스캔 신호(SCAN_ODD)가 인가되고 나서, 제 2 스캔 신호 라인(SCL_EVEN)이 연결되는 제 2 스캔 그룹에 제 2 스캔 신호(SCAN_EVEN)가 인가될 수 있다.
이 때, 제 1 스캔 신호 라인(SCL_ODD)을 통해 인가되는 제 1 스캔 신호(SCAN_ODD)는 1/2 액티브 기간 동안 디스플레이 패널(110) 상단의 게이트 라인부터 하단의 게이트 라인에 순차적으로 인가될 수 있다. 이와 같이, 디스플레이 패널(110) 상단의 게이트 라인부터 하단의 게이트 라인에 순차적으로 제 1 스캔 신호(SCAN_ODD)가 인가되는 주사 순서를 정방향 주사라고 할 수 있다.
디스플레이 패널(110) 상단의 게이트 라인부터 하단의 게이트 라인에 제 1 스캔 신호(SCAN_ODD)가 정방향으로 주사된 후, 나머지 1/2 액티브 기간 동안 디스플레이 패널(110) 상단의 게이트 라인부터 하단의 게이트 라인에 제 2 스캔 신호(SCAN_EVEN)가 순차적으로 인가될 수 있다. 즉, 제 1 스캔 신호(SCAN_ODD)가 정방향으로 주사된 후 제 2 스캔 신호(SCAN_EVEN)가 정방향으로 주사될 수 있다.
이와 같이, 하나의 데이터 라인(DL)을 통해 두 개의 서브픽셀(SP)을 구동하는 더블 레이트 구동 (Double Rate Driving; DRD) 방식의 구조에서, 각 서브픽셀 라인의 제 1 스캔 그룹에 순차적으로 인가되는 제 1 스캔 신호(SCAN_ODD)의 주사 순서와 각 서브픽셀 라인의 제 2 스캔 그룹에 순차적으로 인가되는 제 2 스캔 신호(SCAN_EVEN)의 주사 순서가 동일한 경우에, 디스플레이 패널(110)의 상부와 하부의 발광 시간을 비교해 보면 다음과 같다.
도 10을 참조하면, 예를 들어, N+1 프레임에서 특정 게이트 라인을 대상으로 서브픽셀의 특성값을 실시간으로 센싱하는 실시간 센싱 동작(RT SENSING)이 진행되는 경우, N 프레임에서 디스플레이 패널(110)의 상단에 위치하는 게이트 라인의 발광 시간은 제 1 스캔 신호(SCAN_ODD)에 의한 제 1 발광 기간(EP1A_ODD)과 제 2 스캔 신호(SCAN_EVEN)에 의한 제 2 발광 기간(EP1A_EVEN)의 합에 대응된다.
디스플레이 패널(110)의 상단에 위치하는 게이트 라인의 제 1 발광 기간(EP1A_ODD)은 액티브 기간(AP)에 해당하지만, 제 2 발광 기간(EP1A_EVEN)은 제 1 스캔 신호(SCAN_ODD)에 의한 실시간 센싱 동작(RT SENSING)에 의해서, 액티브 기간(AP)과 블랭크 기간(BP)의 합에 해당하게 된다. 따라서, 디스플레이 패널(110)의 상단에 위치하는 게이트 라인의 전체 발광 기간은 제 1 발광 기간(EP1A_ODD)과 제 2 발광 기간(EP1A_EVEN)의 합인 2AP + BP에 대응된다.
반면, 디스플레이 패널(110)의 하단에 위치하는 게이트 라인의 제 1 발광 기간(EP2A_ODD)은 제 1 스캔 신호(SCAN_ODD)에 의한 실시간 센싱 동작(RT SENSING)에 의해서, 액티브 기간(AP)과 블랭크 기간(BP)의 합에 해당하게 되고, 제 2 발광 기간(EP2A_EVEN)은 제 1 스캔 신호(SCAN_ODD)에 의한 실시간 센싱 동작(RT SENSING)과 제 2 스캔 신호(SCAN_EVEN)에 의한 실시간 센싱 동작(RT SENSING)에 의해서, 액티브 기간(AP)과 2 블랭크 기간(2BP)의 합에 해당하게 된다. 따라서, 디스플레이 패널(110)의 하단에 위치하는 게이트 라인의 전체 발광 기간은 제 1 발광 기간(EP2A_ODD)과 제 2 발광 기간(EP2A_EVEN)의 합인 2AP + 3BP에 대응된다.
즉, 하나의 데이터 라인(DL)을 통해 두 개의 서브픽셀(SP)을 구동하는 더블 레이트 구동 (Double Rate Driving; DRD) 방식의 구조에서, 제 1 스캔 신호(SCAN_ODD)의 주사 순서와 제 2 스캔 신호(SCAN_EVEN)의 주사 순서가 동일한 경우에 디스플레이 패널(110)의 상단과 하단의 발광 기간이 다르게 되어 휘도 편차에 의한 영상 불량이 나타나게 된다.
이러한 현상은 실시간 센싱 동작(RT SENSING)이 진행된 이후의 프레임에서도 동일하게 나타난다.
반면에, 하나의 데이터 라인(DL)을 통해 두 개의 서브픽셀(SP)을 구동하는 더블 레이트 구동 (Double Rate Driving; DRD) 방식의 구조에서, 각 서브픽셀 라인의 제 1 스캔 그룹에 순차적으로 인가되는 제 1 스캔 신호(SCAN_ODD)의 주사 순서와 각 서브픽셀 라인의 제 2 스캔 그룹에 순차적으로 인가되는 제 2 스캔 신호(SCAN_EVEN)의 주사 순서가 상이한 경우에, 디스플레이 패널(110)의 상부와 하부의 발광 시간을 비교해 보면 다음과 같다.
도 11을 참조하면, 예를 들어, N+1 프레임에서 특정 게이트 라인을 대상으로 서브픽셀의 특성값을 실시간으로 센싱하는 실시간 센싱 동작(RT SENSING)이 진행되는 경우, N 프레임에서 디스플레이 패널(110)의 상단에 위치하는 게이트 라인의 발광 시간은 제 1 스캔 신호(SCAN_ODD)에 의한 제 1 발광 기간(EP1A_ODD)과 제 2 스캔 신호(SCAN_EVEN)에 의한 제 2 발광 기간(EP1A_EVEN)의 합에 대응된다.
디스플레이 패널(110)의 상단에 위치하는 게이트 라인에서 정방향으로 주사되는 제 1 스캔 신호(SCAN_ODD)에 의한 제 1 발광 기간(EP1A_ODD)은 액티브 기간(AP)에 해당한다. 하지만, 역방향으로 주사되는 제 2 스캔 신호(SCAN_EVEN)에 의한 제 2 발광 기간(EP1A_EVEN)은 제 1 스캔 신호(SCAN_ODD)에 의한 실시간 센싱 동작(RT SENSING)과 제 2 스캔 신호(SCAN_EVEN)에 의한 실시간 센싱 동작(RT SENSING)에 의해서, 액티브 기간(AP)과 2 블랭크 기간(2BP)의 합에 해당하게 된다. 따라서, 디스플레이 패널(110)의 상단에 위치하는 게이트 라인의 전체 발광 기간은 제 1 발광 기간(EP1A_ODD)과 제 2 발광 기간(EP1A_EVEN)의 합인 2AP + 2BP에 대응된다.
한편, 디스플레이 패널(110)의 하단에 위치하는 게이트 라인의 제 1 발광 기간(EP2A_ODD)은 제 1 스캔 신호(SCAN_ODD)에 의한 실시간 센싱 동작(RT SENSING)에 의해서, 액티브 기간(AP)과 블랭크 기간(BP)의 합에 해당하게 되고, 제 2 발광 기간(EP2A_EVEN)도 제 1 스캔 신호(SCAN_ODD)에 의한 실시간 센싱 동작(RT SENSING)에 의해서, 액티브 기간(AP)과 블랭크 기간(BP)의 합에 해당하게 된다. 따라서, 디스플레이 패널(110)의 하단에 위치하는 게이트 라인의 전체 발광 기간은 제 1 발광 기간(EP2A_ODD)과 제 2 발광 기간(EP2A_EVEN)의 합인 2AP + 2BP에 대응된다.
즉, 하나의 데이터 라인(DL)을 통해 두 개의 서브픽셀(SP)을 구동하는 더블 레이트 구동 (Double Rate Driving; DRD) 방식의 구조에서, 제 1 스캔 신호(SCAN_ODD)의 주사 순서와 제 2 스캔 신호(SCAN_EVEN)의 주사 순서가 상이한 경우에 디스플레이 패널(110)의 상단과 하단의 발광 기간은 동일하게 되어 휘도 편차에 의한 영상 불량이 사라지게 된다.
이러한 현상은 실시간 센싱 동작(RT SENSING)이 진행된 이후의 프레임에서도 동일하게 나타난다.
이와 같이, 본 개시의 디스플레이 장치(100)는 하나의 데이터 라인(DL)을 통해 두 개의 서브픽셀(SP)을 구동하는 더블 레이트 구동 구조에서, 제 1 스캔 신호(SCAN_ODD)의 주사 순서와 제 2 스캔 신호(SCAN_EVEN)의 주사 순서를 상이하게 함으로써, 실시간 센싱 동작(RT SENSING)에 의한 누적 발광 기간이 디스플레이 패널(110)의 위치에 따라 일정하게 유지될 수 있다.
한편, 이러한 휘도 편차의 개선 효과는 하나의 데이터 라인(DL)을 통해 두 개의 서브픽셀(SP)을 구동하는 더블 레이트 구동 구조에서, 제 1 스캔 그룹에 인가되는 제 1 스캔 신호(SCAN_ODD)와 제 2 스캔 그룹에 인가되는 제 2 스캔 신호(SCAN_EVEN)의 주사 순서를 상이하게 함으로써 달성할 수 있기 때문에, 임의의 프레임에서 제 1 스캔 그룹에 인가되는 제 1 스캔 신호(SCAN_ODD)의 주사 순서를 변경하는 경우에도 나타날 수 있다.
도 12는 본 개시의 실시예들에 따른 더블 레이트 구동 구조의 디스플레이 장치에서, 프레임마다 제 1 스캔 그룹에 인가되는 제 1 스캔 신호의 주사 순서를 변경하는 경우를 예시로 나타낸 신호 파형도이다.
도 12를 참조하면, 본 개시의 실시예들에 따른 더블 레이트 구동 구조의 디스플레이 장치(100)에서, 각 서브픽셀 라인은 제 1 스캔 신호 라인(SCL_ODD)이 연결되는 제 1 스캔 그룹과 제 2 스캔 신호 라인(SCL_EVEN)이 연결되는 제 2 스캔 그룹으로 이루어질 수 있다.
따라서, 1 프레임 내에서 제 1 스캔 신호 라인(SCL_ODD)이 연결되는 제 1 스캔 그룹에 제 1 스캔 신호(SCAN_ODD)가 인가되고 나서, 제 2 스캔 신호 라인(SCL_EVEN)이 연결되는 제 2 스캔 그룹에 제 2 스캔 신호(SCAN_EVEN)가 인가될 수 있다.
이 때, 제 1 스캔 신호 라인(SCL_ODD)을 통해 인가되는 제 1 스캔 신호(SCAN_ODD)는 1/2 액티브 기간 동안 디스플레이 패널(110) 하단의 게이트 라인부터 상단의 게이트 라인에 순차적으로 인가될 수 있다. 이와 같이, 디스플레이 패널(110) 하단의 게이트 라인부터 상단의 게이트 라인에 순차적으로 제 1 스캔 신호(SCAN_ODD)가 인가되는 주사 순서를 역방향 주사라고 할 수 있다.
반면, 디스플레이 패널(110) 하단의 게이트 라인부터 상단의 게이트 라인에 제 1 스캔 신호(SCAN_ODD)가 역방향으로 주사된 후, 나머지 1/2 액티브 기간 동안 디스플레이 패널(110) 상단의 게이트 라인부터 하단의 게이트 라인에 제 2 스캔 신호(SCAN_EVEN)가 순차적으로 인가될 수 있다. 즉, 제 1 스캔 신호(SCAN_ODD)가 역방향으로 주사된 후 제 2 스캔 신호(SCAN_EVEN)가 정방향으로 주사될 수 있다.
이와 같이, 제 1 스캔 신호(SCAN_ODD)의 주사 순서와 제 2 스캔 신호(SCAN_EVEN)의 주사 순서를 상이하게 함으로써, 실시간 센싱 동작(RT SENSING)에 의한 누적 발광 기간이 디스플레이 패널(110)의 위치에 따라 일정하게 유지될 수 있다.
한편, 다음 프레임에서는 제 1 스캔 그룹에 인가되는 제 1 스캔 신호(SCAN_ODD)의 주사 순서를 이전 프레임에서의 주사 순서와 달리할 수 있다.
예를 들어, N-2 프레임에서는 제 1 스캔 그룹에 인가되는 제 1 스캔 신호(SCAN_ODD)의 주사 순서가 역방향이지만, N-1 프레임에서는 제 1 스캔 그룹에 인가되는 제 1 스캔 신호(SCAN_ODD)의 주사 순서가 정방향일 수 있다.
다만, 제 1 스캔 그룹에 인가되는 제 1 스캔 신호(SCAN_ODD)의 주사 순서가 변경되더라도, 제 1 스캔 신호(SCAN_ODD)의 주사 순서와 제 2 스캔 신호(SCAN_EVEN)의 주사 순서가 상이하기만 하면 실시간 센싱 동작(RT SENSING)에 의한 누적 발광 기간이 디스플레이 패널(110)의 위치에 따라 일정하게 유지될 수 있다.
즉, 제 1 스캔 신호(SCAN_ODD)의 주사 순서와 제 2 스캔 신호(SCAN_EVEN)의 주사 순서가 상이한 경우에 디스플레이 패널(110)의 상단의 발광 기간(EP1A_ODD + EP1A_EVEN)과 하단의 발광 기간(EP2A_ODD + EP2A_EVEN)은 동일하게 되어 휘도 편차에 의한 영상 불량이 사라지게 된다.
이상에서 설명한 본 개시의 실시예들을 간략하게 설명하면 아래와 같다.
본 개시의 디스플레이 장치(100)는 제 1 방향으로 배열된 복수의 서브픽셀(SP)이 하나의 서브픽셀 라인을 형성하며, 각 서브픽셀 라인은 제 1 스캔 신호(SCAN_ODD)가 인가되는 제 1 스캔 그룹과 제 2 스캔 신호(SCAN_EVEN)가 인가되는 제 2 스캔 그룹으로 구분되는 디스플레이 패널(110)과, 상기 디스플레이 패널(110)의 일측에 배치되어, 상기 제 1 스캔 신호(SCAN_ODD) 및 상기 제 2 스캔 신호(SCAN_EVEN)를 공급하는 게이트 구동 회로(120)와, 하나의 데이터 라인(DL)에 연결된 두 개의 서브픽셀(SP)에 데이터 전압을 동시에 공급하는 데이터 구동 회로(130)와, 하나의 프레임 내에서 상기 제 1 스캔 신호(SCAN_ODD)의 주사 순서와 상기 제 2 스캔 신호(SCAN_EVEN)의 주사 순서가 상이하도록 상기 게이트 구동 회로(120)를 제어하는 타이밍 컨트롤러(140)를 포함할 수 있다.
상기 제 1 스캔 그룹 및 상기 제 2 스캔 그룹은 서브픽셀 단위 또는 픽셀 단위로 구분될 수 있다.
상기 제 1 스캔 신호(SCAN_ODD)는 하나의 프레임 내에서 1/2 액티브 기간 동안 상기 디스플레이 패널(110)에 인가되고, 상기 제 2 스캔 신호(SCAN_EVEN)는 동일한 하나의 프레임 내에서 나머지 1/2 액티브 기간 동안 상기 디스플레이 패널(110)에 인가될 수 있다.
상기 제 1 스캔 신호(SCAN_ODD)는 상기 디스플레이 패널(110)의 상단부터 하단까지 정방향으로 주사되고, 상기 제 2 스캔 신호(SCAN_EVEN)는 상기 디스플레이 패널(110)의 하단부터 상단까지 역방향으로 주사될 수 있다.
상기 제 1 스캔 신호(SCAN_ODD)의 주사 순서는 특정 프레임에서 변경될 수 있다.
상기 타이밍 컨트롤러(140)는 액티브 기간(AP) 또는 블랭크 기간(BP)에 임의의 서브픽셀 라인에 대하여, 상기 서브픽셀의 특성값을 센싱하기 위한 실시간 센싱 동작(RT SENSING)을 수행하도록 상기 게이트 구동 회로(120)를 제어하고, 상기 실시간 센싱 동작(RT SENSING)이 종료된 후 해당하는 서브픽셀 라인에 영상 표시를 위한 데이터 전압을 인가하는 프로그래밍 동작(PROGRAMMING)을 수행하도록 상기 데이터 구동 회로(130)를 제어할 수 있다.
상기 실시간 센싱 동작(RT SENSING)은 하나의 프레임 내에서 1회 또는 2회 진행될 수 있다.
또한, 본 개시의 실시예들에 따른 디스플레이 구동 방법은 제 1 방향으로 배열된 복수의 서브픽셀(SP)이 하나의 서브픽셀 라인을 형성하며, 각 서브픽셀 라인은 제 1 스캔 신호(SCAN_ODD)가 인가되는 제 1 스캔 그룹과 제 2 스캔 신호(SCAN_EVEN)가 인가되는 제 2 스캔 그룹으로 구분되는 디스플레이 패널(110)을 구동하는 방법에 있어서, 하나의 프레임 내에서 제 1 방향으로 상기 제 1 스캔 신호(SCAN_ODD)를 주사하는 단계와, 상기 제 1 스캔 신호(SCAN_ODD)의 주사 후, 상기 제 1 방향과 반대의 제 2 방향으로 상기 제 2 스캔 신호(SCAN_EVEN)를 주사하는 단계를 포함할 수 있다.
상기 제 1 스캔 신호(SCAN_ODD)는 하나의 프레임 내에서 1/2 액티브 기간 동안 상기 디스플레이 패널(110)에 인가되고, 상기 제 2 스캔 신호(SCAN_EVEN)는 동일한 하나의 프레임 내에서 나머지 1/2 액티브 기간 동안 상기 디스플레이 패널(110)에 인가될 수 있다.
상기 제 1 방향은 상기 디스플레이 패널(110)의 상단부터 하단까지의 정방향이고, 상기 제 2 방향은 상기 디스플레이 패널(110)의 하단부터 상단까지의 역방향일 수 있다.
상기 제 1 스캔 신호(SCAN_ODD)의 주사 방향은 특정 프레임에서 변경될 수 있다.
상기 디스플레이 구동 방법은 액티브 기간(AP) 또는 블랭크 기간(BP)에 임의의 서브픽셀 라인에 대하여, 서브픽셀의 특성값을 센싱하기 위한 실시간 센싱 동작(RT SENSING)을 수행하는 단계와, 상기 실시간 센싱 동작(RT SENSING)이 종료된 후 해당하는 서브픽셀 라인에 영상 표시를 위한 데이터 전압을 인가하는 프로그래밍 동작(PROGRAMMING)을 수행하는 단계를 더 포함할 수 있다.
상기 실시간 센싱 동작(RT SENSING)은 하나의 프레임 내에서 1회 또는 2회 진행될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
100: 디스플레이 장치
110: 디스플레이 패널
120: 게이트 구동 회로
130: 데이터 구동 회로
140: 타이밍 컨트롤러
150: 파워 관리 회로
160: 메인 파워 관리 회로
170: 세트 보드
200: 호스트 시스템

Claims (13)

  1. 제 1 방향으로 배열된 복수의 서브픽셀이 하나의 서브픽셀 라인을 형성하며, 각 서브픽셀 라인은 제 1 스캔 신호가 인가되는 제 1 스캔 그룹과 제 2 스캔 신호가 인가되는 제 2 스캔 그룹으로 구분되는 디스플레이 패널;
    상기 디스플레이 패널의 일측에 배치되어, 상기 제 1 스캔 신호 및 상기 제 2 스캔 신호를 공급하는 게이트 구동 회로;
    하나의 데이터 라인에 연결된 두 개의 서브픽셀에 데이터 전압을 동시에 공급하는 데이터 구동 회로; 및
    하나의 프레임 내에서 상기 제 1 스캔 신호의 주사 순서와 상기 제 2 스캔 신호의 주사 순서가 상이하도록 상기 게이트 구동 회로를 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제 1 스캔 그룹 및 상기 제 2 스캔 그룹은
    서브픽셀 단위 또는 픽셀 단위로 구분되는 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 제 1 스캔 신호는
    하나의 프레임 내에서 1/2 액티브 기간 동안 상기 디스플레이 패널에 인가되고,
    상기 제 2 스캔 신호는
    동일한 하나의 프레임 내에서 나머지 1/2 액티브 기간 동안 상기 디스플레이 패널에 인가되는 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 제 1 스캔 신호는
    상기 디스플레이 패널의 상단부터 하단까지 정방향으로 주사되고,
    상기 제 2 스캔 신호는
    상기 디스플레이 패널의 하단부터 상단까지 역방향으로 주사되는 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 제 1 스캔 신호의 주사 순서는
    특정 프레임에서 변경되는 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는
    액티브 기간 또는 블랭크 기간에 임의의 서브픽셀 라인에 대하여, 상기 서브픽셀의 특성값을 센싱하기 위한 실시간 센싱 동작을 수행하도록 상기 게이트 구동 회로를 제어하고,
    상기 실시간 센싱 동작이 종료된 후 해당하는 서브픽셀 라인에 영상 표시를 위한 데이터 전압을 인가하는 프로그래밍 동작을 수행하도록 상기 데이터 구동 회로를 제어하는 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 실시간 센싱 동작은
    하나의 프레임 내에서 1회 또는 2회 진행되는 디스플레이 장치.
  8. 제 1 방향으로 배열된 복수의 서브픽셀이 하나의 서브픽셀 라인을 형성하며, 각 서브픽셀 라인은 제 1 스캔 신호가 인가되는 제 1 스캔 그룹과 제 2 스캔 신호가 인가되는 제 2 스캔 그룹으로 구분되는 디스플레이 패널을 구동하는 방법에 있어서,
    하나의 프레임 내에서 제 1 방향으로 상기 제 1 스캔 신호를 주사하는 단계; 및
    상기 제 1 스캔 신호의 주사 후, 상기 제 1 방향과 반대의 제 2 방향으로 상기 제 2 스캔 신호를 주사하는 단계를 포함하는 디스플레이 구동 방법.
  9. 제 8 항에 있어서,
    상기 제 1 스캔 신호는
    하나의 프레임 내에서 1/2 액티브 기간 동안 상기 디스플레이 패널에 인가되고,
    상기 제 2 스캔 신호는
    동일한 하나의 프레임 내에서 나머지 1/2 액티브 기간 동안 상기 디스플레이 패널에 인가되는 디스플레이 구동 방법.
  10. 제 8 항에 있어서,
    상기 제 1 방향은
    상기 디스플레이 패널의 상단부터 하단까지의 정방향이고,
    상기 제 2 방향은
    상기 디스플레이 패널의 하단부터 상단까지의 역방향인 디스플레이 구동 방법.
  11. 제 8 항에 있어서,
    상기 제 1 스캔 신호의 주사 방향은
    특정 프레임에서 변경되는 디스플레이 구동 방법.
  12. 제 8 항에 있어서,
    액티브 기간 또는 블랭크 기간에 임의의 서브픽셀 라인에 대하여, 서브픽셀의 특성값을 센싱하기 위한 실시간 센싱 동작을 수행하는 단계; 및
    상기 실시간 센싱 동작이 종료된 후 해당하는 서브픽셀 라인에 영상 표시를 위한 데이터 전압을 인가하는 프로그래밍 동작을 수행하는 단계를 더 포함하는 디스플레이 구동 방법.
  13. 제 12 항에 있어서,
    상기 실시간 센싱 동작은
    하나의 프레임 내에서 1회 또는 2회 진행되는 디스플레이 구동 방법..
KR1020220166607A 2022-12-02 2022-12-02 디스플레이 장치 및 디스플레이 구동 방법 KR20240082703A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220166607A KR20240082703A (ko) 2022-12-02 2022-12-02 디스플레이 장치 및 디스플레이 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220166607A KR20240082703A (ko) 2022-12-02 2022-12-02 디스플레이 장치 및 디스플레이 구동 방법

Publications (1)

Publication Number Publication Date
KR20240082703A true KR20240082703A (ko) 2024-06-11

Family

ID=91471200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220166607A KR20240082703A (ko) 2022-12-02 2022-12-02 디스플레이 장치 및 디스플레이 구동 방법

Country Status (1)

Country Link
KR (1) KR20240082703A (ko)

Similar Documents

Publication Publication Date Title
JP7075378B2 (ja) 発光表示装置、発光表示装置の駆動方法および駆動回路
US11967276B2 (en) Display device
US11436982B2 (en) Data driver circuit, controller, display device, and method of driving the same
JP2010266848A (ja) Ｅｌ表示装置及びその駆動方法
KR20230005084A (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
KR102633822B1 (ko) 발광표시장치 및 이의 구동방법
KR20210158033A (ko) 디스플레이 장치, 데이터 구동 회로 및 디스플레이 패널
KR20220048220A (ko) 표시패널과 이를 이용한 표시장치
CN115995197A (zh) 显示装置和显示驱动方法
CN114627819B (zh) 显示装置和用于驱动显示装置的方法
KR20230103588A (ko) 표시 장치
KR102598361B1 (ko) 유기 발광 디스플레이 장치 및 구동 방법
KR20210083946A (ko) 발광표시장치 및 이의 구동방법
US11837176B2 (en) Display device, timing controller and display panel
KR102338038B1 (ko) 유기발광 표시장치 및 그 구동방법
KR20230060774A (ko) 전계발광 표시장치 및 이의 구동 방법
KR20240082703A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20220074394A (ko) 디스플레이 장치 및 구동 방법
KR20200016042A (ko) 데이터 구동회로, 유기발광표시장치 및 구동방법
US20230206862A1 (en) Display panel, display device, and display driving method
US20240203358A1 (en) Display device, display panel, and subpixel circuit
KR102473218B1 (ko) 유기 발광 표시장치
US20230368735A1 (en) Light Emitting Display Apparatus and Driving Method Thereof
US20230215306A1 (en) Gate Driver and Display Device Using the Same
KR20230102478A (ko) 디스플레이 장치 및 디스플레이 구동 방법