JP2024019673A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024019673A
JP2024019673A JP2023216082A JP2023216082A JP2024019673A JP 2024019673 A JP2024019673 A JP 2024019673A JP 2023216082 A JP2023216082 A JP 2023216082A JP 2023216082 A JP2023216082 A JP 2023216082A JP 2024019673 A JP2024019673 A JP 2024019673A
Authority
JP
Japan
Prior art keywords
semiconductor region
type semiconductor
metal layer
semiconductor device
metal layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023216082A
Other languages
English (en)
Inventor
圭 谷平
Kei Tanihira
陽一 堀
Yoichi Hori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2023216082A priority Critical patent/JP2024019673A/ja
Publication of JP2024019673A publication Critical patent/JP2024019673A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】サージ耐量の向上の向上が可能である半導体装置を提供する。【解決手段】半導体装置は、第１電極と、前記第１電極に接続された第１導電形の第１半導体領域と、前記第１半導体領域上に設けられ、前記第１半導体領域に接し、第２導電形である第２半導体領域と、前記第２半導体領域上に設けられ、前記第２半導体領域に接した複数の第１金属層及び複数の第２金属層と、第３半導体領域と、第２電極と、を備える。前記第３半導体領域は、前記第１半導体領域と前記第１金属層との間に設けられ、前記第１半導体領域及び前記第２半導体領域に接し、前記第１導電形であり、不純物濃度が前記第１半導体領域の不純物濃度よりも高い。前記第２電極は、前記第１半導体領域、前記第２半導体領域、前記第１金属層、及び、前記第２金属層に接する。【選択図】図２

Description

実施形態は、半導体装置に関する。
金属と半導体を接合したショットキーバリアダイオード（Schottky Barrier Diode：ＳＢＤ）が知られている。ＳＢＤは順方向の電圧降下が少なく、スイッチング速度が高いという利点がある。その反面、一般的な構造のＳＢＤは半導体側に空乏層が広がり、電荷（例えば電子）による電界は金属と半導体の境界面において最も高くなる。そこで、ＳＢＤとｐｎ接合ダイオードを混在させたＪＢＳ（Junction Barrier Schottky）ダイオードが開発されている。ＪＢＳダイオードはｐｎダイオードを内包することにより、半導体表面よりｎ－層の一部に埋め込まれたｐ層とｎ－層の間に空乏層が広がる。逆バイアスの電圧が高くなると、ｐ層の空乏層同士がパンチスルーし最大電界はｐ層の直下に移動する。これにより、欠陥などの多い表面の電界が下がり、リーク電流を抑えることが可能となる。また、ＳＢＤを構成するｎ－層の一部にｐ＋層を埋め込んだ構造では、ｐ＋層と元々のＳＢＤのｎ－層によるｐｎ接合ダイオードを内包し、高電流（高サージ電流）が必要となるタイミングでオンする。これにより、電流輸送能力が高まり、大電流時の順方向電圧の上昇を抑制し高サージ耐量を実現する。
特許第５５５０５８９号公報 特開２０１５－２９０４６号公報
実施形態の目的は、サージ耐量の向上が可能である半導体装置を提供することである。
実施形態に係る半導体装置は、第１電極と、前記第１電極に接続された第１導電形の第１半導体領域と、前記第１半導体領域上に設けられ、前記第１半導体領域に接し、第２導電形である第２半導体領域と、前記第２半導体領域上に設けられ、前記第２半導体領域に接した複数の第１金属層及び複数の第２金属層と、第３半導体領域と、第２電極と、を備える。前記第３半導体領域は、前記第１半導体領域と前記第１金属層との間に設けられ、前記第１半導体領域及び前記第２半導体領域に接し、前記第１導電形であり、不純物濃度が前記第１半導体領域の不純物濃度よりも高い。前記第２電極は、前記第１半導体領域、前記第２半導体領域、前記第１金属層、及び、前記第２金属層に接する。
第１の実施形態に係る半導体装置を示す平面図である。 図１に示すＡ－Ａ'線による断面図である。 第２の実施形態に係る半導体装置を示す平面図である。 図３に示すＢ－Ｂ'線による断面図である。 第１の比較例に係る半導体装置を示す断面図である。 第２の比較例に係る半導体装置を示す断面図である。 （ａ）は、横軸に順方向電圧をとり縦軸に順方向電流をとって半導体装置の特性を示すグラフであり、（ｂ）は横軸に逆方向電圧をとり縦軸に逆方向電流をとって半導体装置の特性を示すグラフである。
＜第１の実施形態＞
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る半導体装置を示す平面図である。
図２は、図１に示すＡ－Ａ'線による断面図である。
なお、各図は模式的なものであり、構成要素は適宜、強調、簡略化又は省略されている。また、図間において、構成要素の数及び寸法比は、必ずしも一致していない。後述する他の図についても、同様である。
図１及び図２に示すように、本実施形態に係る半導体装置１においては、カソード電極１０が設けられている。カソード電極１０は、例えばニッケル（Ｎｉ）等の金属からなり、半導体装置１の下面全体に配置されている。
カソード電極１０上には、半導体部分２０が設けられている。半導体部分２０は、半導体材料からなり、例えば、炭化シリコン（ＳｉＣ）からなり、例えば、単結晶のＳｉＣからなる。以下に説明するように、半導体部分２０の各部には、例えば窒素（Ｎ）等のドナーとなる不純物、または、例えばアルミニウム（Ａｌ）もしくはボロン（Ｂ）等のアクセプタとなる不純物が注入されており、いくつかの半導体領域を形成している。
半導体部分２０上には、アノード電極３０、複数の金属層３１、複数の金属層３２、絶縁膜４０が設けられている。
以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を採用する。カソード電極１０からアノード電極３０に向かう方向を「Ｚ方向」とし、Ｚ方向に対して直交する２方向であって、相互に直交する２方向を「Ｘ方向」及び「Ｙ方向」とする。また、Ｚ方向のうち、カソード電極１０からアノード電極３０に向かう方向を「上」ともいい、その反対方向を「下」ともいうが、この表現も便宜的なものであり、重力の方向とは無関係である。さらに、以下の説明においては、Ｚ方向と直交し、Ｘ方向及びＹ方向と交差する「Ｗ方向」も使用する。
図２に示すように、半導体部分２０においては、ｎ＋形半導体領域２１、ｎ－形半導体領域２２、複数のｎ形半導体領域２３、ｐ形半導体領域２６、複数のｐ＋形半導体領域２７、ｐ－形半導体領域２８が設けられている。各半導体領域の平面配置は後述する。
ｎ＋形半導体領域２１は、例えば、導電形がｎ形のＳｉＣ基板である。ｎ＋形半導体領域２１はカソード電極１０に接している。ｎ－形半導体領域２２は、ｎ＋形半導体領域２１上に配置されている。ｎ－形半導体領域２２の導電形はｎ形である。ｎ－形半導体領域２２の不純物濃度は、ｎ＋形半導体領域２１の不純物濃度よりも低く、例えば、２×１０１６（ｃｍ－３）程度である。ｎ－形半導体領域２２はｎ＋形半導体領域２１を介してカソード電極１０に電気的に接続されている。複数のｎ形半導体領域２３は、ｎ－形半導体領域２２上の一部に設けられている。ｎ形半導体領域２３の導電形はｎ形であり、その不純物濃度は、ｎ－形半導体領域２２の不純物濃度よりも高い。ｎ形半導体領域２３の不純物濃度は、例えば、３×１０１７（ｃｍ－３）程度である。
ｐ形半導体領域２６は、ｎ－形半導体領域２２上及びｎ形半導体領域２３上に設けられており、ｎ－形半導体領域２２及びｎ形半導体領域２３に接している。ｐ＋形半導体領域２７はｐ形半導体領域２６上に設けられており、ｐ形半導体領域２６と接している。ｐ＋形半導体領域２７の不純物濃度は、ｐ形半導体領域２６の不純物濃度よりも高い。一部のｐ＋形半導体領域２７はｎ形半導体領域２３の直上域に設けられており、他のｐ＋形半導体領域２７はｎ形半導体領域２３の直上域から離れた位置に設けられている。すなわち、Ｚ方向において、一部のｐ＋形半導体領域２７とｎ－形半導体領域２２との間にはｎ形半導体領域２３が設けられ、他のｐ＋形半導体領域２７とｎ－形半導体領域２２との間にはｎ形半導体領域２３が設けられていない。ｐ－形半導体領域２８はｐ形半導体領域２６の周囲に設けられており、ｐ形半導体領域２６に接している。ｐ－形半導体領域２８の不純物濃度は、ｐ形半導体領域２６の不純物濃度よりも低い。ｐ－形半導体領域２８はｐ＋形半導体領域２７から離隔している。
金属層３１は、ｐ＋形半導体領域２７上であって、ｎ形半導体領域２３の直上域に設けられており、ｐ＋形半導体領域２７に接している。金属層３２は、ｐ＋形半導体領域２７上であって、ｎ形半導体領域２３の直上域を除く領域の一部に設けられており、ｐ＋形半導体領域２７に接している。金属層３１及び３２は、例えば、ニッケル（Ｎｉ）からなる。
絶縁膜４０は、半導体部分２０上であって、半導体装置１の終端部に設けられている。絶縁膜４０は、例えば、酸化シリコン（ＳｉＯ２）からなる。絶縁膜４０は、ｎ－形半導体領域２２、ｐ形半導体領域２６、ｐ－形半導体領域２８、及び、アノード電極３０に接している。
アノード電極３０は、半導体部分２０上であって、半導体装置１の終端部を除く部分（以下、「セル部」という）に設けられている。半導体装置１の終端部はセル部を囲んでいる。アノード電極３０の周辺部は、絶縁膜４０の内側部上に乗り上げている。アノード電極３０は、例えば、チタン（Ｔｉ）からなる。アノード電極３０は、ｎ－形半導体領域２２、ｐ形半導体領域２６、金属層３１、金属層３２、及び、絶縁膜４０に接している。また、上述したｐ－形層２８は、終端部に設けられ、セル部に設けられた各半導体領域の一部を囲んでいる。
次に、各半導体領域の平面配置について説明する。
図１は、半導体部分２０及び金属層３２を示し、金属層３１、アノード電極３０、絶縁膜４０を省略している。また、図を見やすくするために、金属層３２にのみハッチングを付している。
図１及び図２に示すように、Ｚ方向から見て、ｎ＋形半導体領域２１及びｎ－形半導体領域２２は、半導体装置１の全体に配置されている。上述の如く、アノード電極３０は半導体装置１のセル部に配置されており、絶縁膜４０は半導体装置１の終端部に配置されており、Ｚ方向から見て、一部同士が重なっている。
金属層３１及び金属層３２は、半導体装置１のセル部に配置されている。Ｚ方向から見て、各金属層３１及び３２の形状は、例えば、角部が丸められた正方形又は円形である。但し、金属層３１及び３２の形状は、これには限定されない。Ｚ方向から見て、各金属層３１の面積は各金属層３２の面積と等しい。金属層３１及び３２は、ＸＹ平面上に周期的に配列されており、例えば、六方最密状に配列されている。
具体的には、複数の金属層３１がＸ方向に沿って周期的に配列された第１の列が複数構成されており、複数の金属層３２がＸ方向に沿って周期的に配列された第２の列が複数構成されている。そして、金属層３１により構成された第１の列と、金属層３２により構成された第２の列が、Ｙ方向に沿って交互に且つ周期的に配列されている。
また、複数の金属層３１は、Ｙ方向に沿っても周期的に配列された列を複数構成し、複数の金属層３２も、Ｙ方向に沿って周期的に配列された列を複数構成している。そして、金属層３１により構成されたＹ方向に延びる列と、金属層３２により構成されたＹ方向に延びる列は、Ｘ方向に沿って交互に且つ周期的に配列されている。
更に、金属層３１及び金属層３２は、Ｗ方向に沿って交互に配列されている。Ｗ方向は、Ｘ方向に対して例えば６０°傾斜し、Ｙ方向に対して例えば３０°傾斜している。これにより、Ｚ方向から見て、複数の金属層３１及び複数の金属層３２のうち、相互に最も近い３つの中心間を結ぶ三角形は正三角形となる。
言い換えると、Ｙ方向に延びる第１列Ｃ１と第２列Ｃ２には金属層３１のみが周期的に配置され、金属層３２は配置されていない。Ｙ方向に延び、且つＸ方向において第１列Ｃ１と第２列Ｃ２との間に位置する第３列Ｃ３には金属層３２のみが周期的に配置され、金属層３１は配置されていない。さらに、Ｘ方向において隣接する第１列Ｃ１の金属層３１と、第２列Ｃ２の金属層３１との間には金属層３２は配置されていない。
ｐ＋形半導体領域２７は、金属層３１及び３２の直下域に配置されており、金属層３１又は３２に接している。ｐ＋形半導体領域２７は、金属層３１及び３２とオーミック接続されている。ｐ＋形半導体領域２７の形状及び大きさは、金属層３１又は３２の形状及び大きさと略同じである。
ｐ形半導体領域２６は、概ね、半導体装置１のセル部に配置されている。ｐ形半導体領域２６には、枠状部分２６ａ、複数の線状部分２６ｂ、複数の円状部分２６ｃが設けられている。Ｚ方向から見て、枠状部分２６ａの形状は枠状であり、例えば、角部が丸められた長方形又は正方形である。枠状部分２６ａはセル部の外縁に沿って配置されている。
複数の線状部分２６ｂは、枠状部分２６ａ内に配置されている。各線状部分２６ｂの形状はＹ方向に延びる直線状であり、その両端部は枠状部分２６ａに繋がっている。複数の線状部分２６ｂは、Ｘ方向に沿って周期的に配列されている。
複数の円状部分２６ｃは、枠状部分２６ａ内に配置されている。円状部分２６ｃは複数の線状部分２６ｂと繋がっている。円状部分２６ｃは、ｐ＋形半導体領域２７の直下域に配置されており、したがって、金属層３１及び３２の直下域に配置されている。円状部分２６ｃはｐ＋形半導体領域２７に接している。Ｚ方向から見て、円状部分２６ｃの形状及び大きさは、ｐ＋形半導体領域２７と略等しい。
ｎ形半導体領域２３は、ｐ形半導体領域２６の円状部分２６ｃの直下域であって、金属層３１の直下域のみに設けられている。ｎ形半導体領域２３は、金属層３２の直下域には設けられていない。このため、複数のｎ形半導体領域２３は、Ｘ方向及びＹ方向に沿って周期的に配列されている。すなわち、複数のｎ形半導体領域２３はマトリクス状に配列されている。但し、Ｘ方向において隣り合うｎ形半導体領域２３間の距離は、Ｙ方向において隣り合うｎ形半導体領域２３間の距離よりも短い。ｎ形半導体領域２３は、円状部分２６ｃに接している。
ｐ－形半導体領域２８は、ｐ形半導体領域２６の枠状部分２６ａの外側に配置されている。ｐ－形半導体領域２８の上面は絶縁膜４０に接している。但し、ｐ－形半導体領域２８は半導体装置１の終端縁までは到達していない。
次に、本実施形態に係る半導体装置１の動作及び効果について説明する。
半導体装置１においては、ｎ－形半導体領域２２とアノード電極３０によりショットキーバリアダイオード（ＳＢＤ）が形成される。ショットキーバリアダイオードはスイッチング速度が高く、順方向の電圧降下が少ない。
アノード電極３０にはｐ形半導体領域２６の線状部分２６ｂが接続されているため、逆電圧が印加されたときに、ｎ－形半導体領域２２と線状部分２６ｂとの界面を起点に空乏半導体領域が形成される。このため、線状部分２６ｂが設けられていない場合と比較して、電界が集中する位置を、ｎ－形半導体領域２２とアノード電極３０との界面よりも下方に変位させることができる。この結果、リーク電流を抑制できる。
アノード電極３０は、金属層３１及び３２、並びに、ｐ＋形半導体領域２７を介して、ｐ形半導体領域２６にオーミック接続されている。これにより、ｐ形半導体領域２６とｎ－形半導体領域２２の接合部分、及び、ｐ形半導体領域２６とｎ形半導体領域２３の接合部分に、ｐｎダイオードが形成される。ｐｎダイオードにより、順方向に大きな電流を流すことができ、電流サージ耐量が向上する。
ｎ形半導体領域２３の不純物濃度はｎ－形半導体領域２２の不純物濃度よりも高いため、ｎ形半導体領域２３とｐ形半導体領域２６の接合部分に形成されるｐｎダイオードは、ｎ－形半導体領域２２とｐ形半導体領域２６の接合部分に形成されるｐｎダイオードよりも、耐圧が低い。このため、高い逆電圧が印加されたときに、ｎ形半導体領域２３とｐ形半導体領域２６の接合部分に形成されたｐｎダイオードが先にブレークダウンして、電流を流す。これにより、終端部がブレークダウンすることを回避し、終端部のブレークダウンにより半導体装置１が損傷することを回避できる。
そして、半導体装置１においては、ｎ形半導体領域２３が金属層３１の直下域にのみ設けられており、金属層３２の直下域には設けられていない。このため、金属層３１の直下域に形成されたｐｎダイオードに電界が集中し、このｐｎダイオードが先にブレークダウンしやすい。これにより、終端部のブレークダウンをより確実に回避できる。したがって、半導体装置１は電圧サージ耐量が高い。
このように、本実施形態によれば、順方向のサージ電圧が印加されたときの電流サージ耐量と、逆方向のサージ電圧が印加されたときの電圧サージ耐量の双方を向上させることができる。この結果、サージ耐量が高い半導体装置１を実現することができる。
＜第２の実施形態＞
次に、第２の実施形態について説明する。
図３は、本実施形態に係る半導体装置を示す平面図である。
図４は、図３に示すＢ－Ｂ'線による断面図である。
図３及び図４に示すように、本実施形態に係る半導体装置２は、第１の実施形態に係る半導体装置１（図１及び図２参照）と比較して、金属層３１が小さく、金属層３２が大きい。すなわち、半導体装置２においては、Ｚ方向から見て、金属層３１の面積は金属層３２の面積よりも小さい。一例では、第１の実施形態においては、Ｚ方向から見て、金属層３１及び３２の直径は共に１３μｍである。一方、本実施形態においては、金属層３１の直径は７μｍであり、金属層３２の直径は１９μｍである。
また、ｐ＋形半導体領域２７、ｐ形半導体領域２６の円状部分２６ｃ、及び、ｎ形半導体領域２３は、金属層３１の直下域に設けられており、Ｚ方向から見て、ｐ＋形半導体領域２７、円状部分２６ｃ及びｎ形半導体領域２３の形状及び大きさは、金属層３１と略等しい。このため、本実施形態に係る半導体装置２は、半導体装置１と比較して、ｐ＋形半導体領域２７、円状部分２６ｃ及びｎ形半導体領域２３も小さい。
本実施形態によれば、ｎ形半導体領域２３を小さくすることにより、順電圧が印加されたときに、ｎ形半導体領域２３とｐ形半導体領域２６により形成されるｐｎダイオードがより導通しやすくなる。これは、ｐｎダイオードが小型化することにより、電界がより集中するためと推定される。この結果、電流サージ耐量が増加する。また、ｎ形半導体領域２３を小さくすることにより、逆電圧が印加されたときに、ｎ形半導体領域２３とｐ形半導体領域２６により形成されるｐｎダイオードがよりブレークダウンしやすくなる。これにより、セル部において円滑にブレークダウンが進行し、終端部のブレークダウンをより確実に回避することができる。この結果、電圧サージ耐量が増加する。本実施形態における上記以外の構成、動作及び効果は、第１の実施形態と同様である。
＜第１の比較例＞
次に、第１の比較例について説明する。
図５は、本比較例に係る半導体装置を示す断面図である。
図５に示すように、本比較例に係る半導体装置１０１は、第１の実施形態に係る半導体装置１（図１及び図２参照）と比較して、ｎ形半導体領域２３が設けられていない点が異なっている。
半導体装置１０１においては、ｎ形半導体領域２３が設けられていないため、ｐｎダイオードは、ｎ－形半導体領域２２とｐ形半導体領域２６の接合部分にのみ形成される。このため、逆電圧が印加されたときに、ｐｎダイオードがブレークダウンしにくい。この結果、逆方向のサージ電圧が印加されたときに、セル部で円滑にブレークダウンが起こらず、終端部がブレークダウンする可能性がある。終端部がブレークダウンすると、半導体装置１０１が損傷を受ける可能性がある。
＜第２の比較例＞
次に、第２の比較例について説明する。
図６は、本比較例に係る半導体装置を示す断面図である。
図６に示すように、本比較例に係る半導体装置１０２は、第１の実施形態に係る半導体装置１（図１及び図２参照）と比較して、ｎ形半導体領域２３が金属層３１の直下域と金属層３２の直下域の双方に設けられている点が異なっている。
半導体装置１０２においては、ｎ形半導体領域２３が金属層３１の直下域と金属層３２の直下域の双方に設けられているため、順方向のサージ電圧が印加されたときに、電界が集中にしにくく、ｐｎダイオードが導通しにくい。このため、サージ電流が終端部を流れ、終端部が損傷を受ける可能性がある。
＜試験例＞
次に、上述の実施形態の効果を示す試験例について説明する。
図７（ａ）は、横軸に順方向電圧をとり縦軸に順方向電流をとって半導体装置の特性を示すグラフであり、図７（ｂ）は横軸に逆方向電圧をとり縦軸に逆方向電流をとって半導体装置の特性を示すグラフである。
図７（ａ）に示すように、上述の半導体装置に印加する順方向電圧を増加させていくと、まずショットキーバリアダイオードが導通する。順方向電圧をさらに増加させていくと、ｐｎダイオードが導通し、伝導度が変調する。
第１の実施形態に係る半導体装置１において伝導度変調が発生する伝導度変調電圧ｖｆ１は、第２の比較例に係る半導体装置１０２において伝導度変調が発生する伝導度変調電圧ｖｆ１０２よりも低かった。したがって、半導体装置１は半導体装置１０２よりも電流サージ耐量が高いといえる。また、第２の実施形態に係る半導体装置２において伝導度変調が発生する伝導度変調電圧ｖｆ２は、伝導度変調電圧ｖｆ１よりも低かった。したがって、半導体装置２は半導体装置１よりも電流サージ耐量が高いといえる。
図７（ｂ）に示すように、上述の半導体装置に印加する逆方向電圧を増加させていくと、所定の電圧に到達したときに、ブレークダウンが発生して電流を流す。第１の実施形態に係る半導体装置１のブレークダウン電圧ｖｂ１は、第１の比較例に係る半導体装置１０１のブレークダウン電圧ｖｂ１０１よりも低かった。したがって、半導体装置１は半導体装置１０１よりも電流サージ耐量が高いといえる。また、第２の実施形態に係る半導体装置２のブレークダウン電圧ｖｂ２は、第１の実施形態に係る半導体装置１のブレークダウン電圧ｖｂ１よりも低かった。したがって、半導体装置２は半導体装置１よりも電圧サージ耐量が高いといえる。
なお、第１及び第２の実施形態においては、金属層３１及び３２が六方最密状に配列された例を示したが、本発明はこれには限定されない。金属層３１及び３２は他のパターンにしたがって配列されていてもよい。また、金属層３１及び３２はランダムに配列されていてもよい。
以上説明した実施形態によれば、サージ耐量が高い半導体装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
１、２：半導体装置
１０：カソード電極
２０：半導体部分
２１：ｎ＋形半導体領域
２２：ｎ－形半導体領域
２３：ｎ形半導体領域
２６：ｐ形半導体領域
２６ａ：枠状部分
２６ｂ：線状部分
２６ｃ：円状部分
２７：ｐ＋形半導体領域
２８：ｐ－形半導体領域
３０：アノード電極
３１、３２：金属層
４０：絶縁膜
１０１、１０２：半導体装置
ｖｂ１、ｖｂ２、ｖｂ１０１：ブレークダウン電圧
ｖｆ１、ｖｆ２、ｖｆ１０２：伝導度変調電圧

Claims (7)

  1. 第１電極と、
    前記第１電極に接続された第１導電形の第１半導体領域と、
    前記第１半導体領域上に設けられ、前記第１半導体領域に接し、第２導電形である第２半導体領域と、
    前記第２半導体領域上に設けられ、前記第２半導体領域に接した複数の第１金属層及び複数の第２金属層と、
    前記第１半導体領域と前記第１金属層との間に設けられ、前記第１半導体領域と前記第２金属層の間には設けられておらず、前記第１半導体領域及び前記第２半導体領域に接し、前記第１導電形であり、不純物濃度が前記第１半導体領域の不純物濃度よりも高い第３半導体領域と、
    前記第１半導体領域、前記第２半導体領域、前記第１金属層、及び、前記第２金属層に接した第２電極と、
    を備え、
    複数の前記第１金属層が第１方向に沿って配列された第１の列が複数構成されており、
    複数の前記第２金属層が前記第１方向に沿って配列された第２の列が複数構成されており、
    前記第１の列と前記第２の列は、前記第１方向と直交する第２方向に沿って交互に配列されている半導体装置。
  2. 上方から見て、前記第１金属層の面積は前記第２金属層の面積と等しい請求項１に記載の半導体装置。
  3. 上方から見て、前記第１金属層の面積は前記第２金属層の面積よりも小さい請求項１に記載の半導体装置。
  4. 複数の前記第１金属層は、前記第２方向に沿って周期的に配列されており、
    複数の前記第２金属層は、前記第２方向に沿って周期的に配列されている請求項１に記載の半導体装置。
  5. 前記第１金属層及び前記第２金属層は、前記第１方向及び前記第２方向と交差した第３方向に沿って交互に配列されている請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記第２半導体領域は、前記第２方向に延びる複数の線状部分を有する請求項１～５のいずれか１つに記載の半導体装置。
  7. 上方から見て、前記複数の第１金属層及び前記複数の第２金属層のうち、相互に最も近い３つの中心間を結ぶ三角形は正三角形である請求項１～６のいずれか１つに記載の半導体装置。
JP2023216082A 2020-05-29 2023-12-21 半導体装置 Pending JP2024019673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023216082A JP2024019673A (ja) 2020-05-29 2023-12-21 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020094936A JP7410800B2 (ja) 2020-05-29 2020-05-29 半導体装置
JP2023216082A JP2024019673A (ja) 2020-05-29 2023-12-21 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020094936A Division JP7410800B2 (ja) 2020-05-29 2020-05-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2024019673A true JP2024019673A (ja) 2024-02-09

Family

ID=74625804

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020094936A Active JP7410800B2 (ja) 2020-05-29 2020-05-29 半導体装置
JP2023216082A Pending JP2024019673A (ja) 2020-05-29 2023-12-21 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020094936A Active JP7410800B2 (ja) 2020-05-29 2020-05-29 半導体装置

Country Status (4)

Country Link
US (1) US11508854B2 (ja)
EP (1) EP3916812A1 (ja)
JP (2) JP7410800B2 (ja)
CN (1) CN113745310B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023136028A (ja) * 2022-03-16 2023-09-29 株式会社東芝 半導体装置
JP2024043740A (ja) * 2022-09-20 2024-04-02 株式会社東芝 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124981B2 (en) * 2008-06-10 2012-02-28 Fairchild Semiconductor Corporation Rugged semiconductor device architecture
WO2011151901A1 (ja) 2010-06-02 2011-12-08 株式会社日立製作所 半導体装置
JP5550589B2 (ja) 2011-03-23 2014-07-16 株式会社東芝 半導体装置
JP6002387B2 (ja) * 2012-01-06 2016-10-05 株式会社 日立パワーデバイス ダイオードおよびそれを用いた電力変換システム
CN104282732B (zh) 2013-07-01 2017-06-27 株式会社东芝 半导体装置
JP5940500B2 (ja) * 2013-09-11 2016-06-29 株式会社東芝 半導体装置及びその製造方法
JP5755722B2 (ja) 2013-12-27 2015-07-29 株式会社日立製作所 半導体装置
JP6347999B2 (ja) * 2014-06-25 2018-06-27 シナプティクス・ジャパン合同会社 ジャンクションバリアショットキーダイオード及びその製造方法
JP6400544B2 (ja) * 2015-09-11 2018-10-03 株式会社東芝 半導体装置
JP6730237B2 (ja) * 2017-09-19 2020-07-29 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US11508854B2 (en) 2022-11-22
CN113745310A (zh) 2021-12-03
US20210376168A1 (en) 2021-12-02
CN113745310B (zh) 2024-04-09
EP3916812A1 (en) 2021-12-01
JP2021190573A (ja) 2021-12-13
JP7410800B2 (ja) 2024-01-10

Similar Documents

Publication Publication Date Title
JP2024019673A (ja) 半導体装置
JP5787853B2 (ja) 電力用半導体装置
US9142687B2 (en) Semiconductor diode device
JP7305591B2 (ja) 半導体装置
JP2020047791A (ja) 半導体装置
JP6673439B2 (ja) 半導体装置
US11056582B2 (en) Bidirectional phase controlled thyristor (BiPCT)—a new semiconductor device concept
CN217306514U (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
JPH02156684A (ja) 複合型ダイオード装置
JP2016119420A (ja) ショットキーバリアダイオードとその製造方法
CN217847964U (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
JP2021019156A (ja) 炭化珪素半導体装置
JPWO2019220940A1 (ja) 半導体装置
CN114400255A (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN114400258A (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN114400256A (zh) 一种集成结势垒肖特基的mosfet器件
CN112909098A (zh) 一种肖特基二极管及其制备方法
WO2019159471A1 (ja) 半導体装置
CN112216746A (zh) 碳化硅半导体器件
US20240097045A1 (en) Semiconductor device
JP2023136028A (ja) 半導体装置
US11322585B2 (en) Semiconductor device
US20220085009A1 (en) Semiconductor device
JP2023167834A (ja) 半導体装置
JP2022053300A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231221