CN110429030B - 纳米栅及纳米栅器件的制备方法 - Google Patents

纳米栅及纳米栅器件的制备方法 Download PDF

Info

Publication number
CN110429030B
CN110429030B CN201910696974.0A CN201910696974A CN110429030B CN 110429030 B CN110429030 B CN 110429030B CN 201910696974 A CN201910696974 A CN 201910696974A CN 110429030 B CN110429030 B CN 110429030B
Authority
CN
China
Prior art keywords
dielectric layer
etching
gate
nano
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910696974.0A
Other languages
English (en)
Other versions
CN110429030A (zh
Inventor
何泽召
蔚翠
刘庆彬
高学栋
郭建超
周闯杰
冯志红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201910696974.0A priority Critical patent/CN110429030B/zh
Publication of CN110429030A publication Critical patent/CN110429030A/zh
Application granted granted Critical
Publication of CN110429030B publication Critical patent/CN110429030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes

Abstract

本发明适用于半导体器件技术领域,提供了一种纳米栅的制备方法,包括:根据第一介质层表面沉积的第一光刻胶上的光刻胶图形,对第一介质层表面光刻胶图形以外的区域进行第一次刻蚀,去除第一次刻蚀后的第一介质层表面沉积的第一光刻胶,获得衬底和第一次刻蚀后的第一介质层构成的台阶结构;在台阶结构的水平表面和垂直侧壁上沉积金属层,并在金属层的表面生长第二介质层;对金属层和第二介质层进行第二次刻蚀;在第二次刻蚀后的台阶结构上生长第三介质层,并对第三介质层表面进行抛光,使第三介质层上表面齐平并露出金属层对应的金属,获得纳米栅。本发明利用台阶垂直侧壁的金属层作为纳米栅,可以精确控制纳米栅的尺寸,降低纳米栅的制作难度。

Description

纳米栅及纳米栅器件的制备方法
技术领域
本发明属于半导体器件技术领域,尤其涉及一种纳米栅及纳米栅器件的制备方法。
背景技术
在集成电路领域,为了提升半导体芯片的性能和集成度,几十年来以硅材料为基础的晶体管特征尺寸不断缩小,并逐渐接近其物理极限。
栅极是晶体管的控制端,其尺寸对电子器件的性能具有重要影响。目前,器件的纳米级栅长尺寸加工变得愈加困难。利用现有的光刻技术制备电子器件时,其栅长尺寸不仅依赖于光刻设备的分辨率,还取决于光刻工艺中的光刻胶种类、烘烤温度、曝光剂量、显影温度和时间等多种影响因素。这导致器件的栅长尺寸不易被精确控制,尤其是纳米尺度的栅制备困难。为了维持集成电路产业的不断发展,需要研制新的制备方法,以便于可以简化纳米尺度的栅的制备,精确控制栅长尺寸,并实现纳米栅器件的制备,进而提升电子器件的性能。
发明内容
有鉴于此,本发明实施例提供了一种纳米栅的制备方法,以解决现有光刻工艺中存在多种影响因素导致器件栅长尺寸不易被精确控制,尤其纳米尺度的栅制备困难的问题。
本发明实施例的第一方面提供了一种纳米栅的制备方法,包括:
根据在衬底上生长的第一介质层表面沉积的第一光刻胶上的光刻胶图形,对所述第一介质层表面所述光刻胶图形以外的区域进行第一次刻蚀,去除所述第一次刻蚀后的第一介质层表面沉积的第一光刻胶,获得所述衬底和所述第一次刻蚀后的第一介质层构成的台阶结构;
在所述台阶结构的水平表面和垂直侧壁上沉积一层金属层,并在所述金属层的表面生长第二介质层;
对所述金属层和所述第二介质层进行第二次刻蚀;
在所述第二次刻蚀后的台阶结构上生长第三介质层,并对所述第三介质层表面进行抛光,使所述第三介质层上表面齐平并露出所述金属层对应的金属,获得纳米栅。
可选的,所述衬底为半绝缘衬底或者高阻衬底。
可选的,所述半绝缘衬底的材料为硅、碳化硅、蓝宝石或金刚石中的任一种;
所述高阻衬底的材料为玻璃、柔性聚脂薄膜、柔性聚酰亚胺薄膜、云母或陶瓷中的任一种。
可选的,所述第一介质层、所述第二介质层和所述第三介质层均采用原子层沉积ALD设备或等离子体增强化学气相沉积PECVD设备生长。
可选的,所述第一介质层、所述第二介质层和所述第三介质层的材料均为二氧化硅、氧化铝、氧化铪、氧化钛、氮化硅以及氮化铝中的一种或多种的组合。
可选的,所述第一介质层的厚度为100nm;
所述第二介质层的厚度为10nm;
所述第三介质层的厚度为120nm。
可选的,所述第一次刻蚀为采用电感耦合等离子ICP刻蚀设备对所述第一介质层表面所述光刻胶图形以外的区域进行干法刻蚀。
可选的,所述金属层的厚度为1nm-500nm。
可选的,所述在所述台阶结构的水平表面和垂直侧壁上沉积一层金属层,包括:
采用电子束蒸发设备,在所述台阶结构的沉积水平表面和垂直侧壁上沉积一层厚度为10nm的金属层;
所述金属层的材料为金、银、铜、铝、锌、钼、铱、钨、钴、镉、镍、铁、铂、铬、钛、钯、锗、铅以及铍中的一种或多种的组合。
本发明实施例的第二方面提供了一种纳米栅器件的制备方法,包括:采用上述任一实施例所述的纳米栅的制备方法制作纳米栅后,在抛光的第三介质层上表面生长栅介质层;
在所述栅介质层上制备半导体材料;
根据所述半导体材料上沉积的第二光刻胶上的光刻胶图形,对所述第二光刻胶上的光刻胶图形以外的区域对应的栅介质层和半导体材料进行第三次刻蚀,直到露出所述金属层对应的金属;
在所述纳米栅上制备所述纳米栅器件的栅极,在未被所述第三次刻蚀所刻蚀的栅介质层和半导体材料形成的导电沟道区域上制备所述纳米栅器件的源极和漏极。
本发明实施例通过衬底和刻蚀后的第一介质层形成一个台阶结构,通过在台阶结构上沉积金属层并去除台阶结构水平表面的金属层,保留台阶结构垂直侧壁的金属层,利用台阶结构垂直侧壁的金属层,制备纳米栅,通过台阶结构制作纳米栅,而非通过沉积多层光刻胶光刻,降低了纳米栅的制作难度,通过设定金属层的厚度,可以精确控制纳米栅的尺寸,获得高精度的纳米栅。
利用本发明实施例制备的纳米栅制备纳米栅器件,由于本发明实施例可以获得高精度的纳米栅,进而可以获得具有高精度栅长的纳米栅器件,进而提升纳米栅器件的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种纳米栅的制备方法流程示意图;
图2(1)是本发明实施例提供的在衬底上生长第一介质层的结构示意图;
图2(2)是本发明实施例提供的在第一光刻胶上形成光刻胶图形的结构示意图;
图2(3)是本发明实施例提供的进行第一次刻蚀后的结构示意图;
图2(4)是本发明实施例提供的沉积金属层并生长第二介质层后的结构示意图;
图2(5)是本发明实施例提供的对金属层和第二介质层进行第二次刻蚀后的结构示意图;
图2(6)是本发明实施例提供的在第二次刻蚀后的台阶结构上生长第三介质层的结构示意图;
图2(7)是本发明实施例提供的对第三介质层表面进行抛光获得纳米栅的结构示意图;
图3(1)是本发明实施例提供的在纳米栅上生长栅介质层和半导体材料的结构示意图;
图3(2)是本发明实施例提供的对栅介质层和半导体材料进行第三次刻蚀后的结构示意图;
图3(3)是本发明实施例提供的一种纳米栅器件的结构示意图。
图中:1-衬底;2-第一介质层;3-第一光刻胶上的光刻胶图形;4-金属层;5-第二介质层;6-第三介质层;7-栅介质层;8-半导体材料;9-栅极;10-源极;11-漏极。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定***结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的***、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案,下面通过具体实施例来进行说明。
参见图1和图2(1)至图2(7),本发明实施例提供的一种纳米栅的制备方法包括:
步骤S101,根据在衬底1上生长的第一介质层2表面沉积的第一光刻胶上的光刻胶图形3,对所述第一介质层表面所述光刻胶图形3以外的区域进行第一次刻蚀,去除所述第一次刻蚀后的第一介质层表面沉积的第一光刻胶,获得所述衬底1和所述第一次刻蚀后的第一介质层2构成的台阶结构。
参见图2(1),在衬底1上生长第一介质层2。
如图2(2)所示,第一光刻胶上的光刻胶图形3覆盖了第一介质层的部分,对未被第一光刻胶上的光刻胶图形3所覆盖的区域进行第一次刻蚀,去除第一光刻胶上的光刻胶图形3所代表的光刻胶,得到图2(3)中衬底1和第一次刻蚀后的第一介质层2构成的台阶结构。
可选的,衬底1为半绝缘衬底或者高阻衬底。
可选的,半绝缘衬底的材料为硅、碳化硅、蓝宝石、金刚石中的任一种;高阻衬底的材料为玻璃、柔性聚酯薄膜、柔性聚酰亚胺薄膜、云母或陶瓷中的任一种。
其中,柔性聚脂薄膜(Polyethylene terephthalate,PET)简称PET膜,是以聚对苯二甲酸乙醇酯为原料,采用挤出法制成厚片,再经双向拉伸制成的薄膜材料,通常为无色透明、有光泽的薄膜,机械性能优良,刚性、硬度及韧性高,耐穿刺,耐摩擦,耐高温和低温,耐化学药品性。耐油性、气密性和保香性良好,是常用的阻透性复合薄膜基材之一。
其中,柔性聚酰亚胺薄膜(Polyimide Film,PI)简称PI膜,是世界上性能最好的薄膜类绝缘材料,由均苯四甲酸二酐和二氨基二苯醚在强极性溶剂中经缩聚并流延成膜再经亚胺化而成。
PI膜呈黄色透明,相对密度1.39~1.45,PI膜具有优良的耐高低温性、电气绝缘性、粘结性、耐辐射性、耐介质性,能在-269℃~280℃的温度范围内长期使用,短时可达到400℃的高温。常见厂家PI膜的玻璃化温度分别为280℃(Upilex R)、385℃(Kapton)和500℃以上(Upilex S)。PI膜在20℃时拉伸强度为200MPa,200℃时大于100MPa,特别适宜用作柔性印制电路板基材和各种耐高温电机电器绝缘材料。
示例性的,在半绝缘碳化硅衬底1上,利用原子层沉积(Atomic LayerDeposition,ALD)设备生长氧化铝第一介质层2,厚度为100nm;在氧化铝第一介质层2表面涂覆第一光刻胶,曝光显影后,形成第一光刻胶上的光刻胶图形3。
示例性的,在高阻硅衬底1上,利用等离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition,PECVD)设备生长二氧化硅第一介质层2,厚度为100nm;在二氧化硅第一介质层2表面涂覆第一光刻胶,曝光显影后,形成第一光刻胶上的光刻胶图形3。
其中,本发明实施例中不对第一介质层的厚度做限制,第一介质层厚度100nm为本发明实施例中衬底的一个具体实施例。
其中,ALD设备,是利用原子层沉积方法,将物质以单原子膜形式一层一层的镀在基底表面的技术,在原子层沉积过程中,新一层原子膜的化学反应是直接与之前一层相关联的,这种方式使每次反应只沉积一层原子。
原子层沉积技术由于其沉积参数的高度可控性(厚度、成份和结构),优异的沉积均匀性和一致性使得其在维纳电子和纳米材料等领域具有广泛的应用潜力,比如晶体管栅极介电层(high-k)和金属栅电极领域。
其中,PECVD设备,是借助微波或射频等使含有薄膜组成原子的气体,在局部形成等离子体,而等离子体化学活性很强,很容易发生反应,在基片上沉积出所期望的薄膜。利用PECVD设备生长介质层具有沉积速率快,成膜质量好,针孔较少,不易龟裂的优点。
可选的,采用电感耦合等离子(Inductively Coupled Plasma,ICP)刻蚀设备对第一介质层表面所述光刻胶图形3以外的区域进行干法刻蚀。
其中,干法刻蚀具有各向异性的特点,可以刻蚀出陡直光滑的侧壁结构,未被第一光刻胶上的光刻胶图形3所覆盖的区域全部被刻蚀掉后,去除第一光刻胶,形成侧壁陡直的台阶结构。
其中,刻蚀是通过物理和/或化学方法将下层材料中没有被上层掩蔽材料掩蔽的部分去掉,从而在下层材料上获得与掩蔽膜图形完全对应的图形,刻蚀分为干法刻蚀和湿法刻蚀,干法刻蚀是利用射频电源使反应气体生成反应活性高的离子和电子,对需要刻蚀的部分进行物理轰击及化学反应,以选择性的去除我们需要去除的区域。
ICP刻蚀技术是干法刻蚀的一种,利用ICP刻蚀技术进行干法刻蚀的设备简称ICP设备,ICP刻蚀技术具有刻速快、选择比高、各向异性高、刻蚀损伤小、大面积均匀性好、刻蚀断面轮廓可控性高和刻蚀表面平整光滑等优点,ICP刻蚀技术广泛应用在硅、二氧化硅以及III-V族化合物等材料的刻蚀上,具有很好的刻蚀效果。
步骤S102,在台阶结构的水平表面和垂直侧壁上沉积一层金属层4,并在金属层4的表面生长第二介质层5。
可选的,金属层4的材料为金、银、铜、铝、锌、钼、铱、钨、钴、镉、镍、铁、铂、铬、钛、钯、锗、铅、铍中的一种或多种的组合。
可选的,金属层4的厚度为1nm-500nm。
示例性的,参见图2(4),利用电子束蒸发设备,在台阶的外表面(包括水平表面和垂直侧壁),先沉积一层10nm的金层4,接着利用PECVD设备或ALD设备在金层4表面再生长10nm厚的二氧化硅或氧化铝第二介质层5。
步骤S103,对金属层4和第二介质层5进行第二次刻蚀。
示例性的,利用ICP设备,先刻蚀掉台阶结构水平表面上的氧化铝第二介质层,垂直侧壁上的氧化铝第二介质层保留下来,接着利用ICP设备,刻蚀掉台阶结构水平表面上的金层,垂直侧壁上的金层保留下来。
示例性的,利用ICP设备,先刻蚀掉台阶结构水平表面的二氧化硅第二介质层,垂直侧壁上的二氧化硅第二介质层保留下来,接着利用ICP设备,刻蚀掉台阶结构水平表面上的金层,垂直侧壁上的金层保留下来。
参见图2(5),为台阶结构垂直侧壁上保留下来的金属层4和第二介质层5。
其中,垂直侧壁上的第二介质层5具有保护金属层4的作用,使刻蚀金属层4时,垂直侧壁上的金属层不被刻蚀,其厚度始终保持不变。
其中,由于ICP设备是由上向下刻蚀,因而可以保留垂直侧壁上的第二介质层和金属层。
步骤S104,在第二次刻蚀后的台阶结构上生长第三介质层6,并对第三介质层6表面进行抛光,使第三介质层6的上表面齐平并露出金属层4对应的金属,获得纳米栅。
示例性的,利用ALD设备,在第二次刻蚀后的台阶结构表面生长120nm厚的氧化铝第三介质层,对氧化铝第三介质层表面进行平坦化抛光工艺,将生长氧化铝第三介质层后的台阶结构抛平,令氧化铝第三介质层的上表面齐平,使10nm的金层裸露出来,得到平整光滑的表面。
可选的,第三介质层还可以是120nm厚的二氧化硅第三介质层。
其中,本发明实施例中不对第三介质层的厚度做限制,第三介质层厚度120nm为本发明实施例中衬底的一个具体实施例,第三介质层的具体厚度根据实际情况确定。
其中,图2(6)为在第二层刻蚀后的台阶结构上生长第三介质层6的结构示意图,图2(7)为对第三介质层6表面进行抛光后,获得的纳米栅的结构示意图。
此时的金属层形成了纳米栅结构,该纳米栅的尺寸通过电子束蒸发设备蒸发金属层的厚度时进行精确控制,电子束蒸发设备可以得到低至1nm厚度的金属层。
可选的,第一介质层2、第二介质层5和第三介质层6的材料均为二氧化硅、氧化铝、氧化铪、氧化钛、氮化硅、氮化铝中的一种或多种的组合。
作为本发明的又一实施例,采用上述任一实施例所述的纳米栅的制备方法制作纳米栅后,在抛光的第三介质层6上表面生长栅介质层7。
在栅介质层7上制备半导体材料8。
参见图3(1),在抛光的第三介质层6上表面生长栅介质层7,在栅介质层7上制备半导体材料8。
参见图3(2),根据半导体材料8上沉积的第二光刻胶上的光刻胶图形,对所述第二光刻胶上的光刻胶图形以外的区域对应的栅介质层7和半导体材料8进行第三次刻蚀,直到露出所述金属层对应的金属。
参见图3(3),在纳米栅上制备纳米栅器件的栅极,在未被所述第三次刻蚀所刻蚀的栅介质层和半导体材料形成的导电沟道区域上制备纳米栅器件的源极和漏极。
示例性的,采用ALD设备,在抛光的第三介质层6上生长10nm厚的氧化铝栅介质层7,然后将化学气相沉积(Chemical Vapor Deposition,CVD)法制得的石墨烯转移到氧化铝栅介质层7上,形成制备纳米栅器件所需的半导体材料8。
在半导体材料8上涂覆第二光刻胶,曝光显影后,形成第二光刻胶上的光刻胶图形,利用ICP设备,对第二光刻胶上的光刻胶图形以外的区域进行第三次刻蚀,刻蚀掉其中的半导体材料8和栅介质层7,直到露出金属层4对应的金属。
其中,10nm厚度氧化铝栅介质层7为本发明实施例中的一个具体实施例,本发明对栅介质层的厚度不作限制。
其中所述金属层对应的金属即采用上述任一实施例所述的纳米栅的制备方法制作的纳米栅。
其中,第二光刻胶上的光刻胶图形保护的栅介质层7和半导体材料8形成导电沟道区域,在纳米栅上形成栅极,在导电沟道区域上形成源极和漏极,形成石墨烯基纳米栅器件。
示例性的,采用PECVD设备,在抛光的第三介质层6上生长10nm厚的二氧化硅栅介质层7,然后将二硫化钼转移到二氧化硅栅介质层7上,形成制备纳米栅器件所需的半导体材料8。
在半导体材料8上涂覆第二光刻胶,曝光显影后,形成第二光刻胶上的光刻胶图形,利用ICP设备,对第二光刻胶上的光刻胶图形以外的区域进行第三次刻蚀,刻蚀掉其中的半导体材料8和栅介质层7,直到露出金属层4对应的金属。
其中,10nm厚度二氧化硅栅介质层7为本发明实施例中的一个具体实施例,本发明对栅介质层的厚度不作限制。
其中所述金属层对应的金属即采用上述任一实施例所述的纳米栅的制备方法制作的纳米栅。
其中,第二光刻胶上的光刻胶图形保护的栅介质层7和半导体材料8形成导电沟道区域,在纳米栅上形成栅极,在导电沟道区域上形成源极和漏极,形成二硫化钼基纳米栅器件。
可选的,栅介质层7的材料与第一介质层2、第二介质层5和第三介质层6的材料相同,可以为二氧化硅、氧化铝、氧化铪、氧化钛、氮化硅、氮化铝中的一种或多种的组合。
可选的,半导体材料8为石墨烯、二维过渡金属硫族化合物、黑鳞、金刚石、硅、氧化镓、氮化镓、磷化铟、碳化硅以及有机半导体材料中的一种或多种的组合。
本发明实施例中的纳米栅器件,由于利用了上述发明实施例中制备的高精度的纳米栅,进而可以获得具有高精度栅长的纳米栅器件,进而提升纳米栅器件的性能。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (8)

1.一种纳米栅器件的制备方法,其特征在于,包括:
根据在衬底上生长的第一介质层表面沉积的第一光刻胶上的光刻胶图形,对所述第一介质层表面所述光刻胶图形以外的区域进行第一次刻蚀,去除所述第一次刻蚀后的第一介质层表面沉积的第一光刻胶,获得所述衬底和所述第一次刻蚀后的第一介质层构成的台阶结构;
在所述台阶结构的水平表面和垂直侧壁上沉积一层金属层,并在所述金属层的表面生长第二介质层;所述金属层的厚度为1nm-500nm;
对所述金属层和所述第二介质层进行第二次刻蚀,使经过所述第二次刻蚀后,所述台阶结构的水平表面上的金属层和第二介质层被刻蚀掉;
在所述第二次刻蚀后的台阶结构上生长第三介质层,并对所述第三介质层表面进行抛光,使所述第三介质层上表面齐平并露出所述金属层对应的金属,获得纳米栅;
在抛光的第三介质层上表面生长栅介质层;
在所述栅介质层上制备半导体材料;
根据所述半导体材料上沉积的第二光刻胶上的光刻胶图形,对所述第二光刻胶上的光刻胶图形以外的区域对应的栅介质层和半导体材料进行第三次刻蚀,直到露出所述金属层对应的金属;
在所述纳米栅上制备所述纳米栅器件的栅极,在未被所述第三次刻蚀所刻蚀的栅介质层和半导体材料形成的导电沟道区域上制备所述纳米栅器件的源极和漏极。
2.如权利要求1所述的纳米栅器件的制备方法,其特征在于,
所述衬底为半绝缘衬底或者高阻衬底。
3.如权利要求2所述的纳米栅器件的制备方法,其特征在于,
所述半绝缘衬底的材料为硅、碳化硅、蓝宝石或金刚石中的任一种;
所述高阻衬底的材料为玻璃、柔性聚脂薄膜、柔性聚酰亚胺薄膜、云母或陶瓷中的任一种。
4.如权利要求1所述的纳米栅器件的制备方法,其特征在于,
所述第一介质层、所述第二介质层和所述第三介质层均采用原子层沉积ALD设备或等离子体增强化学气相沉积PECVD设备生长。
5.如权利要求1所述的纳米栅器件的制备方法,其特征在于,
所述第一介质层、所述第二介质层和所述第三介质层的材料均为二氧化硅、氧化铝、氧化铪、氧化钛、氮化硅以及氮化铝中的一种或多种的组合。
6.如权利要求1至5任一项所述的纳米栅器件的制备方法,其特征在于,
所述第一介质层的厚度为100nm;
所述第二介质层的厚度为10nm;
所述第三介质层的厚度为120nm。
7.如权利要求1所述的纳米栅器件的制备方法,其特征在于,所述第一次刻蚀为采用电感耦合等离子ICP刻蚀设备对所述第一介质层表面所述光刻胶图形以外的区域进行干法刻蚀。
8.如权利要求1所述的纳米栅器件的制备方法,其特征在于,所述在所述台阶结构的水平表面和垂直侧壁上沉积一层金属层,包括:
采用电子束蒸发设备,在所述台阶结构的沉积水平表面和垂直侧壁上沉积一层厚度为10nm的金属层;
所述金属层的材料为金、银、铜、铝、锌、钼、铱、钨、钴、镉、镍、铁、铂、铬、钛、钯、锗、铅以及铍中的一种或多种的组合。
CN201910696974.0A 2019-07-30 2019-07-30 纳米栅及纳米栅器件的制备方法 Active CN110429030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910696974.0A CN110429030B (zh) 2019-07-30 2019-07-30 纳米栅及纳米栅器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910696974.0A CN110429030B (zh) 2019-07-30 2019-07-30 纳米栅及纳米栅器件的制备方法

Publications (2)

Publication Number Publication Date
CN110429030A CN110429030A (zh) 2019-11-08
CN110429030B true CN110429030B (zh) 2022-04-01

Family

ID=68413176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910696974.0A Active CN110429030B (zh) 2019-07-30 2019-07-30 纳米栅及纳米栅器件的制备方法

Country Status (1)

Country Link
CN (1) CN110429030B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313782A (en) * 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
US4430791A (en) * 1981-12-30 1984-02-14 International Business Machines Corporation Sub-micrometer channel length field effect transistor process
JPH10189764A (ja) * 1996-12-20 1998-07-21 Texas Instr Inc <Ti> 縦型soiデバイス
US8461647B2 (en) * 2010-03-10 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multi-thickness gate dielectric
CN101807597B (zh) * 2010-04-02 2012-12-05 中国电子科技集团公司第五十五研究所 一种自对准亚微米栅结构及其制作方法
US20140231914A1 (en) * 2013-02-19 2014-08-21 Applied Materials, Inc. Fin field effect transistor fabricated with hollow replacement channel
JP6473444B2 (ja) * 2013-05-29 2019-02-20 シーエスアイアールCsir 電界効果トランジスタ及び複数の電界効果トランジスタを含む気体検出器
CN105405893B (zh) * 2015-12-21 2018-09-14 华南理工大学 一种平面分离双栅薄膜晶体管及其制备方法
CN109728086A (zh) * 2017-10-31 2019-05-07 中国工程物理研究院电子工程研究所 侧墙栅高迁移率晶体管的制备方法

Also Published As

Publication number Publication date
CN110429030A (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
TWI518905B (zh) 具有自我對準閘極之石墨烯電晶體
JP5716445B2 (ja) 縦型電界効果トランジスタとその製造方法及び電子機器
US7923313B1 (en) Method of making transistor including reentrant profile
US8809153B2 (en) Graphene transistors with self-aligned gates
US7985684B1 (en) Actuating transistor including reduced channel length
US9337828B2 (en) Transistor including reentrant profile
CN110663117B (zh) 一种石墨烯场效应晶体管及其制备方法
CN108463889B (zh) 场效应管及其制造方法
CN102915929B (zh) 一种石墨烯场效应器件制备方法
US20130052832A1 (en) Producing transistor including single layer reentrant profile
US8685844B2 (en) Sub-10 nm graphene nanoribbon lattices
CN110429030B (zh) 纳米栅及纳米栅器件的制备方法
US20130082746A1 (en) Vertical transistor having reduced parasitic capacitance
CN105789323A (zh) 场效应晶体管以及制备方法
CN208284503U (zh) 一种霍尔元件
CN108735892A (zh) 一种霍尔元件及其制备方法
TWI742546B (zh) 載台及載台之製作方法
US8637355B2 (en) Actuating transistor including single layer reentrant profile
US20120178225A1 (en) Producing transistor including reduced channel length
US8847232B2 (en) Transistor including reduced channel length
US8847226B2 (en) Transistor including multiple reentrant profiles
CN104465327A (zh) 纳米对电极及其制备方法
JP2024014266A (ja) グラフェン膜付き基板の製造方法
US8304347B2 (en) Actuating transistor including multiple reentrant profiles
CN114203822A (zh) 一种基于过渡金属硫化物的栅极环绕型晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant