JP2023537439A - クロック回路、メモリ及び半導体構造の製造方法 - Google Patents
クロック回路、メモリ及び半導体構造の製造方法 Download PDFInfo
- Publication number
- JP2023537439A JP2023537439A JP2022547938A JP2022547938A JP2023537439A JP 2023537439 A JP2023537439 A JP 2023537439A JP 2022547938 A JP2022547938 A JP 2022547938A JP 2022547938 A JP2022547938 A JP 2022547938A JP 2023537439 A JP2023537439 A JP 2023537439A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- drive circuits
- conductors
- adjacent
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000015654 memory Effects 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims description 203
- 230000006870 function Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 abstract description 4
- 238000004088 simulation Methods 0.000 description 9
- 230000001934 delay Effects 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3953—Routing detailed
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Architecture (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本願は、2021年7月20日に提出された、出願番号が202110821447.5であり、出願名称が「クロック回路、メモリ及び半導体構造の製造方法」である中国特許出願に基づく優先権を主張し、その全内容が参照として本願に組み込まれる。
Claims (16)
- クロック回路であって、
少なくとも2つの第1駆動回路と、隣接する前記第1駆動回路の間に位置する分立する複数段の第1導線と、を含み、隣接する前記第1駆動回路は、少なくとも1段の前記第1導線と少なくとも2段の第2導線によって接続され、前記第1駆動回路は、前記第2導線に接続され、各段の前記第1導線は、2段の前記第2導線の間に直列接続され、前記第1導線は、第1金属層に位置し、前記第2導線は、第2金属層に位置し、前記第2金属層は、前記第1金属層の上方に位置する、クロック回路。 - 前記第1導線は、第1方向に沿って延在し、前記第1方向における異なる前記第1導線の長さは等しく、複数段の前記第1導線は、第2方向に沿って並列して設けられ、前記第1方向は、前記第2方向に垂直であることを特徴とする
請求項1に記載のクロック回路。 - 前記第1導線は、U字状となり、複数段の前記第1導線は、第2方向に沿って並列して設けられ、前記第2方向における異なる前記第2導線の正投影が重なり合うことを特徴とする
請求項1に記載のクロック回路。 - 第2駆動回路を備え、隣接する前記第2駆動回路は、第3導線を介して接続され、隣接する前記第2駆動回路の間の抵抗は、隣接する前記第1駆動回路の間の抵抗に等しく、隣接する前記第2駆動回路の間の前記第3導線の総長は、隣接する前記第1駆動回路の間の前記第1導線の総長よりも大きく、前記第3導線の単位長さ抵抗は、前記第1導線の単位長さ抵抗よりも小さいことを特徴とする
請求項1に記載のクロック回路。 - 前記第2導線の単位長さ抵抗は、前記第1導線の単位長さ抵抗よりも小さく、前記第3導線の位置する金属層は、前記第1金属層の上方に位置することを特徴とする
請求項4に記載のクロック回路。 - 前記第3導線の単位長さ抵抗は、前記第2導線の単位長さ抵抗以下であることを特徴とする
請求項4に記載のクロック回路。 - 前記第3導線の位置する金属層は、前記第2金属層の上方に位置し、又は、前記第3導線は、前記第2金属層に位置することを特徴とする
請求項6に記載のクロック回路。 - 第1機能モジュールと第2機能モジュールと、を更に備え、
前記第1機能モジュールは、少なくとも2つの前記第1駆動回路を含み、前記第1機能モジュールは、第1信号を受信し、前記第1信号に基づいて第2信号を生成して出力するためのものであり、前記第2信号は、前記クロック回路の内部フィードバック信号として、
前記第2機能モジュールは、少なくとも2つの前記第2駆動回路を含み、前記第2機能モジュールは、第3信号を受信し、前記第3信号に基づいて第4信号を生成して出力するためのものであり、前記第1信号と前記第3信号は、位相が同じであるクロック信号であり、前記第2機能モジュールの出力端は、前記クロック回路の出力端とすることを特徴とする
請求項4に記載のクロック回路。 - 前記第1機能モジュールは、順次接続される第1機能ユニットと第2機能ユニットを含み、前記第2機能モジュールは、順次接続される第3機能ユニットと第4機能ユニットを含み、前記第1機能ユニットは、前記第1信号を受信するためのものであり、前記第2機能ユニットは、前記第2信号を出力するためのものであり、前記第3機能ユニットは、前記第3信号を受信するためのものであり、前記第4機能ユニットは、前記第4信号を出力するためのものであり、前記第1機能ユニットに含まれる前記第1駆動回路の数は、前記第3機能ユニットに含まれる前記第2駆動回路の数に等しく、前記第2機能ユニットに含まれる前記第1駆動回路の数は、前記第4機能ユニットに含まれる前記第2駆動回路の数に等しいことを特徴とする
請求項8に記載のクロック回路。 - 前記第1機能ユニットと前記第3機能ユニットは、クロックツリーであり、前記第2機能ユニットと前記第4機能ユニットは、信号ドライバであり、前記第1信号と前記第3信号は、データ伝送用クロック信号であり、前記第2信号と前記第4信号は、データ読み出し用クロック信号であることを特徴とする
請求項9に記載のクロック回路。 - 前記第1駆動回路は、インバータを含むことを特徴とする
請求項1に記載のクロック回路。 - 前記第1導線と前記第2導線は、少なくとも1つの導電プラグを介して電気的に接続されることを特徴とする
請求項1に記載のクロック回路。 - 請求項1~12のいずれか1項に記載のクロック回路を備える、メモリ。
- 半導体構造の製造方法であって、
所定の遅延時間長に基づいて、第2駆動回路の数を計算し、前記第2駆動回路の数を決定した後、所定の導電通路の長さに基づいて、隣接する前記第2駆動回路の間の接続長さを計算することであって、隣接する前記第2駆動回路は、第3導線を介して接続されることと、
少なくとも2つの第1駆動回路を設け、隣接する前記第1駆動回路の間に位置する分立する複数段の第1導線を設けることであって、前記第1駆動回路の数は、前記第2駆動回路の数と同じであり、前記第1導線は、第1金属層に位置し、前記第3導線の位置する金属層は、前記第1金属層の上方に位置することと、
前記接続長さ、前記第3導線の単位長さ抵抗、第1導線の単位長さ抵抗及び各段の前記第1導線の長さに基づいて、隣接する前記第1駆動回路の間に直列接続される前記第1導線の段数を計算し、初期段数と記し、隣接する前記第1駆動回路の間の理想抵抗値を隣接する前記第2駆動回路の間の理想抵抗値に等しくすることと、
第2導線を設け、前記初期段数の前記第1導線を隣接する前記第1駆動回路の間に直列接続し、前記第2導線を前記第1駆動回路に接続し、各段の前記第1導線を2段の前記第2導線の間に直列接続することであって、前記第2導線は、第2金属層に位置し、前記第2金属層は、前記第1金属層の上方に位置することと、を含む、半導体構造の製造方法。 - 前記第2導線を設けた後、
隣接する前記第1駆動回路の間の第1抵抗と隣接する前記第2駆動回路の間の第2抵抗に対してシミュレーションを行い、前記第1抵抗の実際の抵抗値と前記第2抵抗の実際の抵抗値を取得することと、
前記第1抵抗の実際の抵抗値が前記第2抵抗の実際の抵抗値に等しくない場合、前記第1抵抗の実際の抵抗値と前記第2抵抗の実際の抵抗値の差分値に基づいて、隣接する前記第1駆動回路の間に直列接続される前記第2導線のレイアウトを調整し、隣接する前記第1駆動回路の間に直列接続される前記第1導線の段数を調整し、調整後の前記第1抵抗の理想抵抗値が前記第2抵抗の実際の抵抗値に等しいこととを更に含むことを特徴とする
請求項14に記載の半導体構造の製造方法。 - 隣接する前記第1駆動回路の間に直列接続される前記第2導線のレイアウトを調整することは、前記第2導線の位置と導電プラグの位置を調整し、前記第2導線を、前記導電プラグを介してもう1つの前記第1導線に接続することを特徴とする
請求項15に記載の半導体構造の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110821447.5 | 2021-07-20 | ||
CN202110821447.5A CN113657065B (zh) | 2021-07-20 | 2021-07-20 | 时钟电路、存储器及半导体结构的制作方法 |
PCT/CN2021/117287 WO2023000467A1 (zh) | 2021-07-20 | 2021-09-08 | 时钟电路、存储器及半导体结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023537439A true JP2023537439A (ja) | 2023-09-01 |
JP7454689B2 JP7454689B2 (ja) | 2024-03-22 |
Family
ID=84976090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022547938A Active JP7454689B2 (ja) | 2021-07-20 | 2021-09-08 | クロック回路、メモリ及び半導体構造の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230028479A1 (ja) |
JP (1) | JP7454689B2 (ja) |
KR (1) | KR20230015305A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11909399B2 (en) * | 2022-05-31 | 2024-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and semiconductor device therein |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053233A (ja) | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 半導体集積回路及び記憶媒体 |
JP5167740B2 (ja) | 2007-09-20 | 2013-03-21 | 富士通セミコンダクター株式会社 | 設計支援プログラム、設計支援装置、および設計支援方法 |
JP5668443B2 (ja) | 2010-12-07 | 2015-02-12 | 富士通セミコンダクター株式会社 | 回路設計支援装置、回路設計支援方法および半導体集積回路 |
JP2012137986A (ja) | 2010-12-27 | 2012-07-19 | Renesas Electronics Corp | 半導体集積回路のレイアウト設計装置、半導体集積回路のレイアウト設計方法及びプログラム |
JP6495145B2 (ja) * | 2015-09-11 | 2019-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6800815B2 (ja) | 2017-06-27 | 2020-12-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2021
- 2021-09-08 JP JP2022547938A patent/JP7454689B2/ja active Active
- 2021-09-08 KR KR1020227026483A patent/KR20230015305A/ko not_active Application Discontinuation
-
2022
- 2022-02-18 US US17/651,624 patent/US20230028479A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP7454689B2 (ja) | 2024-03-22 |
KR20230015305A (ko) | 2023-01-31 |
US20230028479A1 (en) | 2023-01-26 |
EP4145332A1 (en) | 2023-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8482114B2 (en) | Impedance optimized chip system | |
US8716851B2 (en) | Continuously referencing signals over multiple layers in laminate packages | |
TWI827111B (zh) | 時鐘電路、記憶體及半導體結構的製作方法 | |
US7679198B2 (en) | Circuit and method for interconnecting stacked integrated circuit dies | |
JP2013503561A (ja) | 貫通電極型ウィルキンソン電力分配器のための方法、構造体及び設計構造体 | |
JP2001306647A (ja) | タイミング検証方法 | |
JP2023537439A (ja) | クロック回路、メモリ及び半導体構造の製造方法 | |
JP5576480B2 (ja) | 整調可能な特性インピーダンスを有する垂直型共平面導波路、その設計構造、およびその作製方法 | |
US9904754B2 (en) | Layout of interconnect lines in integrated circuits | |
CN100547782C (zh) | 半导体装置 | |
US6373715B1 (en) | Orienting multiple processors on two sides of a printed circuit board | |
JP3599017B2 (ja) | クロック伝搬遅延時間の調整方法 | |
US10013521B2 (en) | Layouting of interconnect lines in integrated circuits | |
JP3287391B2 (ja) | 半導体装置 | |
US9536604B1 (en) | Impedance matching system for DDR memory | |
US20230214572A1 (en) | Clock tree layout and forming method thereof | |
JPH1131747A (ja) | 半導体集積回路のクロック設計装置及び半導体集積回路の設計方法ならびに半導体集積回路のクロック供給回路網 | |
JP2004031531A (ja) | 高密度配線板及びその製造方法 | |
KR20060031109A (ko) | 멀티 랭크 메모리 시스템 및 이를 위한 메모리 랭크별 온다이 터미네이션 저항 조절 방법 | |
JP2005038233A (ja) | 遅延計算方法、タイミング解析方法、計算対象ネットワークの近似方法および遅延制御方法 | |
US9430604B2 (en) | Integrated circuit package and method | |
US8943456B2 (en) | Layout determining for wide wire on-chip interconnect lines | |
JP2007272913A (ja) | 計算対象ネットワークの近似方法および遅延制御方法 | |
KR100910867B1 (ko) | 임피던스 요소를 포함하는 회로 및 그의 레이아웃 방법 | |
KR20110078140A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7454689 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |