JP2023503204A - 表示基板、表示パネルおよび電子機器 - Google Patents

Abstract

表示基板が提供されている。当該表示基板は、ベース基板と、ベース基板に設けられる表示領域と表示領域の周辺に位置する周辺領域と、を含み、前記周辺領域にダミー画素ユニットとダミーデータラインとが設置され、前記ダミー画素ユニットは薄膜トランジスタを含み、前記薄膜トランジスタは第１の電極と第２の電極とを含み、前記第１の電極はソースとドレインとの一方であり、前記第２の電極は前記ソースとドレインとの他方であり、前記第１の電極は前記ダミーデータラインに電気的に接続され、前記第２の電極は切れ目によって仕切りられた第１の部分および第２の部分を有する。また、上記表示基板を含む表示パネル、及び上記表示基板または表示パネルを含む電子機器がさらに提供されている。

Description

［関連出願に対する相互参照］
本出願は、２０１９年１１月２８日に中国特許庁に出願された、出願番号が２０１９１１２１２２２０．Ｘである中国特許出願の権利を主張し、その内容全体を参照により本明細書に援引する。

本開示は、表示分野に関し、特に、表示基板、表示パネル及び電子機器に関する。

薄膜トランジスタ型液晶表示パネル（ＴＦＴ－ＬＣＤ）の設計においては、表示領域周辺のＴＦＴ部品と表示領域中央のＴＦＴ部品とのプロセス環境が異なるため、表示不均一という問題を発生させる可能性がある。このため、実際には、フレームの空間が許す場合には、表示領域の周囲に一定数のダミー画素（Ｄｕｍｍｙ Ｐｉｘｅｌ）を設計することになる。

本開示の実施例は、ベース基板と、ベース基板に設けられる表示領域と表示領域の周辺に位置する周辺領域と、を含み、前記周辺領域にダミー画素ユニットとダミーデータラインとが設置され、前記ダミー画素ユニットは薄膜トランジスタを含み、前記薄膜トランジスタは第１の電極と第２の電極とを含み、前記第１の電極はソースとドレインとの一方であり、前記第２の電極は前記ソースとドレインとの他方であり、前記第１の電極は前記ダミーデータラインに電気的に接続され、前記第２の電極は第１の切れ目によって仕切りられた第１の部分および第２の部分を有する表示基板が提供されている。

いくつかの実施例では、前記ダミー画素ユニットは、画素電極をさらに含み、前記第２の電極の前記第２の部分は、前記画素電極に電気的に接続され、前記薄膜トランジスタは、アクティブ層およびゲートをさらに含み、同一の薄膜トランジスタにおいて、ベース基板への前記ゲートの正投影は、ベース基板へのアクティブ層の正投影と、少なくとも部分的に重なり、かつ、ベース基板への前記第２の電極の前記第１の部分の正投影と、少なくとも部分的に重なる。

いくつかの実施例では、同一の薄膜トランジスタにおいて、ベース基板への前記アクティブ層の正投影は、ベース基板への前記第２の電極の第１の部分の正投影と、少なくとも部分的に重なり、ベース基板への前記第２の電極の第２の部分の正投影と重ならず、ベース基板への前記第１の切れ目の正投影は、ベース基板への前記アクティブ層の正投影と重ならず、ベース基板への前記ゲートの正投影とも重ならない。

いくつかの実施例では、同一の薄膜トランジスタにおいて、ベース基板への前記アクティブ層の正投影は、ベース基板への前記第２の電極の第１の部分の正投影と、少なくとも部分的に重なり、ベース基板への前記第２の電極の第２の部分の正投影と、少なくとも部分的に重なり、ベース基板への前記第１の切れ目の正投影は、ベース基板への前記アクティブ層の正投影とベース基板への前記ゲートの正投影に落ち込む。

いくつかの実施例では、同一の薄膜トランジスタにおいて、ベース基板への前記第２の電極の第１の部分の前記第１の切れ目に近いエッジの正投影は、ベース基板への前記ゲートの正投影の一つのエッジと面一である。

いくつかの実施例では、同一の薄膜トランジスタにおいて、ベース基板への前記ゲートの正投影は、ベース基板への前記第２の電極の第１の部分の正投影を完全に覆う。

同一の薄膜トランジスタにおいて、ベース基板への前記ゲートの正投影は、ベース基板への前記第２の電極の第２の部分の正投影と、部分的に重なっている。

いくつかの実施例では、前記第２の電極は、第２の切れ目によって前記第２の部分と仕切りられる第３の部分をさらに有し、ベース基板への第１の切れ目及び第２の切れ目の各々の正投影は、ベース基板へのゲートの正投影と重ならず、ベース基板へのアクティブ層の正投影と重ならず、ベース基板への第２の電極の第１の部分及び第３の部分の少なくとも一方の正投影は、ベース基板へのゲートの正投影と、少なくとも部分的に重なり、ベース基板へのアクティブ層の正投影と、少なくとも部分的に重なり、前記第２の電極の前記第２の部分は、第１のビア構造によって前記画素電極に電気的に接続される。

いくつかの実施例では、前記表示基板は、共通電極をさらに含み、前記周辺領域に電極拡張層がさらに設けられ、前記電極拡張層は前記共通電極に電気的に接続され、前記電極拡張層は、前記第１の電極、前記第２の電極及び前記ダミーデータラインと同一の材料で同一層に配置され、前記電極拡張層は、前記ダミーデータラインに電気的に接続される。

いくつかの実施例では、同一のダミーデータラインの両端は、前記同一のダミーデータラインおよび電極拡張層を通る導電ループを形成するように、前記電極拡張層に電気的に接続される。

いくつかの実施例では、前記表示基板は、共通電極及び接続層をさらに含み、前記周辺領域に、前記共通電極に電気的に接続される電極拡張層がさらに設けられ、前記接続層は、前記画素電極と同一の材料で同一層に設けられ、前記接続層は、前記第２のビア構造を介して共通電極に電気的に接続されると共に、第３のビア構造を介して前記電極拡張層に電気的に接続される。

いくつかの実施例では、前記共通電極は、互いに接続された第１の共通電極延長部及び第２の共通電極延長部を含み、前記第１の共通電極延長部の延長方向と前記第２の共通電極延長部の延長方向は互いに交差し、ベース基板への前記接続層の正投影は、ベース基板への前記第２の共通電極延長部の正投影と少なくとも部分的に重なり、ベース基板への前記第１の共通電極延長部の正投影は、ベース基板への画素電極の正投影と少なくとも部分的に重なり合っている。

いくつかの実施例では、前記表示基板は、共通電極及びゲートラインをさらに含み、前記周辺領域に前記共通電極に電気的に接続される電極拡張層がさらに設けられ、前記電極拡張層は前記第１の電極、第２の電極及びダミーデータラインと同一の材料で同一層に配置され、前記ゲートラインは前記ゲートと同一の材料で同一層に配置され、ベース基板への前記ゲートラインの正投影と、ベース基板への前記電極拡張層の正投影とは、重なる領域を有する。

いくつかの実施例では、前記電極拡張層は、中空領域を含み、ベース基板への前記中空領域の正投影は、ベース基板への前記ゲートラインの正投影と少なくとも部分的に重なる。

本開示の実施例は、上記いずれか１つの実施例に記載の表示基板を含む表示パネルも提供されている。

本開示の実施例は、上記いずれか１つの実施例に記載の表示基板または表示パネルを含む電子機器も提供されている。

本開示の実施例の技術案をより明確に説明するために、以下に実施例の図面を簡潔に説明するが、以下に説明する図面は、本開示の限定ではなく、本開示のいくつかの実施例にのみ関連している。

図１Ａは、本開示の実施例に係る表示基板の概略図を示している。 図１Ｂは、図１Ａにおける破線枠Ｐ内の部分概略図を示している。 図２は、本開示の実施例に係る表示基板における表示領域の薄膜トランジスタの構造概略図を示している。 図３は、本開示のいくつかの実施例に係る表示基板の周辺領域のダミー薄膜トランジスタの構造概略図を示している。 図４は、本開示の別のいくつかの実施例に係る表示基板の周辺領域のダミー薄膜トランジスタの構造概略図を示している。 図５は、本開示のさらに別のいくつかの実施例に係る表示基板の周辺領域のダミー薄膜トランジスタの構造概略図を示している。 図６は、本開示のさらに他のいくつかの実施例に係る表示基板の周辺領域の部分構造概略図を示している。 図７は、図６の線ＡＡに沿った断面図を示している。 図８は、図６の線ＢＢに沿った断面図を示している。 図９は、図６の線ＣＣに沿った断面図を示している。 図１０は、本開示の実施例に係る表示基板を含む電子装置を概略的に示している。

本開示の目的、技術案、および利点をより明確に説明するために、本開示の実施例が、添付の図面とともに以下で詳細に説明される。以下の実施例の説明は、本開示の一般的な概念を説明および例示することを意図しており、本開示を限定するものと解釈すべきではないことを理解されたい。なお、本明細書及び図面において、同一又は類似の符号は、同一又は類似の部品又は構成要素を表している。図面は、明瞭にするために必ずしも一定の縮尺で描かれておらず、いくつかの周知の部品および構造は、図面において省略され得る。

特に定義されない限り、本開示で使用される技術用語または科学用語は、当業者によって理解される通常の意味である。本開示で使用される「第１の」、「第２の」および類似語は、任意の順序、数量、または重要性を意味せず、異なる構成要素を区別するために使用されるだけである。「一」又は「１つ」という表現は、複数を除外しない。「含む」または「含有する」などの類似語は、この単語を出現する前の素子または物体が、この単語後に出現する素子または物体およびその等価物を包含する又は同等し、他の素子または物体を除外しない。「接続される」または「連続される」などの用語は、物理的または機械的接続に限定されず、直接的または間接的を問わず、電気的接続を含むことができる。「上」、「下」、「左」、「右」、「頂」または「底」などは、単に、相対的位置関係を示し、記述対象の絶対的位置が変化すると、その相対的位置関係が相応的に変化する可能性がある。また、層、膜、領域、ベース基板などの素子が他の素子の「上」または「下」に位置するとしたとき、他の素子の「上」または「下」に直接に位置する場合があり、中間素子が存在する場合もある。

本開示の実施例によれば、表示基板１００が提供される。図１Ａは、この表示基板１００の模式的な平面図を示す。図１Ａには、表示領域２０と周辺領域３０とが示されている。図１Ｂは、図１Ａの右下の破線枠の一部を詳細に示す。図１Ｂには、分かりやすくするために、表示領域２０と周辺領域３０との境界を一点鎖線で示している。この表示基板１００は、ベース基板１０（図７乃至図９の断面図を参照）と、ベース基板１０に設けられる表示領域２０及び周辺領域３０と、を備える。この周辺領域３０は、表示領域２０の周辺に設けられている。表示領域２０は、画像を表示するためのものであり、例えば、複数の画素ユニット２１と、データラインやゲートライン等の構成とが設けられている。周辺領域３０は、画像を表示するものではなく、例えば、配線を設置するものである。前記周辺領域３０には、ダミー画素ユニット３１とダミーデータライン３２とが配置されることができる。ダミー画素ユニット３１およびダミーデータライン３２は、構造的には、表示領域２０の画素ユニット２１およびデータライン２２と類似し、これにより、表示領域２０の周辺領域３０に近い画素ユニット２１に、表示領域２０の周辺領域３０から遠い画素ユニット２１と類似する環境を提供することができる。前記ダミー画素ユニット３１は、薄膜トランジスタ４０を含むことができる。

図面の都合上、図１Ａおよび図１Ｂには、表示領域２０における薄膜トランジスタ４０’及び周辺領域３０における薄膜トランジスタ４０の具体的な構造を示していない。これらの具体的な構成の例示について、図２～図６を参照することができる。

図３乃至図５に示すように、前記薄膜トランジスタ４０は、ダミーデータライン３２に電気的に接続された第１の電極４１と、切れ目（以下、その後の実施例と区分するために、第１の切れ目４３と呼ぶことができる）によって仕切られた第１の部分４２１及び第２の部分４２２を有する第２の電極４２と、を含む。以下の例示では、前記第１の電極４１がソースであり、第２の電極４２がドレインである場合を例に挙げる。しかし、本開示の実施例がこれに限定されるものではなく、例えば、第１の電極４１がドレーンであり、第２の電極４２がソースであってもよいことは、当業者に理解されるところである。第１の電極４１及び第２の電極４２（第１の電極４１及び第２の電極４２の一方がソースであり、他方がドレインである）の他に、前記薄膜トランジスタ４０は、アクティブ層４４およびゲート４５を含んでもよく、ゲート４５がゲートライン５２に電気的に接続される。

本開示の実施例では、ダミー画素ユニット３１中の薄膜トランジスタ４０のソースまたはドレインを、切れ目により切断される。この場合、ダミーデータライン３２に信号が入力されても、薄膜トランジスタ４０は、ダミーデータライン３２と画素電極５１とを連通することができないので、薄膜トランジスタ４０のゲート４５に電気的に接続されるゲートライン５２の負荷を低減できる。これにより、ダミー画素ユニット３１による消費電力を低減しつつ、輝度の均一性を高めることができる。上述したように、ダミー画素ユニット３１およびダミーデータライン３２は、表示領域２０中の周辺領域３０に近い画素ユニット２１が、表示領域２０の周辺領域３０から遠い画素ユニット２１と類似するプロセス環境を具備することを確保するためのものであり、具体的な画像表示機能を実現する必要はない。したがって、薄膜トランジスタ４０のソースまたはドレインが切れ目（例えば、第１の切れ目４３）によって切断される場合、ダミーデータライン３２とダミー画素ユニット３１との接続も切断され、このように、ダミーデータライン３２も、例えばテスト信号の送信、共通電極の接続などの独立の機能を実現することに使用されることができる。本開示の実施例において、ゲートライン５２は、対応的な薄膜トランジスタ４０のゲート４５に電気的に接続され、ベース基板１０へのゲートライン５２の正投影は、ベース基板１０へのダミーデータライン３２の正投影とが互いに交差してもよい。

また、薄膜トランジスタ４０のソースまたはドレインの切断は、切れ目（例えば、第１の切れ目４３）のみによって実現され、ダミー画素ユニット３１の層構造全体のレイアウトに与える影響は小さく、これにより、層構造的には、ダミー画素ユニット３１は、表示領域２０の各画素ユニット２１と非常に類似することができ、表示領域２０の各画素ユニット２１に類似なプロセス環境を提供するという目的に到達する。これは、表示領域２０の表示輝度の均一性を保つために有益である。

図２は、表示領域２０の画素ユニット２１における薄膜トランジスタ４０’の一例を示している。図示するように、この薄膜トランジスタ４０’では、第１の電極４１’がデータライン２２に電気的に接続され、第２の電極４２’は、切れ目を含まずにベタである。これに対して、図３～図５は、周辺領域３０のダミー画素ユニット３１における薄膜トランジスタ４０の３つの例示をそれぞれ示している。これらの３つの例示では、第１の電極４１は、いずれも、ダミーデータライン３２に電気的に接続されているが、第１の切れ目４３の位置は異なっている。図３に示す例示および図４に示す例示では、ベース基板への第１の切れ目４３の正投影は、ベース基板１０へのゲート４５の正投影と重ならず、かつ、ベース基板１０へのアクティブ層４４の正投影と重ならない。しかし、図３に示す例示では、ベース基板１０への第２の電極４２の第１の部分４２１の正投影の一部は、ベース基板１０へのゲート４５の正投影内に落ち込み、他の部分は、ベース基板１０へのゲート４５の正投影からはみ出る。一方、図４に示された例示では、ベース基板１０への第２の電極４２の第１の部分４２１の正投影は、ベース基板１０へのゲート４５の正投影に完全に落ち込む。図５に示される例示では、ベース基板１０への第１の切れ目４３の正投影は、ベース基板１０へのゲート４５の正投影およびベース基板１０へのアクティブ層４４の正投影に落ち込み、ベース基板１０への第２の電極４２の第２の部分４２２の一部の正投影は、ベース基板１０へのゲート４５の正投影およびベース基板１０へのアクティブ層４４の正投影に落ち込む。

本開示の実施例では、ベース基板１０への第１の切れ目４３の正投影が、ベース基板１０へのゲート４５の正投影およびベース基板１０へのアクティブ層４４の正投影に落ち込む場合、第２の電極４２の第２の部分４２２の一部が、ゲート４５およびアクティブ層４４と多少重なり合う可能性がある。この場合、ベース基板１０への第１の切れ目４３の正投影が、ベース基板１０へのゲート４５およびアクティブ層４４の正投影の外に落ち込む場合に比べて、ゲートライン５２への負荷が大きくなる可能性がある。したがって、ベース基板１０への第１の切れ目４３の正投影が、ベース基板１０へのゲート４５およびアクティブ層４４の正投影の外に落ち込む例示の方と比較して有利である。また、ダミー画素ユニット３１の構造が表示領域２０の画素ユニット２１の構造とできるだけ類似するように、第１の切れ目４３の幅ができるだけ狭いことが望ましい。これは、負荷の軽減や表示の均一性の向上に寄与する。

いくつかの実施例では、同じ薄膜トランジスタにおいて、図３～６に示すように、ベース基板１０への前記ゲート４５の正投影は、ベース基板１０へのアクティブ層４４の正投影と少なくとも部分的に（部分的または全体的に）重なり、ベース基板１０への前記第２の電極４２の前記第１の部分４２１の正投影と少なくとも部分的に（部分的または全体的に）重なる。

一方、他の実施例において、同一の薄膜トランジスタにおいて、図３及び図４に示すように、ベース基板１０への前記アクティブ層４４の正投影は、ベース基板１０への前記第２の電極４２の第１の部分４２１の正投影と少なくとも部分的に（部分的または全体的に）重なり、ベース基板１０への前記第２の電極４２の第２の部分４２２の正投影と重ならない。

いくつかの実施例では、同一の薄膜トランジスタにおいて、図５に示すように、ベース基板１０への前記アクティブ層４４の正投影は、ベース基板１０への前記第２の電極４２の第１の部分４２１の正投影と少なくとも部分的に（部分的または全体的に）重なり、ベース基板１０への前記第２の電極４２の第２の部分４２２の正投影と少なくとも部分的に（部分的または全体的に）重なる。

いくつかの実施例では、同一の薄膜トランジスタにおいて、図３～６に示すように、ベース基板１０への前記ゲート４５の正投影は、ベース基板１０への前記第２の電極４２の第１の部分４２１の正投影と少なくとも部分的に（部分的にまたは完全に）重なる。

いくつかの実施例では、同一の薄膜トランジスタにおいて、図４に示すように、ベース基板１０への前記第２の電極４２の第１の部分４２１の前記第１の切れ目４３に近いエッジ４３１の正投影は、ベース基板１０への前記ゲート４５の正投影の一つのエッジ４５１と面一である。これによって、第２の電極４２の第２の部分４２２がゲート４５と重なり合わず、第１の切れ目４３の幅をできるだけ小さくすることができる。

いくつかの実施例では、同一の薄膜トランジスタにおいて、図４および図５に示すように、ベース基板１０への前記ゲート４５の正投影は、ベース基板１０への前記第２の電極４２の第１の部分４２１の正投影を完全にカバーする。これにより、第２の電極４２の第１の部分４２１が過度に延長されることを防止することができる。

他の実施例において、同一の薄膜トランジスタにおいて、図５に示すように、ベース基板１０への前記ゲート４５の正投影は、ベース基板１０への前記第２の電極４２の第２の部分４２２の正投影と部分的に重なる。

本開示のいくつかの実施例では、同一の薄膜トランジスタにおいて、ベース基板１０へのゲート４５の正投影は、ベース基板１０へのアクティブ層４４の正投影を覆う。しかし、本開示の実施例は、これに限定されない。

図６は、本開示のさらに他の実施例に係る表示基板中の周辺領域３０の部分概略構成図である。２つのダミー画素ユニット３１と１本のダミーデータライン３２が示されている。なお、上記図３～図５に示した例示では、１つの薄膜トランジスタ４０の構造のみを示す。しかし、本開示の実施例では、１つのダミー画素ユニット３１に１つの薄膜トランジスタだけでなく、複数の薄膜トランジスタが含まれてもよい。また、同一の薄膜トランジスタをより複雑な構造とすることも可能である。図６に示す例示において、前記ダミー画素ユニット３１中の薄膜トランジスタ４０’’は、ゲート４５、アクティブ層４４、第１の電極４１及び第２の電極４２を含んでもよい。この薄膜トランジスタ４０’’には、第１の切れ目４３および第２の切れ目４３’という２つの切れ目が設けられている。第１の電極４１は、ダミーデータライン３２に電気的に接続される。第２の電極４２は、第１の部分４２１、第２の部分４２２、及び第３の部分４２１’を有する。第１の部分４２１及び第２の部分４２２とは、第１の切れ目４３によって仕切りられ、第２の部分４２２及び第３の部分４２１’は、第２の切れ目４３’によって仕切りられる。同一の薄膜トランジスタ４０’’において、第３の部分４２１’は、例えば、第１の電極４１に接続されたダミーデータライン３２から第１の部分４２１よりも離れていてもよい。いくつかの実施例において、第２の電極４２の第３の部分４２１’の延長方向は、第２の電極４２の第１の部分４２１の延長方向と平行であることができる。

いくつかの実施例では、ベース基板１０への第１の切れ目４３の正投影は、ベース基板１０へのゲート４５の正投影と重ならず、かつベース基板１０へのアクティブ層４４の正投影と重ならない。同様に、いくつかの実施例では、ベース基板への第２の切れ目４３’の正投影は、ベース基板１０へのゲート４５の正投影とも重ならず、ベース基板１０へのアクティブ層４４の正投影とも重ならない。一方、ベース基板１０への第２の電極４２の第１の部分４２１及び第３の部分４２１’のうちの少なくとも一方の正投影は、ベース基板１０へのゲート４５の正投影と一部重なり、ベース基板１０へのアクティブ層４４の正投影と一部重なることができる。

いくつかの実施例では、第２の電極４２の第２の部分４２２は、第１の切れ目４３に隣接する第１のセクション４２７と、第２の切れ目４３’に隣接する第２のセクション４２８とを含むことができる。いくつかの実施例において、第２の電極４２の第１の部分４２１の延伸方向（例えば、図６のｙ方向）において、第１のセクション４２７の幅は、第２のセクション４２８の幅よりも大きく、これにより、第２の電極４２の第２の部分４２２のベース基板１０への投影全体は、「Ｌ」字状となる。第１のセクション４２７は、幅が広く、第１のセクション４２７内にビア構造を設置して他の導電層（例えば、画素電極５１）に電気的に接続することが容易である。

いくつかの実施例では、前記薄膜トランジスタ４０’’の第１の電極４１は、互いに電気的に接続された第１の延長部４１１、第２の延長部４１２、及び第３の延長部４１３を有することができ、この３つの延長部の延長方向は、第２の電極４２の第１の部分４２１または第３の部分４２１’の延長方向と平行であることができる。図６に示すように、第１の延長部４１１は、第２の電極４２の第１の部分４２１と第３の部分４２１’との間に位置し、第２の延長部４１２は、第２の電極４２の第１の部分４２１における第２の電極４２の第３の部分４２１’から遠い側に位置し、第３の延長部４１３は、第２の電極４２の第３の部分４２１’における第２の電極４２の第１の部分４２１から遠い側に位置する。いくつかの実施例では、図６に示すように、ダミー画素ユニット３１は、画素電極５１をさらに含み、前記第２の電極４２の前記第２の部分４２２は、前記画素電極５１に電気的に接続されることができる。このような薄膜トランジスタ４０’’の構成が、図３に示した薄膜トランジスタの構成に比べて、ゲートラインの負荷能力を向上させることができる。

本開示の実施例において、前記第１の切れ目４３及び第２の切れ目４３’の幅は、例えば、２μｍ～５μｍであることができる。

図７は、図６の線ＡＡに沿った断面図である。図７から、薄膜トランジスタ４０’’の膜層構造がより明確に分かる。図７に示すように、表示基板１００は、第１の絶縁層７１及び第２の絶縁層７２を含むことができる。第１の絶縁層７１は、例えばゲート絶縁層であり、前記ゲート４５とアクティブ層４４との間に位置している。第２の絶縁層７２は、例えば平坦化層や層間誘電体層であり、画素電極５１が位置する層と薄膜トランジスタ４０との間に位置している。一例として、第１の電極４１と第２の電極４２の第１の部分４２１、第２の部分４２２、及び第３の部分４２１’は、同一の材料（例えば、チタンアルミニウムなどの金属又は合金材料）で形成され、同一層に配置されることができる。第１の切れ目４３は、第２の電極４２の第１の部分４２１と第２の部分４２２とを分離する。アクティブ層４４は、第１の電極４１及び第２の電極４２が位置する層と第１の絶縁層７１との間に位置している。画素電極５１は、例えば、第１のビア構造５１１を介して、第２の電極４２の第２の部分４２２に電気的に接続されることができる。第１のビア構造５１１は、第２の絶縁層７２に貫通孔を形成した後、この貫通孔に導電層をコーティングすることにより形成することができる。図７に示すように、第１のビア構造５１１の導電層（例えば、金属層）は、画素電極５１と同じ材料で作製し、同じ層に配置されることができる。第１のビア構造５１１は、第２の絶縁層７２を貫通して第２の電極４２の第２の部分４２２と接触することができる。図６に示すように、表示基板１００は共通電極５３をさらに含む。共通電極５３は、画素電極５１と共に画素ユニットに必要な電圧を印加して表示機能を実現することができる。いくつかの実施例では、周辺領域３０内に電極拡張層３３がさらに設けられ、前記電極拡張層３３は前記共通電極５３に電気的に接続される。この電極拡張層３３は、信号の安定性を向上させるために共通電極５３の面積を増加させることができる。電極拡張層３３は、例えば、図６に示すように、大きな導電層として配置されてもよい。いくつかの実施例において、前記電極拡張層３３は、プロセスを単純化するために、前記第１の電極４１、第２の電極４２、およびダミーデータライン４３と同一の材料で同一層に配置されることができる。

いくつかの実施例において、共通電極５３と電極拡張層３３との電気的接続を容易にするために、接続層３４をさらに設置してもよい。前記接続層３４は、前記画素電極５１と同一材料で同一層に形成され、前記接続層３４は、第２のビア構造６１により共通電極５３に電気的に接続され、第３のビア構造６２により前記電極拡張層３３に電気的に接続されている。第２のビア構造６１は、第１の絶縁層７１と第２の絶縁層７２を貫通する貫通孔を形成した後、当該貫通孔に導電層（例えば、金属層）をコーティングすることにより形成することができる。第３のビア構造６２は、第２の絶縁層７２を貫通する貫通孔を形成した後、当該貫通孔に導電層をコーティングすることにより形成することができる。図８から明らかなように、第２のビア構造６１の導電層は、接続層３４と同じ材料で、同じ層に設けられることができる。第２のビア構造６１は、第１の絶縁層７１と第２の絶縁層７２を貫通して共通電極５３と接触することができる。同様に、第３のビア構造６２は、接続層３４と同じ材料で、同じ層に設けられることもできる。第３のビア構造６２は、第２の絶縁層７２を貫通して電極拡張層３３と接触することができる。しかし、本開示の実施例がこれに限定されることはなく、例えば、共通電極５３と電極拡張層３３とが接続層３４を介さずに直接に電気的に接続されていてもよい。

いくつかの実施例において、図６に示すように、共通電極５３は、互いに接続された第１の共通電極延長部５３１及び第２の共通電極延長部５３２を含むことができる。第２のビア構造６１は、第２の共通電極延長部５３２に形成され、第２の共通電極延長部５３２と接続層３４とを電気的に接続する。第２の共通電極延長部５３２は、第２のビア構造６１をよりよく配置するために、電極拡張層３３のエッジに沿って設置することができ、特に、第２のビア構造６１が複数設けられた場合に有利である。共通電極５３の第１の共通電極延長部５３１は、第２の共通電極延長部５３２からゲートライン５２と略並列に延長することができる。これは、共通電極５３の第１の共通電極延長部５３１の延長方向が必ずゲートライン５２の延長方向と平行であることを意味するものではなく、例えば、図６に示すように、第１の共通電極延長部５３１がトランジスタ等の構造を迂回するように蛇行して延長されていてもよい。例えば、第１の共通電極延長部５３１は、ダミーデータライン３２と交差し得る。例示として、第１の共通電極延長部５３１の第２の共通電極延長部５３２からの全体の延長方向を第１の方向（図６のｘ方向）とし、第２の共通電極延長部５３２の延長方向を第２の方向（図６のｙ方向）として定義することができる。図６に示す例示では、第１の方向と第２の方向とが略９０度をなしており、共通電極５３の第１の共通電極延長部５３１及び第２の共通電極延長部５３２は、Ｌ字型の形状を構成している。このような構成の設計により、共通電極５３と接続層３４との電気的な接続が容易となる。しかし、本開示の実施例は、これに限定されず、例えば、第１の共通電極延長部５３１の全体延長方向と、第２の共通電極延長部５３２の延長方向とは、垂直でなくてもよい。

いくつかの実施例では、図６に示すように、ベース基板１０への接続層３４の正投影は、ベース基板１０への第２の共通電極延長部５３２の正投影と少なくとも部分的に重なり、例えば、ベース基板１０への接続層３４の正投影は、ベース基板１０への第２の共通電極延長部５３２の正投影を完全に覆う。これにより、第２のビア構造６１の配置に有利する。ベース基板１０への第１の共通電極延長部５３２の正投影とベース基板１０への画素電極５１の正投影とが少なくとも部分的に重なり合っていてもよい。いくつかの実施例において、ベース基板１０への前記第１の共通電極延長部５３１の正投影と、ベース基板１０への前記ダミーデータライン３２の正投影とは、互いに交差する。

いくつかの実施例では、電極拡張層３３は、ダミーデータライン３２に電気的に接続される。これにより、ダミーデータライン３２も共通電極５３に電気的に接続されることになり、共通電極５３の実面積がさらに増加し、信号の安定性が向上する。

図６に示すように、いくつかの実施例において、同一のダミーデータライン３２の両端がいずれも前記電極拡張層３３に電気的に接続されて前記同一のダミーデータライン３２と電極拡張層３３を通る導電ループが形成されることができる。このような構成により、共通電極５３上の電位分布をより均一にすることができる。例えば、ダミーデータライン３２が切れ、電極拡張層３３と導電ループを形成することができない場合、ダミーデータライン３２の切れ目の両端に比較的大きな電位差が生じる可能性がある。同じダミーデータライン３２と電極拡張層３３とで導電ループを形成することにより、このような過大な電位差をできるだけ弱め、表示領域２０内の表示画素の輝度均一性を実現するのに有益である。

いくつかの実施例において、図６乃至図８に示すように、第１の絶縁層７１は前記共通電極５３のベース基板１０から遠い側、及び前記電極拡張層３３のベース基板１０に向かう側に位置し、第２の絶縁層７２は前記電極拡張層３３と前記接続層３４との間に位置し、前記アクティブ層４４のベース基板１０から遠い側に位置する。

いくつかの実施例において、図６に示すように、表示基板１００にゲートライン５２が形成され、前記電極拡張層３３と前記第１の電極４２、第２の電極４２及びダミーデータライン３２と同一の材料で同一層に配置され、前記ゲートライン５２は前記ゲート４５と同一の材料で同一層に配置される。ベース基板１０への前記ゲートライン５２の正投影とベース基板１０への前記電極拡張層３３の正投影とが重なる領域を有する。電極拡張層３３はゲートライン５２と重なり合っていることで、表示基板１００上の配線に有利し、電極拡張層３３にできるだけ広い面積を具備させ、信号安定性を向上させることができる。

いくつかの実施例においては、図９に示すように、電極拡張層３３は、中空領域３５を備える。ベース基板１０への中空領域３５の正投影と、ベース基板１０への前記ゲートライン５２の正投影とは少なくとも部分的に（部分的に又は完全に）重なる。中空領域３５において、電極拡張層３３の導電層部分が除去されている。ゲートライン５２と電極拡張層３３との重なり合っている部分に１つまたは複数の中空領域３５が設けられ、電極拡張層３３（例えば第１の電極４１及び第２の電極４２が位置する層）とゲートライン５２が位置する層との間の寄生容量を減少させることができ、電極拡張層３３による導電層の面積増加に起因する寄生容量の大幅の増大を回避し、寄生容量の差分による輝度の不均一を防止することができる。

図６に２つのダミー画素ユニット３１のみを示したが、本開示の実施例はこれに限定されず、表示基板１００にさらに多くのダミー画素ユニットが含まれてもよいことは、当業者にとって自明である。

本開示の実施例は、上述いずれかの実施例に記載の表示基板１００を含む表示パネルをさらに提供している。本開示の実施例の表示基板及び表示パネルによって、薄膜トランジスタ型の液晶表示装置だけでなく、有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの他の種類の表示装置にも適用することができる。本開示の実施例の表示パネルは、例えば薄膜トランジスタ型の液晶表示パネルであってもよいし、有機発光ダイオード（ＯＬＥＤ）表示パネル等の本分野に既知されるいずれかの他の表示パネルであってもよい。なお、本開示の実施例における表示装置は、電子ペーパー、携帯電話、タブレットコンピュータ、テレビ、ノートパソコン、デジタルフォトフレーム、カーナビゲーション等の表示機能を有するいかなる製品または部品であってもよい。

本開示の実施例は、図１０に示すように、上記いずれかの実施例に記載の表示基板１００を含む電子機器２００をさらに提供している。この電子機器は、例えば、スマートフォン、ウェアラブルスマートウォッチ、スマートグラス、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーション、車載ディスプレイ、電子ブックなどのようないずれか一つの表示装置であっても良い。

本開示にかかる「同一層設置」とは、係る層が同一のプロセス工程で同時に形成されることを意味し、これらの層が断面視で同じ厚さや高さを有することを意味するものではない。「同一層設置」という設計により、表示基板及び表示パネルの作製プロセスを簡略化することができる。

本開示の実施例における各導電層は、導電性金属から作製されてもよいし、非金属導電性材料から作製されてもよい。

添付図面を組み合わせて本開示を説明したが、添付図面に開示された実施例は、本開示の実施例を例示的に説明することを意図しており、本開示を限定することを理解することができない。図面における寸法比率は、例示的なものであり、本開示を限定するものと理解すべきではない。

上記の実施例は、本開示の原理及び構成を例示的に説明するに過ぎず、本開示を限定するものではない。当業者は、本開示の一般的思想から逸脱することなく、本開示に対する如何なる変更及び改良が、本開示の範囲内にあることを理解するであろう。本開示の保護範囲は、本出願の特許請求の範囲によって定義される範囲に準ずるべきである。

Claims (16)

1. ベース基板と、
   ベース基板に設けられる表示領域と表示領域の周辺に位置する周辺領域と、を含み、
   前記周辺領域にダミー画素ユニットとダミーデータラインとが設置され、前記ダミー画素ユニットは薄膜トランジスタを含み、前記薄膜トランジスタは第１の電極と第２の電極とを含み、前記第１の電極はソースとドレインとの一方であり、前記第２の電極は前記ソースとドレインとの他方であり、前記第１の電極は前記ダミーデータラインに電気的に接続され、前記第２の電極は第１の切れ目によって仕切りられた第１の部分および第２の部分を有する
   表示基板。
2. 前記ダミー画素ユニットは、画素電極をさらに含み、前記第２の電極の前記第２の部分は、前記画素電極に電気的に接続され、
   前記薄膜トランジスタは、アクティブ層およびゲートをさらに含み、
   同一の薄膜トランジスタにおいて、ベース基板への前記ゲートの正投影は、ベース基板へのアクティブ層の正投影と、少なくとも部分的に重なり、かつ、ベース基板への前記第２の電極の前記第１の部分の正投影と、少なくとも部分的に重なる
   請求項１に記載の表示基板。
3. 同一の薄膜トランジスタにおいて、ベース基板への前記アクティブ層の正投影は、ベース基板への前記第２の電極の第１の部分の正投影と、少なくとも部分的に重なり、ベース基板への前記第２の電極の第２の部分の正投影と重ならず、ベース基板への前記第１の切れ目の正投影は、ベース基板への前記アクティブ層の正投影と重ならず、ベース基板への前記ゲートの正投影とも重ならない
   請求項２に記載の表示基板。
4. 同一の薄膜トランジスタにおいて、ベース基板への前記アクティブ層の正投影は、ベース基板への前記第２の電極の第１の部分の正投影と、少なくとも部分的に重なり、ベース基板への前記第２の電極の第２の部分の正投影と、少なくとも部分的に重なり、ベース基板への前記第１の切れ目の正投影は、ベース基板への前記アクティブ層の正投影とベース基板への前記ゲートの正投影に落ち込む
   請求項２に記載の表示基板。
5. 同一の薄膜トランジスタにおいて、ベース基板への前記第２の電極の第１の部分の前記第１の切れ目に近いエッジの正投影は、ベース基板への前記ゲートの正投影の一つのエッジと面一である
   請求項２に記載の表示基板。
6. 同一の薄膜トランジスタにおいて、ベース基板への前記ゲートの正投影は、ベース基板への前記第２の電極の第１の部分の正投影を完全に覆う
   請求項２に記載の表示基板。
7. 同一の薄膜トランジスタにおいて、ベース基板への前記ゲートの正投影は、ベース基板への前記第２の電極の第２の部分の正投影と、部分的に重なっている
   請求項２に記載の表示基板。
8. 前記第２の電極は、第２の切れ目によって前記第２の部分と仕切りられる第３の部分をさらに有し、
   ベース基板への第１の切れ目及び第２の切れ目の各々の正投影は、ベース基板へのゲートの正投影と重ならず、ベース基板へのアクティブ層の正投影と重ならず、ベース基板への第２の電極の第１の部分及び第３の部分の少なくとも一方の正投影は、ベース基板へのゲートの正投影と、少なくとも部分的に重なり、ベース基板へのアクティブ層の正投影と、少なくとも部分的に重なり、前記第２の電極の前記第２の部分は、第１のビア構造によって前記画素電極に電気的に接続される
   請求項２に記載の表示基板。
9. 共通電極をさらに含み、前記周辺領域に電極拡張層がさらに設けられ、
   前記電極拡張層は前記共通電極に電気的に接続され、
   前記電極拡張層は、前記第１の電極、前記第２の電極及び前記ダミーデータラインと同一の材料で同一層に配置され、前記電極拡張層は、前記ダミーデータラインに電気的に接続される
   請求項１～８のいずれか一項に記載の表示基板。
10. 同一のダミーデータラインの両端は、前記同一のダミーデータラインおよび電極拡張層を通る導電ループを形成するように、前記電極拡張層に電気的に接続される
    請求項９に記載の表示基板。
11. 共通電極及び接続層をさらに含み、
    前記周辺領域に、前記共通電極に電気的に接続される電極拡張層がさらに設けられ、
    前記接続層は、前記画素電極と同一の材料で同一層に設けられ、前記接続層は、第２のビア構造を介して共通電極に電気的に接続されると共に、第３のビア構造を介して前記電極拡張層に電気的に接続される
    請求項２～８のいずれか一項に記載の表示基板。
12. 前記共通電極は、互いに接続された第１の共通電極延長部及び第２の共通電極延長部を含み、前記第１の共通電極延長部の延長方向と前記第２の共通電極延長部の延長方向は互いに交差し、ベース基板への前記接続層の正投影は、ベース基板への前記第２の共通電極延長部の正投影と少なくとも部分的に重なり、
    ベース基板への前記第１の共通電極延長部の正投影は、ベース基板への画素電極の正投影と少なくとも部分的に重なり合っている
    請求項１１に記載の表示基板。
13. 共通電極及びゲートラインをさらに含み、
    前記周辺領域に前記共通電極に電気的に接続される電極拡張層がさらに設けられ、
    前記電極拡張層は前記第１の電極、第２の電極及びダミーデータラインと同一の材料で同一層に配置され、
    前記ゲートラインは前記ゲートと同一の材料で同一層に配置され、ベース基板への前記ゲートラインの正投影と、ベース基板への前記電極拡張層の正投影とは、重なる領域を有する
    請求項２～８のいずれか一項に記載の表示基板。
14. 前記電極拡張層は、中空領域を含み、ベース基板への前記中空領域の正投影は、ベース基板への前記ゲートラインの正投影と少なくとも部分的に重なる
    請求項１３に記載の表示基板。
15. 請求項１～１４のいずれか一項に記載の表示基板を含む
    表示パネル。
16. 請求項１～１４のいずれか一項に記載の表示基板または請求項１５に記載の表示パネルを含む
    電子機器。

Images