EA035295B1 - Подложка матрицы ffs и жидкокристаллическое устройство отображения, содержащее ее - Google Patents

Подложка матрицы ffs и жидкокристаллическое устройство отображения, содержащее ее Download PDF

Info

Publication number
EA035295B1
EA035295B1 EA201791405A EA201791405A EA035295B1 EA 035295 B1 EA035295 B1 EA 035295B1 EA 201791405 A EA201791405 A EA 201791405A EA 201791405 A EA201791405 A EA 201791405A EA 035295 B1 EA035295 B1 EA 035295B1
Authority
EA
Eurasian Patent Office
Prior art keywords
layer
common electrode
transparent
electrode
substrate
Prior art date
Application number
EA201791405A
Other languages
English (en)
Other versions
EA201791405A1 (ru
Inventor
Сыкунь Хао
Original Assignee
Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. filed Critical Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Publication of EA201791405A1 publication Critical patent/EA201791405A1/ru
Publication of EA035295B1 publication Critical patent/EA035295B1/ru

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Раскрыты подложка матрицы FFS и жидкокристаллическое устройство отображения, содержащее ее. Подложка матрицы FFS содержит подложку, первый металлический слой, первый изолирующий слой, второй металлический слой, второй изолирующий слой, слой прозрачного электрода, третий изолирующий слой и слой общего электрода. Слой общего электрода содержит линию общего электрода, имеющую низкое удельное сопротивление, и прозрачный общий электрод. Подложка матрицы FFS гарантирует стабильность электрического потенциала на общем электроде и улучшает эффект отображения жидкокристаллического устройства отображения.

Description

Предпосылки изобретения
Область техники, к которой относится изобретение
Настоящее изобретение относится к области технологии жидкокристаллических дисплеев, и в частности к подложке матрицы FFS и жидкокристаллическому устройству отображения, содержащему ее.
Описание известного уровня техники
В настоящее время жидкокристаллические устройства отображения являются наиболее широко используемыми устройствами отображения с плоским экраном и могут быть предоставлены в виде цветных экранов с высокой разрешающей способностью для всех типов электронных устройств, таких как мобильные телефоны, персональный цифровой помощник (PDA), цифровые камеры и компьютеры. Среди данных жидкокристаллических устройств отображения жидкокристаллическое устройство отображения на основе переключения краевых полей (далее в настоящем документе FFS) является распространенным вследствие своих характеристик, таких как широкий угол обзора и высокий формат изображения.
Широко используемое жидкокристаллическое устройство отображения на основе FFS в настоящее время обычно содержит верхнюю подложку, нижнюю подложку и жидкокристаллический слой, расположенный между верхней и нижней подложками, при этом нижняя подложка в целом снабжена множеством плоских электродов пикселя и общим электродом со структурами в виде прорезей для достижения улучшенной функции отображения.
При этом во избежание проблемы, связанной с тем, что углы обзора жидкокристаллического устройства отображения являются слишком узкими, каждый пиксель имеет множество зон со структурой в виде прорези, при этом структуры в виде прорезей в различных зонах проходят в различных направлениях с образованием множества областей отображения. Молекулы жидких кристаллов под различными областями отображения будут предварительно наклонены в различных направлениях так, что угол света, отражаемого жидкокристаллическим слоем, расширяется, посредством чего достигается эффект отображения с широким углом обзора для жидкокристаллического устройства отображения.
Более того, для увеличения формата изображения жидкокристаллического устройства отображения общий электрод, предусмотренный на нижней подложке, обычно представляет собой прозрачный электрод; тем не менее, прозрачный электрод имеет большее сопротивление, которое приводит к нестабильному электрическому потенциалу для общего электрода, когда через общий электрод проходит большое количество электрического тока.
Следовательно, необходимо предоставить подложку матрицы FFS и жидкокристаллическое устройство отображения, содержащее ее, для решения проблем, существующих в традиционной технологии.
Сущность изобретения
Целью настоящего изобретения является предоставление подложки матрицы FFS и жидкокристаллического устройства отображения, содержащего ее, которое содержит общий электрод со стабильным электрическим потенциалом, для решения задачи, связанной с нестабильным электрическим потенциалом, возникающим в общем электроде жидкокристаллического устройства отображения из известного уровня техники.
Для решения вышеизложенной технической задачи настоящее изобретение предоставляет подложку матрицы FFS. Подложка матрицы FFS содержит подложку;
первый металлический слой, нанесенный на подложку с образованием линии сканирования и электрода затвора тонкопленочного транзистора;
первый изолирующий слой, нанесенный на первый металлический слой, для изоляции первого металлического слоя и второго металлического слоя друг от друга, при этом второй металлический слой нанесен на первый изолирующий слой с образованием линии данных, электрода истока тонкопленочного транзистора и электрода стока тонкопленочного транзистора;
второй изолирующий слой, нанесенный на второй металлический слой, для изоляции второго металлического слоя и слоя прозрачного электрода друг от друга, при этом слой прозрачного электрода нанесен на второй изолирующий слой с образованием прозрачного электрода пикселя; и прозрачный электрод пикселя соединен с электродом стока тонкопленочного транзистора через первое сквозное отверстие второго изолирующего слоя; и третий изолирующий слой, нанесенный на слой прозрачного электрода, для изоляции слоя прозрачного электрода и слоя общего электрода друг от друга, при этом слой общего электрода содержит линию общего электрода, образованную на третьем изолирующем слое, и прозрачный общий электрод, образованный на линии общего электрода и третьем изолирующем слое; при этом удельное сопротивление линии общего электрода меньше, чем удельное сопротивление прозрачного общего электрода.
В одном варианте осуществления подложки матрицы FFS по настоящему изобретению прозрачный общий электрод имеет множество структур в виде прорезей, образованных на нем.
В одном варианте осуществления подложки матрицы FFS по настоящему изобретению подложка матрицы FFS имеет множество областей отображения.
В одном варианте осуществления подложки матрицы FFS по настоящему изобретению структуры в виде прорезей на прозрачном общем электроде в пределах различных областей отображения проходят в
- 1 035295 различных направлениях.
В одном варианте осуществления подложки матрицы FFS по настоящему изобретению линия общего электрода нанесена в месте, которое соответствует соединению смежных областей отображения.
В одном варианте осуществления подложки матрицы FFS по настоящему изобретению второй металлический слой дополнительно снабжен общей линией для предоставления общего сигнала, при этом линия общего электрода соединена с общей линией на втором металлическом слое посредством прохождения через третий изолирующий слой, слой прозрачного электрода и второе сквозное отверстие второго изолирующего слоя.
Настоящее изобретение дополнительно предоставляет другую подложку матрицы FFS, содержащую подложку;
первый металлический слой, нанесенный на подложку с образованием линии сканирования и электрода затвора тонкопленочного транзистора;
первый изолирующий слой, нанесенный на первый металлический слой, для изоляции первого металлического слоя и второго металлического слоя друг от друга и для изоляции первого металлического слоя и слоя прозрачного электрода друг от друга;
второй металлический слой, нанесенный на первый изолирующий слой с образованием линии данных, электрода истока тонкопленочного транзистора и электрода стока тонкопленочного транзистора; при этом слой прозрачного электрода нанесен на первый изолирующий слой с образованием прозрачного электрода пикселя, при этом прозрачный электрод пикселя соединен с электродом стока тонкопленочного транзистора;
второй изолирующий слой, нанесенный на второй металлический слой и слой прозрачного электрода, для изоляции второго металлического слоя и слоя общего электрода друг от друга и для изоляции слоя прозрачного электрода и слоя общего электрода друг от друга; при этом слой общего электрода содержит линию общего электрода, образованную на втором изолирующем слое, и прозрачный общий электрод, образованный на линии общего электрода и втором изолирующем слое; при этом удельное сопротивление линии общего электрода меньше, чем удельное сопротивление прозрачного общего электрода.
В одном варианте осуществления подложки матрицы FFS по настоящему изобретению прозрачный общий электрод имеет множество структур в виде прорезей, образованных на нем.
В одном варианте осуществления подложки матрицы FFS по настоящему изобретению подложка матрицы FFS имеет множество областей отображения.
В одном варианте осуществления подложки матрицы FFS по настоящему изобретению структуры в виде прорезей на прозрачном общем электроде в пределах различных областей отображения проходят в различных направлениях.
В одном варианте осуществления подложки матрицы FFS по настоящему изобретению линия общего электрода нанесена в месте, которое соответствует соединению смежных областей отображения.
В одном варианте осуществления подложки матрицы FFS по настоящему изобретению первый металлический слой дополнительно снабжен общей линией для предоставления общего сигнала, при этом линия общего электрода соединена с общей линией на первом металлическом слое посредством прохождения через второй изолирующий слой, слой прозрачного электрода и сквозное отверстие первого изолирующего слоя.
Настоящее изобретение дополнительно предоставляет жидкокристаллическое устройство отображения, содержащее подложку матрицы FFS, которое содержит верхнюю подложку, подложку матрицы! FFS и жидкокристаллический слой, расположенный между верхней подложкой и подложкой матрицы FFS;
при этом подложка матрицы FFS содержит подложку;
первый металлический слой, нанесенный на подложку с образованием линии сканирования и управляющего электрода тонкопленочного транзистора;
первый изолирующий слой, нанесенный на первый металлический слой, для изоляции первого металлического слоя и второго металлического слоя друг от друга, при этом второй металлический слой нанесен на первый изолирующий слой с образованием линии данных, электрода истока тонкопленочного транзистора и электрода стока тонкопленочного транзистора;
второй изолирующий слой, нанесенный на второй металлический слой, для изоляции второго металлического слоя и слоя прозрачного электрода друг от друга, при этом слой прозрачного электрода нанесен на второй изолирующий слой с образованием прозрачного электрода пикселя, при этом прозрачный электрод пикселя соединен с электродом стока тонкопленочного транзистора через первое сквозное отверстие второго изолирующего слоя; и третий изолирующий слой, нанесенный на слой прозрачного электрода, для изоляции слоя прозрачного электрода и слоя общего электрода;
при этом слой общего электрода содержит линию общего электрода, образованную на третьем изолирующем слое, и прозрачный общий электрод, образованный на линии общего электрода и третьем
- 2 035295 изолирующем слое;
при этом удельное сопротивление линии общего электрода меньше, чем удельное сопротивление прозрачного общего электрода.
В одном варианте осуществления жидкокристаллического устройства отображения по настоящему изобретению прозрачный общий электрод имеет множество структур в виде прорезей, образованных на нем.
В одном варианте осуществления жидкокристаллического устройства отображения по настоящему изобретению подложка матрицы FFS имеет множество областей отображения.
В одном варианте осуществления жидкокристаллического устройства отображения по настоящему изобретению структуры в виде прорезей на прозрачном общем электроде в пределах различных областей отображения проходят в различных направлениях.
В одном варианте осуществления жидкокристаллического устройства отображения по настоящему изобретению линия общего электрода нанесена в месте, которое соответствует соединению смежных областей отображения.
В одном варианте осуществления жидкокристаллического устройства отображения по настоящему изобретению линия общего электрода соединена с общей линией на втором металлическом слое посредством прохождения через третий изолирующий слой, слой прозрачного электрода и второе сквозное отверстие второго изолирующего слоя.
По сравнению с традиционными подложкой матрицы FFS и жидкокристаллическим устройством отображения, подложка матрицы FFS по настоящему изобретению, снабженная слоем общего электрода, имеющим линии общего электрода и прозрачные общие электроды, гарантирует стабильность электрического потенциала на общем электроде и улучшает эффект отображения соответствующего жидкокристаллического устройства отображения, таким образом, решая задачу, связанную с нестабильным электрическим потенциалом, возникающим в общем электроде жидкокристаллического устройства отображения из известного уровня техники.
Чтобы сделать содержание настоящего изобретения более понятным, предпочтительные варианты осуществления настоящего изобретения подробно описаны в сочетании с сопроводительными графическими материалами следующим образом.
Краткое описание графических материалов
На фиг. 1А показано схематическое изображение вида сверху подложки матрицы FFS в соответствии с первым вариантом осуществления настоящего изобретения.
На фиг. 1В показан вид в поперечном разрезе, выполненном вдоль линии А-А', показанной на фиг. 1А.
На фиг. 2А показано схематическое изображение вида сверху подложки матрицы FFS в соответствии со вторым вариантом осуществления настоящего изобретения.
На фиг. 2В показан вид в поперечном разрезе, выполненном вдоль линии В-В', показанной на фиг. 2А.
На фиг. 3A показано схематическое изображение вида сверху подложки матрицы FFS в соответствии с третьим вариантом осуществления настоящего изобретения.
На фиг. 3B показан вид в поперечном разрезе, выполненном вдоль линии С-С, показанной на фиг. 3A.
На фиг. 4А показано схематическое изображение вида сверху подложки матрицы FFS в соответствии с четвертым вариантом осуществления настоящего изобретения.
На фиг. 4В показан вид в поперечном разрезе, выполненном вдоль линии D-D', показанной на фиг. 4А.
На фиг. 5 показано схематическое изображение вида сверху подложки матрицы FFS в соответствии с пятым вариантом осуществления настоящего изобретения.
На фиг. 6 показано схематическое изображение вида сверху подложки матрицы FFS в соответствии с шестым вариантом осуществления настоящего изобретения.
Подробное описание предпочтительных вариантов осуществления
Вышеизложенные цели, признаки и преимущества, используемые настоящим изобретением, можно лучше всего понять, обратившись к следующему подробному описанию предпочтительных вариантов осуществления и сопроводительным графическим материалам. Кроме того, термины, обозначающие направление, описанные в настоящем изобретении, такие как верхний, нижний, передний, задний, левый, правый, внутренний, внешний, боковой и т. д., означают направления только при ссылке на сопроводительные графические материалы, так что применяемые термины, обозначающие направление, применяются для описания и понимания настоящего изобретения, но настоящее изобретение не ограничено ими.
В контексте настоящего документа предполагается, что формы единственного числа также включают в себя обозначение форм множественного числа, если в контексте явным образом не указано иначе.
Ссылаясь на фиг. 1А и В, на фиг. 1А видим схематическое изображение вида сверху подложки матрицы FFS в соответствии с первым вариантом осуществления настоящего изобретения; и на фиг. 1В показан вид в поперечном разрезе, выполненном вдоль линии А-А', показанной на фиг. 1А. Подложка 10
- 3 035295 матрицы FFS по настоящему изобретению содержит подложку 11, первый металлический слой, первый изолирующий слой 13, второй металлический слой, второй изолирующий слой 15, слой прозрачного электрода, третий изолирующий слой 17 и слой общего электрода.
Первый металлический слой нанесен на подложку 11 с образованием линии 121 сканирования и управляющего электрода 122 тонкопленочного транзистора. Первый изолирующий слой 13 нанесен на первый металлический слой для изоляции первого металлического слоя и второго металлического слоя. Второй металлический слой нанесен на первый изолирующий слой 13 с образованием линии 141 данных, электрода 142 истока тонкопленочного транзистора и электрода 143 стока тонкопленочного транзистора. Второй изолирующий слой 15 нанесен на второй металлический слой для изоляции второго металлического слоя и слоя прозрачного электрода. Слой прозрачного электрода нанесен на второй изолирующий слой 15 с образованием прозрачного электрода 161 пикселя. Прозрачный электрод 161 пикселя соединен с электродом 143 стока тонкопленочного транзистора через первое сквозное отверстие 151 второго изолирующего слоя 15. Третий изолирующий слой 17 нанесен на слой прозрачного электрода для изоляции слоя прозрачного электрода и слоя общего электрода. Слой общего электрода содержит линию 181 общего электрода, нанесенную на третий изолирующий слой 17, и прозрачный общий электрод 182, образованный на линии 181 общего электрода и третьем изолирующем слое 17, при этом удельное сопротивление линии 181 общего электрода относительно меньше, чем удельное сопротивление прозрачного общего электрода 182. Кроме того, подложка 10 матрицы FFS дополнительно содержит слой полупроводника, который используется для образования канала 191 тонкопленочного транзистора.
Подложка 10 матрицы FFS в варианте осуществления имеет множество областей отображения. Прозрачный общий электрод 182 подложки 10 матрицы FFS имеет множество структур 183 в виде прорезей, образованных на нем. Структуры 183 в виде прорезей на прозрачном общем электроде 182 в пределах различных областей отображения подложки 10 матрицы FFS проходят в различных направлениях. Линия 181 общего электрода нанесена в месте, которое соответствует соединению смежных областей отображения.
Когда подложка 10 матрицы FFS в данном варианте осуществления находится в рабочем состоянии, прозрачный электрод 161 пикселя на слое прозрачного электрода принимает сигнал данных от линии 141 данных через первое сквозное отверстие 151, электрод 143 стока тонкопленочного транзистора и электрод 142 истока тонкопленочного транзистора. Прозрачный общий электрод 182 на слое общего электрода принимает общий сигнал через линию 181 общего электрода. Молекулы жидких кристаллов в жидкокристаллическом слое жидкокристаллического устройства отображения наклоняются под воздействием сигнала данных и общего сигнала так, что жидкокристаллическое устройство отображения отображает соответствующее изображение.
Поскольку линия 181 общего электрода представляет собой металлическую линию с более низким удельным сопротивлением, сопротивление общего электрода в целом может быть дополнительно снижено, так что электрический потенциал на общем электроде может быть более стабильным и более равномерным.
При этом, поскольку соединение смежных областей отображения представляет собой зону плохого отображения, в которой эффект отображения является относительно слабым, образование линии 181 общего электрода, которая является непрозрачной в месте, соответствующем соединению смежных областей отображения, может предотвратить чрезмерное воздействие линии 181 общего электрода на формат изображения жидкокристаллического устройства отображения. Следовательно, сопротивление общего электрода может быть снижено лишь с небольшим воздействием на формат изображения жидкокристаллического устройства отображения.
Кроме того, поскольку линия 181 общего электрода проходит через каждый пиксель жидкокристаллического устройства отображения, если поверхность жидкокристаллического устройства отображения снабжена сенсорными компонентами, линия общего электрода может быть использована для передачи сенсорных сигналов.
Таким образом, подложка матрицы FFS в данном варианте осуществления может гарантировать стабильность электрического потенциала на общем электроде посредством образования слоя общего электрода, имеющего линию общего электрода и прозрачный общий электрод, так что эффект отображения жидкокристаллического устройства отображения улучшается.
Ссылаясь далее на фиг. 2А и В, на фиг. 2А видим схематическое изображение вида сверху подложки матрицы FFS в соответствии со вторым вариантом осуществления настоящего изобретения; и на фиг. 2В показан вид в поперечном разрезе, выполненном вдоль линии В-В', показанной на фиг. 2А. Подложка 20 матрицы FFS во втором варианте осуществления содержит подложку 21, первый металлический слой, первый изолирующий слой 23, второй металлический слой, второй изолирующий слой 25, слой прозрачного электрода, третий изолирующий слой 27 и слой общего электрода.
Первый металлический слой нанесен на подложку 21 с образованием линии 221 сканирования и управляющего электрода 222 тонкопленочного транзистора. Первый изолирующий слой 23 нанесен на первый металлический слой для изоляции первого металлического слоя и второго металлического слоя друг от друга. Второй металлический слой нанесен на первый изолирующий слой 23 с образованием ли- 4 035295 нии 241 данных, электрода 242 истока тонкопленочного транзистора и электрода 243 стока тонкопленочного транзистора. Второй изолирующий слой 25 нанесен на второй металлический слой для изоляции второго металлического слоя и слоя прозрачного электрода друг от друга. Слой прозрачного электрода нанесен на второй изолирующий слой 25 с образованием прозрачного электрода 261 пикселя, при этом прозрачный электрод 261 пикселя соединен с электродом 243 стока тонкопленочного транзистора через первое сквозное отверстие 251 второго изолирующего слоя 25. Третий изолирующий слой 27 нанесен на слой прозрачного электрода для изоляции слоя прозрачного электрода и слоя общего электрода друг от друга. Слой общего электрода содержит линию 281 общего электрода, образованную на третьем изолирующем слое 27, и прозрачный общий электрод 282, образованный на линии 281 общего электрода и третьем изолирующем слое 27, при этом удельное сопротивление линии 281 общего электрода относительно меньше, чем удельное сопротивление прозрачного общего электрода 282. Кроме того, подложка 20 матрицы FFS дополнительно содержит слой полупроводника, который используется для образования канала 291 тонкопленочного транзистора.
Подложка 20 матрицы FFS в варианте осуществления имеет множество областей отображения. Прозрачный общий электрод 282 подложки 20 матрицы FFS имеет множество структур 283 в виде прорезей, образованных на нем. Структуры 283 в виде прорезей на прозрачном общем электроде 282 в пределах различных областей отображения подложки 20 матрицы FFS проходят в различных направлениях. Линия 281 общего электрода нанесена в месте, которое соответствует соединению смежных областей отображения.
На основе первого варианта осуществления второй металлический слой подложки 20 матрицы FFS во втором варианте осуществления дополнительно снабжен общей линией 244 для предоставления общего сигнала, при этом линия 281 общего электрода слоя общего электрода соединена с общей линией 244 на втором металлическом слое посредством прохождения через третий изолирующий слой 27, слой прозрачного электрода и второе сквозное отверстие 252 второго изолирующего слоя 25. Тем не менее, общая линия 244 может быть также нанесена на первый металлический слой.
Когда подложка 20 матрицы FFS во втором варианте осуществления находится в рабочем состоянии, прозрачный электрод 261 пикселя на слое прозрачного электрода принимает сигнал данных от линии 241 данных через первое сквозное отверстие 251, электрод 243 стока тонкопленочного транзистора и электрод 242 истока тонкопленочного транзистора. Прозрачный общий электрод 282 на слое общего электрода принимает общий сигнал от общей линии 244 на втором металлическом слое через линию 281 общего электрода на слое общего электрода и второе сквозное отверстие 252. Молекулы жидких кристаллов в жидкокристаллическом слое жидкокристаллического устройства отображения наклоняются под воздействием сигнала данных и общего сигнала так, что жидкокристаллическое устройство отображения отображает соответствующее изображение.
В подложке матрицы FFS второго варианта осуществления посредством использования общей линии второго металлического слоя для передачи общего сигнала линия общего электрода слоя общего электрода не должна проходить через всю конструкцию жидкокристаллического устройства отображения. Таким образом, образование линии общего электрода может оказывать еще меньшее воздействие на формат изображения жидкокристаллического устройства отображения.
Ссылаясь далее на фиг. 3A и B, на фиг. 3A видим схематическое изображение вида сверху подложки матрицы FFS в соответствии с третьим вариантом осуществления настоящего изобретения; и на фиг. 3B показан вид в поперечном разрезе, выполненном вдоль линии С-С, показанной на фиг. 3A. Подложка 30 матрицы FFS в третьем варианте осуществления содержит подложку 31, первый металлический слой, первый изолирующий слой 33, второй металлический слой, слой прозрачного электрода, второй изолирующий слой 36 и слой общего электрода.
Первый металлический слой нанесен на подложку 31 с образованием линии 321 сканирования и электрода 322 затвора тонкопленочного транзистора. Первый изолирующий слой 33 нанесен на первый металлический слой для изоляции первого металлического слоя и второго металлического слоя друг от друга и для изоляции первого металлического слоя и слоя прозрачного электрода друг от друга. Второй металлический слой нанесен на первый изолирующий слой 33 с образованием линии 341 данных, электрода 342 истока тонкопленочного транзистора и электрода 343 стока тонкопленочного транзистора. Слой прозрачного электрода нанесен на первый изолирующий слой 33 с образованием прозрачного электрода 351 пикселя, при этом прозрачный электрод 351 пикселя соединен с электродом 343 стока тонкопленочного транзистора на втором металлическом слое. Второй изолирующий слой 36 нанесен на второй металлический слой и слой прозрачного электрода для изоляции слоя прозрачного электрода и слоя общего электрода друг от друга и для изоляции второго металлического слоя и слоя общего электрода друг от друга. Слой общего электрода состоит из линии 371 общего электрода, образованной на втором изолирующем слое 36, и прозрачного общего электрода 372, образованного на линии 371 общего электрода и втором изолирующем слое 36, при этом удельное сопротивление линии 371 общего электрода относительно меньше, чем удельное сопротивление прозрачного общего электрода 372. Кроме того, подложка 30 матрицы FFS дополнительно содержит слой полупроводника, который используется для образования канала 381 тонкопленочного транзистора.
- 5 035295
Подложка 30 матрицы FFS в варианте осуществления имеет множество областей отображения. Прозрачный общий электрод 372 подложки 30 матрицы FFS имеет множество структур 373 в виде прорезей, образованных на нем. Структуры 373 в виде прорезей на прозрачном общем электроде 372 в пределах различных областей отображения подложки 30 матрицы FFS проходят в различных направлениях. Линия 371 общего электрода нанесена в месте, которое соответствует соединению смежных областей отображения.
Когда подложка 30 матрицы FFS третьего варианта осуществления находится в рабочем состоянии, прозрачный электрод 351 пикселя слоя прозрачного электрода принимает сигнал данных от линии 341 данных через электрод 343 стока тонкопленочного транзистора и электрод 342 истока тонкопленочного транзистора. Прозрачный общий электрод 372 слоя общего электрода принимает общий сигнал от линии 371 общего электрода. Молекулы жидких кристаллов в жидкокристаллическом слое жидкокристаллического устройства отображения наклоняются под воздействием сигнала данных и общего сигнала так, что жидкокристаллическое устройство отображения отображает соответствующее изображение.
Поскольку линия 371 общего электрода представляет собой металлическую линию с более низким удельным сопротивлением, сопротивление общего электрода в целом может быть дополнительно снижено, так что электрический потенциал на общем электроде может быть более стабильным и более равномерным.
При этом, поскольку соединение смежных областей отображения представляет собой зону плохого отображения, в которой эффект отображения является относительно слабым, образование линии 371 общего электрода, которая является непрозрачной в месте, соответствующем соединению смежных областей отображения, может предотвратить чрезмерное воздействие линии 371 общего электрода на формат изображения жидкокристаллического устройства отображения. Следовательно, сопротивление общего электрода может быть снижено лишь с небольшим воздействием на формат изображения жидкокристаллического устройства отображения.
Кроме того, поскольку линия 371 общего электрода проходит через каждый пиксель жидкокристаллического устройства отображения, если поверхность жидкокристаллического устройства отображения снабжена сенсорными компонентами, линия общего электрода может быть использована для передачи сенсорных сигналов.
Таким образом, подложка матрицы FFS в данном варианте осуществления также может гарантировать стабильность электрического потенциала на общем электроде посредством образования слоя общего электрода, имеющего линию общего электрода и прозрачный общий электрод, так что эффект отображения жидкокристаллического устройства отображения улучшается.
Ссылаясь далее на фиг. 4А и В, на фиг. 4А видим схематическое изображение вида сверху подложки матрицы FFS в соответствии с четвертым вариантом осуществления настоящего изобретения; и на фиг. 4В показан вид в поперечном разрезе, выполненном вдоль линии D-D', показанной на фиг. 4А. Подложка 40 матрицы FFS четвертого варианта осуществления содержит подложку 41, первый металлический слой, первый изолирующий слой 43, второй металлический слой, слой прозрачного электрода, второй изолирующий слой 46 и слой общего электрода.
Первый металлический слой нанесен на подложку 41 с образованием линии 421 сканирования и электрода 422 затвора тонкопленочного транзистора. Первый изолирующий слой 43 нанесен на первый металлический слой для изоляции первого металлического слоя и второго металлического слоя друг от друга и для изоляции первого металлического слоя и слоя прозрачного электрода друг от друга. Второй металлический слой нанесен на первый изолирующий слой 43 с образованием линии 441 данных, электрода 442 истока тонкопленочного транзистора и электрода 443 стока тонкопленочного транзистора. Слой прозрачного электрода нанесен на первый изолирующий слой 43 с образованием прозрачного электрода 451 пикселя, при этом прозрачный электрод 451 пикселя соединен с электродом 443 стока тонкопленочного транзистора на втором металлическом слое. Второй изолирующий слой 46 нанесен на второй металлический слой и слой прозрачного электрода для изоляции слоя прозрачного электрода и слоя общего электрода друг от друга и для изоляции второго металлического слоя и слоя общего электрода друг от друга. Слой общего электрода состоит из линии 471 общего электрода, образованной на втором изолирующем слое 46, и прозрачного общего электрода 472, образованного на линии 471 общего электрода и втором изолирующем слое 46, при этом удельное сопротивление линии 471 общего электрода относительно меньше, чем удельное сопротивление прозрачного общего электрода 472. Кроме того, подложка 40 матрицы FFS дополнительно содержит слой полупроводника, который используется для образования канала 481 тонкопленочного транзистора.
Подложка 40 матрицы FFS в варианте осуществления имеет множество областей отображения. Прозрачный общий электрод 472 подложки 40 матрицы FFS имеет множество структур 473 в виде прорезей, образованных на нем. Структуры 473 в виде прорезей на прозрачном общем электроде 472 в пределах различных областей отображения подложки 40 матрицы FFS проходят в различных направлениях. Линия 471 общего электрода нанесена в месте, которое соответствует соединению смежных областей отображения.
На основе третьего варианта осуществления первый металлический слой подложки 40 матрицы FFS
- 6 035295 в четвертом варианте осуществления дополнительно снабжен общей линией 423 для предоставления общего сигнала, при этом линия 471 общего электрода слоя общего электрода соединена с общей линией
423 на первом металлическом слое посредством прохождения через второй изолирующий слой 46, слой прозрачного электрода и сквозное отверстие 461 первого изолирующего слоя 43.
Когда подложка 40 матрицы FFS четвертого варианта осуществления находится в рабочем состоянии, прозрачный электрод 451 пикселя слоя прозрачного электрода принимает сигнал данных от линии 441 данных через электрод 443 стока тонкопленочного транзистора и электрод 442 истока тонкопленочного транзистора. Прозрачный общий электрод 472 слоя общего электрода принимает общий сигнал от общей линии 423 через линию 471 общего электрода и сквозное отверстие 461. Молекулы жидких кристаллов в жидкокристаллическом слое жидкокристаллического устройства отображения наклоняются под воздействием сигнала данных и общего сигнала так, что жидкокристаллическое устройство отображения отображает соответствующее изображение.
В подложке матрицы FFS четвертого варианта осуществления посредством использования общей линии первого металлического слоя для передачи общего сигнала линия общего электрода слоя общего электрода не должна проходить через всю конструкцию жидкокристаллического устройства отображения. Таким образом, образование линии общего электрода может оказывать еще меньшее воздействие на формат изображения жидкокристаллического устройства отображения.
Подложка матрицы FFS по настоящему изобретению имеет множество областей отображения, при этом области отображения могут быть разделены в соответствии с требованиями клиентов или практической ситуацией. На фиг. 5 показано схематическое изображение вида сверху подложки матрицы FFS в соответствии с пятым вариантом осуществления настоящего изобретения, при этом в подложке 50 матрицы FFS данного варианта осуществления каждый пиксель имеет две области отображения с левой стороны и правой стороны соответственно. Следовательно, линия 51 общего электрода предпочтительно нанесена в месте, соответствующем проходящей сверху вниз центральной линии каждого пикселя. Далее на фиг. 6 показано схематическое изображение вида сверху подложки матрицы FFS в соответствии с шестым вариантом осуществления настоящего изобретения, при этом в подложке 60 матрицы FFS данного варианта осуществления каждый пиксель имеет две области отображения с верхней стороны и нижней стороны соответственно. Следовательно, линия 61 общего электрода предпочтительно нанесена в месте, соответствующем проходящей слева направо центральной линии каждого пикселя.
Тем не менее, место нанесения линии общего электрода, несомненно, будет отличаться на основе расположения областей отображения и не должно быть ограничено вышеизложенными вариантами осуществления. Поскольку линия общего электрода нанесена на месте соединения смежных областей отображения, может быть достигнут эффект значительного снижения сопротивления общего электрода и улучшения формата изображения жидкокристаллического устройства отображения.
Настоящее изобретение дополнительно предоставляет жидкокристаллическое устройство отображения. Жидкокристаллическое устройство отображения содержит верхнюю подложку, подложку матрицы FFS, как описано выше, и жидкокристаллический слой, расположенный между верхней подложкой и подложкой матрицы FFS. Конкретная структура и принцип работы подложки матрицы FFS, по существу, идентичны или подобны описаниям предпочтительных вариантов осуществления подложки матрицы FFS, как описано выше, так что их подробное описание будет опущено в настоящем документе.
Подложка матрицы FFS по настоящему изобретению, снабженная слоем общего электрода, имеющим линии общего электрода и прозрачные общие электроды, гарантирует стабильность электрического потенциала на общем электроде и улучшает эффект отображения соответствующего жидкокристаллического устройства отображения, таким образом, решая задачу, связанную с нестабильным электрическим потенциалом, возникающим в общем электроде жидкокристаллического устройства отображения из известного уровня техники.
Настоящее изобретение было описано посредством предпочтительных вариантов его осуществления, и понятно, что в отношении описанного варианта осуществления можно осуществить множество изменений и модификаций без отступления от объема и сущности изобретения, которые, как предполагается, ограничены лишь прилагаемой формулой изобретения.

Claims (12)

1. Подложка матрицы на основе переключения краевых полей (подложка матрицы FFS), содержащая подложку;
первый металлический слой, нанесенный на подложку с образованием линии сканирования и электрода затвора тонкопленочного транзистора;
первый изолирующий слой, нанесенный на первый металлический слой, для изоляции первого металлического слоя и второго металлического слоя друг от друга, при этом второй металлический слой нанесен на первый изолирующий слой с образованием линии данных, электрода истока тонкопленочного транзистора и электрода стока тонкопленочного транзистора;
- 7 035295 второй изолирующий слой, нанесенный на второй металлический слой, для изоляции второго металлического слоя и слоя прозрачного электрода друг от друга, при этом слой прозрачного электрода нанесен на второй изолирующий слой с образованием прозрачного электрода пикселя; и прозрачный электрод пикселя соединен с электродом стока тонкопленочного транзистора через первое сквозное отверстие второго изолирующего слоя; и третий изолирующий слой, нанесенный на слой прозрачного электрода, для изоляции слоя прозрачного электрода и слоя общего электрода друг от друга, при этом слой общего электрода содержит линию общего электрода, образованную на третьем изолирующем слое, и прозрачный общий электрод, образованный на линии общего электрода и третьем изолирующем слое;
при этом удельное сопротивление линии общего электрода меньше, чем удельное сопротивление прозрачного общего электрода;
причем подложка матрицы FFS имеет множество областей отображения и линия общего электрода нанесена в месте, соответствующем соединению смежных областей отображения, причем второй металлический слой дополнительно снабжен общей линией для предоставления общего сигнала, при этом линия общего электрода соединена с общей линией на втором металлическом слое посредством прохождения через третий изолирующий слой, слой прозрачного электрода и второе сквозное отверстие второго изолирующего слоя.
2. Подложка матрицы FFS по п.1, отличающаяся тем, что прозрачный общий электрод имеет множество структур в виде прорезей, образованных на нем.
3. Подложка матрицы FFS по п.1, отличающаяся тем, что структуры в виде прорезей на прозрачном общем электроде в пределах различных областей отображения проходят в различных направлениях.
4. Подложка матрицы FFS, содержащая подложку;
первый металлический слой, нанесенный на подложку с образованием линии сканирования и электрода затвора тонкопленочного транзистора;
первый изолирующий слой, нанесенный на первый металлический слой, для изоляции первого металлического слоя и второго металлического слоя друг от друга и для изоляции первого металлического слоя и слоя прозрачного электрода друг от друга;
второй металлический слой, нанесенный на первый изолирующий слой с образованием линии данных, электрода истока тонкопленочного транзистора и электрода стока тонкопленочного транзистора; при этом слой прозрачного электрода нанесен на первый изолирующий слой с образованием прозрачного электрода пикселя, при этом прозрачный электрод пикселя соединен с электродом стока тонкопленочного транзистора; и второй изолирующий слой, нанесенный на второй металлический слой и слой прозрачного электрода, для изоляции второго металлического слоя и слоя общего электрода друг от друга и для изоляции слоя прозрачного электрода и слоя общего электрода друг от друга; при этом слой общего электрода содержит линию общего электрода, образованную на втором изолирующем слое, и прозрачный общий электрод, образованный на линии общего электрода и втором изолирующем слое; при этом удельное сопротивление линии общего электрода меньше, чем удельное сопротивление прозрачного общего электрода.
5. Подложка матрицы FFS по п.4, отличающаяся тем, что прозрачный общий электрод имеет множество структур в виде прорезей, образованных на нем.
6. Подложка матрицы FFS по п.4, отличающаяся тем, что подложка матрицы FFS имеет множество областей отображения.
7. Подложка матрицы FFS по п.6, отличающаяся тем, что структуры в виде прорезей на прозрачном общем электроде в пределах различных областей отображения проходят в различных направлениях.
8. Подложка матрицы FFS по п.6, отличающаяся тем, что линия общего электрода нанесена в месте, соответствующем соединению смежных областей отображения.
9. Подложка матрицы FFS по п.4, отличающаяся тем, что первый металлический слой дополнительно снабжен общей линией для предоставления общего сигнала, при этом линия общего электрода соединена с общей линией на первом металлическом слое посредством прохождения через второй изолирующий слой, слой прозрачного электрода и сквозное отверстие первого изолирующего слоя.
10. Жидкокристаллическое устройство отображения, содержащее верхнюю подложку, подложку матрицы FFS по п.1 и жидкокристаллический слой, расположенный между верхней подложкой и подложкой матрицы FFS.
11. Жидкокристаллическое устройство отображения по п.10, отличающееся тем, что прозрачный общий электрод имеет множество структур в виде прорезей, образованных на нем.
12. Жидкокристаллическое устройство отображения по п.10, отличающееся тем, что структуры в виде прорезей на прозрачном общем электроде в пределах различных областей отображения проходят в различных направлениях.
EA201791405A 2014-12-19 2014-12-25 Подложка матрицы ffs и жидкокристаллическое устройство отображения, содержащее ее EA035295B1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410798353.0A CN104536213A (zh) 2014-12-19 2014-12-19 Ffs阵列基板及液晶显示面板
PCT/CN2014/094911 WO2016095252A1 (zh) 2014-12-19 2014-12-25 Ffs阵列基板及液晶显示面板

Publications (2)

Publication Number Publication Date
EA201791405A1 EA201791405A1 (ru) 2017-10-31
EA035295B1 true EA035295B1 (ru) 2020-05-26

Family

ID=52851763

Family Applications (1)

Application Number Title Priority Date Filing Date
EA201791405A EA035295B1 (ru) 2014-12-19 2014-12-25 Подложка матрицы ffs и жидкокристаллическое устройство отображения, содержащее ее

Country Status (8)

Country Link
US (1) US9646995B2 (ru)
JP (1) JP6434651B2 (ru)
KR (1) KR102001556B1 (ru)
CN (1) CN104536213A (ru)
DE (1) DE112014007258T5 (ru)
EA (1) EA035295B1 (ru)
GB (1) GB2550072B (ru)
WO (1) WO2016095252A1 (ru)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105223749A (zh) * 2015-10-10 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105467696A (zh) * 2016-01-18 2016-04-06 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN106814513A (zh) * 2017-04-01 2017-06-09 深圳市华星光电技术有限公司 Ips型阵列基板及液晶显示面板
CN110346995B (zh) * 2019-07-26 2021-07-27 苏州华星光电技术有限公司 一种阵列基板
TWI809999B (zh) * 2022-07-29 2023-07-21 友達光電股份有限公司 顯示器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101349838A (zh) * 2007-07-19 2009-01-21 北京京东方光电科技有限公司 半透过式ffs型液晶显示装置及其制造方法
CN101561594A (zh) * 2008-04-15 2009-10-21 北京京东方光电科技有限公司 Ffs模式显示装置的阵列基板及其制造方法
US20120133865A1 (en) * 2010-11-25 2012-05-31 Mitsubishi Electric Corporation Liquid crystal display panel and liquid crystal display device
CN103135815A (zh) * 2011-11-25 2013-06-05 上海天马微电子有限公司 内嵌触摸屏液晶显示装置及其触控驱动方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798761B1 (ko) * 1999-09-07 2008-01-29 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
KR101352113B1 (ko) * 2007-05-17 2014-01-15 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
TWI341033B (en) * 2007-10-31 2011-04-21 Au Optronics Corp Pixel structure and method for manufacturing the same
JP5348521B2 (ja) * 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル
KR101275069B1 (ko) * 2009-03-02 2013-06-14 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20110109047A (ko) * 2010-03-30 2011-10-06 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101814208B1 (ko) * 2010-04-06 2018-01-02 소니 주식회사 액정 표시 장치, 액정 표시 장치의 제조 방법
KR101770319B1 (ko) * 2010-11-25 2017-08-22 엘지디스플레이 주식회사 액정표시장치
KR101981279B1 (ko) * 2011-09-05 2019-05-23 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US20130162938A1 (en) * 2011-12-21 2013-06-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid Crystal Display Device, Low Temperature Poly-Silicon Display Device, and Manufacturing Method Thereof
CN102681276B (zh) * 2012-02-28 2014-07-09 京东方科技集团股份有限公司 阵列基板及其制造方法以及包括该阵列基板的显示装置
TWI464505B (zh) * 2012-03-28 2014-12-11 Au Optronics Corp 液晶顯示面板與畫素結構
CN103048838B (zh) * 2012-12-13 2015-04-15 北京京东方光电科技有限公司 一种阵列基板、液晶显示面板及驱动方法
US9164338B2 (en) * 2012-12-13 2015-10-20 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate, liquid crystal display panel and driving method
JP2014178629A (ja) * 2013-03-15 2014-09-25 Japan Display Inc 液晶表示パネル及び電子機器
US20160178978A1 (en) * 2014-12-22 2016-06-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. FFS Mode Array Substrate and LCD Panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101349838A (zh) * 2007-07-19 2009-01-21 北京京东方光电科技有限公司 半透过式ffs型液晶显示装置及其制造方法
CN101561594A (zh) * 2008-04-15 2009-10-21 北京京东方光电科技有限公司 Ffs模式显示装置的阵列基板及其制造方法
US20120133865A1 (en) * 2010-11-25 2012-05-31 Mitsubishi Electric Corporation Liquid crystal display panel and liquid crystal display device
CN103135815A (zh) * 2011-11-25 2013-06-05 上海天马微电子有限公司 内嵌触摸屏液晶显示装置及其触控驱动方法

Also Published As

Publication number Publication date
DE112014007258T5 (de) 2017-09-07
WO2016095252A1 (zh) 2016-06-23
GB201710932D0 (en) 2017-08-23
JP2017538171A (ja) 2017-12-21
US9646995B2 (en) 2017-05-09
GB2550072B (en) 2021-05-26
GB2550072A (en) 2017-11-08
US20160181286A1 (en) 2016-06-23
CN104536213A (zh) 2015-04-22
EA201791405A1 (ru) 2017-10-31
KR20170086660A (ko) 2017-07-26
JP6434651B2 (ja) 2018-12-05
KR102001556B1 (ko) 2019-07-18

Similar Documents

Publication Publication Date Title
US10586813B2 (en) Array substrate with hollow display region, primary and second data lines and auxiliary data lines, and display panel and display device thereof
US9500924B2 (en) Array substrate and liquid crystal display device
US10048547B2 (en) Display device
US20180157135A1 (en) Pixel structure, array substrate, and liquid crystal display panel
CN107015410B (zh) 一种阵列基板、显示面板和显示装置
US20120138963A1 (en) Pixel structure
US10088724B2 (en) Display panel and displaying device
EA035295B1 (ru) Подложка матрицы ffs и жидкокристаллическое устройство отображения, содержащее ее
US9952476B2 (en) Array substrate and display device
US10163938B2 (en) Array substrate and manufacturing method thereof, and display device
CN107506076B (zh) 一种触控显示基板、制造方法及显示装置
CN109388265A (zh) 一种阵列基板、触控显示面板及显示装置
US20180335657A1 (en) Display panel and display device
CN104793412A (zh) 液晶显示装置
CN105116582A (zh) 液晶显示装置及其制作方法
CN106154653A (zh) 液晶显示装置
CN104914639A (zh) 一种tft基板及显示装置
WO2019233113A1 (zh) 阵列基板及显示装置
US20180307073A1 (en) Pixel structure
US20200201507A1 (en) Touch panel and touch display device
CN106597771B (zh) 阵列基板、液晶显示面板和显示装置
US20150055043A1 (en) Liquid crystal display device
US10228594B2 (en) Array substrate, display panel and display device
US11137652B2 (en) Array substrate and fabrication method thereof, and display device
TWI450375B (zh) 主動元件陣列基板

Legal Events

Date Code Title Description
MM4A Lapse of a eurasian patent due to non-payment of renewal fees within the time limit in the following designated state(s)

Designated state(s): AM AZ BY KZ KG TJ TM