JP2023142909A - Narrow frame display module and data output device - Google Patents

Narrow frame display module and data output device Download PDF

Info

Publication number
JP2023142909A
JP2023142909A JP2022050039A JP2022050039A JP2023142909A JP 2023142909 A JP2023142909 A JP 2023142909A JP 2022050039 A JP2022050039 A JP 2022050039A JP 2022050039 A JP2022050039 A JP 2022050039A JP 2023142909 A JP2023142909 A JP 2023142909A
Authority
JP
Japan
Prior art keywords
source
connection terminals
output terminal
driver
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022050039A
Other languages
Japanese (ja)
Other versions
JP7108350B1 (en
Inventor
雅弘 加藤
Masahiro Kato
英生 長野
Hideo Nagano
要 山野
Kaname Yamano
哲男 友國
Tetsuo Tomokuni
努 牧野
Tsutomu Makino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CEREBREX Inc
Original Assignee
CEREBREX Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CEREBREX Inc filed Critical CEREBREX Inc
Priority to JP2022050039A priority Critical patent/JP7108350B1/en
Application granted granted Critical
Publication of JP7108350B1 publication Critical patent/JP7108350B1/en
Priority to KR1020220101393A priority patent/KR102450037B1/en
Priority to TW111135614A priority patent/TWI794134B/en
Priority to CN202211176873.9A priority patent/CN115410540B/en
Publication of JP2023142909A publication Critical patent/JP2023142909A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

To provide an inexpensive narrow frame display.SOLUTION: A COF module 10 includes a driver chip 20 having plural connection terminals 21, and plural signal lines 31 and 32 one ends of which are connected to the connection terminals 21 of the driver chip 20 and the other ends of which are connected to an output terminal 13 led to a display panel. The driver chip 20 has the connection terminals 21 lined in rows. The plural connection terminals 21 belonging to a certain row include a connection terminal to which a first source line group 31 is connected to be led out in a direction heading for the output terminal 13. The connection terminals 21 belonging to a row closest to the output terminal 13 next to the certain row include a connection terminal to which no signal line is connected or a second source line group 32 is connected to be led out in a direction different from the direction in which the first source line group 31 is led out.SELECTED DRAWING: Figure 10

Description

本発明は、狭額縁ディスプレイモジュール及びそのためのデータ出力装置に関する。具体的に説明すると、本発明は、ディスプレイパネルの狭額縁を実現するためのCOF(Chip On Film)配線技術に関するものである。 The present invention relates to a narrow frame display module and a data output device therefor. Specifically, the present invention relates to COF (Chip On Film) wiring technology for realizing a narrow frame of a display panel.

ノートパソコンやタブレットパソコンなどのモバイル機器市場では、消費電力低減とコスト低減が常に求められている。一方で、パネルの解像度向上やディスプレイの画質向上に伴い、データ処理量及び動作周波数は増加の一途をたどり、消費電力低減とコスト低減は相反する大きな課題になっている。ノートパソコンやタブレットパソコンにおけるディスプレイパネルへの描画データの信号を入力する回路は、描画データ自身の演算や各種演算処理やグラフィクス処理を担当するCPU(Central Processing Unit)やGPU(Graphics Processing Unit)などのプロセッサと、このプロセッサから送られる描画データを入力としディスプレイパネルのタイミングコントロールや画像処理を行うタイミングコントローラ(Timing Controller:TCON)と、タイミングコントローラからの描画データを入力としディスプレイパネルの仕様に合わせて描画データをアナログ出力するソースドライバ(Source Driver:SD)などのドライバチップとによって構成される。 In the mobile device market such as notebook computers and tablet computers, there is a constant need to reduce power consumption and cost. On the other hand, as the resolution of panels and the image quality of displays improve, the amount of data processed and operating frequency continue to increase, and reducing power consumption and cost have become contradictory issues. The circuit that inputs the drawing data signal to the display panel of a notebook computer or tablet computer is a CPU (Central Processing Unit) or GPU (Graphics Processing Unit) that is responsible for calculating the drawing data itself, various calculation processing, and graphics processing. A processor, a timing controller (TCON) that receives drawing data sent from this processor and performs timing control and image processing for the display panel, and a timing controller (TCON) that receives drawing data from the timing controller and performs drawing according to the specifications of the display panel. It is composed of a driver chip such as a source driver (SD) that outputs data in analog form.

ノートパソコンやタブレットパソコンなどのモバイル機器では、タイミングコントローラとソースドライバが分離されている場合が多い。例えば、図1に示すFHD(Full High Definition:1920×1080ピクセル)ディスプレイパネルの場合、タイミングコントローラ1つと4つのソースドライバが必要になる場合が多い。また、4K2Kパネル(4000×2000ピクセルに近い解像度のパネル)の場合、タイミングコントローラ1つと8つのソースドライバが必要になる場合が多い。さらに、図1に示したように、タイミングコントローラとソースドライバを接続するFPC(Flexible Printed Cable)がソースドライバの個数分必要になり、パネルの解像度が高くなるに伴い部品点数が増加しコストアップの要因となっていた。さらに、タイミングコントローラとソースドライバ間にインタフェースを設ける必要があるが、このインタフェースによって電力が消費されてしまう。このような背景から、図1に示した回路構成では、コスト削減及び消費電力削減が困難な状況であった。 In mobile devices such as notebook computers and tablet computers, the timing controller and source driver are often separated. For example, in the case of a FHD (Full High Definition: 1920×1080 pixels) display panel shown in FIG. 1, one timing controller and four source drivers are often required. Furthermore, in the case of a 4K2K panel (a panel with a resolution close to 4000 x 2000 pixels), one timing controller and eight source drivers are often required. Furthermore, as shown in Figure 1, FPCs (Flexible Printed Cables) that connect the timing controller and source drivers are required for each source driver, and as the resolution of the panel increases, the number of parts increases and costs increase. This was a contributing factor. Furthermore, it is necessary to provide an interface between the timing controller and the source driver, which consumes power. Against this background, with the circuit configuration shown in FIG. 1, it has been difficult to reduce costs and power consumption.

そこで、部品点数と消費電力を削減するために、図2及び図3示すようなタイミングコントローラとソースドライバが1チップになった、いわゆるシステムドライバ(TCON+SD)も検討することができる。図2はシステムドライバが2つ設けられた構成を示し、図3はシステムドライバが1つに集積された構成を示している。システムドライバ化することで、部品点数が少なくなりコスト低減が可能になる。さらに、タイミングコントローラとソースドライバ間のインタフェースがなくなるため、消費電力の低減も可能になる。特に、部品点数と消費電力の低減の観点から、図3に示すように、システムドライバは一つのみであることが好ましいといえる。しかし、システムドライバは、従前のソースドライバと同様に、液晶パネルのガラス上に実装される。描画データは、プロセッサ(CPU/GPU)からシステムドライバに直接eDPインタフェースあるいはMIPIインタフェースを介してシステムドライバに入力される。 Therefore, in order to reduce the number of parts and power consumption, it is also possible to consider a so-called system driver (TCON+SD) in which the timing controller and source driver are integrated into one chip as shown in FIGS. 2 and 3. FIG. 2 shows a configuration in which two system drivers are provided, and FIG. 3 shows a configuration in which one system driver is integrated. By making it a system driver, the number of parts is reduced and costs can be reduced. Furthermore, since there is no interface between the timing controller and source driver, it is possible to reduce power consumption. In particular, from the viewpoint of reducing the number of parts and power consumption, it is preferable to have only one system driver, as shown in FIG. 3. However, the system driver is mounted on the glass of the liquid crystal panel, similar to conventional source drivers. Drawing data is directly input from the processor (CPU/GPU) to the system driver via the eDP interface or the MIPI interface.

ここで、液晶パネルは、ソースラインとゲートラインで構成される。FHDパネルの場合、ソースラインは1920×3(RGB)ライン必要となり、ゲートラインは1080ライン必要となる。ソースラインは、描画データをソースドライバからアナログ出力するライン(データライン)であり、所定の間隔を空けて互いに平行に配線されている。ゲートラインは、1ゲートラインずつ時間的にシフトしながらソースラインの描画データを駆動していく制御線であり、ソースラインと直交する方向に所定の間隔を空けて互いに平行に配線されている。ゲートラインとソースラインとの各交差点には、表示画素(ピクセル)が設けられている。また、現在では、ソースドライバやシステムドライバが液晶ガラス上に実装される方式、いわゆるCOG(Chip On the Glass)方式が主流である。 Here, the liquid crystal panel is composed of a source line and a gate line. In the case of an FHD panel, 1920×3 (RGB) lines are required for source lines, and 1080 lines are required for gate lines. The source lines are lines (data lines) for analog output of drawing data from the source driver, and are wired parallel to each other at predetermined intervals. The gate lines are control lines that drive the drawing data of the source lines while temporally shifting one gate line at a time, and are wired parallel to each other at predetermined intervals in a direction perpendicular to the source lines. A display pixel is provided at each intersection between the gate line and the source line. Furthermore, at present, a method in which a source driver and a system driver are mounted on liquid crystal glass, a so-called COG (Chip On the Glass) method, is mainstream.

液晶パネル(ディスプレイパネル)のソースラインのモデルを図4に示す。液晶パネルは、ソースドライバが実装される領域であるファンアウト領域(Fan out Area)と、液晶のピクセルがアレイ状に配列されているアクティブ領域(Active Area)に分かれる。このアクティブ領域からファンアウト領域を含むガラスモジュールのエッジ部分までが、液晶パネルの額縁領域と呼ばれ、この額縁領域はより狭いものの方が商品価値は高いとされる。 Figure 4 shows a model of the source line of a liquid crystal panel (display panel). A liquid crystal panel is divided into a fan out area where a source driver is mounted and an active area where liquid crystal pixels are arranged in an array. The area from this active area to the edge portion of the glass module including the fan-out area is called the frame area of the liquid crystal panel, and the narrower the frame area, the higher the commercial value.

図4に示されるように、4個のソースドライバが設けられている場合、1つのソースドライバが駆動する必要のあるCOG上のソースラインの配線数は少なくて済む。例えばFHDパネルの場合には、ソースラインは1920×3(RGB)=5860本あるが、ソースドライバが4個設けられている場合、1個あたり1440本を駆動することになる。例えば、特許文献1には、ソースドライバが4個設けられた構成が示されている。他方で、図2、図3、及び図5に示されるように、タイミングコントローラ(TCON)とソースドライバ(SD)が統合されている場合や、あるいはソースドライバの集積化が進み部品数が1個又は2個になると、1つのソースドライバが駆動する必要のあるCOG上のソースラインの配線数が多くなり、額縁領域の高さが大きくなってしまうという問題が発生する。 As shown in FIG. 4, when four source drivers are provided, the number of source line wirings on the COG that one source driver needs to drive can be small. For example, in the case of an FHD panel, there are 1920×3 (RGB)=5860 source lines, but if four source drivers are provided, each source driver drives 1440 lines. For example, Patent Document 1 shows a configuration in which four source drivers are provided. On the other hand, as shown in Figures 2, 3, and 5, there are cases where the timing controller (TCON) and source driver (SD) are integrated, or where the number of parts is reduced to one as the integration of the source driver progresses. Alternatively, if the number of source lines is two, the number of source line wirings on the COG that must be driven by one source driver increases, causing a problem that the height of the frame area increases.

ここで、図6を参照して、ディスプレイパネル(液晶パネル)の額縁領域の構成について説明する。額縁領域の中心には、タイミングコントローラとソースドライバが統合されたドライバチップがあり、このドライバチップ上辺からアクティブ領域に向かってソースラインが配線されている。また、ソースラインの配線は、一番左端あるいは右端のラインからパネルの中心のラインに対して、全てのラインが一定の角度θにて配線されていることが一般的である。このドライバチップとソースラインの接続部からアクティブ領域までの間の領域を、本願明細書では「ファンアウト領域」と定義し、図中においては、そのファンアウト領域の高さをHで示している。また、額縁領域には、このファンアウト領域よりもアクティブ領域の遠位に位置する領域が存在し、本願明細書ではこの領域を「ファンイン領域」と定義している。このファンイン領域には、チップ下辺から左右に延びるゲート信号駆動ラインがパネルの左右方向に配線されていて、額縁領域の左右部分にテストパッドが配置されている。また、ファンイン領域には、ソースラインのテストラインやそのテストパッド、さらにはゲート駆動制御信号ラインやそのテストパッドなどが配置されている。このファンイン領域の高さを、図中ではHで示している。上記H+Hの値が、額縁領域全体の高さとなる。そこで、本願出願人は、ディスプレイパネルの額縁領域において、特ソースライン等の信号ラインの配線を工夫することにより、Hで示したファンアウト領域の高さを削減するための技術を提案している(特許文献2)。 Here, with reference to FIG. 6, the configuration of the frame area of the display panel (liquid crystal panel) will be described. At the center of the frame area is a driver chip that integrates a timing controller and a source driver, and a source line is routed from the top of this driver chip toward the active area. Further, the wiring of the source lines is generally arranged at a constant angle θ from the leftmost or rightmost line to the center line of the panel. The area between the connection between the driver chip and the source line and the active area is defined as a "fan-out area" in this specification, and the height of the fan-out area is indicated by H1 in the figure. There is. Further, in the frame area, there is an area located further from the active area than the fan-out area, and this area is defined as a "fan-in area" in this specification. In this fan-in area, gate signal drive lines extending left and right from the bottom side of the chip are wired in the left-right direction of the panel, and test pads are arranged on the left and right portions of the frame area. Further, in the fan-in region, test lines of the source line, test pads thereof, gate drive control signal lines, test pads thereof, and the like are arranged. The height of this fan-in area is indicated by H2 in the figure. The value of H 1 +H 2 above becomes the height of the entire frame area. Therefore, the applicant has proposed a technique for reducing the height of the fan-out area shown in H1 by devising the wiring of signal lines such as special source lines in the frame area of the display panel. (Patent Document 2).

特開2005-031332号公報Japanese Patent Application Publication No. 2005-031332 特開2018-072783号公報Japanese Patent Application Publication No. 2018-072783

前述の通り、図2、図3、及び図5に示されるように、タイミングコントローラ(TCON)とソースドライバ(SD)が統合されている場合や、あるいはソースドライバの集積化が進み部品数が1個又は2個になると、1つのソースドライバが駆動する必要のあるCOG上のソースラインの配線数が多くなり、額縁領域の高さが大きくなるという問題がある。特に、このような場合には、額縁領域のうち、Hで示したファンアウト領域の高さを削減することが難しくなる。 As mentioned above, as shown in FIGS. 2, 3, and 5, there are cases where the timing controller (TCON) and source driver (SD) are integrated, or where the number of components is reduced to one as the source driver becomes more integrated. When the number of source lines increases, the number of source lines on the COG that must be driven by one source driver increases, resulting in a problem that the height of the frame area increases. Particularly in such a case, it becomes difficult to reduce the height of the fan-out area indicated by H1 in the frame area.

ここで、図7を参照して、従来の液晶パネルの配線構造を例に挙げて、額縁領域の高さHを求める方法を説明する。まず、アクティブ領域のソースラインの配線ピッチをPpix、ファンアウト領域のソースラインの配線ピッチをP、ドライバチップ上のソースラインの接続部(出力パッド)のピッチをPbp、ドライバチップの一番端の接続部からディスプレイパネルの一番端のソースラインまでの距離をDとする。ここで、Ppix>Pbpとなるため、ドライバチップとアクティブ領域とを繋ぐソースラインの一部は、一定の角度で傾斜させる必要がある。ファンアウト領域に位置する一番端のソースラインの配線と、アクティブ領域におけるソースラインの延伸方向と直交する直交方向の方向軸との角度θは、θ=sin-1(P/Ppix)で表される。すると、領域額縁におけるファンアウト領域の高さHは、H=D・tanθ=D・tan(sin-1(P/Ppix))となる。 Here, with reference to FIG. 7, a method for determining the height H1 of the frame area will be described using the wiring structure of a conventional liquid crystal panel as an example. First, P pix is the wiring pitch of the source line in the active area, P w is the wiring pitch of the source line in the fan-out area, P bp is the pitch of the connection part (output pad) of the source line on the driver chip, and P pix is the wiring pitch of the source line in the fan-out area. Let D x be the distance from the connection at the end of the display panel to the source line at the end of the display panel. Here, since P pix >P bp , a part of the source line connecting the driver chip and the active region needs to be inclined at a certain angle. The angle θ between the wiring of the endmost source line located in the fan-out area and the direction axis in the orthogonal direction perpendicular to the extending direction of the source line in the active area is θ=sin-1(P w /P pix ) It is expressed as Then, the height H 1 of the fan-out area in the area picture frame becomes H 1 =D x · tan θ = D x · tan (sin-1 (P w /P pix )).

このように、Hの数値は、Dに依存し、このDの値が大きいほどHの数値も大きくなることがわかる。また、θが大きいほど、Hの数値も大きくなることが分かる。さらに、Pが大きいほど、Hの数値も大きくなる。Ppixは、ディスプレイパネルのサイズと解像度で決まる値であるため、ソースラインの配線を行う際には変更することのできない固定値であるといえる。Ppixが一定である場合、Pが大きいほどθが大きくなり、これに伴ってHも大きくなる。このように、θは、PとPpixで決まる値である。 In this way, it can be seen that the value of H 1 depends on D x , and the larger the value of D x , the larger the value of H 1 becomes. It can also be seen that the larger θ is, the larger the value of H1 is. Furthermore, the larger P w is, the larger the value of H 1 is. Since P pix is a value determined by the size and resolution of the display panel, it can be said that it is a fixed value that cannot be changed when wiring the source line. When P pix is constant, the larger P w becomes, the larger θ becomes, and accordingly, H 1 becomes larger. In this way, θ is a value determined by P w and P pix .

従来、1つのパネル上に多数のソースドライバが実装される場合、Dの値を小さくできるため、Hの値も小さくできた。しかし、ソースドライバとTCONを統合して1チップに集積すると、パネル上に実装されるソースドライバが1つになるため、Dの値が大きくなり、Hの値も大きくなるという新たな課題が発生した。 Conventionally, when a large number of source drivers are mounted on one panel, the value of D x can be made small, so the value of H 1 can also be made small. However, when the source driver and TCON are integrated on one chip, only one source driver is mounted on the panel, which creates a new problem in that the value of D x becomes large and the value of H 1 also becomes large. There has occurred.

ここで、額縁サイズを小さくする別の技術としてCOF(Chip On Film)実装が知られている。COGと比較したCOFによる額縁サイズの縮小効果を図8にて説明する。 Here, COF (Chip On Film) mounting is known as another technique for reducing the frame size. The effect of reducing the frame size by COF compared to COG will be explained with reference to FIG.

前述の通り、COG実装の場合、Hの値は、H=D・tanθにて決まる。Dは、パネルの両端からチップサイズの横方向までのサイズで決まるため、パネル上に実装するチップの数が少なくなるとDの値は大きくなりHの値も大きくなる。また、Hの値は、チップの縦サイズとパネルの下部に引き出す配線領域の合計サイズで決まる。例えば、14インチディスプレイのパネルの横サイズは309mmであり、チップサイズが30mmとすると、Dの値は、309mm/2-30mm/2=139.5mmになる。パネル上の配線ピッチPwを4mmとすると、Hは5.2mmになる。角度θは2.1度になる。チップの縦方向のサイズを1mm、パネル下部の配線領域を1mmとすると、Hは2mmになる。よって、HとHを合計したパネルの額縁サイズは、7.2mmになる。 As mentioned above, in the case of COG implementation, the value of H 1 is determined by H 1 =D x ·tan θ. Since D x is determined by the size from both ends of the panel to the width of the chip size, as the number of chips mounted on the panel decreases, the value of D x increases and the value of H 1 also increases. Further, the value of H2 is determined by the vertical size of the chip and the total size of the wiring area drawn out to the bottom of the panel. For example, if the horizontal size of a 14-inch display panel is 309 mm and the chip size is 30 mm, the value of D x is 309 mm/2-30 mm/2=139.5 mm. If the wiring pitch Pw on the panel is 4 mm, H1 will be 5.2 mm. The angle θ becomes 2.1 degrees. If the vertical size of the chip is 1 mm and the wiring area at the bottom of the panel is 1 mm, H 2 will be 2 mm. Therefore, the total panel frame size of H 1 and H 2 is 7.2 mm.

これに対してCOF実装の場合、フィルムの横サイズを大きくできる。一般的に流通しているCOFのフィルムの横サイズは60mm程度であり、Dの値は、309mm/2-60mm/2=124.5mmになる。パネルのインチ数、配線ピッチ、θはCOG実装の場合と同じとすると、Hの値は、H=D・tanθにて決まるため、4.6mmまで短縮できる。また、COF実装の場合、COG実装で必要であったHにおけるチップの縦サイズ分が不要になるため、COFにおけるHは1mmですむ。よって、HとHを合計したパネルの額縁サイズは、5.6mmまで縮小できる。また、COFフィルムは薄膜であり、ディスプレイ裏面に折り曲げることができるため、COFフィルムの縦方向サイズはパネルの額縁サイズに影響を及ぼさない。 On the other hand, in the case of COF mounting, the lateral size of the film can be increased. The horizontal size of a commonly distributed COF film is about 60 mm, and the value of D x is 309 mm/2-60 mm/2=124.5 mm. Assuming that the number of inches of the panel, the wiring pitch, and θ are the same as in the case of COG mounting, the value of H 1 is determined by H 1 =D x · tan θ, so it can be shortened to 4.6 mm. In addition, in the case of COF mounting, the vertical size of the chip in H 2 required in COG mounting is unnecessary, so H 2 in COF can be 1 mm. Therefore, the frame size of the panel, which is the sum of H 1 and H 2 , can be reduced to 5.6 mm. Furthermore, since the COF film is a thin film and can be folded onto the back surface of the display, the vertical size of the COF film does not affect the frame size of the panel.

このようにCOF実装技術を用いると額縁サイズを縮小できる効果が得られる。しかしながら、多数のソースドライバ出力チャンネルを有するチップをCOFに実装する場合、COFフィルムの配線ピッチの制約から、これまで2層配線構造を有するフィルムが必要であった。その結果、製造コストが1層のCOFに比べて格段に高価で普及が進んでいなかった。 In this way, when COF mounting technology is used, it is possible to reduce the size of the frame. However, when mounting a chip having a large number of source driver output channels on a COF, a film having a two-layer wiring structure has been required until now due to restrictions on the wiring pitch of the COF film. As a result, the manufacturing cost is much higher than that of a single layer COF, and its popularity has not progressed.

2層配線構造を有するフィルムを利用した従来のCOF実装を図9にて説明する。COG実装された多チャンネルソースドライバのチャンネル数を2880チャンネルとすると、チップから引き出す部分(拡大図A)のCOF配線ピッチは、少なくとも10umが必要になる。また、一般的に流通しているCOFのフィルムの横サイズを60mmとすると、COFフィルムの端部(拡大図B)の配線ピッチは60mm/2880=20.8μmが最小ピッチになる。現在流通しているCOFは大半が1層配線構造であり、1層配線の最小ピッチは20um程度が限界である。よって、当該COG実装された多チャンネルソースドライバは1層配線構造のCOFには実装ができないことなる。市場には2層配線構造のCOFもあり、図8に示す通り2層配線を使用すれば、10umピッチで設計されたCOG実装された多チャンネルソースドライバをCOF実装することが可能になる。しかし、2層配線構造のCOFは1層配線構造のCOFに比べて格段に高価であるため、ほとんど用いられていなかった。 Conventional COF mounting using a film having a two-layer wiring structure will be explained with reference to FIG. If the number of channels of a COG-mounted multi-channel source driver is 2880 channels, the COF wiring pitch of the portion extracted from the chip (enlarged view A) must be at least 10 um. Further, assuming that the horizontal size of a commonly distributed COF film is 60 mm, the minimum wiring pitch at the end of the COF film (enlarged view B) is 60 mm/2880=20.8 μm. Most of the currently available COFs have a single-layer wiring structure, and the minimum pitch of the single-layer wiring is limited to about 20 um. Therefore, the COG-mounted multi-channel source driver cannot be mounted on a COF with a single-layer wiring structure. There are also COFs with a two-layer wiring structure on the market, and if two-layer wiring is used as shown in FIG. 8, it becomes possible to implement a COF-mounted multi-channel source driver designed with a pitch of 10 um. However, COFs with a two-layer interconnection structure are much more expensive than COFs with a single-layer interconnection structure, so they have rarely been used.

そこで、本発明は、COG実装で使われる多数のソースドライバ出力チャンネルを有するチップを1層配線構造のCOFに実装するための技術を提供することにより、安価な狭額縁ディスプレイを実現することを主な目的とする。 Therefore, the present invention mainly aims to realize an inexpensive narrow frame display by providing a technique for mounting a chip having a large number of source driver output channels used in COG mounting on a COF with a single layer wiring structure. purpose.

本発明の発明者らは、上記問題の解決手段について鋭意検討した結果、複数の接続端子が複数行に並んで配置されたドライバチップを採用すると共に、ある行に属する接続端子とその次の行に属する接続端子とで信号ラインの引き出し方を異ならせることにより、多数のソースドライバ出力チャンネルを有するドライバチップを1層配線構造のCOFに実装することが可能となるという知見を得た。そして、本発明者らは上記知見に基づけば、従来技術の問題を解決できることに想到し、本発明を完成させた。以下、本発明の構成について具体的に説明する。 The inventors of the present invention have intensively studied ways to solve the above problem, and have adopted a driver chip in which a plurality of connection terminals are arranged in a plurality of rows, and a connection terminal that belongs to a certain row and a connection terminal that belongs to the next row. We have found that by drawing out signal lines differently depending on the connection terminals belonging to the source, it is possible to mount a driver chip with a large number of source driver output channels on a COF with a single layer wiring structure. Based on the above knowledge, the present inventors came up with the idea that the problems of the prior art could be solved, and completed the present invention. Hereinafter, the configuration of the present invention will be specifically explained.

本発明の第1の側面は、液晶パネルなどのディスプレイパネルに描画データを出力するためのデータ出力装置(10)に関する。このデータ出力装置(10)は、COF(Chip On Film)実装されたモジュールであることが好ましい。本発明に係るデータ出力装置(10)は、ドライバチップ(20)とこれに接続された複数の信号ライン(31,32,41)とを備える。ドライバチップ(20)は、複数の接続端子(21,22)を有する。ドライバチップ(20)は、ソースドライバであってもよいし、ゲートドライバであってもよいし、ソースドライバとタイミングコントローラが統合されたいわゆるシステムドライバであってもよい。本発明において、ドライバチップ(20)は、フィルム(11)上に一つのみ配置されていることが好ましいが、これに限定されず、フィルム(11)上に複数(例えば2~4個)配置されていてもよい。また、複数の信号ライン(31,32,41)は、それぞれ、その一端がドライバチップ(20)の接続端子(21,22)に接続され、その他端がディスプレイパネルへ信号を出力するための出力端子(13)に接続されている。このように、信号ライン(31,32,41)は、フィルム(11)上において、接続端子(21,22)と出力端子(13)とを繋ぐように配線されている。なお、信号ライン(31,32,41)は、ソースドライバに接続されたソースラインであってもよいし、ゲートドライバに接続されたゲートラインであってもよい。 A first aspect of the present invention relates to a data output device (10) for outputting drawing data to a display panel such as a liquid crystal panel. This data output device (10) is preferably a COF (Chip On Film) mounted module. A data output device (10) according to the present invention includes a driver chip (20) and a plurality of signal lines (31, 32, 41) connected to the driver chip (20). The driver chip (20) has a plurality of connection terminals (21, 22). The driver chip (20) may be a source driver, a gate driver, or a so-called system driver in which a source driver and a timing controller are integrated. In the present invention, it is preferable that only one driver chip (20) is disposed on the film (11), but the invention is not limited to this, and a plurality (for example, 2 to 4) of driver chips (20) are disposed on the film (11). may have been done. Moreover, each of the plurality of signal lines (31, 32, 41) has one end connected to the connection terminal (21, 22) of the driver chip (20), and the other end used as an output for outputting a signal to the display panel. It is connected to the terminal (13). In this way, the signal lines (31, 32, 41) are wired on the film (11) so as to connect the connection terminals (21, 22) and the output terminal (13). Note that the signal lines (31, 32, 41) may be source lines connected to a source driver or gate lines connected to a gate driver.

ここで、ドライバチップ(20)は、接続端子(21,22)が複数行に並んで配置されている。すなわち、本願の図では、ディスプレイパネルへの複数の出力端子(13)が並ぶ方向を「x軸」で示し、これに直交する方向を「y軸」で示している(例えば図10参照)。この場合に、接続端子(21,22)の行は、x軸方向に沿って延び、y軸方向に対して複数段で並ぶものである。この場合に、ある行に属する複数の接続端子(21)には、信号ライン(31)が出力端子(13)に向かう方向に引き出されるように接続されたものが含まれる。なお、ある行に属する複数の接続端子(21)の全てから信号ライン(31)が引き出されている必要はなく、接続端子(21)の一部から出力端子(13)に向かって信号ライン(31)が引き出されていてもよい。これに対して、ある行の次に出力端子(13)に近い行に属する接続端子(21)には、信号ラインが接続されていないか、又は、信号ライン(32)がある行に属する接続端子(21)に接続された信号ライン(31)とは異なる方向に引き出されるように接続されたものが含まれる。なお、この複数の接続端子(21)の全てから信号ライン(32)が引き出されている必要はなく、接続端子(21)の一部から上記した異なる方向に信号ライン(32)が引き出されていてもよい。また、ここにいう信号ラインが接続端子から「引き出される」方向とは、信号ラインのうちの接続端子に最も近い部分が配線された方向を意味しており、信号ライン全体の配線方向をいうのではない。また、ある行に属する接続端子(21)に接続された信号ライン(31)とは「異なる方向」とは、例えば、出力端子(13)から離れる方向や、出力端子(13)の並び方向と平行な方向が含まれる。 Here, in the driver chip (20), connection terminals (21, 22) are arranged in a plurality of rows. That is, in the figures of the present application, the direction in which the plurality of output terminals (13) to the display panel are lined up is indicated by the "x-axis", and the direction perpendicular to this is indicated by the "y-axis" (for example, see FIG. 10). In this case, the rows of connection terminals (21, 22) extend along the x-axis direction and are arranged in multiple stages in the y-axis direction. In this case, the plurality of connection terminals (21) belonging to a certain row include those connected so that the signal line (31) is drawn out in the direction toward the output terminal (13). Note that it is not necessary that the signal lines (31) are drawn out from all of the plurality of connection terminals (21) belonging to a certain row, and the signal lines (31) are drawn out from some of the connection terminals (21) toward the output terminal (13). 31) may be drawn out. On the other hand, the connection terminal (21) belonging to the row next to the output terminal (13) after a certain row has no signal line connected to it, or the signal line (32) belongs to the row with which the signal line (32) is connected. The signal line (31) connected to the terminal (21) includes one connected to be drawn out in a direction different from that of the signal line (31). Note that the signal line (32) does not need to be drawn out from all of the plurality of connection terminals (21), and the signal line (32) may be drawn out in the different directions mentioned above from some of the connection terminals (21). It's okay. Also, the direction in which the signal line is "pulled out" from the connection terminal here refers to the direction in which the part of the signal line closest to the connection terminal is routed, and refers to the direction in which the entire signal line is routed. isn't it. In addition, a "different direction" from the signal line (31) connected to the connection terminal (21) belonging to a certain row means, for example, a direction away from the output terminal (13) or a direction in which the output terminals (13) are lined up. Includes parallel directions.

上記構成のように、ドライバチップ(20)に複数行で設けられた接続端子(21)に対して、ある行の接続端子(21)と、その次の行の接続端子(21)とで、信号ライン(31,32,41)の引き出し方を変えることで、ドライバチップ(20)及び信号ライン(31,32,41)を配置するフィルム上のスペースを有効活用することができる。これにより、ディスプレイモジュールの狭額縁化を安価に実現することができる。 As in the above configuration, for the connection terminals (21) provided in multiple rows on the driver chip (20), the connection terminals (21) in one row and the connection terminals (21) in the next row, By changing the way the signal lines (31, 32, 41) are drawn out, it is possible to effectively utilize the space on the film where the driver chip (20) and the signal lines (31, 32, 41) are arranged. This makes it possible to reduce the frame size of the display module at low cost.

本発明に係るデータ出力装置(10)において、ドライバチップ(20)は、接続端子(21)が4行以上で配置されていることが好ましい。この場合に、前記した「ある行」を第1行目とした場合に、奇数行に属する複数の接続端子(21)には、信号ライン(31)が出力端子(13)に向かう方向に引き出されるように接続されたものが含まれることが好ましい。また、偶数行に属する複数の接続端子(21)には、信号ラインが接続されていないか、又は、信号ライン(32)が奇数行に属する接続端子(21)に接続された信号ライン(31)とは異なる方向に引き出されるように接続されたものが含まれることが好ましい。このように、ドライバチップ(20)上に接続端子(21)を4行以上で配置するとともに、奇数行と偶数行の接続端子(21)とで信号ライン(31,32)の引き出し方を変えることで、フィルム上のスペースをより効率的に利用できるようになる。 In the data output device (10) according to the present invention, it is preferable that the driver chip (20) has connection terminals (21) arranged in four or more rows. In this case, when the above-mentioned "certain row" is set as the first row, the signal line (31) is drawn out in the direction toward the output terminal (13) from the plurality of connection terminals (21) belonging to the odd-numbered rows. It is preferable to include those connected so that the Further, a signal line (32) is not connected to a plurality of connection terminals (21) belonging to an even numbered row, or a signal line (31) is connected to a plurality of connection terminals (21) belonging to an odd numbered row. ) is preferably connected so as to be pulled out in a direction different from that of the In this way, the connection terminals (21) are arranged in four or more rows on the driver chip (20), and the way the signal lines (31, 32) are drawn out is changed depending on the connection terminals (21) in the odd and even rows. This allows for more efficient use of space on the film.

本発明に係るデータ出力装置(10)において、前記ある行の次に出力端子(13)に近い行に属する接続端子(21)に接続された複数の信号ライン(32)には、出力端子(13)から離れる方向に接続端子(21)から引き出され、その後出力端子(13)へと向かう方向に配線されたものが含まれていてもよい。これにより、ドライバチップ(20)の背後側(出力端子とは反対側)のスペースを有効活用できる。 In the data output device (10) according to the present invention, the plurality of signal lines (32) connected to the connection terminal (21) belonging to the row next to the output terminal (13) after the certain row include the output terminal ( 13) may be drawn out from the connection terminal (21) in a direction away from the output terminal (13) and then wired in a direction toward the output terminal (13). Thereby, the space behind the driver chip (20) (on the side opposite to the output terminal) can be effectively utilized.

本発明に係るデータ出力装置(10)において、前記ある行の次に出力端子(13)に近い行に属する接続端子(21)に接続された複数の信号ライン(32)には、出力端子(13)の並び方向(x軸方向)と平行な方向に接続端子(21)から引き出され、その後出力端子(13)へと向かう方向に配線されたものが含まれていてもよい。これにより、ドライバチップ(20)の側方のスペースを有効活用できる。 In the data output device (10) according to the present invention, the plurality of signal lines (32) connected to the connection terminal (21) belonging to the row next to the output terminal (13) after the certain row include the output terminal ( 13) may be drawn out from the connection terminal (21) in a direction parallel to the arrangement direction (x-axis direction) and then wired in a direction toward the output terminal (13). Thereby, the space on the side of the driver chip (20) can be effectively utilized.

本発明に係るデータ出力装置(10)において、ドライバチップ(20)の複数の接続端子(21)からディスプレイパネルへの出力端子(13)へ向かう方向(y軸方向)に平行な仮想線を引いた場合に、各接続端子(21)は、この仮想線が他の接続端子(21)と重ならないように配置されていることが好ましい。つまり、各行において、接続端子(21)は互い違いとなるようにオフセット配置されている。これにより、全ての信号ライン(31,32,41)が干渉しないように、各接続端子(21)から信号ライン(31,32,41)を引き出し易くなる。 In the data output device (10) according to the present invention, virtual lines are drawn parallel to the direction (y-axis direction) from the plurality of connection terminals (21) of the driver chip (20) to the output terminal (13) to the display panel. In this case, each connection terminal (21) is preferably arranged so that the virtual line does not overlap with other connection terminals (21). That is, in each row, the connection terminals (21) are arranged in an offset manner so as to alternate. This makes it easier to pull out the signal lines (31, 32, 41) from each connection terminal (21) so that all the signal lines (31, 32, 41) do not interfere.

本発明の第2の側面は、ディスプレイモジュールに関する。本発明に係るディスプレイモジュールは、前述した第1の側面に係るデータ出力装置(10)と、出力端子(13)を介して信号ライン(31,32,41)が接続されたディスプレイパネルを備える。 A second aspect of the invention relates to a display module. A display module according to the present invention includes the data output device (10) according to the first aspect described above and a display panel to which signal lines (31, 32, 41) are connected via output terminals (13).

本発明によれば、COG実装で使われる多数のソースドライバ出力チャンネルを有するチップを、1層配線構造のCOFに実装する技術を提供することで、安価に狭額縁ディスプレイが実現することができる。また、COG実装用に設計されたチップを、設計変更なしにCOF実装ができるため、半導体メーカの開発費を抑制することができ、パネルメーカやPCメーカではチップの再評価時間やコストを抑制することができる。 According to the present invention, by providing a technique for mounting a chip having a large number of source driver output channels used in COG mounting on a COF with a single-layer wiring structure, a narrow frame display can be realized at low cost. In addition, since chips designed for COG mounting can be mounted on COF without changing the design, development costs for semiconductor manufacturers can be reduced, and panel manufacturers and PC manufacturers can reduce chip re-evaluation time and costs. be able to.

また、従来、ドライバの個数が削減された場合にはディスプレイパネルの狭額縁化が困難であったが、本発明によればディスプレイパネルの狭額縁化を安価に実現することができる。例えば、14インチのFHDパネルにおいて、従来技術では額縁サイズが7.2mmであったものが5.6mmまで削減可能になり、額縁サイズを20~30%程度削減できる。
Further, conventionally, when the number of drivers is reduced, it has been difficult to make the frame of a display panel narrower, but according to the present invention, it is possible to reduce the frame of a display panel at a low cost. For example, in a 14-inch FHD panel, the frame size was 7.2 mm in the conventional technology, but it can now be reduced to 5.6 mm, and the frame size can be reduced by about 20 to 30%.

[従来技術]図1は、タイミングコントローラとソースドライバが分離されたディスプレイモジュールの全体構成を示したブロック図である。[Prior Art] FIG. 1 is a block diagram showing the overall configuration of a display module in which a timing controller and a source driver are separated. [従来技術]図2は、タイミングコントローラとソースドライバが一体化されたディスプレイモジュールの全体構成を示したブロック図である。[Prior Art] FIG. 2 is a block diagram showing the overall configuration of a display module in which a timing controller and a source driver are integrated. [従来技術]図3は、タイミングコントローラとソースドライバが一体化されたディスプレイモジュールの全体構成を示したブロック図である。[Prior Art] FIG. 3 is a block diagram showing the overall configuration of a display module in which a timing controller and a source driver are integrated. [従来技術]図4は、タイミングコントローラとソースドライバが分離されたディスプレイモジュールにおいて、ディスプレイパネルのアクティブ領域と額縁領域を示す図である。[Prior Art] FIG. 4 is a diagram showing an active area and a frame area of a display panel in a display module in which a timing controller and a source driver are separated. [従来技術]図5は、タイミングコントローラとソースドライバが一体化されたディスプレイモジュールにおいて、ディスプレイパネルのアクティブ領域と額縁領域を示す図である。[Prior Art] FIG. 5 is a diagram showing an active area and a frame area of a display panel in a display module in which a timing controller and a source driver are integrated. [従来技術]図6は、ディスプレイパネルのソースラインの従来の配線方式を示す図である。[Prior Art] FIG. 6 is a diagram showing a conventional wiring system for source lines of a display panel. [従来技術]図7は、図6に示したディスプレイパネルの中央から左側半分を拡大した図であり、従来の配線方式において額縁領域のサイズがどのように求められるか説明するための図である。[Prior Art] FIG. 7 is an enlarged view of the left half of the display panel shown in FIG. 6 from the center, and is a diagram for explaining how the size of the frame area is determined in the conventional wiring method. . [従来技術]図8は、多チャンネルソースドライバ出力を有するドライバチップのCOF実装の構成を示すための図である。[Prior Art] FIG. 8 is a diagram showing a COF mounting configuration of a driver chip having multi-channel source driver outputs. [従来技術]図9は、2層配線構造を有するフィルムを利用したCOF実装の構成を示すための図である。[Prior Art] FIG. 9 is a diagram showing a configuration of COF mounting using a film having a two-layer wiring structure. [本発明]図10は、本発明の第1の実施形態を示した図である。[The present invention] FIG. 10 is a diagram showing a first embodiment of the present invention. [本発明]図11は、本発明の第2の実施形態を示した図である。[The present invention] FIG. 11 is a diagram showing a second embodiment of the present invention. [本発明]図12は、本発明の第3の実施形態を示した図である。[The present invention] FIG. 12 is a diagram showing a third embodiment of the present invention.

以下、図面を用いて本発明を実施するための形態について説明する。本発明は、以下に説明する形態に限定されるものではなく、以下の形態から当業者が自明な範囲で適宜変更したものも含む。本発明は、以下に説明する各実施形態を適宜組み合わせることもできるし、各実施形態を単独で利用することもできる。 EMBODIMENT OF THE INVENTION Hereinafter, the form for implementing this invention is demonstrated using drawings. The present invention is not limited to the embodiments described below, but also includes modifications from the following embodiments as appropriate within the range obvious to those skilled in the art. In the present invention, the embodiments described below can be combined as appropriate, or each embodiment can be used alone.

[第1の実施形態]
図10は、本発明の第1の実施形態を示している。本実施形態は、狭額縁液晶パネルをCOF技術にて実現するためのCOFモジュール10に関する。COFモジュール10は、例えばノートパソコンやタブレットパソコンに適用することができ、液晶パネルの狭額縁化に貢献するものである。
[First embodiment]
FIG. 10 shows a first embodiment of the invention. This embodiment relates to a COF module 10 for realizing a narrow frame liquid crystal panel using COF technology. The COF module 10 can be applied to, for example, a notebook computer or a tablet computer, and contributes to narrowing the frame of a liquid crystal panel.

図10に示されるように、COFモジュール10は、基本的に、フィルム11と、ドライバチップ20、複数の信号ライン31,32,41,51を含んで構成されている。信号ラインには、ソースライン31,32と、ゲート信号駆動ライン41と、映像信号や電力の入力ライン51が含まれる。このCOFモジュール10において、ドライバチップ20と複数の信号ライン31,32,41,51は、配線回路基板として機能するフィルム11の上に実装される。フィルム11は特に制限されず、公知のものを適宜採用できる。 As shown in FIG. 10, the COF module 10 basically includes a film 11, a driver chip 20, and a plurality of signal lines 31, 32, 41, and 51. The signal lines include source lines 31 and 32, a gate signal drive line 41, and an input line 51 for video signals and power. In this COF module 10, a driver chip 20 and a plurality of signal lines 31, 32, 41, and 51 are mounted on a film 11 that functions as a printed circuit board. The film 11 is not particularly limited, and any known film can be used as appropriate.

ドライバチップ20は、タイミングコントローラ(TCON)とソースドライバ(SD)とが統合されたものであり、ディスプレイパネルのソースラインに対して描画データを出力する機能と、その描画データを出力するタイミングを制御する機能を担う。図8に示した例では、ドライバチップ20がタイミングコントローラとソースドライバの両方の機能を担うものであるため、このドライバチップ20にソースライン31,32に加えてゲート信号駆動ライン41が接続されている。ただし、ドライバチップ20を、単にソースドライバの機能のみを持つものとし、タイミングコントローラを別に存在させてもよい。ドライバチップ20がソースドライバとしてのみ機能する場合には、ゲート信号駆動ライン41は別途設けられたタイミングコントローラに接続すればよい。 The driver chip 20 is an integrated timing controller (TCON) and source driver (SD), and has the function of outputting drawing data to the source line of the display panel and controlling the timing of outputting the drawing data. Responsible for the function of In the example shown in FIG. 8, since the driver chip 20 has the functions of both a timing controller and a source driver, a gate signal drive line 41 is connected to this driver chip 20 in addition to source lines 31 and 32. There is. However, the driver chip 20 may have only the function of a source driver, and a timing controller may be provided separately. When the driver chip 20 functions only as a source driver, the gate signal drive line 41 may be connected to a separately provided timing controller.

タイミングコントローラ(ドライバチップ20の機能の一部)は、CPUやGPUなどのプロセッサから送られる描画データを入力としディスプレイパネルのタイミングコントロールや画像処理を行う。ソースドライバ(ドライバチップ20の機能の一部)は、ディスプレイパネルのソースラインを駆動するための回路である。ソースドライバは、タイミングコントローラからの描画データを入力としディスプレイパネルの仕様に合わせて描画データをアナログ出力する。ソースドライバは、複数のソースラインに接続されており、各ソースラインに駆動電圧(階調表示電圧)を印加する。ディスプレイモジュールには、一つのディスプレイパネルに対して複数のソースドライバを備え付けることもできるが、部品点数削減及び消費電力削減の観点から、一つのディスプレイパネルに対してソースドライバを一つのみ備え付けることが好適である。また、図示は省略するが、ディスプレイモジュールは、ソースドライバの他に、ディスプレイパネルのゲートラインを駆動するゲートドライバを備えていてもよい。ゲートドライバは、TFT(Thin Film Transistor)をオンするための走査信号を各ゲートラインに順次印加する。ゲートドライバによってゲートラインに操作信号が印加されてTFTがオン状態のときに、ソースドライバからソースラインに駆動電圧が印加されると、それらの交点に位置する表示素子に電荷が蓄積される。これにより、表示素子の光透過率がソースラインに印加された駆動電圧に応じて変化して、表示素子を介した画像表示が行われる。 The timing controller (a part of the function of the driver chip 20) receives drawing data sent from a processor such as a CPU or GPU and performs timing control of the display panel and image processing. The source driver (part of the function of the driver chip 20) is a circuit for driving the source line of the display panel. The source driver receives the drawing data from the timing controller and outputs the drawing data in analog form according to the specifications of the display panel. The source driver is connected to a plurality of source lines and applies a driving voltage (gradation display voltage) to each source line. A display module can be equipped with multiple source drivers for one display panel, but from the viewpoint of reducing the number of parts and power consumption, it is preferable to equip only one source driver for one display panel. suitable. Further, although not shown, the display module may include a gate driver that drives the gate line of the display panel in addition to the source driver. The gate driver sequentially applies a scanning signal for turning on a TFT (Thin Film Transistor) to each gate line. When an operation signal is applied to the gate line by the gate driver and the TFT is in an on state, when a drive voltage is applied from the source driver to the source line, charge is accumulated in the display element located at the intersection of these. Thereby, the light transmittance of the display element changes according to the drive voltage applied to the source line, and an image is displayed through the display element.

なお、ディスプレイパネルは、一般的に、ソースライン、ゲートライン、及び表示画素によって構成される。ソースラインは、ガラスなどで構成されたパネル基板上に、所定の間隔を空けて互いに平行に複数本設けられている。ゲートラインは、同じパネル基板上に、ソースラインと直交する方向に沿って、所定の間隔を空けて互いに平行に複数本設けられている。表示画素は、ソースラインとゲートラインとの各交差点に設けられている。各表示画素には、スイッチング素子としてのTFTが接続されている。例えば、FHDの液晶パネルの場合、ソースラインは1920×3(RGB)ライン必要となり、ゲートラインは1080ライン必要となる。 Note that a display panel generally includes a source line, a gate line, and a display pixel. A plurality of source lines are provided in parallel to each other at predetermined intervals on a panel substrate made of glass or the like. A plurality of gate lines are provided on the same panel substrate in parallel to each other at predetermined intervals along a direction perpendicular to the source line. A display pixel is provided at each intersection of the source line and the gate line. A TFT as a switching element is connected to each display pixel. For example, in the case of an FHD liquid crystal panel, 1920×3 (RGB) source lines are required, and 1080 gate lines are required.

図10に示したように、フィルム11上には、複数の入力端子12と複数の出力端子13が設けられている。フィルム11が矩形状であると想定した場合、複数の入力端子12は、フィルム11の下辺にx軸方向に沿って並べて設けられ、複数の出力端子13は、フィルム11の上辺にx軸方向に沿って並べて設けられる。なお、ここにいうフィルム11の上辺とは、ディスプレイパネル側の辺であり、フィルム11の下辺とはディスプレイパネルとは反対側の辺である。入力端子12には、プロセッサから映像信号を受信するための入力ライン51や、電源から電力を受け取るための入力ライン51が接続される。出力端子13出力端子13は、ドライバチップ20で処理された映像信号をディスプレイパネルへ出力するためのものであり、出力端子13にはディスプレイパネルのゲートラインやソースラインが接続される。 As shown in FIG. 10, a plurality of input terminals 12 and a plurality of output terminals 13 are provided on the film 11. Assuming that the film 11 is rectangular, the plurality of input terminals 12 are arranged along the x-axis direction on the lower side of the film 11, and the plurality of output terminals 13 are arranged along the x-axis direction on the upper side of the film 11. They are arranged side by side. Note that the upper side of the film 11 referred to herein is the side on the display panel side, and the lower side of the film 11 is the side on the opposite side from the display panel. An input line 51 for receiving a video signal from a processor and an input line 51 for receiving power from a power source are connected to the input terminal 12. Output terminal 13 The output terminal 13 is for outputting the video signal processed by the driver chip 20 to the display panel, and the gate line and source line of the display panel are connected to the output terminal 13.

また、ドライバチップ20には、フィルム11上の入力端子12及び出力端子13と電気的に接続するための複数の接続端子21,22,23を備える。複数の接続端子には、複数のソース接続端子21、複数のゲート接続端子22、及び複数の入力接続端子23が含まれる。各ソース接続端子21は、ソースライン31,32によって、出力端子13に電気的に接続されている。すなわち、ソースライン31,32の一端はソース接続端子21に接続され、ソースライン31,32の他端が出力端子13に接続されることになる。また、各ゲート接続端子22は、ゲート信号駆動ライン41によって、出力端子13に電気的に接続されている。すなわち、ゲート信号駆動ライン41の一端はゲート接続端子22に接続され、ゲート信号駆動ライン41の他端が出力端子13に接続されることになる。また、各入力接続端子23は、入力用の信号ラインによって、出力端子13に接続されている。ドライバチップ20が矩形状であると想定した場合、ゲート接続端子22と入力接続端子23は、フィルム11の下辺にx軸方向に沿って並べて設けられる。一方で、ソース接続端子21は、ドライバチップ20上の平面領域に、複数行に並べて配置されている。 The driver chip 20 also includes a plurality of connection terminals 21 , 22 , 23 for electrically connecting to the input terminal 12 and output terminal 13 on the film 11 . The plurality of connection terminals include a plurality of source connection terminals 21 , a plurality of gate connection terminals 22 , and a plurality of input connection terminals 23 . Each source connection terminal 21 is electrically connected to the output terminal 13 by source lines 31 and 32. That is, one end of the source lines 31 and 32 is connected to the source connection terminal 21, and the other end of the source lines 31 and 32 is connected to the output terminal 13. Further, each gate connection terminal 22 is electrically connected to the output terminal 13 by a gate signal drive line 41. That is, one end of the gate signal drive line 41 is connected to the gate connection terminal 22, and the other end of the gate signal drive line 41 is connected to the output terminal 13. Further, each input connection terminal 23 is connected to the output terminal 13 by an input signal line. Assuming that the driver chip 20 has a rectangular shape, the gate connection terminal 22 and the input connection terminal 23 are provided side by side along the x-axis direction on the lower side of the film 11. On the other hand, the source connection terminals 21 are arranged in a plurality of rows in a plane area on the driver chip 20.

ソース接続端子21の配置について具体的に説明する。図10に示されるように、ソース接続端子21は、複数行に並べて配置される。図10に示した例では、ソース接続端子21は4行に並べられている。図10ではソース接続端子21の行の概念をわかり易くするために、ソース接続端子21の第1行目を白色、第2行目を黒色、第3行目を白色、第4行目を黒色とし、奇数行を白色、偶数行を黒色で示している。なお、ソース接続端子21の第1行目は、出力端子13に最も近い位置に形成された行であり、第2行目、第3行目、第4行目はこの順で出力端子13との距離が離れていく。ソース接続端子21の行は、図10のx軸方向に沿って延びており、この各行がy軸方向に段をなしているといえる。 The arrangement of the source connection terminals 21 will be specifically explained. As shown in FIG. 10, the source connection terminals 21 are arranged in multiple rows. In the example shown in FIG. 10, the source connection terminals 21 are arranged in four rows. In FIG. 10, in order to make the concept of the rows of the source connection terminals 21 easier to understand, the first row of the source connection terminals 21 is shown in white, the second row in black, the third row in white, and the fourth row in black. , odd-numbered rows are shown in white, and even-numbered rows are shown in black. Note that the first row of the source connection terminals 21 is the row formed closest to the output terminal 13, and the second, third, and fourth rows are connected to the output terminal 13 in this order. The distance between them increases. The rows of source connection terminals 21 extend along the x-axis direction in FIG. 10, and each row can be said to form a step in the y-axis direction.

また、各行に属するソース接続端子21は、それぞれ互い違いとなるようにオフセット配置されている。すなわち、各ソース接続端子21の中心を通るようにy軸に平行な仮想線を引いたとき、各仮想線が他のソース接続端子21と重ならないようにすることが好ましい。言い換えると、ある行に属するソース接続端子21間のx軸方向における間隔(ピッチ)は、ソース接続端子21の横幅のN倍以上(Nはソース接続端子21の行数)とすることが好ましい。これにより、各ソース接続端子21からソースライン31,32を引き出しやすくなる。 Further, the source connection terminals 21 belonging to each row are arranged in an offset manner so as to be staggered. That is, when an imaginary line is drawn parallel to the y-axis so as to pass through the center of each source connection terminal 21, it is preferable that each imaginary line not overlap with other source connection terminals 21. In other words, the interval (pitch) in the x-axis direction between the source connection terminals 21 belonging to a certain row is preferably N times or more the width of the source connection terminals 21 (N is the number of rows of the source connection terminals 21). This makes it easier to draw out the source lines 31 and 32 from each source connection terminal 21.

ここで、本実施形態では、第1行目と第3行目に属する複数のソース接続端子21に接続されたものを第1のソースライン群31という。この第1のソースライン群31は、ソース接続端子21から出力端子13に向かって引き出されて、そのまま出力端子13に接続されている。特に、第1行目に属するソース接続端子21から引き出された第1のソースライン群31は、すべて、一直線状に出力端子13に向かって延びている。なお、第3行目に属するソース接続端子21から引き出された第1のソースライン群31には、第2行目のソース接続端子21を避けるために迂回するように配線されているものも含まれているが、一直線状に出力端子13に向かって延びているものも含まれている。 Here, in this embodiment, those connected to the plurality of source connection terminals 21 belonging to the first and third rows are referred to as a first source line group 31. This first source line group 31 is drawn out from the source connection terminal 21 toward the output terminal 13 and is connected to the output terminal 13 as it is. In particular, the first source line group 31 drawn out from the source connection terminals 21 belonging to the first row all extend toward the output terminal 13 in a straight line. Note that the first source line group 31 drawn out from the source connection terminal 21 belonging to the third row includes lines that are routed in a detour to avoid the source connection terminal 21 in the second row. However, it also includes those extending in a straight line toward the output terminal 13.

一方で、本実施形態では、第2行目と第4行目に属する複数のソース接続端子21に接続されたものを第2のソースライン群32という。第2のソースライン群32は、第2行目と第4行目に属するソース接続端子21から一旦出力端子13から離れる方向に向かって引き出されている。第2のソースライン群32は、このように出力端子13から離れる方向に向かってソース接続端子21から引き出されてy軸と平行に進んだ後、左右(x軸方向)の外側に向かって進み、さらにその後出力端子13に向かってy軸方向と平行に進むように配線されることとなる。このとき、第2のソースライン群32は、少なくとも第1行目の複数のソース接続端子21よりも左右外側まで進んだ後に、他のソースライン31,32と干渉しないように、出力端子13に向かって一直線状に進むように配線されている。なお、第2行目に属するソース接続端子21から引き出された第2のソースライン群32には、第3行目のソース接続端子21を避けるために迂回するように配線されているものも含まれている。このように、本実施形態では、奇数行に属するソース接続端子21(白色)と偶数行に属するソース接続端子21(黒色)とでソースライン31,32の引き出し方向を異ならせている。 On the other hand, in this embodiment, those connected to the plurality of source connection terminals 21 belonging to the second and fourth rows are referred to as a second source line group 32. The second source line group 32 is once drawn out from the source connection terminals 21 belonging to the second and fourth rows in a direction away from the output terminal 13. The second source line group 32 is thus pulled out from the source connection terminal 21 in the direction away from the output terminal 13, runs parallel to the y-axis, and then runs outward in the left and right (x-axis direction). , and then further wired so as to proceed parallel to the y-axis direction toward the output terminal 13. At this time, the second source line group 32 is connected to the output terminal 13 so as not to interfere with the other source lines 31 and 32 after proceeding to the left and right outer sides than the plurality of source connection terminals 21 in the first row. The wires are wired so that they move in a straight line. Note that the second source line group 32 drawn out from the source connection terminals 21 belonging to the second row includes lines that are routed in a detour to avoid the source connection terminals 21 in the third row. It is. In this manner, in this embodiment, the direction in which the source lines 31 and 32 are drawn out is made different between the source connection terminals 21 (white) belonging to odd-numbered rows and the source connection terminals 21 (black) belonging to even-numbered rows.

また、図10に示したように、第1行目及び第3行目のソース接続端子21については、その全てから第1のソースライン群31が引き出されている。一方で、第2行目及び第4行目のソース接続端子21については、その全てから第2のソースライン群32が引き出されているわけではなく、ドライバチップ20の左右外側寄りに位置する幾つかのソース接続端子21に限り第2のソースライン群32が引き出されている。図示した例では、第2行目及び第4行目のソース接続端子21のうち、各行につき、左右それぞれ4つ(各行合計8つ)のソース接続端子21に限り第2のソースライン群32が引き出されている。このように、必ずしも、すべてのソース接続端子21に対してソースライン31,32を接続する必要はない。なお、第2行目及び第4行目について、第2のソースライン群32を接続するソース接続端子21の数は、上記した左右4つずつに限られず、例えば左右2つずつであってもよいし、左右5つ以上であってもよい。その数は適宜調整可能である。 Further, as shown in FIG. 10, the first source line group 31 is drawn out from all of the source connection terminals 21 in the first and third rows. On the other hand, the second source line group 32 is not drawn out from all of the source connection terminals 21 in the second and fourth rows, but some of them are located on the left and right sides of the driver chip 20. A second source line group 32 is drawn out only from the source connection terminal 21. In the illustrated example, among the source connection terminals 21 in the second and fourth rows, only four source connection terminals 21 on the left and right sides (total of 8 for each row) in each row are connected to the second source line group 32. It's being pulled out. In this way, it is not necessarily necessary to connect the source lines 31 and 32 to all the source connection terminals 21. Note that for the second and fourth rows, the number of source connection terminals 21 that connect the second source line group 32 is not limited to the four on each side as described above, but may be two on each side, for example. Alternatively, there may be five or more on the left and right. The number can be adjusted as appropriate.

図10に示したように、フィルム11上において、出力端子13に向かう方向に引き出す第1のソースライン群31と、出力端子13から離れる方向に引き出す第2のソースライン群32を設けることで、ドライバチップ20のソース接続端子21のピッチが例えば10umであっても、フィルム11上で配線する配線ピッチは2倍の20umにすることができる。第2のソースライン群32は、一旦下部方向に引き出した後、横方向に進み、その後上部方向に進むように配線することで、ディスプレイパネルパネルのソースラインに接続することができる。次に第1のソースライン群31は、フィルム11上で、上部方向に引き出す配線のみが存在する。ドライバチップ20のソース接続端子21のピッチが例えば10umの場合、フィルム11上で配線する配線ピッチは2倍の20umになるように、例えば1段飛ばしにて上部方向に引き出す。なお、ドライバチップ20の下部方向には、ドライバチップ20に入力される映像入力ライン、電源入力ライン等51の配線が存在するため、第1及び第2のソースライン群31,32を引き出すことはできない。 As shown in FIG. 10, by providing on the film 11 a first source line group 31 drawn out in the direction toward the output terminal 13 and a second source line group 32 drawn out in the direction away from the output terminal 13, Even if the pitch of the source connection terminals 21 of the driver chip 20 is, for example, 10 um, the wiring pitch on the film 11 can be doubled to 20 um. The second source line group 32 can be connected to the source lines of the display panel by being wired so that it is once drawn out downward, then laterally, and then upward. Next, in the first source line group 31, there are only wirings drawn upward on the film 11. When the pitch of the source connection terminals 21 of the driver chip 20 is, for example, 10 um, the wiring pitch on the film 11 is doubled to 20 um, so that the lines are drawn upward in skips, for example, one step at a time. Note that since there are wiring lines 51 such as video input lines and power input lines input to the driver chip 20 in the lower part of the driver chip 20, it is not possible to draw out the first and second source line groups 31 and 32. Can not.

例えば、COG実装された多チャンネルのドライバチップ20全体の出力端子13のチャンネル数を2880チャンネルとすると、第2のソースライン群32は左右それぞれ例えば800チャンネルとし、第1のソースライン群31は中央部の例えば640チャンネルとして、合計2240チャンネルのソースラインを引き出すことができる。例えばFHDパネルにおいて、マルチプレクサ構成を有するLTPSパネルやOXIDEパネルは1920チャンネルのソースラインをドライバチップ20から引き出すことが必要であるが、本実施形態で2240チャンネル引き出せれば対応が可能になる。これにより、COG実装で使われる多数のソースドライバ出力チャンネルを有するチップを、1層配線構造のCOFに実装することが可能となり、安価に狭額縁ディスプレイが実現できる。 For example, if the number of channels of the output terminals 13 of the entire COG-mounted multi-channel driver chip 20 is 2880 channels, the second source line group 32 has 800 channels on each side, and the first source line group 31 has 800 channels on each side. For example, if there are 640 channels in a section, a total of 2240 channels of source lines can be drawn out. For example, in an FHD panel, an LTPS panel or an OXIDE panel having a multiplexer configuration requires 1920 channels of source lines to be drawn out from the driver chip 20, but this embodiment can handle this if 2240 channels can be drawn out. As a result, it becomes possible to mount a chip having a large number of source driver output channels used in COG mounting on a COF with a single layer wiring structure, and a narrow frame display can be realized at low cost.

なお、図10に示されるように、ドライバチップ20の下辺側には複数のゲート接続端子22が設けられている。このゲート接続端子22には、それぞれゲート信号駆動ライン41が接続されている。ゲート信号駆動ライン41は、一旦出力端子13から離れる方向に向かってゲート接続端子22から引き出されている。また、ゲート信号駆動ライン41は、このように出力端子13から離れる方向に向かってゲート接続端子22から引き出された後、左右外側に向かって進み、さらにその後出力端子13に向かって進むように配線されることとなる。ゲート信号駆動ライン41は、最終的には、複数の出力端子13のうち、複数のソースライン31,32が接続された出力端子13よりもさらに左右の外側に位置する出力端子13(Gate Output)に対して接続される。 Note that, as shown in FIG. 10, a plurality of gate connection terminals 22 are provided on the lower side of the driver chip 20. A gate signal drive line 41 is connected to each of the gate connection terminals 22 . The gate signal drive line 41 is once drawn out from the gate connection terminal 22 in a direction away from the output terminal 13 . In addition, the gate signal drive line 41 is wired in such a way that it is pulled out from the gate connection terminal 22 in a direction away from the output terminal 13, then proceeds toward the left and right outside, and then further toward the output terminal 13. It will be done. The gate signal drive line 41 is finally an output terminal 13 (Gate Output) located further left and right outside of the output terminal 13 to which the plurality of source lines 31 and 32 are connected, among the plurality of output terminals 13. connected to.

[第2の実施形態]
続いて、図11を参照して、本発明の第2の実施形態に係るCOFモジュール10ついて説明する。第2の実施形態については、前述した第1の実施形態と異なる点を中心に説明を行う。第2の実施形態のいては、第1の実施形態と同じ要素について同じ符号を付することでその説明を割愛する。
[Second embodiment]
Next, with reference to FIG. 11, a COF module 10 according to a second embodiment of the present invention will be described. The second embodiment will be described with a focus on differences from the first embodiment described above. In the second embodiment, the same elements as those in the first embodiment are designated by the same reference numerals, and a description thereof will be omitted.

第2の実施形態に係るCOFモジュール10では、第1の実施形態で説明した第2のソースライン群32は用いられていない。このため、第2の実施形態では、ディスプレイパネルのソースラインへの映像信号の出力を、第1のソースライン群31のみで実現する。すなわち、図11に示されるように、第1行目と第3行目に属するソース接続端子21からは全て第1のソースライン群31が引き出されているが、第2行目と第4行目に属するソース接続端子21には何も信号ラインが接続されていない。その他の構成要素については、第2の実施形態は第1の実施形態と同じである。 In the COF module 10 according to the second embodiment, the second source line group 32 described in the first embodiment is not used. Therefore, in the second embodiment, the output of the video signal to the source lines of the display panel is realized using only the first source line group 31. That is, as shown in FIG. 11, the first source line group 31 is all drawn out from the source connection terminals 21 belonging to the first and third rows, but No signal line is connected to the source connection terminal 21 belonging to the eye. Regarding other components, the second embodiment is the same as the first embodiment.

例えば、COG実装された多チャンネルソースドライバのチャンネル数を2880チャンネルとすると、第1のソースライン群31は全2880チャンネルの半分のチャンネルが上部方向に引き出されるため、合計1440チャンネルのソースラインを引き出すことができる。例えばFHDパネルにおいて、COFモジュール10を2つ搭載した場合、デュアルゲート構成を有するディスプレイパネルは、ドライバチップ20からソースラインを2800チャンネル引き出すことが必要になる。この場合、本実施形態に係るCOFモジュール10を2つディスプレイパネルに接続することで、狭額縁ディスプレイを実現できる。 For example, if the number of channels of a COG-mounted multi-channel source driver is 2880 channels, half of the total 2880 channels of the first source line group 31 are pulled upward, so a total of 1440 source lines are pulled out. be able to. For example, when two COF modules 10 are mounted on an FHD panel, the display panel having a dual gate configuration needs to extract 2800 channels of source lines from the driver chip 20. In this case, a narrow frame display can be realized by connecting two COF modules 10 according to this embodiment to a display panel.

[第3の実施形態]
続いて、図12を参照して、本発明の第3の実施形態に係るCOFモジュール10ついて説明する。第3の実施形態についても、前述した第1の実施形態と異なる点を中心に説明を行う。
[Third embodiment]
Next, with reference to FIG. 12, a COF module 10 according to a third embodiment of the present invention will be described. The third embodiment will also be described with a focus on the points that are different from the first embodiment described above.

第3の実施形態においては、第2行目と第4行目に属するソース接続端子21のうち、最も左右の外側に位置するソース接続端子21のみから第2のソースライン群32が引き出されている。第2のソースライン群32は、各ソース接続端子21から真横(x軸方向)に向かって引き出された後、出力端子13に向かって直線状に配線されている。このように、第3の実施形態において、第2のソースライン群32は、フィルム11上を横方向と上部方向に向かって配線された部分のみを有し、下部方向に向かって配線された部分は有していない。この場合、COFモジュール10上下方向(y軸方向)の面積を削減することができ、COFモジュール10の面積の低減とコスト削減が可能になる。 In the third embodiment, the second source line group 32 is drawn out only from the source connection terminals 21 located at the outermost left and right sides of the source connection terminals 21 belonging to the second and fourth rows. There is. The second source line group 32 is drawn out from each source connection terminal 21 toward the side (in the x-axis direction), and then is wired in a straight line toward the output terminal 13 . In this way, in the third embodiment, the second source line group 32 has only the portions that are wired in the horizontal direction and the upper direction on the film 11, and the portions that are wired in the lower direction. does not have. In this case, the area of the COF module 10 in the vertical direction (y-axis direction) can be reduced, making it possible to reduce the area and cost of the COF module 10.

以上、本願明細書では、本発明の内容を表現するために、図面を参照しながら本発明の実施形態の説明を行った。ただし、本発明は、上記実施形態に限定されるものではなく、本願明細書に記載された事項に基づいて当業者が自明な変更形態や改良形態を包含するものである。 As mentioned above, in this specification, in order to express the content of the present invention, embodiments of the present invention have been described with reference to the drawings. However, the present invention is not limited to the above-described embodiments, and includes modifications and improvements that are obvious to those skilled in the art based on the matters described in this specification.

10…COFモジュール(データ出力装置)
11…フィルム
12…入力端子
13…出力端子
20…ドライバチップ
21…ソース接続端子
22…ゲート接続端子
23…入力接続端子
31…第1のソースライン群(信号ライン)
32…第2のソースライン群(信号ライン)
41…ゲート信号駆動ライン(信号ライン)
51…入力ライン
10...COF module (data output device)
11...Film 12...Input terminal 13...Output terminal 20...Driver chip 21...Source connection terminal 22...Gate connection terminal 23...Input connection terminal 31...First source line group (signal line)
32...Second source line group (signal line)
41...Gate signal drive line (signal line)
51...Input line

Claims (6)

複数の接続端子を有するドライバチップと、
一端が前記ドライバチップの前記接続端子に接続され、他端がディスプレイパネルへの出力端子に接続された複数の信号ラインを備えた
データ出力装置であって、
前記ドライバチップは、前記接続端子が複数行に並んで配置されており、
ある行に属する複数の前記接続端子には、前記信号ラインが前記出力端子に向かう方向に引き出されるように接続されたものが含まれ、
前記ある行の次に前記出力端子に近い行に属する前記接続端子には、前記信号ラインが接続されていないか、又は、前記信号ラインが前記ある行に属する前記接続端子に接続された前記信号ラインとは異なる方向に引き出されるように接続されたものが含まれる
データ出力装置。
a driver chip having multiple connection terminals;
A data output device comprising a plurality of signal lines, one end of which is connected to the connection terminal of the driver chip, and the other end of which is connected to an output terminal to a display panel, the data output device comprising:
In the driver chip, the connection terminals are arranged in a plurality of rows,
The plurality of connection terminals belonging to a certain row include those connected so that the signal line is pulled out in a direction toward the output terminal,
Either the signal line is not connected to the connection terminal belonging to the next closest row to the output terminal after the certain row, or the signal line is connected to the connection terminal belonging to the certain row. A data output device that includes devices that are connected so that they are pulled out in a direction different from the line.
前記ドライバチップは、前記接続端子が4行以上で配置されており、
前記ある行を第1行目として、奇数行に属する複数の前記接続端子には、前記信号ラインが前記出力端子に向かう方向に引き出されるように接続されたものが含まれ、
偶数行に属する複数の前記接続端子には、前記信号ラインが接続されていないか、又は、前記信号ラインが前記奇数行に属する前記接続端子に接続された前記信号ラインとは異なる方向に引き出されるように接続されたものが含まれる
請求項1に記載のデータ出力装置。
The driver chip has the connection terminals arranged in four or more rows,
With the certain row being the first row, the plurality of connection terminals belonging to odd-numbered rows include those connected so that the signal line is drawn out in a direction toward the output terminal,
The signal line is not connected to the plurality of connection terminals belonging to even-numbered rows, or the signal line is drawn out in a different direction from the signal line connected to the connection terminals belonging to the odd-numbered rows. The data output device according to claim 1, further comprising a device connected in this manner.
前記ある行の次に前記出力端子に近い行に属する前記接続端子に接続された複数の前記信号ラインには、前記出力端子から離れる方向に前記接続端子から引き出され、その後前記出力端子へと向かう方向に配線されたものが含まれる
請求項1に記載のデータ出力装置。
The plurality of signal lines connected to the connection terminal belonging to the row next to the output terminal after the certain row include a plurality of signal lines that are drawn out from the connection terminal in a direction away from the output terminal, and then directed toward the output terminal. The data output device according to claim 1, further comprising a device wired in a direction.
前記ある行の次に前記出力端子に近い行に属する前記接続端子に接続された複数の前記信号ラインには、前記出力端子の並び方向と平行な方向に前記接続端子から引き出され、その後前記出力端子へと向かう方向に配線されたものが含まれる
請求項1に記載のデータ出力装置。
The plurality of signal lines connected to the connection terminals belonging to the row next to the output terminal after the certain row are drawn out from the connection terminals in a direction parallel to the direction in which the output terminals are lined up, and then connected to the output terminals. The data output device according to claim 1, further comprising a device wired in a direction toward a terminal.
前記ドライバチップの複数の前記接続端子から前記ディスプレイパネルへの前記出力端子へ向かう方向に平行な仮想線を引いた場合に、前記接続端子は、前記仮想線が他の接続端子と重ならないように配置されている。
請求項1に記載のデータ出力装置。
When parallel virtual lines are drawn from the plurality of connection terminals of the driver chip toward the output terminals to the display panel, the connection terminals are arranged so that the virtual lines do not overlap with other connection terminals. It is located.
The data output device according to claim 1.
請求項1に記載の前記データ出力装置と、
前記出力端子を介して前記信号ラインが接続されたディスプレイパネルを備える
ディスプレイモジュール。
The data output device according to claim 1;
A display module comprising: a display panel to which the signal line is connected via the output terminal.
JP2022050039A 2022-03-25 2022-03-25 Narrow frame display module and data output device Active JP7108350B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022050039A JP7108350B1 (en) 2022-03-25 2022-03-25 Narrow frame display module and data output device
KR1020220101393A KR102450037B1 (en) 2022-03-25 2022-08-12 Narrow frame display module and data output device
TW111135614A TWI794134B (en) 2022-03-25 2022-09-20 Narrow bezel display module and data output device
CN202211176873.9A CN115410540B (en) 2022-03-25 2022-09-26 Narrow-frame display module and data output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022050039A JP7108350B1 (en) 2022-03-25 2022-03-25 Narrow frame display module and data output device

Publications (2)

Publication Number Publication Date
JP7108350B1 JP7108350B1 (en) 2022-07-28
JP2023142909A true JP2023142909A (en) 2023-10-06

Family

ID=82610415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022050039A Active JP7108350B1 (en) 2022-03-25 2022-03-25 Narrow frame display module and data output device

Country Status (4)

Country Link
JP (1) JP7108350B1 (en)
KR (1) KR102450037B1 (en)
CN (1) CN115410540B (en)
TW (1) TWI794134B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961447B2 (en) * 2022-05-09 2024-04-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0749657A (en) * 1993-08-06 1995-02-21 Sharp Corp Packaging structure and packaging method of display device
JP2002244580A (en) * 2001-02-13 2002-08-30 Sharp Corp Display element driving device and display device using the same device
JP2004193223A (en) * 2002-12-09 2004-07-08 Sharp Corp Semiconductor device
US20060097286A1 (en) * 2004-11-09 2006-05-11 Ye-Chung Chung Pad arrangement of driver IC chip for LCD and related circuit pattern structure of TAB package
JP2006276833A (en) * 2005-03-29 2006-10-12 Lg Philips Lcd Co Ltd Substrate for display apparatus
US20070013857A1 (en) * 2005-07-18 2007-01-18 Ye-Chung Chung Display driver integrated circuit device, film, and module
JP2007058174A (en) * 2005-08-24 2007-03-08 Samsung Electronics Co Ltd Array substrate and display apparatus having the same
JP2007188078A (en) * 2006-01-13 2007-07-26 Samsung Electronics Co Ltd Flexible circuit board, display unit having the same and display device having the same
US20100038117A1 (en) * 2008-08-18 2010-02-18 Chung Yechung Tape wiring substrates and packages including the same
US20100165595A1 (en) * 2008-12-31 2010-07-01 Samsung Sdi Co., Ltd Semiconductor package and plasma display device including the same
US20110210433A1 (en) * 2010-02-26 2011-09-01 Young-Sang Cho Semiconductor chip and film and tab package comprising the chip and film
JP2012242698A (en) * 2011-05-20 2012-12-10 Panasonic Corp Drive unit and display panel module
WO2014077175A1 (en) * 2012-11-16 2014-05-22 シャープ株式会社 Drive module, display panel, display device, and multi-display device
JP2014192298A (en) * 2013-03-27 2014-10-06 Seiko Epson Corp Semiconductor device
US20170146848A1 (en) * 2015-11-19 2017-05-25 Samsung Display Co., Ltd. Display apparatus having a driver disposed on a flexible substrate and method of manufacturing the same
US20190244906A1 (en) * 2018-02-07 2019-08-08 Samsung Electronics Co., Ltd. Semiconductor packages and display devices including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08313925A (en) * 1995-05-18 1996-11-29 Citizen Watch Co Ltd Semiconductor integrated circuit
JP4103703B2 (en) 2003-07-11 2008-06-18 三菱電機株式会社 TFT display device
CN102057482B (en) * 2008-06-25 2013-05-29 夏普株式会社 Wiring board and liquid crystal display device
JP5739554B2 (en) * 2014-01-29 2015-06-24 株式会社ワンダーフューチャーコーポレーション Touch panel, touch panel manufacturing method, and touch panel integrated display device
US10147328B2 (en) 2015-10-22 2018-12-04 Thales USA, Inc. Ground based navigation aid equipment for aircraft safety
JP6152464B1 (en) * 2016-11-05 2017-06-21 株式会社セレブレクス Narrow frame display module and data output device
KR20210024339A (en) * 2019-08-22 2021-03-05 삼성디스플레이 주식회사 Display device
EP4134942A4 (en) * 2020-04-10 2023-06-14 BOE Technology Group Co., Ltd. Display substrate and manufacturing method therefor, and display device
CN112037649A (en) * 2020-08-12 2020-12-04 上海中航光电子有限公司 Display panel and display device
CN112150933A (en) * 2020-10-28 2020-12-29 天马微电子股份有限公司 Display panel and display device

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0749657A (en) * 1993-08-06 1995-02-21 Sharp Corp Packaging structure and packaging method of display device
JP2002244580A (en) * 2001-02-13 2002-08-30 Sharp Corp Display element driving device and display device using the same device
JP2004193223A (en) * 2002-12-09 2004-07-08 Sharp Corp Semiconductor device
US20060097286A1 (en) * 2004-11-09 2006-05-11 Ye-Chung Chung Pad arrangement of driver IC chip for LCD and related circuit pattern structure of TAB package
JP2006276833A (en) * 2005-03-29 2006-10-12 Lg Philips Lcd Co Ltd Substrate for display apparatus
US20070013857A1 (en) * 2005-07-18 2007-01-18 Ye-Chung Chung Display driver integrated circuit device, film, and module
JP2007058174A (en) * 2005-08-24 2007-03-08 Samsung Electronics Co Ltd Array substrate and display apparatus having the same
JP2007188078A (en) * 2006-01-13 2007-07-26 Samsung Electronics Co Ltd Flexible circuit board, display unit having the same and display device having the same
US20100038117A1 (en) * 2008-08-18 2010-02-18 Chung Yechung Tape wiring substrates and packages including the same
US20100165595A1 (en) * 2008-12-31 2010-07-01 Samsung Sdi Co., Ltd Semiconductor package and plasma display device including the same
US20110210433A1 (en) * 2010-02-26 2011-09-01 Young-Sang Cho Semiconductor chip and film and tab package comprising the chip and film
JP2012242698A (en) * 2011-05-20 2012-12-10 Panasonic Corp Drive unit and display panel module
WO2014077175A1 (en) * 2012-11-16 2014-05-22 シャープ株式会社 Drive module, display panel, display device, and multi-display device
JP2014192298A (en) * 2013-03-27 2014-10-06 Seiko Epson Corp Semiconductor device
US20170146848A1 (en) * 2015-11-19 2017-05-25 Samsung Display Co., Ltd. Display apparatus having a driver disposed on a flexible substrate and method of manufacturing the same
US20190244906A1 (en) * 2018-02-07 2019-08-08 Samsung Electronics Co., Ltd. Semiconductor packages and display devices including the same

Also Published As

Publication number Publication date
TWI794134B (en) 2023-02-21
CN115410540A (en) 2022-11-29
KR102450037B1 (en) 2022-10-06
CN115410540B (en) 2023-03-28
TW202338764A (en) 2023-10-01
JP7108350B1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
JP6152464B1 (en) Narrow frame display module and data output device
EP2952957B1 (en) Display panel and display apparatus having the same
TWI392943B (en) Display device having slim border-area architecture and driving method thereof
KR100497047B1 (en) Display device
KR101249246B1 (en) Display substrate and display device having the same
US10424603B2 (en) Display panel
JP3708467B2 (en) Display device
US8836675B2 (en) Display device to reduce the number of defective connections
KR20120049322A (en) Device substrate
TW201005723A (en) Liquid crystal module for display panel
US20200176480A1 (en) Display panel and display device
KR20190044948A (en) Display panel and display device
JP7108350B1 (en) Narrow frame display module and data output device
US8189161B2 (en) Chip-on-glass panel device
US8552973B2 (en) Liquid crystal display device having display divided into first and second display regions along a border line in a direction in which scanning signal lines extend
WO2021227112A1 (en) Array substrate, display panel having same, and display device
JP4542202B2 (en) Display device
JP2008309825A (en) Liquid crystal display
KR20110049094A (en) Liquid crystal display device
JPH08313925A (en) Semiconductor integrated circuit
CN113611240B (en) Display panel and display device
JPH09258249A (en) Semiconductor integrated circuit
WO2022082980A1 (en) Display device and light-emitting panel
KR101560412B1 (en) Liquid crystal display device
KR101649902B1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220325

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220708

R150 Certificate of patent or registration of utility model

Ref document number: 7108350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150