JP2023140154A - 半導体装置及び実装基板 - Google Patents

Abstract

【課題】ＣＰＵ部品のような消費電力が大きい部品がメモリ部品のような消費電力が小さい部品に、熱的な干渉を生じさせない半導体装置及び実装基板を提供する。【解決手段】半導体装置１０は、絶縁体２１及び導電体２２を含むインターポーザ２０と、インターポーザ上に位置し、導電体に電気的に接続された第１半導体チップ３１及び第２半導体チップ３２を含む半導体チップ群３０と、平面視において第１半導体チップ３１に重なる第１部分４１と、平面視において第２半導体チップ３２に重なる第２部分４２と、を含む放熱部材４０と、を備える。放熱部材４０は、半導体チップ群３０に対向する伝熱面４０１と、伝熱面の反対側に位置し、伝熱面よりも大きい表面積を有する放熱面４０２と、を含む。放熱部材４０には、平面視において第１部分４１と第２部分４２との間に位置し、放熱部材４０を貫通するスリット５０が形成されている。【選択図】図１

Description

本開示の実施形態は、半導体装置及び実装基板に関する。

集積回路を備える複数の半導体素子を組み合わせる実装技術が知られている。例えば特許文献１は、１つの配線基板の上に複数の電子部品を搭載することによって半導体装置を構成する技術を開示している。複数の電子部品は、メモリ部品と、メモリ部品よりも消費電力が大きいＣＰＵ部品と、を含む。メモリ部品及びＣＰＵ部品で発生した熱は、熱伝導体を介して１つの冷却部品に伝えられる。

特開平９－４５８２７号公報

メモリ部品のような消費電力が小さい部品が、ＣＰＵ部品のような消費電力が大きい部品に、冷却部品などの固体を介してつながっていると、熱的な干渉が生じ得る。この結果、メモリ部品のような消費電力が小さい部品の冷却が阻害されることが考えられる。

本開示の実施形態は、このような課題を効果的に解決し得る半導体装置及び実装基板を提供することを目的とする。

本開示の一実施形態は、半導体装置であって、
絶縁体および導電体を含むインターポーザと、
前記インターポーザ上に位置し、前記導電体に電気的に接続された第１半導体チップ及び第２半導体チップを含む半導体チップ群と、
平面視において前記第１半導体チップに重なる第１部分と、平面視において前記第２半導体チップに重なる第２部分と、を含む放熱部材と、を備え、
前記放熱部材は、前記半導体チップ群に対向する伝熱面と、前記伝熱面の法線方向において前記伝熱面から前記放熱部材の最小厚み以上離れ、前記伝熱面よりも大きい表面積を有する放熱面と、を含み、
前記放熱部材には、平面視において前記第１部分と前記第２部分との間に位置し、前記放熱部材を貫通するスリットが形成されている、半導体装置である。

本開示の一実施形態による半導体装置において、前記放熱面の表面積が、前記伝熱面の表面積の２倍以上であってもよい。

本開示の一実施形態による半導体装置において、前記放熱部材は、前記スリットが形成されたベースと、前記放熱面に位置し、前記ベースから突出する複数のフィンと、を含んでいてもよい。

本開示の一実施形態による半導体装置において、前記第１部分の前記放熱面の表面積が、前記第２部分の前記放熱面の表面積よりも大きくてもよい。

本開示の一実施形態による半導体装置において、前記放熱部材は、前記スリットが形成されたベースと、前記放熱面に位置し、前記ベースから突出する複数のフィンと、を含んでいてもよく、前記第１部分において隣り合う２つの前記フィンの間の間隔である第１間隔は、前記第２部分において隣り合う２つの前記フィンの間の間隔である第２間隔よりも小さくてもよい。

本開示の一実施形態による半導体装置において、前記放熱部材は、前記スリットが形成されたベースと、前記放熱面に位置し、前記ベースから突出する複数のフィンと、を含んでいてもよく、前記第１部分に位置する前記フィンの高さである第１高さは、前記第２部分に位置する前記フィンの間の高さである第２高さよりも大きくてもよい。

本開示の一実施形態による半導体装置において、前記放熱部材は、平面視において前記第１部分に隣接する第３部分と、平面視において前記第２部分に隣接する第４部分と、を含んでいてもよい。

本開示の一実施形態による半導体装置において、前記第３部分の前記放熱面の表面積が、前記第４部分の前記放熱面の表面積よりも大きくてもよい。

本開示の一実施形態による半導体装置において、前記第３部分と前記第４部分とが接続されていなくてもよい。

本開示の一実施形態による半導体装置において、前記スリットは、平面視において前記第１部分又は前記第２部分を囲んでいてもよい。

本開示の一実施形態による半導体装置において、前記放熱部材は、平面視において前記第３部分と前記第４部分とを接続する接続部分を含んでいてもよい。

本開示の一実施形態による半導体装置において、前記スリットは、平面視において前記第１部分と前記第２部分との間に位置する第１スリットと、前記第１スリットに交差する方向において前記第２部分の輪郭に沿って延びる第２スリットと、を含んでいてもよい。

本開示の一実施形態による半導体装置において、前記インターポーザの前記絶縁体の熱伝導率は、前記導電体の熱伝導率よりも小さくてもよい。例えば、前記インターポーザの前記絶縁体は、ガラス、セラミック又は樹脂を含んでいてもよい。ガラス、セラミック及び樹脂は、導電体よりも小さい熱伝導率を有する。好ましくは、ガラス、セラミック及び樹脂は、第１半導体チップ及び第２半導体チップよりも小さい熱伝導率を有する。ガラス、セラミック又は樹脂を用いることにより、第１半導体チップと第２半導体チップとの間で絶縁体を介して熱の伝導が生じることを抑制できる。
前記絶縁体は、シリコンなどの導電性を有する材料からなる層と、導電性を有する層の表面をシリコン酸化膜などの絶縁物で被覆する被覆層と、を含んでいてもよい。

本開示の一実施形態による半導体装置において、前記半導体チップ群は、前記第１半導体チップ及び前記第２半導体チップに接するモールド樹脂を含んでいてもよい。

本開示の一実施形態による半導体装置において、前記半導体チップ群は、平面視において前記第１半導体チップ及び前記第２半導体チップに重なり、前記モールド樹脂を覆うリッドを含んでいてもよい。

本開示の一実施形態による半導体装置において、前記リッドには、平面視において前記第１部分と前記第２部分との間に位置し、前記リッドを貫通するリッドスリットが形成されていてもよい。

本開示の一実施形態による半導体装置において、前記第１半導体チップと前記第１部分との間の間隔が５００μｍ以下であってもよい。

本開示の一実施形態による半導体装置において、前記第１半導体チップの消費電力が、前記第２半導体チップの消費電力よりも大きくてもよい。

本開示の一実施形態による半導体装置において、前記第１半導体チップは、プロセッシングユニットであってもよく、前記第２半導体チップは、メモリであってもよい。

本開示の一実施形態は、上記記載の半導体装置が搭載された実装基板である。

本開示の実施形態によれば、第１半導体チップ及び第２半導体チップを含む半導体チップ群を適切に冷却できる。

第１の実施の形態による半導体装置を示す断面図である。 半導体チップ群が搭載されたインターポーザを示す斜視図である。 半導体装置を示す斜視図である。 半導体装置を示す平面図である。 放熱部材を示す断面図である。 半導体チップ群の一例を示す断面図である。 半導体チップ群の一変形例を示す断面図である。 半導体チップ群の一変形例を示す断面図である。 システムの一例を示す断面図である。 半導体装置の一変形例を示す平面図である。 半導体装置の一変形例を示す断面図である。 半導体装置の一変形例を示す平面図である。 半導体装置の一変形例を示す平面図である。 半導体装置の一変形例を示す平面図である。 半導体装置の一変形例を示す平面図である。 半導体装置の一変形例を示す平面図である。 比較例１の半導体装置を示す平面図である。 比較例１の評価結果を示す平面図である。 実施例１の評価結果を示す平面図である。 実施例２の評価結果を示す平面図である。

半導体装置１０の構成について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。本明細書において、「面」とは、対象となる板状の部材を全体的かつ大局的に見た場合において対象となる板状の部材の平面方向と一致する面のことを指す。板状の部材に対して用いる法線方向とは、部材の面に対する法線方向のことを指す。本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈する。

本明細書において、あるパラメータに関して複数の上限値の候補及び複数の下限値の候補が挙げられている場合、そのパラメータの数値範囲は、任意の１つの上限値の候補と任意の１つの下限値の候補とを組み合わせることによって構成されてもよい。例えば、「パラメータＢは、例えばＡ１以上であり、Ａ２以上であってもよく、Ａ３以上であってもよい。パラメータＢは、例えばＡ４以下であり、Ａ５以下であってもよく、Ａ６以下であってもよい。」と記載されている場合を考える。この場合、パラメータＢの数値範囲は、Ａ１以上Ａ４以下であってもよく、Ａ１以上Ａ５以下であってもよく、Ａ１以上Ａ６以下であってもよく、Ａ２以上Ａ４以下であってもよく、Ａ２以上Ａ５以下であってもよく、Ａ２以上Ａ６以下であってもよく、Ａ３以上Ａ４以下であってもよく、Ａ３以上Ａ５以下であってもよく、Ａ３以上Ａ６以下であってもよい。

本実施形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号又は類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。

図１は、第１の実施の形態による半導体装置１０を示す断面図である。半導体装置１０は、インターポーザ２０、半導体チップ群３０及び放熱部材４０を備える。半導体チップ群３０は、少なくとも第１半導体チップ３１及び第２半導体チップ３２を含む。半導体チップ群３０は、インターポーザ２０上に位置する。すなわち、半導体チップ群３０は、インターポーザ２０に搭載されている。放熱部材４０は、半導体チップ群３０上に位置する。放熱部材４０は、半導体チップ群３０で生じた熱を周囲の流体に逃がす。周囲の流体は、例えば空気である。

インターポーザ２０、半導体チップ群３０及び放熱部材４０について詳細に説明する。

インターポーザ２０は、絶縁体２１及び導電体２２を含む。絶縁体２１は、第１面２１１及び第２面２１２を含む。半導体チップ群３０は、第１面２１１に位置している。第２面２１２は、第１面２１１の反対側に位置している。

絶縁体２１は、例えば、絶縁性を有する基板である。例えば、絶縁体２１は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジルコニア(ZrO₂)基板、ニオブ酸リチウム基板、ニオブ酸タンタル基板などであってもよい。

絶縁体２１は、絶縁層を含んでいてもよい。絶縁層を構成する材料としては、ポリイミド、エポキシ系樹脂、アクリル系樹脂などの樹脂を用いることができる。絶縁層は、絶縁性を有する基板の上に位置していてもよい。絶縁層は、絶縁性を有する基板の代わりに、絶縁体２１を構成していてもよい。すなわち、絶縁体２１は、絶縁性を有する基板を含んでいなくてもよい。

絶縁体２１は、小さい熱伝導率を有する絶縁性材料を含んでいてもよい。例えば、絶縁体２１は、ガラスを含んでいてもよい。ガラスの熱伝導率は、シリコンの熱伝導率よりも小さい。ガラスの熱伝導率は、２Ｗ／ｍ・Ｋよりも小さい。シリコンの熱伝導率は、１００Ｗ／ｍ・Ｋよりも大きい。絶縁体２１としてガラス基板を用いることにより、シリコン基板が用いられる場合に比べて、第１半導体チップ３１と第２半導体チップ３２との間で熱的な干渉が生じることを抑制できる。例えば、第１半導体チップ３１の熱が絶縁体２１を介して第２半導体チップ３２に伝わることを抑制できる。絶縁体２１の絶縁性材料の熱伝導率は、例えば１５０Ｗ／ｍ・Ｋ以下であり、１００Ｗ／ｍ・Ｋ以下であってもよく、３０Ｗ／ｍ・Ｋ以下であってもよく、１０Ｗ／ｍ・Ｋ以下であってもよく、３Ｗ／ｍ・Ｋ以下であってもよく、２Ｗ／ｍ・Ｋ以下であってもよい。絶縁体２１の絶縁性材料の熱伝導率は、例えば０．１Ｗ／ｍ・Ｋ以上であり、０．３Ｗ／ｍ・Ｋ以上であってもよく、１Ｗ／ｍ・Ｋ以上であってもよい。

絶縁体２１の厚みは、例えば１００μｍ以上であり、２００μｍ以上であってもよく、５００μｍ以上であってもよい。絶縁体２１の厚みは、例えば２０００μｍ以下であり、１５００μｍ以下であってもよく、１０００μｍ以下であってもよい。

導電体２２は、パッド２２２を含んでいてもよい。パッド２２２は、半導体チップ群３０に電気的に接続されている。例えば、図１に示すように、半導体チップ群３０のパッド３４が半田２５を介してパッド２２２に接続されていてもよい。

導電体２２は、絶縁体２１を貫通する貫通電極２２１を含んでいてもよい。貫通電極２２１は、半導体チップ群３０に電気的に接続されていてもよい。導電体２２は、第２面２１２に位置する導電層２２３を含んでいてもよい。導電層２２３は、貫通電極２２１に接続されていてもよい。これにより、半導体チップ群３０で生じた熱を、貫通電極２２１を介して導電層２２３に伝えることができる。導電層２２３は、グランド層、電源層などの、第２面２１２において広がる層であってもよい。導電層２２３は、配線を含んでいてもよい。

図１に示すように、導電体２２は、第３方向Ｄ３に沿って見た場合に第１半導体チップ３１に重なる複数の貫通電極２２１と、第３方向Ｄ３に沿って見た場合に第２半導体チップ３２に重なる複数の貫通電極２２１と、を含んでいてもよい。第３方向Ｄ３は、第１面２１１の法線方向である。以下の説明において、第３方向Ｄ３に沿って見ることを、「平面視」とも称する。平面視において重なることを、単に「重なる」とも称する。図１に示すように、第１半導体チップ３１に重なる貫通電極２２１に接続されている導電層２２３は、第２半導体チップ３２に重なる貫通電極２２１に接続されている導電層２２３にはつながっていなくてもよい。これにより、第１半導体チップ３１と第２半導体チップ３２との間で熱的な干渉が生じることを抑制できる。例えば、第１半導体チップ３１の熱が第２半導体チップ３２に伝わることを抑制できる。

導電体２２は、導電性材料を含む。導電性材料は、例えば、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金である。導電体２２は、銅を主成分として含んでいてもよい。例えば、導電体２２は、８０質量％以上の銅を含んでいてもよい。

半導体チップ群３０について説明する。半導体チップ群３０は、第１半導体チップ３１、第２半導体チップ３２などの、インターポーザ２０に搭載されている複数の半導体チップを含む。図１に示すように、第１半導体チップ３１及び第２半導体チップ３２は、第１方向Ｄ１に並んでいてもよい。第１方向Ｄ１は、第３方向Ｄ３に直交していてもよい。

第１半導体チップ３１及び第２半導体チップ３２はそれぞれ、パッド３４を含んでいてもよい。パッド３４は、半田２５を介してインターポーザ２０の導電体２２に接続されていてもよい。

第１半導体チップ３１は、第２半導体チップ３２とは異なっていてもよい。例えば、第１半導体チップ３１の消費電力は、第２半導体チップ３２の消費電力よりも大きくてもよい。半導体チップの消費電力が大きいほど、半導体チップの発熱量が大きくなる。

第１半導体チップ３１は、プロセッシングユニットであってもよい。プロセッシングユニットは、例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）などである。

第２半導体チップ３２は、メモリであってもよい。メモリは、例えば、ＨＢＭ（High Bandwidth Memory）などである。

放熱部材４０について説明する。放熱部材４０は、半導体チップ群３０で生じた熱を周囲の流体に逃がすことを促進するよう機能する。放熱部材４０は、例えばヒートシンクである。図２は、インターポーザ２０及び半導体チップ群３０を示す斜視図である。図３は、半導体装置１０を示す斜視図である。図２に示す半導体チップ群３０上に放熱部材４０を配置することにより、図１及び図３に示す半導体装置１０が得られる。

放熱部材４０は、伝熱面４０１及び放熱面４０２を含む。伝熱面４０１は、半導体チップ群３０に対向する放熱部材４０の面である。伝熱面４０１は、半導体チップ群３０に接していてもよい。伝熱面４０１は、半導体チップ群３０に接していなくてもよい。例えば、伝熱面４０１と半導体チップ群３０との間に放熱シートなどが位置していてもよい。半導体チップ群３０で生じた熱は、伝導伝熱によって伝熱面４０１に伝わる。

放熱面４０２は、伝熱面４０１の法線方向において伝熱面４０１から放熱部材４０の最小厚みＴ０以上離れている放熱部材４０の面である。対向方向とは、伝熱面４０１の法線方向は、第３方向Ｄ３に平行であってもよい。最小厚みＴ０は、伝熱面４０１の法線方向における放熱部材４０の寸法の最小値である。後述するように、放熱部材４０がベース４６及び複数のフィン４７を含む場合、最小厚みＴ０は、ベース４６の厚みであってもよい。放熱面４０２は、空気などの周囲の流体に接している。放熱面４０２は、伝熱面４０１よりも大きい表面積を有する。半導体チップ群３０から放熱部材４０に伝わった熱は、対流伝熱によって放熱面４０２から流体に伝導される。伝熱面４０１の表面積Ａ１に対する放熱面４０２の表面積Ａ２の比率であるＡ２／Ａ１は、例えば２以上であり、５以上であってもよく、１０以上であってもよく、２０以上であってもよい。

図３に示すように、放熱部材４０は、ベース４６及び複数のフィン４７を含んでいてもよい。ベース４６は、半導体チップ群３０に対向する伝熱面４０１を含む。複数のフィン４７は、放熱面４０２に位置する。複数のフィン４７は、半導体チップ群３０から遠ざかる向きにおいて、ベース４６から突出している。フィン４７は、放熱面４０２の表面積を大きくすることに寄与する。複数のフィン４７は、第２方向Ｄ２に並んでいてもよい。第２方向Ｄ２は、第３方向Ｄ３に直交し、第１方向Ｄ１に交差する方向である。第２方向Ｄ２は、第１方向Ｄ１に直交していてもよい。

図４は、半導体装置１０を示す平面図である。図１、図３及び図４に示すように、放熱部材４０は、第１部分４１及び第２部分４２を含む。第１部分４１は、平面視において第１半導体チップ３１に重なる放熱部材４０の部分である。第２部分４２は、平面視において第２半導体チップ３２に重なる放熱部材４０の部分である。

第１部分４１の放熱面４０２の表面積は、第２部分４２の放熱面４０２の表面積よりも大きくてもよい。これにより、第１部分４１の冷却能力を第２部分４２の冷却能力よりも高くできる。

放熱部材４０には、平面視において第１部分４１と第２部分４２との間に位置する第１スリット５１を含むスリット５０が形成されていてもよい。スリット５０は、放熱部材４０を貫通している。例えば、スリット５０は、ベース４６を貫通している。スリット５０を形成することにより、第１部分４１の熱が第２部分４２に伝わることを抑制できる。このため、第１半導体チップ３１と第２半導体チップ３２との間で熱的な干渉が生じることを抑制できる。例えば、第１半導体チップ３１の熱が放熱部材４０を介して第２半導体チップ３２に伝わることを抑制できる。

スリット５０の幅Ｓ１は、第１部分４１から第２部分４２への、周囲の流体を介した熱の伝導が抑制されるように設定されている。スリット５０の幅Ｓ１は、例えば１００μｍ以上であり、２００μｍ以上であってもよく、５００μｍ以上であってもよく、１０００μｍ以上であってもよい。スリット５０の幅Ｓ１は、例えば２００００μｍ以下であり、１００００μｍ以下であってもよく、５０００μｍ以下であってもよい。スリット５０の幅Ｓ１は、スリット５０が延びる方向に直交する方向におけるスリット５０の寸法である。例えば、第２方向Ｄ２に延びる第１スリット５１の幅は、第２方向Ｄ２に直交する第１方向Ｄ１における第１スリット５１の寸法である。

図１及び図４に示すように、放熱部材４０は、第３部分４３及び第４部分４４を含んでいてもよい。第３部分４３は、平面視において第１部分４１に隣接する放熱部材４０の部分である。第１半導体チップ３１で生じた熱は、第１部分４１だけでなく第３部分４３からも周囲の流体へ伝導される。第４部分４４は、平面視において第２部分４２に隣接する放熱部材４０の部分である。第２半導体チップ３２で生じた熱は、第２部分４２だけでなく第４部分４４からも周囲の流体へ伝導される。

図４に示すように、第３部分４３と第４部分４４とは、接続されていなくてもよい。例えば、第３部分４３と第４部分４４との間に上述のスリット５０が形成されていてもよい。これにより、第１部分４１の熱が第３部分４３及び第４部分４４を介して第２部分４２に伝わることを抑制できる。

図５は、放熱部材４０の一例を示す断面図である。フィン４７は、第３方向Ｄ３に延びていてもよい。放熱面４０２は、伝熱面４０１の反対側に位置するベース４６の面、フィン４７の側面及びフィン４７の先端面を含む。このため、放熱面４０２の表面積は、伝熱面４０１の表面積よりも大きい。フィン４７の高さＨ１は、例えば１０ｍｍ以上であり、２０ｍｍ以上であってもよく、３０ｍｍ以上であってもよく、５０ｍｍ以上であってもよい。

図６は、半導体チップ群３０の一例を示す断面図である。半導体チップ群３０は、第１半導体チップ３１及び第２半導体チップ３２を含む１つの半導体パッケージであってもよい。例えば、半導体チップ群３０は、第１半導体チップ３１及び第２半導体チップ３２に接するモールド樹脂３５を含んでいてもよい。モールド樹脂３５は、例えば熱硬化性樹脂を含む。熱硬化性樹脂は、例えば、エポキシ樹脂などである。図６に示すように、第１半導体チップ３１と第２半導体チップ３２との間にモールド樹脂３５が充填されていてもよい。図示はしないが、第１半導体チップ３１と第２半導体チップ３２との間にモールド樹脂３５が充填されていなくてもよい。

半導体チップ群３０においては、リッドレスパッケージが採用されていてもよい。これにより、第１半導体チップ３１及び第２半導体チップ３２と放熱部材４０との間の熱抵抗を低減できる。第３方向Ｄ３における第１半導体チップ３１と第１部分４１との間の間隔は、例えば５００μｍ以下であり、２００μｍ以下であってもよく、１００μｍ以下であってもよく、５０μｍ以下であってもよい。

本実施の形態によれば、放熱部材４０にスリット５０を形成することにより、第１半導体チップ３１と第２半導体チップ３２との間で熱的な干渉が生じることを抑制できる。例えば、第１半導体チップ３１の熱が放熱部材４０を介して第２半導体チップ３２に伝わることを抑制できる。このため、半導体チップ群３０を効率的に冷却できる。

比較のため、放熱部材４０にスリット５０が形成されていない場合について考える。この場合、第２半導体チップ３２に重なる伝熱面４０１の温度は、第１半導体チップ３１に重なる伝熱面４０１の温度にほぼ等しい。例えば、伝熱面４０１の温度が８０℃であると仮定する。この場合、第１半導体チップ３１の温度は８０℃＋Ｔ１になり、第２半導体チップ３２の温度は８０℃＋Ｔ２になる。Ｔ１は、第１半導体チップ３１の消費電力に比例して大きくなる。Ｔ１は、例えば３０℃である。Ｔ２は、第２半導体チップ３２の消費電力に比例して大きくなる。Ｔ２は、例えば１０℃である。
第１半導体チップ３１の定格温度が１２５℃であり、第２半導体チップ３２の定格温度が８５℃であると仮定する。第１半導体チップ３１の温度は定格温度よりも低いが、第２半導体チップ３２の温度は定格温度よりも高い。このため、放熱部材４０の冷却能力を高める必要がある。例えば、放熱部材４０を大型化する必要がある。

これに対して、本実施の形態によれば、放熱部材４０にスリット５０が形成されている。このため、第１部分４１から第２部分４２への熱の伝導を抑制できる。これにより、例えば、第２半導体チップ３２に重なる伝熱面４０１の温度を、第１半導体チップ３１に重なる伝熱面４０１の温度よりも低くできる。例えば、第１半導体チップ３１に重なる伝熱面４０１の温度が８０℃である場合に、第２半導体チップ３２に重なる伝熱面４０１の温度を６０℃にできる。この場合、第１半導体チップ３１の温度は８０℃＋Ｔ１になり、第２半導体チップ３２の温度は６０℃＋Ｔ２になる。このように、本実施の形態によれば、放熱部材４０にスリット５０を形成することにより、第１半導体チップ３１の冷却と第２半導体チップ３２の冷却とを独立に制御できる。このため、半導体チップ群３０を効率的に冷却できる。

上述した一実施形態を様々に変更できる。以下、必要に応じて図面を参照しながら、半導体装置１０の変形例について説明する。以下の説明および以下の説明で用いる図面では、上述した一実施形態と同様に構成され得る部分について、上述の一実施形態における対応する部分に対して用いた符号と同一の符号を用いる。同一の構成要素に関する説明は省略され得る。また、上述した一実施形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略する場合もある。

（第１の変形例）
図７は、半導体チップ群３０の一変形例を示す断面図である。図７に示すように、半導体チップ群３０は、平面視において第１半導体チップ３１及び第２半導体チップ３２に重なるリッド３６を含んでいてもよい。リッド３６は、モールド樹脂３５を覆っている。

（第２の変形例）
図８は、半導体チップ群３０の一変形例を示す断面図である。図８に示す半導体チップ群３０において、図６に示す半導体チップ群３０の構成要素又は図７に示す半導体チップ群３０の構成要素と同一の構成要素には同一の符号を付す。同一の構成要素に関する説明は省略する。

図８に示すように、リッド３６にはスリット３６１が形成されていてもよい。リッド３６に形成されているスリットのことを、リッドスリットとも称する。リッドスリット３６１は、リッド３６を貫通している。リッドスリット３６１は、平面視において第１半導体チップ３１と第２半導体チップ３２との間に位置していてもよい。リッドスリット３６１を形成することにより、第１半導体チップ３１の熱がリッド３６を介して第２半導体チップ３２に伝わることを抑制できる。

リッドスリット３６１の幅Ｓ２は、第１半導体チップ３１から第２半導体チップ３２へのリッド３６を介した熱の伝導が抑制されるように設定されている。リッドスリット３６１の幅Ｓ２は、例えば１００μｍ以上であり、２００μｍ以上であってもよく、５００μｍ以上であってもよく、１０００μｍ以上であってもよい。リッドスリット３６１の幅Ｓ２は、例えば２００００μｍ以下であり、１００００μｍ以下であってもよく、５０００μｍ以下であってもよい。リッドスリット３６１の幅Ｓ２は、リッドスリット３６１が延びる方向に直交する方向におけるリッドスリット３６１の寸法である。リッドスリット３６１の幅Ｓ２は、図８に示すように、スリット５０の幅Ｓ１よりも小さくてもよい。図示はしないが、リッドスリット３６１の幅Ｓ２は、スリット５０の幅Ｓ１と同一であってもよく、スリット５０の幅Ｓ１よりも大きくてもよい。

（第３の変形例）
図９は、半導体装置１０を備えるシステム１の一例を示す断面図である。図９に示すように、半導体装置１０は実装基板５に搭載されていてもよい。実装基板５は、基板６及び導電体７を含む。例えば、実装基板５は、第１半導体チップ３１に電気的に接続されている導電体７と、第２半導体チップ３２に電気的に接続されている導電体７と、を含む。

実装基板５は、実装基板５を介して第１半導体チップ３１と第２半導体チップ３２との間の熱的な干渉が生じることを抑制するよう構成されていてもよい。例えば、基板６は、小さい熱伝導率を有する絶縁性材料を含んでいてもよい。例えば、基板６は、ガラスを含んでいてもよい。基板６の絶縁性材料の熱伝導率は、例えば１５０Ｗ／ｍ・Ｋ以下であり、１００Ｗ／ｍ・Ｋ以下であってもよく、３０Ｗ／ｍ・Ｋ以下であってもよく、１０Ｗ／ｍ・Ｋ以下であってもよく、３Ｗ／ｍ・Ｋ以下であってもよく、２Ｗ／ｍ・Ｋ以下であってもよい。基板６の絶縁性材料の熱伝導率は、例えば０．１Ｗ／ｍ・Ｋ以上であり、０．３Ｗ／ｍ・Ｋ以上であってもよく、１Ｗ／ｍ・Ｋ以上であってもよい。

図９に示すように、システム１は、実装基板５が搭載されたマザーボード３と、筐体２とを含んでいてもよい。

（第４の変形例）
図１０は、半導体装置１０の一変形例を示す平面図である。符号Ｐ１は、平面視において第１部分４１において隣り合う２つのフィン４７の間隔（第１間隔とも称する）を表す。符号Ｐ２は、平面視において第２部分４２において隣り合う２つのフィン４７の間隔（第２間隔とも称する）を表す。第１間隔Ｐ１は、第２間隔Ｐ２よりも小さくてもよい。これにより、第２部分４２の放熱面４０２の表面積に比べて第１部分４１の放熱面４０２の表面積を大きくできる。

第２間隔Ｐ２に対する第１間隔Ｐ１の比率であるＰ１／Ｐ２は、例えば０．９５以下であり、０．９０以下であってもよく、０．８０以下であってもよく、０．７０以下であってもよい。Ｐ１／Ｐ２は、例えば０．１０以上であり、０．２０以上であってもよく、０．３０以上であってもよい。

（第５の変形例）
図１１は、半導体装置１０の一変形例を示す断面図である。符号Ｈ１１は、第１部分４１に位置するフィン４７の高さ（第１高さとも称する）を表す。符号Ｈ１２は、第２部分４２に位置するフィン４７の高さ（第２高さとも称する）を表す。第１高さＨ１１は、第２高さＨ１２よりも大きくてもよい。これにより、第２部分４２の放熱面４０２の表面積に比べて第１部分４１の放熱面４０２の表面積を大きくできる。

第２高さＨ１２に対する第１高さＨ１１の比率であるＨ１１／Ｈ１２は、例えば１．１以上であり、１．２以上であってもよく、１．３以上であってもよく、１．５以上であってもよい。Ｈ１１／Ｈ１２は、例えば３．０以下であり、２．５以下であってもよく、２．０以下であってもよい。

（第６の変形例）
図１２は、半導体装置１０の一変形例を示す平面図である。スリット５０は、平面視において第１半導体チップ３１又は第２半導体チップ３２のいずれかを囲んでいてもよい。図１２に示す例において、スリット５０は、平面視において第２半導体チップ３２を囲んでいる。これにより、図４に示す形態に比べて、第３部分４３の表面積を大きくできる。例えば、第３部分４３の表面積を、第４部分４４の表面積よりも大きくできる。これにより、第１半導体チップ３１の熱が第３部分４３から周りの流体へより効果的に伝導される。

（第７の変形例）
図１３は、半導体装置１０の一変形例を示す平面図である。放熱部材４０は、平面視において第３部分４３と第４部分４４とを接続する接続部分４５を含んでいてもよい。

上述の実施の形態のように放熱部材４０が接続部分４５を含まない場合、第１部分４１を含む放熱部材４０の部分は、第２部分４２を含む放熱部材４０の部分とは別個の独立した部材である。すなわち、放熱部材４０は、独立した少なくとも２つの部材を含んでいる。一方、図１３に示す変形例において、第１部分４１及び第２部分４２を含む放熱部材４０は、１つの部材によって構成され得る。このため、放熱部材４０を半導体チップ群３０に取り付ける工程が簡易化され得る。また、第１部分４１と第２部分４２との間にはスリット５０が形成されているので、第１部分４１の熱が第２部分４２に伝わることを抑制できる。

（第８の変形例）
図１４は、半導体装置１０の一変形例を示す平面図である。放熱部材４０のスリット５０は、第１スリット５１に交差する方向において第２部分４２の輪郭に沿って延びる第２スリット５２を含んでいてもよい。第２スリット５２は、例えば第１方向Ｄ１に延びている。第２スリット５２は、第１スリット５１に接続されていてもよい。第２スリット５２を形成することにより、接続部分４５を第１部分４１から遠ざけることができる。このため、第１部分４１の熱が第２部分４２に伝わることを抑制できる。

（第９の変形例）
図１５は、半導体装置１０の一変形例を示す平面図である。半導体チップ群３０は、複数の第２半導体チップ３２を含んでいてもよい。複数の第２半導体チップ３２は、第２方向Ｄ２において並んでいてもよい。この場合、第１スリット５１は、第２方向Ｄ２に並ぶ複数の第２半導体チップ３２に沿って延びていてもよい。

（第１０の変形例）
図１６は、半導体装置１０の一変形例を示す平面図である。半導体チップ群３０は、複数の第２半導体チップ３２を含んでいてもよい。複数の第２半導体チップ３２は、第２方向Ｄ２において並んでいてもよい。この場合、第２スリット５２は、第２方向Ｄ２に並ぶ２つの第２半導体チップ３２の間に位置していてもよい。

上記実施の形態および変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記実施の形態および変形例に示される全構成要素から幾つかの構成要素を削除してもよい。

次に、本開示の形態を実施例により更に具体的に説明するが、本開示の形態はその要旨を超えない限り、以下の実施例の記載に限定されるものではない。

（比較例１）
図１７に示す比較例１に係る半導体装置１００の熱分布を、シミュレーションによって算出した。比較例１の放熱部材４０は、平面視において第１半導体チップ３１と第２半導体チップ３２の間に位置するスリットを備えていない。

２つの条件に基づいてシミュレーションを実施した。第１の条件においては、インターポーザ２０の絶縁体２１としてガラス基板を用いた。第２の条件においては、インターポーザ２０の絶縁体２１としてシリコン基板を用いた。第１の条件及び第２の条件において共通する条件は下記の通りである。シミュレーションにおいては、放熱部材４０の熱伝達率〔Ｗ／ｍ^２・Ｋ〕を可変のパラメータとした。
・インターポーザ２０の絶縁体２１の厚み：４００μｍ
・インターポーザ２０の貫通電極２２１の直径：５０μｍ
・インターポーザ２０の貫通電極２２１の配列ピッチ：１００μｍ
・インターポーザ２０の導電層２２３の厚さ：５μｍ
・インターポーザ２０の導電層２２３の熱伝導率：４００Ｗ／ｍ・Ｋ
・インターポーザ２０の導電層２２３の熱伝達率：１０Ｗ／ｍ^２・Ｋ
・第１半導体チップ３１の発熱量：３００Ｗ
・第２半導体チップ３２の発熱量：６．７Ｗ
・第１半導体チップ３１及び第２半導体チップ３２の厚み：５００μｍ
・第１半導体チップ３１及び第２半導体チップ３２の熱伝導率：１４８Ｗ／ｍ・Ｋ
・第１半導体チップ３１と第２半導体チップ３２との間の間隔：１０００μｍ
・放熱部材４０のベース４６の厚み：５ｍｍ
・放熱部材４０のフィン４７の幅：１ｍｍ
・放熱部材４０のフィン４７の高さ：３０ｍｍ
・放熱部材４０のフィン４７の配列ピッチ：３．１５ｍｍ
・放熱部材４０の熱伝導率：２３７．５Ｗ／ｍ・Ｋ
・周囲の流体の温度：２２℃
第１の条件において、絶縁体２１及び貫通電極２２１を含む構成の、第１方向Ｄ１及び第２方向Ｄ２における熱伝導率は２Ｗ／ｍ・Ｋであり、第３方向Ｄ３における熱伝導率は７９Ｗ／ｍ・Ｋである。
第２の条件において、絶縁体２１及び貫通電極２２１を含む構成の、第１方向Ｄ１及び第２方向Ｄ２における熱伝導率は１１１Ｗ／ｍ・Ｋであり、第３方向Ｄ３における熱伝導率は１９５Ｗ／ｍ・Ｋである。

シミュレーションに基づいて、第１半導体チップ３１の温度及び第２半導体チップ３２の温度を算出した。放熱部材４０の熱伝達率〔Ｗ／ｍ^２・Ｋ〕を横軸として第１半導体チップ３１の温度及び第２半導体チップ３２の温度をプロットしたグラフを図１８に示す。
「サンプル１－１」は、第１の条件に基づいて第１半導体チップ３１の温度を算出した結果を表す。
「サンプル２－１」は、第２の条件に基づいて第１半導体チップ３１の温度を算出した結果を表す。
「サンプル１－２」は、第１の条件に基づいて第２半導体チップ３２の温度を算出した結果を表す。
「サンプル２－２」は、第２の条件に基づいて第２半導体チップ３２の温度を算出した結果を表す。

図１８において、符号ΔＴ１は、第１の条件の場合の、第１半導体チップ３１の温度と第２半導体チップ３２の温度の差を表す。符号Ｔ２は、第２の条件の場合の、第１半導体チップ３１の温度と第２半導体チップ３２の温度の差を表す。比較例１においては、第１の温度差ΔＴ１が、第２の温度差ΔＴ２にほぼ等しい。このことは、絶縁体２１を介した第１半導体チップ３１と第２半導体チップ３２との間での熱的な干渉が、第１半導体チップ３１の温度及び第２半導体チップ３２の温度にほとんど影響を与えていないことを意味する。比較例１においては、放熱部材４０を介した第１半導体チップ３１と第２半導体チップ３２との間での熱的な干渉が、第１半導体チップ３１の温度及び第２半導体チップ３２の温度に大きな影響を与えていると考えられる。

（実施例１）
図４に示すスリット５０を放熱部材４０に形成したこと以外は、比較例１の場合と同様にして、半導体装置１０の熱分布を、シミュレーションによって算出した。放熱部材４０の熱伝達率〔Ｗ／ｍ^２・Ｋ〕を横軸として第１半導体チップ３１の温度及び第２半導体チップ３２の温度をプロットしたグラフを図１９に示す。

図１９に示すように、実施例１においては、第１の温度差ΔＴ１が、第２の温度差ΔＴ２よりも大きい。第１の条件においては、第２の条件に比べて、絶縁体２１を介した第１半導体チップ３１と第２半導体チップ３２との間での熱的な干渉が抑制されていると言える。スリット５０を放熱部材４０に形成したことにより、放熱部材４０を介した第１半導体チップ３１と第２半導体チップ３２との間での熱的な干渉が抑制されたため、第１の温度差ΔＴ１と、第２の温度差ΔＴ２の間に差が生じたと考えられる。

（実施例２）
図１２に示すような第２半導体チップ３２を囲むスリット５０を放熱部材４０に形成したこと以外は、比較例１の場合と同様にして、半導体装置１０の熱分布を、シミュレーションによって算出した。放熱部材４０の熱伝達率〔Ｗ／ｍ^２・Ｋ〕を横軸として第１半導体チップ３１の温度及び第２半導体チップ３２の温度をプロットしたグラフを図２０に示す。

実施例２においても、実施例１の場合と同様に、第１の温度差ΔＴ１が、第２の温度差ΔＴ２よりも大きい。図１９と図２０の比較から分かるように、実施例２における第１半導体チップ３１の温度は、実施例１における第１半導体チップ３１の温度よりも低い。一方、実施例２における第２半導体チップ３２の温度は、実施例１における第２半導体チップ３２の温度よりも高い。実施例２においては、第２半導体チップ３２を囲むスリット５０を放熱部材４０に形成したことにより、第１半導体チップ３１の冷却能力は増加したが、第２半導体チップ３２の冷却能力は低下したと考えられる。

１ システム
２ 筐体
３ マザーボード
５ 実装基板
１０ 半導体装置
２０ インターポーザ
２１ 絶縁体
２１１ 第１面
２１２ 第２面
２２ 導電体
２２１ 貫通電極
２２２ パッド
２２３ 導電層
２５ 半田
３０ 半導体チップ群
３１ 第１半導体チップ
３２ 第２半導体チップ
３４ パッド
３５ モールド樹脂
３６ リッド
３６１ リッドスリット
４０ 放熱部材
４０１ 伝熱面
４０２ 放熱面
４１ 第１部分
４２ 第２部分
４３ 第３部分
４４ 第４部分
４５ 接続部分
４６ ベース
４７ フィン
５０ スリット
５１ 第１スリット
５２ 第２スリット
Ｄ１ 第１方向
Ｄ２ 第２方向
Ｄ３ 第３方向

Claims (20)

1. 半導体装置であって、
   絶縁体および導電体を含むインターポーザと、
   前記インターポーザ上に位置し、前記導電体に電気的に接続された第１半導体チップ及び第２半導体チップを含む半導体チップ群と、
   平面視において前記第１半導体チップに重なる第１部分と、平面視において前記第２半導体チップに重なる第２部分と、を含む放熱部材と、を備え、
   前記放熱部材は、前記半導体チップ群に対向する伝熱面と、前記伝熱面の法線方向において前記伝熱面から前記放熱部材の最小厚み以上離れ、前記伝熱面よりも大きい表面積を有する放熱面と、を含み、
   前記放熱部材には、平面視において前記第１部分と前記第２部分との間に位置し、前記放熱部材を貫通するスリットが形成されている、半導体装置。
2. 前記放熱面の表面積が、前記伝熱面の表面積の２倍以上である、請求項１に記載の半導体装置。
3. 前記放熱部材は、前記スリットが形成されたベースと、前記放熱面に位置し、前記ベースから突出する複数のフィンと、を含む、請求項１又は２に記載の半導体装置。
4. 前記第１部分の前記放熱面の表面積が、前記第２部分の前記放熱面の表面積よりも大きい、請求項１～３のいずれか一項に記載の半導体装置。
5. 前記放熱部材は、前記スリットが形成されたベースと、前記放熱面に位置し、前記ベースから突出する複数のフィンと、を含み、
   前記第１部分において隣り合う２つの前記フィンの間の間隔である第１間隔は、前記第２部分において隣り合う２つの前記フィンの間の間隔である第２間隔よりも小さい、請求項４に記載の半導体装置。
6. 前記放熱部材は、前記スリットが形成されたベースと、前記放熱面に位置し、前記ベースから突出する複数のフィンと、を含み、
   前記第１部分に位置する前記フィンの高さである第１高さは、前記第２部分に位置する前記フィンの間の高さである第２高さよりも大きい、請求項４又は５に記載の半導体装置。
7. 前記放熱部材は、平面視において前記第１部分に隣接する第３部分と、平面視において前記第２部分に隣接する第４部分と、を含む、請求項１～６のいずれか一項に記載の半導体装置。
8. 前記第３部分の前記放熱面の表面積が、前記第４部分の前記放熱面の表面積よりも大きい、請求項７のいずれか一項に記載の半導体装置。
9. 前記第３部分と前記第４部分とが接続されていない、請求項７又は８に記載の半導体装置。
10. 前記スリットは、平面視において前記第１部分又は前記第２部分を囲んでいる、請求項９に記載の半導体装置。
11. 前記放熱部材は、平面視において前記第３部分と前記第４部分とを接続する接続部分を含む、請求項７又は８に記載の半導体装置。
12. 前記スリットは、平面視において前記第１部分と前記第２部分との間に位置する第１スリットと、前記第１スリットに交差する方向において前記第２部分の輪郭に沿って延びる第２スリットと、を含む、請求項１～１１のいずれか一項に記載の半導体装置。
13. 前記インターポーザの前記絶縁体の熱伝導率は、前記導電体の熱伝導率よりも小さい、請求項１～１２のいずれか一項に記載の半導体装置。
14. 前記半導体チップ群は、前記第１半導体チップ及び前記第２半導体チップに接するモールド樹脂を含む、請求項１～１３のいずれか一項に記載の半導体装置。
15. 前記半導体チップ群は、平面視において前記第１半導体チップ及び前記第２半導体チップに重なり、前記モールド樹脂を覆うリッドを含む、請求項１４に記載の半導体装置。
16. 前記リッドには、平面視において前記第１部分と前記第２部分との間に位置し、前記リッドを貫通するリッドスリットが形成されている、請求項１５に記載の半導体装置。
17. 前記第１半導体チップと前記第１部分との間の間隔が５００μｍ以下である、請求項１４に記載の半導体装置。
18. 前記第１半導体チップの消費電力が、前記第２半導体チップの消費電力よりも大きい、請求項１～１７のいずれか一項に記載の半導体装置。
19. 前記第１半導体チップは、プロセッシングユニットであり、
    前記第２半導体チップは、メモリである、請求項１８に記載の半導体装置。
20. 請求項１～１９のいずれか一項に記載の半導体装置が搭載された実装基板。