JP2023120931A - 固体撮像素子および撮像装置 - Google Patents

Abstract

【課題】 各画素において、アバランシェ増倍作用の発生条件下における信号対ノイズの比を良好なものとし得る固体撮像素子および撮像装置を提供する。【解決手段】 光電変換層兼電荷増倍層３０５で発生した信号電荷を信号電圧へ変換するｎ型の浮遊拡散容量３１３を備え、浮遊拡散容量３１３は、ｎ型またはｐ型の基板３０１上に設けられたｐ型のウエル３０２内に配され、画素電極３０３が浮遊拡散容量３１３に接続され、光電変換層兼電荷増倍層３０５が画素電極３０３上に積層された構成とされ、膜電極３０６には、画素電極３０３へのリセット電圧に対して正の電圧を印加し、光電変換により発生した電子正孔対のうち正孔を光電変換層兼電荷増倍層３０５の走行キャリアとして用いるように構成され、光電変換層兼電荷増倍層３０５の不純物濃度が１×１０１６ｃｍ－３以下になるように構成されてなる。【選択図】図５

Description

本発明は、固体撮像素子および撮像装置に関し、詳しくは、光電変換層兼電荷増倍層積層型の光電変換部を備えた、高画質な画像を撮像し得る固体撮像素子および撮像装置に関するものである。

従来、固体撮像素子、例えばＣＭＯＳ撮像素子においては、雑音が少ない高画質な画像を撮影することができるように、４トランジスタ型画素とアナログＣＤＳ（下記非特許文献１を参照）の組み合わせにより画素のリセット雑音除去が行われ、高画質化の技術開発が進められてきた。

さらに、画素サイズが微細化されたことにより、光を電気信号に変換する光電変換部の面積が狭くなり、感度の低下につながることが問題となっていることから、感度を向上させるために、電荷増倍作用に優れた光電変換膜を積層した構造のものが注目されており、研究開発が進められている（下記非特許文献２を参照）。このような光電変換と電荷増倍の両機能を有する、光電変換層兼電荷増倍層積層型の固体撮像素子において、各単位画素が３トランジスタ型とされたものが知られている（下記特許文献１を参照）。

このような従来技術に係る光電変換層兼電荷増倍層積層型の３トランジスタ型画素を、そのバンド図を用いて説明する。なお、ここでは、そのバンド図として、便宜的に実施形態に用いる図６に示すバンド図を用いて説明する。
図６には、光電変換層兼電荷増倍層３０５とｎ型浮遊拡散容量（ＦＤ）３１３とＰ型基板３０１が示されている。光電変換層兼電荷増倍層３０５において光電変換で発生した電子正孔対のうち、正孔を膜内の走行キャリアとして用いるように構成されている（下記特許文献２を参照）。このような構成とすることで、光電変換層兼電荷増倍層３０５においてアバランシェによる電荷増倍が起きることが知られている（下記非特許文献２を参照）。

特開２０１３－０７０１８１号公報 特開２０２１－０８２７８４号公報

M. H. White et al., "Characterization of Surface Channel CCD Image Arrays at Low Light Levels," IEEE Journal of Solid-State Circuits, Vol. 9, No. 1, pp. 1-12, 1972. T. Arai et al., "Analysis of Using Holes as Carriers in the Film in an 8K Stacked CMOS Image Sensor Overlaid with a Crystalline-Selenium Multiplication Layer,"ITE Trans. on MTA, Vol. 8, No. 4, pp. 280-288, 2020.

上述した従来技術に係る画素の場合、撮像素子出力の信号対ノイズの比を改善することが要求されており、そのためには光電変換層兼電荷増倍層のアバランシェ増倍作用の発生条件下における信号対ノイズの比を改善することが肝要である。

本発明は上記事情に鑑みなされたものであり、光電変換層兼電荷増倍層積層型の３トランジスタ型の各画素において、アバランシェ増倍作用の発生条件下における信号対ノイズの比を改善し得る固体撮像素子および撮像装置を提供することを目的とするものである。

本発明に係る第１の固体撮像素子は、
画素回路上に配設した、光電変換層兼電荷増倍層を含む積層体からなる光電変換手段を備えたＣＭＯＳ型の固体撮像素子であって、
前記光電変換手段で発生した信号電荷を信号電圧へ変換する浮遊拡散容量を備え、
該浮遊拡散容量は、基板上に設けられたウエル内に配するように構成され、
前記浮遊拡散容量はｎ型半導体により構成され、前記ウエルはｐ型半導体により構成され、前記基板の導電型はｎ型またはｐ型により構成され、画素電極が前記浮遊拡散容量に接続された構成とされ、
前記光電変換手段は、電子注入阻止層、光電変換層兼電荷増倍層、正孔注入阻止層、および膜電極の各層をこの順に前記画素電極上に積層されてなり、
該膜電極には、前記画素電極へのリセット電圧に対して正の電圧を印加し、光電変換により発生した電子正孔対のうち正孔を前記光電変換手段の走行キャリアとして用いるように構成され、
前記光電変換層兼電荷増倍層の不純物濃度を１×１０^１６ｃｍ^－３以下となるように構成されたことを特徴とするものである。

また、本発明に係る第２の固体撮像素子は、
画素回路上に配設した、光電変換層兼電荷増倍層を含む積層体からなる光電変換手段を備えたＣＭＯＳ型の固体撮像素子であって、
前記光電変換手段で発生した信号電荷を信号電圧へ変換する浮遊拡散容量を備え、
該浮遊拡散容量は、基板上に設けられたウエル内に配するように構成され、
前記浮遊拡散容量はｐ型半導体により構成され、前記ウエルはｎ型半導体により構成され、前記基板の導電型はｐ型またはｎ型により構成され、画素電極が前記浮遊拡散容量に接続された構成とされ、
前記光電変換手段は、正孔注入阻止層、光電変換層兼電荷増倍層、電子注入阻止層、および膜電極の各層をこの順に前記画素電極上に積層されてなり、
該膜電極には、前記画素電極へのリセット電圧に対して負の電圧を印加し、光電変換により発生した電子正孔対のうち電子を前記光電変換手段の走行キャリアとして用いるように構成され、
前記光電変換層兼電荷増倍層の不純物濃度を１×１０^１６ｃｍ^－３以下となるように構成されたことを特徴とするものである。

また、前記画素回路が、前記浮遊拡散容量とリセット電源の間に配置されたリセットトランジスタと、前記浮遊拡散容量と接続されたゲート電極を備えたソースフォロアアンプトランジスタと、画素を選択するための駆動波形が入力されるゲート電極を備えた選択トランジスタと、の３つのトランジスタを備えたことが好ましい。

また、本発明の撮像装置は、
上述したいずれかに記載の固体撮像素子を備え、この固体撮像素子により得られた画像情報を出力する手段を備えたことを特徴とするものである。

本発明に係る第１の固体撮像素子およびこれを用いた撮像装置においては、浮遊拡散容量の導電型はｎ型であり、ウエルの導電型はｐ型であるように構成され、基板の導電型はｎ型またはｐ型により構成され、光電変換層兼電荷増倍層の不純物濃度を１×１０^１６ｃｍ^－３以下であるように構成され、光電変換層兼電荷増倍層において光電変換により発生した電子正孔対のうち正孔を走行キャリアとして用いるように構成され、膜電極には画素電極を基準として正の電圧を印加している。

また、本発明に係る第２の固体撮像素子およびこれを用いた撮像装置においては、浮遊拡散容量の導電型はｐ型であり、ウエルの導電型はｎ型であるように構成され、基板の導電型はｐ型またはｎ型により構成され、光電変換層兼電荷増倍層の不純物濃度を、１×１０^１６ｃｍ^－３以下であるように構成され、光電変換層兼電荷増倍層において光電変換により発生した電子正孔対のうち電子を走行キャリアとして用いるように構成され、膜電極には、画素電極を基準として負の電圧を印加している。

上述した第１および第２の固体撮像素子およびこれを用いた撮像装置においては、膜電極にはアバランシェ増倍を発生させるために必要な電圧を印加した状態となっており、光電変換層兼電荷増倍層は空乏化しているためキャリアは移動して不在となっている。光電変換層兼電荷増倍層には位置が固定された空間電荷が存在している状態であり、不純物濃度が１×１０^１６ｃｍ^－３以下と低いため空間電荷の電荷量が小さい。したがって、電界強度は膜内での変化が乏しく、バンド図の傾きはほぼ均一である。光電変換により発生した電子正孔対のうち、第１の固体撮像素子では正孔が、また第２の固体撮像素子では電子が、各々膜内の走行キャリアとして移動する。光電変換により生成されるキャリアの量が飽和した電流値を基準値として、アバランシェ増倍により信号電流値が基準値の１０倍になる電圧値において信号電流値と暗電流値を導出し、信号電流対暗電流ショットノイズの比の値を計算し、光電変換層兼電荷増倍層の不純物濃度が１×１０^１６ｃｍ^－３以下となるように低く設定することで、信号電流対暗電流ショットノイズの比の値を向上させることができる。

したがって、光電変換層兼電荷増倍層の不純物濃度を１×１０^１６ｃｍ^－３以下に設定することにより、撮像素子の出力の信号対ノイズの比を向上させることができる。

本発明の実施形態に係る固体撮像素子の構成を模式的に示す図である。 実施形態に係る光電変換層兼電荷増倍層を備えた固体撮像素子における、３トランジスタ型画素回路の等価回路を示す回路図である。 実施形態に係る固体撮像素子において、信号読出しを行った場合における画素回路へ入力される信号のタイムチャートを示すものである。 実施形態に係る固体撮像素子において、図３に示す信号のタイムチャートの（ａ）、（ｂ）、（ｃ）、（ｄ）各タイミングにおけるエネルギーバンドを示す模式図である。 実施形態に係る固体撮像素子の画素部の断面模式図である。 図５のＡ－Ａ′線断面におけるバンド図であって、リセット時の状態を示す図である。 図６に示す実施形態の固体撮像素子の光電変換層兼電荷増倍層における電圧印加時の電位と表面からの深さの関係の図であり、光電変換層兼電荷増倍層の不純物濃度を変化させた場合について比較して示すものである。 図７に示す実施形態の固体撮像素子の光電変換層兼電荷増倍層における電圧印加時の電位と表面からの深さの関係と、電界強度と表面からの深さの関係を重ねて示す図である。 図７に示す実施形態の固体撮像素子の光電変換層兼電荷増倍層における電圧印加時の電位と表面からの深さの関係と、入射光照射時のキャリア生成率と表面からの深さの関係を重ねて示す図である。 図７に示す実施形態の固体撮像素子の光電変換層兼電荷増倍層における印加電圧と電流密度の関係を示す図である。 図１０に示す実施形態の固体撮像素子の光電変換層兼電荷増倍層における印加電圧と電流密度の関係において、信号電流が飽和電流量の１０倍になる電圧値における信号電流値と暗電流値から信号電流対暗電流ショットノイズの比の値を算出し、不純物濃度との関係を示す図である。 図１１に示す不純物濃度と信号電流対暗電流ショットノイズの比の関係について関連する数値をまとめた図である。

以下、本発明の実施形態に係る固体撮像素子およびそれを用いた撮像装置について、図面を参照しながら説明する。
本実施形態においては、光電変換膜（請求項においては「光電変換手段」と表現する）のキャリアを正孔とし、浮遊拡散容量はｎ型とし、ウエルはｐ型とし、基板はｐ型（ｎ型とすることも可能である）とした例を示している。
ここで、本実施形態における光電変換膜（３２０：図５を参照）は、光電変換層兼電荷増倍層（３０５：図５を参照）を含む複数の層を積層した積層体からなる。
また、本実施形態の固体撮像素子としては、光電変換膜のキャリアを電子とし、浮遊拡散容量はｐ型とし、ウエルはｎ型とし、基板はｐ型またはｎ型とした場合についても同様の作用を奏することができる。

（実施形態）
図１は、本実施形態の固体撮像素子の前提となる単位画素の画素アレイ１０１を示すものであり、具体的にはＣＭＯＳ型固体撮像素子１００のシステム構成図である。ＣＭＯＳ型固体撮像素子１００は、光電変換素子を含む単位画素１０２がアレイ状に２次元配列され、画素駆動配線１０３、垂直信号線１０４と接続している画素アレイ１０１を有するとともに、周辺回路として、列並列信号処理回路１０５、出力回路１０６、タイミング制御回路１０７、水平走査回路１０８、垂直走査回路１０９から構成されている。なお、列並列信号処理回路１０５は、アナログデジタル変換回路（ＡＤＣ）を含む構成となっている。

ここで、列並列信号処理回路１０５および水平走査回路１０８が、図１中の上方および下方に配されているのは、片側に配された場合に比べ、列並列信号処理回路１０５のレイアウト幅を単位画素幅の２倍にしつつ、単位画素１列あたり１個の列並列信号処理回路を配置することができるという理由からである。

なお、本発明の実施形態に係る撮像装置は、例えば図１に示す固体撮像素子１００を備え、さらに、例えば出力回路１０６からの信号を、そのまま、または所望の信号形態に変換して外部に出力する信号出力部を備えた装置であり、例えば、カメラやセンサ等を含む広義の撮像装置である。

図２は、本実施形態に係る固体撮像素子に用いられる、単位画素１０２の等価回路図を示すものである。図２に示す本実施形態に係る単位画素１０２の等価回路は、光電変換膜（ＰＬ）２２０から信号電荷を読み出す画素回路が、ｎ型浮遊拡散容量（ＦＤ）２１３、リセットトランジスタ（ＲＴ）２１４、ソースフォロアアンプトランジスタ（ＳＦ）２１５、選択トランジスタ（ＳＬ）２１６、画素出力（ＯＵＴ）２１７、ソースフォロアアンプトランジスタ電源（ＳＦＶＤＤ）２２２、リセットトランジスタ電源（ＲＴＶＤＤ）２２３から構成されたｎＭＯＳ３トランジスタ型の単位画素１０２の回路構成とされている。

図２に示すように、光電変換膜（ＰＬ）２２０は、下部電極がビア（ＶＩＡ）２２７を通してｎ型浮遊拡散容量（ＦＤ）２１３に接続される。ｎ型浮遊拡散容量（ＦＤ）２１３をリセットするリセットトランジスタ（ＲＴ）２１４がｎ型浮遊拡散容量（ＦＤ）２１３とリセットトランジスタ電源（ＲＴＶＤＤ）２２３との間に接続される。ｎ型浮遊拡散容量（ＦＤ）２１３はソースフォロアアンプトランジスタ（ＳＦ）２１５のゲート電極に接続される。ソースフォロアアンプトランジスタ（ＳＦ）２１５と選択トランジスタ（ＳＬ）２１６がソースフォロアアンプトランジスタ電源（ＳＦＶＤＤ）２２２と画素出力（ＯＵＴ）２１７の間に接続される。
なお、図２はｎＭＯＳ３トランジスタ型の単位画素１０２の画素回路を示すものであるが、付加的な機能としてフィードバックリセット機能を備えた回路構成としてもよい。

図３に、本実施形態に係る単位画素１０２の画素回路における入力信号のタイムチャートを示す。具体的には、選択トランジスタ（ＳＬ）２１６およびｎ型浮遊拡散容量リセットトランジスタ（ＲＴ）２１４の入力信号のタイムチャートを示す。
また、これらのラベルの後の（１）、（２）、（ｎ）等の符号は、図１における画素アレイ１０１の何行目の単位画素であるのかを表している。また、アナログデジタル変換回路（ＡＤＣ）のサンプリングタイミングのタイムチャートを示すものである。また、デジタル相関二重サンプリング回路（ＤＣＤＳ）でリセットノイズを低減する演算について示すものである。
図４に、図３の各タイミング（ａ）、（ｂ）、（ｃ）、（ｄ）におけるエネルギーバンド模式図を示す。

図３と図４における（ａ）のタイミングは、電荷蓄積時であることを示すものである。光電変換膜（ＰＬ）２２０の上部電極（膜電極）に、リセットトランジスタ電源（ＲＴＶＤＤ）２２３の電圧を基準として正電圧を加えており、光電変換膜（ＰＬ）２２０で信号電荷の正孔が発生し、光電変換膜（ＰＬ）２２０からＶＩＡ２２７を経てｎ型浮遊拡散容量（ＦＤ）２１３に信号電荷の正孔が移動し、ｎ型浮遊拡散容量（ＦＤ）２１３で信号電荷の正孔が蓄積され、電位が大きくなる。

（ｂ）のタイミングでは、選択トランジスタ（ＳＬ）２１６がオンになり当該画素が選択され、ｎ型浮遊拡散容量（ＦＤ）２１３に蓄積された信号電荷が読み出されて、アナログデジタル変換回路（ＡＤＣ）においてアナログ値からデジタル値へ変換される。
（ｃ）のタイミングでは、リセットトランジスタ（ＲＴ）２１４がオンになり、ｎ型浮遊拡散容量（ＦＤ）２１３がリセットトランジスタ電源（ＲＴＶＤＤ）２２３の電圧値にリセットされる。
（ｄ）のタイミングでは、リセットトランジスタ（ＲＴ）２１４がオフになる。また、ｎ型浮遊拡散容量（ＦＤ）２１３に混入したリセットノイズが読み出されて、アナログデジタル変換回路（ＡＤＣ）においてアナログ値からデジタル値へ変換される。

図３においてＭ－１フレームの１行目の単位画素１０２のリセット後、リセットノイズの値が読み出される。Ｍフレームの１行目の読み出しまでが１回の蓄積時間になる。その後、単位画素１０２が選択されて、リセットノイズが重畳された信号がアナログデジタル変換されて読み出される。このＭフレーム１行目のリセットノイズが重畳された信号がアナログデジタル変換された値と、Ｍ－１フレーム１行目のリセットノイズがアナログデジタル変換された値とでは、リセットノイズが同じものであるので、センサ外部でのデジタル相関二重サンプリング処理により、リセットノイズが相殺されて、信号のみを分離して抽出することができる（特開２０１５－１６７３４３号公報を参照）。

図５に、本実施形態に係る固体撮像素子の画素構造の断面模式図を示す。この固体撮像素子は、画素回路上に光電変換膜３２０を積層してなる。
光電変換膜３２０は、電子注入阻止層（厚みは例えば２０ｎｍ）３０７、光電変換層兼電荷増倍層（厚みは例えば３００ｎｍ）３０５、正孔注入阻止層（厚みは例えば２０ｎｍ）３０４、およびＩＴＯ層からなる膜電極（厚みは例えば３０ｎｍ）３０６が、この順に積層された構造とされている。
また、画素回路は、ｐ型基板３０１上にｐ型ウエル３０２を形成し、ｐ型ウエル３０２内にｎ型ＭＯＳトランジスタ部を形成することで構成される。なお、画素電極３０３はｎ型浮遊拡散容量３１３と電気的に接続されている。ｎ型浮遊拡散容量３１３とリセットトランジスタ電源３２３の間にリセットトランジスタ３１４のゲート電極が接続されている。また、ｐ型基板３０１と画素電極３０３の間には絶縁層３０９が設けられている。

図６は、図５のＡ－Ａ′線断面におけるバンド図であって、リセット時の状態を示すものである。
図６のバンド図は画素内部の状態を示す相対的な電位図であり、正孔注入阻止層３０４、光電変換層兼電荷増倍層３０５、電子注入阻止層３０７、およびｎ型浮遊拡散容量３１３とｐ型基板３０１（シリコン半導体材料）に対しては、伝導帯下端と価電子帯上端が表されている。
また、画素電極３０３とｎ型浮遊拡散容量３１３間の電位は２．３Ｖであり、ｎ型浮遊拡散容量３１３をリセットした状態におけるリセット電圧である。膜電極（ＩＴＯ層）３０６の電位は１５．３Ｖであり、画素電極３０３のリセット電圧を基準として＋１３.０Ｖが印加されており、膜内の走行キャリアは正孔となっている。

膜電極３０６と光電変換層兼電荷増倍層３０５の間に正孔注入阻止層３０４を入れることにより、膜電極３０６から光電変換層兼電荷増倍層３０５へ正孔が注入されることを阻止している。画素電極３０３と光電変換層兼電荷増倍層３０５の間に電子注入阻止層３０７を入れることにより、画素電極３０３から光電変換層兼電荷増倍層３０５へ電子が注入されることを阻止している。画素電極３０３とｐ型基板３０１の間にｎ型浮遊拡散容量３１３を配置することにより、画素電極３０３からｐ型基板３０１へ電子が移動することを阻止している。

以下、本実施形態における信号電流対暗電流ショットノイズの比の値を改善する手法について説明する。
図７を用いて本実施形態の構成について説明する。電子注入阻止層３０７、光電変換層兼電荷増倍層３０５、正孔注入阻止層３０４、および膜電極３０６の各層をこの順に画素電極３０３上に積層した構造において、膜電極３０６に電圧を１５Ｖ印加した場合のバンド模式図である。

光電変換層兼電荷増倍層３０５の不純物濃度を３種類変化させた場合について示している。不純物濃度が１×１０^１５ｃｍ^－３におけるバンド図の傾きが光電変換層兼電荷増倍層３０５内でほぼ均一であり、不純物濃度が１×１０^１６ｃｍ^－３におけるバンド図の傾きは、１×１０^１５ｃｍ^－３におけるバンド図と略同様であるが、不純物濃度が１×１０^１７ｃｍ^－３におけるバンド図の傾きは光電変換層兼電荷増倍層３０５内で不均一であり、図７に示すように、上に凸の形状をなしている。

すなわち、不純物が１×１０^１７ｃｍ^－３の場合における電位は、表面からの深さに比例せず、表面からの深さが５０nmから２００nmの範囲においては、表面から深さの変化に応じた電位の変化が大きく（バンド図の傾きが大きく）、逆に表面からの深さが２００nmから３５０nmの範囲においては、表面からの深さの変化に応じた電位の変化が小さく（バンド図の傾きが小さく）なる。
なお、図中のグラフを特定する記載においては、簡便のため、不純物が１×１０^Ｎｃｍ^－３である場合には、１ＥＮｃｍ^－３と記載するものとする（図８-１０、図１２において同じ）。

図８に、図７で示すバンド図における電界強度と表面からの深さの関係を表すグラフを示す。なお、理解が容易となるように、図７に示すバンド図を図８に転記しておく。
図７に示すバンド図の傾きが電界強度の大きさを表す。
したがって、不純物濃度が１×１０^１５ｃｍ^－３における電界強度は光電変換層兼電荷増倍層３０５内で、深さ方向にほぼ均一である。また、不純物濃度が１×１０^１６ｃｍ^－３における電界強度の変化は、不純物濃度が１×１０^１５ｃｍ^－３における電界強度の変化と略同様である。
一方、不純物濃度が１×１０^１７ｃｍ^－３における電界強度は、光電変換層兼電荷増倍層３０５内で、深さ方向に不均一となっており、表面からの深さが５０ｎｍから２００ｎｍの範囲においては電界強度が大きく、表面からの深さが２００ｎｍから３５０ｎｍの範囲においては電界強度が小さくなるように変化する。

図９では、強度が２．５μＷ／ｃｍ^２、波長が５５０ｎｍの光を、正孔注入阻止層３０４側から入射させた場合の光電変換による電子正孔対の生成率の曲線を、図７のバンド図に重ねて示す。なお、正孔注入阻止層３０４はバンドギャップが大きいため、波長５５０ｎｍの光を吸収しない。光電変換層兼電荷増倍層３０５では光を吸収し、下式（１）によって表される電子正孔対が生成される。

光照射時は上式（１）によって表される電子正孔対が生成され、これが信号電流となる。

一方、暗時は上式（１）によって表される電子正孔対は生成されず、Ｓｈｏｃｋｌｅｙ－Ｒｅａｄ－Ｈａｌｌモデルの生成再結合の電子と正孔が生成され、これが暗電流となる。
不純物濃度が１×１０^１５ｃｍ^－３の場合においては、電界強度が光電変換層兼電荷増倍層３０５内で、深さ方向にほぼ均一であるため、暗電流の生成は一様である。また、不純物濃度が１×１０^１６ｃｍ^－３の場合においても、不純物濃度が１×１０^１５ｃｍ^－３の場合と同様に、電界強度は光電変換層兼電荷増倍層３０５内で、深さ方向に大略均一であるため、暗電流の生成は概ね一様である。
これに対して、不純物濃度が１×１０^１７ｃｍ^－３の場合では、深さが浅い領域で電界強度が大きいため暗電流の発生が多くなってしまい、アバランシェ効果により暗電流の急激な増加が生じる。このため、不純物濃度が１×１０^１７ｃｍ^－３の場合では、不純物濃度が１×１０^１５ｃｍ^－３や１×１０^１６ｃｍ^－３の場合に比べて暗電流が大幅に増加する。

図１０は、図９に示すようにして光を照射し電子正孔対を生成させた場合と、暗時の場合における、電流密度と印加電圧の関係を示す。ここで電流密度の単位は、画素面積を３．２μｍ角とし、フレーム周波数を６０Ｈｚとした場合に、１画素、１フレームあたりに発生する電気素量の個数としている。
図１０に示すように、印加電圧が低い場合に電流密度が飽和しており、この飽和時の電流密度を基準として信号電流値が１０倍に増加した時の電圧値における信号電流値と暗電流値を導出している。

図１１では、図１０で導出した信号電流値と暗電流値から、下式（２）を用いて信号電流対暗電流ショットノイズの比の値を計算し、不純物濃度との関係について示している。
信号電流対暗電流ショットノイズの比の値＝信号電流／√（暗電流） ……（２）
なお、図１１において、信号電流対暗電流ショットノイズの比の値は任意単位（a.u.）で表される。
図１１に示すように、不純物濃度が１×１０^１６ｃｍ^－３付近において、信号電流対暗電流ショットノイズの比の値が大きく変化する。
すなわち、不純物濃度が１×１０^１６ｃｍ^－３以下であれば、信号電流対暗電流ショットノイズの比の値の変化は小さいが、不純物濃度が１×１０^１６ｃｍ^－３を超えると、不純物濃度の増加に応じて信号電流対暗電流ショットノイズの比の値が急激に低下してしまう。

図１２は、不純物濃度を、１×１０^１５ｃｍ^－３、１×１０^１６ｃｍ^－３、１×１０^１７ｃｍ^－３の各々とした場合における、１Ｖの時の飽和電流値、飽和電流値の１０倍の信号電流値、信号電流値が飽和電流値の１０倍になる電圧値、該１０倍になる電圧値における暗電流値、および信号電流対暗電流ショットノイズの比の値を示す。
図１１および図１２に示すように、不純物濃度が低い方が信号電流対暗電流ショットノイズの比が良好であるが、不純物濃度が１×１０^１６ｃｍ^－３以下であれば、信号電流対暗電流ショットノイズが大きくは変化していない。したがって、不純物濃度を１×１０^１６ｃｍ^－３以下に設定することで、撮像素子出力の信号対ノイズの比を良好な値とすることができる。

本発明に係る固体撮像素子および撮像装置としては、上記実施形態に替えて、種々の態様を採用することが可能である。
例えば、上述した実施形態の固体撮像素子の光電変換膜は、電子注入阻止層、光電変換層兼電荷増倍層、正孔注入阻止層の各層、および膜電極をこの順に積層されてなるように構成されているが、これら各層の間に他の層を挿入するようにしてもよい。例えば、独立した、電子輸送層や正孔輸送層を上記層間に別途挿入するようにしてもよい。また、光電変換層兼電荷増倍層は、光電変換層と電荷増倍層の２つの層に分離してもよい。また、別の電子注入阻止層や正孔注入阻止層を別途挿入するようにしてもよい。また、電子注入阻止層と正孔注入阻止層は光電変換層兼電荷増倍層と別の材料とされていてもよいし、ドープする不純物を変更した同じ材料で構成してもよい。
また、上記実施形態の固体撮像素子の光電変換膜は、特定の波長の光を吸収することにより、波長選択性の機能を有していてもよい。

１００ ＣＭＯＳ型固体撮像素子
１０１ 画素アレイ
１０２ 単位画素
１０３ 画素駆動配線
１０４ 垂直信号線
１０５ 列並列信号処理回路
１０６ 出力回路
１０７ タイミング制御回路
１０８ 水平走査回路
１０９ 垂直走査回路
２１３、３１３ ｎ型浮遊拡散容量（ＦＤ）
２１４、３１４ リセットトランジスタ（ＲＴ）
２１５ ソースフォロアアンプトランジスタ（ＳＦ）
２１６ 選択トランジスタ（ＳＬ）
２１７ 画素出力（ＯＵＴ）
２２０、３２０ 光電変換膜（ＰＬ）
２２２ ソースフォロアアンプトランジスタ電源（ＳＦＶＤＤ）
２２３、３２３ リセットトランジスタ電源（ＲＴＶＤＤ）
２２７ ビア（ＶＩＡ）
３０１ ｐ型基板
３０２ ｐ型ウエル
３０３ 画素電極
３０４ 正孔注入阻止層
３０５ 光電変換層兼電荷増倍層
３０６ 膜電極
３０７ 電子注入阻止層
３０９ 絶縁層
ＤＣＤＳ デジタル相関二重サンプリング回路

Claims (4)

1. 画素回路上に配設した、光電変換層兼電荷増倍層を含む積層体からなる光電変換手段を備えたＣＭＯＳ型の固体撮像素子であって、
   前記光電変換手段で発生した信号電荷を信号電圧へ変換する浮遊拡散容量を備え、
   該浮遊拡散容量は、基板上に設けられたウエル内に配するように構成され、
   前記浮遊拡散容量はｎ型半導体により構成され、前記ウエルはｐ型半導体により構成され、前記基板の導電型はｎ型またはｐ型により構成され、画素電極が前記浮遊拡散容量に接続された構成とされ、
   前記光電変換手段は、電子注入阻止層、光電変換層兼電荷増倍層、正孔注入阻止層、および膜電極の各層をこの順に前記画素電極上に積層されてなり、
   該膜電極には、前記画素電極へのリセット電圧に対して正の電圧を印加し、光電変換により発生した電子正孔対のうち正孔を前記光電変換手段の走行キャリアとして用いるように構成され、
   前記光電変換層兼電荷増倍層の不純物濃度を１×１０^１６ｃｍ^－３以下となるように構成されたことを特徴とする固体撮像素子。
2. 画素回路上に配設した、光電変換層兼電荷増倍層を含む積層体からなる光電変換手段を備えたＣＭＯＳ型の固体撮像素子であって、
   前記光電変換手段で発生した信号電荷を信号電圧へ変換する浮遊拡散容量を備え、
   該浮遊拡散容量は、基板上に設けられたウエル内に配するように構成され、
   前記浮遊拡散容量はｐ型半導体により構成され、前記ウエルはｎ型半導体により構成され、前記基板の導電型はｐ型またはｎ型により構成され、画素電極が前記浮遊拡散容量に接続された構成とされ、
   前記光電変換手段は、正孔注入阻止層、光電変換層兼電荷増倍層、電子注入阻止層、および膜電極の各層をこの順に前記画素電極上に積層されてなり、
   該膜電極には、前記画素電極へのリセット電圧に対して負の電圧を印加し、光電変換により発生した電子正孔対のうち電子を前記光電変換手段の走行キャリアとして用いるように構成され、
   前記光電変換層兼電荷増倍層の不純物濃度を１×１０^１６ｃｍ^－３以下となるように構成されたことを特徴とする固体撮像素子。
3. 前記画素回路が、前記浮遊拡散容量とリセット電源の間に配置されたリセットトランジスタと、前記浮遊拡散容量と接続されたゲート電極を備えたソースフォロアアンプトランジスタと、画素を選択するための駆動波形が入力されるゲート電極を備えた選択トランジスタと、の３つのトランジスタを備えたことを特徴とする請求項１または２に記載の固体撮像素子。
4. 請求項１～３のうちいずれか１項に記載の固体撮像素子を備え、この固体撮像素子により得られた画像情報を出力する手段を備えたことを特徴とする撮像装置。
   

Images