JP2023087907A - 半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2023087907A
JP2023087907A JP2021202458A JP2021202458A JP2023087907A JP 2023087907 A JP2023087907 A JP 2023087907A JP 2021202458 A JP2021202458 A JP 2021202458A JP 2021202458 A JP2021202458 A JP 2021202458A JP 2023087907 A JP2023087907 A JP 2023087907A
Authority
JP
Japan
Prior art keywords
film
substrate
thermal expansion
coefficient
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021202458A
Other languages
English (en)
Inventor
葵 鈴木
Aoi Suzuki
拓郎 大久保
Takuro Okubo
知之 竹石
Tomoyuki Takeishi
愛 森
Ai Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021202458A priority Critical patent/JP2023087907A/ja
Priority to CN202210978416.5A priority patent/CN116314035A/zh
Priority to TW111130942A priority patent/TWI837774B/zh
Priority to US17/902,692 priority patent/US20230187255A1/en
Publication of JP2023087907A publication Critical patent/JP2023087907A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02079—Cleaning for reclaiming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0843—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】一つの実施形態は、基板の剥離が適切に行われることに適した半導体装置、及び半導体装置の製造方法を提供することを目的とする。【解決手段】一つの実施形態によれば、基板と第１の膜と第２の膜と第３の膜とを有する半導体装置が提供される。第１の膜は、基板の主面側に配される。第２の膜は、第１の膜を間にして基板の反対側に配される。第２の膜は、主面が第１の膜の主面に接触する。第３の膜は、第２の膜を間にして第１の膜の反対側に配される。第３の膜における基板側の主面は、２次元的に分布する凸部又は凹部を有する。第３の膜における基板と反対側の主面は、平坦である。第２の膜の赤外光の吸収率は、第３の膜の赤外光の吸収率より大きい。第３の膜の熱膨張係数は、第２の膜の熱膨張係数と異なる。【選択図】図１

Description

本実施形態は、半導体装置、及び半導体装置の製造方法に関する。
半導体装置を製造する際に、２つの基板を接合し、その後、２つの基板のうち一方の基板を剥離することがある。この基板の剥離が適切に行われることが望まれる。
特許第５７２５４３０号公報 国際公開第２０１４／１６３１８８号 国際公開第２０１５／１５６３８１号 国際公開第２０１３／０５８２２２号 国際公開第２０１４／０１７３６９号 国際公開第２０１９／００４４６９号
一つの実施形態は、基板の剥離が適切に行われることに適した半導体装置、及び半導体装置の製造方法を提供することを目的とする。
一つの実施形態によれば、基板と第１の膜と第２の膜と第３の膜とを有する半導体装置が提供される。第１の膜は、基板の主面側に配される。第２の膜は、第１の膜を間にして基板の反対側に配される。第２の膜は、主面が第１の膜の主面に接触する。第３の膜は、第２の膜を間にして第１の膜の反対側に配される。第３の膜における基板側の主面は、２次元的に分布する凸部又は凹部を有する。第３の膜における基板と反対側の主面は、平坦である。第２の膜の赤外光の吸収率は、第３の膜の赤外光の吸収率より大きい。第３の膜の熱膨張係数は、第２の膜の熱膨張係数と異なる。
実施形態にかかる半導体装置の構成を示す断面図。 実施形態にかかる半導体装置の製造方法を示すフローチャート。 実施形態にかかる半導体装置の製造方法を示す断面図。 実施形態にかかる半導体装置の製造方法を示す断面図。 実施形態にかかる半導体装置の製造方法を示す断面図。 実施形態にかかる半導体装置の製造方法を示す断面図。 実施形態にかかる半導体装置の製造方法を示す断面図。 実施形態にかかる半導体装置の製造方法を示す平面図。 実施形態にかかる半導体装置の製造方法を示す断面図。 実施形態の第１の変形例にかかる半導体装置の製造方法を示す断面図。 実施形態の第１の変形例にかかる半導体装置の製造方法を示す断面図。 実施形態の第２の変形例にかかる半導体装置の製造方法を示す断面図。 実施形態の第２の変形例にかかる半導体装置の製造方法を示す断面図。 実施形態の第３の変形例にかかる半導体装置の製造方法を示す断面図。 実施形態の第３の変形例にかかる半導体装置の製造方法を示す断面図。 実施形態の第３の変形例にかかる半導体装置の製造方法を示す断面図。 実施形態の第４の変形例にかかる半導体装置の構成を示す断面図。 実施形態の第４の変形例にかかる半導体装置の製造方法を示す断面図。 実施形態の第４の変形例にかかる半導体装置の製造方法を示す断面図。
以下に添付図面を参照して、実施形態にかかる半導体装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
（実施形態）
実施形態にかかる半導体装置は、２つの基板の接合で形成されるが、接合後に除去される基板が再利用されることに適した構造を有する。２つの基板の接合は、２つの基板の貼り合わせとも呼ばれる。
例えば、半導体装置１は、図１に示すように構成される。図１は、半導体装置１の構成を示す断面図である。以下では、基板２の主面２ａに垂直な方向をＺ方向とし、Ｚ方向に垂直な面内で互いに直行する２方向をＸ方向及びＹ方向とする。
半導体装置１は、図１に示すように、基板２、膜３、膜４、膜５を有する。基板２は、ＸＹ方向に延びた板形状を有する。基板２は、＋Ｚ側に主面２ａを有し、－Ｚ側に主面２ｂを有する。主面２ａ及び主面２ｂは、それぞれ、ＸＹ方向に延びる。基板２は、半導体（例えば、シリコン）を主成分とする材料で形成される。
膜３は、基板２の＋Ｚ側（主面２ａ側）に配される。膜３は、主面２ａに沿ってＸＹ方向に延びる。膜３は、＋Ｚ側に主面３ａを有し、－Ｚ側に主面３ｂを有する。主面３ａおよび主面３ｂは、それぞれ、ＸＹ方向に概ね平坦に延びる。膜３は、絶縁物を主成分とする材料で形成されてもよく、半導体酸化物（例えば、酸化シリコン）を主成分とする材料で形成されてもよい。
図１では、簡略化のため、膜３が基板２の主面２ａを覆う構成が例示されるが、膜３と基板２との間には、他の膜が介在していてもよい。例えば、膜３と基板２との間において、導電層と絶縁層とが繰り返し積層された積層体が配され、その積層体内を半導体膜がＺ方向に延びることで、３次元的なメモリセルアレイが構成されてもよい。
膜４は、膜３を間にして基板２の反対側に配される。膜４は、基板２、膜３の＋Ｚ側に配される。膜４は、主面２ａに沿ってＸＹ方向に延びる。膜４は、＋Ｚ側に主面４ａを有し、－Ｚ側に主面４ｂを有する。主面４ａおよび主面４ｂは、それぞれ、ＸＹ方向に延びる。膜４は、赤外光の吸収率が基板２及び膜５より大きい任意の材料で形成され得る。膜４は、膜４がレーザー吸収層として機能するのに適したレーザー波長（好ましくは１１１７ｎｍ以上、より好ましくは９３００ｎｍ近傍又は１０６００ｎｍ近傍など）の吸収率が基板２及び膜５より大きい任意の材料で形成されてもよい。膜４は、絶縁物を主成分とする材料で形成されてもよく、半導体酸化物（例えば、酸化シリコン）を主成分とする材料で形成されてもよい。
主面３ａ及び主面４ｂは、それぞれＸＹ方向に平坦に延び、互いに接触している。膜３の主面３ａの原子と膜４の主面４ｂの原子とは、水素結合又は共有結合で結合されていてもよい。半導体装置１は、後述のように２つの基板の接合で形成されるが、主面３ａ及び主面４ｂが接合面となる。
膜５は、膜４を間にして膜３の反対側に配される。膜５は、基板２、膜３、膜４の＋Ｚ側に配される。膜５は、主面２ａに沿ってＸＹ方向に延びる。膜５は、＋Ｚ側に主面５ａを有し、－Ｚ側に主面５ｂを有する。主面５ａおよび主面５ｂは、それぞれ、ＸＹ方向に延びる。主面５ａは、ＸＹ方向に平坦に延びる。
膜５は、赤外光の吸収率が膜４より小さく且つ熱膨張係数が膜４の熱膨張係数より大きい任意の材料で形成され得る。膜５は、膜４がレーザー吸収層として機能するのに適したレーザー波長（好ましくは１１１７ｎｍ以上、より好ましくは９３００ｎｍ近傍又は１０６００ｎｍ近傍など）の吸収率が膜４より小さく且つ熱膨張係数が膜４の熱膨張係数より大きい任意の材料で形成され得る。
なお、膜５の熱膨張係数は、半導体装置１の製造工程で膜５の＋Ｚ側に配される基板１００（図３（ｆ）参照）の熱膨張係数より大きい。ただし、基板１００は半導体装置１の構造に残らないため、基板１００が基板２と同じ材料で形成される場合、膜５の熱膨張係数を基板２の熱膨張係数より大きくすることで、間接的に、膜５の熱膨張係数を基板１００の熱膨張係数より大きくすることができる。
膜４が膜５の主面５ｂを覆う場合、膜５は、赤外光の吸収率が膜４より小さく且つ熱膨張係数が膜４より大きい任意の材料で形成され得る。膜５は、膜４がレーザー吸収層として機能するのに適したレーザー波長（好ましくは１１１７ｎｍ以上、より好ましくは９３００ｎｍ近傍又は１０６００ｎｍ近傍など）の吸収率が膜４より小さく且つ熱膨張係数が膜４より大きい任意の材料で形成され得る。膜５は、半導体の多結晶材（例えば、多結晶シリコン）を主成分とする材料で形成されてもよいし、半導体のアモルファス材（例えば、アモルファスシリコン）を主成分とする材料で形成されてもよい。
膜４が膜５の主面５ｂを覆う場合、主面４ａ及び主面５ｂは、それぞれ、２次元的に分布する凸部又は凹部（図８参照）を有する。主面４ａは、平坦面４ａ１と複数の凹部４ａ２とを有する。平坦面４ａ１は、ＸＹ方向に延び、主面４ａの主要部を構成する。凹部４ａ２は、平坦面４ａ１から膜４の内側（－Ｚ側）へ凹んでいる。主面５ｂは、平坦面５ｂ１と複数の凸部５ｂ２とを有する。平坦面５ｂ１は、ＸＹ方向に延び、主面５ｂの主要部を構成する。複数の凸部５ｂ２は、ＸＹ方向に互いに離間して配されている。凸部５ｂ２は、凹部４ａ２に対応して、平坦面５ｂ１から膜５の外側（－Ｚ側）へ突出している。
図１では、簡略化のため、膜４が膜５の主面５ｂを覆う構成が例示されるが、膜４と膜５との間には、ある程度熱伝導性を有する膜であれば、他の膜が介在していてもよい。例えば、膜４と膜５との間において、半導体層、導電層、絶縁層などが積層され、ＣＭＯＳ構造が形成されることで、メモリセルアレイを制御するための制御回路が構成されてもよい。その場合、他の膜における膜５の主面５ｂを覆う主面が、図１に示す主面４ａに相当する２次元的に分布する凹部を有していてもよい。
なお、後述するように、半導体装置１の製造工程で膜４がレーザー吸収層として機能し、膜５がレーザー吸収層（膜４）の局所発熱を受けて局所的に熱膨張する層として機能する。主面５ｂにおける複数の凸部５ｂ２のそれぞれは、局所的な熱膨張で形成された構造である。
次に、半導体装置１の製造方法について図２～図９を用いて説明する。図２は、半導体装置１の製造方法を示すフローチャートである。図３（ａ）～図７、図９（ａ）～図９（ｅ）は、半導体装置１の製造方法を示すＹＺ断面図である。図８は、半導体装置１の製造方法を示すＸＹ平面図である。
半導体装置１の製造方法では、図２に示すように、下基板の準備（Ｓ１）と上基板の準備（Ｓ２）とが並行して行われる。下基板は、接合すべき２つの基板のうち接合時に－Ｚ側に配される基板である。上基板は、接合すべき２つの基板のうち接合時に＋Ｚ側に配される基板である。
下基板の準備（Ｓ１）では、図３（ａ）に示すように、基板（下基板）２が準備される。基板２は、実質的に不純物を含まない半導体（例えば、シリコン）を主成分とする材料で形成されてもよい。
基板２の主面２ａ側（＋Ｚ側）に、図３（ｂ）に示すように、ＣＶＤ法等により、膜３を堆積する。膜３は、絶縁物を主成分とする材料で形成されてもよく、半導体酸化物（例えば、酸化シリコン）を主成分とする材料で形成されてもよい。
上基板の準備（Ｓ２）では、図３（ｃ）に示すように、基板（上基板）１００が準備される。基板１００は、実質的に不純物を含まない半導体（例えば、シリコン）を主成分とする材料で形成されてもよい。
基板１００の主面１００ｂ側（－Ｚ側）に、図３（ｄ）に示すように、ＣＶＤ法等により、膜５を堆積する。膜５は、赤外光の吸収率が膜４より小さく且つ熱膨張係数が基板１００より大きい任意の材料で形成され得る。膜５は、例えば、膜４がレーザー吸収層として機能するのに適したレーザー波長（好ましくは１１１７ｎｍ以上、より好ましくは９３００ｎｍ近傍又は１０６００ｎｍ近傍など）の吸収率が膜４より小さく且つ熱膨張係数が基板１００より大きい任意の材料で形成され得る。膜５は、半導体の多結晶材（例えば、多結晶シリコン）を主成分とする材料で形成されてもよいし、半導体のアモルファス材（例えば、アモルファスシリコン）を主成分とする材料で形成されてもよい。
膜５の－Ｚ側に、図３（ｅ）に示すように、ＣＶＤ法等により、膜４を堆積する。膜４は、膜５より赤外光の吸収率が大きい任意の材料で形成され得る。膜４は、膜４がレーザー吸収層として機能するのに適したレーザー波長（好ましくは１１１７ｎｍ以上、より好ましくは９３００ｎｍ近傍又は１０６００ｎｍ近傍など）の吸収率が膜５及び基板１００より大きい任意の材料で形成されてもよい。膜４は、絶縁物を主成分とする材料で形成されてもよく、半導体酸化物（例えば、酸化シリコン）を主成分とする材料で形成されてもよい。
図２に示すように、下基板の準備（Ｓ１）と上基板の準備（Ｓ２）とがいずれも完了すると、上基板と下基板とが接合される（Ｓ３）。膜３の＋Ｚ側の主面３ａ（図３（ｂ）参照）と膜４の－Ｚ側の主面４ｂ（図３（ｅ）参照）とがそれぞれプラズマ照射等により活性化され、図３（ｆ）に示すように、主面３ａ及び主面４ｂが向き合うように、基板２及び基板１００がＺ方向に対向配置される。図４（ａ）に示すように、基板２及び基板１００がＺ方向に互いに近付けられ、基板２側の主面３ａと基板１００側の主面４ｂとが接合される。このとき、主面３ａの原子と主面４ｂの原子とは水素結合等で結合され、基板２及び基板１００が仮接合された状態である。
そのため、図２に示すように、比較的低温度での熱処理（アニール）が行われる（Ｓ４）。熱処理（アニール）では、図４（ｂ）に点線の矢印で示すように、基板２及び基板１００が全体的に加熱される。熱処理では、例えば基板２及び基板１００がそれぞれ比較的低温度（すなわち、デバイス構造の許容温度、例えば、２００℃程度）に所定時間で加熱される。このとき、界面から水分子が抜けることなどにより、主面３ａの原子と主面４ｂの原子とは共有結合等で結合され、基板２及び基板１００が本接合された状態になる。
図２に示すＳ４が完了すると、焦点が膜４の近傍に位置するように基板１００の側から赤外レーザー光２００を照射する（Ｓ５）。レーザー光の照射は、レーザー吸収層である膜４の光吸収率が他の膜５、基板１００よりも大きい波長帯 (レーザー吸収層がシリコン酸化膜の場合は、好ましくは１１１７ｎｍ以上、より好ましくは９３００ｎｍ近傍又は１０６００ｎｍ近傍など)になる赤外レーザー光２００で行う。赤外レーザー光２００は、パルスレーザーが用いられる。赤外レーザー光２００の吸収は、基板又は膜の吸収係数と厚みに依存して起こり、本構造では、レーザー吸収層となる膜４で最もレーザー吸収が起きる。赤外レーザー光２００のパルス幅は、１～１００ｋＨｚ程度の低周波のものでもよい。
このとき、赤外レーザー光２００の照射は、膜４内に複数の照射部が２次元的に分布するように行われる。赤外レーザー光２００の照射は、複数の照射部がＸＹ平面方向に互いに離間するように行われる（図８参照）。赤外レーザー光２００の照射は、膜４での局所発熱による蓄熱影響を考慮して、剥離に適した照射間隔に調整される。
例えば、図５（ａ）に示すように、赤外レーザー光２００を照射すべきＸＹ平面位置が決められ、赤外レーザー光２００の焦点が膜４内に位置するように調整される。膜４の赤外レーザー光２００の吸収率は、基板１００の赤外レーザー光２００の吸収率より大きく、膜５の赤外レーザー光２００の吸収率より大きい。これにより、基板１００及び膜５を通して膜４に照射された赤外レーザー光２００は、効率的に膜４内の照射箇所で吸収され、そのＸＹ平面位置で膜４を局所発熱（局所加熱）させる。
膜４の局所発熱は、図５（ｂ）に示すように、膜５に伝達され、そのＸＹ平面位置で膜５を膨張させる。膜５の熱膨張係数は、基板１００の熱膨張係数より大きく、膜４の熱膨張係数より大きい。これにより、そのＸＹ平面位置において、膜５の膨張により、膜５における＋Ｚ側の主面５ａ内で＋Ｚ側に突出した凸部５ａ２と－Ｚ側の主面５ｂ内で－Ｚ側に突出した凸部４ｂ２とが形成される。それに応じて、基板１００の－Ｚ側の主面１００ｂ内で＋Ｚ側に凹んだ凹部１００ｂ２が形成され、膜４の＋Ｚ側の主面４ａ内で－Ｚ側に凹んだ凹部４ａ２が形成される。
図５（ｃ）に示すように、赤外レーザー光２００を照射すべきＸＹ平面位置が図５（ａ）のＸＹ平面位置からＸＹ平面方向にシフトした位置に決められ、赤外レーザー光２００の焦点が膜４内に位置するように調整される。膜４の赤外レーザー光２００の吸収率は、基板１００の赤外レーザー光２００の吸収率より大きく、膜５の赤外レーザー光２００の吸収率より大きい。これにより、基板１００及び膜５を通して膜４に照射された赤外レーザー光２００は、効率的に膜４内の照射箇所で吸収され、そのＸＹ平面位置で膜４を局所発熱（局所加熱）させる。
膜４の局所発熱は、図６（ａ）に示すように、膜５に伝達され、そのＸＹ平面位置で膜５を膨張させる。膜５の熱膨張係数は、基板１００の熱膨張係数より大きく、膜４の熱膨張係数より大きい。これにより、そのＸＹ平面位置において、膜５の膨張により、膜５における＋Ｚ側の主面５ａ内で＋Ｚ側に突出した凸部５ａ２と－Ｚ側の主面５ｂ内で－Ｚ側に突出した凸部４ｂ２とが形成される。それに応じて、基板１００の－Ｚ側の主面１００ｂ内で＋Ｚ側に凹んだ凹部１００ｂ２が形成され、膜４の＋Ｚ側の主面４ａ内で－Ｚ側に凹んだ凹部４ａ２が形成される。
照射すべきＸＹ平面位置をシフトさせながら図５（ｃ）、図６（ａ）と同様の処理を繰り返していく。
図６（ｂ）に示すように、赤外レーザー光２００を照射すべき最終のＸＹ平面位置が決められ、赤外レーザー光２００の焦点が膜４内に位置するように調整される。膜４の赤外レーザー光２００の吸収率は、基板１００の赤外レーザー光２００の吸収率より大きく、膜５の赤外レーザー光２００の吸収率より大きい。これにより、基板１００及び膜５を通して膜４に照射された赤外レーザー光２００は、効率的に膜４内の照射箇所で吸収され、最終のＸＹ平面位置で膜４を局所発熱（局所加熱）させる。
膜４の局所発熱は、図６（ｃ）に示すように、膜５に伝達され、最終のＸＹ平面位置で膜５を膨張させる。膜５の熱膨張係数は、基板１００の熱膨張係数より大きく、膜４の熱膨張係数より大きい。これにより、最終のＸＹ平面位置において、膜５の膨張により、膜５における＋Ｚ側の主面５ａ内で＋Ｚ側に突出した凸部５ａ２と－Ｚ側の主面５ｂ内で－Ｚ側に突出した凸部４ｂ２とが形成される。それに応じて、基板１００の－Ｚ側の主面１００ｂ内で＋Ｚ側に凹んだ凹部１００ｂ２が形成され、膜４の＋Ｚ側の主面４ａ内で－Ｚ側に凹んだ凹部４ａ２が形成される。
膜４内に複数の照射部が２次元的に分布するように赤外レーザー光２００の照射が行われたことにより、図７及び図８に示すように、膜５の＋Ｚ側の主面５ａは、２次元的に分布する凸部を有する状態になる。主面５ａにおいて、複数の凸部５ｂ２がＸＹ方向に互いに離間して配された状態になる。これにより、図７及び図８に点線の矢印で示すように、主面５ａにおける複数の凸部５ａ２のそれぞれがＸＹ方向外側に基板１００を主面１００ｂ近傍で押し出す局所応力が発生し得る。
なお、膜５及び基板１００の界面と膜５及び膜４の界面とは、それぞれ、ＸＹ方向に互いに離間した複数個所で局所応力が発生する。膜５及び基板１００の熱膨張係数差が膜５及び膜４の熱膨張係数差より大きければ、膜５及び基板１００の界面で発生する局所応力の方が膜５及び膜４の界面で発生する局所応力より大きい。図７及び図８では、簡略化のため、比較的大きい膜５及び基板１００の界面で発生する局所応力を選択的に示している。
すなわち、膜５及び基板１００の界面においてＸＹ方向に互いに離間した複数個所で局所応力が発生することにより、界面における接合状態の不均一性が生じ、界面における接合力が弱められる。このとき、膜５及び基板１００の界面が剥離しやすい面になる。
これに応じて、膜５及び基板１００の界面で剥離が行われる（Ｓ６）。剥離では、図９（ａ）に示すように、基板２に膜３、膜４、膜５が積層された積層体６から基板１００が剥離される。例えば、膜５の主面５ａと基板１００の主面１００ｂとの界面にブレード部材３００の先端を挿入させる。ブレード部材３００の先端は、鋭角を成す鋭利な形状を有する。界面における接合力が弱められているため、ブレード部材３００の先端の挿入による比較的小さな応力で、積層体６から基板１００が容易に剥離される。
その後の加工等を考慮し、積層体６は、図２に示すように、剥離面が処理される（Ｓ７）。積層体６では、図９（ｂ）に示すように、膜５の＋Ｚ側の主面５ａにおいて、複数の凸部５ａ２がＸＹ方向に分布している。ＣＭＰ法等により、主面５ａを研磨して平坦化する。これにより、図９（ｃ）に示すように、基板２に膜３、膜４、膜５が積層され、膜５の主面５ａが平坦化された半導体装置１（図１参照）が得られる。
一方、剥離された基板１００は、図２に示すように、再利用される（Ｓ８）。基板１００は、図２に実線の矢印で示すように、上基板１００として再利用されてもよい。
剥離直後の基板１００は、図９（ｄ）に示すように、－Ｚ側の主面１００ｂにおいて、複数の凹部１００ｂ２がＸＹ方向に分布している。ＣＭＰ法等により、主面１００ｂを研磨して平坦化する。これにより、図９（ｅ）に示すように、主面１００ｂが平坦化された基板１００が得られる。図９（ｅ）に示す基板１００は、主面１００ｂが平坦化されているので、例えば上基板１００としての再利用が容易である。
なお、剥離された基板１００は、図２に点線の矢印で示すように、上基板１００として再利用される代わりに、下基板２として再利用されてもよい。
以上のように、本実施形態では、膜３が積層された基板２と膜５及び膜４が積層された基板１００とが接合された後、焦点が膜４の近傍に位置するように基板１００の側から赤外レーザー光２００が照射される。例えば、赤外レーザー光２００の照射は、膜４内に複数の照射部が２次元的に分布するように行われる。これにより、例えば膜４及び基板１００の界面における２次元的に離間した複数個所で局所応力を発生させることができ、界面における接合力を弱めることができる。この結果、ブレード部材３００等による小さい応力で基板１００を剥離して、半導体装置１及び基板１００を得ることができる。これにより、剥離時のダメージを抑制しながら半導体装置１及び基板１００を得ることができるので、半導体装置１の製造歩留まりを向上でき、基板１００を容易に再利用できる。すなわち、半導体装置１の製造時における基板１００の剥離を適切に行うことができる。
また、本実施形態では、半導体装置１は、基板２に膜３、膜４、膜５が積層され、膜５の基板側の主面５ｂが２次元的に分布する凸部５ｂ２を有し、膜５の主面５ａが平坦化されている。膜４の赤外光の吸収率は、膜５の赤外光の吸収率より大きい。膜５の熱膨張係数は、膜４の熱膨張係数より大きい。この構成は、複数の基板２，１００の接合後に赤外レーザー光２００で膜５及び基板１００の界面の接合力を弱めて基板１００を剥離するのに適している。このような構成によれば、基板１００の剥離が適切に行われることに適した半導体装置１を提供できる。
例えば、複数の基板の接合で半導体装置を製造する際に、基板を研削加工によって除去することがある。この場合、除去される基板は廃棄されることになる。
それに対して、本実施形態では、除去される基板１００を再利用できるので、新たに基板１００を用意するコストを削減できるなど、大幅なコストダウンを見込むことができる。
あるいは、複数の基板の接合で半導体装置を製造する際に、剥離層を介して除去すべき基板を接合し、その後、基板全体を高温加熱して剥離層を熱変性により脆弱化させ、剥離層から基板を剥離させることがある。この場合、基板全体が高温加熱されるため、デバイス構造（例えば、メモリセルアレイの構造や制御回路の構造）が熱的なダメージを受ける可能性がある。
それに対して、本実施形態では、赤外レーザー光２００による膜４の加熱が局所加熱であり、基板全体の熱処理が比較的低温度（例えば、２００℃程度）に限られるので、デバイス構造（例えば、メモリセルアレイの構造や制御回路の構造）への熱的なダメージを抑制できる。
あるいは、複数の基板の接合で半導体装置を製造する際に、ブレード部材の挿入による比較的大きな応力で基板を機械的に除去することがある。この場合、除去される基板はクラックの発生などの機械的なダメージを受ける可能性がある。
それに対して、本実施形態では、膜４内に複数の照射部が２次元的に分布するように赤外レーザー光２００の照射が行われ膜５及び基板１００の界面の接合力が弱められた状態で、ブレード部材の挿入による小さな応力で基板１００を除去する。これにより、除去される基板への機械的なダメージを抑制できる。
なお、剥離は、デボンダ装置を用いて行われてもよい。例えば、デボンダ装置は、下ステージ、下ステージにＺ方向に対向する上ステージ、下ステージ及び上ステージの間の空間へ挿入可能に構成されたブレード部材を有する。例えば、図９（ａ）に示す工程では、下ステージで基板２を把持し上ステージで基板１００を把持した状態で膜５及び基板１００の界面のＺ位置でＸＹ方向からブレード部材の先端を挿入させ、上ステージで基板１００を＋Ｚ方向に下ステージから遠ざける。これにより、図９（ａ）に示す工程を実行可能である。
また、第１の変形例として、基板１００の剥離は、膜５の＋Ｚ側の主面５ａで剥離される代わりに、膜５の－Ｚ側の主面５ｂで剥離されることで実現されてもよい。例えば、膜５及び膜４の熱膨張係数差が膜５及び基板１００の熱膨張係数差より大きければ、膜５及び膜４の界面で発生する局所応力の方が膜５及び基板１００の界面で発生する局所応力より大きい。この場合、図６（ｃ）に示す工程の後、図１０に点線の矢印で示すように、主面５ｂにおける複数の凸部５ｂ２のそれぞれがＸＹ方向外側に膜４を主面４ａ近傍で押し出す局所応力が発生し得る。すなわち、膜５及び膜４の界面においてＸＹ方向に互いに離間した複数個所で局所応力が発生することにより、界面における接合状態の不均一性が生じ、界面における接合力が弱められる。このとき、膜５及び膜４の界面が剥離しやすい面になる。
これに応じて、膜５及び膜４の界面で剥離が行われる（Ｓ６）。剥離では、図１１（ａ）に示すように、基板２に膜３、膜４が積層された積層体６ａから、基板１００に膜５が積層された積層体７が剥離される。例えば、膜５の主面５ｂと膜４の主面４ａとの界面にブレード部材３００の先端を挿入させる。ブレード部材３００の先端は、鋭角を成す鋭利な形状を有する。界面における接合力が弱められているため、ブレード部材３００の先端の挿入による比較的小さな応力で、積層体６ａから積層体７が容易に剥離される。
その後の加工等を考慮し、積層体６ａは、剥離面が処理される（Ｓ７）。積層体６ａでは、図１１（ｂ）に示すように、膜４の＋Ｚ側の主面４ａにおいて、複数の凹部４ａ２がＸＹ方向に分布している。ＣＭＰ法等により、主面４ａを研磨して平坦化する。これにより、図１１（ｃ）に示すように、基板２に膜３、膜４が積層され、膜４の主面４ａが平坦化された半導体装置１ａが得られる。
一方、剥離された基板１００は、再利用される（Ｓ８）。剥離直後の基板１００は、図１１（ｄ）に示すように、－Ｚ側の主面１００ｂにおいて、膜５で覆われているとともに、複数の凹部１００ｂ２がＸＹ方向に分布している。膜５がドライエッチング又はウェットエッチングで除去された後、ＣＭＰ法等により、主面１００ｂを研磨して平坦化する。これにより、図１１（ｅ）に示すように、主面１００ｂが平坦化された基板１００が得られる。図１１（ｅ）に示す基板１００は、主面１００ｂが平坦化されているので、例えば上基板１００としての再利用が容易である。
このように、図１０及び図１１に示す製造方法によっても、剥離時のダメージを抑制しながら半導体装置１及び基板１００を得ることができるので、半導体装置１の製造歩留まりを向上でき、基板１００を容易に再利用できる。
また、剥離が促進されるための工夫が行われてもよい。例えば、第２の変形例として、図３（ｃ）～図３（ｅ）に示す工程に代えて、図１２（ａ）～図１２（ｄ）に示す工程が行われてもよい。
図３（ａ）、図３（ｂ）の処理と並行して、次の処理が行われる。上基板の準備（Ｓ２）では、図１２（ａ）に示すように基板（上基板）１００が準備された後、基板１００における主面１００ｂ近傍の領域に、図１２（ｂ）に示すように、イオン注入法等により不純物が導入される。不純物は、半導体（例えば、シリコン）の熱膨張係数を下げるような不純物である。不純物は、半導体の熱膨張係数を膜４の熱膨張係数より下げるような不純物であってもよい。これにより、基板１００において、下地領域１０２の－Ｚ側に不純物領域１０１が形成される。不純物領域１０１は、主面１００ｂのほぼ全面に渡って形成されてもよい。基板１００の主面１００ｂ側（－Ｚ側）に、図１２（ｃ）に示す膜５が堆積され、膜５の－Ｚ側に、図１２（ｄ）に示す膜４が堆積される。
ここで、不純物領域１０１の熱膨張係数は、下地領域１０２の熱膨張係数より小さい。膜５の熱膨張係数は、下地領域１０２の熱膨張係数より大きい。これにより、膜５及び基板１００（不純物領域１０１）の熱膨張係数差は、実施形態における膜５及び基板１００の熱膨張係数差より大きい。
このため、図３（ｆ）～図６（ｃ）に示す処理が行われた後、図１３に点線の矢印で示すように、主面５ｂにおける複数の凸部５ｂ２のそれぞれがＸＹ方向外側に基板１００を主面１００ｂ近傍で押し出すより大きな局所応力が発生し得る。すなわち、膜５及び不純物領域１０１の界面においてＸＹ方向に互いに離間した複数個所で局所応力が発生することにより、界面における接合状態の不均一性が増大し、界面における接合力がさらに弱められる。このとき、実施形態における膜５及び基板１００の界面に比べて、膜５及び不純物領域１０１の界面（膜５及び基板１００の界面）がさらに剥離しやすい面になる。
これに応じて、実施形態と同様に、膜５及び不純物領域１０１の界面（膜５及び基板１００の界面）で剥離が行われ（Ｓ６）、半導体装置１ａが得られるとともに、剥離された基板１００は、再利用される（Ｓ８）。
このように、図１２及び図１３に示す製造方法によれば、膜５及び基板１００の熱膨張係数差を増大でき、膜５及び基板１００の界面をさらに剥離しやすくすることができる。これにより、その後の基板１００の剥離をブレード部材３００等によるさらに小さい応力で行うことができるので、剥離時のダメージをさらに抑制しながら半導体装置１及び基板１００を得ることができる。
あるいは、剥離の促進は、基板１００への不純物の導入に代えて、膜８の追加で行われてもよい。例えば、第３の変形例として、図３（ｃ）～図３（ｅ）に示す工程に代えて、図１４（ａ）～図１４（ｄ）に示す工程が行われてもよい。
図３（ａ）、図３（ｂ）の処理と並行して、次の処理が行われる。上基板の準備（Ｓ２）では、図１４（ａ）に示すように基板（上基板）１００が準備された後、基板１００の主面１００ｂ側（－Ｚ側）に、図１４（ｂ）に示す膜８が堆積される。膜８は、基板１００より熱膨張係数が小さい物質で形成され得る。膜８は、基板１００より熱膨張係数が小さく且つ膜４より熱膨張係数が小さい物質で形成されてもよい。膜８の主面８ｂ側（－Ｚ側）に、図１４（ｃ）に示す膜５が堆積される。膜５は、基板１００より熱膨張係数が大きい物質（例えば、半導体の多結晶材又は半導体のアモルファス材）で形成され得る。膜５の－Ｚ側に、図１５（ｄ）に示す膜４が堆積される。
ここで、膜８の熱膨張係数は、基板１００の熱膨張係数より小さい。膜５の熱膨張係数は、基板１００の熱膨張係数より大きい。これにより、膜５及び膜８の熱膨張係数差は、実施形態における膜５及び基板１００の熱膨張係数差より大きい。
このため、図３（ｆ）～図６（ｃ）に示す処理が行われた後、図１５に点線の矢印で示すように、主面５ａにおける複数の凸部５ａ２のそれぞれがＸＹ方向外側に膜８を－Ｚ側の主面８ｂ近傍で押し出すより大きな局所応力が発生し得る。すなわち、膜５及び膜８の界面においてＸＹ方向に互いに離間した複数個所で局所応力が発生することにより、界面における接合状態の不均一性が増大し、界面における接合力がさらに弱められる。このとき、実施形態における膜５及び基板１００の界面に比べて、膜５及び膜８の界面がさらに剥離しやすい面になる。
これに応じて、膜５及び膜８の界面で剥離が行われる（Ｓ６）。剥離では、図１６（ａ）に示すように、基板２に膜３、膜４、膜５が積層された積層体６ｂから、基板１００に膜８が積層された積層体７ｂが剥離される。例えば、膜８の主面８ｂと膜５の主面５ａとの界面にブレード部材３００の先端を挿入させる。ブレード部材３００の先端は、鋭角を成す鋭利な形状を有する。界面における接合力が弱められているため、ブレード部材３００の先端の挿入による比較的小さな応力で、積層体６ｂから積層体７ｂが容易に剥離される。
その後の加工等を考慮し、積層体６ｂは、剥離面が処理される（Ｓ７）。積層体６ｂでは、図１６（ｂ）に示すように、膜５の＋Ｚ側の主面５ａにおいて、複数の凸部５ａ２がＸＹ方向に分布している。ＣＭＰ法等により、主面５ａを研磨して平坦化する。これにより、図１６（ｃ）に示すように、基板２に膜３、膜４、膜５が積層され、膜５の主面５ａが平坦化された半導体装置１が得られる。
一方、剥離された基板１００は、再利用される（Ｓ８）。剥離直後の基板１００は、図１６（ｄ）に示すように、－Ｚ側の主面１００ｂが膜８で覆われている。膜８がドライエッチング又はウェットエッチングで除去される。これにより、図１６（ｅ）に示すように、基板１００が得られる。図１６（ｅ）に示す基板１００は、例えば上基板１００としての再利用が容易である。また、ＣＭＰ法等による研磨が不要なので、基板１００がほぼ元の状態で再利用可能である。
このように、図１４～図１６に示す製造方法によれば、膜５及び膜８の熱膨張係数差を増大でき、実施形態における膜５及び基板１００の界面に比べて、膜５及び膜８の界面をさらに剥離しやすい界面として実現できる。これにより、その後の基板１００の剥離をブレード部材３００等によるより小さい応力で行うことができるので、剥離時のダメージをさらに抑制しながら半導体装置１及び基板１００を得ることができる。
あるいは、半導体装置１ｃは、熱膨張係数差が熱膨張係数の小さい膜の追加で実現されるように構成されてもよい。例えば、第４の変形例として、半導体装置１ｃは、図１７に示すように、膜５（図１参照）に代えて膜９を有する。図１７は、実施形態の第４の変形例にかかる半導体装置１ｃの構成を示す断面図である。
膜９は、膜４を間にして膜３の反対側に配される。膜９は、基板２、膜３、膜４の＋Ｚ側に配される。膜９は、主面２ａに沿ってＸＹ方向に延びる。膜９は、＋Ｚ側に主面９ａを有し、－Ｚ側に主面９ｂを有する。主面９ａおよび主面９ｂは、それぞれ、ＸＹ方向に延びる。主面９ａは、ＸＹ方向に平坦に延びる。
膜９は、赤外光の吸収率が膜４より小さく且つ熱膨張係数が膜４の熱膨張係数より小さい任意の材料で形成され得る。膜９は、膜４がレーザー吸収層として機能するのに適したレーザー波長（好ましくは１１１７ｎｍ以上、より好ましくは９３００ｎｍ近傍又は１０６００ｎｍ近傍など）の吸収率が膜４より小さく且つ熱膨張係数が膜４の熱膨張係数より小さい任意の材料で形成され得る。
なお、膜９の熱膨張係数は、半導体装置１ｃの製造工程で膜９の＋Ｚ側に配される基板１００（図１８参照）の熱膨張係数より大きい。ただし、基板１００は半導体装置１ｃの構造に残らないため、基板１００が基板２と同じ材料で形成される場合、膜９の熱膨張係数を基板２の熱膨張係数より大きくすることで、間接的に、膜９の熱膨張係数を基板１００の熱膨張係数より大きくすることができる。
膜４が膜９の主面９ｂを覆う場合、膜９は、赤外光の吸収率が膜４より小さく且つ熱膨張係数が基板２より大きい任意の材料で形成され得る。膜９は、膜４がレーザー吸収層として機能するのに適したレーザー波長（好ましくは１１１７ｎｍ以上、より好ましくは９３００ｎｍ近傍又は１０６００ｎｍ近傍など）の吸収率が膜４より小さく且つ熱膨張係数が膜４より小さい任意の材料で形成され得る。
膜４が膜９の主面９ｂを覆う場合、主面４ａ及び主面９ｂは、それぞれ、２次元的に分布する凸部又は凹部（図８参照）を有する。主面４ａは、平坦面４ａ１と複数の凸部４ａ３とを有する。平坦面４ａ１は、ＸＹ方向に延び、主面４ａの主要部を構成する。凸部４ａ３は、平坦面４ａ１から膜４の外側（＋Ｚ側）へ突出している。主面９ｂは、平坦面９ｂ１と複数の凹部９ｂ３とを有する。平坦面９ｂ１は、ＸＹ方向に延び、主面９ｂの主要部を構成する。複数の凹部９ｂ３は、ＸＹ方向に互いに離間して配されている。凹部９ｂ３は、凸部４ａ３に対応して、平坦面９ｂ１から膜９の内側（＋Ｚ側）へ凹んでいる。
また、図１７に示す半導体装置１ｃは、図１８及び図１９に示すように製造されてもよい。図１８、図１９（ａ）～図１９（ｅ）は、それぞれ、実施形態の第４の変形例にかかる半導体装置の製造方法を示すＹＺ断面図である。
例えば、図３（ａ）～図６（ｃ）の工程の説明で、膜５を膜９に置き換え、「基板１００より熱膨張係数が大きい」を「基板１００より熱膨張係数が小さい」に置き換え、主面５ａ，５ｂを主面９ａ，９ｂに置き換え、凸部５ａ２，５ｂ２を凹部９ａ３，９ｂ３に置き換え、凹部１００ｂ２を凸部１００ｂ３に置き換え、凹部４ａ２を凸部４ｂ３に置き換える。この置き換えが施された図３（ａ）～図６（ｃ）の工程を行った場合、図６（ｃ）に示す工程の後、図１８に点線の矢印で示すように、主面１００ｂにおける複数の凸部１００ｂ３のそれぞれがＸＹ方向外側に膜９を主面９ａ近傍で押し出す局所応力が発生し得る。すなわち、膜９及び基板１００の界面においてＸＹ方向に互いに離間した複数個所で局所応力が発生することにより、界面における接合状態の不均一性が生じ、界面における接合力が弱められる。このとき、膜９及び基板１００の界面が剥離しやすい面になる。
これに応じて、膜９及び基板１００の界面で剥離が行われる（Ｓ６）。剥離では、図１９（ａ）に示すように、基板２に膜３、膜４、膜９が積層された積層体６ｃから、基板１００が剥離される。例えば、基板１００の主面１００ｂと膜９の主面９ａとの界面にブレード部材３００の先端を挿入させる。ブレード部材３００の先端は、鋭角を成す鋭利な形状を有する。界面における接合力が弱められているため、ブレード部材３００の先端の挿入による比較的小さな応力で、積層体６ｃから基板１００が容易に剥離される。
その後の加工等を考慮し、積層体６ｃは、剥離面が処理される（Ｓ７）。積層体６ｃでは、図１９（ｂ）に示すように、膜９の＋Ｚ側の主面９ａにおいて、複数の凹部９ａ３がＸＹ方向に分布している。ＣＭＰ法等により、主面９ａを研磨して平坦化する。これにより、図１９（ｃ）に示すように、基板２に膜３、膜４、膜９が積層され、膜９の主面９ａが平坦化された半導体装置１ｃが得られる。
一方、剥離された基板１００は、再利用される（Ｓ８）。剥離直後の基板１００は、図１９（ｄ）に示すように、－Ｚ側の主面１００ｂにおいて、複数の凸部１００ｂ３がＸＹ方向に分布している。ＣＭＰ法等により、主面１００ｂを研磨して平坦化する。これにより、図１９（ｅ）に示すように、主面１００ｂが平坦化された基板１００が得られる。図１９（ｅ）に示す基板１００は、主面１００ｂが平坦化されているので、例えば上基板１００としての再利用が容易である。
このように、図１８及び図１９に示す製造方法によっても、剥離時のダメージを抑制しながら半導体装置１ｃ及び基板１００を得ることができるので、半導体装置１ｃの製造歩留まりを向上でき、基板１００を容易に再利用できる。
なお、図示しないが、基板１００の剥離は、膜９の＋Ｚ側の主面９ａで剥離される代わりに、膜９の－Ｚ側の主面９ｂで剥離されることで実現されてもよい。例えば、膜９及び膜４の熱膨張係数差が膜９及び基板１００の熱膨張係数差より大きければ、膜９及び膜４の界面で発生する局所応力の方が膜９及び基板１００の界面で発生する局所応力より大きい。この場合、図６（ｃ）に示す工程の後、主面４ａにおける複数の凸部４ａ３（図１７参照）のそれぞれがＸＹ方向外側に膜９を主面９ｂ近傍で押し出す局所応力が発生し得る。すなわち、膜９及び膜４の界面においてＸＹ方向に互いに離間した複数個所で局所応力が発生することにより、界面における接合状態の不均一性が生じ、界面における接合力が弱められる。このとき、膜９及び膜４の界面が剥離しやすい面になる。これに応じて、第１の変形例と同様に、剥離（Ｓ６）、剥離面の処理（Ｓ７）、剥離された基板１００の再離床（Ｓ８）が行われ得る。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，１ａ，１ｃ 半導体装置、２，１００ 基板、３～５，９ 膜。

Claims (12)

  1. 基板と、
    前記基板の主面側に配される第１の膜と、
    前記第１の膜を間にして前記基板の反対側に配され、主面が前記第１の膜の主面に接触する第２の膜と、
    前記第２の膜を間にして前記第１の膜の反対側に配された第３の膜と、
    を備え、
    前記第３の膜における前記基板側の主面は、２次元的に分布する凸部又は凹部を有し、
    前記第３の膜における前記基板と反対側の主面は、平坦であり、
    前記第２の膜の赤外光の吸収率は、前記第３の膜の前記赤外光の吸収率より大きく、
    前記第３の膜の熱膨張係数は、前記第２の膜の熱膨張係数と異なる
    半導体装置。
  2. 前記第１の膜及び前記第２の膜は、それぞれ、半導体酸化物を含み、
    前記第３の膜は、半導体の多結晶材又は半導体のアモルファス材を含む
    請求項１に記載の半導体装置。
  3. 前記第３の膜の熱膨張係数は、前記第２の膜の熱膨張係数より大きい
    請求項１に記載の半導体装置。
  4. 前記第３の膜の熱膨張係数は、前記第２の膜の熱膨張係数より小さい
    請求項１に記載の半導体装置。
  5. 前記赤外光は、赤外パルスレーザー光であり、
    前記第２の膜の前記赤外パルスレーザー光の吸収率は、前記第３の膜の前記赤外パルスレーザー光の吸収率より大きい
    請求項１に記載の半導体装置。
  6. 第１の基板に第１の膜を積層し、第２の基板に第３の膜、第２の膜を積層することと、
    前記第１の膜における前記第１の基板の反対側の主面と前記第２の膜における前記第２の基板の反対側の主面とを接合することと、
    焦点が前記第２の膜の近傍に位置するように前記第２の基板の側から赤外レーザー光を照射することと、
    前記第２の基板を剥離することと、
    を備え、
    前記第２の膜の前記赤外レーザー光の吸収率は、前記第２の基板の前記赤外レーザー光の吸収率より大きい
    前記第３の膜の熱膨張係数は、前記第３の膜に接触する膜の熱膨張係数と異なる
    半導体装置の製造方法。
  7. 前記照射は、前記第２の膜内に複数の照射部が２次元的に分布するように赤外レーザー光を照射することを含む
    請求項６に記載の半導体装置の製造方法。
  8. 前記赤外レーザー光は、パルスレーザーが用いられる
    請求項７に記載の半導体装置の製造方法。
  9. 前記第３の膜の熱膨張係数は、前記第２の基板の熱膨張係数と異なり、
    前記剥離は、前記第３の膜における前記第２の基板の側の主面で剥離することを含む
    請求項６に記載の半導体装置の製造方法。
  10. 前記第３の膜の熱膨張係数は、前記第２の基板の反対側の主面で接触する膜の熱膨張係数と異なり、
    前記剥離は、前記第３の膜における前記第２の基板の反対側の主面で剥離することを含む
    請求項６に記載の半導体装置の製造方法。
  11. 前記積層は、前記第２の基板に第４の膜、前記第３の膜、前記第２の膜を積層することを含み、
    前記第３の膜の熱膨張係数は、前記第２の基板の熱膨張係数より大きく、
    前記第４の膜の熱膨張係数は、前記第２の基板の熱膨張係数より小さく、
    前記剥離は、前記第３の膜及び前記第４の膜の界面で前記第４の膜を剥離することで前記第２の基板を剥離することを含む
    請求項９に記載の半導体装置の製造方法。
  12. 前記積層の前に、前記第２の基板に熱膨張係数を低減させる不純物を導入することをさらに備え、
    前記第３の膜の熱膨張係数は、前記第２の膜の熱膨張係数より大きく、
    前記剥離は、前記第３の膜及び前記第２の基板の界面で前記第２の基板を剥離することを含む
    請求項９に記載の半導体装置の製造方法。
JP2021202458A 2021-12-14 2021-12-14 半導体装置、及び半導体装置の製造方法 Pending JP2023087907A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021202458A JP2023087907A (ja) 2021-12-14 2021-12-14 半導体装置、及び半導体装置の製造方法
CN202210978416.5A CN116314035A (zh) 2021-12-14 2022-08-16 半导体装置、及半导体装置的制造方法
TW111130942A TWI837774B (zh) 2021-12-14 2022-08-17 半導體裝置及半導體裝置之製造方法
US17/902,692 US20230187255A1 (en) 2021-12-14 2022-09-02 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021202458A JP2023087907A (ja) 2021-12-14 2021-12-14 半導体装置、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023087907A true JP2023087907A (ja) 2023-06-26

Family

ID=86695009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021202458A Pending JP2023087907A (ja) 2021-12-14 2021-12-14 半導体装置、及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230187255A1 (ja)
JP (1) JP2023087907A (ja)
CN (1) CN116314035A (ja)
TW (1) TWI837774B (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
JP2008028120A (ja) * 2006-07-20 2008-02-07 Sumitomo Electric Ind Ltd 面発光型半導体素子
KR20130043526A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 플렉시블 표시장치
KR101802558B1 (ko) * 2013-04-09 2017-11-29 주식회사 엘지화학 디스플레이 소자의 제조방법 및 이를 이용하여 제조된 디스플레이 소자
JP6210152B2 (ja) * 2014-04-10 2017-10-11 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
CN110023059B (zh) * 2016-12-02 2021-09-17 马克弗巨德有限公司 减小增材制造的零件中的变形的方法
JP7000652B2 (ja) * 2018-09-11 2022-02-10 エルジー・ケム・リミテッド フレキシブルディスプレイ製造用積層体及びそれを用いたフレキシブルディスプレイの製造方法
JP7115511B2 (ja) * 2019-06-06 2022-08-09 Ａｇｃ株式会社 積層基板、電子デバイスの製造方法、および積層基板の製造方法

Also Published As

Publication number Publication date
US20230187255A1 (en) 2023-06-15
CN116314035A (zh) 2023-06-23
TWI837774B (zh) 2024-04-01
TW202323024A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
JP4839818B2 (ja) 貼り合わせ基板の製造方法
JP2024515032A (ja) 担体の直接接合及び剥離
US7045878B2 (en) Selectively bonded thin film layer and substrate layer for processing of useful devices
JP4674844B2 (ja) 層転位を介して絶縁体上に緩和したシリコンゲルマニウムを作製する方法
JP5462289B2 (ja) 熱膨張係数が局所的に適合するヘテロ構造の生成方法
JP4277469B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
WO2001073831A1 (fr) Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
CN102194667A (zh) 使用热机械作用通过修整制造多层结构的过程
TWI456689B (zh) Ｓｏｉ晶圓的製造方法
JP5336101B2 (ja) Ｓｏｉ基板の製造方法
US8551862B2 (en) Method of manufacturing laminated wafer by high temperature laminating method
JPWO2019013212A1 (ja) 高熱伝導性のデバイス基板およびその製造方法
JP4802624B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
JP2005347302A (ja) 基板の製造方法
JP5280015B2 (ja) Ｓｏｉ基板の製造方法
JP2023087907A (ja) 半導体装置、及び半導体装置の製造方法
JP5471379B2 (ja) 圧電デバイスの製造方法
JP6396756B2 (ja) 複合体およびその製造方法ならびに複合基板の製造方法
JP2012038932A (ja) 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
JP2007194349A (ja) 基板の製造方法
TWI821854B (zh) 半導體製造裝置及半導體裝置之製造方法
JP6349121B2 (ja) 積層デバイスの製造方法
JP7182105B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
TWI771565B (zh) 用於藉由層轉移製造在絕緣體上半導體型結構之方法