JP2023071204A - パッケージ - Google Patents
パッケージ Download PDFInfo
- Publication number
- JP2023071204A JP2023071204A JP2021183808A JP2021183808A JP2023071204A JP 2023071204 A JP2023071204 A JP 2023071204A JP 2021183808 A JP2021183808 A JP 2021183808A JP 2021183808 A JP2021183808 A JP 2021183808A JP 2023071204 A JP2023071204 A JP 2023071204A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat sink
- metal
- package
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】パッケージの放熱特性を十分に確保しつつ、熱膨張差に起因した反りまたは応力を十分に抑制することが、低コストで可能なパッケージを提供する。【解決手段】パッケージ51は、蓋体80によって封止されることになるキャビティCVを有している。セラミック枠体61は、平面視においてキャビティCVを囲んでいる。第1ヒートシンク層30は、キャビティCVに面する内側領域RIとセラミック枠体61を支持する外側領域ROとを有する第1面S1と、第1面S1と反対の第2面S2とを有している。第1ヒートシンク層30は、第1セラミック層31と、複数の第1金属ビア32とを含む。第1セラミック層31は、第1面S1および第2面S2をなしており、第1面と第2面との間に複数の第1ビアホールVH1が設けられている。複数の第1金属ビア32は第1セラミック層31の複数の第1ビアホールVH1内に配置されている。【選択図】図3
Description
本発明は、パッケージに関し、特に、蓋体によって封止されることになるキャビティを有するパッケージに関するものである。
電力用半導体素子などの電子部品を収納するために、キャビティを有するパッケージがしばしば用いられる。パッケージのキャビティ中へ電子部品が搭載された後、パッケージに蓋体が接合されることによって、キャビティが気密に封止される。これにより、外部環境から保護された電子部品を有する電子装置が得られる。ヒートシンクの底面(電子部品が搭載された面と反対の面)は、通常、それを支持する支持部材へ取り付けられることになる。支持部材は、例えば、実装ボードまたは放熱部材である。支持部材は、ヒートシンクの底面へ熱的に接触させられる。ヒートシンクを介することによって電子部品からの熱が効率的にパッケージの外部へ(典型的には支持部材へ)と排出される。これにより、電子部品の温度上昇が、例えば150℃程度までに抑えられる。一方で、電子装置が置かれた外部環境によっては、パッケージの温度は氷点下温度にまで低下する。よって電子装置は、これら温度差に起因したヒートサイクルにさらされる。
特開2003-282751号公報(特許文献1)に開示された技術によれば、ヒートシンク板としてCu(銅)またはCu系金属板が用いられる。Cuは、安価でありながら、300W/m・Kを超える高い熱伝導率を有している。よって、ヒートシンク板の材料コストを抑えつつ、ヒートシンク板の放熱性を高めることができる。この技術によれば、まず、ヒートシンク板上に半導体素子が、ろう付けによって実装される。次に、予め外部接続端子が接合されている枠体がヒートシンク板上に、半導体素子を囲むように接合される。この接合に低融点接合材を用いることによって、半導体素子のろう付け温度未満の温度で枠体が接合される。次に、枠体の上面側に蓋体が接合されることによって、キャビティが封止される。これにより電子装置が得られる。
特開2015-204426号公報(特許文献2)によれば、パッケージは、ヒートシンク板と、セラミック枠体とを有している。ヒートシンク板は、長方形状の金属板であり、その上面に搭載された電子部品から発生する熱を放散させるためのものである。セラミック枠体は、電子部品が載置される部位を囲繞するようにヒートシンク板に接合されている。当該接合は、ろう付けによって行われる。ろう付け温度は780℃程度である。セラミック枠体は、例えば、アルミナまたは窒化アルミニウムからなる。ヒートシンク板は金属板である。この金属板は、熱伝導率が高く、かつ、セラミック枠体とのろう付け時の熱膨張係数差によるパッケージの反りを緩和できるものである。
特開2005-243819号公報(特許文献3)によれば、ヒートシンクにCPC(登録商標)が広く用いられていることが開示されている。CPCは、Cu-Mo(モリブデン)合金層と、その上下に設けられたCu層と、を有する複合金属板(複合材料)である。CPCの線膨張係数はCuの線膨張係数に比して低い。よって、ヒートシンク材料として、Cuに代わってCPCを用いることによって、ヒートシンクの線膨張係数をセラミックの熱膨張係数に近づけることができる。
上記特開2015-204426号公報の技術においては、ヒートシンクとしての金属板は、熱伝導率が高く、かつ、ろう付け処理時においてセラミック枠体との熱膨張差が小さいものが選択される。そのような条件を満たすことが意図された典型的材料が、上記特開2005-243819号公報に記載されているCPCである。ヒートシンク材料としてCPCが用いられる場合は、Cuが用いられる場合に比して、ヒートシンクとセラミック枠体との間の熱膨張差に起因してのパッケージの反りまたは応力を小さくすることができる。しかしながら、CPCまたはこれに類した材料は、Cuに比してかなり高価である。よって、より安価な材料を用いつつ、パッケージの反りまたは応力を小さくすることが望まれる。ヒートシンク材料として金属材料に代わってセラミック材料を用いると、上記熱膨張差を抑制することができるものの、通常、セラミック材料は金属材料に比して低い熱伝導率を有しているので、ヒートシンクの放熱特性が不十分となりやすい。
本発明は以上のような課題を解決するためになされたものであり、その目的は、パッケージの放熱特性を十分に確保しつつ、熱膨張差に起因した反りまたは応力を十分に抑制することができるパッケージを提供することである。
パッケージは、蓋体によって封止されることになるキャビティを有している。パッケージは、平面視においてキャビティを囲むセラミック枠体と、第1ヒートシンク層とを含む。第1ヒートシンク層は、キャビティに面する内側領域とセラミック枠体を支持する外側領域とを有する第1面と、第1面と反対の第2面とを有している。第1ヒートシンク層は、第1セラミック層と、複数の第1金属ビアとを含む。第1セラミック層は、第1面および第2面をなしており、第1面と第2面との間に複数の第1ビアホールが設けられている。複数の第1金属ビアは第1セラミック層の複数の第1ビアホール内に配置されている。
上記のパッケージによれば、第1に、第1ヒートシンク層が複数の第1金属ビアを含むことによって、パッケージの放熱特性を十分に確保することができる。第2に、第1ヒートシンク層が第1セラミック層を含むことによって、第1ヒートシンク層とセラミック枠体との熱膨張差に起因したパッケージの反りまたは応力を十分に抑制することができる。第3に、第1ヒートシンク層としての、セラミック層に金属ビアが設けられた構成は、比較的低コストで形成することが容易である。以上から、パッケージの放熱特性を十分に確保しつつ、第1ヒートシンク層とセラミック枠体との熱膨張差に起因したパッケージの反りまたは応力を十分に抑制することが、低コストで可能である。
複数の第1金属ビアは、第1面の外側領域から外れて配置されていてよい。この場合、複数の第1金属ビアを、第1面のうち特に熱を受けやすい内側領域へ、集中的に配置することができる。これにより、第1ヒートシンク層において複数の第1金属ビアが占める割合を不必要に増加させることなく、放熱経路を効果的に配置することができる。
パッケージは、第1ヒートシンク層の第1面上に設けられ複数の第1金属ビアをつなぐ第1金属層をさらに含んでよい。この場合、熱が第1面上で分散される。これにより、パッケージの放熱特性を、より高めることができる。
第1金属層は、第1面の外側領域から外れて第1面の内側領域上に配置されていてよい。この場合、第1金属層を、第1面のうち特に熱を受けやすい内側領域へ集中的に配置することができる。これにより、第1金属層の熱膨張がパッケージの反りまたは応力へ及ぼす悪影響を抑えつつ、パッケージの放熱特性を、より高めることができる。
第1金属ビアが、200W/m・K以上の熱伝導率を有するビア材料からなる場合、パッケージの放熱特性を、より高めることができる。ビア材料が銅を含む場合、ビア材料の熱伝導率を容易に高くすることができる。ビア材料がさらにタングステンを含む場合、第1ヒートシンク層の形成を、第1セラミック層と第1金属ビアとの同時焼成によって行いやすくなる。これにより、第1ヒートシンク層を、より低コストで形成することができる。
第1セラミック層がアルミナを含む材料からなる場合、第1セラミック層を、パッケージ用の典型的なセラミック材料によって形成することができる。金属に比して熱伝導率が劣る材料であるアルミナが用いられることによって第1ヒートシンク層の平均熱伝導率が低下するものの、当該低下は、複数の第1金属ビアによって少なくとも部分的に補われる。これにより、パッケージの放熱特性が過小となることを避けることができる。
セラミック枠体および第1セラミック層が同一の材料からなる場合、セラミック枠体と第1セラミック層との間での熱膨張差を避けることができる。
第1ヒートシンク層に占める複数の第1金属ビアの体積割合が20%以上である場合、パッケージの放熱特性を、より十分に確保することができる。第1ヒートシンク層に占める複数の第1金属ビアの体積割合が60%以下である場合、第1ヒートシンク層とセラミック枠体との熱膨張差に起因したパッケージの反りまたは応力を、より十分に抑制することができる。また、第1ヒートシンク層に占める第1セラミック層の体積割合が大きいことによって、第1ヒートシンク層の製造工程において、焼成によって第1セラミック層となるグリーンシートが破損しにくくなる。
複数の第1金属ビアは、第1ヒートシンク層の第1面から第2面に向かって先細りにされている金属ビアを含んでよい。この先細り形状によって、第1金属ビアによる第1面から第2面への熱伝導効率が高められる。これにより、第1ヒートシンク層において複数の第1金属ビアが占める割合を増加させることなく、パッケージの放熱特性を、より十分に確保することができる。
パッケージは第2金属層をさらに含んでよい。第2金属層は、第1ヒートシンク層の第2面上に設けられており、複数の第1金属ビアをつないでいる。これにより、熱が第2面上で分散される。よって、パッケージの放熱特性を、より高めることができる。
第2金属層は、平面視において、第1面の内側領域および外側領域にまたがっていてよい。この場合、熱が第2面上で、より広く分散される。これにより、パッケージの放熱特性を、より高めることができる。
パッケージは第2ヒートシンク層をさらに含んでよい。第2ヒートシンク層は、第2金属層に面する第3面と、第3面と反対の第4面とを有している。第2ヒートシンク層は、第2セラミック層と、複数の第2金属ビアとを含む。第2セラミック層は、第3面および第4面をなしており、第3面と第4面との間に複数の第2ビアホールが設けられている。複数の第2金属ビアは、第2セラミック層の複数の第2ビアホール内に配置されている。この構造によれば、複数の第1金属ビアにより厚み方向において伝達された熱が、第2金属層によって面内方向において拡散された後、複数の第2金属ビアにより厚み方向においてさらに伝達される。これにより、パッケージの放熱特性を、より高めることができる。
第2ヒートシンク層の複数の第2金属ビアは、平面視において、第1ヒートシンク層の第1面の内側領域に含まれる金属ビアだけでなく、第1ヒートシンク層の第1面の外側領域に少なくとも部分的に含まれる金属ビアも含んでよい。この場合、熱の伝導経路が第2ヒートシンク層において、より広く分散される。よって、パッケージの放熱特性を、より高めることができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
以下、図面に基づいて本発明の実施の形態について説明する。なお本明細書において、金属は、特段の記載がない限り、純金属および合金のいずれをも意味し得る。また線膨張係数(CTE:Coefficient of Thermal Expansion)の値は、温度25℃(室温)における長さがL25でありかつ温度Tにおける長さがLTであるとき、
{(LT-L25)/(T-25)}/L25
によって定義される。線膨張係数に異方性がある場合は、面内方向のものが採用される。
{(LT-L25)/(T-25)}/L25
によって定義される。線膨張係数に異方性がある場合は、面内方向のものが採用される。
<実施の形態1>
図1は、実施の形態1に係る電子装置90の構成を示す概略斜視図である。図2は、図1の電子装置90の線II-IIに沿う概略断面図である。電子装置90は、パッケージ51と、蓋体80と、電子部品8とを有している。また電子装置90は接着層70を有していてよい。また電子装置90は、ワイヤ9(配線部材)を有していてよい。なお図1においては、パッケージ51が有するキャビティCVの内部が部分的に見えるように、蓋体80および接着層70の図示が部分的に省略されている。電子部品8はパワー半導体素子であってよく、この場合、電子装置90はパワーモジュールである。パワー半導体素子は高周波(RF:Radio Frequency)用であってよく、この場合、電子装置90はRFパワーモジュールである。なお、図1および図2においては1つの電子部品8が図示されているが、パッケージ51へは複数の電子部品8が搭載されていてよい。
図1は、実施の形態1に係る電子装置90の構成を示す概略斜視図である。図2は、図1の電子装置90の線II-IIに沿う概略断面図である。電子装置90は、パッケージ51と、蓋体80と、電子部品8とを有している。また電子装置90は接着層70を有していてよい。また電子装置90は、ワイヤ9(配線部材)を有していてよい。なお図1においては、パッケージ51が有するキャビティCVの内部が部分的に見えるように、蓋体80および接着層70の図示が部分的に省略されている。電子部品8はパワー半導体素子であってよく、この場合、電子装置90はパワーモジュールである。パワー半導体素子は高周波(RF:Radio Frequency)用であってよく、この場合、電子装置90はRFパワーモジュールである。なお、図1および図2においては1つの電子部品8が図示されているが、パッケージ51へは複数の電子部品8が搭載されていてよい。
図3は、電子装置90(図2)の部品としてのパッケージ51の構成を示す概略断面図である。電子装置90の製造のためにパッケージ51が準備された時点では、図3に示されているように、電子部品8は未だ実装されていない。パッケージ51は、蓋体80によって封止されることになるキャビティCVを有している。パッケージ51は、セラミック枠体61と、第1ヒートシンク層30と、リードフレーム65(金属端子)と、第1金属層10と、第2金属層20とを含む。
セラミック枠体61は平面視(厚み方向に垂直な平面への射影)においてキャビティCVを囲んでいる。セラミック枠体61の外縁は、図1に示されているように矩形形状を有していてよく、その各辺の大きさは、例えば、10mm以上40mm以下である。セラミック枠体61の厚みは、例えば、0.1mm以上1mm以下である。厚みが0.1mm以上の場合、焼成によってセラミック枠体61となるグリーンシートの形成が容易である。厚みが1mm以下の場合、厚み方向(図2における縦方向)におけるワイヤ9(図2)の寸法が過大となることが避けられ、よってワイヤ9のインダクタンスが過大となることが避けられる。
第1ヒートシンク層30は、第1面S1と、第1面S1と反対の第2面S2とを有している。第1面S1および第2面S2の各々は、厚み方向に垂直な平坦面であってよい。第1面S1は、第1金属層10を介してキャビティCVに面する内側領域RIと、セラミック枠体61を支持する外側領域ROとを有している。第1ヒートシンク層30は、第1セラミック層31と、複数の第1金属ビア32とを含む。
第1セラミック層31は、第1面S1および第2面S2をなしており、第1面S1と第2面S2との間に複数の第1ビアホールVH1が設けられている。第1セラミック層31の厚みは、例えば、0.1mm以上、3.0mm以下である。厚みが0.1mm以上の場合、焼成によって第1セラミック層31となるグリーンシートの形成が容易である。厚みが3.0mm以下の場合、第1ヒートシンク層30の放熱性を確保しやすい。第1セラミック層31は、アルミナを含む材料からなっていてよく、例えば、実質的にアルミナからなる。セラミック枠体61および第1セラミック層31は同一の材料からなっていてよく、この場合、セラミック枠体61と第1セラミック層31との境界面は仮想的なものであってよい。この仮想的境界面は、例えば、第1ヒートシンク層30の第1面S1の内側領域RIの外挿面として定義されてよい。セラミック枠体61および第1セラミック層31は、セラミック部材として一体に形成されている。この形成は、典型的には、セラミック枠体61となるグリーンシートと、第1セラミック層31となるグリーンシートと、の積層体が焼成されることによって行われる。
複数の第1金属ビア32は第1セラミック層31の複数の第1ビアホールVH1内に配置されている。複数の第1金属ビア32は、第1面S1の外側領域ROから外れて配置されている。第1ヒートシンク層30に占める複数の第1金属ビア32の体積割合は、20%以上60%以下であることが好ましい。第1金属ビア32は、200W/m・K以上の熱伝導率を有するビア材料からなる。高い熱伝導率を得るためには、ビア材料はCuを含むことが好ましい。なお、ビア材料の熱伝導率は、高熱伝導材料が適用されたとしても、通常、450W/m・K程度が上限である。ビア材料はさらにW(タングステン)を含んでよい。言い換えれば、ビア材料は、Cu-W合金、またはCuとWとの混合組織であってよい。CuだけでなくWを含むことによって、第1セラミック層31と第1金属ビア32との両方を、同時焼成によって形成することが容易となる。同時焼成が行われる場合、Wの割合は、30体積%以上80体積%以下であることが好ましい。第1金属ビア32は、金属粉末の焼結によって形成されてよい。金属粉末は、ペースト中に分散された状態でビアホール中に充填された後に、焼結されてよい。なお、金属ビアの形成方法についての上記記載は、第1金属ビア32ついてだけでなく、後述する他の金属ビアについても、同様であってよい。
第1面S1における各第1金属ビア32の面積は、例えば、0.001mm2以上0.2mm2以下である。第1面S1における各第1金属ビア32の形状は、楕円であってよく、実質的に円であってよい。当該形状が円の場合、その直径は、例えば、0.01mm以上0.5mm以下である。これら好適条件は、第2面S2上においても同様である。
第1金属層10は、第1ヒートシンク層30の第1面S1上に設けられており、複数の第1金属ビア32をつないでいる。第1金属層10は、第1面S1の外側領域ROから外れて第1面S1の内側領域RI上に配置されている。第1金属層10は、キャビティCVの底面MTを構成している。第1金属層10は、第1ヒートシンク層30の第1面S1上に直接設けられた第1メタライズ層11と、第1ヒートシンク層の第1面S1上に第1メタライズ層11を介して設けられた第1めっき層12とを含む。
第1メタライズ層11は、金属粉末の焼結によって形成されていてよい。金属粉末は、ペースト中に分散された状態でセラミック層上に塗布された後に焼結されてよい。第1メタライズ層11の材料は、前述したビア材料と同様であってよい。第1メタライズ層11の厚みは、例えば、0.005mm以上、0.05mm以下である。厚みがこの範囲の場合、上記ペーストのスクリーン印刷を利用した製法を適用しやすい。なお、形成方法、材料、および厚み範囲についての上記記載は、第1メタライズ層11についてだけでなく、後述する他のメタライズ層についても、同様であってよい。
第1めっき層12の厚みは、例えば、0.001mm以上、0.05mm以下である。厚みが0.05mm以下の場合、めっき工程を、工業的に許容される時間内に実施しやすい。第1めっき層12はCuめっき層を含んでいてよい。第1めっき層12は、Cuめっき層と、その上にめっきされたAg(銀)層との積層構造を有していてよい。なお、厚み範囲および材料についての上記記載は、第1めっき層12についてだけでなく、後述する他のめっき層についても、同様であってよい。
第2金属層20は、第1ヒートシンク層30の第2面S2上に設けられており、複数の第1金属ビア32をつないでいる。第2金属層20は、平面視において、第1面S1の内側領域RIおよび外側領域ROにまたがっている。第2金属層20は、第1ヒートシンク層の第2面S2上に直接設けられた第2メタライズ層21と、第1ヒートシンク層30の第2面S2上に第2メタライズ層21を介して設けられた第2めっき層22とを含む。
リードフレーム65は、キャビティCVの内部と外部とをつなぐ電気的経路を構成している。リードフレーム65の材料は、Cuを含んでいてよく、例えば実質的にCuからなる。リードフレーム65はセラミック枠体61上に設けられている。リードフレーム65とセラミック枠体61との間には、両者を互いに接合するための接合材(図示せず)が設けられていてよい。この接合材は、Agシンター接合によって形成されていてよく、その場合、熱硬化性樹脂(例えば、エポキシ樹脂またはシリコン樹脂)とAg粒子との混合物である。
次に、電子装置90(図2)の製造方法の例について、以下に説明する。
図3を参照して、まずパッケージ51(図3)が準備される。図2を参照して、パッケージ51のキャビティCVの底面MT上に電子部品8が搭載される。この搭載は、はんだ付けによって行われてよい。言い換えれば、電子部品8の搭載のための実装材7として、はんだ材が用いられてよい。次に、電子部品8がリードフレーム65に、ワイヤ9によって電気的に接続される。ワイヤ9はワイヤボンディングによって形成されてよい。
蓋体80が準備される。蓋体80は、セラミック材料からなっていてよく、このセラミック材料は主成分としてアルミナを含んでいてよく、例えば、実質的にアルミナである。あるいは、蓋体80は樹脂を含んでいてよい。樹脂は、例えば、液晶ポリマーである。なお当該樹脂中に無機フィラーが分散されていてもよく、無機材フィラーは、例えばシリカ粒である。樹脂中に無機フィラーが分散されていることによって、蓋体80の強度および耐久性を高めることができる。
次に、リードフレーム65が設けられたセラミック枠体61上に、蓋体80が接着層70を介して載置される。接着層70は、本例においては熱硬化性樹脂を含み、当該載置の時点では半硬化状態にある。接着層70は、セラミック枠体61上にキャビティCVを囲むように設けられる。接着層70は、図2に示されているように、セラミック枠体61上にリードフレーム65を介して設けられる部分を有していてよい。接着層70の、蓋体80とパッケージ51との間での厚みは、例えば、100μm以上360μm以下である。蓋体80は、キャビティCV(図1)に面する内面81iと、その反対の外面81oとを有していてよく、また典型的には、内面81i上には、セラミック枠体61の枠形状におおよそ対応した枠形状を有する突起である枠部81pが設けられている。この場合、接着層70は枠部81pに接する。
次に、蓋体80がセラミック枠体61へ所定の荷重で押し付けられる。適切な荷重は、パッケージ51の寸法設計に依存するが、例えば500g以上1kg以下程度である。荷重での押し付けが行われながら、接着層70が加熱される。加熱された接着層70は、まず軟化状態へと変化する。これにより接着層70の粘度が低下する。その結果、接着層70が濡れ広がる。その後、加熱による硬化反応の進行にともなって、接着層70は硬化状態へと変化し、その結果、接着層70は蓋体80とセラミック枠体61とを互いに接着する。
接着層70は、エポキシ樹脂、フェノール樹脂およびシリコーン樹脂の少なくともいずれかを主成分として含んでいてよい。特にエポキシ樹脂は、耐熱性、機械的強度および耐薬品性をバランス良く備えている点で好ましい。これら特性を好適に有するためには、主成分としてのエポキシ樹脂の含有量が20~40wt%であることが好ましく、残部は硬化剤などの副成分からなってよい。具体的には、この副成分は、例えば、1~10wt%の硬化剤と、50~70wt%の無機フィラーと、0.5~2wt%のカップリング剤と、0.5~2wt%の触媒と、0.1~5wt%の低応力剤とであってよい。硬化剤としてはフェノキシ樹脂化合物が用いられてよい。無機フィラーとしてはシリカが用いられてよい。触媒としては有機リンまたはホウ素塩が用いられてよい。低応力剤としてはシリコーン(silicone)が用いられてよい。接着層70は、蓋体80の曲げ弾性率よりも小さな曲げ弾性率を有していてよい。
以上により、図1および図2に示されているように、蓋体80がキャビティCVを封止する構成が得られる。言い換えれば、電子装置90(図1および図2)が得られる。電子装置90の底面BT(言い換えれば、パッケージ51の底面BT)は、支持部材100(図2)に取り付けられることになる。支持部材100は、例えば、実装ボードまたは放熱部材である。第1ヒートシンク層30は、支持部材100への取り付けのための固定具(例えば、ねじ)が通る貫通部(図示せず)を有していてもよい。
次に、パッケージ51(図3)の製造方法の第1の例について、以下に説明する。
第1セラミック層31となるグリーンシートが形成される。当該グリーンシートに第1ビアホールVH1が、例えば、レーザ加工または打ち抜き加工によって形成される。第1ビアホールVH1内に、第1金属ビア32となるCuWペースト(すなわち、CuおよびWの混合粉末を含むペースト)が充填される。また、当該グリーンシートの第1面S1上に、第1メタライズ層11となるCuWペースト層が塗布される。また、当該グリーンシートの第2面S2上に、第2メタライズ層21となるCuWペースト層が塗布される。第1セラミック層31に、セラミック枠体61となるグリーンシートが積層されることによって、グリーン積層体が形成される。
次に、上記グリーン積層体が、例えば1500℃程度で焼成される。これによりセラミック積層体が得られる。次に、第1メタライズ層11および第2メタライズ層21のそれぞれの上に、第1めっき層12および第2めっき層22が形成される。次に、リードフレーム65がセラミック枠体61上に、例えば、前述したAgシンター接合によって接合される。
以上により、パッケージ51が得られる。
次に、パッケージ51(図3)の製造方法の第2の例について、以下に説明する。
第1セラミック層31となるグリーンシートが形成される。当該グリーンシートに第1ビアホールVH1が、例えば、レーザ加工または打ち抜き加工によって形成される。第1セラミック層31に、セラミック枠体61となるグリーンシートが積層されることによって、グリーン積層体が形成される。次に、上記グリーン積層体が、例えば1500℃程度の焼成温度で焼成される。これによりセラミック積層体が形成される。
次に、第1セラミック層31の第1ビアホールVH1内に、第1金属ビア32となるCuペースト(すなわち、Cu粉末を含むペースト)が充填される。また、第1セラミック層31の第1面S1上に、第1メタライズ層11となるCuペースト層が塗布される。また、第1セラミック層31の第2面S2上に、第2メタライズ層21となるCuペースト層が塗布される。次に、上記Cuペーストが、セラミック積層体の焼成温度よりも低い焼成温度(例えば、600℃~800℃)で焼成される。これにより、第1金属ビア32、第1メタライズ層11および第2メタライズ層21が形成される。
次に、第1メタライズ層11および第2メタライズ層21のそれぞれの上に、第1めっき層12および第2めっき層22が形成される。次に、リードフレーム65がセラミック枠体61上に、例えば、前述したAgシンター接合によって接合される。
以上により、パッケージ51が得られる。
パッケージ51の製造方法の、上述した第1および第2の例のいずれも、典型的な積層セラミックプロセス技術を用いて低コストで実施可能である。特に第1の例は、第1セラミック層31と第1金属ビア32との同時焼成が行われるので、製造コストを、より低減することができる。一方、第2の例は、第1金属ビア32の組成として高Cu比率(例えば、実質的に100%)の組成を適用することによって、高い熱伝導性を得ることができる。
図4は、比較例のパッケージ59の構成を示す概略断面図である。図5は、図4のパッケージ59を用いた電子装置99の構成を示す概略断面図である。パッケージ59は、セラミック枠体61(図3:実施の形態1)に代わって、接合材26によってヒートシンク板39上に接合されたセラミック枠体29を有している。セラミック枠体29は、典型的にはアルミナ(Al2O3)からなる。接合材26は、その形成時には流動性を有しており、図4に示されているように、セラミック枠体29の内周面(キャビティCVに面する面)よりも内側へと流れ込む。流れ込む距離は、プロセス条件に依存して、例えば、0.025mm以上0.25mm以下である。その結果、キャビティCV内に電子部品8が搭載される際、電子部品8は面内方向においてセラミック枠体29の内周面から当該距離以上離される必要がある。よって、当該距離が大きいほどワイヤ9の長さも大きくなり、その結果、ワイヤ9のインダクタンスも大きくなる。ワイヤ9のインダクタンスの増大は、通常、望まれないことである。前述した本実施の形態によれば、このような問題を避けることができる。
図6は、銅(Cu)とアルミナ(Al2O3)と複合材料(CPC)との各々の線膨張係数(CTE)の温度依存性を例示するグラフ図である。典型的なセラミック材料であるAl2O3の線膨張係数に対して、Cuは顕著に大きな線膨張係数を有している。よって、比較例のパッケージ59においてヒートシンク板39がCuからなっていると、ヒートシンク板39の線膨張係数と、Al2O3からなるセラミック枠体29の線膨張係数との差異が大きい。この差異に起因して、ヒートシンク板39とセラミック枠体29との熱膨張差に起因したパッケージ59の反りまたは応力も大きくなる。一方、Cuに代わってCPCを用いれば、この差異は大幅に抑制される。よって、熱膨張差に起因したパッケージ59の反りまたは応力も、比較的小さくなる。しかしながら、CPC(またはこれに類した材料)は、Cuに比してかなり高価である。
図7は、第1ヒートシンク層30(図3)に占める第1金属ビア32の体積割合SBと第1ヒートシンク層30の熱抵抗Θjcとの関係のシミュレーション結果(実線)を、ヒートシンク板39(図4)にCPCが用いられた場合の熱抵抗Θjcのシミュレーション結果(破線)と共に示すグラフ図である。この結果から、体積割合SBを20%以上とすることによって、第1ヒートシンク層30の熱抵抗Θjcを、CPCの場合の熱抵抗Θjcのおおよそ2倍以下に抑えられることがわかる。さらに、体積割合SBを30%以上とすることによって、第1ヒートシンク層30の熱抵抗Θjcを、CPCの場合の熱抵抗Θjcのおおよそ1.5倍以下に抑えられることがわかる。さらに、体積割合SBを40%以上とすることによって、第1ヒートシンク層30の熱抵抗Θjcを、CPCの場合の熱抵抗Θjcとおおよそ同じにできることがわかる。
なお、上記シミュレーションは、次に記載の条件で行われている。熱抵抗Θjcは、電子部品8(図2)としての半導体チップの上面と、パッケージ51の底面BTと、の間の温度差(単位:K)を、電子部品の出力(単位:W)で除したものである。電子部品8としてのチップは、実質的にSiからなることを想定して、熱伝導率200W・m/Kを有している。実装材7は、Agからなることを想定して、熱伝導率420W・m/Kを有している。セラミック枠体61(図3)は、Al2O3からなることを想定して、熱伝導率17.8W・m/Kを有している。第1めっき層12および第2めっき層22は、Cuからなることを想定して、熱伝導率391W・m/Kを有している。第1メタライズ層11および第2メタライズ層21は、CuW合金(組成比は50:50)からなることを想定して、熱伝導率280.5W・m/Kを有している。支持部材100(図2)は、Alからなることを想定して、熱伝導率236W・m/Kを有している。第1ヒートシンク層30と、第1金属層10と、第2金属層20との総厚みは、1mmである。第1めっき層12および第2めっき層22の各々の厚みは、50μmである。第1メタライズ層11および第2メタライズ層21の各々の厚みは、10μmである。比較例におけるヒートシンク板39としてのCPCは、厚み1mmと、熱伝導率200W・m/Kとを有している。なお、図2および図5を参照して、リードフレーム65およびそれよりも上部の構成については、シミュレーションにおいて考慮していないが、このことは、熱抵抗Θjcの比較検討の目的においては無視できるものと考えられる。
本実施の形態によれば、第1に、第1ヒートシンク層30が複数の第1金属ビア32を含むことによって、パッケージ51の放熱特性を十分に確保することができる。第2に、第1ヒートシンク層30が第1セラミック層31を含むことによって、第1ヒートシンク層30とセラミック枠体61との熱膨張差に起因したパッケージ51の反りまたは応力を十分に抑制することができる。第3に、第1ヒートシンク層としての、セラミック層に金属ビアが設けられた構成は、比較的低コストで形成することが容易である。以上から、パッケージ51の放熱特性を十分に確保しつつ、第1ヒートシンク層30とセラミック枠体61との熱膨張差に起因したパッケージ51の反りまたは応力を十分に抑制することが、低コストで可能である。
複数の第1金属ビア32は、第1面S1の外側領域ROから離れて配置されている。これにより、複数の第1金属ビア32を、第1面S1のうち特に熱を受けやすい内側領域RIへ、集中的に配置することができる。よって、第1ヒートシンク層30において複数の第1金属ビア32が占める割合を不必要に増加させることなく、放熱経路を効果的に配置することができる。
パッケージ51は、第1ヒートシンク層30の第1面S1上に設けられ、複数の第1金属ビア32をつなぐ第1金属層10をさらに含む。これにより、熱が第1面S1上で分散される。よって、パッケージ51の放熱特性を、より高めることができる。
第1金属層10は、第1面S1の外側領域ROから外れて第1面S1の内側領域RI上に配置されている。これにより、第1金属層10を、第1面S1のうち特に熱を受けやすい内側領域RIへ集中的に配置することができる。よって、第1金属層10の熱膨張がパッケージの反りまたは応力へ及ぼす悪影響を抑えつつ、パッケージ51の放熱特性を、より高めることができる。
第1金属ビア32は、200W/m・K以上の熱伝導率を有するビア材料からなる。これにより、パッケージ51の放熱特性を、より高めることができる。
ビア材料は銅を含む。これにより、ビア材料の熱伝導率を容易に高くすることができる。
ビア材料はさらにタングステンを含む。これにより、第1ヒートシンク層30の形成を、第1セラミック層31と第1金属ビア32との同時焼成によって行いやすくなる。よって、第1ヒートシンク層30を、より低コストで形成することができる。
第1セラミック層31は、アルミナを含む材料からなる。これにより、第1セラミック層31を、高周波パッケージ用の典型的なセラミック材料によって形成することができる。金属に比して熱伝導率が劣る材料であるアルミナが用いられることによって第1ヒートシンク層30の平均熱伝導率が低下するものの、当該低下は、複数の第1金属ビア32によって少なくとも部分的に補われる。これにより、パッケージ51の放熱特性が過小となることを避けることができる。
セラミック枠体61および第1セラミック層31は同一の材料からなる。これにより、セラミック枠体61と第1セラミック層31との間での熱膨張差を避けることができる。
第1ヒートシンク層30に占める複数の第1金属ビア32の体積割合は20%以上60%以下である。体積割合が20%以上であることによって、パッケージ51の放熱特性を、より十分に確保することができる。体積割合が60%以下であることによって、第1ヒートシンク層30とセラミック枠体61との熱膨張差に起因したパッケージ51の反りまたは応力を、より十分に抑制することができる。また、第1ヒートシンク層30に占める第1セラミック層31の体積割合が大きいことによって、第1ヒートシンク層30の製造工程において、焼成によって第1セラミック層31となるグリーンシートが破損しにくくなる。
パッケージ51は第2金属層20をさらに含む。第2金属層20は、第1ヒートシンク層30の第2面S2上に設けられており、複数の第1金属ビア32をつないでいる。これにより、熱が第2面S2上で分散される。よって、パッケージ51の放熱特性を、より高めることができる。
第2金属層20は、平面視において、第1面S1の内側領域RIおよび外側領域ROにまたがっている。これにより、熱が第2面S2上で、より広く分散される。よって、パッケージ51の放熱特性を、より高めることができる。
<実施の形態2>
図8は、実施の形態2に係るパッケージ52の構成を示す概略断面図である。パッケージ52においては、パッケージ51(図3:実施の形態1)における第1ビアホールVH1中の第1金属ビア32に代わって、第1ビアホールVHT1中の第1金属ビア32Tが設けられている。第1ビアホールVHT1中の第1金属ビア32Tは、第1ヒートシンク層30の第1面S1から第2面S2に向かって先細りにされている。なお変形例として、第1金属ビア32(図3)と第1金属ビア32T(図8)との両方が用いられてもよい。
図8は、実施の形態2に係るパッケージ52の構成を示す概略断面図である。パッケージ52においては、パッケージ51(図3:実施の形態1)における第1ビアホールVH1中の第1金属ビア32に代わって、第1ビアホールVHT1中の第1金属ビア32Tが設けられている。第1ビアホールVHT1中の第1金属ビア32Tは、第1ヒートシンク層30の第1面S1から第2面S2に向かって先細りにされている。なお変形例として、第1金属ビア32(図3)と第1金属ビア32T(図8)との両方が用いられてもよい。
本実施の形態によれば、第1金属ビア32Tは、第1ヒートシンク層30の第1面S1から第2面S2に向かって先細りにされている。この形状によって、第1金属ビア32Tによる第1面S1から第2面S2への熱伝導効率が高められる。よって、第1ヒートシンク層30において複数の第1金属ビア32Tが占める割合を増加させることなく、パッケージ52の放熱特性を、より十分に確保することができる。
<実施の形態3>
図9は、実施の形態3に係るパッケージ53の構成を示す概略断面図である。
図9は、実施の形態3に係るパッケージ53の構成を示す概略断面図である。
パッケージ53は、パッケージ51(図3:実施の形態1)における第2金属層20に代わって、第2金属層23を有している。第2金属層23は、第2金属層20と同様、第1ヒートシンク層30の第2面S2上において複数の第1金属ビア32をつないでいる。第2金属層23は、めっき層を含むことなくメタライズ層のみによって形成されていてよい。言い換えれば、第2金属層23は、金属粉末の焼結体のみからなっていてよい。第2金属層23は、平面視において、第1面S1の内側領域RIおよび外側領域ROにまたがっている。
パッケージ53はさらに、第2ヒートシンク層40を含む。第2ヒートシンク層40は、第2金属層23に面する第3面S3と、第3面S3と反対の第4面S4とを有している。第3面S3は第2金属層に直接接していてよい。第2ヒートシンク層40は、第2セラミック層41と、複数の第2金属ビア42とを含む。第2セラミック層41は、第3面S3および第4面S4をなしており、第3面S3と第4面S4との間に複数の第2ビアホールVH2が設けられている。複数の第2金属ビア42は、第2セラミック層41の複数の第2ビアホールVH2内に配置されている。複数の第2金属ビア42は、平面視において、第1ヒートシンク層30の第1面S1の内側領域RIに含まれる金属ビアと、第1ヒートシンク層30の第1面S1の外側領域ROに少なくとも部分的に含まれる金属ビアと、を含む。
パッケージ53はさらに、第3金属層20Aを含む。第3金属層20Aは、第2ヒートシンク層40の第4面S4上に設けられており、複数の第2金属ビア42をつないでいる。第3金属層20Aは、平面視において、第1面S1の内側領域RIおよび外側領域ROにまたがっている。第3金属層20Aは、第2ヒートシンク層40の第4面S4上に直接設けられた第3メタライズ層21Aと、第2ヒートシンク層40の第4面S4上に第3メタライズ層21Aを介して設けられた第3めっき層22Aとを含む。
本実施の形態によれば、複数の第1金属ビア32により厚み方向において伝達された熱が、第2金属層23によって面内方向において拡散された後、複数の第2金属ビア42により厚み方向においてさらに伝達される。これにより、パッケージ53の放熱特性を、より高めることができる。
第2ヒートシンク層40の複数の第2金属ビア42は、平面視において、第1ヒートシンク層30の第1面S1の内側領域RIに含まれる金属ビアだけでなく、第1ヒートシンク層30の第1面S1の外側領域ROに少なくとも部分的に含まれる金属ビアも含む。これにより、熱の伝導経路が第2ヒートシンク層40において、より広く分散される。よって、パッケージ53の放熱特性を、より高めることができる。
7 :実装材
8 :電子部品
9 :ワイヤ(配線部材)
10 :第1金属層
11 :第1メタライズ層
12 :第1めっき層
20,23 :第2金属層
20A :第3金属層
21 :第2メタライズ層
21A :第3メタライズ層
22 :第2めっき層
22A :第3めっき層
30 :第1ヒートシンク層
31 :第1セラミック層
32,32T :第1金属ビア
40 :第2ヒートシンク層
41 :第2セラミック層
42 :第2金属ビア
51~53 :パッケージ
61 :セラミック枠体
65 :リードフレーム(金属端子)
70 :接着層
80 :蓋体
90 :電子装置
CV :キャビティ
VH1,VHT1:第1ビアホール
VH2 :第2ビアホール
8 :電子部品
9 :ワイヤ(配線部材)
10 :第1金属層
11 :第1メタライズ層
12 :第1めっき層
20,23 :第2金属層
20A :第3金属層
21 :第2メタライズ層
21A :第3メタライズ層
22 :第2めっき層
22A :第3めっき層
30 :第1ヒートシンク層
31 :第1セラミック層
32,32T :第1金属ビア
40 :第2ヒートシンク層
41 :第2セラミック層
42 :第2金属ビア
51~53 :パッケージ
61 :セラミック枠体
65 :リードフレーム(金属端子)
70 :接着層
80 :蓋体
90 :電子装置
CV :キャビティ
VH1,VHT1:第1ビアホール
VH2 :第2ビアホール
Claims (15)
- 蓋体によって封止されることになるキャビティを有するパッケージであって、
平面視において前記キャビティを囲むセラミック枠体と、
前記キャビティに面する内側領域と前記セラミック枠体を支持する外側領域とを有する第1面と、前記第1面と反対の第2面と、を有する第1ヒートシンク層と、
を備え、
前記第1ヒートシンク層は、
前記第1面および前記第2面をなし、前記第1面と前記第2面との間に複数の第1ビアホールが設けられた第1セラミック層と、
前記第1セラミック層の前記複数の第1ビアホール内に配置された複数の第1金属ビアと、
を含む、パッケージ。 - 前記複数の第1金属ビアは、前記第1面の前記外側領域から外れて配置されている、
請求項1に記載のパッケージ。 - 前記第1ヒートシンク層の前記第1面上に設けられ、前記複数の第1金属ビアをつなぐ第1金属層をさらに備える、
請求項1または2に記載のパッケージ。 - 前記第1金属層は、前記第1面の前記外側領域から外れて前記第1面の前記内側領域上に配置されている、
請求項3に記載のパッケージ。 - 前記第1金属ビアは、200W/m・K以上の熱伝導率を有するビア材料からなる、
請求項1から4のいずれか1項に記載のパッケージ。 - 前記ビア材料は銅を含む、
請求項5に記載のパッケージ。 - 前記ビア材料はさらにタングステンを含む、
請求項6に記載のパッケージ。 - 前記第1セラミック層は、アルミナを含む材料からなる、
請求項1から7のいずれか1項に記載のパッケージ。 - 前記セラミック枠体および前記第1セラミック層は同一の材料からなる、
請求項1から8のいずれか1項に記載のパッケージ。 - 前記第1ヒートシンク層に占める前記複数の第1金属ビアの体積割合は20%以上60%以下である、
請求項1から9のいずれか1項に記載のパッケージ。 - 前記複数の第1金属ビアは、前記第1ヒートシンク層の前記第1面から前記第2面に向かって先細りにされている金属ビアを含む、
請求項1から10のいずれか1項に記載のパッケージ。 - 前記第1ヒートシンク層の前記第2面上に設けられ、前記複数の第1金属ビアをつなぐ第2金属層をさらに備える、
請求項1から11のいずれか1項に記載のパッケージ。 - 前記第2金属層は、平面視において、前記第1面の前記内側領域および前記外側領域にまたがっている、
請求項12に記載のパッケージ。 - 前記第2金属層に面する第3面と、前記第3面と反対の第4面と、を有する第2ヒートシンク層をさらに備え、
前記第2ヒートシンク層は、
前記第3面および前記第4面をなし、前記第3面と前記第4面との間に複数の第2ビアホールが設けられた第2セラミック層と、
前記第2セラミック層の前記複数の第2ビアホール内に配置された複数の第2金属ビアと、
を含む、
請求項12または13に記載のパッケージ。 - 前記第2ヒートシンク層の前記複数の第2金属ビアは、平面視において、前記第1ヒートシンク層の前記第1面の前記内側領域に含まれる金属ビアと、前記第1ヒートシンク層の前記第1面の前記外側領域に少なくとも部分的に含まれる金属ビアと、を含む、
請求項14に記載のパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021183808A JP2023071204A (ja) | 2021-11-11 | 2021-11-11 | パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021183808A JP2023071204A (ja) | 2021-11-11 | 2021-11-11 | パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023071204A true JP2023071204A (ja) | 2023-05-23 |
Family
ID=86409889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021183808A Pending JP2023071204A (ja) | 2021-11-11 | 2021-11-11 | パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023071204A (ja) |
-
2021
- 2021-11-11 JP JP2021183808A patent/JP2023071204A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11605609B2 (en) | Ultra-thin embedded semiconductor device package and method of manufacturing thereof | |
EP2779230B1 (en) | Power overlay structure and method of making same | |
JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
KR20080083533A (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
JP2009513026A (ja) | 半導体構造及び組み立て方法 | |
JP2002203942A (ja) | パワー半導体モジュール | |
KR20150089610A (ko) | 파워모듈 패키지 및 그 제조방법 | |
JP2012074497A (ja) | 回路基板 | |
JP3813540B2 (ja) | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット | |
JP2023071204A (ja) | パッケージ | |
JP2002231850A (ja) | 半導体素子収納用配線基板 | |
JP2004288949A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2000183253A (ja) | 半導体素子収納用パッケージ | |
JP2004296726A (ja) | 放熱部材および半導体素子収納用パッケージおよび半導体装置 | |
JP2007042848A (ja) | 配線基板、電気素子装置並びに複合基板 | |
JP2006013420A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JPH10256413A (ja) | 半導体パッケージ | |
JP3447043B2 (ja) | 電子部品用パッケージ | |
US20240006370A1 (en) | Chip package with heat dissipation plate and manufacturing method thereof | |
JP7348485B2 (ja) | パッケージ基板、電子機器及びパッケージ基板の製造方法 | |
JP2023082392A (ja) | パッケージ | |
JPH10275878A (ja) | 半導体パッケージ | |
TWM545363U (zh) | 晶片封裝結構 | |
JPH10275879A (ja) | 半導体パッケージ | |
TWI607540B (zh) | Chip package structure and manufacturing method thereof |