JP2023023090A

JP2023023090A - 装置

Info

Publication number: JP2023023090A
Application number: JP2021128288A
Authority: JP
Inventors: 猛伊藤; Takeshi Ito
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2021-08-04
Filing date: 2021-08-04
Publication date: 2023-02-16
Also published as: KR102660687B1; KR20230020896A; TWI823468B; CN115905091A; TW202308312A

Abstract

【課題】モバイルインダストリープロセッサインタフェース（ＭＩＰＩ）のチャネル物理層（Ｃ－ＰＨＹ）に準拠して３つのラインで伝送される信号から導出される３つの差動信号の受信装置を提供する。【解決手段】装置１は、複数の信号の少なくとも１つが立ち上がったことに応じて第１パルスを出力する第１出力部（Ｒｉｓｅ側出力部２）と、複数の信号の少なくとも１つが立ち下がったことに応じて第２パルスを出力する第２出力部（Ｆａｌｌ側出力部３）と、パルスの非検出状態となる毎に、第１パルス及び第２パルスのうち最初に出力される先行パルスを検出する検出部４と、検出部により検出された先行パルスのエッジを、クロックに含まれるクロックパルスのエッジとして選択する選択部５と、を備える。【選択図】図１

Description

本発明は、装置に関する。

特許文献１～３には「遅延回路１０１は、入力クロック信号ＣＫＡを受けると、その信号を一定時間ｔｄ１遅延させ、遅延クロック信号ＣＫＤを作成して出力する。ＯＲゲート１０２は、遅延クロック信号ＣＫＤと入力クロック信号ＣＫＡを受けると、入力クロック信号ＣＫＡのＨレベルの幅を一定時間ｔｄ１だけ広げ、発振制御信号ＣＴ１を作成して出力する。」等と記載されている。
［先行技術文献］
［特許文献］
［特許文献１］特開２００３－０５１７３７号公報
［特許文献２］特開２０１７－１１２４２７号公報
［特許文献３］国際公開第２００８／０３２７０１号

本発明の第１の態様においては、装置が提供される。装置は、複数の信号の少なくとも１つが立ち上がったことに応じて第１パルスを出力する第１出力部を備えてよい。装置は、複数の信号の少なくとも１つが立ち下がったことに応じて第２パルスを出力する第２出力部を備えてよい。装置は、パルスの非検出状態となる毎に、第１パルスおよび第２パルスのうち最初に出力される先行パルスを検出する検出部を備えてよい。装置は、検出部により検出された先行パルスのエッジを、クロックに含まれるクロックパルスのエッジとして選択する選択部を備えてよい。

第１出力部は、複数の信号のうち、対応する何れか１つの信号が立ち上がったことに応じて第１基準幅の基準パルスをそれぞれ生成する複数の第１パルスジェネレータを有してよい。第１出力部は、複数の第１パルスジェネレータのそれぞれにより生成された基準パルスの論理和を第１パルスとして出力する第１ＯＲゲートを有してよい。第２出力部は、複数の信号のうち、対応する何れか１つの信号が立ち下がったことに応じて第１基準幅の基準パルスをそれぞれ生成する複数の第２パルスジェネレータを有してよい。第２出力部は、複数の第２パルスジェネレータのそれぞれにより生成された基準パルスの論理和を第２パルスとして出力する第２ＯＲゲートを有してよい。

第１基準幅は、クロックパルスのインターバルに複数の信号の立ち上がりおよび立ち下がりが１つずつ生じる場合に、第１パルスと、第２パルスとが少なくとも一部で重なり合うパルス幅であってよい。

第１基準幅は、クロックパルスのインターバルに生じ得る、複数の信号の立ち上がりと立ち下がりとのインターバルの最大値よりも大きいパルス幅であってよい。

第１基準幅は、クロックパルスの基準インターバルの０．４倍よりも大きいパルス幅であってよい。

第１基準幅は、クロックパルスのインターバルに複数の信号のうち２以上の信号が立ち上がる場合に、当該２以上の信号のそれぞれに応じて生成される２以上の基準パルスが一部で重なり合って１つの第１パルスをなし、クロックパルスのインターバルに複数の信号のうち２以上の信号が立ち下がる場合に、当該２以上の信号のそれぞれに応じて生成される２以上の基準パルスが一部で重なり合って１つの第２パルスをなすパルス幅であってよい。

検出部は、第１出力部および第２出力部から出力される第１パルスおよび第２パルスをそれぞれ検出するパルス検出部を有してよい。検出部は、クロックパルスの各インターバルにおいて第１パルスと、第２パルスとが一部で重なり合って出力される場合に、後から出力されるパルスについてのパルス検出部による検出を無効化する無効化部を有してよい。

検出部は、第１パルスが出力されることに応じて生成される第３基準幅の第３パルスと、第２パルスが出力されることに応じて生成される第３基準幅の第４パルスとのうち最初に生成されるパルスを検出することによって先行パルスを検出してよい。

第３基準幅は、クロックパルスのインターバルに複数の信号の立ち上がりおよび立ち下がりが１つずつ生じる場合に、第３パルスと、第４パルスとが少なくとも一部で重なり合うパルス幅であってよい。

第３基準幅は、クロックパルスのインターバルに生じ得る、複数の信号の立ち上がりと立ち下がりとのインターバルの最大値よりも大きいパルス幅であってよい。

第３基準幅は、クロックパルスの基準インターバルの０．４倍よりも大きいパルス幅であってよい。

検出部は、第３パルスおよび第４パルスをそれぞれ検出するパルス検出部を有してよい。検出部は、クロックパルスの各インターバルにおいて第３パルスと、第４パルスとが一部で重なり合って出力される場合に、後から出力されるパルスについてのパルス検出部による検出を無効化する無効化部を有してよい。

複数の信号は、モバイルインダストリープロセッサインタフェース（ＭＩＰＩ）のチャネル物理層（Ｃ－ＰＨＹ）に準拠して３つのラインで伝送される信号から導出される３つの差動信号であってよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

実施形態に係る装置１を示す。装置１の動作波形を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

［１．装置１の構成］
図１は、本実施形態に係る装置１を示す。

装置１は、複数の信号からクロックパルスｃｌｋを生成する。例えば、装置１は、３つの信号からクロックパルスｃｌｋを生成してよく、これに加えて、当該３つの信号からデータ（一例として映像データ）を読み取ってよい。装置１は、Ｒｉｓｅ側出力部２、Ｆａｌｌ側出力部３、検出部４、選択部５、データ読取部６とを備える。これらの構成は、論理回路で構成されてよい。なお、本実施形態では一例として、装置１は、モバイルインダストリープロセッサインタフェース（ＭＩＰＩ）のチャネル物理層（Ｃ－ＰＨＹ）に準拠するため、各構成の説明に先立ってＣ－ＰＨＹについて説明する。

［１．１．Ｃ－ＰＨＹ］
Ｃ－ＰＨＹでは、３つのラインを介して伝送される信号Ａ，Ｂ，Ｃに、通信すべきデータのみならずクロック信号が埋め込まれる。信号Ａ，Ｂ，ＣのそれぞれはＨｉｇｈ，Ｍｉｄｄｌｅ，Ｌｏｗの３つの値のうち、別々の値を取り、３つの信号Ａ，Ｂ，Ｃは全体として、次の表１における「＋ｘ」、「－ｘ」、「＋ｙ」、「－ｙ」、「＋ｚ」、「－ｚ」の６つの状態を取り得る。

信号Ａ，Ｂ，Ｃ全体の状態は、ＵＩ（ＵｎｉｔＩｎｔｅｒｖａｌ）毎に別の状態へと遷移する。これにより信号Ａ，Ｂ，Ｃは全体として、各ＵＩにおいて５値のデータ（シンボルとも称する）を送ることができることになる。ＵＩは、１つのシンボルを伝送するために信号Ａ，Ｂ，Ｃの送信側で決定される単位時間であり、例えば１２．５～１０００ｎｓの長さを有してよい。なお、送信される信号にはジッタが生じるため、信号Ａ，Ｂ，Ｃの受信側では、受信した信号Ａ，Ｂ，Ｃの信号レベルの変化に基づいてクロックパルスｃｌｋを生成し、このクロックパルスｃｌｋのタイミングに基づいて信号Ａ，Ｂ，Ｃからデータを取得する。

ここで、上述したように、信号Ａ，Ｂ，Ｃは全体として６つの状態を取り、状態遷移によって元の状態と異なる５つの状態の何れかに遷移するので、結果として３０（＝６×５）種類の状態遷移を生じ得る。ただし、３０種類の状態遷移には等価な状態遷移が含まれており、３０種類の状態遷移は、信号Ａ，Ｂ，Ｃの差分に対応する差動信号Ｄｉｆｆ（信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）とも称する）を用いて次の３種類の状態遷移に纏められる。

第１の種類の状態遷移は、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうちの全てが電圧０を横切る（ゼロクロスする、とも称する）場合である。この状態遷移は、例えば、状態「＋ｘ」から状態「－ｘ」への遷移である。この場合には、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうちの２つがゼロクロスして負から正に立ち上がり、残りの１つがゼロクロスして正から負に立ち下がるか、或いは、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうちの２つがゼロクロスして正から負に立ち下がり、残りの１つがゼロクロスして負から正に立ち上がる。

第２の種類の状態遷移は、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうちの２つが電圧０を横切る場合である。この状態遷移は、例えば、状態「＋ｘ」から状態「＋ｙ」への遷移である。この場合には、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうちの１つがゼロクロスして負から正に立ち上がり、他の１つがゼロクロスして正から負に立ち下がる。

第３の種類の状態遷移は、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうちの１つが電圧０を横切る場合である。この状態遷移は、例えば、状態「＋ｘ」から状態「－ｙ」への遷移である。この場合には、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうちの１つがゼロクロスして負から正に立ち上がるか、或いは、正から負に立ち下がる。

なお、２つ以上のゼロクロスが生じる第１，第２の種類の状態遷移においては、ＵＩ内でゼロクロスが前後して生じ得る。例えば、３つのゼロクロスが生じる第１の種類の状態遷移においては、理想的には全てのゼロクロスが同時に生じるものの、ジッタの影響などにより０．２ＵＩ以内のインターバルでゼロクロスが生じ得る。また、２つのゼロクロスが生じる第２の種類の状態遷移においては、０．４ＵＩ以内のインターバルでゼロクロスが生じ得る。

これらの場合、ＵＩ内での立ち上がりのゼロクロスが連続して生じることはなく、立ち下がりのゼロクロスが連続して生じることもない。例えば、ＵＩ内で立ち上がりのゼロクロスが先に生じた場合には、同じＵＩで、必ず次に立ち下がりのゼロクロスが生じる。同様に、ＵＩ内で立ち下がりのゼロクロスが先に生じた場合には、同じＵＩで、必ず次に立ち上がりのゼロクロスが生じる。立ち上がりのゼロクロスの後に、立ち下がりのゼロクロスが生じずに立ち上がりのゼロクロスが生じることはない。また、立ち下がりのゼロクロスの後に、立ち上がりのゼロクロスが生じずに立ち下がりのゼロクロスが生じることはない。

また、連続するＵＩ内で第２の状態遷移が生じる場合には、これらのＵＩのそれぞれで、立ち上がりのゼロクロスと、立ち下がりのゼロクロスとの順序が同じになる。すなわち、これらのＵＩそれぞれで、立ち上がりのゼロクロスが生じた後に立ち下がりのゼロクロスが生じるか、或いは、これらのＵＩそれぞれで、立ち下がりのゼロクロスが生じた後に立ち上がりのゼロクロスが生じる。

また、連続するＵＩのうち、先のＵＩで第２の状態遷移が生じ、後のＵＩで第１の状態遷移が生じる場合には、立ち上がりおよび立ち下がりのゼロクロスのうち、先のＵＩで先に生じるゼロクロスが後のＵＩで生じる。すなわち、先のＵＩで立ち上がりのゼロクロスが生じた後に立ち下がりのゼロクロスが生じた場合には、後のＵＩで立ち上がりのゼロクロスが生じる。

同様に、連続するＵＩのうち、先のＵＩで第１の状態遷移が生じ、後のＵＩで第２の状態遷移が生じる場合には、立ち上がりおよび立ち下がりのゼロクロスのうち、先のＵＩで生じるゼロクロスが後のＵＩで先に生じる。すなわち、先のＵＩで立ち上がりのゼロクロスが生じた場合には、後のＵＩで立ち上がりのゼロクロスが生じた後に立ち下がりのゼロクロスが生じる。

以上のようにデータ伝送を行うＣ－ＰＨＹにおいては、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のゼロクロスタイミングでクロックパルスｃｌｋを生成することができる。ＵＩ内で複数のゼロクロスが生じる場合には、最先のゼロクロスでクロックパルスｃｌｋが生成されてよい。

本実施形態に係る装置１は、Ｃ－ＰＨＹに準拠して３つのラインで伝送される信号Ａ，Ｂ，Ｃから導出される３つの信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）を取得してよい。例えば、装置１は、信号Ａ，Ｂ，Ｃを受信して信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）を生成する受信装置から信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）を取得してよい。

［１．２．Ｒｉｓｅ側出力部２］
Ｒｉｓｅ側出力部２は、第１出力部の一例であり、複数の信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）の少なくとも１つが立ち上がったことに応じてＲｉｓｅ側パルスを出力する。信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）が立ち上がるとは、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）がゼロクロスして負から正に立ち上がることであってよい。Ｒｉｓｅ側出力部２は、３つのパルスジェネレータ２０（パルスジェネレータ２０_（ＡＢ），２０_（ＢＣ），２０_（ＣＡ）とも称する）と、ＯＲゲート２１とを有する。なお、パルスジェネレータ２０_（ＡＢ），２０_（ＢＣ），２０_（ＣＡ）などの記載における添え字の括弧内の記号は、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうちの対応する信号を示す。

３つのパルスジェネレータ２０_（ＡＢ），２０_（ＢＣ），２０_（ＣＡ）は、複数の信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうち、対応する何れか１つの信号Ｄｉｆｆが立ち上がったことに応じて基準幅の基準パルスＰ_ｒｉｓｅ（基準パルスＰ_{ｒｉｓｅ（ＡＢ）}，Ｐ_{ｒｉｓｅ（ＢＣ）}，Ｐ_{ｒｉｓｅ（ＣＡ）}とも称する）をそれぞれ生成する。基準パルスＰ_ｒｉｓｅの基準幅は、第１基準幅の一例であり、詳細を後述する。各パルスジェネレータ２０は、生成した基準パルスＰ_ｒｉｓｅをＯＲゲート２１に供給してよい。

ＯＲゲート２１は、３つのパルスジェネレータ２０のそれぞれに接続される。ＯＲゲート２１は、第１ＯＲゲートの一例であり、３つのパルスジェネレータ２０のそれぞれにより生成された基準パルスＰ_ｒｉｓｅの論理和をＲｉｓｅ側パルスとして出力する。ＯＲゲート２１は、Ｒｉｓｅ側パルスを検出部４に供給してよい。また、ＯＲゲート２１は、Ｒｉｓｅ側パルスを選択部５における「０」の入力端子に供給してよい。

［１．３．Ｆａｌｌ側出力部３］
Ｆａｌｌ側出力部３は、第２出力部の一例であり、複数の信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）の少なくとも１つが立ち下がったことに応じてＦａｌｌ側パルスを出力する。信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）が立ち下がるとは、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）がゼロクロスして正から負に立ち下がることであってよい。Ｆａｌｌ側出力部３は、３つのパルスジェネレータ３０（パルスジェネレータ３０_（ＡＢ），３０_（ＢＣ），３０_（ＣＡ）とも称する）と、ＯＲゲート３１とを有する。

３つのパルスジェネレータ３０_（ＡＢ），３０_（ＢＣ），３０_（ＣＡ）は、複数の信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうち、対応する何れか１つの信号Ｄｉｆｆが立ち下がったことに応じて基準幅の基準パルスＰ_ｆａｌｌ（Ｐ_{ｆａｌｌ（ＡＢ）}，Ｐ_{ｆａｌｌ（ＢＣ）}，Ｐ_{ｆａｌｌ（ＣＡ）}とも称する）をそれぞれ生成する。各パルスジェネレータ３０は、生成した基準パルスＰ_ｆａｌｌをＯＲゲート３１に供給してよい。

ＯＲゲート３１は、３つのパルスジェネレータ３０のそれぞれに接続される。ＯＲゲート３１は、第２ＯＲゲートの一例であり、３つのパルスジェネレータ３０のそれぞれにより生成された基準パルスＰ_ｆａｌｌの論理和をＦａｌｌ側パルスとして出力する。ＯＲゲート３１は、Ｒｉｓｅ側パルスを検出部４に供給してよい。また、ＯＲゲート３１は、Ｆａｌｌ側パルスを選択部５における「１」の入力端子に供給してよい。

［１．４．基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌの基準幅］
基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌの基準幅は、クロックパルスｃｌｋのインターバルに信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）の立ち上がりおよび立ち下がりが１つずつ生じる場合に、Ｒｉｓｅ側出力部２からのＲｉｓｅ側パルス（ここでは基準パルスＰ_ｒｉｓｅそのもの）と、Ｆａｌｌ側出力部３からのＦａｌｌ側パルス（ここでは基準パルスＰ_ｆａｌｌそのもの）とが少なくとも一部で重なり合うパルス幅であってよい。例えば、基準幅は、クロックパルスｃｌｋのインターバルに信号Ｄｉｆｆ_（ＡＢ）が立ち上がり、信号Ｄｉｆｆ_（ＢＣ）が立ち下がる場合に、Ｒｉｓｅ側出力部２のパルスジェネレータ２０_（ＡＢ）により生成される基準パルスＰ_{ｒｉｓｅ（ＡＢ）}とＦａｌｌ側出力部３のパルスジェネレータ３０_（ＢＣ）により生成される基準パルスＰ_{ｆａｌｌ（ＢＣ）}とが必ず一部で重なり合うようなパルス幅であってよい。

また、基準幅は、クロックパルスｃｌｋのインターバルに信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうち２以上の信号が立ち上がる場合に、当該２以上の信号のそれぞれに応じて生成される２以上の基準パルスＰ_ｒｉｓｅが一部で重なり合って１つのＲｉｓｅ側パルスをなすパルス幅であってよい。また、基準幅は、クロックパルスｃｌｋのインターバルに信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうち２以上の信号が立ち下がる場合に、当該２以上の信号のそれぞれに応じて生成される２以上の基準パルスＰ_ｆａｌｌが一部で重なり合って１つのＦａｌｌ側パルスをなすパルス幅であってよい。例えば、基準幅は、クロックパルスｃｌｋのインターバルに２つの信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ）が立ち上がる場合に、当該２つの信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ）のそれぞれに応じてＲｉｓｅ側出力部２の２つのパルスジェネレータ２０_（ＡＢ），２０_（ＢＣ）により生成される２つの基準パルスＰ_{ｒｉｓｅ（ＡＢ）}，Ｐ_{ｒｉｓｅ（ＢＣ）}が必ず一部で重なり合って１つのＲｉｓｅ側パルスをなすようなパルス幅であってよい。なお、２つの信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ）が立ち上がる場合には、これらの立ち上がりと、残りの信号Ｄｉｆｆ_（ＣＡ）の立ち下がりとが同時に生じてもよいし、先の立ち上がりタイミングから基準幅の時間の間で、残りの信号Ｄｉｆｆ_（ＣＡ）の立ち下がりが生じてもよい。

また、基準幅は、クロックパルスｃｌｋのインターバルに生じ得る、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）の立ち上がりと立ち下がりとのインターバルの最大値よりも大きいパルス幅であってよい。立ち上がりと立ち下がりとのインターバルの最大値は、クロックパルスｃｌｋの基準インターバルの０．４倍の長さであってよい。従って、基準幅は、クロックパルスｃｌｋの基準インターバルの０．４倍よりも大きいパルス幅であってよい。基準インターバルの長さは信号Ａ，Ｂ，Ｃの送信元で設定されるＵＩの長さであってよい。この場合、基準幅は一例として０．４５ＵＩでもよいし、０．５ＵＩ以上でもよい。

［１．５．検出部４］
検出部４は、パルスの非検出状態（ｗａｉｔ状態とも称する）となる毎に、最初に出力される先行パルスを検出する。パルスの非検出状態とは、Ｒｉｓｅ側出力部２およびＦａｌｌ側出力部３から出力されるパルスを検出していない状態であってよい。検出部４は、非検出状態においてＲｉｓｅ側出力部２およびＦａｌｌ側出力部３から出力されるＲｉｓｅ側パルス，Ｆａｌｌ側パルスのうち、最初に出力されるパルスを先行パルスとして検出してよい。検出部４は、パルス検出部４０と、無効化部４１とを有する。

パルス検出部４０は、Ｒｉｓｅ側出力部２およびＦａｌｌ側出力部３から出力されるＲｉｓｅ側パルスおよびＦａｌｌ側パルスをそれぞれ検出する。パルス検出部４０は、Ｒｉｓｅ側パルスおよびＦａｌｌ側パルスの何れを検出したかに応じて選択部５に選択を行わせる選択信号Ｓｅｌを選択部５に供給してよい。本実施形態では一例として、パルス検出部４０は、Ｒｉｓｅ側パルスを検出した場合には、選択部５における「０」，「１」の入力端子のうち、Ｒｉｓｅ側パルスが入力される「０」を示す選択信号Ｓｅｌを選択部５に供給してよい。同様に、パルス検出部４０は、Ｆａｌｌ側パルスを検出した場合には、選択部５における「０」，「１」の入力端子のうち、Ｆａｌｌ側パルスが入力される「１」を示す選択部５に供給してよい。パルス検出部４０は、Ｒｉｓｅ側パルスおよびＦａｌｌ側パルスの両方を検出した場合には、選択部５に対し、「０」を示す選択信号Ｓｅｌを供給してもよいし、「１」を示す選択信号Ｓｅｌを供給してもよい。

無効化部４１は、クロックパルスｃｌｋの各インターバルにおいてＲｉｓｅ側出力部２からのパルスと、Ｆａｌｌ側出力部３からのパルスとが一部で重なり合って出力される場合に、後から出力されるパルスについてのパルス検出部４０による検出を無効化する。例えば、無効化部４１は、検出部４が先行パルスを検出している状態（ｂｕｓｙ状態とも称する）である場合に出力されるパルスの検出を無効化してよい。これにより、Ｒｉｓｅ側パルスおよびＦａｌｌ側パルスが一部で重なり合って出力される場合に、先行パルスのみがパルス検出部４０によって検出される。別言すれば、検出部４が先行パルスを検出していないｗａｉｔ状態である場合に出力されるパルスが、パルス検出部４０によって検出される。無効化部４１は、パルス検出部４０におけるＲｉｓｅ側パルスに対する検出機能と、Ｆａｌｌ側パルスに対する検出機能とのうち、後から出力されるパルスに対する検出機能をディセーブルしてよい。無効化部４１は、Ｒｉｓｅ側パルスおよびＦａｌｌ側パルスが同時に出力される場合には、パルス検出部４０による検出を無効化しなくてもよいし、Ｒｉｓｅ側パルスおよびＦａｌｌ側パルスのうち、予め決定された一方のパルスの検出を無効化してもよい。

Ｒｉｓｅ側パルスおよびＦａｌｌ側パルスのうち一方のパルスの検出が無効化されている場合、つまり他方のパルスが先に検出されて検出部４がｂｕｓｙ状態となっている場合には、当該他方のパルスが検出されていない状態となることに応じて検出部４はパルスの非検出状態、つまりｗａｉｔ状態となってよい。すなわち、Ｒｉｓｅ側パルスおよびＦａｌｌ側パルスのうち、先行パルスに重なって出力される後行パルスの検出が無効化されている場合には、後行パルスはパルス検出部４０によって検出されない。この状態において、先行パルスが検出されていない状態となれば（つまり、検出されていた先行パルスが立ち下がれば）、Ｒｉｓｅ側パルスおよびＦａｌｌ側パルスの何れのパルスも検出されていない状態となるため、検出部４は非検出状態となってよい。これにより、検出部４は、次の先行パルスの検出待ち状態となってよい。

無効化部４１によってパルスの検出が無効化される場合には、当該パルスが立ち下がることに応じて無効化が解除されてよい。例えば、Ｒｉｓｅ側パルスが先行パルスとして検出され、後から立ち上がったＦａｌｌ側パルスが無効化される場合には、当該Ｆａｌｌ側パルスが立ち下がることに応じてＦａｌｌ側パルスに対する検出の無効化が解除されてよい。これにより、Ｒｉｓｅ側パルスおよびＦａｌｌ側パルスのうち、一方のパルスに重なって出力された他方のパルスが無効化された後、改めて他方のパルスが出力される場合には、当該他方のパルスが先行パルスとして検出されてよい。なお、Ｒｉｓｅ側パルスと、Ｆａｌｌ側パルスとが重なり合わずに出力される場合には、無効化部４１によって後発のＦａｌｌ側パルスの検出が無効化されないため、当該後発のＦａｌｌ側パルスは次の先行パルスとして検出されてよい。

無効化部４１は、クロックパルスｃｌｋの新たなインターバルが開始したことを、パルス検出部４０によってＲｉｓｅ側パルス，Ｆａｌｌ側パルスが検出されることに応じて検出してもよいし、クロックパルスｃｌｋが装置１から出力されることに応じて検出してもよいし、パルス検出部４０が選択信号Ｓｅｌを出力することに応じて検出してもよい。

［１．６．選択部５］
選択部５は、検出部４により検出された先行パルスのエッジを、クロックに含まれるクロックパルスｃｌｋのエッジとして選択する。選択部５は、検出部４からの選択信号Ｓｅｌに基づいてＲｉｓｅ側パルスおよびＦａｌｌ側パルスの何れかのエッジをクロックパルスｃｌｋのエッジとして選択してよい。本実施形態では一例として、選択部５は、先行パルスの開始エッジ（例えば立ち上がりエッジ）および終了エッジ（例えば立ち下がりエッジ）をクロックパルスｃｌｋの開始エッジおよび終了エッジとして選択する、つまり、先行パルスをクロックパルスｃｌｋとして選択する。

選択部５は、Ｒｉｓｅ側出力部２から「０」の入力端子に入力されるＲｉｓｅ側パルスと、Ｆａｌｌ側出力部３から「１」の入力端子に入力されるＦａｌｌ側パルスとの何れかを、選択信号Ｓｅｌが「０」，「１」の何れを示すかに応じて選択してよい。本実施形態では一例として、選択部５はマルチプレクサであってよい。

選択部５は、選択したクロックパルスｃｌｋをデータ読取部６に供給してよい。選択部５は、装置１の外部にクロックパルスｃｌｋを出力してもよい。

［１．７．データ読取部６］
データ読取部６は、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）をラッチする。データ読取部６は、選択部５から供給されるクロックパルスｃｌｋに合わせて信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）をそれぞれラッチしてよい。これにより、例えばｎ番目（但しｎは自然数）のＵＩの信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）は、ｎ＋α番目（但し、αは０以上の整数）のＵＩの信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）から生成されるクロックパルスｃｌｋに応じてラッチされてよい。これに代えて、ｎ番目のＵＩの信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）は、ｎ－α番目のＵＩの信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）から生成されるクロックパルスｃｌｋに応じてラッチされてもよい。

データ読取部６は、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のそれぞれに対して設けられたＤフリップフロップであってよい。データ読取部６は、ラッチした信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のデータを外部に出力してよい。例えば、データ読取部６は、ラッチしたデータをディスプレイの表示ドライバに供給してよい。

以上の装置１によれば、複数の信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）の少なくとも１つが立ち上がったこと，立ち下がったことに応じて出力されるＲｉｓｅ側パルス，Ｆａｌｌ側パルスの非検出状態が生じる毎に、最初に出力される先行パルスが検出されてクロックパルスｃｌｋとして選択される。従って、信号Ｄｉｆｆの立ち上がりおよび立ち下がりの変化のうち、同じＵＩ内で先に生じる変化に応じたクロックパルスｃｌｋを生成することができ、後で生じる変化に応じて誤ってクロックパルスｃｌｋが生成されてしまうのを防止することができる。これにより、ジッタに対する耐性、ひいてはクロックパルスｃｌｋの精度を向上することができる。

また、Ｒｉｓｅ側出力部２，Ｆａｌｌ側出力部３は、対応する何れか１つの信号Ｄｉｆｆが立ち上がったこと，立ち下がったことに応じて基準幅の基準パルスＰ_ｒｉｓｅ，基準パルスＰ_ｆａｌｌをそれぞれ生成する複数のパルスジェネレータ２０，パルスジェネレータ３０と、生成された基準パルスＰ_ｒｉｓｅの論理和，基準パルスＰ_ｆａｌｌの論理和をパルスとして出力するＯＲゲート２１，ＯＲゲート３１とを有する。従って、信号Ｄｉｆｆの立ち上がりの変化と、立ち下がりの変化とのそれぞれを別々に検出し、先に生じる変化を確実に検出することができる。

また、基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌの基準幅は、クロックパルスｃｌｋのインターバルに信号Ｄｉｆｆの立ち上がりおよび立ち下がりが１つずつ生じる場合に、Ｒｉｓｅ側パルスと、Ｆａｌｌ側パルスとが一部で重なり合うパルス幅である。従って、同じＵＩ内でＲｉｓｅ側パルスおよびＦａｌｌ側パルスの一方が先に生じ、他方が後に生じる場合に、後から生じるパルスが次のＵＩでの先行パルスとして誤検出されてしまうのを防止することができる。

また、基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌの基準幅は、クロックパルスｃｌｋのインターバルに生じ得る、複数の信号Ｄｉｆｆの立ち上がりと立ち下がりとのインターバルの最大値よりも大きいパルス幅である。従って、クロックパルスｃｌｋのインターバルに信号Ｄｉｆｆの立ち上がりおよび立ち下がりが１つずつ生じる場合に、Ｒｉｓｅ側パルスと、Ｆａｌｌ側パルスとが一部で重なり合う。従って、同じＵＩ内でＲｉｓｅ側パルスおよびＦａｌｌ側パルスの一方が先に生じ、他方が後に生じる場合に、後から生じるパルスが次のＵＩでの先行パルスとして誤検出されてしまうのを防止することができる。

また、基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌの基準幅はクロックパルスｃｌｋの基準インターバルの０．４倍（本実施形態では一例として、０．４ＵＩ）よりも大きいパルス幅である。従って、クロックパルスｃｌｋのインターバルに生じ得る、複数の信号Ｄｉｆｆの立ち上がりと立ち下がりとのインターバルの最大値が基準インターバルの０．４以下になるよう定められている場合には、クロックパルスｃｌｋのインターバルに信号Ｄｉｆｆの立ち上がりおよび立ち下がりが１つずつ生じるときに、Ｒｉｓｅ側パルスと、Ｆａｌｌ側パルスとが一部で重なり合う。従って、同じＵＩ内でＲｉｓｅ側パルスおよびＦａｌｌ側パルスの一方が先に生じ、他方が後に生じる場合に、後から生じるパルスが次のＵＩでの先行パルスとして誤検出されてしまうのを防止することができる。また、例えば基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌの基準幅を０．５ＵＩ以上にすることで、複数の信号Ｄｉｆｆの立ち上がりと立ち下がりとのインターバルが０．５ＵＩとなる場合であっても、Ｒｉｓｅ側パルスと、Ｆａｌｌ側パルスとを一部で重なり合わせることができるため、後から生じるパルスが次のＵＩでの先行パルスとして誤検出されてしまうのを防止することができる。

また、クロックパルスｃｌｋの各インターバルにおいてＲｉｓｅ側パルスとＦａｌｌ側パルスとが一部で重なり合って出力される場合に、後から出力されるパルスの検出が無効化されるので、信号Ｄｉｆｆの立ち上がりの変化と、立ち下がりの変化とのうち先に生じる変化を確実に検出することができる。また、後から生じる変化に応じたパルスが次のＵＩに跨って生じる場合に、当該パルスの検出が無効化されるため、次のＵＩで先に生じる変化を確実に検出することができる。

また、基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌの基準幅は、複数の信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうち２以上の信号Ｄｉｆｆが立ち上がる場合に、当該２以上の信号Ｄｉｆｆのそれぞれに応じて生成される２以上の基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌが一部で重なり合って１つのＲｉｓｅ側パルスをなすパルス幅を有する。また、基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌの基準幅は、クロックパルスｃｌｋのインターバルに複数の信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）のうち２以上の信号Ｄｉｆｆが立ち下がる場合に、当該２以上の信号Ｄｉｆｆのそれぞれに応じて生成される２以上の基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌが一部で重なり合って１つのＦａｌｌ側パルスをなすパルス幅を有する。従って、同じＵＩ内で立ち上がりが２以上生じる場合，立ち下がりが２以上生じる場合に、後から生じる基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌが次のＵＩでの先行パルスとして誤検出されてしまうのを防止することができる。

［２．動作例］
図２は、装置１の動作波形を示す。本図では一例として、第１のＵＩ内で信号Ｄｉｆｆ_（ＡＢ）の立ち上がり、信号Ｄｉｆｆ_（ＢＣ）の立ち下がりが順に生じ、第２のＵＩ内で信号Ｄｉｆｆ_（ＡＢ）の立ち下がり、信号Ｄｉｆｆ_（ＢＣ）の立ち上がりが順に生じる場合にパルスジェネレータ２０_（ＡＢ），２０_（ＢＣ），３０_（ＡＢ），３０_（ＢＣ）から出力される基準パルスＰ_{ｒｉｓｅ（ＡＢ）}，Ｐ_{ｒｉｓｅ（ＢＣ）}，Ｐ_{ｆａｌｌ（ＡＢ）}，Ｐ_{ｆａｌｌ（ＢＣ）}と、ＯＲゲート２１，３１から出力されるＲｉｓｅ側パルス，Ｆａｌｌ側パルスと、検出部４から出力される選択信号Ｓｅｌと、選択部５から出力されるクロックパルスｃｌｋとを示す。図中の横軸は時間を示し、縦軸は信号レベルを示す。なお、本図では、各時点での検出部４の状態「ｂｕｓｙ」，「ｗａｉｔ」を併せて図示している。また、本動作例において基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌの基準幅は０．６ＵＩであってよい。

まず時間ｔ１においてＤｉｆｆ_（ＢＣ）が立ち上がり、信号Ｄｉｆｆ_{（ＡＢ），}Ｄｉｆｆ_（ＣＡ）が立ち下がると、時間ｔ１から時間ｔ３（＝ｔ１＋０．６ＵＩ）までの基準パルスＰ_{ｒｉｓｅ（ＢＣ）}，Ｐ_{ｆａｌｌ（ＡＢ），}Ｐ_{ｆａｌｌ（ＣＡ）}がパルスジェネレータ２０_（ＢＣ），３０_（ＢＣ），３０_（ＣＡ）から出力される。これにより、時間ｔ１から時間ｔ３まで０.６ＵＩのパルス幅のＲｉｓｅ側パルス，Ｆａｌｌ側パルスがＯＲゲート２１，３１から出力される。本動作例においては一例として、これらのＲｉｓｅ側パルス，Ｆａｌｌ側パルスがパルス検出部４０により検出される結果、検出部４がｂｕｓｙ状態となって「０」の選択信号Ｓｅｌが検出部４から出力される。その結果、選択部５によってＲｉｓｅ側パルスがクロックパルスｃｌｋとして選択されて出力される。検出部４は、Ｒｉｓｅ側パルス，Ｆａｌｌ側パルスの立ち下がりに応じてｗａｉｔ状態となる。なお、本図では基準パルスＰ_{ｆａｌｌ（ＣＡ）}の図示を省略している。

続いて、時間ｔ５においてＤｉｆｆ_（ＢＣ）が立ち下がると、時間ｔ５から時間ｔ７（＝ｔ５＋０．６ＵＩ）までの基準パルスＰ_{ｆａｌｌ（ＢＣ）}がパルスジェネレータ３０_（ＢＣ）から出力される。これにより、時間ｔ５から時間ｔ７まで０.６ＵＩのパルス幅のＦａｌｌ側パルスがＯＲゲート３１から出力される。また、このＦａｌｌ側パルスがパルス検出部４０により検出される結果、検出部４がｂｕｓｙ状態となって「１」の選択信号Ｓｅｌが検出部４から出力される。その結果、選択部５によってＦａｌｌ側パルスがクロックパルスｃｌｋとして選択されて出力される。検出部４は、Ｆａｌｌ側パルスの立ち下がりに応じてｗａｉｔ状態となる。

一方、時間ｔ６（＝ｔ５＋０．５ＵＩ）において信号Ｄｉｆｆ_（ＡＢ）が立ち上がると、時間ｔ６から時間ｔ９（＝ｔ６＋０．６ＵＩ）までの基準パルスＰ_{ｒｉｓｅ（ＡＢ）}がパルスジェネレータ２０_（ＡＢ）から出力される。これにより、時間ｔ６から時間ｔ９まで０．６ＵＩのパルス幅のＲｉｓｅ側パルスがＯＲゲート２１から出力される。このＲｉｓｅ側パルスは先行のＦａｌｌ側パルスと重なり合っているため、無効化部４１による無効化の結果、パルス検出部４０には検出されない。そのため、検出部４から出力される選択信号Ｓｅｌや、選択部５から出力されるクロックパルスｃｌｋは、Ｒｉｓｅ側パルスによって影響を受けない。時刻ｔ９でＲｉｓｅ側パルスが立ち下がると、当該Ｒｉｓｅ側パルスに対する検出の無効化は解除される。

また、時間ｔ７から時間ｔ９までの間の時間ｔ８においてＤｉｆｆ_（ＡＢ）が立ち下がると、時間ｔ８から基準幅の基準パルスＰ_{ｆａｌｌ（ＡＢ）}がパルスジェネレータ３０_（ＡＢ）から出力される。これにより、時間ｔ８から０.６ＵＩのパルス幅のＦａｌｌ側パルスがＯＲゲート３１から出力される。また、このＦａｌｌ側パルスがパルス検出部４０により検出される結果、検出部４がｂｕｓｙ状態となって「１」の選択信号Ｓｅｌが検出部４から出力される。その結果、選択部５によってＦａｌｌ側パルスがクロックパルスｃｌｋとして選択されて出力される。

［３．変形例］
なお、上記の実施形態においては、装置１は信号Ａ，Ｂ，Ｃを受信して信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）を生成する受信装置から信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）を取得することとして説明したが、信号Ａ，Ｂ，Ｃを受信して信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）を生成してもよい。この場合には、装置１は、信号Ａ，Ｂ，Ｃを受信する受信部と、受信した信号Ａ，Ｂ，Ｃから信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）を生成する差動回路部とをさらに備えてよい。

また、装置１がＣ－ＰＨＹに準拠することとして説明したが、Ｃ－ＰＨＹに準拠しなくてもよい。この場合には、装置１は、３とは異なる数の複数の信号を取得してもよく、Ｒｉｓｅ側出力部２は当該複数の信号の少なくとも１つが立ち上がったことに応じてＲｉｓｅ側パルスを出力してよく、Ｆａｌｌ側出力部３は当該複数の信号の少なくとも１つが立ち下がったことに応じてＦａｌｌ側パルスを出力してよい。

また、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）の立ち上がりと立ち下がりとのインターバルの最大値をクロックパルスｃｌｋの基準インターバル（一例としてＵＩ）の０．４倍の長さとして説明したが、基準インターバルの０．４倍より長くてもよい。この場合であっても、基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌの基準幅は、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）の立ち上がりと立ち下がりとのインターバルの最大値より大きいパルス幅であってよい。

また、選択部５は、先行パルスの開始エッジおよび終了エッジをクロックパルスｃｌｋの開始エッジおよび終了エッジとして選択することとして説明したが、先行パルスの開始エッジをクロックパルスｃｌｋの開始エッジとして選択する限りにおいて、先行パルスの終了エッジをクロックパルスｃｌｋの終了エッジとして選択しなくてもよい。例えば、選択部５は、先行パルスを引き延ばしたパルスを生成し、先行パルスの開始エッジをクロックパルスｃｌｋの開始エッジとして選択し、引き伸ばしたパルスの終了エッジをクロックパルスｃｌｋの終了エッジとしてもよい。

また、検出部４は、Ｒｉｓｅ側パルスおよびＦａｌｌ側パルスを検出して、Ｒｉｓｅ側パルスおよびＦａｌｌ側パルスのうち最初に出力される先行パルスを検出することとして説明したが、Ｒｉｓｅ側パルスが出力されることに応じて生成される第３基準幅の第３パルスと、Ｆａｌｌ側パルスが出力されることに応じて生成される第３基準幅の第４パルスとのうち最初に生成されるパルスを検出することによって、先行パルスを検出してもよい。この場合には、検出部４のパルス検出部４０は、第３パルスおよび第４パルスをそれぞれ検出してよく、無効化部４１は、クロックパルスの各インターバルにおいて第３パルスと第４パルスとが一部で重なり合って出力される場合に、後から出力されるパルスについてのパルス検出部４０による検出を無効化してよい。ここで、第３パルスおよび第４パルスは、出力部２によって生成されてもよいし、検出部４によって生成されてもよい。第３基準幅は、クロックパルスｃｌｋのインターバルに信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）の立ち上がりおよび立ち下がりが１つずつ生じる場合に、第３パルスと第４パルスとが少なくとも一部で重なり合うパルス幅であってよい。また、第３基準幅は、クロックパルスｃｌｋのインターバルに生じ得る、信号Ｄｉｆｆ_（ＡＢ），Ｄｉｆｆ_（ＢＣ），Ｄｉｆｆ_（ＣＡ）の立ち上がりと立ち下がりとのインターバルの最大値よりも大きいパルス幅であってよい。また、第３基準幅は、クロックパルスｃｌｋの基準インターバルの０．４倍よりも大きいパルス幅であってよい。このように検出部４が第３基準幅の第３パルスおよび第４パルスを検出することによって先行パルスを検出する場合には、パルスジェネレータ２０，３０は第３基準幅より狭い基準幅の基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌを生成してよい。一例として、第３パルスおよび第４パルスの基準幅は０．６ＵＩであってよく、基準パルスＰ_ｒｉｓｅ，Ｐ_ｆａｌｌのパルス幅は０．２５ＵＩであってよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１装置
２Ｒｉｓｅ側出力部
３Ｆａｌｌ側出力部
４検出部
５選択部
６データ読取部
２０パルスジェネレータ
２１ＯＲゲート
３０パルスジェネレータ
３１ＯＲゲート
４０パルス検出部
４１無効化部

Claims

複数の信号の少なくとも１つが立ち上がったことに応じて第１パルスを出力する第１出力部と、
前記複数の信号の少なくとも１つが立ち下がったことに応じて第２パルスを出力する第２出力部と、
パルスの非検出状態となる毎に、前記第１パルスおよび前記第２パルスのうち最初に出力される先行パルスを検出する検出部と、
前記検出部により検出された前記先行パルスのエッジを、クロックに含まれるクロックパルスのエッジとして選択する選択部と、
を備える、装置。
前記第１出力部は、
前記複数の信号のうち、対応する何れか１つの信号が立ち上がったことに応じて第１基準幅の基準パルスをそれぞれ生成する複数の第１パルスジェネレータと、
前記複数の第１パルスジェネレータのそれぞれにより生成された前記基準パルスの論理和を前記第１パルスとして出力する第１ＯＲゲートと、
を有し、
前記第２出力部は、
前記複数の信号のうち、対応する何れか１つの信号が立ち下がったことに応じて前記第１基準幅の基準パルスをそれぞれ生成する複数の第２パルスジェネレータと、
前記複数の第２パルスジェネレータのそれぞれにより生成された前記基準パルスの論理和を前記第２パルスとして出力する第２ＯＲゲートと、
を有する、請求項１に記載の装置。
前記第１基準幅は、前記クロックパルスのインターバルに前記複数の信号の立ち上がりおよび立ち下がりが１つずつ生じる場合に、前記第１パルスと、前記第２パルスとが少なくとも一部で重なり合うパルス幅である、請求項２に記載の装置。
前記第１基準幅は、前記クロックパルスのインターバルに生じ得る、前記複数の信号の立ち上がりと立ち下がりとのインターバルの最大値よりも大きいパルス幅である、請求項２または３に記載の装置。
前記第１基準幅は、前記クロックパルスの基準インターバルの０．４倍よりも大きいパルス幅である、請求項２～４の何れか一項に記載の装置。
前記第１基準幅は、前記クロックパルスのインターバルに前記複数の信号のうち２以上の信号が立ち上がる場合に、当該２以上の信号のそれぞれに応じて生成される２以上の前記基準パルスが一部で重なり合って１つの前記第１パルスをなし、前記クロックパルスのインターバルに前記複数の信号のうち２以上の信号が立ち下がる場合に、当該２以上の信号のそれぞれに応じて生成される２以上の前記基準パルスが一部で重なり合って１つの前記第２パルスをなすパルス幅である、請求項２～５の何れか一項に記載の装置。
前記検出部は、
前記第１出力部および前記第２出力部から出力される前記第１パルスおよび前記第２パルスをそれぞれ検出するパルス検出部と、
前記クロックパルスの各インターバルにおいて前記第１パルスと、前記第２パルスとが一部で重なり合って出力される場合に、後から出力されるパルスについての前記パルス検出部による検出を無効化する無効化部とを有する、請求項１～６の何れか一項に記載の装置。
前記検出部は、前記第１パルスが出力されることに応じて生成される第３基準幅の第３パルスと、前記第２パルスが出力されることに応じて生成される前記第３基準幅の第４パルスとのうち最初に生成されるパルスを検出することによって前記先行パルスを検出する、請求項１、２および６の何れか一項に記載の装置。
前記第３基準幅は、前記クロックパルスのインターバルに前記複数の信号の立ち上がりおよび立ち下がりが１つずつ生じる場合に、前記第３パルスと、前記第４パルスとが少なくとも一部で重なり合うパルス幅である、請求項８に記載の装置。
前記第３基準幅は、前記クロックパルスのインターバルに生じ得る、前記複数の信号の立ち上がりと立ち下がりとのインターバルの最大値よりも大きいパルス幅である、請求項８または９に記載の装置。
前記第３基準幅は、前記クロックパルスの基準インターバルの０．４倍よりも大きいパルス幅である、請求項８～１０の何れか一項に記載の装置。
前記検出部は、
前記第３パルスおよび前記第４パルスをそれぞれ検出するパルス検出部と、
前記クロックパルスの各インターバルにおいて前記第３パルスと、前記第４パルスとが一部で重なり合って出力される場合に、後から出力されるパルスについての前記パルス検出部による検出を無効化する無効化部とを有する、請求項８～１１の何れか一項に記載の装置。
前記複数の信号は、モバイルインダストリープロセッサインタフェース（ＭＩＰＩ）のチャネル物理層（Ｃ－ＰＨＹ）に準拠して３つのラインで伝送される信号から導出される３つの差動信号である、請求項１から１２の何れか一項に記載の装置。