JP4598872B2 - タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 - Google Patents
タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 Download PDFInfo
- Publication number
- JP4598872B2 JP4598872B2 JP2009519136A JP2009519136A JP4598872B2 JP 4598872 B2 JP4598872 B2 JP 4598872B2 JP 2009519136 A JP2009519136 A JP 2009519136A JP 2009519136 A JP2009519136 A JP 2009519136A JP 4598872 B2 JP4598872 B2 JP 4598872B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- comparison period
- data
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011084 recovery Methods 0.000 title claims description 73
- 230000006854 communication Effects 0.000 title claims description 19
- 238000004891 communication Methods 0.000 title claims description 18
- 238000001514 detection method Methods 0.000 claims description 59
- 230000000630 rising effect Effects 0.000 claims description 39
- 230000008859 change Effects 0.000 claims description 34
- 238000010586 diagram Methods 0.000 description 27
- 230000001360 synchronised effect Effects 0.000 description 21
- 238000000034 method Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 18
- 230000007704 transition Effects 0.000 description 16
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 238000005070 sampling Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
基準クロックの立ち上がりエッジが発生するタイミングを内包する比較期間内に受信データの変化が発生したか否かを検知する比較期間判定部と、
前記受信データの立ち上がりエッジが前記基準クロックに対して前にあるか後ろにあるかの判定、及び前記受信データの立下りエッジが前記基準クロックに対して前にあるか後ろにあるかの判定を行ない、それぞれの判定結果を示す第1判定信号及び第2判定信号を出力する位相判定部と、
前記比較期間判定部の検知結果、及び前記位相判定部の出力に応じたレベルの信号を、同期データとして同期クロックに同期させて出力する同期データ生成部と、
を備えたことを特徴とする。
図1は、本発明の実施形態1に係るタイミングリカバリ回路100の構成を示すブロック図である。タイミングリカバリ回路100は、受信データを同期クロックに同期させて出力する回路である。タイミングリカバリ回路100は、図1に示すように、比較期間判定部110、位相判定部120、及び同期データ生成部130を備えている。
比較期間判定部110は、位相の異なる第1クロックと第2クロックを受信して、第1クロックと第2クロックのエッジにはさまれた期間を比較期間と認識し、受信データの変化が発生したか否かを検知する。詳しくは、この比較期間内に受信データの遷移点があった場合に、遷移の方向に応じて、rise検知信号とfall検知信号を出力する。rise検知信号は、第1クロックのエッジと第2クロックのエッジの間に受信データの立ち上がりエッジがある場合にH、それ以外の場合にLとなる信号である。また、fall検知信号は、第1クロックのエッジと第2クロックのエッジの間に受信データの立下りエッジがある場合にH、それ以外の場合にLとなる信号である。
位相判定部120は、受信データと基準クロックを受信し、両者の位相関係を判定する。なお、基準クロックは比較期間内に立ち上がりエッジを持つクロックである。
同期データ生成部130は、rise検知信号、fall検知信号、第1判定信号、第2判定信号を受信し、これらに応じて同期データを生成し、同期クロックに同期して出力する。
図6は、本実施形態の構成において、第1クロック、第2クロック、基準クロック、受信データの遷移点の位置関係、比較期間判定部110の出力、及び位相判定部120の出力の一覧を示す図である。
実施形態1の別の構成として、位相判定部120として図7に示す構成を用いることも可能である。これは、受信データの立下りエッジを用いない構成である。
図10は、本発明の実施形態2に係るタイミングリカバリ回路200の構成を示すブロック図である。タイミングリカバリ回路200は、位相判定部120の構成、及び同期データ生成部130の構成が実施形態1のタイミングリカバリ回路100と異なっている。
図15は、本発明の実施形態3に係るタイミングリカバリ回路300の構成を示すブロック図である。タイミングリカバリ回路300は、比較期間判定部110の構成、及び同期データ生成部130の構成が実施形態1、2等と異なっている。
比較期間判定部110として図20に示す構成を用いることも可能である。この場合は、受信データの反転信号に対する始点情報である反転始点情報を同期データの生成に利用する。
実施形態4では、本発明に係るタイミングリカバリ回路を通信ノードに適用した例を説明する。図24は、そのような通信ノードを用いたネットワークシステム400を示している。ネットワークシステム400は、図24に示すように、通信ノード410、ネットワークケーブル420を備えている。
上記のようなネットワークシステムに限らず、本発明に係るタイミングリカバリ回路の用途はある。例えば図25は、記憶媒体から情報を読み出すリードチャネル(電子機器500)への適用例を示した図である。
110 比較期間判定部
111〜114 フリップフロップ
120 位相判定部
121 RSラッチ
122 RSラッチ
130 同期データ生成部
131 論理回路
132 フリップフロップ
200 タイミングリカバリ回路
211〜214 フリップフロップ
221 フリップフロップ
222 セレクタ
300 タイミングリカバリ回路
311〜312 フリップフロップ
321〜324 フリップフロップ
400 ネットワークシステム
410 通信ノード
411 接続ポート
412 タイミングリカバリ回路
413 論理回路
420 ネットワークケーブル
500 電子機器
510 記憶媒体
520 読取ヘッド
530 アナログフロントエンド
540 タイミングリカバリ回路
550 論理回路
Claims (19)
- 基準クロックの立ち上がりエッジが発生するタイミングを内包する比較期間内に受信データの変化が発生したか否かを検知する比較期間判定部と、
前記受信データの立ち上がりエッジが前記基準クロックに対して前にあるか後ろにあるかの判定、及び前記受信データの立下りエッジが前記基準クロックに対して前にあるか後ろにあるかの判定を行ない、それぞれの判定結果を示す第1判定信号及び第2判定信号を出力する位相判定部と、
前記比較期間判定部の検知結果、及び前記位相判定部の出力に応じたレベルの信号を、同期データとして同期クロックに同期させて出力する同期データ生成部と、
を備えたことを特徴とするタイミングリカバリ回路。 - 請求項1のタイミングリカバリ回路であって、
前記受信データは、第1の値と第2の値との間で変化する信号であり、
前記位相判定部は、前記比較期間において、前記受信データの前記第2の値から前記第1の値への変化が前記基準クロックの立ち上がりエッジよりも時間的に前に発生した場合に、前記第1の値の第1判定信号を出力し、それ以外の場合に、前記第2の値の第1判定信号を出力するとともに、前記比較期間において、前記受信データの前記第1の値から前記第2の値への変化が前記基準クロックの立ち上がりエッジより時間的に前に発生した場合に、前記第1の値の第2判定信号を出力し、それ以外の場合に、前記第2の値の第2判定信号を出力することを特徴とするタイミングリカバリ回路。 - 請求項1のタイミングリカバリ回路であって、
前記受信データは、第1の値と第2の値との間で変化する信号であり、
前記位相判定部は、前記比較期間の始点から前記基準クロックの立ち上がりエッジまでの間に前記受信データが前記第1の値であった場合に、前記第1の値の第1判定信号を出力し、それ以外の場合には、前記第2の値の第1判定信号を出力するとともに、前記比較期間の始点から前記基準クロックの立ち上がりエッジまでの間に前記受信データが前記第2の値であった場合に、前記第1の値の第2判定信号を出力し、それ以外の場合には、前記第2の値の第2判定信号を出力することを特徴とするタイミングリカバリ回路。 - 請求項1のタイミングリカバリ回路であって、
前記受信データは、第1の値と第2の値との間で変化する信号であり、
前記位相判定部は、前記比較期間の始点から前記基準クロックの立ち上がりエッジまでの間に前記受信データが前記第1の値であった場合に、前記第1の値の第1判定信号を出力し、それ以外の場合には、第2の値の第1判定信号を出力するとともに、前記基準クロックの立ち上がりエッジから前記比較期間の終点までの間に前記受信データが前記第1の値であった場合に、前記第2の値の第2判定信号を出力し、それ以外の場合に、前記第1の値の第2判定信号を出力することを特徴とするタイミングリカバリ回路。 - 請求項1のタイミングリカバリ回路であって、
前記同期データ生成部は、前記基準クロックに同期して前記受信データを保持する受信データ保持部を備えており、前記比較期間判定部が前記受信データの変化を検出していない場合は、前記受信データ保持部の出力を前記同期データとして出力することを特徴とするタイミングリカバリ回路。 - 請求項5のタイミングリカバリ回路であって、
前記受信データは、第1の値と第2の値との間で変化する信号であり、
前記比較期間判定部は、前記比較期間内における前記受信データの、前記第2の値から前記第1の値への変化、及び前記第1の値から前記第2の値への変化を検知し、
前記同期データ生成部は、前記比較期間内において前記第2の値から前記第1の値への変化を前記比較期間判定部が検知した場合には、前記第1判定信号を前記同期データとして出力し、前記比較期間内において前記第1の値から前記第2の値への変化を前記比較期間判定部が検知した場合には、前記第2判定信号の反転信号を前記同期データとして出力することを特徴とするタイミングリカバリ回路。 - 請求項3のタイミングリカバリ回路であって、
前記比較期間判定部は、前記比較期間内における前記受信データの、前記第2の値から前記第1の値への変化、及び前記第1の値から前記第2の値への変化を検知し、
前記同期データ生成部は、前記比較期間内に前記受信データが前記第2の値から前記第1の値に変化したことを前記比較期間判定部が検知した場合には、前記第1判定信号を前記同期データとして出力し、それ以外の場合には前記第2判定信号の値の反転信号を前記同期データとして出力することを特徴とするタイミングリカバリ回路。 - 請求項3のタイミングリカバリ回路であって、
前記比較期間判定部は、前記比較期間内における前記受信データの、前記第2の値から前記第1の値への変化、及び前記第1の値から前記第2の値への変化を検知し、
前記同期データ生成部は、前記比較期間内に前記受信データが前記第1の値から前記第2の値に変化したことを前記比較期間判定部が検知した場合は、前記第2判定信号の反転信号を前記同期データとして出力し、前記比較期間内に前記受信データが前記第2の値から前記第1の値に変化したことを検知した場合は、前記第1判定信号を前記同期データとして出力し、前記比較期間内に前記受信データの変化が発生していない場合は、前記第1判定信号が前記第1の値でかつ前記第2判定信号が前記第2の値ならば、前記同期データとして前記第1の値を出力し、そうでなければ、前記同期データとして前記第2の値を出力することを特徴とするタイミングリカバリ回路。 - 請求項2のタイミングリカバリ回路であって、
前記比較期間判定部は、前記比較期間の始点又は始点における前記受信データの状態を状態情報として保持するように構成されており、
前記同期データ生成部は、前記比較期間において、前記受信データの前記第2の値から前記第1の値への変化が発生した場合に、前記同期データとして前記第1判定信号を出力し、前記比較期間において、前記受信データの前記第1の値から前記第2の値への変化が発生した場合に、前記同期データとして前記第2判定信号の反転信号を出力し、これらの何れでもない場合に、前記同期データとして前記状態情報を出力することを特徴とするタイミングリカバリ回路。 - 請求項2のタイミングリカバリ回路であって、
前記比較期間判定部は、前記比較期間の始点及び終点における前記受信データの状態をそれぞれ始点情報及び終点情報として保持するとともに、前記比較期間の始点における前記受信データを反転させたものを反転始点情報として保持するように構成されており、
前記同期データ生成部は、前記比較期間において、前記受信データの前記第2の値から前記第1の値への変化が発生した場合に、前記同期データとして前記第1判定信号を出力し、前記比較期間において、前記受信データの前記第1の値から前記第2の値への変化が発生した場合に、前記同期データとして前記第2判定信号の反転信号を出力し、前記始点情報と前記反転始点情報とが等しい場合には、前記同期データとして前記終点情報を出力し、それらの何れでもない場合には、前記同期データとして前記始点情報を出力することを特徴とするタイミングリカバリ回路。 - 請求項1のタイミングリカバリ回路と、
ネットワークに接続する接続ポートと、
を備え、
前記タイミングリカバリ回路は、
前記接続ポートを介して受信した受信データを入力とすることを特徴とする通信ノード。 - 請求項11の通信ノードを複数含んでおり、
これらの通信ノードがそれぞれ接続されてなることを特徴とするネットワークシステム。 - 請求項1のタイミングリカバリ回路と、
第1の値と第2の値との間で変化する信号を出力する信号出力回路と、
を備え、
前記タイミングリカバリ回路は、前記信号出力回路が出力する信号を入力とすることを特徴とする電子機器。 - 請求項4のタイミングリカバリ回路であって、
前記比較期間判定部は、前記比較期間内における前記受信データの、前記第2の値から前記第1の値への変化、及び前記第1の値から前記第2の値への変化を検知し、
前記同期データ生成部は、前記比較期間内に前記受信データが前記第2の値から前記第1の値に変化したことを前記比較期間判定部が検知した場合には、前記第1判定信号を前記同期データとして出力し、それ以外の場合には前記第2判定信号の値の反転信号を前記同期データとして出力することを特徴とするタイミングリカバリ回路。 - 請求項4のタイミングリカバリ回路であって、
前記比較期間判定部は、前記比較期間内における前記受信データの、前記第2の値から前記第1の値への変化、及び前記第1の値から前記第2の値への変化を検知し、
前記同期データ生成部は、前記比較期間内に前記受信データが前記第1の値から前記第2の値に変化したことを前記比較期間判定部が検知した場合は、前記第2判定信号の反転信号を前記同期データとして出力し、前記比較期間内に前記受信データが前記第2の値から前記第1の値に変化したことを検知した場合は、前記第1判定信号を前記同期データとして出力し、前記比較期間内に前記受信データの変化が発生していない場合は、前記第1判定信号が前記第1の値でかつ前記第2判定信号が前記第2の値ならば、前記同期データとして前記第1の値を出力し、そうでなければ、前記同期データとして前記第2の値を出力することを特徴とするタイミングリカバリ回路。 - 請求項3のタイミングリカバリ回路であって、
前記比較期間判定部は、前記比較期間の始点又は始点における前記受信データの状態を状態情報として保持するように構成されており、
前記同期データ生成部は、前記比較期間において、前記受信データの前記第2の値から前記第1の値への変化が発生した場合に、前記同期データとして前記第1判定信号を出力し、前記比較期間において、前記受信データの前記第1の値から前記第2の値への変化が発生した場合に、前記同期データとして前記第2判定信号の反転信号を出力し、これらの何れでもない場合に、前記同期データとして前記状態情報を出力することを特徴とするタイミングリカバリ回路。 - 請求項4のタイミングリカバリ回路であって、
前記比較期間判定部は、前記比較期間の始点又は始点における前記受信データの状態を状態情報として保持するように構成されており、
前記同期データ生成部は、前記比較期間において、前記受信データの前記第2の値から前記第1の値への変化が発生した場合に、前記同期データとして前記第1判定信号を出力し、前記比較期間において、前記受信データの前記第1の値から前記第2の値への変化が発生した場合に、前記同期データとして前記第2判定信号の反転信号を出力し、これらの何れでもない場合に、前記同期データとして前記状態情報を出力することを特徴とするタイミングリカバリ回路。 - 請求項3のタイミングリカバリ回路であって、
前記比較期間判定部は、前記比較期間の始点及び終点における前記受信データの状態をそれぞれ始点情報及び終点情報として保持するとともに、前記比較期間の始点における前記受信データを反転させたものを反転始点情報として保持するように構成されており、
前記同期データ生成部は、前記比較期間において、前記受信データの前記第2の値から前記第1の値への変化が発生した場合に、前記同期データとして前記第1判定信号を出力し、前記比較期間において、前記受信データの前記第1の値から前記第2の値への変化が発生した場合に、前記同期データとして前記第2判定信号の反転信号を出力し、前記始点情報と前記反転始点情報とが等しい場合には、前記同期データとして前記終点情報を出力し、それらの何れでもない場合には、前記同期データとして前記始点情報を出力することを特徴とするタイミングリカバリ回路。 - 請求項4のタイミングリカバリ回路であって、
前記比較期間判定部は、前記比較期間の始点及び終点における前記受信データの状態をそれぞれ始点情報及び終点情報として保持するとともに、前記比較期間の始点における前記受信データを反転させたものを反転始点情報として保持するように構成されており、
前記同期データ生成部は、前記比較期間において、前記受信データの前記第2の値から前記第1の値への変化が発生した場合に、前記同期データとして前記第1判定信号を出力し、前記比較期間において、前記受信データの前記第1の値から前記第2の値への変化が発生した場合に、前記同期データとして前記第2判定信号の反転信号を出力し、前記始点情報と前記反転始点情報とが等しい場合には、前記同期データとして前記終点情報を出力し、それらの何れでもない場合には、前記同期データとして前記始点情報を出力することを特徴とするタイミングリカバリ回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154144 | 2007-06-11 | ||
JP2007154144 | 2007-06-11 | ||
PCT/JP2007/073177 WO2008152755A1 (ja) | 2007-06-11 | 2007-11-30 | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008152755A1 JPWO2008152755A1 (ja) | 2010-08-26 |
JP4598872B2 true JP4598872B2 (ja) | 2010-12-15 |
Family
ID=40129370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009519136A Expired - Fee Related JP4598872B2 (ja) | 2007-06-11 | 2007-11-30 | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8300755B2 (ja) |
JP (1) | JP4598872B2 (ja) |
CN (1) | CN101682500A (ja) |
WO (1) | WO2008152755A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5967513B2 (ja) * | 2011-07-12 | 2016-08-10 | パナソニックIpマネジメント株式会社 | 調光器 |
CN102820886B (zh) * | 2012-08-10 | 2015-02-11 | 硅谷数模半导体(北京)有限公司 | 信号检测方法、装置和具有该装置的pll和cdr*** |
JP6312772B1 (ja) * | 2016-10-20 | 2018-04-18 | ファナック株式会社 | 位相差推定装置及びその位相差推定装置を備えた通信機器 |
EP3748512B1 (en) * | 2019-06-06 | 2023-08-02 | Infineon Technologies AG | Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09238129A (ja) * | 1995-12-28 | 1997-09-09 | Hitachi Denshi Ltd | データ処理システム |
JPH11317732A (ja) * | 1998-12-21 | 1999-11-16 | Oki Electric Ind Co Ltd | ビット位相同期回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6389090B2 (en) * | 1998-02-06 | 2002-05-14 | 3Com Corporation | Digital clock/data signal recovery method and apparatus |
US6496555B1 (en) * | 1998-07-22 | 2002-12-17 | Nec Corporation | Phase locked loop |
JP2003134096A (ja) | 2001-10-29 | 2003-05-09 | Toshiba Corp | データ抽出回路 |
-
2007
- 2007-11-30 CN CN200780053312A patent/CN101682500A/zh active Pending
- 2007-11-30 JP JP2009519136A patent/JP4598872B2/ja not_active Expired - Fee Related
- 2007-11-30 WO PCT/JP2007/073177 patent/WO2008152755A1/ja active Application Filing
- 2007-11-30 US US12/602,751 patent/US8300755B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09238129A (ja) * | 1995-12-28 | 1997-09-09 | Hitachi Denshi Ltd | データ処理システム |
JPH11317732A (ja) * | 1998-12-21 | 1999-11-16 | Oki Electric Ind Co Ltd | ビット位相同期回路 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2008152755A1 (ja) | 2010-08-26 |
CN101682500A (zh) | 2010-03-24 |
US8300755B2 (en) | 2012-10-30 |
WO2008152755A1 (ja) | 2008-12-18 |
US20100177790A1 (en) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4998699B2 (ja) | 半導体装置、及び通信制御方法 | |
US20090150706A1 (en) | Wrapper circuit for globally asynchronous locally synchronous system and method for operating the same | |
US6970521B2 (en) | Circuit and system for extracting data | |
JP4598872B2 (ja) | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 | |
JP2008234222A (ja) | Usbコントローラ及びusbコントローラ試験方法 | |
US7936855B2 (en) | Oversampling data recovery circuit and method for a receiver | |
EP1696600B1 (en) | Prediction of an optimal sampling point for clock resynchronization in a source synchronous data channel | |
JP3593104B2 (ja) | クロック切替回路 | |
CN107533533B (zh) | 集成电路之间的通信 | |
EP1946475B1 (en) | Data interface and method of seeking synchronization | |
US9584305B2 (en) | Deskew FIFO buffer with simplified initialization | |
US8675798B1 (en) | Systems, circuits, and methods for phase inversion | |
JP2011061350A (ja) | 受信装置及びその受信方法 | |
US20080307133A1 (en) | Method for Synchronizing a Transmission of Information and a Device Having Synchronizing Capabilities | |
JP6413585B2 (ja) | 送信回路、集積回路及びパラレルシリアル変換方法 | |
JP6596901B2 (ja) | データ転送制御装置及びそれを用いた電子機器 | |
JP3719413B2 (ja) | データ伝送システム及びそれに用いられるデータ送受信装置と、その方法 | |
US7185216B1 (en) | System for synchronizing first and second sections of data to opposing polarity edges of a clock | |
JP2004208004A (ja) | 差動シリアル通信装置 | |
JP6738028B2 (ja) | 受信回路及び半導体集積回路 | |
JP5742334B2 (ja) | データ転送システム、データ転送装置及びデータ転送方法 | |
JP6737642B2 (ja) | シリアルデータの受信回路、受信方法、トランシーバ回路、電子機器 | |
JP6695200B2 (ja) | シリアルデータの受信回路、トランシーバ回路、電子機器、アイドル状態の検出方法 | |
JP2008236178A (ja) | シリアルデータ受信回路 | |
KR102516881B1 (ko) | 클럭 위상 정렬을 위한 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100924 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |