JP2023005762A - 電源装置及び画像形成装置 - Google Patents
電源装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2023005762A JP2023005762A JP2021107930A JP2021107930A JP2023005762A JP 2023005762 A JP2023005762 A JP 2023005762A JP 2021107930 A JP2021107930 A JP 2021107930A JP 2021107930 A JP2021107930 A JP 2021107930A JP 2023005762 A JP2023005762 A JP 2023005762A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- voltage
- period
- power supply
- stop period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims abstract description 64
- 238000005259 measurement Methods 0.000 claims abstract description 7
- 230000007704 transition Effects 0.000 claims abstract description 5
- 239000003990 capacitor Substances 0.000 claims description 24
- 238000009499 grossing Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 30
- 238000000034 method Methods 0.000 description 26
- 238000012545 processing Methods 0.000 description 16
- 230000007423 decrease Effects 0.000 description 13
- 238000013459 approach Methods 0.000 description 5
- 239000007858 starting material Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/80—Details relating to power supplies, circuits boards, electrical connections
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/50—Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
- G03G15/5004—Power supply control, e.g. power-saving mode, automatic power turn-off
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
- H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
- H02M1/0035—Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】新たな回路を追加することなく、負荷状態に応じて効率よく電力を供給すること。【解決手段】1次巻線P1、2次巻線S1、及び補助巻線P2を有するトランスT1、スイッチング動作により1次巻線P1への電力の供給又は遮断を行うFET1、スイッチング動作を制御する電源制御部201、2次巻線S1から出力される電圧をフィードバックするフィードバック部205を備え、電源制御部201は停止期間の長さを計測する計測部を有し、スイッチング期間においてFET1のスイッチング動作を所定の回数、実施すると停止期間に移行し(S308、S309)、停止期間においてフィードバック部205から出力される電圧がスイッチング開始閾値よりも大きくなるとスイッチング期間に移行し(S304~S306)、計測部により計測された停止期間の長さに基づいてスイッチング期間におけるFET1がオンしている時間を変化させる(S307)。【選択図】図4
Description
本発明は、商用交流電源等から入力される交流電圧を直流電圧に変換する電源装置、及び電源装置を備える画像形成装置に関する。
商用交流電源等から入力される交流電圧を直流電圧に変換するスイッチング電源装置では、電力供給する負荷の状態に応じたスイッチング制御を行うことが知られている。すなわち、スイッチング電源装置では、負荷へ供給する電力が大きい重負荷状態では、連続的なスイッチング制御を行い、負荷へ供給する電力が小さい軽負荷状態では、電源効率を改善するため、間欠スイッチング制御を行うことが知られている。また、例えば特許文献1に記載されたスイッチング電源装置では、間欠スイッチング制御を行う場合には、FB(フィードバック)電圧を参照して、FB電圧が所定の電圧以上になると、スイッチング動作を停止した状態からスイッチング動作を開始する。
スイッチング電源装置では、電源効率の高いスイッチング制御を行うためには、電力を供給する負荷の状態を精度よく検知する必要がある。例えば、スイッチング電源装置の中には、2次側の負荷状態をトランスの1次巻線に接続された抵抗に流れる電流によって検知する電源装置がある。しかしながら、負荷へ供給する電力が大きい重負荷状態と負荷へ供給する電力が小さい軽負荷状態では、抵抗に流れる電流値が大きく異なる。そのため、負荷状態を精度よく検知するために、負荷状態に応じて抵抗値を切り替えることで検知レンジを切り替えるレンジ切替回路が必要となるため、負荷状態を精度よく検知可能な、電源効率の高い、安価なスイッチング電源装置が望まれている。
本発明は、このような状況のもとでなされたもので、新たな回路を追加することなく、負荷状態に応じて効率よく電力を供給することを目的とする。
上述した課題を解決するために、本発明では、以下の構成を備える。
(1)1次巻線、2次巻線、及び補助巻線を有するトランスと、スイッチング動作により前記1次巻線への電力の供給又は遮断を行う第1のスイッチング素子と、前記スイッチング動作を制御する制御手段と、前記2次巻線から出力される電圧をフィードバックするフィードバック手段と、を備え、前記制御手段は、前記スイッチング動作を行うスイッチング期間と前記スイッチング動作を停止させる停止期間とを繰り返す間欠制御を行うことが可能であり、前記制御手段は、前記停止期間の長さを計測する計測部を含み、前記スイッチング期間において、前記制御手段は前記第1のスイッチング素子の前記スイッチング動作を所定の回数、実施すると前記停止期間に移行し、前記停止期間において、前記制御手段は前記フィードバック手段から出力される電圧に基づいて、前記2次巻線から出力される電圧が目標電圧よりも低下したと判断すると、前記スイッチング期間に移行し、前記制御手段は、前記計測部により計測された前記停止期間の長さに基づいて、前記スイッチング期間における前記第1のスイッチング素子がオンしている時間を変化させることを特徴とする電源装置。
(2)記録材に画像形成を行う画像形成部と、前記画像形成部を制御する制御部と、前記画像形成部、及び前記制御部に電力を供給する電源装置と、を備え、前記制御部は、前記画像形成部を制御して記録材に画像形成を行うプリント状態と、前記プリント状態に遷移が可能なスタンバイ状態と、消費電力を低減するスリープ状態と、を切替え可能である画像形成装置であって、前記電源装置は、1次巻線、2次巻線、及び補助巻線を有するトランスと、スイッチング動作により前記1次巻線への電力の供給又は遮断を行う第1のスイッチング素子と、前記スイッチング動作を制御する制御手段と、前記2次巻線から出力される電圧をフィードバックするフィードバック手段と、を備え、前記制御手段は、前記スイッチング動作を行うスイッチング期間と前記スイッチング動作を停止させる停止期間とを繰り返す間欠制御を行うことが可能であり、前記制御手段は、前記停止期間の長さを計測する計測部を含み、前記スイッチング期間において、前記制御手段は前記第1のスイッチング素子の前記スイッチング動作を所定の回数、実施すると前記停止期間に移行し、前記停止期間において、前記制御手段は前記フィードバック手段から出力される電圧に基づいて、前記2次巻線から出力される電圧が目標電圧よりも低下したと判断すると、前記スイッチング期間に移行し、前記制御手段は、前記計測部により計測された前記停止期間の長さに基づいて、前記スイッチング期間における前記第1のスイッチング素子がオンしている時間を変化させることを特徴とする画像形成装置。
本発明によれば、新たな回路を追加することなく、負荷状態に応じて効率よく電力を供給することができる。
以下に、図面を参照して本発明の実施の形態について詳細に説明する。
[画像形成装置の構成]
図1は、画像形成装置の一例として、レーザビームプリンタの構成を示す概略断面図である。レーザビームプリンタ10(以下、プリンタ10という)は、感光ドラム11、感光ドラム11を一様の電位に帯電する帯電部12、感光ドラム11にレーザ光を照射して、感光ドラム11の表面に静電潜像を形成する露光装置14を備えている。また、プリンタ10は、感光ドラム11上に形成された静電潜像にトナーを付着させて現像し、トナー像を形成する現像部13を備えている。プリンタ10では、感光ドラム11上に形成されたトナー像は、転写部15によって、カセット18から給送された記録材であるシート(不図示)に転写される。トナー像が転写されたシートは、定着器16に搬送される。定着器16において、トナー像は加熱、加圧されてシートに定着され、トナー像が定着されたシートはトレイ17に排出される。なお、シートに画像形成を行う画像形成部は、感光ドラム11、帯電部12、現像部13、転写部15から構成されている。
図1は、画像形成装置の一例として、レーザビームプリンタの構成を示す概略断面図である。レーザビームプリンタ10(以下、プリンタ10という)は、感光ドラム11、感光ドラム11を一様の電位に帯電する帯電部12、感光ドラム11にレーザ光を照射して、感光ドラム11の表面に静電潜像を形成する露光装置14を備えている。また、プリンタ10は、感光ドラム11上に形成された静電潜像にトナーを付着させて現像し、トナー像を形成する現像部13を備えている。プリンタ10では、感光ドラム11上に形成されたトナー像は、転写部15によって、カセット18から給送された記録材であるシート(不図示)に転写される。トナー像が転写されたシートは、定着器16に搬送される。定着器16において、トナー像は加熱、加圧されてシートに定着され、トナー像が定着されたシートはトレイ17に排出される。なお、シートに画像形成を行う画像形成部は、感光ドラム11、帯電部12、現像部13、転写部15から構成されている。
また、プリンタ10は電源装置19を備えており、電源装置19はモータ等の駆動部やエンジン制御部20へ電力供給を行う。制御部であるエンジン制御部20は、CPU(不図示)、不揮発性メモリ(不図示)を有し、CPUは不揮発性メモリに格納された制御プログラムに従って、画像形成部による画像形成動作やシートの搬送動作等を制御する。エンジン制御部20は、シートに画像形成を行うプリント状態であるプリント動作が終了すると、プリンタ10をプリント状態に遷移可能な待機状態であるスタンバイ状態に移行させる。更に、エンジン制御部20は、スタンバイ状態に移行した後、所定時間が経過すると、プリンタ10の待機時の消費電力を低減するため、プリンタ10を省エネルギーモードであるスリープ状態に遷移させる。このように、プリンタ10はスリープ状態、スタンバイ状態、プリント状態の3つの状態を有し、エンジン制御部20はプリンタ10を各状態に切替え可能である。
[電源装置の構成]
図2は、本実施例の電源装置の概略構成を説明する図である。図2に示すように、電源装置19は、商用交流電源100から入力される交流電圧を整流平滑する整流平滑部、及びスイッチング電源装置200を有している。第1の整流平滑部である整流平滑部は、ダイオードブリッジ101、及び平滑コンデンサ102から構成されている。商用交流電源100から入力された交流電圧は、回路保護用の電流ヒューズ103を介して、ダイオードブリッジ101により全波整流され、平滑コンデンサ102によって平滑化され、直流電圧Vinが生成される。なお、平滑コンデンサ102の低い側の電位を電位DCL、高い側の電位を電位DCHとする。
図2は、本実施例の電源装置の概略構成を説明する図である。図2に示すように、電源装置19は、商用交流電源100から入力される交流電圧を整流平滑する整流平滑部、及びスイッチング電源装置200を有している。第1の整流平滑部である整流平滑部は、ダイオードブリッジ101、及び平滑コンデンサ102から構成されている。商用交流電源100から入力された交流電圧は、回路保護用の電流ヒューズ103を介して、ダイオードブリッジ101により全波整流され、平滑コンデンサ102によって平滑化され、直流電圧Vinが生成される。なお、平滑コンデンサ102の低い側の電位を電位DCL、高い側の電位を電位DCHとする。
平滑コンデンサ102の充電電圧である直流電圧Vinは、スイッチング電源装置200に入力される。スイッチング電源装置200は、入力された直流電圧Vinを降圧して直流の電圧Voutを生成し、生成された電圧Voutは負荷に出力される。
[スイッチング電源装置の構成]
図3は、スイッチング電源装置200の回路構成を示す回路図である。図3において、スイッチング電源装置200は、1次側に1次巻線P1、補助巻線P2を有し、2次側に2次巻線S1を有する絶縁型のトランスT1を備えている。なお、図3において、トランスT1の黒丸は、各巻線の巻方向を示している。トランスT1の1次巻線P1には、第1のスイッチング素子である電界効果トランジスタ(以下、FETという)1が直列接続されている。FET1のスイッチング動作によって、1次巻線への電力の供給又は遮断が行われ、トランスT1の1次側の1次巻線P1から2次側の2次巻線S1にエネルギーが供給される。一方、トランスT1の2次側には、2次巻線S1に誘起されるフライバック電圧を整流平滑する整流平滑回路であるダイオードD11及びコンデンサC11が設けられている。
図3は、スイッチング電源装置200の回路構成を示す回路図である。図3において、スイッチング電源装置200は、1次側に1次巻線P1、補助巻線P2を有し、2次側に2次巻線S1を有する絶縁型のトランスT1を備えている。なお、図3において、トランスT1の黒丸は、各巻線の巻方向を示している。トランスT1の1次巻線P1には、第1のスイッチング素子である電界効果トランジスタ(以下、FETという)1が直列接続されている。FET1のスイッチング動作によって、1次巻線への電力の供給又は遮断が行われ、トランスT1の1次側の1次巻線P1から2次側の2次巻線S1にエネルギーが供給される。一方、トランスT1の2次側には、2次巻線S1に誘起されるフライバック電圧を整流平滑する整流平滑回路であるダイオードD11及びコンデンサC11が設けられている。
また、トランスT1の1次側の補助巻線P2には、FET1がオン状態の期間に、入力電圧Vinに巻数比(補助巻線P2の巻数NP2/1次巻線P1の巻数NP1)を乗じた電圧(以下、フォワード電圧という)が誘起される。補助巻線P2に誘起された電圧は、第2の整流平滑部であるダイオードD4及びコンデンサC4によって整流平滑され、電源電圧V1が生成される。
(フィードバック部)
スイッチング電源装置200は、電源装置に接続された負荷に出力される電圧Voutの電圧情報をトランスT1の1次側にフィードバックするフィードバック手段であるフィードバック部205を有している。フィードバック部205は、目標電圧と出力電圧Voutに基づいて、電源制御部201のFB端子に入力される電圧信号(以下、FB端子電圧という)を生成する。フィードバック部205は、シャントレギュレータIC5、フォトカプラPC5、抵抗R51、R52、R53を有している。出力電圧Voutの目標電圧は、シャントレギュレータIC5のREF端子(リファレンス端子)の基準電圧、抵抗R52、抵抗R53によって設定される。
スイッチング電源装置200は、電源装置に接続された負荷に出力される電圧Voutの電圧情報をトランスT1の1次側にフィードバックするフィードバック手段であるフィードバック部205を有している。フィードバック部205は、目標電圧と出力電圧Voutに基づいて、電源制御部201のFB端子に入力される電圧信号(以下、FB端子電圧という)を生成する。フィードバック部205は、シャントレギュレータIC5、フォトカプラPC5、抵抗R51、R52、R53を有している。出力電圧Voutの目標電圧は、シャントレギュレータIC5のREF端子(リファレンス端子)の基準電圧、抵抗R52、抵抗R53によって設定される。
シャントレギュレータIC5のREF端子には、出力電圧Voutを抵抗R52、R53で分圧された電圧が入力される。シャントレギュレータIC5は、REF端子に入力された電圧と基準電圧とを比較し、REF端子に入力された電圧が基準電圧より高い場合には導通状態となり、フォトカプラPC5のLEDに電流が流れる。すると、フォトカプラPC5のLEDが点灯して、フォトトランジスタがオン状態となる。その結果、コンデンサC6の充電電圧が放電され、電源制御部201のFB端子電圧が低下する。
一方、シャントレギュレータIC5は、REF端子に入力された電圧が基準電圧以下の場合には非導通状態となり、フォトカプラPC5のLEDに電流が流れなくなる。すると、フォトカプラPC5のLEDが消灯し、フォトトランジスタはオフ状態となる。その結果、コンデンサC6が充電されることにより充電電圧が上昇し、電源制御部201のFB端子電圧が上昇する。なお、FB端子電圧は、出力電圧Voutが目標電圧と同一電圧の場合には所定の電圧値となる。そして、出力電圧Voutが目標電圧よりも大きくなると、FB端子電圧は所定の電圧値よりも小さくなり、出力電圧Voutが目標電圧よりも小さくなると、FB端子電圧は所定の電圧値よりも大きくなる。
(電源制御部)
本実施例では、電源制御部201は、発振器などからのクロック信号で動作する演算制御部(例えばCPU、ASICなど)を有し、時間を計測するタイマ(計測部)や、データ等を記憶するメモリ(不図示)を有している。電源制御部201のVC端子には、後述するDC/DCコンバータ204によって生成された電源電圧V2が供給される。電源制御部201は、FB端子電圧に基づいて、FET1のスイッチング動作を制御する制御信号DS1をFET駆動部202に出力する。制御信号DS1は所定の周波数のPWM信号であり、所定のオンDuty(オンデューティ)で制御されている。
本実施例では、電源制御部201は、発振器などからのクロック信号で動作する演算制御部(例えばCPU、ASICなど)を有し、時間を計測するタイマ(計測部)や、データ等を記憶するメモリ(不図示)を有している。電源制御部201のVC端子には、後述するDC/DCコンバータ204によって生成された電源電圧V2が供給される。電源制御部201は、FB端子電圧に基づいて、FET1のスイッチング動作を制御する制御信号DS1をFET駆動部202に出力する。制御信号DS1は所定の周波数のPWM信号であり、所定のオンDuty(オンデューティ)で制御されている。
(FET駆動部)
FET駆動部202は、電源制御部201から出力された制御信号DS1に応じてFET1のスイッチング制御を行う。詳細には、FET駆動部202は、電源制御部201から出力された制御信号DS1に応じて、FET1のゲート端子に出力する駆動信号DLを生成し、FET1のゲート端子に出力する。FET1は、FET駆動部202から出力される駆動信号DLに応じて、スイッチング動作を行う。また、FET駆動部202のVC端子には、トランスT1の1次側の補助巻線P2に誘起された電圧から生成される電源電圧V1が供給される。
FET駆動部202は、電源制御部201から出力された制御信号DS1に応じてFET1のスイッチング制御を行う。詳細には、FET駆動部202は、電源制御部201から出力された制御信号DS1に応じて、FET1のゲート端子に出力する駆動信号DLを生成し、FET1のゲート端子に出力する。FET1は、FET駆動部202から出力される駆動信号DLに応じて、スイッチング動作を行う。また、FET駆動部202のVC端子には、トランスT1の1次側の補助巻線P2に誘起された電圧から生成される電源電圧V1が供給される。
(DC/DCコンバータ、起動回路)
DC/DCコンバータ204は、3端子レギュレータ又は降圧型スイッチング電源装置であり、VC端子に入力された電源電圧V1から電源電圧V2を生成し、生成された電源電圧V2をOUT端子から出力する。起動回路203は、3端子レギュレータ又は降圧型スイッチング電源装置であり、VC端子に入力された直流電圧Vinから電源電圧V1を生成し、生成された電源電圧V1をOUT端子から出力する。なお、起動回路203は、トランスT1の補助巻線P2に誘起される電圧から生成される電源電圧V1が所定の電圧以下の場合のみ動作する回路であり、スイッチング電源装置200の起動時に電源電圧V1を供給するために用いられる。
DC/DCコンバータ204は、3端子レギュレータ又は降圧型スイッチング電源装置であり、VC端子に入力された電源電圧V1から電源電圧V2を生成し、生成された電源電圧V2をOUT端子から出力する。起動回路203は、3端子レギュレータ又は降圧型スイッチング電源装置であり、VC端子に入力された直流電圧Vinから電源電圧V1を生成し、生成された電源電圧V1をOUT端子から出力する。なお、起動回路203は、トランスT1の補助巻線P2に誘起される電圧から生成される電源電圧V1が所定の電圧以下の場合のみ動作する回路であり、スイッチング電源装置200の起動時に電源電圧V1を供給するために用いられる。
[電源制御部の制御シーケンス]
本実施例の電源制御部201は、プリンタ10がプリント状態においてFET1のスイッチング動作を連続で行う連続スイッチング動作を行う。プリンタ10がスタンバイ状態又はスリープ状態においては、間欠スイッチング動作を行う。プリンタ10の状態は、不図示の信号によってエンジン制御部20から電源制御部201に伝えられる。電源制御部201は、不図示の信号によって連続スイッチングと間欠スイッチングを切り替える。
本実施例の電源制御部201は、プリンタ10がプリント状態においてFET1のスイッチング動作を連続で行う連続スイッチング動作を行う。プリンタ10がスタンバイ状態又はスリープ状態においては、間欠スイッチング動作を行う。プリンタ10の状態は、不図示の信号によってエンジン制御部20から電源制御部201に伝えられる。電源制御部201は、不図示の信号によって連続スイッチングと間欠スイッチングを切り替える。
電源制御部201は連続スイッチング動作時において、FB電圧を用いて、DS1信号のオンDutyを計算し、計算したオンDutyのパルス信号を制御信号DS1に出力する。同様の動作をプリント状態の間繰り返す。
図4は、本実施例の起動及び間欠スイッチング動作中の電源制御部201の出力電圧Voutの制御シーケンスを示すフローチャートである。図4に示す処理は、商用交流電源100から交流電圧がスイッチング電源装置200に供給され、起動回路203、DC/DCコンバータ204によって電源電圧V2が生成されると起動される電源制御部201によって実行される。本実施例では、電源制御部201は、FET1のスイッチング動作を停止してから、FB端子電圧に基づいてスイッチング動作を開始するまでのスイッチング停止期間の時間を計測することにより、電源装置に接続されている負荷の状態を検知する。そして、電源制御部201は、検知した負荷状態に応じたFET1の間欠スイッチング動作を制御する。
ステップ(以下、Sとする)301では、電源制御部201は、FET駆動部202に初期値のオンDutyが設定された制御信号DS1を出力する。なお、オンDutyとは、パルス信号で構成される制御信号DS1のパルス信号1周期のうち、パルス信号がオン状態となっている割合(%)を指している。上述したように、FET駆動部202は、制御信号DS1に応じたDL信号をFET1のゲート端子に出力し、FET1のスイッチング動作が開始され、トランスT1の2次側に微少の出力電圧Voutが出力される。
S302では、電源制御部201は、出力電圧Voutを上昇させるため、前回設定したオンDutyよりも大きい値を設定した制御信号DS1を出力する。これにより、FET1は制御信号DS1に応じたスイッチング動作を行い、トランスT1の2次側に出力される出力電圧Voutが上昇する。
S303では、電源制御部201は、FB端子に入力されるFB端子電圧を取得し、取得したFB端子電圧がFET1のスイッチング動作を停止させるスイッチング停止閾値以下になったかどうか(FB端子電圧≦スイッチング停止閾値?)判断する。上述したように、FB端子電圧は、出力電圧Voutが目標電圧よりも低い場合は上昇し、出力電圧Voutが目標電圧よりも高い場合は低下する。この場合の閾値電圧は、出力電圧Voutが目標電圧よりも高い場合に、FET1のスイッチング動作を停止させるための閾値電圧である。電源制御部201は、取得したFB端子電圧がスイッチング停止閾値電圧以下の場合には処理をS304に進め、取得したFB端子電圧がスイッチング停止閾値電圧よりも高い場合には処理をS302に戻す。
S304では、電源制御部201は、FET1のスイッチング動作を停止させて、スイッチング停止期間に移行するため、FET駆動部202に出力する制御信号DS1をローレベルに設定する。S305では、電源制御部201は、スイッチング停止期間の時間を計測するため、タイマをリセットして起動する。
S306では、電源制御部201は、FB端子に入力されるFB端子電圧を取得し、取得したFB端子電圧がFET1のスイッチング動作を開始させる閾値電圧以上かどうか(FB端子電圧≧スイッチング開始閾値?)判断する。この場合の閾値電圧は、出力電圧Voutが目標電圧よりも低い場合に、FET1のスイッチング動作を開始させるための閾値電圧である。電源制御部201は、取得したFB端子電圧がスイッチング開始閾値以上の場合には処理をS307に進め、取得したFB端子電圧が閾値電圧未満の場合には処理をS306に戻す。
S307では、電源制御部201は、タイマを停止し、タイマを参照して、取得したスイッチング停止期間の時間情報に基づいて、スイッチング停止期間の長さに応じた制御信号DS1のオンDutyを決定する。電源制御部201は、予めメモリ(不図示)に、スイッチング停止期間の時間と制御信号DS1のオンDutyとを対応づけたデータを記憶させておき、取得したスイッチング停止期間の時間情報に基づいて、制御信号DS1のオンDutyを決定してもよい。
S308では、電源制御部201は、FET駆動部202にS307で決定したオンDutyで設定された制御信号DS1を出力し、FET1のスイッチング動作を実施する。S309では、電源制御部201は、制御信号DS1を出力して、FET1が所定回数のスイッチング動作を行ったかどうか判断する。電源制御部201は、FET1は所定回数のスイッチング動作を行ったと判断した場合には処理をS304に戻し、FET1は所定回数のスイッチング動作を行っていないと判断した場合には、処理をS308に戻す。以降、電源制御部201は、S304~S309の処理を繰り返すことにより、電源装置に接続された負荷に応じた出力電圧Voutが出力されるように、FET1のスイッチング動作を制御する。
本実施例では、電源制御部201は、FET1のスイッチング動作を所定回数、実施すると、FET1のスイッチング動作を停止させて、スイッチング停止期間に移行する。そして、電源装置に接続された負荷により出力電圧Voutが低下し、FB端子電圧がスイッチング開始閾値以上になると、電源制御部201は、スイッチング停止期間を終了し、再度、FET1のスイッチング動作を所定回数、実施するプロセスを繰り返す。本実施例では、FET1がスイッチング動作を所定回数行うスイッチング期間は、制御信号DS1の周波数が一定であり、周期も一定となるため、所定の時間幅を有する期間となる。一方、スイッチング停止期間は、FB端子電圧がFET1のスイッチング動作を開始させる閾値電圧以上になるまで継続されるため、スイッチング停止期間は、負荷の状態に応じて変動する。また、電源制御部201は、負荷が大きい場合には、スイッチング停止期間の時間に応じて、制御信号DS1のオンDutyを大きくすることにより、トランスT1の2次側に供給されるエネルギーを増加させる。一方、電源制御部201は、負荷が小さい場合には、スイッチング停止期間の時間に応じて、制御信号DS1のオンDutyを小さくすることにより、トランスT1の2次側に供給されるエネルギーを減少させる。
[スイッチング電源装置のスイッチング動作]
図5は、スイッチング電源装置200における電圧波形、信号波形を示した図である。図5(a)、(b)は、電源装置に接続された負荷が小さい場合の電圧波形、信号波形を示した図であり、図5(a)は出力電圧Voutの電圧波形を示し、図5(b)は制御信号DS1の信号波形(電圧波形)を示している。一方、図5(c)、(d)は、電源装置に接続された負荷が大きい場合の電圧波形、信号波形を示した図であり、図5(c)は出力電圧Voutの電圧波形を示し、図5(d)は制御信号DS1の信号波形(電圧波形)を示している。なお、図5(a)~(d)の縦軸は電圧を示し、横軸は時間を示している。電源制御部201は、電源効率を向上させるために、FET1がスイッチング動作を停止する停止期間(期間400、402)と、スイッチング動作を実行するスイッチング期間(期間401、403)を繰り返す間欠スイッチング制御(間欠制御)を行っている。
図5は、スイッチング電源装置200における電圧波形、信号波形を示した図である。図5(a)、(b)は、電源装置に接続された負荷が小さい場合の電圧波形、信号波形を示した図であり、図5(a)は出力電圧Voutの電圧波形を示し、図5(b)は制御信号DS1の信号波形(電圧波形)を示している。一方、図5(c)、(d)は、電源装置に接続された負荷が大きい場合の電圧波形、信号波形を示した図であり、図5(c)は出力電圧Voutの電圧波形を示し、図5(d)は制御信号DS1の信号波形(電圧波形)を示している。なお、図5(a)~(d)の縦軸は電圧を示し、横軸は時間を示している。電源制御部201は、電源効率を向上させるために、FET1がスイッチング動作を停止する停止期間(期間400、402)と、スイッチング動作を実行するスイッチング期間(期間401、403)を繰り返す間欠スイッチング制御(間欠制御)を行っている。
(負荷が小さい場合のスイッチング動作)
2次側の負荷が小さい場合のスイッチング電源装置200の動作について、図5(a)、(b)を用いて説明する。図5(b)に示す期間400は、FET1のスイッチング停止期間であり、制御信号DS1は図5(b)に示すように、ローレベル(制御信号DS1が出力されていない状態)である。また、FET1のスイッチング停止期間は、トランスT1の2次側へのエネルギー供給(電力供給)がないため、2次側の負荷(電源装置に接続された負荷)により、出力電圧Voutは徐々に低下する(図5(a))。
2次側の負荷が小さい場合のスイッチング電源装置200の動作について、図5(a)、(b)を用いて説明する。図5(b)に示す期間400は、FET1のスイッチング停止期間であり、制御信号DS1は図5(b)に示すように、ローレベル(制御信号DS1が出力されていない状態)である。また、FET1のスイッチング停止期間は、トランスT1の2次側へのエネルギー供給(電力供給)がないため、2次側の負荷(電源装置に接続された負荷)により、出力電圧Voutは徐々に低下する(図5(a))。
図5(b)に示す期間401は、FET1のスイッチング動作期間であり、制御信号DS1は、図5(b)に示すようなPWM波形であり、制御信号DS1の1周期のうち、ハイレベルの期間がオンDutyを示している。図5(a)に示すように、期間401では、出力電圧Voutは徐々に上昇する。制御信号DS1のオンDutyは、上述した図4のS307の処理によって決定される。本実施例では、スイッチング停止期間(例えば期間400)の時間に反比例して、スイッチング停止期間が短いほど、制御信号DS1のオンDutyを大きくすることで、トランスT1の2次側への電力供給量(エネルギー量)を増加させる。これにより、FET1のスイッチング動作期間に2次側負荷に十分に大きい電力を供給することで、負荷が増加しても高い電源効率を維持することができる。
(負荷が大きい場合のスイッチング動作)
次に、2次側の負荷が大きい場合のスイッチング電源装置200の動作について、図5(c)、(d)を用いて説明する。図5(d)に示す期間402は、FET1のスイッチング停止期間であり、制御信号DS1は図5(d)に示すように、ローレベルである。FET1のスイッチング停止期間は、トランスT1の2次側への電力供給(エネルギー供給)がないため、電源装置に接続された負荷により、出力電圧Voutは徐々に低下する(図5(c))。また、2次側の負荷が図5(a)、(b)よりも大きいため、負荷が小さい図5(b)の期間400に比べて、スイッチング停止期間(期間402)は短くなる。
次に、2次側の負荷が大きい場合のスイッチング電源装置200の動作について、図5(c)、(d)を用いて説明する。図5(d)に示す期間402は、FET1のスイッチング停止期間であり、制御信号DS1は図5(d)に示すように、ローレベルである。FET1のスイッチング停止期間は、トランスT1の2次側への電力供給(エネルギー供給)がないため、電源装置に接続された負荷により、出力電圧Voutは徐々に低下する(図5(c))。また、2次側の負荷が図5(a)、(b)よりも大きいため、負荷が小さい図5(b)の期間400に比べて、スイッチング停止期間(期間402)は短くなる。
図5(d)に示す期間403は、FET1のスイッチング動作期間であり、制御信号DS1は、図5(d)に示すようなPWM波形となる。すなわち、スイッチング停止期間である期間402の時間が図5(b)の期間400よりも短いため、2次側の負荷が大きいことが検知される。そのため、図5(d)に示すように、期間403で出力される制御信号DS1のオンDutyは、負荷の小さい図5(b)の制御信号DS1のオンDutyよりも大きくなっている。これにより、2次側の負荷が大きい場合も、効率よくFET1のスイッチング動作を行うことができる。
また、負荷が大きくなると、制御信号DS1に対応したFET1の1回あたりのスイッチング動作による出力電圧Voutの電圧上昇は、負荷が小さい場合に比べて小さくなる。そこで、負荷によらず、出力電圧の電圧リップル(ピーク-ピーク間電圧)を一定にするために、負荷が大きい場合には、出力電圧Voutの電圧上昇が小さくなった分を補うため、FET1のスイッチング回数を増やしている。これにより、スイッチングロスを低減し、負荷によって効率のよいスイッチングを実現することができる。
上述したように、FET1のスイッチング停止期間の時間を計測することで、現在の負荷状態を検知することができる。そして、計測されたスイッチング停止期間の時間に応じて制御信号DS1のオンDutyを決定し、FET1のスイッチング制御を行う。これにより、上述したレンジ切替回路を設けなくても、負荷状態に応じて制御信号DS1のオンDutyが可変され、効率よい電力供給を実現することができる。
以上説明したように、本実施例によれば、新たな回路を追加することなく、負荷状態に応じて効率よく電力を供給することができる。
実施例2では、間欠スイッチング制御におけるスイッチング停止期間の時間、及びトランスの1次側に印加される直流電圧Vinの電圧に基づいて、直流電圧Vinが変動しても負荷に所定の電力供給を行うスイッチング電源装置について説明する。なお、本実施例の画像形成装置であるプリンタ10の構成については、実施例1と同様であり、同じ装置には同じ符号を用いることにより、説明を省略する。
[スイッチング電源装置の構成]
図6は、本実施例のスイッチング電源装置200の回路構成を示す回路図である。図6に示す回路図は、実施例1の図3に示す回路図と比べて、電源制御部201にVS端子が追加され、電源電圧V1を分圧してVS端子に入力する抵抗分圧回路(分圧部)が追加されている点が異なる。その他の回路構成は、実施例1の図3と同様であり、同じ回路部品には同じ符号を用いて説明することにより、ここでの説明を省略する。
図6は、本実施例のスイッチング電源装置200の回路構成を示す回路図である。図6に示す回路図は、実施例1の図3に示す回路図と比べて、電源制御部201にVS端子が追加され、電源電圧V1を分圧してVS端子に入力する抵抗分圧回路(分圧部)が追加されている点が異なる。その他の回路構成は、実施例1の図3と同様であり、同じ回路部品には同じ符号を用いて説明することにより、ここでの説明を省略する。
トランスT1の補助巻線P2に誘起されたフォワード電圧は、ダイオードD4及びコンデンサC4によって整流平滑され、コンデンサC4に充電される。そして、電源制御部201のVS端子には、コンデンサC4に充電された電圧を抵抗R3、R4の分圧比で分圧した電圧が入力される。フォワード電圧は、平滑コンデンサ102に充電された直流電圧Vinに、トランスT1の1次巻線P1の巻数NP1と補助巻線P2の巻数NP2との巻数比を乗じた電圧である。そのため、VS端子には、直流電圧Vinに応じた電圧が入力されることになり、直流電圧Vinが低下すると、VS端子に入力される電圧も低下し、直流電圧Vinが上昇すると、VS端子に入力される電圧も上昇する。したがって、電源制御部201は、VS端子に入力される電圧を検知することにより、直流電圧Vinを検知することができ、直流電圧Vinは、商用交流電源100から入力される交流電圧を全波整流して生成されるため、交流電圧を検知することができる。そのため、電源制御部201は、取得したVS端子の入力電圧に応じて、制御信号DS1のオンDutyを決定することにより、商用交流電源100から入力される交流電圧が変動しても、効率よく負荷への電力供給を行うことができる。
[電源制御部の制御シーケンス]
本実施例の電源制御部201は、実施例1と同様にプリンタ10がプリント状態において連続スイッチング動作を行い、プリンタ10がスタンバイ状態又はスリープ状態においては、間欠スイッチング動作を行う。連続スイッチング動作、及び連続スイッチング動作と間欠スイッチング動作についても、実施例1と同様であり、説明を省略する。
本実施例の電源制御部201は、実施例1と同様にプリンタ10がプリント状態において連続スイッチング動作を行い、プリンタ10がスタンバイ状態又はスリープ状態においては、間欠スイッチング動作を行う。連続スイッチング動作、及び連続スイッチング動作と間欠スイッチング動作についても、実施例1と同様であり、説明を省略する。
図7は、本実施例の起動及び間欠スイッチング動作中の電源制御部201の出力電圧Voutの制御シーケンスを示すフローチャートである。図7に示す処理は、実施例1の図4と同様に、商用交流電源100から交流電圧がスイッチング電源装置200に供給され、起動回路203、DC/DCコンバータ204によって電源電圧V2が生成されると起動される電源制御部201によって実行される。
S601~S606の処理は、実施例1の図4に示すS301~S306の処理と同様であり、説明を省略する。S607では、電源制御部201は、タイマを停止し、タイマを参照してスイッチング停止期間の時間情報を取得する。そして、電源制御部201は、タイマを停止した時点でVS端子に入力されているVS端子電圧を取得し、取得したVS端子電圧をスイッチング停止期間の時間情報に基づいて補正し、補正したVS端子電圧に基づいて、入力電圧Vinを推定する。そして、電源制御部201は、推定した入力電圧Vin、及びスイッチング停止期間の時間情報に基づいて、制御信号DS1のオンDutyを決定する。S608、S609の処理は、実施例1の図4に示すS308、S309の処理と同様であり、説明を省略する。
[スイッチング電源装置のスイッチング動作]
図8は、スイッチング電源装置200における電圧波形、信号波形を示した図である。図8(a)、(b)、(c)は、電源装置に接続された負荷が小さい場合の電圧波形、信号波形を示した図である。図8(a)は出力電圧Voutの電圧波形を示し、図8(b)は制御信号DS1の信号波形(電圧波形)を示し、図8(c)は、VS端子に入力されるVS端子電圧の電圧波形を示している。一方、図8(d)、(e)、(f)は、電源装置に接続された負荷が大きい場合の電圧波形、信号波形を示した図である。図8(d)は出力電圧Voutの電圧波形を示し、図8(e)は制御信号DS1の信号波形(電圧波形)を示し、図8(f)は、VS端子に入力されるVS端子電圧の電圧波形を示している。なお、図8(a)~(f)の縦軸は電圧を示し、横軸は時間を示している。なお、本実施例においても、実施例1と同様に、電源制御部201は、電源効率を向上させるために、次のような間欠スイッチング制御を行っている。すなわち、電源制御部201は、FET1がスイッチング動作を停止する停止期間(期間700、702)と、スイッチング動作を実行するスイッチング期間(期間701、703)を繰り返す間欠スイッチング制御を行っている。
図8は、スイッチング電源装置200における電圧波形、信号波形を示した図である。図8(a)、(b)、(c)は、電源装置に接続された負荷が小さい場合の電圧波形、信号波形を示した図である。図8(a)は出力電圧Voutの電圧波形を示し、図8(b)は制御信号DS1の信号波形(電圧波形)を示し、図8(c)は、VS端子に入力されるVS端子電圧の電圧波形を示している。一方、図8(d)、(e)、(f)は、電源装置に接続された負荷が大きい場合の電圧波形、信号波形を示した図である。図8(d)は出力電圧Voutの電圧波形を示し、図8(e)は制御信号DS1の信号波形(電圧波形)を示し、図8(f)は、VS端子に入力されるVS端子電圧の電圧波形を示している。なお、図8(a)~(f)の縦軸は電圧を示し、横軸は時間を示している。なお、本実施例においても、実施例1と同様に、電源制御部201は、電源効率を向上させるために、次のような間欠スイッチング制御を行っている。すなわち、電源制御部201は、FET1がスイッチング動作を停止する停止期間(期間700、702)と、スイッチング動作を実行するスイッチング期間(期間701、703)を繰り返す間欠スイッチング制御を行っている。
(負荷が小さい場合のスイッチング動作)
2次側の負荷が小さい場合のスイッチング電源装置200の動作について、図8(a)、(b)、(c)を用いて説明する。図8(b)に示す期間700は、FET1のスイッチング停止期間であり、制御信号DS1は図8(b)に示すように、ローレベル(制御信号DS1が出力されていない状態)である。また、FET1のスイッチング停止期間は、トランスT1の2次側及び補助巻線P2への電力供給がなされないため、図8(a)に示すように、2次側の負荷(電源装置に接続された負荷)により出力電圧Voutは徐々に低下する。出力電圧Voutの電圧が低下する速度は、2次側の負荷の大きさに比例する。また、FET1のスイッチング停止期間には補助巻線P2に電力が供給されないため、図8(c)に示すようにコンデンサC4に充電された電圧が放電される。そのため、電源制御部201のVS端子電圧も低下する。FET1のスイッチング停止期間におけるVS端子電圧の単位時間あたりの電圧低下は、抵抗R3、R4の抵抗値と、コンデンサC4の容量とによる時定数によって決定される。
2次側の負荷が小さい場合のスイッチング電源装置200の動作について、図8(a)、(b)、(c)を用いて説明する。図8(b)に示す期間700は、FET1のスイッチング停止期間であり、制御信号DS1は図8(b)に示すように、ローレベル(制御信号DS1が出力されていない状態)である。また、FET1のスイッチング停止期間は、トランスT1の2次側及び補助巻線P2への電力供給がなされないため、図8(a)に示すように、2次側の負荷(電源装置に接続された負荷)により出力電圧Voutは徐々に低下する。出力電圧Voutの電圧が低下する速度は、2次側の負荷の大きさに比例する。また、FET1のスイッチング停止期間には補助巻線P2に電力が供給されないため、図8(c)に示すようにコンデンサC4に充電された電圧が放電される。そのため、電源制御部201のVS端子電圧も低下する。FET1のスイッチング停止期間におけるVS端子電圧の単位時間あたりの電圧低下は、抵抗R3、R4の抵抗値と、コンデンサC4の容量とによる時定数によって決定される。
図8(b)に示す期間701は、FET1のスイッチング動作期間であり、制御信号DS1は、図8(b)に示すようなPWM波形であり、制御信号DS1の1周期のうち、ハイレベルの期間がオンDutyを示している。図8(a)に示すように、期間701では、出力電圧Voutは徐々に上昇する。また、FET1のスイッチング動作が開始されると、補助巻線P2に電力供給される。そのため、VS端子電圧は、図8(c)に示すように、直流電圧Vinの大きさに対応した電圧、すなわち入力電圧VinにトランスT1の1次巻線P1の巻数と補助巻線P2の巻数との巻数比を乗じた電圧を、分圧抵抗R3、R4で分圧した電圧まで上昇する。ただし、VS端子電圧は、抵抗R3、R4の抵抗値と、コンデンサC4の容量とによる時定数に従った遅れが発生するため、FET1のスイッチング動作開始タイミングよりも少し遅れて、上昇を始める。
期間701における制御信号DS1におけるオンDutyは、図7のS607の処理により決定される。上述したように、本実施例では、FET1のスイッチング停止期間の時間だけでなく、取得したVS端子電圧に基づいて推定した直流電圧Vinに応じて、制御信号DS1におけるオンDuty(FET1がオン状態となっているオン時間の割合)を決定する。直流電圧VinとFET1がオン状態であるオン時間との積により、トランスT1の2次側、すなわち負荷への電力供給量が決定される。そのため、直流電圧Vinが変動しても、直流電圧VinとFET1がオン状態であるオン時間の積が一定になるよう、制御信号DS1におけるオンDutyを決定することで、電源効率のよい電力供給が可能となる。
ただし、VS端子電圧は、FET1のスイッチング停止期間にはコンデンサC4の充電電圧が放電されるため、スイッチング停止期間の時間経過に伴い低下する。そこで、電源制御部201は、予めVS端子電圧の単位時間あたりの降下電圧を算出してメモリ(不図示)に格納しておき、FET1のスイッチング停止期間が終了した時点のVS端子電圧を取得する。そして、電源制御部201は、取得したVS端子電圧に、メモリから取得した単位時間あたりの電圧降下データとスイッチング停止期間の時間とを乗じて算出した電圧を加算することで、スイッチング停止期間の開始時点のVS端子電圧を算出することができる。本実施例では、VS端子電圧の単位時間当たりの低下電圧を予め計測してメモリに格納しておき、電源制御部201は、VS端子電圧の補正時にメモリから読み出して、取得したVS端子電圧の補正を行った。取得したVS端子電圧を補正する方法は、上述した方法に限定されるものではなく、例えば放電時の時定数に基づいて、演算によって算出してもよい。
電源制御部201は、取得したVS端子電圧を補正して算出したスイッチング停止期間の開始時点のVS端子電圧に基づき、スイッチング停止期間の開始時点(FET1のスイッチング期間の終了時点でもある)の直流電圧Vinを推定することができる。また、実施例1と同様に、FET1のスイッチング停止期間の時間を検知することにより、電源装置に接続された負荷の状態を検知することができる。そして、スイッチング停止期間の時間に応じて、制御信号DS1のオンDutyを設定し、負荷に電力供給を行う。
(負荷が大きい場合のスイッチング動作)
続いて、2次側の負荷が大きい場合のスイッチング電源装置200の動作について、図8(d)、(e)、(f)を用いて説明する。図8(e)に示す期間702は、FET1のスイッチング停止期間であり、制御信号DS1は、図8(e)に示すようにローレベルである。また、FET1のスイッチング停止期間は、トランスT1の2次側及び補助巻線P2への電力供給(エネルギー供給)が行われないため、図8(d)、(f)に示すように、電源装置に接続された負荷により、出力電圧Vout及びVS端子電圧は徐々に低下する。2次側の負荷(電源装置に接続された負荷)が大きいため、図8(e)に示すように、期間702は、図8(b)に示す負荷が小さい場合の期間700に比べて短くなる。スイッチング停止期間が短いため、VS端子電圧は負荷が小さい場合のVS端子電圧(図8(c))よりも低下しない。電源制御部201は、上述した負荷が小さい場合と同じ手順で、スイッチング停止期間の終了時点で取得したVS端子電圧を、スイッチング停止期間の時間、及びVS端子電圧の単位時間あたりの電圧低下を用いて補正し、正確な直流電圧Vinを推定する。これにより、スイッチング停止期間の時間が変動しても、正確な直流電圧Vinの情報を推定し、電源効率のよい電力供給を行うことができる。
続いて、2次側の負荷が大きい場合のスイッチング電源装置200の動作について、図8(d)、(e)、(f)を用いて説明する。図8(e)に示す期間702は、FET1のスイッチング停止期間であり、制御信号DS1は、図8(e)に示すようにローレベルである。また、FET1のスイッチング停止期間は、トランスT1の2次側及び補助巻線P2への電力供給(エネルギー供給)が行われないため、図8(d)、(f)に示すように、電源装置に接続された負荷により、出力電圧Vout及びVS端子電圧は徐々に低下する。2次側の負荷(電源装置に接続された負荷)が大きいため、図8(e)に示すように、期間702は、図8(b)に示す負荷が小さい場合の期間700に比べて短くなる。スイッチング停止期間が短いため、VS端子電圧は負荷が小さい場合のVS端子電圧(図8(c))よりも低下しない。電源制御部201は、上述した負荷が小さい場合と同じ手順で、スイッチング停止期間の終了時点で取得したVS端子電圧を、スイッチング停止期間の時間、及びVS端子電圧の単位時間あたりの電圧低下を用いて補正し、正確な直流電圧Vinを推定する。これにより、スイッチング停止期間の時間が変動しても、正確な直流電圧Vinの情報を推定し、電源効率のよい電力供給を行うことができる。
図8(e)に示す期間703は、FET1のスイッチング動作期間であり、制御信号DS1は、図8(e)に示すようなPWM波形となる。すなわち、スイッチング停止期間である期間702の時間が図8(b)の期間700よりも短いため、2次側の負荷が大きいことが検知される。そのため、図8(e)に示すように、期間703で出力される制御信号DS1のオンDutyは、負荷の小さい図8(b)の制御信号DS1のオンDutyよりも大きくなっている。これにより、2次側の負荷が大きい場合も高い電源効率でFET1のスイッチング動作を行うことができる。
上述したように、本実施例においても、実施例1と同様に、FET1のスイッチング停止期間の時間を計測することで、現在の負荷状態を検知することができる。そして、計測されたスイッチング停止期間の時間に応じて制御信号DS1のオンDutyを決定し、FET1のスイッチング制御を行う。これにより、上述したレンジ切替回路を設けなくても、負荷状態に応じて効率よい電力供給を実現することができる。更に、取得したVS端子電圧を計測したスイッチング停止期間の時間を用いて補正することで、商用交流電源100から入力される交流電圧の電圧値が変動しても、負荷状態に応じて効率よい電力供給を実現することができる。
本実施例や実施例1では、スイッチング電源装置の方式をフライバック方式としたが、本発明は、フライバック方式に限らず、例えば、LLC共振回路を用いたLLC電源などのスイッチング電源装置の方式にも適用することができる。また、本実施例では、制御信号DS1の周期(周波数)は変更せずに、FET1のスイッチング停止期間の時間に応じて制御信号DS1のオンDutyを変更することで、2次側の負荷に対応するスイッチング制御を行っている。例えば、スイッチング停止期間の時間に応じて、制御信号DS1のオンDutyは所定値に固定したままで、制御信号DS1の周波数を変更することにより、2次側の負荷に対応するスイッチング制御を行い、高い電源効率を維持するようにしてもよい。
以上説明したように、本実施例によれば、新たな回路を追加することなく、負荷状態に応じて効率よく電力を供給することができる。
実施例1、2では、間欠スイッチング制御において、FET1のスイッチング動作は負荷の状態に関係なく、所定回数、実行されると、スイッチング動作を停止していた。実施例3では、高周波音の発生を抑制するために、間欠スイッチング制御において、FET1のスイッチング停止期間の時間に応じて、FET1のスイッチング回数を変更する実施例について説明する。なお、本実施例の画像形成装置であるプリンタ10の構成については、実施例1と同様であり、同じ装置には同じ符号を用いることにより、説明を省略する。
[スイッチング電源装置の構成]
本実施例のスイッチング電源装置の構成は、実施例2の図6に示すスイッチング電源装置200と同様であり、同じ回路構成品には図6と同一の符号を用いることにより、ここでの説明を省略する。
本実施例のスイッチング電源装置の構成は、実施例2の図6に示すスイッチング電源装置200と同様であり、同じ回路構成品には図6と同一の符号を用いることにより、ここでの説明を省略する。
[電源制御部の制御シーケンス]
本実施例の電源制御部201は、実施例1と同様にプリンタ10がプリント状態において連続スイッチング動作を行い、プリンタ10がスタンバイ状態又はスリープ状態においては、間欠スイッチング動作を行う。連続スイッチング動作、及び連続スイッチング動作と間欠スイッチング動作についても、実施例1と同様であり、説明を省略する。
本実施例の電源制御部201は、実施例1と同様にプリンタ10がプリント状態において連続スイッチング動作を行い、プリンタ10がスタンバイ状態又はスリープ状態においては、間欠スイッチング動作を行う。連続スイッチング動作、及び連続スイッチング動作と間欠スイッチング動作についても、実施例1と同様であり、説明を省略する。
図9は、本実施例の起動及び間欠スイッチング動作中の電源制御部201の出力電圧Voutの制御シーケンスを示すフローチャートである。図9に示す処理は、実施例2の図7と同様に、商用交流電源100から交流電圧がスイッチング電源装置200に供給され、起動回路203、DC/DCコンバータ204によって電源電圧V2が生成されると起動される電源制御部201によって実行される。
S801~S807の処理は、実施例2の図7に示すS601~S607の処理と同様であり、説明を省略する。S808では、電源制御部201は、S807で取得したスイッチング停止期間の時間情報に基づいて、スイッチング期間の時間を算出し、スイッチング期間の時間に応じたFET1のスイッチング回数を決定する。本実施例では、FET1のスイッチング停止期間の時間とスイッチング期間の時間を合計した時間が、負荷の状態が変化しても同一時間となるよう、スイッチング停止期間の時間に応じてスイッチング回数を決定する。
S809の処理は、実施例2の図7に示すS608の処理と同様であり、説明を省略する。S810では、電源制御部201は、制御信号DS1を出力して、FET1がS808の処理で決定した回数のスイッチング動作を行ったかどうか判断する。電源制御部201は、FET1がS808の処理で決定した回数のスイッチング動作を行ったと判断した場合には処理をS804に戻し、FET1がS808の処理で決定した回数のスイッチング動作を行っていないと判断した場合には、処理をS808に戻す。以降、電源制御部201は、S804~S810の処理を繰り返すことにより、電源装置に接続された負荷に応じた出力電圧Voutが出力されるように、FET1のスイッチング動作を制御する。
[スイッチング電源装置のスイッチング動作]
図10は、スイッチング電源装置200における電圧波形、信号波形を示した図である。図10(a)、(b)、(c)は、電源装置に接続された負荷が小さい場合の電圧波形、信号波形を示した図である。図10(a)は出力電圧Voutの電圧波形を示し、図10(b)は制御信号DS1の信号波形(電圧波形)を示し、図10(c)は、VS端子に入力されるVS端子電圧の電圧波形を示している。一方、図10(d)、(e)、(f)は、電源装置に接続された負荷が大きい場合の電圧波形、信号波形を示した図である。図10(d)は出力電圧Voutの電圧波形を示し、図10(e)は制御信号DS1の信号波形(電圧波形)を示し、図10(f)は、VS端子に入力されるVS端子電圧の電圧波形を示している。なお、図10(a)~(f)の縦軸は電圧を示し、横軸は時間を示している。なお、本実施例においても、実施例1、2と同様に、電源制御部201は、電源効率を向上させるために、次のような間欠スイッチング制御を行っている。すなわち、電源制御部201は、FET1がスイッチング動作を停止する停止期間(期間900、902)と、スイッチング動作を実行するスイッチング期間(期間901、903)を繰り返す間欠スイッチング制御を行っている。
図10は、スイッチング電源装置200における電圧波形、信号波形を示した図である。図10(a)、(b)、(c)は、電源装置に接続された負荷が小さい場合の電圧波形、信号波形を示した図である。図10(a)は出力電圧Voutの電圧波形を示し、図10(b)は制御信号DS1の信号波形(電圧波形)を示し、図10(c)は、VS端子に入力されるVS端子電圧の電圧波形を示している。一方、図10(d)、(e)、(f)は、電源装置に接続された負荷が大きい場合の電圧波形、信号波形を示した図である。図10(d)は出力電圧Voutの電圧波形を示し、図10(e)は制御信号DS1の信号波形(電圧波形)を示し、図10(f)は、VS端子に入力されるVS端子電圧の電圧波形を示している。なお、図10(a)~(f)の縦軸は電圧を示し、横軸は時間を示している。なお、本実施例においても、実施例1、2と同様に、電源制御部201は、電源効率を向上させるために、次のような間欠スイッチング制御を行っている。すなわち、電源制御部201は、FET1がスイッチング動作を停止する停止期間(期間900、902)と、スイッチング動作を実行するスイッチング期間(期間901、903)を繰り返す間欠スイッチング制御を行っている。
本実施例では、上述した図9のS808の処理において、スイッチング停止期間の時間に応じて、FET1のスイッチング回数を変更している。具体的には、FET1のスイッチング停止期間の時間とFET1のスイッチング期間の時間を合計した時間(以下、バースト周期と呼ぶ)を、電源装置に接続された負荷の状態が変動しても一定になるようにする。そのため、本実施例では、バースト周期が一定になるように、スイッチング停止期間の時間に応じて、スイッチング期間の時間を決定し、スイッチング期間の時間に応じてFET1のスイッチング回数を決定する。その結果、バースト周期が小さくならないように一定にすることができる。
一般的に、バースト周期の逆数であるバースト周波数の逓倍の周波数成分が、トランスT1の共鳴周波数に近づくと、人には高周波音として知覚される。一般に、周波数の逓倍の周波数成分は、逓倍率が低いほどエネルギーが大きく、より低い逓倍率の周波数成分がトランスT1の共鳴周波数に近づくと、発生する音も大きくなる。一方、電源装置に接続された負荷が大きくなると、バースト周期が短くなり、バースト周波数は大きくなる。そのため、本実施例では、負荷が大きくなったとしても、バースト周期が一定になるようにFET1のスイッチング制御を行う。これにより、バースト周波数がトランスT1の共鳴周波数に近づかないため、高周波音の発生を抑制することができる。
(負荷が小さい場合のスイッチング動作)
2次側の負荷が小さい場合のスイッチング電源装置200の動作について、図10(a)、(b)、(c)を用いて説明する。図10(b)に示す期間900は、FET1のスイッチング停止期間であり、制御信号DS1は図10(b)に示すように、ローレベル(制御信号DS1が出力されていない状態)である。FET1のスイッチング停止期間は、トランスT1の2次側及び補助巻線P2への電力供給がなされないため、図8(a)に示すように出力電圧Voutは徐々に低下し、図8(c)に示すように電源制御部201のVS端子電圧も低下する。
2次側の負荷が小さい場合のスイッチング電源装置200の動作について、図10(a)、(b)、(c)を用いて説明する。図10(b)に示す期間900は、FET1のスイッチング停止期間であり、制御信号DS1は図10(b)に示すように、ローレベル(制御信号DS1が出力されていない状態)である。FET1のスイッチング停止期間は、トランスT1の2次側及び補助巻線P2への電力供給がなされないため、図8(a)に示すように出力電圧Voutは徐々に低下し、図8(c)に示すように電源制御部201のVS端子電圧も低下する。
図10(b)に示す期間901は、FET1のスイッチング動作期間であり、制御信号DS1は、図10(b)に示すようなPWM波形であり、制御信号DS1の1周期のうち、ハイレベルの期間がオンDutyを示している。図10(a)に示すように、期間701では、出力電圧Voutは徐々に上昇し、VS端子電圧は、図10(c)に示すように、直流電圧Vinの大きさに対応した電圧まで上昇する。
期間901における制御信号DS1におけるオンDutyは、図9のS807の処理により決定される。本実施例では、FET1のスイッチング停止期間の時間と、取得したVS端子電圧とに基づいて、制御信号DS1におけるオンDutyを決定している。また、図9のS809の処理では、バースト周期を一定にするために、バースト周期からスイッチング停止期間の時間を引いた時間をスイッチング期間の時間とし、スイッチング期間の時間に応じてFET1のスイッチング回数を決定する。これにより、FET1のスイッチング期間において、負荷に大きい電力供給が可能になるとともに、バースト周波数がトランスT1の共鳴周波数に近づかないため、高周波音の発生を抑制することができる。
(負荷が大きい場合のスイッチング動作)
続いて、2次側の負荷が大きい場合のスイッチング電源装置200の動作について、図10(d)、(e)、(f)を用いて説明する。図10(e)に示す期間902は、FET1のスイッチング停止期間であり、制御信号DS1は、図10(e)に示すようにローレベルである。また、FET1のスイッチング停止期間は、図10(d)、(f)に示すように、出力電圧Vout及びVS端子電圧は徐々に低下する。2次側の負荷(電源装置に接続された負荷)が大きいため、図10(e)に示すように、期間902は、図10(b)に示す負荷が小さい場合の期間900に比べて短くなる。電源制御部201は、スイッチング停止期間の終了時点で取得したVS端子電圧を、スイッチング停止期間の時間、及びVS端子電圧の単位時間あたりの電圧低下を用いて補正し、直流電圧Vinを推定する。
続いて、2次側の負荷が大きい場合のスイッチング電源装置200の動作について、図10(d)、(e)、(f)を用いて説明する。図10(e)に示す期間902は、FET1のスイッチング停止期間であり、制御信号DS1は、図10(e)に示すようにローレベルである。また、FET1のスイッチング停止期間は、図10(d)、(f)に示すように、出力電圧Vout及びVS端子電圧は徐々に低下する。2次側の負荷(電源装置に接続された負荷)が大きいため、図10(e)に示すように、期間902は、図10(b)に示す負荷が小さい場合の期間900に比べて短くなる。電源制御部201は、スイッチング停止期間の終了時点で取得したVS端子電圧を、スイッチング停止期間の時間、及びVS端子電圧の単位時間あたりの電圧低下を用いて補正し、直流電圧Vinを推定する。
図10(e)に示す期間903は、FET1のスイッチング動作期間であり、制御信号DS1は、図10(e)に示すようなPWM波形であり、制御信号DS1の1周期のうち、ハイレベルの期間がオンDutyを示している。図10(d)に示すように、期間903では、出力電圧Voutは徐々に上昇し、VS端子電圧は、図10(f)に示すように、直流電圧Vinの大きさに対応した電圧まで上昇する。なお、図10(e)に示す期間902と期間903の時間の合計(バースト周期)は、上述した図10(b)の期間900と期間901の時間の合計(バースト周期)と同一である。
期間903における制御信号DS1におけるオンDutyは、図9のS807の処理により決定される。本実施例では、FET1のスイッチング停止期間の時間と、取得したVS端子電圧とに基づいて、制御信号DS1におけるオンDutyを決定している。また、図9のS809の処理では、バースト周期を一定にするために、バースト周期からスイッチング停止期間の時間を引いた時間をスイッチング期間の時間とし、スイッチング期間の時間に応じてFET1のスイッチング回数を決定する。これにより、FET1のスイッチング期間において、負荷に大きい電力供給が可能になるとともに、バースト周波数がトランスT1の共鳴周波数に近づかないため、高周波音の発生を抑制することができる。
本実施例は、電源装置に接続された負荷が大きくなっても、バースト周期は一定のままで変動しないように間欠スイッチング制御を行う手法について説明した。例えば、負荷が大きくなるにしたがって、短くなったスイッチング停止期間の時間よりも、スイッチング期間の時間をより長く延長することで、バースト周期を延ばすような、本実施例の手法とは異なる制御で対応してもよい。また、負荷が大きい場合のスイッチング停止期間である期間902の時間は、負荷が小さい場合の期間900の時間よりも短いため、予測される2次側の負荷の値が大きくなり、そのため、制御信号DS1はオンDutyが大きい設定となっている。これにより、電源装置に接続されている負荷が大きくなっても、十分な電力供給を行うことができる。
以上説明したように、上述した実施例1、2と同様に、スイッチング停止時間を計測することにより、現在の負荷の状態を検知することができる。本実施例では、予め高周波音を抑制するFET1のスイッチング周期(バースト周期)を決めておき、その周期内でスイッチング動作期間、及びスイッチング停止期間を割り振り、FET1のスイッチング回数を決定している。そのため、計測したスイッチング停止期間の時間に応じて、FET1のスイッチング回数を変更し、バースト周期を一定にする制御を行うことで、負荷状態に関係なく、高周波音を抑制することができる。
以上説明したように、本実施例によれば、新たな回路を追加することなく、負荷状態に応じて効率よく電力を供給することができる。
実施例1~3では、本発明をフライバック方式のスイッチング電源装置に適用した実施例について説明した。実施例4では、本発明をアクティブクランプ方式のスイッチング電源装置に適用した実施例について説明する。なお、本実施例の画像形成装置であるプリンタ10の構成については、実施例1と同様であり、同じ装置には同じ符号を用いることにより、説明を省略する。
[スイッチング電源装置の構成]
図11は、本実施例のスイッチング電源装置200の回路構成を示す回路図である。図11に示す回路図は、実施例2の図6に示す回路図と比べて、トランスT1の1次側に次のような回路が追加されている点が異なる。すなわち、スイッチング電源装置200の1次側には、電圧クランプ用のコンデンサC2と、第2のスイッチング素子であるFET2とが直列に接続された回路が1次巻線P1に並列に接続されている。また、FET2が追加されたことにより、電源制御部201、FET駆動部202にFET2を制御するための回路、信号線が追加されている。更に、FET1及びFET2のスイッチオフ時の損失を低減するために、電圧共振用のコンデンサC1が、FET1と並列に接続されている。なお、ダイオードD1、D2は、それぞれFET1、FET2のボディダイオードである。
図11は、本実施例のスイッチング電源装置200の回路構成を示す回路図である。図11に示す回路図は、実施例2の図6に示す回路図と比べて、トランスT1の1次側に次のような回路が追加されている点が異なる。すなわち、スイッチング電源装置200の1次側には、電圧クランプ用のコンデンサC2と、第2のスイッチング素子であるFET2とが直列に接続された回路が1次巻線P1に並列に接続されている。また、FET2が追加されたことにより、電源制御部201、FET駆動部202にFET2を制御するための回路、信号線が追加されている。更に、FET1及びFET2のスイッチオフ時の損失を低減するために、電圧共振用のコンデンサC1が、FET1と並列に接続されている。なお、ダイオードD1、D2は、それぞれFET1、FET2のボディダイオードである。
(電源制御部)
電源制御部201は、FB端子電圧に基づき、FET1を駆動する制御信号DS1の他に、FET2を駆動する制御信号DS2を出力する。電源制御部201は、制御信号DS1をFET駆動部202に出力してFET1を駆動する。その後、FET1がオフ状態になると、FET1、FET2が共にオフ状態となるデッドタイム後に、FET2がオン状態となるように、制御信号DS2を出力する。そして、FET2がオフ状態になると、デッドタイム後に、再び、FET1がオン状態となるように、制御信号DS1を出力する。電源制御部201のその他の回路構成は、実施例2の図6と同様であり、同じ回路部品には同じ符号を用いて説明することにより、ここでの説明を省略する。
電源制御部201は、FB端子電圧に基づき、FET1を駆動する制御信号DS1の他に、FET2を駆動する制御信号DS2を出力する。電源制御部201は、制御信号DS1をFET駆動部202に出力してFET1を駆動する。その後、FET1がオフ状態になると、FET1、FET2が共にオフ状態となるデッドタイム後に、FET2がオン状態となるように、制御信号DS2を出力する。そして、FET2がオフ状態になると、デッドタイム後に、再び、FET1がオン状態となるように、制御信号DS1を出力する。電源制御部201のその他の回路構成は、実施例2の図6と同様であり、同じ回路部品には同じ符号を用いて説明することにより、ここでの説明を省略する。
(FET駆動部)
FET駆動部202は、電源制御部201から出力された制御信号DS1、DS2に応じて、FET1、FET2のゲート端子に出力される駆動信号DL、DHを生成し、出力する。また、FET2を駆動するため、コンデンサC5及びダイオードD5で構成されるチャージポンプ回路によって、FET駆動部202のVH端子に電源電圧が供給される。FET駆動部202は、制御信号DS1がハイレベルに設定されると、FET1のゲート端子に出力される駆動信号DLをハイレベルに設定し、これによりFET1はオン状態となる。一方、FET駆動部202は、制御信号DS2がハイレベルに設定されると、FET2のゲート端子に出力される駆動信号DHをハイレベルに設定し、これによりFET2はオン状態となる。スイッチング電源装置200のその他の回路構成は、実施例2の図6と同様であり、同じ回路部品には同じ符号を用いて説明することにより、ここでの説明を省略する。
FET駆動部202は、電源制御部201から出力された制御信号DS1、DS2に応じて、FET1、FET2のゲート端子に出力される駆動信号DL、DHを生成し、出力する。また、FET2を駆動するため、コンデンサC5及びダイオードD5で構成されるチャージポンプ回路によって、FET駆動部202のVH端子に電源電圧が供給される。FET駆動部202は、制御信号DS1がハイレベルに設定されると、FET1のゲート端子に出力される駆動信号DLをハイレベルに設定し、これによりFET1はオン状態となる。一方、FET駆動部202は、制御信号DS2がハイレベルに設定されると、FET2のゲート端子に出力される駆動信号DHをハイレベルに設定し、これによりFET2はオン状態となる。スイッチング電源装置200のその他の回路構成は、実施例2の図6と同様であり、同じ回路部品には同じ符号を用いて説明することにより、ここでの説明を省略する。
[電源制御部の制御シーケンス]
本実施例の電源制御部201は、実施例1と同様にプリンタ10がプリント状態において連続スイッチング動作を行い、プリンタ10がスタンバイ状態又はスリープ状態においては、間欠スイッチング動作を行う。連続スイッチング動作、及び連続スイッチング動作と間欠スイッチング動作についても、実施例1と同様であり、説明を省略する。
本実施例の電源制御部201は、実施例1と同様にプリンタ10がプリント状態において連続スイッチング動作を行い、プリンタ10がスタンバイ状態又はスリープ状態においては、間欠スイッチング動作を行う。連続スイッチング動作、及び連続スイッチング動作と間欠スイッチング動作についても、実施例1と同様であり、説明を省略する。
図12は、本実施例の起動及び間欠スイッチング動作中の電源制御部201の出力電圧Voutの制御シーケンスを示すフローチャートである。図12に示す処理は、実施例2の図7と同様に、商用交流電源100から交流電圧がスイッチング電源装置200に供給され、起動回路203、DC/DCコンバータ204によって電源電圧V2が生成されると起動される電源制御部201によって実行される。
S1101~S1109の処理は、実施例2の図7に示すS601~S609の処理と同様であり、説明を省略する。S1110では、電源制御部201は、S1107で取得したスイッチング停止期間の時間情報に基づいて、クランプFET(FET2)をオンする時間を演算し、制御信号DS2を出力する。電源制御部201は、制御信号DS2を出力すると、処理をS1104に戻して、FET1、FET2のスイッチング動作を停止する。
[スイッチング電源装置のスイッチング動作]
図13は、スイッチング電源装置200における電圧波形、信号波形を示した図である。図13(a)、(b)、(c)、(d)は、電源装置に接続された負荷が小さい場合の電圧波形、信号波形を示した図である。図13(a)は出力電圧Voutの電圧波形を示し、図13(b)は制御信号DS1の信号波形(電圧波形)を示し、図13(c)は制御信号DS2の信号波形(電圧波形)を示し、図13(d)は、VS端子に入力されるVS端子電圧の電圧波形を示している。一方、図13(e)、(f)、(g)、(h)は、電源装置に接続された負荷が大きい場合の電圧波形、信号波形を示した図である。図13(e)は出力電圧Voutの電圧波形を示し、図13(f)は制御信号DS1の信号波形(電圧波形)を示し、図13(g)は制御信号DS2の信号波形(電圧波形)を示し、図13ff)は、VS端子に入力されるVS端子電圧の電圧波形を示している。なお、図13(a)~(h)の縦軸は電圧を示し、横軸は時間を示している。なお、本実施例においても、上述した実施例と同様に、電源制御部201は、電源効率を向上させるために、次のような間欠スイッチング制御を行っている。すなわち、電源制御部201は、FET1がスイッチング動作を停止する停止期間(期間1200、1202)と、スイッチング動作を実行するスイッチング期間(期間1201、1203)を繰り返す間欠スイッチング制御を行っている。
図13は、スイッチング電源装置200における電圧波形、信号波形を示した図である。図13(a)、(b)、(c)、(d)は、電源装置に接続された負荷が小さい場合の電圧波形、信号波形を示した図である。図13(a)は出力電圧Voutの電圧波形を示し、図13(b)は制御信号DS1の信号波形(電圧波形)を示し、図13(c)は制御信号DS2の信号波形(電圧波形)を示し、図13(d)は、VS端子に入力されるVS端子電圧の電圧波形を示している。一方、図13(e)、(f)、(g)、(h)は、電源装置に接続された負荷が大きい場合の電圧波形、信号波形を示した図である。図13(e)は出力電圧Voutの電圧波形を示し、図13(f)は制御信号DS1の信号波形(電圧波形)を示し、図13(g)は制御信号DS2の信号波形(電圧波形)を示し、図13ff)は、VS端子に入力されるVS端子電圧の電圧波形を示している。なお、図13(a)~(h)の縦軸は電圧を示し、横軸は時間を示している。なお、本実施例においても、上述した実施例と同様に、電源制御部201は、電源効率を向上させるために、次のような間欠スイッチング制御を行っている。すなわち、電源制御部201は、FET1がスイッチング動作を停止する停止期間(期間1200、1202)と、スイッチング動作を実行するスイッチング期間(期間1201、1203)を繰り返す間欠スイッチング制御を行っている。
(負荷が小さい場合のスイッチング動作)
2次側の負荷が小さい場合のスイッチング電源装置200の動作について、図13(a)、(b)、(c)、(d)を用いて説明する。図13(b)に示す期間1200は、FET1、FET2のスイッチング停止期間であり、制御信号DS1、DS2は図13(b)、(c)に示すように、ローレベル(制御信号DS1、DS2が出力されていない状態)である。FET1、FET2のスイッチング停止期間は、トランスT1の2次側及び補助巻線P2への電力供給がなされないため、図13(a)に示すように出力電圧Voutは徐々に低下し、図13(d)に示すように電源制御部201のVS端子電圧も低下する。
2次側の負荷が小さい場合のスイッチング電源装置200の動作について、図13(a)、(b)、(c)、(d)を用いて説明する。図13(b)に示す期間1200は、FET1、FET2のスイッチング停止期間であり、制御信号DS1、DS2は図13(b)、(c)に示すように、ローレベル(制御信号DS1、DS2が出力されていない状態)である。FET1、FET2のスイッチング停止期間は、トランスT1の2次側及び補助巻線P2への電力供給がなされないため、図13(a)に示すように出力電圧Voutは徐々に低下し、図13(d)に示すように電源制御部201のVS端子電圧も低下する。
図13(b)に示す期間1201は、FET1、FET2のスイッチング期間であり、制御信号DS1、DS2は、図13(b)、(c)に示すようなPWM波形であり、制御信号DS1、DS2の1周期のうち、ハイレベルの期間がオンDutyを示している。図13(a)に示すように、期間1201では、出力電圧Voutは徐々に上昇し、VS端子電圧は、直流電圧Vinに対応する電圧まで上昇し、FET1、FET2のスイッチング期間の間、同じ電圧を示す。
図13(b)、(c)に示すように、スイッチング期間では、最初に制御信号DS2が出力される。本実施例のアクティブクランプ方式では、スイッチング期間の最後に、短くクランプFET(FET2)をオンした後、停止する制御を行っている。これにより、クランプコンデンサC2には十分な電圧が充電される。そのため、スイッチング期間の開始時点において、FET2をオンするだけでトランスT1の2次側に電力供給することができる状態となっている。ところが、この状態で、FET2ではなく、先にFET1をオンすると、クランプコンデンサC2に過剰な電圧が供給されることになり、FET1、FET2の故障の原因となる場合がある。そのため、本実施例では、スイッチング期間が開始されると、FET1に先立ち、FET2が駆動される。
その後、制御信号DS1、DS2は、デッドタイム(不図示)を介して、交互にハイレベル・ローレベルの状態を繰り返す。FET1、FET2のスイッチング動作が所定の回数、実行された後、制御信号DS2を所定の時間、ハイレベルに設定することで、FET2をオン状態に設定し、FET2を介してクランプコンデンサC2に電流を流すことができる。そのため、FET2のボディダイオードD2を介して電流を流すよりも消費エネルギーを小さくすることができる。その後、FET2に流れる電流がドレイン端子からソース端子の方向になる前に、FET2をオフする。
(負荷が大きい場合のスイッチング動作)
2次側の負荷が大きい場合のスイッチング電源装置200の動作について、図13(e)、(f)、(g)、(h)を用いて説明する。図13(f)に示す期間1202は、FET1、FET2のスイッチング停止期間であり、制御信号DS1、DS2は図13(f)、(g)に示すように、ローレベル(制御信号DS1、DS2が出力されていない状態)である。FET1、FET2のスイッチング停止期間は、トランスT1の2次側及び補助巻線P2への電力供給がなされないため、図13(e)に示すように出力電圧Voutは徐々に低下し、図13(h)に示すように電源制御部201のVS端子電圧も低下する。
2次側の負荷が大きい場合のスイッチング電源装置200の動作について、図13(e)、(f)、(g)、(h)を用いて説明する。図13(f)に示す期間1202は、FET1、FET2のスイッチング停止期間であり、制御信号DS1、DS2は図13(f)、(g)に示すように、ローレベル(制御信号DS1、DS2が出力されていない状態)である。FET1、FET2のスイッチング停止期間は、トランスT1の2次側及び補助巻線P2への電力供給がなされないため、図13(e)に示すように出力電圧Voutは徐々に低下し、図13(h)に示すように電源制御部201のVS端子電圧も低下する。
図13(f)に示す期間1203は、FET1、FET2のスイッチング期間であり、制御信号DS1、DS2は、図13(f)、(g)に示すようなPWM波形であり、制御信号DS1、DS2の1周期のうち、ハイレベルの期間がオンDutyを示している。図13(e)に示すように、期間1203では、出力電圧Voutは徐々に上昇し、VS端子電圧は、直流電圧Vinに対応する電圧まで上昇し、FET1、FET2のスイッチング期間の間、同じ電圧を示す。図13(f)、(g)に示すように、最初に制御信号DS2がハイレベルになった後、制御信号DS1、DS2は、デッドタイム(不図示)を介して、交互にハイレベル・ローレベルの状態を繰り返している。このとき、期間1202の時間は期間1200の時間よりも短いため、図13(f)の制御信号DS1のオンDutyが大きくなっている。本実施例では、制御信号DS1のハイレベルの時間を長くすることにより、オンDutyの割合を大きくしている。これにより、FET1、FET2のスイッチング期間に2次側の負荷(電源装置に接続された負荷)に十分に大きい電力供給が可能になり、負荷によらず電源効率のよい電力供給を行うことができる。
そして、FET1、FET2のスイッチング動作を所定回数、実行した後、制御信号DS2を所定の時間、ハイレベルに設定することで、FET2をオン状態に設定し、FET2を介してクランプコンデンサC2に電流を流すことができるため、効率がよい。更に、スイッチング停止期間の時間に応じて変更したオンDutyに比例して、最後のFET2のオン時間を変更すると、2次側の負荷が変動してもFET2に流れる電流がドレイン端子からソース端子の方向になる直前にFET2をオフすることができる。
上述したように、本実施例のアクティブクランプ方式のスイッチング電源装置において、間欠スイッチング動作におけるスイッチング停止期間を計測することで負荷状態を検知する。そして、検知した負荷状態に応じて、FET1、FET2のスイッチング制御を変更することで、電源効率のよい電力供給を実現することができる。更に、間欠スイッチング動作において、検知された負荷状態に応じて、スイッチング期間の終了時にクランプFET(FET2)のオン時間を変更して、FET2のスイッチング動作を実施することにより、より電源効率を向上させることができる。
本実施例でも、実施例2と同様に、取得したVS端子電圧に基づいて直流電圧Vinを推定することにより、直流電圧Vinに応じて、スイッチング期間におけるFET1の最適なオン時間を決定することができる。また、直流電圧VinとFET1のオン時間の積により、トランスの1次側から2次側への電力供給量が決定されるため、直流電圧VinとFET1のオン時間の積が一定になるように、FET1のオン時間を決定することで、効率のよい電力供給が可能となる。
本実施例においては、スイッチング停止期間の時間に応じて、制御信号DS1のオンDutyを変更したが、これに限らず、スイッチング停止期間の時間に応じて、FET1のオン時間を大きくすることで電源効率を維持することもできる。また、制御信号DS2のオン時間をスイッチング停止期間の時間に応じてオンDutyを小さくするようにしてもよい。
以上説明したように、本実施例によれば、新たな回路を追加することなく、負荷状態に応じて効率よく電力を供給することができる。
1 FET(電界効果トランジスタ)
201 電源制御部
205 フィードバック部
T1 トランス
201 電源制御部
205 フィードバック部
T1 トランス
Claims (13)
- 1次巻線、2次巻線、及び補助巻線を有するトランスと、
スイッチング動作により前記1次巻線への電力の供給又は遮断を行う第1のスイッチング素子と、
前記スイッチング動作を制御する制御手段と、
前記2次巻線から出力される電圧をフィードバックするフィードバック手段と、
を備え、
前記制御手段は、前記スイッチング動作を行うスイッチング期間と前記スイッチング動作を停止させる停止期間とを繰り返す間欠制御を行うことが可能であり、
前記制御手段は、前記停止期間の長さを計測する計測部を含み、
前記スイッチング期間において、前記制御手段は前記第1のスイッチング素子の前記スイッチング動作を所定の回数、実施すると前記停止期間に移行し、前記停止期間において、前記制御手段は前記フィードバック手段から出力される電圧に基づいて、前記2次巻線から出力される電圧が目標電圧よりも低下したと判断すると、前記スイッチング期間に移行し、
前記制御手段は、前記計測部により計測された前記停止期間の長さに基づいて、前記スイッチング期間における前記第1のスイッチング素子がオンしている時間を変化させることを特徴とする電源装置。 - 前記フィードバック手段は、前記2次巻線から出力される電圧が前記目標電圧よりも高い場合には、閾値よりも低い電圧を前記制御手段に出力し、前記2次巻線から出力される電圧が前記目標電圧よりも低い場合には、前記閾値よりも高い電圧を前記制御手段に出力することを特徴とする請求項1に記載の電源装置。
- 前記制御手段は、前記第1のスイッチング素子のスイッチング周期は所定の周期のままで、前記停止期間の長さに応じて、前記スイッチング周期における前記第1のスイッチング素子のオンデューティを可変することを特徴とする請求項2に記載の電源装置。
- 前記制御手段は、前記第1のスイッチング素子のスイッチング周期におけるオンデューティは所定値のままで、前記停止期間の長さに応じて、前記第1のスイッチング素子の前記スイッチング周期を可変することを特徴とする請求項2に記載の電源装置。
- 入力される交流電圧を整流平滑し、前記1次巻線に出力する第1の整流平滑部と、
前記補助巻線に誘起される電圧を整流平滑する第2の整流平滑部と、
分圧抵抗を有し、前記第2の整流平滑部から出力される電圧を前記分圧抵抗で分圧し、前記制御手段に出力する分圧部と、
を備え、
前記制御手段は、前記分圧部の出力電圧と、前記停止期間の長さと、前記第2の整流平滑部の前記停止期間における単位時間あたりの降下電圧と、前記分圧抵抗の分圧比と、前記1次巻線の巻数と前記補助巻線の巻数との巻数比と、に基づいて、前記交流電圧の電圧値を推定することを特徴とする請求項3に記載の電源装置。 - 前記制御手段は、前記停止期間の開始時点における前記分圧部の出力電圧に基づいて、前記交流電圧の電圧値を推定することを特徴とする請求項5に記載の電源装置。
- 前記制御手段は、前記停止期間の開始時点における前記分圧部の出力電圧を、前記停止期間の終了時点で取得した前記分圧部の出力電圧に、前記停止期間の長さと前記停止期間における単位時間あたりの降下電圧との積を加算することにより、算出することを特徴とする請求項6に記載の電源装置。
- 前記制御手段は、推定した前記交流電圧の電圧値と、前記スイッチング周期における前記第1のスイッチング素子がオンしている時間との積が一定になるように、前記スイッチング周期における前記第1のスイッチング素子のオンデューティを決定することを特徴とする請求項7に記載の電源装置。
- 前記制御手段は、前記スイッチング期間の長さと前記停止期間の長さの合計が一定の時間となるように、前記停止期間の長さに応じて前記スイッチング期間の長さを可変し、前記可変したスイッチング期間の長さに応じて前記スイッチング期間における前記第1のスイッチング素子のスイッチング動作の回数を可変することを特徴とする請求項8に記載の電源装置。
- 前記スイッチング期間の長さと前記停止期間の長さとを合計した時間の逆数である周波数の逓倍の周波数成分は、前記トランスの共鳴周波数からはずれていることを特徴とする請求項9に記載の電源装置。
- 前記トランスの前記1次巻線に並列に接続され、前記制御手段により制御される第2のスイッチング素子と、
前記第2のスイッチング素子に直列に接続され、前記第2のスイッチング素子とともに前記トランスの前記1次巻線に並列に接続されたコンデンサと、
を備え、
前記制御手段は、前記スイッチング期間において前記第1のスイッチング素子と前記第2のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第1のスイッチング素子と前記第2のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行い、前記停止期間において前記スイッチング動作を停止させ、
前記スイッチング期間から前記停止期間に移行する際に、前記第2のスイッチング素子をオンしてから前記停止期間に移行し、前記停止期間から前記スイッチング期間に移行する際にも、前記第2のスイッチング素子をオンしてから前記スイッチング期間に移行することを特徴とする請求項8に記載の電源装置。 - 前記制御手段は、前記停止期間の長さに基づいて、前記スイッチング期間から前記停止期間に移行する際の前記第2のスイッチング素子をオンする時間を決定することを特徴とする請求項11に記載の電源装置。
- 記録材に画像形成を行う画像形成部と、前記画像形成部を制御する制御部と、前記画像形成部、及び前記制御部に電力を供給する電源装置と、を備え、
前記制御部は、前記画像形成部を制御して記録材に画像形成を行うプリント状態と、前記プリント状態に遷移が可能なスタンバイ状態と、消費電力を低減するスリープ状態と、を切替え可能である画像形成装置であって、
前記電源装置は、
1次巻線、2次巻線、及び補助巻線を有するトランスと、
スイッチング動作により前記1次巻線への電力の供給又は遮断を行う第1のスイッチング素子と、
前記スイッチング動作を制御する制御手段と、
前記2次巻線から出力される電圧をフィードバックするフィードバック手段と、
を備え、
前記制御手段は、前記スイッチング動作を行うスイッチング期間と前記スイッチング動作を停止させる停止期間とを繰り返す間欠制御を行うことが可能であり、
前記制御手段は、前記停止期間の長さを計測する計測部を含み、
前記スイッチング期間において、前記制御手段は前記第1のスイッチング素子の前記スイッチング動作を所定の回数、実施すると前記停止期間に移行し、前記停止期間において、前記制御手段は前記フィードバック手段から出力される電圧に基づいて、前記2次巻線から出力される電圧が目標電圧よりも低下したと判断すると、前記スイッチング期間に移行し、
前記制御手段は、前記計測部により計測された前記停止期間の長さに基づいて、前記スイッチング期間における前記第1のスイッチング素子がオンしている時間を変化させることを特徴とする画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021107930A JP2023005762A (ja) | 2021-06-29 | 2021-06-29 | 電源装置及び画像形成装置 |
US17/834,379 US20220413422A1 (en) | 2021-06-29 | 2022-06-07 | Power supply apparatus and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021107930A JP2023005762A (ja) | 2021-06-29 | 2021-06-29 | 電源装置及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023005762A true JP2023005762A (ja) | 2023-01-18 |
Family
ID=84540945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021107930A Pending JP2023005762A (ja) | 2021-06-29 | 2021-06-29 | 電源装置及び画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20220413422A1 (ja) |
JP (1) | JP2023005762A (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3412624B2 (ja) * | 2001-06-08 | 2003-06-03 | サンケン電気株式会社 | スイッチング電源装置 |
JP6700772B2 (ja) * | 2015-12-18 | 2020-05-27 | キヤノン株式会社 | 電源装置及び画像形成装置 |
-
2021
- 2021-06-29 JP JP2021107930A patent/JP2023005762A/ja active Pending
-
2022
- 2022-06-07 US US17/834,379 patent/US20220413422A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220413422A1 (en) | 2022-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6700772B2 (ja) | 電源装置及び画像形成装置 | |
JP6961420B2 (ja) | 電源装置及び画像形成装置 | |
US9966865B2 (en) | Power supply apparatus and image forming apparatus | |
JP6843696B2 (ja) | 電源装置及び画像形成装置 | |
JP6579827B2 (ja) | 電源装置及び画像形成装置 | |
US9300216B2 (en) | Switching power supply and image forming apparatus equipped with switching power supply | |
US10389259B2 (en) | Power supply apparatus and image forming apparatus switching a capacitance value of a resonance capacitor at a time of a continuous operation and an intermittent operation | |
JP6679298B2 (ja) | 電源装置及び画像形成装置 | |
US10536085B2 (en) | Power supply apparatus and image forming apparatus | |
JP6242370B2 (ja) | 電源装置及び画像形成装置 | |
JP2011254592A (ja) | 電流共振電源 | |
JP7224860B2 (ja) | 画像形成装置 | |
US10411606B2 (en) | Power supply apparatus and image forming apparatus | |
JP6882052B2 (ja) | 電源装置及び画像形成装置 | |
JP2020096434A (ja) | 電源装置及び画像形成装置 | |
JP2023005762A (ja) | 電源装置及び画像形成装置 | |
US11556087B2 (en) | Power supply apparatus and image forming apparatus controlling a switching frequency based on a feedback voltage | |
JP7204529B2 (ja) | 電源装置及び画像形成装置 | |
US20230396175A1 (en) | Power supply apparatus and image forming apparatus | |
JP6961430B2 (ja) | 電源装置及び画像形成装置 | |
JP7140572B2 (ja) | 電源装置及び画像形成装置 | |
JP2023005763A (ja) | 電源装置及び画像形成装置 | |
JP2021168578A (ja) | 電源装置及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240617 |