JP2022537295A - ボール植え付け構造および製造プロセス - Google Patents

ボール植え付け構造および製造プロセス Download PDF

Info

Publication number
JP2022537295A
JP2022537295A JP2021574880A JP2021574880A JP2022537295A JP 2022537295 A JP2022537295 A JP 2022537295A JP 2021574880 A JP2021574880 A JP 2021574880A JP 2021574880 A JP2021574880 A JP 2021574880A JP 2022537295 A JP2022537295 A JP 2022537295A
Authority
JP
Japan
Prior art keywords
layer
solder balls
metal layer
planting structure
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021574880A
Other languages
English (en)
Inventor
イェン メイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmore Technology Corp Ltd
Original Assignee
Chipmore Technology Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmore Technology Corp Ltd filed Critical Chipmore Technology Corp Ltd
Publication of JP2022537295A publication Critical patent/JP2022537295A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/03472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本発明はボール植え付け構造および製造プロセスを提供し、順次積み重ねられた基板、導電層、パッシベーション層、シード層および金属層を含み、複数の半田ボールがそれぞれ前記金属層に植え付けられ、隣接する半田ボール間のそれぞれに、前記半田ボール間の架橋を防止するための隔壁が配置されている。

Description

本発明は、半導体集積回路の製造プロセスに関し、特に小ピッチボール植え付け構造およびボール植え付けプロセスに関する。
ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ、以下ＢＧＡと略記する）パッケージ技術は、集積回路に適用される表面実装技術であり、それはパッケージ基板の底部にアレイを作成し、半田ボールが回路のＩ／Ｏ端子としてプリント回路基板（ＰＣＢ）に接続され、歩留まりが高く、ピンの数が大きく、機器が簡単であるなどの利点を有する。
ウェーハレベルＩＣのパッケージサイズを縮小するために、チップ表面での半田ボールの分布はより小さく、より高密度になる傾向がある。現在、業界の半田ボール間の限界Ｇａｐ（距離）は約４０μｍであり、半田ボール間の距離が短縮し続けると、フラックスが高温で流れ、分子間力によりボール同士が架橋(bridging)し、さらにデバイスへ一連の悪影響を与え、これらの悪影響は主に完成品の歩留まりの低下や電気的短絡の発生を引き起こす可能性がある。
したがって、上記の技術的問題を考慮して、半田ボール間のピッチ縮小およびフラックス流れによる「架橋」現象を防止するために、ボール植え付け構造およびパッケージプロセスを改善する必要がある。
本発明が解決しようとする技術的問題は、半田ボール間のピッチ縮小およびフラックス流れによる半田ボール間の「架橋」問題を克服し、チップパッケージプロセスの完成品の歩留まりを高め、パッケージコストを削減することである。
本発明は、ボール植え付け構造を提供し、順次積み重ねられた基板、導電層、パッシベーション層、シード層、および金属層を含み、複数の半田ボールがそれぞれ前記金属層上に植え付けられ、隣接する半田ボール間のそれぞれに前記半田ボール間の架橋を防止するための隔壁が配置される。
選択可能な技術的解決策として、前記隔壁は前記パッシベーション層上に配置され、且つ前記パッシベーション層から突出する。
選択可能な技術的解決策として、誘電体層をさらに含み、前記誘電体層は前記パッシベーション層上に配置され、前記隔壁は前記誘電体層上に配置され、且つ前記誘電体層から突出する。
選択可能な技術的解決策として、前記隔壁は誘電体材料から形成される隔壁である。
選択可能な技術的解決策として、前記誘電体材料はポリイミドである。
選択可能な技術的解決策として、ボール植え付け間の前記隔壁断面は、台形構造、三角形構造または長方形構造である。
選択可能な技術的解決策として、ボール植え付け間の前記隔壁断面は、上部が狭く下部が広い構造である。
選択可能な技術的解決策として、前記基板はチップ構造である。
本発明は、ボール植え付け構造の製造プロセスをさらに提供し、前記製造プロセスは、
Ｓ１：基板を用意し、前記基板上に順次シード層および金属層を形成するステップと、
Ｓ２：誘電体材料を、前記基板全面を被覆するように前記金属層上に塗布するステップと、
Ｓ３：前記誘電体材料に対して露光、現像および硬化を行って隔壁を形成するステップと、
Ｓ４：フラックスを前記金属層上に塗布するステップと、
Ｓ５：前記金属層上に複数の半田ボールを植え付けるステップと、を含む。
そして、前記隔壁は隣接する前記半田ボール間のそれぞれに配置される。
本発明は、ボール植え付け構造の製造プロセスをさらに提供し、前記製造プロセスは、
Ｓ１：基板を用意し、前記基板上に順次誘電体層および金属層を形成するステップと、
Ｓ２：誘電体材料を、前記基板全面を被覆するように前記金属層上に塗布するステップと、
Ｓ３：前記誘電体材料に対して露光、現像および硬化を行って隔壁を形成するステップと、
Ｓ４：フラックスを前記金属層上に塗布するステップと、
Ｓ５：前記金属層上に複数の半田ボールを植え付けるステップと、を含む。
そして、前記隔壁は隣接する前記半田ボール間のそれぞれに配置される。
従来技術と比較すると、本発明によって提供されるボール植え付け構造および製造プロセスは、隣接する半田ボール間のそれぞれに隔壁を形成することにより、半田ボール植え付けのとき、フラックス流れおよび半田ボール液化による半田ボール間の架橋問題を回避し、ボール植え付けプロセスの品質およびパッケージプロセスの完成品の歩留まりを向上させる。その内に、同じチップサイズの条件下で、半田スポットを増やし、より小さなピッチ（ボール植え付けピッチ<４０μｍ)でボールを植え付け、または、チップ上の半田スポットの数が同じである条件下で、ボールの植え付けピッチが短縮されるため、チップパッケージサイズを小さくすることができる。
本発明の第１の実施例におけるボール植え付け構造の概略図である。 図１のボール植え付け構造の形成過程の概略図である。 図１のボール植え付け構造の形成過程の概略図である。 図１のボール植え付け構造の形成過程の概略図である。 図１のボール植え付け構造の形成過程の概略図である。 図１のボール植え付け構造の形成過程の概略図である。 本発明の第２の実施例におけるボール植え付け構造の概略図である。 図３のボール植え付け構造の形成過程の概略図である。 図３のボール植え付け構造の形成過程の概略図である。 図３のボール植え付け構造の形成過程の概略図である。 図３のボール植え付け構造の形成過程の概略図である。 図３のボール植え付け構造の形成過程の概略図である。 図３のボール植え付け構造の形成過程の概略図である。 図３のボール植え付け構造の形成過程の概略図である。 図３のボール植え付け構造の形成過程の概略図である。 図１のボール植え付け構造の製造プロセスのフローチャートである。 図３のボール植え付け構造の製造プロセスのフローチャートである。
以下、図面に示される具体的な実施形態を参照して本発明を詳しく説明する。しかしながら、本発明はこれらの実施形態によって制限されなく、当業者は、これらの実施形態に基づいてなされた構造、方法、または機能上の変更は、すべて本発明の保護範囲に含まれるべきである。
図１は本発明の第１の実施例のボール植え付け構造の概略図である。
図１を参照すると、ボール植え付け構造１００は、順次積み重ねられた基板１０１、導電層１１０、パッシベーション層１０２、シード層１０３、および金属層１０４を含む。複数の半田ボール１０５がそれぞれ金属層１０４上に植え付けられている。そして、隣接する半田ボール１０５間のそれぞれに、半田ボール１０５間の架橋を防止するための隔壁１０６が配置されている。
好ましい実施形態では、隔壁１０６はパッシベーション層１０２から突出する。
好ましい実施形態では、隔壁１０６の断面は台形であり、前記台形の底部の幅が約３３μｍであり、前記台形の高さがボール高さの２／３未満であり、前記台形の頂部の幅が約１５μｍである。
本発明の他の実施形態では、隔壁は他の形状、例えば三角形構造、長方形構造などであってもよく、特に、上部が狭く下部が広い形状が最も好ましい。下部が広いと、隔壁と誘電体層間の接触面積が大きくなり、両者間の安定した接触を実現し、上部が狭いと、隔壁は半田ボールと干渉することなく、半田ボール間の架橋を防止することができる。
好ましい実施形態では、隔壁１０６は、ポリイミド（ＰＩ）などの誘電体材料で形成されるが、これに限定されない。本発明の他の実施例では、前記誘電体材料は、例えば二酸化ケイ素などの無機材料であり得る。
本実施例では、導電層１１０はパッシベーション層１０２で被覆され、パッシベーション層１０２にはパタニングプロセスによって開口が形成され、導電層１１０が前記開口から露出しており、スパッタリングなどのプロセスによって前記開口にシード層１０３が形成され、シード層１０３が導電層１１０に電気的に接続されている。そして、電気めっきなどのプロセスによってシード層１０３に金属層１０４が形成されている。金属層１０４の材料はシード層１０３の材料と同じであっても異なっていてもよい。さらに、半田ボール１０５が金属層１０４上に植え付けられている。その結果、基板１０１内の電気信号が導電層１１０、シード層１０３、金属層１０４および半田ボール１０５から導出され得る。
図２Ａ～図２Ｅは図１のボール植え付け構造の形成過程の概略図である。
まず、図２Ａおよび図２Ｂを参照する。基板１０１を提供し、基板１０１上に順次導電層１１０、パッシベーション層１０２、シード層１０３および金属層１０４を形成する。ここで、導電層１１０、パッシベーション層１０２、シード層１０３および金属層１０４の形成方法は既知技術であるため、従来技術における関連説明を参照されたい。そして、誘電体材料１０６１を金属層１０４に塗布する。好ましくは、誘電体材料１０６１を基板１０１の金属層１０４が設けられている側の全面を被覆するように塗布する。
次に、誘電体材料１０６１に対して露光および現像を行って、硬化プロセスによって隔壁１０６を形成する。前記露光、現像プロセスでは、第１のマスク（ｍａｓｋ）１０上の複数の第１の露光穴１１を通して特定領域に対して露光および現像を行う。前記特定領域は、例えばパッシベーション層１０２下の導電層１１０が設けられていない領域である。本実施例では、隔壁１０６はパッシベーション層１０２から突出する。
図２Ｃを参照する。金属層１０４にフラックス１０８を塗布して、半田ボール１０５を固定する。フラックス１０８を塗布するとき、第１のスクリーン２０を通して塗布する。第１のスクリーン２０には金属層１０４に対応して複数の第１の開口部２１が設けられており、フラックス１０８を第１の開口部２１から対応する金属層１０４に塗布する。第１の開口部２１のサイズは前記金属層１０４のサイズ以下であるので、フラックス１０８を金属層１０４の上面に容易に塗布できる。
図２Ｄを参照する。フラックス１０８に半田ボール１０５を植え付ける。半田ボール１０５を植え付けるとき、第２のスクリーン３０を通して半田ボール１０５を植え付ける。第２のスクリーン３０には金属層１０４に対応して複数の第２の開口部３１が設けられており、複数の半田ボール１０５を複数の第２の開口部３１からフラックス１０８に植え付ける。
図２Ｅを参照する。半田ボール１０５を植え付けた後、半田ボール１０５とフラックス１０８間の接続を促進するために、第２のスクリーン３０を除去し、半田ボール１０５と金属層１０４が安定的かつ電気的に接続されるように、ある設定温度（例えば設定温度は２２０℃である)でリフロー作業を実行する。リフロー作業のとき、半田ボール１０５は設定温度で液化され、液化されたフラックス１０８が半田ボール１０５を移動させるが、隣接する半田ボール１０５間に隔壁１０６が配置されているため、隔壁１０６の隔離作用により、隣接する半田ボール１０５には自身の液化およびフラックス１０８の流れに起因する「架橋」現象が生じない。
なお、本発明の他の実施形態では、隔壁はシード層と金属層が形成される前に形成され得る。例えば、基板の導電層にまずパッシベーション層を形成し、次にパッシベーション層の全面に誘電体材料、例えばポリイミドを塗布し、誘電体材料に対して露光、現像、硬化を行って隔壁を形成した後、パッシベーション層の導電層に対応する開口に電気めっきによりシード層と金属層を形成し、最後に、第１のスクリーンを使用してフラックスを金属層に塗布し、第２のスクリーンを使用して半田ボールをフラックスに植え付け、さらにリフロー作業を通して、半田ボールを金属層にしっかりと接続させる。
好ましい実施形態では、パッシベーション層の材料は隔壁１０６の材料と同じであっても異なっていてもよい。
好ましい実施形態では、基板１０１はチップ構造である。
図５は本発明の第１の実施例のボール植え付け構造１００の製造プロセスのフローチャートである。
図５を参照すると、前記製造プロセス３００は、
Ｓ１：基板を提供し、前記基板に順次シード層および金属層を形成するステップと、
Ｓ２：誘電体材料を、前記基板全面を被覆するように前記金属層に塗布するステップと、
Ｓ３：前記誘電体材料に対して露光、現像および硬化を行って隔壁を形成するステップと、
Ｓ４：フラックスを前記金属層に塗布するステップと、
Ｓ５：前記金属層に複数の半田ボールを植え付けるステップと、を含む。
好ましい実施形態では、前記隔壁は隣接する半田ボール間のそれぞれに配置される。
図３は本発明の第２の実施例のボール植え付け構造の概略図である。
図３を参照すると、本発明の第２の実施例で提供されるボール植え付け構造２００は、ボール植え付け構造２００中の隔壁２０６はパッシベーション層２０２上方の誘電体層２０７に形成されるという点でボール植え付け構造１００と異なる。
具体的には、ボール植え付け構造２００は、順次積み重ねられた基板２０１、導電層２１０、パッシベーション層２０２およびシード層２０３を含む。半田ボール２０５は金属層２０４を介してシード層２０３に電気的に接続されている。ボール植え付け構造２００は、パッシベーション層２０２上に設けられた誘電体層２０７をさらに含み、隔壁２０６が誘電体層２０７に配置され、誘電体層２０７から突出し、且つ隣接する半田ボール２０５間のそれぞれに配置されて半田ボール２０５間の架橋を防止する。
好ましい実施形態では、隔壁２０６の断面は台形である。
本発明の他の実施形態では、隔壁は、他の形状、例えば三角形構造、長方形構造などであり得、その内に、上部が狭く下部が広い形状が最も好ましい。下部が広いと、隔壁と保護層間の接触面積が大きくなり、両者間の安定した接触を実現し、上部が狭いと、隔壁は、半田ボールと干渉することなく、半田ボール間の架橋を防止することができる。
好ましい実施形態では、隔壁２０６は誘電体材料から形成され、前記誘電体材料は例えばポリイミド（ＰＩ）であるが、これに限定されない。本発明の他の実施例では、前記誘電体材料は、無機材料、例えば二酸化ケイ素であり得る。
本実施例では、導電層２１０はパッシベーション層２０２、誘電体層２０７で被覆され、パッシベーション層２０２、誘電体層２０７にはそれぞれ露光、現像のプロセスによって開口が形成され、導電層２１０が前記開口から露出しており、スパッタリングなどのプロセスによって前記開口にシード層２０３が形成されている。シード層２０３は導電層２１０に電気的に接続されている。電気めっきなどのプロセスによってシード層２０３に金属層２０４が形成されている。金属層２０４の材料はシード層２０３の材料と同じであっても異なっていてもよい。さらに、半田ボール２０５が金属層２０４に植え付けされている。基板２０１内の電気信号が導電層２１０、シード層２０３、金属層２０４および半田ボール２０５から導出され得る。
好ましい実施形態では、誘電体層２０７の材料は、無機材料および／または有機材料であってもよい。
図４Ａ～図４Ｈは図３のボール植え付け構造の形成過程の概略図である。図４Ａ～図４Ｈでは、図２Ａ～図２Ｅと同様の符号は類似の機能を有するため、説明が繰り返さない。
まず、図４Ａおよび図４Ｂを参照する。基板２０１を提供し、基板２０１に順次導電層２１０およびパッシベーション層２０２を形成する。パッシベーション層２０２に保護材料２０７１を塗布し、保護材料２０７１に対して露光および現像を行って開口を形成し、導電層２１０を前記開口から露出させ、硬化プロセスを通して誘電体層２０７を形成する。ここで、前記露光、現像プロセスでは、第２のマスク（ｍａｓｋ）４０の複数の第２の露光穴４１を通して保護材料２０７１の特定領域に対して露光し現像して前記開口を形成する。前記保護材料２０７１の特定領域は、基板２０１上の導電層２１０の位置に対応する。
図４Ｃおよび図４Ｄを参照する。誘電体材料２０６１を誘電体層２０７に塗布し、誘電体材料２０６１に対して露光および現像を行って、硬化プロセスによって隔壁２０６を形成する。前記露光、現像プロセスでは、第１のマスク１０上の複数の第１の露光穴１１を通して誘電体材料２０６１の特定領域に対して露光、現像、および硬化を行って隔壁２０６を形成する。前記誘電体材料２０６１の特定領域は、例えば誘電体材料２０６１下の導電層２１０が設けられていない領域に対応する。本実施例では、隔壁２０６は誘電体層２０７から突出する。
図４Ｅを参照する。電気めっきにより誘電体層２０７の開口にシード層２０３を形成する。シード層２０３は金属層２０４に電気的に接続される。次にシード層２０３に金属層２０４を形成する。
図４Ｆを参照する。金属層２０４にまずフラックス２０８を塗布して、半田ボール２０５を固定する。フラックス２０８を塗布するとき、第１のスクリーン２０を通して塗布する。第１のスクリーン２０には金属層２０４に対応して複数の第１の開口部２１が設けられており、フラックス２０８を第１の開口部２１から対応する金属層２０４に塗布する。好ましくは、フラックス２０８を金属層２０４の上面に塗布するために、第１の開口部２１のサイズは金属層２０４のサイズ以下である。
図４Ｇを参照する。フラックス２０８に半田ボール２０５を植え付ける。半田ボール２０５を植え付けるときに、第２のスクリーン３０を通して半田ボール２０５を植え付ける。第２のスクリーン３０には金属層２０４に対応して複数の第２の開口部３１が設けられており、複数の半田ボール２０５を第２の開口部３１からフラックス２０８に植え付ける。本実施例では、隣接する半田ボール２０５間のそれぞれに隔壁２０６が配置されている。
図４Ｈを参照する。半田ボール２０５を植え付けた後、半田ボール２０５とフラックス２０８間の接続を促進するために第２のスクリーン３０を除去して、半田ボール２０５と金属層２０４が安定的かつ電気的に接続されるように、ある設定温度（例えば設定温度は２２０℃である)でリフロー作業を実行する。リフロー作業のとき、半田ボール２０５は設定温度で液化され、液化されたフラックス２０８が半田ボール２０５を移動させるが、隣接する半田ボール２０５間に隔壁２０６が配置されているため、隔壁２０６の隔離作用により、隣接する半田ボール２０５には自身の液化およびフラックス２０８の流れによる「架橋」現象が生じない。
なお、本発明の他の実施形態では、隔壁はシード層と金属層が形成された後に形成されてもよい。つまり、基板に順次導電層、パッシベーション層、誘電体層、シード層および金属層を形成した後、金属層に誘電体材料、例えばポリイミドを塗布し、誘電体材料に対して露光、現像および硬化を行って隔壁を形成し、最後に、第１のスクリーンを使用してフラックスを金属層に塗布し、第２のスクリーンを使用して半田ボールをフラックスに植え付け、リフロー作業によって半田ボールを金属層にしっかりと接続させる。
好ましい実施形態では、パッシベーション層２０２、誘電体層２０７および隔壁２０６の材料はそれぞれ同じであっても異なっていてもよい。
好ましい実施形態では、基板２０１はチップ構造である。
図６は本発明の第２の実施例のボール植え付け構造２００の製造プロセスのフローチャートである。
図６を参照すると、前記製造プロセス４００は、
Ｓ１：基板を提供し、前記基板に誘電体層および金属層を形成するステップと、
Ｓ２：誘電体材料を、前記基板全面を被覆するように前記金属層に塗布するステップと、
Ｓ３：前記誘電体材料に対して露光、現像および硬化を行って隔壁を形成するステップと、
Ｓ４：フラックスを前記金属層に塗布するステップと、
Ｓ５：前記金属層に複数の半田ボールを植え付けるステップと、を含む。
好ましい実施形態では、前記隔壁は隣接する半田ボール間のそれぞれに配置される。
以上のように、本発明によって提供されるボール植え付け構造および製造プロセスは、隣接する半田ボール間のそれぞれに隔壁を形成することで、半田ボール植え付けのとき、フラックスの流れおよび半田ボールの液化による半田ボール間の架橋問題を回避し、ボール植え付けプロセスの品質およびパッケージプロセスの完成品の歩留まりを向上させることができる。同じチップサイズの条件下で、半田スポットを増やし、より小さなピッチ（ボール植え付けピッチ<４０μｍ)でボールを植え付け、または、チップの半田スポットが同じである条件下で、ボール植え付けのピッチが短縮され、チップパッケージサイズを小さくすることができる。
以上、本発明の実行可能な実施形態を具体的かつ詳細に説明したが、本発明の保護範囲はそれらに限定されるものではなく、本発明の趣旨を逸脱しない限りなされた等価の実施形態または変更は、すべて本発明の保護範囲に含まれるべきである。

Claims (10)

  1. 順次積み重ねられた基板、導電層、パッシベーション層、シード層、および金属層を含み、複数の半田ボールがそれぞれ前記金属層に植え付けられたボール植え付け構造であって、
    隣接する半田ボール間のそれぞれに、前記半田ボール間の架橋を防止するための隔壁が配置されている、ことを特徴とするボール植え付け構造。
  2. 前記隔壁が前記パッシベーション層に配置され、前記パッシベーション層から突出している、ことを特徴とする請求項１に記載のボール植え付け構造。
  3. 前記パッシベーション層に設けられた誘電体層をさらに含み、前記隔壁が前記誘電体層に配置され、前記誘電体層から突出する、ことを特徴とする請求項１に記載のボール植え付け構造。
  4. 前記隔壁は誘電体材料によって形成される隔壁である、ことを特徴とする請求項１に記載のボール植え付け構造。
  5. 前記誘電体材料はポリイミドである、ことを特徴とする請求項４に記載のボール植え付け構造。
  6. ボール植え付け間の前記隔壁の断面は台形構造、三角形構造または長方形構造である、ことを特徴とする請求項１に記載のボール植え付け構造。
  7. ボール植え付け間の前記隔壁の断面は上部が狭く下部が広い構造である、ことを特徴とする請求項１に記載のボール植え付け構造。
  8. 前記基板はチップ構造である、ことを特徴とする請求項１に記載のボール植え付け構造。
  9. Ｓ１：基板を提供し、前記基板に順次シード層および金属層を形成するステップと、
    Ｓ２：誘電体材料を、前記基板全面を被覆するように前記金属層に塗布するステップと、
    Ｓ３：前記誘電体材料に対して露光、現像および硬化を行って隔壁を形成するステップと、
    Ｓ４：フラックスを前記金属層に塗布するステップと、
    Ｓ５：前記金属層に複数の半田ボールを植え付けるステップと、を含み、
    前記隔壁を隣接する前記半田ボール間のそれぞれに配置する、ことを特徴とするボール植え付け構造の製造プロセス。
  10. Ｓ１：基板を提供し、前記基板に誘電体層、金属層を形成するステップと、
    Ｓ２：誘電体材料を、前記基板全面を被覆するように前記金属層に塗布するステップと、
    Ｓ３：前記誘電体材料に対して露光、現像および硬化を行って隔壁を形成するステップと、
    Ｓ４：フラックスを前記金属層に塗布するステップと、
    Ｓ５：前記金属層に複数の半田ボールを植え付けるステップと、を含み、
    前記隔壁を隣接する前記半田ボール間のそれぞれに配置する、ことを特徴とするボール植え付け構造の製造プロセス。
JP2021574880A 2020-03-13 2020-10-21 ボール植え付け構造および製造プロセス Pending JP2022537295A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010175541.3 2020-03-13
CN202010175541.3A CN111341746A (zh) 2020-03-13 2020-03-13 植球结构及制备工艺
PCT/CN2020/122448 WO2021179612A1 (zh) 2020-03-13 2020-10-21 植球结构及制备工艺

Publications (1)

Publication Number Publication Date
JP2022537295A true JP2022537295A (ja) 2022-08-25

Family

ID=71182350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021574880A Pending JP2022537295A (ja) 2020-03-13 2020-10-21 ボール植え付け構造および製造プロセス

Country Status (5)

Country Link
US (1) US20220223556A1 (ja)
JP (1) JP2022537295A (ja)
KR (1) KR20220007674A (ja)
CN (1) CN111341746A (ja)
WO (1) WO2021179612A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341746A (zh) * 2020-03-13 2020-06-26 颀中科技（苏州）有限公司 植球结构及制备工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124099A (ja) * 2007-10-24 2009-06-04 Panasonic Corp 半導体チップの電極構造
JP2009200270A (ja) * 2008-02-22 2009-09-03 Panasonic Corp 半導体装置および半導体装置の製造方法
JP2010114140A (ja) * 2008-11-04 2010-05-20 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2016213222A (ja) * 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200416987A (en) * 2003-02-25 2004-09-01 Siliconware Precision Industries Co Ltd Controlling adjacent solder pads bridge of BGA IC components
JP4669703B2 (ja) * 2005-01-19 2011-04-13 イビデン株式会社 プリント配線板及びその製法
JP2008147458A (ja) * 2006-12-11 2008-06-26 Nec Electronics Corp プリント配線板およびその製造方法
CN101373718A (zh) * 2007-08-24 2009-02-25 南亚电路板股份有限公司 一种封装基板的植球方法
CN101635290B (zh) * 2008-07-22 2012-05-30 瀚宇彩晶股份有限公司 金属凸块结构及其应用于封装结构
JP2011142185A (ja) * 2010-01-06 2011-07-21 Renesas Electronics Corp 半導体装置
CN102496604A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 高可靠芯片级封装结构
CN102446780A (zh) * 2011-12-19 2012-05-09 南通富士通微电子股份有限公司 一种圆片级封装方法
CN102931109B (zh) * 2012-11-08 2015-06-03 南通富士通微电子股份有限公司 半导体器件的形成方法
CN108305839A (zh) * 2017-01-12 2018-07-20 中芯国际集成电路制造(上海)有限公司 植球工艺和封装工艺
CN111341746A (zh) * 2020-03-13 2020-06-26 颀中科技（苏州）有限公司 植球结构及制备工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124099A (ja) * 2007-10-24 2009-06-04 Panasonic Corp 半導体チップの電極構造
JP2009200270A (ja) * 2008-02-22 2009-09-03 Panasonic Corp 半導体装置および半導体装置の製造方法
JP2010114140A (ja) * 2008-11-04 2010-05-20 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2016213222A (ja) * 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20220223556A1 (en) 2022-07-14
KR20220007674A (ko) 2022-01-18
CN111341746A (zh) 2020-06-26
WO2021179612A1 (zh) 2021-09-16

Similar Documents

Publication Publication Date Title
US11637070B2 (en) Method of fabricating a semiconductor package
US7087991B2 (en) Integrated circuit package and method of manufacture
CN104471680B (zh) 垫上柱体互连结构、半导体裸片、裸片组合件及相关方法
US7948085B2 (en) Circuit board structure
US8847369B2 (en) Packaging structures and methods for semiconductor devices
US7382057B2 (en) Surface structure of flip chip substrate
KR20080053241A (ko) 멀티―칩 패키지 구조 및 그 제조 방법
KR100212607B1 (ko) 반도체 칩 팩키지
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
TWI247371B (en) Semiconductor package and method for manufacturing the same
US20170053884A1 (en) Structure and layout of ball grid array packages
JP2014096547A (ja) 半導体装置及びその製造方法
JP2022537295A (ja) ボール植え付け構造および製造プロセス
US20230369193A1 (en) Package Substrate Insulation Opening Design
US6707145B2 (en) Efficient multiple power and ground distribution of SMT IC packages
US20230163082A1 (en) Electronic package and manufacturing method thereof
KR20080011617A (ko) 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조 방법
US11682612B2 (en) Package structure and manufacturing method thereof
KR101760193B1 (ko) 반도체 패키지 제조용 기판 및 이의 제조 방법
US10256203B2 (en) Semiconductor device and semiconductor package
TWI400783B (zh) 封裝結構及其製作方法
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
TWI776678B (zh) 半導體封裝件及其製造方法
US20230154865A1 (en) Electronic package and manufacturing method thereof
TWM511729U (zh) 線路板結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230822