JP2022513010A - ウェハ上の欠陥、金属粒子汚染及び膜成長を抑制するシステム及び方法 - Google Patents

ウェハ上の欠陥、金属粒子汚染及び膜成長を抑制するシステム及び方法 Download PDF

Info

Publication number
JP2022513010A
JP2022513010A JP2021525737A JP2021525737A JP2022513010A JP 2022513010 A JP2022513010 A JP 2022513010A JP 2021525737 A JP2021525737 A JP 2021525737A JP 2021525737 A JP2021525737 A JP 2021525737A JP 2022513010 A JP2022513010 A JP 2022513010A
Authority
JP
Japan
Prior art keywords
self
assembled monolayer
substrate
area
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021525737A
Other languages
English (en)
Other versions
JP7164777B2 (ja
Inventor
レムリー，コリー
ファレル，リチャード
カン，ホヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2022513010A publication Critical patent/JP2022513010A/ja
Application granted granted Critical
Publication of JP7164777B2 publication Critical patent/JP7164777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/047—Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

基板を処理する方法が提供される。金属含有膜を含む特定の膜は、半導体ウェハ上に堆積された場合、欠陥及び汚染を引き起こし得る。本明細書の方法は、金属粒子及び金属含有材料の付着を選択的にブロックすることにより、金属汚染を制限する。方法は、基板を受け取るステップを含む。基板は、表側面と、裏側面と、側端面とを有する。この方法はまた、表側面、裏側面及び側端面を自己組織化単分子膜でコーティングするステップと、関心対象エリアを化学線に曝露させるステップとを含む。化学線は、中央領域内において、自己組織化単分子膜内での脱保護反応を引き起こす。この方法は、自己組織化単分子膜を、関心対象エリアから、自己組織化単分子膜が基板の残りの表面に残っている一方で除去し、それにより金属粒子及び膜の付着をブロックするステップも含む。

Description

関連出願の相互参照
本出願は、２０１８年１１月１３日に出願された米国仮特許出願第６２／７６０，５８９号明細書からの優先権の利益を主張するものであり、この仮特許出願の内容全体が参照により本明細書に組み込まれる。
本開示は、半導体ウェハの微細加工に関する。
シリコンウェハが処理されて、集積回路及び他の半導体デバイスが製造される。半導体製造には、堆積、成長、パターン形成、除去及びウェハの洗浄の多くの異なる工程が含まれる。様々な異なる材料は、他の材料が残っている一方で追加及び除去又は部分的に除去される。様々なプロセス制御が欠陥及び汚染の防止を試みている。
一態様では、本開示は、基板の処理方法に関する。この方法は、基板を受け取るステップであって、基板は、表側面と、裏側面と、側端面とを有する、ステップと、表側面、裏側面及び側端面を自己組織化単分子膜でコーティングするステップと、関心対象エリアを化学線に曝露させるステップであって、化学線は、中央領域内において、自己組織化単分子膜内での脱保護反応を引き起こす、ステップと、自己組織化単分子膜を、関心対象エリアから、自己組織化単分子膜が基板の残りの表面に残っている一方で除去するステップとを含む。
一態様では、基板を処理する方法は、基板を受け取るステップであって、基板は、表側面と、裏側面と、側端面とを有する、ステップと、表側面のターゲット領域を犠牲膜でコーティングするステップであって、犠牲膜は、特定の材料がターゲット領域に付着することを阻止する表面を有する、ステップと、表側面、裏側面及び側端面を自己組織化単分子膜でコーティングするステップであって、自己組織化単分子膜は、犠牲膜に付置（adhere）せず、自己組織化単分子膜は、疎水性である、ステップと、表側面のターゲット領域から犠牲膜を除去するステップとを含む。
一態様では、基板を処理する方法は、基板を受け取るステップであって、基板は、表側面と、裏側面と、側端面とを有する、ステップと、表側面のターゲット領域を犠牲膜でコーティングするステップと、表側面、裏側面及び側端面を自己組織化単分子膜でコーティングするステップであって、自己組織化単分子膜は、疎水性である、ステップと、表側面のターゲット領域から犠牲膜を除去するステップであって、犠牲膜に付着された自己組織化単分子膜も除去し、ターゲット領域が自己組織化単分子膜から解放されることをもたらす、ステップとを含む。
この概要の項は、本開示又は特許請求の範囲に記載される本発明の全ての実施形態及び／又は段階的に新規な態様を明記するものではないことに留意されたい。代わりに、この概要は、異なる実施形態及び従来技術に対する新規性に関する対応点についての予備的な考察のみを提供する。本発明及び実施形態の更なる詳細及び／又は可能な観点について、読者は、以下で更に議論されるような本開示の詳細な説明のセクション及び対応する図面を参照されたい。
１つの例による基板の概略側面図である。 １つの例による基板の概略上面図である。 １つの例によるプロセスフローを示す概略図である。 １つの例による自己組織化単分子膜（ＳＡＭ）抑制プロセスフローを示す概略図である。 １つの例による、基板上の欠陥、金属粒子汚染及び膜成長を抑制する方法のフローチャートである。 １つの例による、ＳＡＭを除去する一例示的方法を示す概略図である。 １つの例による、ＳＡＭを除去する別の例示的方法を示す概略図である。 １つの例による、ＳＡＭを除去する別の例示的方法を示す概略図である。 １つの例による、ＳＡＭ材料の一例示的構造を示す概略図である。 １つの例による、炭化水素鎖ＳＡＭ層を示す概略図である。 １つの例による、フッ素化鎖ＳＡＭ層を示す概略図である。
ここで、図面を参照しながら（幾つかの図面全体にわたり、類似の参照符号は、同じであるか又は対応する要素を示す）、以下の説明は、自己組織化単分子膜コーティングを使用することによって汚染を防止するためのシステム及び関連する方法に関する。但し、本明細書で説明される技法は、金属含有材料の使用を可能にする一方、これらの材料に由来する汚染、欠陥及び望ましくない膜成長を防止するコーティングプロセスを提供する。技法は、自己組織化単分子膜（ＳＡＭ）をブロック層として選択的に塗布及び除去することを含む。技法は、ＳＡＭ堆積及びＳＡＭ除去の量を制御することを含み得る。
半導体ウェハ上の金属汚染は、金属を含む高度な光パターン形成可能材料及びエッチストップ層を塗布する場合に特有の課題である。これらの金属含有材料は、ウェハ上に高度なパターンを作成するのに役立つだけでなく、３次元ロジック、極端紫外線リソグラフィ（ＥＵＶ）及び光リソグラフィ内の他の高度なパターン形成スキームを可能にする。しかしながら、金属含有材料の使用は、汚染の可能性があるために困難である。
アディティブ方法及びサブトラクティブ方法の両方により、金属粒子及び金属含有光材料（例えば、フォトレジスト、底面反射防止コーティング（ＢＡＲＣ）、金属ハードマスク（ＭＨＭ）含有材料）の付着を選択的にブロックすることにより、金属汚染を制限する単一及び複数のモジュール手法がある。このプロセスへの付加的な効果は、製造に現在利用可能な従来の材料を用いて、ウェハ端部及び裏側面の欠陥の状態を改善するためのより清浄な端部プロセスを提供しようとするものである。
端部及び裏側面の欠陥の状態を制御する従来の技法は、材料の蓄積を防ぐのにはあまり効果的でない。例えば、犠牲層を作成する端部コートは、ウェハ上に欠陥を残す場合がある。更に、効果の低いスピンオン材料コーティングは、コーティング性能を損ない得る端部コートバリアをもたらす場合がある。
図１Ａは、１つの例による基板１００の概略側面図である。基板１００は、表側面１０２（すなわち作業面）と、裏側面１０４と、側端面１０６とを含み得る。１つの例では、基板１００は、円盤状であり、比較的薄い。基板１００の上面図を図１Ｂに示す。表側面１０２の端部領域１０８は、表側面の周囲から表側面の中心点に向かって所定の距離だけ延びる環状領域である。所定の距離は、１ｍｍ～５ｍｍの範囲であり得る。この環状領域、すなわち第１の環状領域は、基板の周囲に直接隣接し得る。第１の環状領域は、基板の周囲に近接する第１の外周と、基板の周囲から離れた第１の内周とを有する。１つの例では、端部領域１０８は、実際のデバイスが構築されない領域に対応する。
したがって、本明細書の技法は、半導体基板（ウェハ）の選択された部分上に保護膜を形成する方法を含む。一実施形態では、特定のＳＡＭが基板上にコーティングされる。この基板は、本明細書において既述のように、表側面（作業面）と、裏側面と、側端面とを含み得る。典型的には、そのような基板は、円盤状であり、比較的薄い。基板上に初期ＳＡＭコーティングが形成される。この初期ＳＡＭコーティングは、全ての表面、すなわち表側面、裏側面及び側面を覆い得る。そのようなモノマーコーティングは、例えば、蒸着又は他の堆積技法を用いて塗布され得る。非限定的な条件として、堆積条件は、真空チャンバ又は大気チャンバ内で周囲温度～摂氏３００度であり得る。堆積条件は、塗布されるコーティング及び意図される塗布のタイプに応じて、この範囲から外れて調節され得る。ハロゲンとの反応でＨＣｌ（塩酸）が形成され得る一方、ＯＨ（ヒドロキシル基）との反応で水が形成され得る。シリコンが最後にＳｉＯになると、付着していた水分により、ＳｉＯＨの安定した面が生成され得る。ＳＡＭの初期堆積後、基板を水洗いすることにより、結合していないポリマー材料又はモノマー材料が全て除去され得る。
基板が完全にコーティングされると、特定のターゲットエリアに光が投射される。例えば、典型的な基板は、円形且つ平らな作業面（表側面）を有し得る。投射ターゲットエリアは、径が作業面の外径より小さい円であることにより、作業面上において、化学線に曝露されない外側リングを残し得る。曝露は、マスクベース又はマスクなしの投射システムにより実行され得る。その後、ＳＡＭ膜は、選択されたＳＡＭの組成に応じて、溶剤又は基剤により成長し得る。代わりに、分子の一部は、光を用いて***され、大気下又は低圧下で小分子として残り得る。したがって、化学線曝露は、ＳＡＭ分子の部分光酸化につながり得、これは、極性溶剤で洗い流され得る。
化学線に曝露されなかったエリアは、ＳＡＭを完全な状態で且つ基板に付着した状態で保持し得る。これらのエリアは、裏側面と、側面と、表側面の周辺端部とを含み得る。したがって、これらのエリアは、疎水性のままである。ＳＡＭで覆われていない基板の部分は、したがって、基板面固有の物理特性に応じて親水性であり得る。その結果、基板は、作業面上の関心対象のアクティブエリアを除いて保護される。基板の残りの表面は、原子層堆積（ＡＬＤ）及び化学蒸着（ＣＶＤ）、溶剤湿潤、脱イオン水（ＤＩＷ）湿潤並びにポリマー付着から保護され得る。この抑制プロセスに対して（例えば、オゾン又は酸素プラズマを使用しないことにより）初期ＡＬＤ成長が最適化され得る。
基板の表側面のまさに端部の場所に超疎水性の表面が残るが、この残っている層は、欠陥発生のリスクがある材料（金属含有材料又は他の汚染物質）の処理後、下流の処理に備えて除去され得る。化学分解されたエリアが存在する表面は、疎水性又は親水性に改質されることにより、既存の蒸気プライミング処理又は表面不動態化層の代わりに、付着を強化する直接コーティングに対応し得る。表面化学反応は、「クリック化学」反応を活用して生成され得る。
図２は、１つの例によるプロセスフローを示す概略図である。ステップ２００では、モノマーコーティングは、真空下又は大気下で室温～３００℃の温度において蒸着により塗布され得る。基板１００は、基板１００の表側面１０２、基板１００の裏側面１０４及び基板１００の側端面に初期自己組織化単分子膜（ＳＡＭ）コーティングを有する。ＳＡＭの蒸着後に基板１００を水洗いすることにより、結合していないポリマーが全て除去され得る。ステップ２０２は、特定のターゲットエリアが光に曝露された後の基板１００を示す。次に、当業者であれば理解されるように、膜は、溶剤又は基剤中で成長し得る。これにより、ＳＡＭ分子の部分光酸化が起こる。ステップ２０４は、基板１００が水洗いされて、極性溶剤が全て洗い流された後の基板を示す。ステップ２０６では、基板１００は、２つの領域：第１の領域２０８及び第２の領域２１０を有する。第１の領域２０８は、コーティングが強化されている。第１の領域２０８（すなわち曝露された領域）では、ポリマー鎖のほとんどが除去されており、残っている成分は、親水性である。第２の領域２１０では、ブロッキング材料タイプであるために、コーティングも堆積も行われ得ない。ＳＡＭ付着の結果として、ＳＡＭが手付かずのエリアでは、アルカン鎖が第２の領域２１０において外に延びている。第２の領域２１０は、疎水性である。ＡＬＤ／ＣＶＤ堆積、溶剤湿潤、ＤＩＷ湿潤及びポリマー付着は、第２の領域２１０（すなわち曝露されていない領域）で抑制されている。
図３は、１つの例によるＳＡＭ抑制プロセスフローを示す概略図である。曝露量は、制御ノブ等で制御され得る。曝露量を制御することによってＳＡＭ損失が調整され、これは、制御可能な核生成の抑制又はフッティングの強化と相互に関連付けられる。ステップ３０２～３１０に示すように、線量が増えるにつれて、より多くのＳＡＭが抑制され、より多くの原子層堆積（ＡＬＤ）分子が基板１００の表面に形成される。
量子効率が低下し得るが、これにより、ＳＡＭの制御された除去を可能にする線形処理窓が得られる。高い線量／スループットは、堆積ツールに適合し得る。モノマー組成に応じて、ある範囲の波長のいずれも選択され得る。１つの例では、波長は、１７０～４００ｎｍの範囲であり得る。
図４は、１つの例による、基板上の欠陥、金属粒子汚染及び膜成長を抑制する方法４００のフローチャートである。ステップ４０２では、基板１００の全面に感光性分子が蒸着によって付着されて、超撥水面が作成される。例えば、特定のＳＡＭは、液体の付着を防ぐ乾燥面を有するように作成され得る。このような表面は、疎水性であると言える。具体的には、そのような表面は、水をはじくか、又は水及び何らかの溶剤を含む特定の他の液体の付着を防ぐ範囲における表面接触角を有し得る。
ステップ４０４では、指定されたエネルギの光が関心対象エリア又はターゲットエリアに照射されて、その関心対象エリア又はターゲットエリアの表面から分子が解放される。対応する分子は、投射光と相互作用すると直ちに分解する。
ステップ４０６では、関心対象エリアは、後に詳述するように更に処理される。例えば、光化学物質又は膜（例えば、フォトレジスト、ＢＡＲＣ、有機平坦化層（ＯＰＬ）、金属含有膜、酸化物、窒化物）は、分子が除去された面又は破砕された光化学物質若しくは膜に塗布され得る。分子が除去されていない場所では、膜及びコーティングがはじかれ、付着しない。
図５は、本プロセスの様々なステップにおける基板１００の表側面及び裏側面を示す。５０２は、シリコン基板の表側面を示し、５０４は、シリコン基板の裏側面を示す。一実施形態では、発色団を含むテフロン状ＳＡＭ（自己組織化単分子膜）が蒸着プロセスによって高密度で塗布され、このプロセスによって基板又はウェハの全面への付着が可能になる。５０６及び５０８は、それぞれＳＡＭ堆積後の基板１００の表側面及び裏側面を示す。ウェハの表側面は、金属及び欠陥から保護されなければならない周辺端部を除いて、本明細書で後述のように化学線に曝露され得る。５１０及び５１２は、曝露後の基板の表側面及び裏側面を示す。ＳＡＭ層を放射線に曝露することにより、発色団に付着していた分子の一部が表面への付着から解放され、真空下で除去されるか、又は揮発により除去されることが可能になる。その後の金属含有材料のコーティングは、ウェハ端部に付着しない。スピンキャスト金属含有材料の場合、残留液滴の除去速度は、従来の半導体溶剤又は強力な酸及び基材により、ウェハ表面を損傷せずに高まる可能性がある。原子層堆積（ＡＬＤ）によって堆積した金属膜、窒化物及び酸化物等の場合、表面が不動態化されて、ＡＬＤタイプの反応に必要な表面の化学的性質がその場所で発生しない。概略図の５１４及び５１６は、下流処理後の基板１００の表側面及び裏側面を示す。
別の実施形態では、光投射ハードウェアを使用して、基板（又はウェハ）上の関心対象エリア（例えば、基板の中央領域）に光子線量が送達されて、自己組織化単分子膜が光分解される。選択可能な材料の一例として、３６５ｎｍ発色団ニトロベンジル基がある。別の例では、選択された２６６ｎｍ発色団がウェハ表面においてＳｉ－Ｏ－Ｓｉ結合を有する。ブロッキング（疎水性）ＳＡＭが基板全体に蒸着され、その後、ウェハの表側面から中央部分が除去され、ウェハの端部部分の周囲にリングが残る。その後、ウェハの保護されている上端部及び底部において下流処理が実行され得る。
その後の金属含有材料のコーティングは、ウェハ端部に付着しない。これは、その材料が曝露されていない場所（例えば、基板の端部）にあり、改質されていないためである。スピンキャスト金属含有材料の場合、残留液滴は、従来の半導体溶剤で容易に洗い流される。金属含有膜の場合、表面が不動態化されて、曝露されていない領域では、ＡＬＤタイプの反応に必要な表面の化学的性質が発生しない。
別の実施形態では、本明細書に記載の技法は、光投射ハードウェアを使用して、関心対象エリアに光子線量を送達して、関心対象エリア（例えば、基板の中央領域）にある分子全体を脱離させる。図６は、その技法を示す概略図である。６０２及び６０４は、シリコン基板の表側面及び裏側面を示す。６０６及び６０８は、ブロッキングＳＡＭ層が蒸着された表側面及び裏側面を示す。６１０は、２６６ｎｍの光に曝露された関心対象エリア又はターゲットエリアを示す。６１２は、２６６ｎｍの光に曝露されていない基板の裏側面を示す。その後の金属含有材料のコーティングは、ウェハ端部に付着しない。これは、６１４及び６１６に示すように、その材料が、曝露されていない場所から脱離していないためである。スピンキャスト金属含有材料の場合、残留液滴は、従来の半導体溶剤で容易に洗い流されるが、金属含有膜の場合、表面が不動態化されて、曝露されていない領域では、ＡＬＤタイプの反応に必要な表面の化学的性質が発生しない。
別の実施形態では、本明細書に記載の技法は、材料の犠牲層（例えば、非架橋フォトレジスト、ＢＡＲＣ又は薄膜ポリマー）を使用して、ウェハの中央部分を最大で端部エリアまでブロックする。この方法では、最初に犠牲ポリマー層を選択的に堆積又は形成してから、ウェハにブロッキングＳＡＭをコーティングする。図３を参照すると、基板のデバイス領域に犠牲ポリマー層が形成されている。このデバイス領域は、半導体デバイスが形成される場合、ウェハの作業面であり得る。基本的には、基板の表側面の径より若干小さい円形エリアである。犠牲ポリマー層の径は、基板の表側面の径より数ミリメートル～数センチメートル小さいことができる。犠牲ポリマー層は、本質的には、疎水性ＳＡＭがそのエリアにコーティングされることを防ぐように機能する。
ブロッキングＳＡＭの蒸着堆積が実行されると、犠牲ポリマーを含む領域を除いて基板の全ての面にモノマーコーティングが塗布される。ＳＡＭは、本質的には、裏側面、側端面及び表側面の外側リングにコーティングされる。その後、犠牲ポリマー層が除去されて、実際のデバイスが形成されるエリアを除いて、基板のＳＡＭ保護エリアが残り得る。
図７は、以下に述べる技法の各ステップを示す概略図である。７０２及び７０４は、それぞれシリコン基板の表側面及び裏側面を示す。７０６及び７０８は、基板上に犠牲ポリマー層が堆積又は形成された後の基板の表側面及び裏側面を示す。図７（７０６）に示すように、ターゲットエリアのみが犠牲ポリマー層で覆われる。残りのブロッキングされていない端面（１４５ｎｍ超、チップ製造元によって異なる）は、コーティング付着及び／又は膜形成を防ぐためにテフロン状光応答性ＳＡＭにより処理される。７１０及び７１２は、ＳＡＭによる処理後の基板の表側面及び裏側面を示す。ウェハ中央部分の犠牲ポリマーは、その後、溶剤湿潤ストリップで除去されて、コーティング抵抗性が残る。７１４は、犠牲ポリマー層が除去された後の基板の表側面を示す。作業面のまさに端部の部分にあるＳＡＭ面である。７１８に示すように、その後の金属含有材料のコーティングは、ウェハ端部に付着しない。更に、７１６及び７２０に示すように、その後のコーティングは、基板の裏側面に付着しない。スピンキャスト金属含有材料の場合、残留液滴は、従来の半導体溶剤で容易に洗い流され得る。金属含有膜の場合、表面が不動態化されて、その場所では、ＡＬＤタイプの反応に必要な表面の化学的性質が発生しない。
発色団の選択的な除去又は改質後、その後の処理に関して幾つかの選択肢が利用可能である。一実施形態は、分子（ＳＡＭ）の付着しない部分を除去し、その後、残りの材料を、ヘキサメチルジシラザン（ＨＭＤＳ）の化学的性質の代わりの付着促進剤として使用することを含む。所与の付着しないクリック分子を別のターミネーションで置き換えることにより、デベロッパフロアリリースが改善されるように表面接触角を修正することが可能である。曝露されたエリアでシリコン面にある分子全体が除去可能である。高度に選択的な化学的性質（Ｓｉ含有の化学的性質、金属酸化物、ＴＥＯＳ状（オルトケイ酸テトラエチル））は、エッチングハードマスクとして作用するように変更可能である。更に、コーティングブロッキング部分の除去後、分子のウェハ吸着部分は、高温塗布の場合に３６５ｎｍで架橋可能であり得る。
本明細書の技法の実行に様々な材料が使用され得ることに留意されたい。図８は、本明細書で使用可能な例示的材料を示す。ＳＡＭ ８００は、２相の物質間の界面に並んだ分子の組織化集合体である。例示的なＳＡＭ ８００（又は分子）の構造は、頭部８０２（又は頭部基）と、解離性基８０４と、尾部８０６（又は尾部基又は抑制剤）とを有し得る。頭部８０２は、界面に向けられ、尾部８０６は、界面から離れて向けられる。
頭部８０２は、トリクロロ－モノ－ヒドロキシ－ジチオランを含む任意の適切な化学物質であり得る。解離性基８０４は、ニトロベンジル系、カルボニル系又はベンジル系であり得る。解離性基８０４は、波長に基づいて選択され得る。
尾部８０６は、比較的長い不活性直鎖炭化水素部分であり得る。尾部８０６は、界面から離れて向けられた、完全に又は部分的にフッ素化された炭化水素鎖を含む。尾部８０６は、炭素２～３０個分の長さのアルカンを含み得る。尾部８０６は、追加の分岐を含み得、異なる形状を有し得る。
堆積されたＳＡＭ前駆体分子の長さは、用途ごとに様々であり得、基板上の網状固体の厚さ（高さ）を規定又は制御することが可能である。一部の用途では、０．５～１．５ｎｍの厚さが好ましい。
図９は、本明細書で使用され得る例示的な分子を更に示す。分子９０２、９０４は、炭化水素鎖である。分子９０２は、２－ニトロベンジル，３－（１１－メルカプトウンデカノエート），５ウンデカンの構造を示す。分子９０４は、２－ニトロベンジル－（１１－トリクロロシリル）－ウンデカノエートである。
図１０は、本明細書で使用され得る例示的な分子を更に示す。分子１００２、１００４は、フッ素化鎖の例を示す。具体的には、分子１００２は、２－ニトロベンジル，３－（１１－フルオロメルカプトウンデカノエート），５ウンデカンである。分子１００４は、２－ニトロベンジル－（１１－トリクロロシリル）－フルオロウンデカノエートである。
１つの例では、２－ニトロベンジル１１－（トリクロロシリル）ウンデカノエートは、下記のように合成され得る。反応は、暗条件下で実施されることが好ましい。例えば、アルミホイルを使用して、反応に光が入らないようにすることができる。
第１のステップにおいて、２．０ｇ（９．９ミリモル）のウンデカ－１０－エノイルクロリドを１．６８ｇ（１０．９ミリモル）の（２－ニトロフェニル）メタノールの溶液に添加した。（２－ニトロフェニル）メタノール溶液は、０．８８ｍｌ（１０．９ミリモル）のピリジンと４０ｍｌのジクロロメタンとの混合物にメタノールを溶解することによって得られる。完全な変化が観察されるまで、反応溶液を環境温度で４８時間撹拌した。過剰のピリジンを除去するための３×２０ｍＬの５％塩酸溶液と、２０ｍＬの飽和重炭酸ナトリウム溶液とにより、有機層を抽出し、これを硫酸ナトリウム上で乾燥させた。減圧下で溶媒を除去した後、生成物精製のためにシクロヘキサン／酢酸エチル（８：１）を用いてカラム分離を行った。２．６３ｇの白色固形物が理論収率の８３％で得られた。
第２のステップにおいて、１．０ｇ（７．４ミリモル）のトリクロロシランを、５ｍｌのジクロロメタンに溶解した１．０ｇ（３．１ミリモル）の（２－ニトロベンジルウンデカ－１０－エノアートの溶液に添加した。触媒としてヘキサクロロ白金酸を用いた。完全な変化が観察されるまで、反応溶液を環境温度で２４時間撹拌した。
例示的収率：１．３８ｇの白色の黄色がかった液体（理論収率の９７．３％）が得られた。
別の実施形態では、ハイパーブランチ炭素材料が使用され得、これらは、疎水性材料及びフッ素化材料として機能する。
別の実施形態では、二官能性光応答性発色団が使用され得る。二光子脱保護が７８０ｎｍレーザによって達成可能であり、これにより、近接場誘起パターン形成が利用できるようになる。
一実施形態は、基板を処理する方法を含む。基板（例えば、シリコンウェハ）を処理チャンバで受け取ること又は処理チャンバに移送することが可能である。基板は、表側面と、裏側面、と側端面とを有する。基板は、ベベル端部、ノッチ等を含み得る。表側面、裏側面及び側端面は、自己組織化単分子膜でコーティングされる。自己組織化単分子膜は、疎水性である（又は少なくとも疎水性である初期状態を有する）。その後の基板の処理並びに他の化学的性質及び種への曝露により、この初期表面エネルギが劣化するか、変化するか又は改質されて、（疎水性がより強いか又は弱いことができる）第２の表面エネルギになる可能性があることに留意された。自己組織化単分子膜は、フッ素化材料、ハイパーブランチ炭素含有材料又は他の疎水性材料であり得る。
表側面の中央領域が化学線に曝露される。中央領域は、表側面の表面積より小さい表面積を有する。化学線は、中央領域内において、自己組織化単分子膜との脱保護反応を引き起こす。例えば、自己組織化単分子膜は、所定の光波長に反応する発色団又は他の添加剤を含み得る。自己組織化単分子膜は、その後、表側面の中央領域から除去される一方、自己組織化単分子膜は、基板の残りの表面では残る。換言すると、ウェハ全体が疎水性膜でコーティングされ、その後、この膜は、作業面の一部分から選択的に除去され、作業面の端部に疎水性材料のリングが残る。
基板の中央領域が露出し、残りの部分が疎水性コーティングで覆われた状態で更なる処理が続行され得る。例えば、金属含有膜がスピンオン堆積によって基板上に堆積され得る。これにより、金属含有膜は、露出した中央領域に付着するが、自己組織化単分子膜でコーティングされた表面に付着しない（又は完全には付着しない）。
別の実施形態では、例えば、基板は、最初に、基板の内側領域に犠牲膜が形成され、作業面の外周部が犠牲膜で覆われずに残され得る。この犠牲膜は、任意選択で、自己組織化単分子膜の付着を阻止するか又は受け入れるように選択され得る。使用される所与の犠牲膜が自己組織化単分子膜の付着を阻止する場合、基板全体がＳＡＭでコーティングされ得、ＳＡＭは、他の表面をコーティングするが、犠牲膜に付着しない。その後、犠牲膜は、除去され得、それにより作業面の内側領域が露出する。代わりに、所与の犠牲膜が使用されて、これがＳＡＭの付着を受け入れる場合、犠牲膜を含む基板の全ての面に疎水性の自己組織化単分子膜がコーティングされる。その後、犠牲膜は、除去されるか又は基板から持ち上げられ、それにより、このプロセスでは、犠牲膜に付着された自己組織化単分子膜材料が除去される。これにより、内側領域は、犠牲膜又は自己組織化単分子膜で覆われなくなる一方、基板の残りの表面は、疎水性材料で覆われたままである。
当然のことながら、本明細書で説明されるような異なるステップの議論の順序は、明確にするために提示されている。一般に、これらのステップは、任意の好適な順序で実施され得る。加えて、本明細書における様々な特徴、技法、構成等の各々が本開示の様々な箇所で説明されている場合があるが、それらの概念の各々は、互いに独立して又は互いに組み合わされて実行され得ることが意図される。それに応じて、本発明は、多くの異なる方法で具現化及び検討することができる。
前述の説明では、処理システムの特定の形状並びにそこで使用される様々な構成要素及びプロセスの説明など、特定の詳細を説明してきた。しかしながら、本明細書における技術は、これらの特定の詳細から逸脱する他の実施形態で実施することができ、そのような詳細は、説明のためのものであり、限定のためのものではないことを理解されたい。本明細書で開示される実施形態について、添付の図面を参照して記載してきた。同様に、説明の目的で、詳細な理解を提供するために特定の数字、材料及び構成について述べてきた。しかしながら、実施形態は、そのような具体的詳細がなくても実施可能である。実質的に同じ機能的構成を有する構成要素は、同様の参照符号によって示され、したがって、冗長な説明は、省略される場合がある。
様々な実施形態の理解を支援するために、様々な技術を複数の個別の動作として説明してきた。説明の順序は、これらの動作が必ず順序に依存することを意味すると解釈されるべきではない。実際に、これらの動作は、提示した順序で実行される必要はない。説明された動作は、説明された実施形態と異なる順序で実行され得る。追加の実施形態では、様々な追加の動作を実行することができ、且つ／又は説明した動作を省略することができる。
本明細書で使用される「基板」又は「ターゲット基板」は、本発明に従って処理される物体を総称して指す。基板は、デバイス、特に半導体又は他の電子デバイスの任意の材料部分又は構造を含むことがあり、例えば半導体ウェハ、レチクルなどのベース基板構造又は薄膜などのベース基板構造上の若しくはそれに重なる層であり得る。したがって、基板は、いかなる特定のベース構造、下層又は上層、パターン付き又はパターンなしにも限定されず、むしろ任意のそのような層若しくはベース構造並びに層及び／又はベース構造の任意の組み合わせを含むことが企図されている。説明は、特定の種類の基板を参照し得るが、これは、例示のみを目的とするものである。
また、当業者であれば、本発明の同じ目的を達成しながら、上記で説明した技術の動作に対してなされる多くの変形形態が存在し得ることを理解するであろう。そのような変形形態は、本開示の範囲に包含されることが意図されている。したがって、本発明の実施形態の前述の説明は、限定することを意図したものではない。むしろ、本発明の実施形態に対する任意の限定は、以下の特許請求の範囲に提示される。

Claims (20)

  1. 基板を処理する方法であって、
    基板を受け取るステップであって、前記基板は、表側面と、裏側面と、側端面とを有する、ステップと、
    前記表側面、前記裏側面及び前記側端面を自己組織化単分子膜（ＳＡＭ）でコーティングするステップと、
    関心対象エリアを化学線に曝露させるステップであって、前記化学線は、前記関心対象エリア内において、前記自己組織化単分子膜内での脱保護反応を引き起こす、ステップと、
    前記自己組織化単分子膜を、前記関心対象エリアから、前記自己組織化単分子膜が前記基板の残りの表面に残っている一方で除去するステップと
    を含む方法。
  2. 前記自己組織化単分子膜は、フッ素化材料である、請求項１に記載の方法。
  3. 前記自己組織化単分子膜は、ハイパーブランチ炭素含有材料である、請求項１に記載の方法。
  4. 自己組織化単分子膜は、蒸着によってコーティングされる、請求項１に記載の方法。
  5. 金属含有膜をスピンオン堆積によって前記基板上に堆積させるステップであって、前記金属含有膜は、前記自己組織化単分子膜でコーティングされた表面に完全には付着しない、ステップを更に含む、請求項１に記載の方法。
  6. 前記自己組織化単分子膜は、所定の光波長に反応する発色団を含む、請求項１に記載の方法。
  7. 前記基板は、ベベル端面を更に含み得る、請求項１に記載の方法。
  8. 前記関心対象エリアは、前記表側面の内側領域であり、前記内側領域は、前記表側面の中心点から前記表側面の端部領域まで延び、前記表側面の前記端部領域は、前記表側面の外周部から前記表側面の中心点に向かって所定の距離まで延びる環状領域である、請求項１に記載の方法。
  9. 前記関心対象エリアは、前記表側面の中央領域であり、前記中央領域は、前記表側面の表面積より小さい表面積を有する、請求項１に記載の方法。
  10. 前記自己組織化単分子膜は、疎水性である初期状態を有する、請求項１に記載の方法。
  11. 前記関心対象エリアを化学線に曝露させるステップは、光子線量を前記関心対象エリアに送達するステップを含む、請求項１に記載の方法。
  12. 前記化学線の波長は、２６６ｎｍ又は３６５ｎｍである、請求項１１に記載の方法。
  13. 前記光子線量は、前記関心対象エリアにおいて前記ＳＡＭを脱離させる、請求項１１に記載の方法。
  14. 前記ＳＡＭの付着しない部分を除去するステップと、
    前記ＳＡＭの残りの部分を付着促進剤として使用するステップと
    を更に含む、請求項１に記載の方法。
  15. 基板を処理する方法であって、
    基板を受け取るステップであって、前記基板は、表側面と、裏側面と、側端面とを有する、ステップと、
    前記表側面のターゲット領域を犠牲膜でコーティングするステップであって、前記犠牲膜は、特定の材料が前記ターゲット領域に付着することを阻止する表面を有する、ステップと、
    前記表側面、前記裏側面及び前記側端面を自己組織化単分子膜でコーティングするステップであって、前記自己組織化単分子膜は、前記犠牲膜に付置せず、前記自己組織化単分子膜は、疎水性である、ステップと、
    前記表側面の前記ターゲット領域から前記犠牲膜を除去するステップと
    を含む方法。
  16. 前記ターゲット領域は、前記表側面の表面積より小さい表面積を有する中央領域である、請求項１５に記載の方法。
  17. 基板を処理する方法であって、
    基板を受け取るステップであって、前記基板は、表側面と、裏側面と、側端面とを有する、ステップと、
    前記表側面のターゲット領域を犠牲膜でコーティングするステップと、
    前記表側面、前記裏側面及び前記側端面を自己組織化単分子膜でコーティングするステップであって、前記自己組織化単分子膜は、疎水性である、ステップと、
    前記表側面の前記ターゲット領域から前記犠牲膜を除去するステップであって、前記犠牲膜に付着された前記自己組織化単分子膜も除去し、前記ターゲット領域が前記自己組織化単分子膜から解放されることをもたらす、ステップと
    を含む方法。
  18. 前記ターゲット領域は、前記表側面の表面積より小さい表面積を有する前記表側面の中央領域である、請求項１７に記載の方法。
  19. 前記自己組織化単分子膜は、蒸着によってコーティングされる、請求項１７に記載の方法。
  20. 前記自己組織化単分子膜は、フッ素化材料である、請求項１７に記載の方法。
JP2021525737A 2018-11-13 2019-11-12 ウェハ上の欠陥、金属粒子汚染及び膜成長を抑制するシステム及び方法 Active JP7164777B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862760589P 2018-11-13 2018-11-13
US62/760,589 2018-11-13
PCT/US2019/060870 WO2020102163A1 (en) 2018-11-13 2019-11-12 Systems and methods for inhibiting defectivity, metal particle contamination, and film growth on wafers

Publications (2)

Publication Number Publication Date
JP2022513010A true JP2022513010A (ja) 2022-02-07
JP7164777B2 JP7164777B2 (ja) 2022-11-02

Family

ID=70550760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021525737A Active JP7164777B2 (ja) 2018-11-13 2019-11-12 ウェハ上の欠陥、金属粒子汚染及び膜成長を抑制するシステム及び方法

Country Status (6)

Country Link
US (1) US11043378B2 (ja)
JP (1) JP7164777B2 (ja)
KR (1) KR102588984B1 (ja)
CN (1) CN112997292A (ja)
TW (1) TWI790407B (ja)
WO (1) WO2020102163A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802734A (zh) * 2020-12-30 2021-05-14 长春长光圆辰微电子技术有限公司 硅片单侧膜淀积的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283937A (ja) * 1998-03-27 1999-10-15 Sharp Corp 有機薄膜パターンの製造方法
WO2011036816A1 (ja) * 2009-09-28 2011-03-31 株式会社 東芝 パターン形成方法
JP2012507849A (ja) * 2008-11-03 2012-03-29 イエダ・リサーチ・アンド・デベロツプメント・カンパニー・リミテツド 磁気パターニング法及びシステム
JP2016075862A (ja) * 2014-10-08 2016-05-12 ウシオ電機株式会社 パターン形成体の製造方法、パターン形成体及び光照射装置
JP2016114716A (ja) * 2014-12-12 2016-06-23 国立研究開発法人産業技術総合研究所 光架橋剤による電極印刷用親撥パターン形成方法
JP2018085376A (ja) * 2016-11-21 2018-05-31 株式会社東芝 モールド、モールドの製造方法、製造装置および半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6776094B1 (en) * 1993-10-04 2004-08-17 President & Fellows Of Harvard College Kit For Microcontact Printing
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
DE10156054C2 (de) * 2001-11-15 2003-11-13 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat
US20040126708A1 (en) * 2002-12-31 2004-07-01 3M Innovative Properties Company Method for modifying the surface of a polymeric substrate
FR2888400B1 (fr) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
US8067258B2 (en) * 2006-06-05 2011-11-29 Applied Microstructures, Inc. Protective thin films for use during fabrication of semiconductors, MEMS, and microstructures
US20090075095A1 (en) * 2007-09-13 2009-03-19 Igor Ivanov Methods for processing a substrate having a backside layer
US8562750B2 (en) * 2009-12-17 2013-10-22 Lam Research Corporation Method and apparatus for processing bevel edge
TW201224190A (en) * 2010-10-06 2012-06-16 Applied Materials Inc Atomic layer deposition of photoresist materials and hard mask precursors
KR101335405B1 (ko) * 2011-08-08 2013-12-02 광주과학기술원 용액법 기반의 미세구조 패턴 형성방법
US9373519B2 (en) 2013-12-04 2016-06-21 Imec Vzw Method to pattern substrates
CN107004707B (zh) * 2014-12-19 2021-02-09 英特尔公司 利用半导体器件的牺牲性阻挡层的选择性沉积
KR102312304B1 (ko) * 2015-06-22 2021-10-14 삼성디스플레이 주식회사 표시 장치
US10017377B2 (en) 2016-06-29 2018-07-10 Robert Bosch Gmbh Protective coating on trench features of a wafer and method of fabrication thereof
TWI725220B (zh) * 2016-08-12 2021-04-21 美商因普利亞公司 減少邊緣珠區域中來自含金屬光阻劑之金屬殘留物的方法
CN110114682B (zh) * 2016-12-07 2022-06-24 西北大学 用于微型制造工艺的液体掩模
TWI816676B (zh) * 2017-06-14 2023-10-01 美商應用材料股份有限公司 用於達成無缺陷自組裝單層的晶圓處理
US10073347B1 (en) * 2017-08-24 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor method of protecting wafer from bevel contamination
GB2574879B (en) * 2018-06-22 2022-12-28 X Fab Semiconductor Foundries Gmbh Substrates for III-nitride epitaxy

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283937A (ja) * 1998-03-27 1999-10-15 Sharp Corp 有機薄膜パターンの製造方法
JP2012507849A (ja) * 2008-11-03 2012-03-29 イエダ・リサーチ・アンド・デベロツプメント・カンパニー・リミテツド 磁気パターニング法及びシステム
WO2011036816A1 (ja) * 2009-09-28 2011-03-31 株式会社 東芝 パターン形成方法
JP2016075862A (ja) * 2014-10-08 2016-05-12 ウシオ電機株式会社 パターン形成体の製造方法、パターン形成体及び光照射装置
JP2016114716A (ja) * 2014-12-12 2016-06-23 国立研究開発法人産業技術総合研究所 光架橋剤による電極印刷用親撥パターン形成方法
JP2018085376A (ja) * 2016-11-21 2018-05-31 株式会社東芝 モールド、モールドの製造方法、製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
TW202035761A (zh) 2020-10-01
JP7164777B2 (ja) 2022-11-02
US11043378B2 (en) 2021-06-22
CN112997292A (zh) 2021-06-18
US20200152453A1 (en) 2020-05-14
KR20210077775A (ko) 2021-06-25
KR102588984B1 (ko) 2023-10-12
WO2020102163A1 (en) 2020-05-22
TWI790407B (zh) 2023-01-21

Similar Documents

Publication Publication Date Title
US10643840B2 (en) Selective deposition defects removal by chemical etch
US20220344136A1 (en) Dry chamber clean of photoresist films
US10763123B2 (en) Method for processing workpiece
KR102095084B1 (ko) 자외선 처리를 이용하여 금속 하드마스크의 제거를 강화시키는 시스템 및 방법
JP6303008B2 (ja) 異なる波長の二つ以上の紫外光源を用いて基板を処理するシステム
JP7382512B2 (ja) 照射フォトレジストパターニングのための統合乾式プロセス
TW202234180A (zh) 光阻乾式移除用的處理工具
TW202215570A (zh) 光阻的乾式背側及斜角緣部清潔
JP2023551893A (ja) 有機蒸気によるフォトレジストの現像
TW202217459A (zh) 光敏混合膜的形成方法
JP7164777B2 (ja) ウェハ上の欠陥、金属粒子汚染及び膜成長を抑制するシステム及び方法
JPS63253356A (ja) 半導体装置の製造方法
JP7317320B2 (ja) 自己組織化単分子膜コーティングを使用することによる金属汚染の防止のための方法及びシステム
TW202205374A (zh) 在光阻層中形成圖案的方法及半導體裝置的製造方法
JP2024507190A (ja) ハロゲンおよび脂肪族含有有機スズフォトレジストおよびその方法
CN101863624A (zh) 合成石英玻璃衬底的微处理
KR100812182B1 (ko) 나노임프린트에서 표면의 기능성 향상을 위한 자기조립단분자막의 기상증착방법
WO2021166674A1 (ja) 基板処理方法及び基板処理システム
KR102683932B1 (ko) 화학적 에칭에 의한 선택적 퇴적 결함들의 제거
JPWO2023171733A5 (ja)
TW202340879A (zh) 高吸收性含金屬光阻的顯影策略
WO2023245047A1 (en) Tin precursors for deposition of euv dry resist
WO2023215136A1 (en) Post-development treatment of metal-containing photoresist
WO2024076679A1 (en) Dry chamber clean using thermal and plasma processes
TW202344921A (zh) 有機金屬光阻的水性酸顯影或處理

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220830

R150 Certificate of patent or registration of utility model

Ref document number: 7164777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150