JP2022159156A - 無線周波数スイッチバイアシングトポロジー - Google Patents
無線周波数スイッチバイアシングトポロジー Download PDFInfo
- Publication number
- JP2022159156A JP2022159156A JP2022056367A JP2022056367A JP2022159156A JP 2022159156 A JP2022159156 A JP 2022159156A JP 2022056367 A JP2022056367 A JP 2022056367A JP 2022056367 A JP2022056367 A JP 2022056367A JP 2022159156 A JP2022159156 A JP 2022159156A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- fet
- series
- coupled
- coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
- H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1607—Supply circuits
- H04B1/1615—Switching on; Switching off, e.g. remotely
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
Abstract
【課題】無線周波数用途のためのスイッチング回路を提供する。【解決手段】スイッチング回路500は、第1の直列スイッチ502、第2の直列スイッチ504、第1のシャントスイッチ503及び/又は第2のシャントスイッチ505を備える。第1の直列スイッチ502及び/又は第1のシャントスイッチ503は、結合回路を介して第1のポート(すなわち出力)506に結合される。第2の直列スイッチ504及び/又は第2のシャントスイッチ505は、結合回路を介して第2のポート(すなわち出力)508に結合される。回路500は、結合回路を介して第1の直列スイッチ502及び/又は第2の直列スイッチ504に結合された入力501(たとえば単一の入力)を備える。スイッチのうちの1つ以上は、複数のスイッチを備え、4つのスイッチの各々のゲートは、第1のゲート電圧511に結合される。【選択図】図5
Description
関連出願との相互参照
本願は、2021年3月31日に出願された「無線周波数スイッチバイアシングトポロジー」(RADIO FREQUENCY SWITCH BIASING TOPOLOGIES)と題された米国仮出願第63/169,053号の優先権を主張する。当該仮出願の開示は、そのそれぞれの全体が本明細書で引用により明示的に援用される。
本願は、2021年3月31日に出願された「無線周波数スイッチバイアシングトポロジー」(RADIO FREQUENCY SWITCH BIASING TOPOLOGIES)と題された米国仮出願第63/169,053号の優先権を主張する。当該仮出願の開示は、そのそれぞれの全体が本明細書で引用により明示的に援用される。
背景
分野
本開示は、無線周波数(radio-frequency:RF)用途のためのスイッチング回路、関連するデバイス、および関連する方法に関する。
分野
本開示は、無線周波数(radio-frequency:RF)用途のためのスイッチング回路、関連するデバイス、および関連する方法に関する。
関連技術の説明
RFおよび/または単極双投(Single Pole Double Throw:SPDT)スイッチを含むスイッチは、RFおよび/または他の回路用途の重要なコンポーネントであり得る。スイッチがオンにされる(すなわちオン状態になる)と、スイッチは、スイッチのオン抵抗(RON)を最小限にするために正のゲート-ソース間電圧(VGS)を必要とする。スイッチがオフにされる(すなわちオフ状態になる)と、スイッチは、オフ静電容量(COFF)および/または非線形性を最小限にするために負のVGSを必要とする。
RFおよび/または単極双投(Single Pole Double Throw:SPDT)スイッチを含むスイッチは、RFおよび/または他の回路用途の重要なコンポーネントであり得る。スイッチがオンにされる(すなわちオン状態になる)と、スイッチは、スイッチのオン抵抗(RON)を最小限にするために正のゲート-ソース間電圧(VGS)を必要とする。スイッチがオフにされる(すなわちオフ状態になる)と、スイッチは、オフ静電容量(COFF)および/または非線形性を最小限にするために負のVGSを必要とする。
概要
いくつかの実現化例によれば、本開示は、第1の出力ポートに結合された第1の直列スイッチを備えるスイッチング回路に関する。第1の直列スイッチは、第1の電界効果トランジスタ(Field-Effect Transistor:FET)、第2のFET、第3のFET、第4のFET、第5のFET、および第6のFETを含む。スイッチング回路はさらに、第2の出力ポートに結合された第2の直列スイッチと、結合回路とを備え、結合回路は、第5のFETのゲートと第6のFETのゲートとを第1のノードに結合し、第5のFETのソースと第6のFETのドレインとを第2のノードに結合し、第1のFETのソースと第2のFETのドレインとを第3のノードに結合し、第1のFETのゲートと第5のFETのドレインとを第4のノードに結合し、第2のFETのゲートと第6のFETのソースとを第5のノードに結合し、第4のノードと第5のノードとを第1のゲート電圧に結合し、第1のノードを第1のゲート電圧とは異なる第2のゲート電圧に結合するように構成される。
いくつかの実現化例によれば、本開示は、第1の出力ポートに結合された第1の直列スイッチを備えるスイッチング回路に関する。第1の直列スイッチは、第1の電界効果トランジスタ(Field-Effect Transistor:FET)、第2のFET、第3のFET、第4のFET、第5のFET、および第6のFETを含む。スイッチング回路はさらに、第2の出力ポートに結合された第2の直列スイッチと、結合回路とを備え、結合回路は、第5のFETのゲートと第6のFETのゲートとを第1のノードに結合し、第5のFETのソースと第6のFETのドレインとを第2のノードに結合し、第1のFETのソースと第2のFETのドレインとを第3のノードに結合し、第1のFETのゲートと第5のFETのドレインとを第4のノードに結合し、第2のFETのゲートと第6のFETのソースとを第5のノードに結合し、第4のノードと第5のノードとを第1のゲート電圧に結合し、第1のノードを第1のゲート電圧とは異なる第2のゲート電圧に結合するように構成される。
いくつかの実施形態では、スイッチング回路はさらに、第1のシャントスイッチを備える。結合回路はさらに、第1の出力ポートを第1の直列スイッチと第1のシャントスイッチとの間に結合するように構成されてもよい。
スイッチング回路はさらに、第2のシャントスイッチを備えていてもよい。いくつかの実施形態では、結合回路はさらに、第2の出力ポートを第2の直列スイッチと第2のシャントスイッチとの間に結合するように構成される。
いくつかの実施形態では、第1のシャントスイッチは、直列接続された4つのFETを備える。第2のシャントスイッチは、直列接続された4つのFETを備えていてもよい。
第2の直列スイッチは、直列接続された4つのFETを備えていてもよい。いくつかの実施形態では、第1の直列スイッチは、第7のFETと第8のFETとをさらに備える。
いくつかの実施形態では、第2のゲート電圧が正である間、第1のゲート電圧はほぼ0Vであるように構成される。第1のゲート電圧が正である間、第2のゲート電圧はほぼ0Vであるように構成されてもよい。
本開示のいくつかの実現化例は、第1の出力ポートに結合された第1の直列スイッチを備える無線デバイスに関する。第1の直列スイッチは、第1の電界効果トランジスタ(FET)、第2のFET、第3のFET、第4のFET、第5のFET、および第6のFETを含む。無線デバイスはさらに、第2の出力ポートに結合された第2の直列スイッチと、結合回路とを備え、結合回路は、第5のFETを第1のFETに結合し、第5のFETを第6のFETに結合し、第1のFETを第2のFETに結合し、第1のFETと第2のFETとを第1のゲート電圧に結合し、第5のFETと第6のFETとを第1のゲート電圧とは異なる第2のゲート電圧に結合するように構成される。
無線デバイスはさらに、第1のシャントスイッチを備えていてもよい。結合回路はさらに、第1の出力ポートを第1の直列スイッチと第1のシャントスイッチとの間に結合するように構成されてもよい。
いくつかの実施形態では、無線デバイスはさらに、第2のシャントスイッチを備える。結合回路はさらに、第2の出力ポートを第2の直列スイッチと第2のシャントスイッチとの間に結合するように構成されてもよい。
第1のシャントスイッチは、直列接続された4つのFETを備えていてもよい。第2のシャントスイッチは、直列接続された4つのFETを備えていてもよい。いくつかの実施形態では、第2の直列スイッチは、直列接続された4つのFETを備える。
本開示のいくつかの実現化例によれば、半導体ダイは、第1の出力ポートに結合された第1の直列スイッチを備える。第1の直列スイッチは、第1の電界効果トランジスタ(FET)、第2のFET、第3のFET、第4のFET、第5のFET、および第6のFETを含む。半導体ダイはさらに、第2の出力ポートに結合された第2の直列スイッチと、結合回路とを備え、結合回路は、第5のFETを第1のFETに結合し、第5のFETを第6のFETに結合し、第1のFETを第2のFETに結合し、第1のFETと第2のFETとを第1のゲート電圧に結合し、第5のFETと第6のFETとを第1のゲート電圧とは異なる第2のゲート電圧に結合するように構成される。
いくつかの実施形態では、半導体ダイはさらに、第1のシャントスイッチを備える。結合回路はさらに、第1の出力ポートを第1の直列スイッチと第1のシャントスイッチとの間に結合するように構成されてもよい。
半導体ダイはさらに、第2のシャントスイッチを備えていてもよい。結合回路はさらに、第2の出力ポートを第2の直列スイッチと第2のシャントスイッチとの間に結合するように構成されてもよい。
いくつかの実施形態では、第1のシャントスイッチは、直列接続された4つのFETを備える。第2のシャントスイッチは、直列接続された4つのFETを備えていてもよい。
この開示を要約する目的のために、この発明のある局面、利点、および新規の特徴が、本明細書で説明されている。そのような利点がすべて、この発明の任意の特定の実施形態に従って達成されるとは限らないということが理解されるべきである。このため、この発明は、本明細書で教示されるような1つの利点または一群の利点を、本明細書で教示または示唆され得るような他の利点を必ずしも達成することなく達成または最適化する態様で、具現または実行され得る。
説明
本明細書で見出しが設けられている場合、それらは便宜上のものに過ぎず、請求される発明の範囲または意味には必ずしも影響しない。
本明細書で見出しが設けられている場合、それらは便宜上のものに過ぎず、請求される発明の範囲または意味には必ずしも影響しない。
無線周波数(RF)および/または単極双投(SPDT)スイッチを含むスイッチは、RFおよび/または他の回路用途の重要なコンポーネントであり得る。スイッチがオンにされる(すなわちオン状態になる)と、スイッチは、スイッチのオン抵抗(RON)を最小限にするために正のゲート-ソース間電圧(VGS)を必要とする。スイッチがオフにされる(すなわちオフ状態になる)と、スイッチは、オフ静電容量(COFF)および/または非線形性を最小限にするために負のVGSを必要とする。
スイッチをオンおよび/またはオフ状態にバイアスするために、さまざまな方法が使用され得る。いくつかの用途は、オフ状態のスイッチに負電圧を提供するために負電圧発生器(Negative Voltage Generator:NVG)を利用することができる。図1は、回路100の1つ以上のスイッチ(たとえば電界効果トランジスタ(FET))のための負電圧を作成するためにNVGを利用する例示的な回路100を示す。回路100は、第1の直列スイッチ102、第2の直列スイッチ104、第1のシャントスイッチ103、および/または第2のシャントスイッチ105を備え得る。第1の直列スイッチ102および/または第1のシャントスイッチ103は、結合回路を介して第1のポート(すなわち出力)106に結合され得る。第2の直列スイッチ104および/または第2のシャントスイッチ105は、結合回路を介して第2のポート(すなわち出力)108に結合され得る。回路100は、結合回路を介して第1の直列スイッチ102および/または第2の直列スイッチ104に結合された入力101(たとえば単一の入力)を備え得る。結合回路は、本明細書で説明されるように、図1および/または他の図で説明されるさまざまなコンポーネントをともに、および/またはさまざまなノードに結合するように構成され得る。
回路100で入力101を介して受信された信号は、第1のポート106または第2のポート108へ進むことができる。信号が入力101から第1のポート106へ進むためには、第1の直列スイッチ102はオン状態であり、第2の直列スイッチ104はオフ状態であり、第1のシャントスイッチ103はオフ状態であり、および/または、第2のシャントスイッチ105はオン状態であり得る。同様に、信号が入力101から第2のポート108へ進むためには、第1の直列スイッチ102はオフ状態であり、第2の直列スイッチ104はオン状態であり、第1のシャントスイッチ103はオン状態であり、および/または、第2のシャントスイッチ105はオフ状態であり得る。回路100が動作するためにシャントスイッチは必要ないかもしれないが、シャントスイッチ(たとえば、第1のシャントスイッチ103および/または、第2のシャントスイッチ105)は、回路100のインピーダンス整合および/または分離を改良することができる。
回路100のスイッチの各々は、各それぞれのスイッチをオンおよび/またはオフにするようにバイアス可能であってもよい。スイッチをオンにするために、しきい値電圧を超える正のバイアス電圧(たとえば2.5V)がスイッチに印加され得る。同様に、スイッチをオフにするために、負のVGS(たとえば-2.5V)がスイッチに印加され得る。各スイッチは、ゲート、ドレイン、およびソースを備え得る。
負電圧が回路100の外部で利用できない場合、回路100の信号経路を制御するために回路100の1つ以上のスイッチで負電圧を生成するために、NVGが使用され得る。負電圧を印加することは、印加電圧に起因してオフスイッチがオンになることなく、回路100がより大きい電圧振幅を扱うことを可能にし得る。
図1に示す例では、第1のポート106に向かう信号経路を容易にするために、負電圧(たとえば2.5V)が、第2の直列スイッチ104に、および/または第1のシャントスイッチ103に印加され得る。それに代えて、第2のポート108に向かう信号経路を容易にするために、負電圧(たとえば2.5V)が、第1の直列スイッチ102に、および/または第2のシャントスイッチ105に印加され得る。
回路100は、阻止コンデンサを必要とすることなく、良好なRFおよび/または静電放電性能を有利に提供し得る。しかしながら、回路100はNVGを必要とする場合があり、それは、より大きいコントローラダイサイズを必要とし、および/または、比較的高い待機電流をもたらし得る。
回路スイッチをバイアスする別の方法を図2に示す。図2は、回路200の1つ以上のスイッチで交差バイアスを作成するために1つ以上のコンデンサ210を使用する別の例示的な回路200を示す。1つ以上のコンデンサ210は、NVGの代わりに利用されてもよく、および/または、他のやり方で負電圧を印加していてもよい。信号を回路200の第1のポート206へ進ませるために、第2の直列スイッチ204および/または第1のシャントスイッチ203のゲートは0Vに設定され得る。1つ以上のコンデンサ210は、これらのスイッチのゲートが、これらのスイッチのドレインおよび/またはソースとは異なる電圧を有することを可能にするように、電圧を阻止するように構成され得る。このため、第2の直列スイッチ204および/または第1のシャントスイッチ203のゲートに0Vを印加することにより、第2の直列スイッチ204および/または第1のシャントスイッチ203のドレインおよびソースは正電圧(たとえば2.5V)を有するようになり得る。第2の直列スイッチ204および/または第1のシャントスイッチ203のドレインおよび/またはソースでの電圧は、第1の直列スイッチ202および/または第2のシャントスイッチ205のゲートに印加された正電圧と同等であり得る。第1の直列スイッチ202および/または第2の直列スイッチ204は、アンテナ/入力ポート201に結合され得る。第2の直列スイッチ204は、オン状態である場合、第2のポート208に向かって信号を引くように構成され得る。
回路200は有利には、NVGを必要としない場合があり、それは、比較的小さいコントローラダイサイズを可能にし、および/または、比較的低い待機電流をもたらし得る。しかしながら、回路200は、追加の静電放電保護を必要とし、および/または、劣化したRF性能をもたらし得る。
本明細書で説明されるのは、NVGおよび/または交差バイアスコンデンサを必要としないスイッチトポロジーである。本明細書で説明されるいくつかの実施形態は、NVGおよび/または交差バイアスコンデンサを利用する回路と同様のRFおよび/または静電放電性能を達成するように構成され得る。いくつかの実施形態は、オフ状態に設定されたスイッチでオフ状態を維持するように背向ダイオード構成性能を効果的に作成するために、1つ以上の短絡スイッチ(たとえばFET)を使用することを伴い得る。そのような構成は、比較的低い電圧クリッピングおよび/または比較的低い圧縮を提供することができる。
いくつかの実施形態は、シリコン・オン・インシュレータ(Silicon-on-Insulator:SOI)プロセスで利用され得る。場合によっては、本明細書で説明される実施形態は、さまざまなプロセスに対して著しい影響を与え得る。たとえば、相補型金属酸化膜半導体(Complementary Metal-Oxide-Semiconductor:CMOS)および/またはバイポーラCMOSプロセスは、接地された基板に起因して、負電圧とは合わない場合がある。
図3は、本明細書で説明される回路で利用され得る複数のスイッチのネットワークを示す。スイッチのネットワークは、第1のスイッチ302、第2のスイッチ304、第3のスイッチ306、および/または第4のスイッチ308を含む。第1のスイッチ302のゲートは、(結合回路を介して)第3のスイッチ306のドレインまたはソースに結合され、第2のスイッチ304のゲートは、第4のスイッチ308のドレインまたはソースに結合され得る。また、第3のスイッチ306のゲートは、第4のスイッチ308のゲートに結合され、ならびに/もしくは、第3のスイッチ306のドレインまたはソースは、第4のスイッチ308のドレインまたはソースに結合され得る。たとえば、第1のスイッチ302のドレインと第2のスイッチ304のソースとは、第1のノード310に結合され、第3のスイッチ306のドレインと第4のスイッチ308のソースとは、第2のノード312に結合され、第3のスイッチ306のゲートと第4のスイッチ308のゲートとは、第3のノード314に結合され、第4のスイッチ308のドレインと第2のスイッチ304のゲートとは、第4のノード316に結合され、および/または、第3のスイッチ306のソースと第1のスイッチ302のゲートとは、第5のノード318に結合され得る。第1のノード310と第2のノード312とは、ともに結合され得る。
第1のスイッチ302、第2のスイッチ304、第3のスイッチ306、および/または第4のスイッチ308のこの結合は、背向ダイオードと同様に動作し得る。図4は、例示的な背向ダイオード400を示す。本明細書で説明されるいくつかの回路はダイオードおよび/または背向ダイオードを備えない場合があるものの、本明細書で説明されるいくつかの回路におけるスイッチのトポロジーは、背向ダイオード400として動作するように構成され得る。例示的な背向ダイオード400は、第2のダイオード404と背中合わせに結合された第1のダイオード402を備え、および/または、第4のダイオード408と背中合わせに結合された第3のダイオード406を備え得る。背向ダイオード400は、第2のダイオード404がオフ状態であることを、オン状態である第1のダイオード402が保証し得るという相補的な態様で動作し得る。背向ダイオード400はこのため、負電圧を必要とすることなく、オフ状態中の信号を効果的に阻止することができる。図3のネットワークの第3のスイッチ306および第4のスイッチ308は同様に、オフ状態の信号を効果的に阻止することができる。
図5は、例示的な回路500を示す。回路500は、第1の直列スイッチ502、第2の直列スイッチ504、第1のシャントスイッチ503、および/または第2のシャントスイッチ505を備え得る。第1の直列スイッチ502および/または第1のシャントスイッチ503は、結合回路を介して第1のポート(すなわち出力)506に結合され得る。第2の直列スイッチ504および/または第2のシャントスイッチ505は、結合回路を介して第2のポート(すなわち出力)508に結合され得る。回路500は、結合回路を介して第1の直列スイッチ502および/または第2の直列スイッチ504に結合された入力501(たとえば単一の入力)を備え得る。
スイッチのうちの1つ以上は、複数のスイッチを備え得る。たとえば、第1の直列スイッチ502は4つのスイッチを備えていてもよく、4つのスイッチの各々のゲートは、第1のゲート電圧511に結合される。4つのスイッチのソースおよび/またはドレインも同様に、共通のソース電圧513に結合され得る。第1の直列スイッチ502は、第1のスイッチ512、第2のスイッチ514、第3のスイッチ516、および/または第4のスイッチ518を備え得る。第1のスイッチ512、第2のスイッチ514、第3のスイッチ516、および/または第4のスイッチ518のゲートは、第1のゲート電圧511に結合され得る。第2の直列スイッチ504、第1のシャントスイッチ503、および/または第2のシャントスイッチ505も同様に、複数のスイッチを備え得る。
いくつかの実施形態では、第1のスイッチ512のゲートは、第5のスイッチに結合され得る(図3の第4のスイッチ308に対応する第5のスイッチを含む追加のスイッチについてのより接近した図については、図3を参照されたい)。第2のスイッチ514のゲートは、第6のスイッチに結合され得る。第5のスイッチのソースまたはドレインと、第6のスイッチのソースまたはドレインとは、第1のノードに結合され得る。第5のスイッチのゲートと、第6のスイッチのゲートとは、第2のノードに結合され得る。第1のノードは、第2のゲート電圧515に結合され得る。
また、第3のスイッチ516のゲートは、第7のスイッチに結合され得る。第4のスイッチ518のゲートは、第8のスイッチに結合され得る。第7のスイッチのソースまたはドレインと、第8のスイッチのソースまたはドレインとは、第3のノードに結合され得る。第7のスイッチのゲートと、第8のスイッチのゲートとは、第4のノードに結合され得る。第3のノードは、第2のゲート電圧515に結合され得る。
第5のスイッチおよび第6のスイッチ(および第7のスイッチおよび第8のスイッチ)は、背向ダイオードと同様に、電圧および/または信号を阻止するように構成され得る。このように、第1の直列スイッチ502を構成するさまざまなスイッチは、0Vのソース電圧513を維持しながら、正の(たとえば2.5Vの)第2のゲート電圧515を受信するように構成され得る。
第2の直列スイッチ504は、結合回路を介して第2のポート(すなわち出力)508に結合され得る。いくつかの実施形態では、第2の直列スイッチ504は4つのスイッチを備えていてもよく、4つのスイッチの各々のゲートは、第1のゲート電圧517に結合される。4つのスイッチのソースおよび/またはドレインも同様に、共通のソース電圧519に結合され得る。第2の直列スイッチ504は、第1のスイッチ542、第2のスイッチ544、第3のスイッチ546、および/または第4のスイッチ548を備え得る。第1のスイッチ542、第2のスイッチ544、第3のスイッチ546、および/または第4のスイッチ548のゲートは、第1のゲート電圧517に結合され得る。
いくつかの実施形態では、第1のスイッチ542のゲートは、第5のスイッチに結合され得る。第2のスイッチ544のゲートは、第6のスイッチに結合され得る。第5のスイッチのソースまたはドレインと、第6のスイッチのソースまたはドレインとは、第1のノードに結合され得る。第5のスイッチのゲートと、第6のスイッチのゲートとは、第2のノードに結合され得る。第1のノードは、第2のゲート電圧521に結合され得る。
また、第3のスイッチのゲートは、第7のスイッチに結合され得る。第4のスイッチのゲートは、第8のスイッチに結合され得る。第7のスイッチのソースまたはドレインと、第8のスイッチのソースまたはドレインとは、第3のノードに結合され得る。第7のスイッチのゲートと、第8のスイッチのゲートとは、第4のノードに結合され得る。第3のノードは、第2のゲート電圧521に結合され得る。
第5のスイッチおよび第6のスイッチ(および第7のスイッチおよび第8のスイッチ)は、背向ダイオードと同様に、電圧および/または信号を阻止するように構成され得る。このように、第1の直列スイッチ502を構成するさまざまなスイッチは、0Vのソース電圧519を維持しながら、正の(たとえば2.5Vの)第2のゲート電圧521を受信するように構成され得る。
いくつかの実施形態では、第2の直列スイッチ504がオフ状態である場合、第1の直列スイッチ502はオン状態であるように構成され得る。同様に、第1の直列スイッチ502がオフ状態である場合、第2の直列スイッチ504はオン状態であるように構成され得る。たとえば、第1の直列スイッチ502での第2のゲート電圧515、および/または第2の直列スイッチ504での第1のゲート電圧517がほぼ0Vであり得る間、第1の直列スイッチ502での第1のゲート電圧511、および/または第2の直列スイッチ504での第2のゲート電圧521は、正(たとえば2.5V)であり得る。同様に、第1の直列スイッチ502での第2のゲート電圧515、および/または、第2の直列スイッチ504での第1のゲート電圧517が正(たとえば2.5V)であり得る間、第1の直列スイッチ502での第1のゲート電圧511、および/または第2の直列スイッチ504での第2のゲート電圧521は、ほぼ0Vであり得る。第1の直列スイッチ502および/または第2の直列スイッチ504での第1のソース電圧513、519は、オン状態およびオフ状態の双方でほぼ0Vであり得る。
第1のシャントスイッチ503は、第1の直列スイッチ502のものと同様のスイッチおよび/または電圧源のネットワークを備え得る。また、第2のシャントスイッチ505は、第2の直列スイッチ502のものと同様のスイッチおよび/または電圧源のネットワークを備え得る。したがって、第1の直列スイッチ502がオン状態である場合、第1のシャントスイッチ503はオン状態であるように構成され、および/または、第1の直列スイッチ502がオフ状態である場合、第1のシャントスイッチ503はオフ状態であるように構成され得る。同様に、第2の直列スイッチ504がオン状態である場合、第2のシャントスイッチ505はオン状態であるように構成され、および/または、第2の直列スイッチ504がオフ状態である場合、第2のシャントスイッチ505はオフ状態であるように構成され得る。
図6の例では、図5のスイッチング回路500がパッケージ化モジュール600に含まれ得る。スイッチング回路500は、図5および/または他の図に関して本明細書で説明されるさまざまなスイッチおよび/または結合回路を含み得る半導体ダイ602を備え得る。
パッケージ化モジュール600はさらに、コントローラ610を含み得る。そのようなコントローラは、たとえば、スイッチング回路500のさまざまなスイッチを選択的にバイアスするために、本明細書で説明されるような論理機能性を提供するように構成され得る。いくつかの実施形態では、そのようなコントローラは、モバイル・インダストリー・プロセッサ・インターフェイス(mobile industry processor interface:MIPI)規格などの制御規格で動作するように構成され得る。
いくつかの実現化例では、本明細書で説明される特徴を1つ以上有するアーキテクチャ、デバイス、および/または回路は、無線デバイスなどのRFデバイスに含まれ得る。そのようなアーキテクチャ、デバイス、および/または回路は、無線デバイスで直接、または本明細書で説明されるような1つ以上のモジュール形式で、またはそれらの何らかの組合せで実現され得る。いくつかの実施形態では、そのような無線デバイスは、たとえば、携帯電話、スマートフォン、電話機能性を有するかまたは有さない携帯用無線デバイス、無線タブレット、無線ルータ、無線アクセスポイント、無線基地局などを含み得る。無線デバイスの文脈で説明されてきたが、本開示の1つ以上の特徴は、基地局などの他のRFシステムでも実現され得るということが理解されるであろう。
図7は、本明細書で説明される有利な特徴を1つ以上有する例示的な無線デバイス700を示す。本明細書で説明されるように、本明細書で説明されるような特徴を1つ以上有する1つ以上のスイッチング回路は、そのような無線デバイスにおける多くの場所で実現され得る。たとえば、いくつかの実施形態では、本明細書で説明されるような特徴を1つ以上有するスイッチング回路500は、1つ以上の低雑音増幅器(low-noise amplifier:LNA)を有するダイバーシティ受信(DRx)モジュール701などのモジュールで実現され得る。
いくつかの実施形態では、本明細書で説明されるような特徴を1つ以上有するスイッチング回路500は、トランシーバで実現され得る。そのようなスイッチング回路は、トランシーバ内の別個のモジュールとして、またはトランシーバモジュールの一部として実現され得る。
いくつかの実施形態では、本明細書で説明されるような特徴を1つ以上有するスイッチング回路500は、フロントエンドモジュール(たとえばDRxモジュール)とトランシーバとの間で実現され得る。そのようなスイッチング回路500は、別個のモジュールとして、回路素子のアセンブリとして、またはそれらの任意の組合せとして実現され得る。
図7の例では、増幅され送信されるRF信号を生成し、受信信号を処理するように構成され動作され得るトランシーバ710から、PAモジュール712における電力増幅器(power amplifier:PA)が、それぞれのRF信号を受信することができる。トランシーバ710は、ユーザにとって好適なデータおよび/または音声信号とトランシーバ710にとって好適なRF信号との間の変換を提供するように構成されたベースバンドサブシステム708と相互作用するように図示されている。トランシーバ710はまた、無線デバイス700の動作のための電力を管理するように構成された電力管理コンポーネント706に接続されるように図示されている。そのような電力管理は、無線デバイス700のベースバンドサブシステム708および他のコンポーネントの動作も制御することができる。
ベースバンドサブシステム708は、ユーザに提供され、ユーザから受信された音声および/またはデータのさまざまな入力および出力を容易にするために、ユーザインターフェイス702に接続されるように図示されている。ベースバンドサブシステム708はまた、無線デバイスの動作を容易にするためにデータおよび/または命令を格納し、および/または、ユーザについての情報の格納を提供するように構成されたメモリ704にも接続され得る。
図7の例では、DRxモジュール701は、1つ以上のダイバーシティアンテナ(たとえばダイバーシティアンテナ730)とASM714との間で実現され得る。そのような構成は、損失がほとんどまたはまったくなく、および/または、雑音をダイバーシティアンテナ730からRF信号にほとんどまたはまったく追加することなく、ダイバーシティアンテナ730を通して受信されたRF信号が処理される(いくつかの実施形態では、LNAによる増幅を含む)ことを可能にし得る。DRxモジュール70100からのそのような処理された信号は次に、1つ以上の信号経路を通してASMにルーティングされ得る。
図7の例では、メインアンテナ720は、たとえば、PAモジュール712からのRF信号の送信を容易にするように構成され得る。いくつかの実施形態では、受信動作もメインアンテナを通して達成され得る。
多くの他の無線デバイス構成が、本明細書で説明された1つ以上の特徴を利用することができる。たとえば、無線デバイスは、マルチバンドデバイスでなくてもよい。別の例では、無線デバイスは、ダイバーシティアンテナなどの追加のアンテナと、Wi-Fi、ブルートゥース(登録商標)、およびGPSなどの追加の接続性特徴とを含み得る。
本開示の1つ以上の特徴は、本明細書で説明されるようなさまざまなセルラー周波数帯域で実現され得る。そのような帯域の例を表1に列挙する。それらの帯域のうちの少なくともいくつかは副帯域に分割され得ることが理解されるであろう。また、本開示の1つ以上の特徴は、表1の例のような名称を有していない周波数範囲で実現され得ることも理解されるであろう。
本開示はさまざまな特徴を説明しているが、そのうちのどの特徴も、本明細書で説明される利点に対して単独で責任を負わない。当業者には明らかであるように、本明細書で説明されるさまざまな特徴は、組合されてもよく、修正されてもよく、または省略されてもよいことが理解されるであろう。本明細書で具体的に説明されたもの以外の組合せおよび部分的組合せは、当業者には明らかであり、本開示の一部を構成するよう意図されている。本明細書では、さまざまな方法が、さまざまなフローチャートのステップおよび/または段階に関連して説明されている。多くの場合、フローチャートに示す複数のステップおよび/または段階を単一のステップおよび/または段階として実行できるように、特定のステップおよび/または段階をともに組合せてもよいことを理解されたい。また、特定のステップおよび/または段階を、別個に実行される追加の下位要素に分割してもよい。場合によっては、ステップおよび/または段階の順序を並べ替えてもよく、特定のステップおよび/または段階を完全に省略してもよい。また、本明細書で説明される方法は、本明細書に示され説明されたものに対する追加のステップおよび/または段階も実行され得るよう、オープンエンドと理解されるべきである。
本明細書で説明されるシステムおよび方法のいくつかの局面は、たとえば、コンピュータソフトウェア、ハードウェア、ファームウェア、または、コンピュータソフトウェア、ハードウェア、およびファームウェアの任意の組合せを使用して、有利に実現され得る。コンピュータソフトウェアは、実行されると本明細書で説明される機能を行なう、コンピュータ読取可能媒体(たとえば非一時的コンピュータ読取可能媒体)に格納されたコンピュータ実行可能コードを含み得る。いくつかの実施形態では、コンピュータ実行可能コードは、1つ以上の汎用コンピュータプロセッサによって実行される。当業者であれば、汎用コンピュータ上で実行されるソフトウェアを使用して実現され得る特徴または機能はいずれも、ハードウェア、ソフトウェア、またはファームウェアの異なる組合せを使用しても実現され得ることを、本開示に照らして認識するであろう。たとえば、そのようなモジュールは、集積回路の組合せを使用して、ハードウェアで完全に実現され得る。これに代えて、またはこれに加えて、そのような特徴または機能は、汎用コンピュータではなく、本明細書で説明される特定の機能を行なうように設計された専用コンピュータを使用して、完全にまたは部分的に実現され得る。
複数の分散コンピューティングデバイスは、本明細書で説明されるいずれか1つのコンピューティングデバイスと置き換えられ得る。そのような分散型の実施形態では、上記1つのコンピューティングデバイスの機能は、いくつかの機能が分散コンピューティングデバイスの各々で実行されるように(たとえばネットワークを通して)分散される。
いくつかの実施形態は、等式、アルゴリズム、および/またはフローチャート図を参照して説明される場合がある。これらの方法は、1つ以上のコンピュータ上で実行可能なコンピュータプログラム命令を使用して実現されてもよい。また、これらの方法は、コンピュータプログラム製品として別々に実現されてもよく、または、装置もしくはシステムのコンポーネントとして実現されてもよい。この点に関して、各等式、アルゴリズム、フローチャートのブロックまたはステップ、およびそれらの組合せは、コンピュータ読取可能プログラムコード論理において具現される1つ以上のコンピュータプログラム命令を含む、ハードウェア、ファームウェア、および/またはソフトウェアによって実現されてもよい。理解されるように、そのようなコンピュータプログラム命令はいずれも、1つ以上のコンピュータにロードされてもよく、当該1つ以上のコンピュータは、汎用コンピュータもしくは専用コンピュータ、または、マシンを製造する他のプログラマブル処理装置を含むもののそれらに限定されず、当該コンピュータまたは他のプログラマブル処理装置上で実行されるコンピュータプログラム命令が、等式、アルゴリズム、および/またはフローチャートで特定された機能を実現するようになっている。また、各等式、アルゴリズム、および/またはフローチャート図におけるブロック、ならびにそれらの組合せは、特定された機能またはステップを実行する専用ハードウェアベースのコンピュータシステムによって、または、専用ハードウェアとコンピュータ読取可能プログラムコード論理手段との組合せによって実現されてもよいことが理解されるであろう。
さらに、コンピュータ読取可能プログラムコード論理において具現されるようなコンピュータプログラム命令はまた、コンピュータ読取可能メモリ(たとえば非一時的コンピュータ読取可能媒体)に格納されてもよく、それは、コンピュータ読取可能メモリに格納された命令がフローチャートのブロックで特定された機能を実現するように、1つ以上のコンピュータまたは他のプログラマブル処理装置に特定の態様で機能するよう指示することができる。コンピュータプログラム命令はまた、1つ以上のコンピュータまたは他のプログラマブルコンピューティングデバイス上にロードされ、当該1つ以上のコンピュータまたは他のプログラマブルコンピューティングデバイス上で一連の作業ステップを行なわせて、当該コンピュータまたは他のプログラマブル処理装置上で実行される命令が、等式、アルゴリズム、および/またはフローチャートのブロックで特定された機能を実現するためのステップを提供するように、コンピュータにより実現されるプロセスを生成してもよい。
本明細書で説明される方法およびタスクのうちのいくつかまたはすべては、コンピュータシステムによって行なわれ、完全に自動化されてもよい。コンピュータシステムは、場合によっては、説明された機能を行なうためにネットワークを通して通信し相互運用する複数の異なるコンピュータまたはコンピューティングデバイス(たとえば物理サーバ、ワークステーション、ストレージアレイなど)を含み得る。そのような各コンピューティングデバイスは、典型的には、メモリまたは他の非一時的コンピュータ読取可能記憶媒体もしくはデバイスに格納されたプログラム命令またはモジュールを実行するプロセッサ(または複数のプロセッサ)を含む。本明細書で開示されたさまざまな機能は、そのようなプログラム命令において具現されてもよいが、開示された機能のうちのいくつかまたはすべては、代わりにコンピュータシステムの特定用途向け回路(たとえばASICまたはFPGA)において実現されてもよい。コンピュータシステムが複数のコンピューティングデバイスを含む場合、これらのデバイスは、同じ場所に位置していてもよいが同じ場所に位置する必要はない。開示された方法およびタスクの結果は、ソリッドステートメモリチップおよび/または磁気ディスク等の物理記憶デバイスを異なる状態に変換することによって永続的に格納されてもよい。
本明細書および特許請求の範囲全体にわたって、「備える(comprise, comprising)」などの単語は、文脈上明らかに他の意味でなければならない場合を除いて、排他的または網羅的な意味と反対の、包括的な意味で、すなわち「~を含むが~に限定されない」という意味で、解釈されるべきである。本明細書で一般的に使用される「結合される(coupled)」という単語は、2つ以上の要素が、直接接続され得ること、または1つ以上の中間要素を介して接続され得ることを意味する。加えて、「本明細書で」、「上記」、「下記」という単語および同様の趣旨の単語は、本願で使用される場合、本願を全体として指しており、本願のいずれか特定の部分を指してはいない。文脈上許容される場合、上記「詳細な説明」において単数または複数を使用している単語は、それぞれ複数または単数も含み得る。2つ以上の項目のリストに関する「または」という単語は、この単語の以下の解釈、すなわち、リスト内の項目のうちのいずれか、リスト内の項目のすべて、および、リスト内の項目の任意の組合せ、のすべてを網羅する。「例示的」という単語は、「ある例、事例、または実例として機能すること」を意味するために、本明細書で排他的に使用される。本明細書で「例示的」として説明されるどの実現化例も、他の実現化例よりも好ましいかまたは有利であるとして必ずしも解釈されるべきではない。
本開示は、本明細書に示される実現化例に限定されるよう意図されていない。本開示で説明される実現化例へのさまざまな修正が、当業者には容易に明らかであろう。また、本明細書で定義される包括的な原理は、本開示の精神または範囲から逸脱することなく、他の実現化例にも適用され得る。本明細書で提供される本発明の教示は、他の方法およびシステムに適用可能であり、上述の方法およびシステムに限定されておらず、上述のさまざまな実施形態の要素および動作を組合せることによって、さらに別の実施形態を提供することができる。したがって、本明細書で説明される新規の方法およびシステムは、さまざまな他の形態で具現され得る。さらに、本明細書で説明される方法およびシステムの形態におけるさまざまな省略、置換、および変更が、本開示の精神から逸脱することなく行なわれ得る。添付の請求項およびそれらの均等物は、本開示の範囲および精神に該当するようなそのような形態または修正を網羅するよう意図されている。
Claims (20)
- スイッチング回路であって、
第1の出力ポートに結合された第1の直列スイッチを備え、前記第1の直列スイッチは、第1の電界効果トランジスタ(FET)、第2のFET、第3のFET、第4のFET、第5のFET、および第6のFETを含み、前記スイッチング回路はさらに、
第2の出力ポートに結合された第2の直列スイッチと、
結合回路とを備え、前記結合回路は、前記第5のFETのゲートと前記第6のFETのゲートとを第1のノードに結合し、前記第5のFETのソースと前記第6のFETのドレインとを第2のノードに結合し、前記第1のFETのソースと前記第2のFETのドレインとを第3のノードに結合し、前記第1のFETのゲートと前記第5のFETのドレインとを第4のノードに結合し、前記第2のFETのゲートと前記第6のFETのソースとを第5のノードに結合し、前記第4のノードと前記第5のノードとを第1のゲート電圧に結合し、前記第1のノードを前記第1のゲート電圧とは異なる第2のゲート電圧に結合するように構成される、スイッチング回路。 - 第1のシャントスイッチをさらに備え、
前記結合回路はさらに、前記第1の出力ポートを前記第1の直列スイッチと前記第1のシャントスイッチとの間に結合するように構成される、請求項1に記載のスイッチング回路。 - 第2のシャントスイッチをさらに備え、
前記結合回路はさらに、前記第2の出力ポートを前記第2の直列スイッチと前記第2のシャントスイッチとの間に結合するように構成される、請求項2に記載のスイッチング回路。 - 前記第1のシャントスイッチは、直列接続された4つのFETを備える、請求項3に記載のスイッチング回路。
- 前記第2のシャントスイッチは、直列接続された4つのFETを備える、請求項3に記載のスイッチング回路。
- 前記第2の直列スイッチは、直列接続された4つのFETを備える、請求項1に記載のスイッチング回路。
- 前記第1の直列スイッチは、第7のFETと第8のFETとをさらに備える、請求項1に記載のスイッチング回路。
- 前記第2のゲート電圧が正である間、前記第1のゲート電圧はほぼ0Vであるように構成される、請求項1に記載のスイッチング回路。
- 前記第1のゲート電圧が正である間、前記第2のゲート電圧はほぼ0Vであるように構成される、請求項1に記載のスイッチング回路。
- 無線デバイスであって、
第1の出力ポートに結合された第1の直列スイッチを備え、前記第1の直列スイッチは、第1の電界効果トランジスタ(FET)、第2のFET、第3のFET、第4のFET、第5のFET、および第6のFETを含み、前記無線デバイスはさらに、
第2の出力ポートに結合された第2の直列スイッチと、
結合回路とを備え、前記結合回路は、前記第5のFETを前記第1のFETに結合し、前記第5のFETを前記第6のFETに結合し、前記第1のFETを前記第2のFETに結合し、前記第1のFETと前記第2のFETとを第1のゲート電圧に結合し、前記第5のFETと前記第6のFETとを前記第1のゲート電圧とは異なる第2のゲート電圧に結合するように構成される、無線デバイス。 - 第1のシャントスイッチをさらに備え、
前記結合回路はさらに、前記第1の出力ポートを前記第1の直列スイッチと前記第1のシャントスイッチとの間に結合するように構成される、請求項10に記載の無線デバイス。 - 第2のシャントスイッチをさらに備え、
前記結合回路はさらに、前記第2の出力ポートを前記第2の直列スイッチと前記第2のシャントスイッチとの間に結合するように構成される、請求項11に記載の無線デバイス。 - 前記第1のシャントスイッチは、直列接続された4つのFETを備える、請求項12に記載の無線デバイス。
- 前記第2のシャントスイッチは、直列接続された4つのFETを備える、請求項12に記載の無線デバイス。
- 前記第2の直列スイッチは、直列接続された4つのFETを備える、請求項10に記載の無線デバイス。
- 半導体ダイであって、
第1の出力ポートに結合された第1の直列スイッチを備え、前記第1の直列スイッチは、第1の電界効果トランジスタ(FET)、第2のFET、第3のFET、第4のFET、第5のFET、および第6のFETを含み、前記半導体ダイはさらに、
第2の出力ポートに結合された第2の直列スイッチと、
結合回路とを備え、前記結合回路は、前記第5のFETを前記第1のFETに結合し、前記第5のFETを前記第6のFETに結合し、前記第1のFETを前記第2のFETに結合し、前記第1のFETと前記第2のFETとを第1のゲート電圧に結合し、前記第5のFETと前記第6のFETとを前記第1のゲート電圧とは異なる第2のゲート電圧に結合するように構成される、半導体ダイ。 - 第1のシャントスイッチをさらに備え、
前記結合回路はさらに、前記第1の出力ポートを前記第1の直列スイッチと前記第1のシャントスイッチとの間に結合するように構成される、請求項16に記載の半導体ダイ。 - 第2のシャントスイッチをさらに備え、
前記結合回路はさらに、前記第2の出力ポートを前記第2の直列スイッチと前記第2のシャントスイッチとの間に結合するように構成される、請求項17に記載の半導体ダイ。 - 前記第1のシャントスイッチは、直列接続された4つのFETを備える、請求項18に記載の半導体ダイ。
- 前記第2のシャントスイッチは、直列接続された4つのFETを備える、請求項18に記載の半導体ダイ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163169053P | 2021-03-31 | 2021-03-31 | |
US63/169,053 | 2021-03-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022159156A true JP2022159156A (ja) | 2022-10-17 |
Family
ID=81449570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022056367A Pending JP2022159156A (ja) | 2021-03-31 | 2022-03-30 | 無線周波数スイッチバイアシングトポロジー |
Country Status (7)
Country | Link |
---|---|
US (2) | US11777499B2 (ja) |
JP (1) | JP2022159156A (ja) |
KR (1) | KR20220136270A (ja) |
CN (1) | CN115149935A (ja) |
DE (1) | DE102022203190A1 (ja) |
GB (1) | GB2607419B (ja) |
TW (1) | TW202241062A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12040238B2 (en) * | 2013-11-12 | 2024-07-16 | Skyworks Solutions, Inc. | Radio-frequency switching devices having improved voltage handling capability |
CN116707503B (zh) * | 2023-08-03 | 2023-12-01 | 中科海高(成都)电子技术有限公司 | 一种单刀双掷开关电路及工作方法、电子设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008011503A (ja) * | 2006-05-31 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路、高周波スイッチ装置、及び送信モジュール装置 |
JP4902323B2 (ja) * | 2006-11-20 | 2012-03-21 | パナソニック株式会社 | 半導体スイッチ回路 |
JP5251953B2 (ja) * | 2010-09-30 | 2013-07-31 | 株式会社村田製作所 | スイッチ回路、半導体装置及び携帯無線機 |
US8933533B2 (en) * | 2012-07-05 | 2015-01-13 | Infineon Technologies Austria Ag | Solid-state bidirectional switch having a first and a second power-FET |
US9628075B2 (en) * | 2012-07-07 | 2017-04-18 | Skyworks Solutions, Inc. | Radio-frequency switch having dynamic body coupling |
KR101901693B1 (ko) * | 2013-12-27 | 2018-09-27 | 삼성전기 주식회사 | 스위칭 회로 및 이를 포함하는 고주파 스위치 |
US10541682B2 (en) * | 2016-11-10 | 2020-01-21 | Skyworks Solutions, Inc. | Manifolded gate resistance network |
-
2022
- 2022-03-30 JP JP2022056367A patent/JP2022159156A/ja active Pending
- 2022-03-30 GB GB2204530.6A patent/GB2607419B/en active Active
- 2022-03-30 TW TW111112221A patent/TW202241062A/zh unknown
- 2022-03-30 CN CN202210328906.0A patent/CN115149935A/zh active Pending
- 2022-03-31 KR KR1020220040149A patent/KR20220136270A/ko unknown
- 2022-03-31 US US17/709,744 patent/US11777499B2/en active Active
- 2022-03-31 DE DE102022203190.3A patent/DE102022203190A1/de active Pending
-
2023
- 2023-08-21 US US18/452,949 patent/US20240048143A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
GB2607419A (en) | 2022-12-07 |
TW202241062A (zh) | 2022-10-16 |
US20220321119A1 (en) | 2022-10-06 |
GB202204530D0 (en) | 2022-05-11 |
DE102022203190A1 (de) | 2022-10-06 |
KR20220136270A (ko) | 2022-10-07 |
GB2607419B (en) | 2024-05-01 |
US20240048143A1 (en) | 2024-02-08 |
US11777499B2 (en) | 2023-10-03 |
CN115149935A (zh) | 2022-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7271634B2 (ja) | キャリアアグリゲーション回路、高周波モジュール、および無線装置 | |
US7482868B2 (en) | Dual mode power amplifier | |
US9407215B2 (en) | Circuits and methods related to low-noise amplifiers having improved linearity | |
CN109088609B (zh) | 利用共享的共基极偏置的功率放大方法 | |
JP2022159156A (ja) | 無線周波数スイッチバイアシングトポロジー | |
US10951173B2 (en) | Circuits, devices and methods related to amplification with active gain bypass | |
US7863979B2 (en) | High efficiency power amplifier having embedded switching | |
JP5979160B2 (ja) | 増幅器 | |
WO2012013040A1 (zh) | Soicmos射频开关及包含该射频开关的射频发射前端模块 | |
CN109274358B (zh) | 一种soi cmos射频开关以及射频收发前端、移动终端 | |
US11025208B2 (en) | Switchless multi input stacked transistor amplifier tree structure | |
US20220255514A1 (en) | Parallel cascode amplifier for enhanced low-power mode efficiency | |
US8923782B1 (en) | Switching device with diode-biased field-effect transistor (FET) | |
US8598951B1 (en) | Linear multi-mode power amplifier for dynamic supply operation | |
WO2014008292A2 (en) | Systems and methods for providing high and low enable modes for controlling radio-frequency amplifiers | |
US11329615B2 (en) | Balanced amplifier arrangement for power control and improved deep back-off efficiency | |
US20230104495A1 (en) | Radio frequency switching time reducing circuit | |
JPH09181642A (ja) | 通信端末装置 | |
WO2014076797A1 (ja) | 可変出力増幅器 | |
JP2006081073A (ja) | 送受信回路 | |
JP2015082684A (ja) | 増幅回路 |