JP2022125445A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2022125445A
JP2022125445A JP2021023030A JP2021023030A JP2022125445A JP 2022125445 A JP2022125445 A JP 2022125445A JP 2021023030 A JP2021023030 A JP 2021023030A JP 2021023030 A JP2021023030 A JP 2021023030A JP 2022125445 A JP2022125445 A JP 2022125445A
Authority
JP
Japan
Prior art keywords
thin film
metal thin
semiconductor element
main body
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021023030A
Other languages
English (en)
Inventor
達哉 北川
Tatsuya Kitagawa
慎 上垣
Shin Uegaki
雅夫 秋吉
Masao Akiyoshi
公昭 樽谷
Kimiaki Taruya
大 吉井
Masaru Yoshii
和弘 多田
Kazuhiro Tada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021023030A priority Critical patent/JP2022125445A/ja
Priority to US17/388,179 priority patent/US20220262761A1/en
Priority to DE102021210033.3A priority patent/DE102021210033A1/de
Priority to CN202210104482.XA priority patent/CN114944373A/zh
Publication of JP2022125445A publication Critical patent/JP2022125445A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Figure 2022125445000001
【課題】はんだ濡れを抑制して多重点の形成を回避した半導体装置及びその製造方法を得ること。
【解決手段】板状に形成された本体部、本体部の一方の面における外周部に設けられた保護膜、及び本体部の一方の面における保護膜の内側に隣接して設けられた金属薄膜を有した半導体素子と、本体部とは反対側の金属薄膜の面に、はんだにより接合された金属部材と、半導体素子と金属部材とを封止するモールド樹脂とを備え、本体部とは反対側の金属薄膜の面における外周部の少なくとも一部は、金属薄膜の面から突出している突起部を有し、突起部の頂部よりも外周側にははんだが設けられていない。
【選択図】図３

Description

本願は、半導体装置及びその製造方法に関するものである。
半導体装置は、半導体素子がはんだにより金属などの導体部材と接合され、半導体素子と導体部材とがモールド樹脂によって封止されたものである。一般に、チップ状の半導体素子と導体部材との間に配置されたはんだを一時的に溶融することで、半導体素子と導体部材との間は相互に接合される。導体部材と接合される半導体素子の部分は、例えば、半導体素子の表面電極に設けられた金属薄膜である電極材料である。半導体素子の表面電極の外周部には絶縁性の保護膜が設けられる。保護膜は、表面電極の絶縁性を維持して、半導体素子の耐圧を担保する機能を有している。
このように、はんだ付けされた半導体素子の表面電極の外周部には、複数の異種材料（上述した構成では、はんだ、電極材料、及び保護膜）が相互に接触する多重点が存在する。多重点では、各材料が有した線膨張率の違いにより、半導体装置の使用時に局所的に大きな応力が作用する。局所的に大きな応力が作用した場合、接合部分の剥離または破損が発生することがある。そのため、発生する応力を緩和する目的で、はんだの裾広がり形状（いわゆるフェレット形状）を制御する技術が開示されている（例えば特許文献１参照）。
導体部材と半導体素子とがはんだにより接合された半導体装置において、導体部材の金属膜の第１領域にレーザを照射することで、第１領域と第１領域に近接した第３領域のはんだ濡れ性が低下する。はんだ濡れ性が低下する領域を導体部材に形成することで、半導体素子側のはんだのフェレット形状が制御される。そのため、導体部材の金属膜上にはんだが濡れ広がって、半導体素子側に９０度以上のフェレット角度が形成されることを抑制することができる。
特開２０１９－２１２８０８号公報
上記特許文献１においては、多重点において半導体素子表面のはんだのフェレット形状を制御することができるので、多重点での応力を緩和することができる。しかしながら、半導体素子側のフェレット形状を制御するために半導体素子に対向した導電部材にはんだ濡れ性が低下する領域を設けているので、導電部材またははんだの位置がずれることにより、半導体素子側のフェレット形状を十分に制御できず、満足する応力緩和効果が得られないという課題があった。また、半導体素子外周部の多重点そのものは残されているので、応力緩和の効果を十分に得ることができないという課題があった。
そこで、本願は、はんだ濡れを抑制して多重点の形成を回避した半導体装置及びその製造方法を得ることを目的としている。
本願に開示される半導体装置は、板状に形成された本体部、本体部の一方の面における外周部に設けられた保護膜、及び本体部の一方の面における保護膜の内側に隣接して設けられた金属薄膜を有した半導体素子と、本体部とは反対側の金属薄膜の面に、はんだにより接合された金属部材と、半導体素子と金属部材とを封止するモールド樹脂とを備え、本体部とは反対側の金属薄膜の面における外周部の少なくとも一部は、金属薄膜の面から突出している突起部を有し、突起部の頂部よりも外周側にははんだが設けられていないものである。
本願に開示される半導体装置の製造方法は、板状に形成された本体部、本体部の一方の面における外周部に設けられた保護膜、及び本体部の一方の面における保護膜の内側に隣接して設けられた金属薄膜を有した半導体素子と、半導体素子と外部とを接続する金属部材と、半導体素子と金属部材とを封止するモールド樹脂とを用意する部材用意工程と、本体部とは反対側の金属薄膜の面における外周部の少なくとも一部に、金属薄膜の面から突出している突起部を形成する突起部形成工程と、突起部の頂部よりも内側の金属薄膜の面に、はんだを介して金属部材を接合するはんだ付け工程と、半導体素子と金属部材とをモールド樹脂で封止する封止工程とを備えたものである。
本願に開示される半導体装置によれば、本体部、本体部の一方の面における外周部に設けられた保護膜、及び本体部の一方の面における保護膜の内側に隣接して設けられた金属薄膜を有した半導体素子と金属部材とははんだにより接合され、本体部とは反対側の金属薄膜の面における外周部の少なくとも一部は、金属薄膜の面から突出している突起部を有し、突起部の頂部よりも外周側にははんだが設けられていないため、突起部の頂部よりも外周側にははんだの濡れ広がりが抑制されるので、発熱に起因して大きな応力が発生しやすい多重点の形成を回避することができる。
本願に開示される半導体装置の製造方法によれば、板状に形成された本体部、本体部の一方の面における外周部に設けられた保護膜、及び本体部の一方の面における保護膜の内側に隣接して設けられた金属薄膜を有した半導体素子と、半導体素子と外部とを接続する金属部材と、半導体素子と金属部材とを封止するモールド樹脂とを用意する部材用意工程と、本体部とは反対側の金属薄膜の面における外周部の少なくとも一部に、金属薄膜の面から突出している突起部を形成する突起部形成工程と、突起部の頂部よりも内側の金属薄膜の面に、はんだにより金属部材を接合するはんだ付け工程と、半導体素子と金属部材とモールド樹脂で封止する封止工程と、を備えたため、半導体装置は突起部の頂部よりも外周側にははんだが設けられていないので、突起部の頂部よりも外周側にははんだの濡れ広がりが抑制され、発熱に起因して大きな応力が発生しやすい多重点の形成を回避することができる。
実施の形態１に係る半導体装置の概略を示す断面図である。 実施の形態１に係る半導体装置の半導体素子の概略を示す平面図である。 実施の形態１に係る半導体装置の要部を示す断面図である。 実施の形態１に係る半導体装置の別の半導体素子の概略を示す平面図である。 比較例に係る半導体装置の要部を示す断面図である。 実施の形態１に係る半導体装置の製造工程を示す図である。 実施例に係る半導体装置の評価結果を示す図である。 実施例に係る半導体装置の評価結果の要部を示す断面図である。
以下、本願の実施の形態による半導体装置及びその製造方法を図に基づいて説明する。なお、各図において同一、または相当部材、部位については同一符号を付して説明する。また、説明を明確にするため、図面は適宜、簡略化している。
実施の形態１．
図１は実施の形態１に係る半導体装置１０の概略を示す断面図、図２は半導体装置１０の半導体素子１１の概略を示す平面図、図３は半導体装置１０の要部を示す断面図、図４は半導体装置１０の別の半導体素子１１の概略を示す平面図、図５は比較例に係る半導体装置１００の要部を示す断面図、図６は半導体装置１０の製造工程を示す図である。半導体装置１０は電力制御用半導体素子などの半導体素子１１が搭載された装置で、電力変換を行う装置などに用いられる。
＜半導体装置１０＞
半導体装置１０は、半導体素子１１、金属部材１２、ヒートスプレッダ１６、半導体素子１１と金属部材１２とを接合するはんだ１３、半導体素子１１とヒートスプレッダ１６とを接合する接合層１５、及びモールド樹脂１４を備える。半導体素子１１は、図２に示すように、板状に形成された本体部１１ａ、本体部１１ａの一方の面における外周部に設けられた保護膜１１ｂ、及び本体部１１ａの一方の面における保護膜１１ｂの内側に隣接して設けられた金属薄膜１１ｃを有する。金属薄膜１１ｃの外周部には、突起部２０が設けられる。突起部２０の詳細は後述する。金属部材１２は、図３に示すように、本体部１１ａとは反対側の金属薄膜１１ｃの面に、はんだ１３により電気的に接合される。ヒートスプレッダ１６は、図１に示すように、本体部１１ａの他方の面に接合層１５を介して接合される。モールド樹脂１４は、半導体素子１１と金属部材１２とを封止する。モールド樹脂１４には、例えば、熱硬化性樹脂であるエポキシ樹脂が用いられるが、これに限るものではない。
半導体素子１１には、ＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの電力制御用半導体素子、もしくは還流ダイオードなどが用いられる。半導体素子１１は、炭化ケイ素、シリコン、もしくは窒化ガリウムなどの材料からなる半導体基板に形成される。本実施の形態では、一つの半導体素子１１を設けた構成を示しているがこれに限るものではなく、半導体装置１０は複数種の半導体素子１１を複数備えて構成されていても構わない。また、本実施の形態では、半導体素子１１は矩形状に形成されているが、半導体素子１１の形状は矩形状に限るものではない。
半導体素子１１は、本体部１１ａの一方の面に表面電極、及び本体部１１ａの他方の面に裏面電極を備える。これらの電極は、図では省略している。表面電極に枠状に設けられた保護膜１１ｂは、絶縁性の保護層である。保護膜１１ｂは、例えば、樹脂材料であるポリイミドで形成される。保護膜１１ｂは、表面電極の絶縁性を維持して、半導体素子１１の耐圧を担保する機能を有している。
金属薄膜１１ｃは、例えば、ニッケル（Ｎｉ）を主成分とするめっき膜である。金属薄膜１１ｃはめっき膜に限るものではなく、蒸着により形成された金属薄膜であっても構わない。金属薄膜１１ｃがめっき膜である場合、はんだの濡れ性を向上させることができる。また金属薄膜１１ｃの部分の耐腐食性を向上させることができる。また、めっき膜は複数の層を有していても構わない。複数の層は、例えば、ニッケルを主成分とするめっき膜の層と金（Ａｕ）からなるめっき層である。めっき膜が複数の層を有している場合、はんだの濡れ性をさらに向上させると共に、金属薄膜１１ｃの部分の耐腐食性をさらに向上させることができる。
ヒートスプレッダ１６は、熱伝導性に優れると共に、電気伝導性を備えた銅またはアルミニウム等の金属から作製される。ヒートスプレッダ１６と半導体素子１１とは、接合層１５を介して電気的かつ熱的に接合される。接合層１５は高熱伝導で低電気抵抗な特性を備えた材料で、例えば銀を主成分としたペースト材またははんだである。接合層１５は、半導体素子１１で発生した熱を効果的にヒートスプレッダ１６へ伝達する。そのため、半導体素子１１で生じた熱はヒートスプレッダ１６介して外部に拡散されるので、半導体素子１１は効果的に冷却される。
＜比較例＞
本願の要部である突起部２０の説明に先立ち、図５を用いて比較例について説明する。図５は、図１の破線で囲まれた部分と同等の位置を拡大して示した半導体装置１００の要部を示す断面図である。半導体素子１１０は、本体部１１０ａの外周部に設けられた保護膜１１０ｂ、及び保護膜１１０ｂの内側に隣接して設けられた金属薄膜１１０ｃを有する。金属部材１２０は、金属薄膜１１０ｃにはんだ１３０により電気的に接合される。モールド樹脂１４０は、半導体素子１１０と金属部材１２０とを封止する。
はんだ１３０の金属薄膜１１０ｃの側の外周部は、金属薄膜１１０ｃの端部に加えて、保護膜１１０ｂの内側と接している。この箇所は、複数の材料が相互に接する多重点Ａとなる。多重点Ａは、各材料が有した線膨張率の違いにより、半導体装置１００が動作時に発熱した場合には大きな応力が発生しやすい箇所である。多重点Ａに大きな応力が発生した場合、応力が金属薄膜１１０ｃと保護膜１１０ｂの界面を伝わることで、半導体素子１１０の本体部１１０ａの表面電極（図示せず）の破損を引き起こし、半導体装置１００の動作不良につながることがある。
＜突起部２０＞
本願の要部である突起部２０について図３を用いて説明する。図３は、図１の破線で囲まれた部分を拡大して示した半導体装置１０の要部を示す断面図である。本体部１１ａとは反対側の金属薄膜１１ｃの面における外周部の少なくとも一部は、金属薄膜１１ｃの面から突出している突起部２０を有し、突起部２０の頂部よりも外周側にははんだ１３が設けられていない。金属薄膜１１ｃの突起部２０の表面の酸化膜の厚みは、突起部２０よりも内側の金属薄膜１１ｃの部分の表面の酸化膜の厚みよりも厚い。突起部２０よりも外周側の突起部２０の底部の部分の金属薄膜１１ｃの厚みは、突起部２０よりも内側の金属薄膜１１ｃの厚みよりも小さい。突起部２０は、図２に示すように、金属薄膜１１ｃの外周部と金属薄膜１１ｃの一点鎖線で囲まれた部分の間に形成される。金属薄膜１１ｃの外周部において、突起部２０は全周に亘って形成されている。
突起部２０は、後述するレーザ光の照射による突起部形成工程において、粗面化かつ酸化された金属薄膜１１ｃの領域である。そのため、突起部２０の頂部よりも外周側には、はんだ１３の濡れ広がりが抑制される。突起部２０の頂部よりも内周側で、金属部材１２と金属薄膜１１ｃとははんだ１３により接合される。このように構成することで、発熱に起因して大きな応力が発生しやすい多重点の形成を回避することができる。多重点の形成が回避されるので、表面電極の損傷を抑制することができる。半導体装置１０の動作時に発熱に起因した応力がはんだ１３の金属薄膜１１０ｃの側の外周部に発生しても、はんだ１３と保護膜１１ｂは接していないので保護膜１１ｂに応力は伝わりにくいため、表面電極の破損を回避することができる。図３では突起部２０は複数設けられているが、突起部２０ははんだ１３の濡れ広がりを抑制したい箇所にのみ形成されていても構わない。
金属薄膜１１ｃの突起部２０の表面の酸化膜の厚みが突起部２０よりも内側の金属薄膜１１ｃの部分の表面の酸化膜の厚みよりも厚い場合、後述するはんだ付け工程を経ても十分に突起部２０に酸化膜が設けられているので、突起部２０よりも外周側へのはんだ１３の濡れ広がりを確実に抑制することができる。突起部２０よりも外周側の突起部２０の底部の部分の金属薄膜１１ｃの厚みが突起部２０よりも内側の金属薄膜１１ｃの厚みよりも小さい場合、突起部２０を形成した領域においても金属薄膜１１ｃが設けられており表面電極が露出することがないので、露出による表面電極の損傷を抑制することができる。
本実施の形態では、突起部２０は金属薄膜１１ｃの外周部において全周に亘って形成されている。突起部２０を金属薄膜１１ｃの外周部に形成する領域は外周部の全周に限るものではなく、外周部の必要部位にのみ突起部２０を設けても構わない。例えば半導体素子１１が矩形板状である場合、図４に示すように、突起部２０は金属薄膜１１ｃの外周部の一点鎖線で囲まれた角部に形成されていても構わない。金属薄膜１１ｃの外周部に角部がある場合は、発熱に起因した応力は角部に発生しやすい。そのため、角部に突起部２０を形成することで、角部においての応力による表面電極の損傷を抑制することができる。また、必要部位にのみ突起部２０を形成するので、半導体装置１０の生産性を向上させることができる。
なお、突起部２０を形成することにより、金属薄膜１１ｃとはんだ１３の接合部分であるはんだ接合面積が、図５に示した比較例の半導体装置１００に比べて減少することになる。はんだ接合面積の減少することで、電気抵抗の上昇が懸念される。しかしながら、この電気抵抗の上昇に対しては、予め金属薄膜の面積を広げる等の対策により対処は可能であるため、半導体装置１０の動作に支障は生じない。
＜半導体装置１０の製造方法＞
半導体装置１０の製造方法について、図６を用いて説明する。半導体装置１０の製造方法は、部材用意工程（Ｓ１１）、突起部形成工程（Ｓ１２）、はんだ付け工程（Ｓ１３）、及び封止工程（Ｓ１４）を備える。
部材用意工程は、板状に形成された本体部１１ａ、本体部１１ａの一方の面における外周部に設けられた保護膜１１ｂ、及び本体部１１ａの一方の面における保護膜１１ｂの内側に隣接して設けられた金属薄膜１１ｃを有した半導体素子１１と、半導体素子１１と外部とを接続する金属部材１２と、半導体素子１１と金属部材１２とを封止するモールド樹脂１４とを用意する工程である。
突起部形成工程は、本体部１１ａとは反対側の金属薄膜１１ｃの面における外周部の少なくとも一部に、金属薄膜１１ｃの面から突出している突起部２０を形成する工程である。突起部２０を形成する金属薄膜１１ｃ外周部の領域は、外周部の全周でも外周部の必要部位であっても構わない。突起部形成工程では、金属薄膜１１ｃの突起部２０を形成する部分の金属薄膜１１ｃの面にレーザ光を照射し、レーザ光の照射部を窪ませ、窪ませられた金属薄膜１１ｃの部材によってレーザ光の照射部よりも少なくとも内側に突起部２０を形成する。本実施の形態ではレーザ光の照射による突起部形成工程について説明するが、突起部の形成はレーザ光の照射に限るものではなく、例えばウエットエッチングにより突起部２０を形成しても構わない。レーザ光の照射により突起部２０を形成する場合、容易に突起部２０を形成することができるので、半導体装置１０の生産性を向上させることができる。
突起部形成工程におけるレーザ照射は、半導体素子１１の単体で行ってもよく、半導体素子１１がヒートスプレッダ１６に接合された状態で行っても構わない。照射するレーザはパルスレーザが好ましいが、連続波（ＣＷ：ｃｏｎｔｉｎｕｏｕｓ ｗａｖｅ）レーザを用いても構わない。パルスレーザを用いた場合、照射した箇所の熱に起因したダメージが抑えられるため、表面電極及びその他の部材へのダメージを抑制することできる。パルスレーザを用いた場合のパルス幅は、レーザの照射による熱の影響を最小限に抑えるために、できるだけ短い方が好ましい。具体的には、パルス幅は１０ｎｓ以下であることが好ましい。さらには、１ｐｓ（ピコ秒）もしくは１ｆｓ（フェムト秒）が好ましい。なお、パルス幅が小さくなるにつれて照射設備のコストが格段に高くなるため、生産性を考慮した場合、１０ｎｓ程度のパルス幅が利用しやすい。
パルスレーザを用いた場合の波長は特に限定されないが、例えば、２００～１５００ｎｍの範囲内が好ましい。短波長（２００～３５５ｎｍ）であれば金属材料への吸収率が高く、加工精度を向上させることができるが、照射設備のコストは上昇する。この範囲よりもさらに長波長側では金属材料の加工には向いていない。１０６４ｎｍは基本波長と呼ばれ、汎用性が高く工業的に普及している波長である。そのため、波長は５００～１１００ｎｍの範囲内がより好ましい。
パルスレーザを用いた場合の平均出力も特に限定されないが、例えば、０．１～１００Ｗ程度が好ましい。レーザ溶接などで使用するレーザには数１０００Ｗ程度の高出力のレーザが用いられるが、金属薄膜の表面のみに突起部を形成するには、そのような高出力のレーザを用いる必要はない。平均出力がこの範囲よりも小さくなると、突起部を形成できなくなる。２０Ｗ程度が一般的に普及しているレーザの出力である。そのため、平均出力は１～２０Ｗ程度がより好ましい
パルスレーザを用いた場合の単位面積あたりに照射するエネルギー密度は、８０Ｊ／ｃｍ２以下が好ましい。エネルギー密度が８０Ｊ／ｃｍ２よりも大きい場合、供給するエネルギーが過多になり、照射されたレーザのエネルギーが金属薄膜１１ｃを透過して下地の表面電極の劣化、変質、及び破損を引き起こすことになる。そのため、エネルギー密度は８０Ｊ／ｃｍ２以下が好ましい。
突起部２０を金属薄膜１１ｃの外周部の全周に形成する場合は、金属薄膜１１ｃの外周に沿ってレーザを帯状に照射する。突起部２０を金属薄膜１１ｃの外周部の角部に形成する場合は、金属薄膜１１ｃの外周部の角部にのみレーザを照射する。突起部２０は、レーザを照射した箇所にのみ形成される。また、レーザを照射した箇所の酸化膜の厚みは、レーザを照射していない箇所の酸化膜の厚みよりも厚くなる。そのため、突起部２０の表面の酸化膜の厚みは、突起部２０よりも内側の金属薄膜１１ｃの部分の表面の酸化膜の厚みよりも厚い。突起部２０が形成されることで、突起部２０の頂部よりも外周側にははんだ１３の濡れ広がりが抑制される。また、突起部２０の表面が酸化していることで、突起部２０よりも外周側には、はんだ１３の濡れ広がりがさらに抑制される。突起部２０の頂部よりも内周側で、金属部材１２と金属薄膜１１ｃとははんだ１３を介して接合されるので、発熱に起因した大きな応力が発生しやすい多重点の形成を回避することができる。なお、酸化膜の厚みは、酸化膜に対するＳＥＭ－ＥＤＸの元素分析により酸素の存在率を算出することで確認することができる。
はんだ付け工程は、突起部２０よりも内側の金属薄膜１１ｃの面に、はんだ１３により金属部材１２を接合する工程である。本実施形態では、はんだ付け工程は半導体素子１１がヒートスプレッダ１６に接合された状態で行われる。突起部形成工程におけるレーザ照射を半導体素子１１の単体で行った場合、半導体素子１１をヒートスプレッダ１６に接合した後にはんだ付け工程が行われる。使用するはんだ１３は特に限定されないが、例えばはんだ箔を用いることができる。金属部材１２は、例えば外部と接続されるリードフレームを用いることができる。
半導体素子１１の金属薄膜１１ｃの上に、金属薄膜１１ｃの領域に収まる予め定めた大きさのはんだ箔を配置する。その後、はんだ箔の上に金属部材１２を積層する。積層した状態でリフローを実施する。リフローにより、はんだ１３を介して半導体素子１１と金属部材１２とが接合される。突起部２０よりも外周側にははんだ１３の濡れ広がりが抑制されるため、突起部２０よりも内側においてはんだ１３は濡れた状態となり、半導体素子１１と金属部材１２とが接合される。
はんだ付け工程は、水素雰囲気下の減圧リフローで実施しても構わない。水素雰囲気下の減圧リフローでは、半導体素子１１の金属薄膜１１ｃ及び金属部材１２の表面に形成された自然酸化膜の一部を還元により除去することができる。自然酸化膜ははんだ付けに不要な膜である。そのため、自然酸化膜を除去することで、はんだ付け性は安定する。また、フラックスレスはんだの使用が可能となる。リフロー時の減圧により、はんだ内部のボイドを抑制することもできる。なお、水素雰囲気下の減圧リフローで実施した場合、突起部２０の表面の酸化膜も除去されることになるが、突起部２０の表面の酸化膜の厚みは突起部２０よりも内側の金属薄膜１１ｃの部分の表面の酸化膜の厚みよりも厚いため、突起部２０の表面の酸化膜の全てを除去することなく残すことは可能である。突起部２０の表面の酸化膜を残すことで、突起部２０よりも外周側のはんだ１３の濡れ広がりはさらに抑制される。
封止工程は、半導体素子１１と金属部材１２とをモールド樹脂１４で封止する工程である。金属部材１２が外部と直接接続される場合、金属部材１２の一部を露出させて半導体素子１１と金属部材１２とを封止する。金属部材１２と外部とがワイヤなどの他の部材を介して接続される場合、半導体素子１１と金属部材１２とは全てが覆われるように封止される。封止工程に先立ち、必要に応じて半導体素子１１の表面とアウターリードとをワイヤで電気的に接続するワイヤーボンディングが行われる。金属薄膜１１ｃの外周部に突起部２０が形成されているため、突起部２０の部分において、突起部２０とモールド樹脂１４との密着性がアンカー（投錨）効果によって向上する。
以上のように、実施の形態１による半導体装置１０において、本体部１１ａ、本体部１１ａの一方の面における外周部に設けられた保護膜１１ｂ、及び本体部１１ａの一方の面における保護膜１１ｂの内側に隣接して設けられた金属薄膜１１ｃを有した半導体素子１１と金属部材１２とははんだ１３を介して接合され、本体部１１ａとは反対側の金属薄膜１１ｃの面における外周部の少なくとも一部は、金属薄膜１１ｃの面から突出している突起部２０を有し、突起部２０の頂部よりも外周側にははんだ１３が設けられていないため、突起部２０の頂部よりも外周側にははんだ１３の濡れ広がりが抑制されるので、発熱に起因して大きな応力が発生しやすい多重点の形成を回避することができる。
金属薄膜１１ｃの突起部２０の表面の酸化膜の厚みが突起部２０よりも内側の金属薄膜１１ｃの部分の表面の酸化膜の厚みよりも厚い場合、十分に突起部２０に酸化膜が設けられているので、突起部２０の頂部よりも外周側へのはんだ１３の濡れ広がりをさらに抑制することができる。突起部２０よりも外周側の突起部２０の底部の部分の金属薄膜１１ｃの厚みが突起部２０よりも内側の金属薄膜１１ｃの厚みよりも小さい場合、突起部２０を形成した領域において表面電極が露出することがないので、露出による表面電極の損傷を抑制することができる。
金属薄膜１１ｃがめっき膜である場合、はんだ１３の濡れ性を向上させることができ、金属薄膜１１ｃの部分の耐腐食性を向上させることができる。めっき膜が複数の層を有している場合、はんだの濡れ性をさらに向上させると共に、金属薄膜１１ｃの部分の耐腐食性をさらに向上させることができる。突起部２０が金属薄膜１１ｃの外周部において全周に亘って形成されている場合、金属薄膜１１ｃの外周部の全周において多重点の形成を回避することができる。半導体素子１１が矩形板状であり、突起部２０が金属薄膜１１ｃの外周部の発熱に起因した応力が発生しやすい角部に形成されている場合、必要部位にのみ突起部２０を形成するので半導体装置１０の生産性を向上させることができる。
実施の形態１による半導体装置１０の製造方法において、板状に形成された本体部１１ａ、本体部１１ａの一方の面における外周部に設けられた保護膜１１ｂ、及び本体部１１ａの一方の面における保護膜１１ｂの内側に隣接して設けられた金属薄膜１１ｃを有した半導体素子１１と、半導体素子１１と外部とを接続する金属部材１２と、半導体素子１１と金属部材１２とを封止するモールド樹脂１４とを用意する部材用意工程と、本体部１１ａとは反対側の金属薄膜１１ｃの面における外周部の少なくとも一部に、金属薄膜１１ｃの面から突出している突起部２０を形成する突起部形成工程と、突起部２０の頂部よりも内側の金属薄膜１１ｃの面に、はんだ１３を介して金属部材１２を接合するはんだ付け工程と、半導体素子１１と金属部材１２とモールド樹脂１４で封止する封止工程と、を備えたため、半導体装置１０は突起部２０の頂部よりも外周側にははんだ１３が設けられていないので、突起部２０の頂部よりも外周側にははんだ１３の濡れ広がりが抑制され、発熱に起因して大きな応力が発生しやすい多重点の形成を回避することができる。
突起部形成工程では、金属薄膜１１ｃの面にレーザ光を照射し、レーザ光の照射部を窪ませ、窪ませられた金属薄膜１１ｃの部材によってレーザ光の照射部よりも内側に突起部２０を形成する場合、容易に突起部２０を形成することができるので、半導体装置１０の生産性を向上させることができる。また、レーザ光の照射強度は、エネルギー密度が８０Ｊ／ｃｍ２以下である場合、照射されたレーザのエネルギーが金属薄膜１１ｃを透過して下地の表面電極の劣化、変質、及び破損を引き起こすことを抑制することができる。
以下、実施例及び比較例により本願の詳細を具体的に説明するが、本願はこれらに限定されるものではない。図７は実施例に係る半導体装置１０の評価結果を示す図、図８は実施例に係る半導体装置１０の評価結果の要部を示す断面図である。評価は、はんだ濡れ抑制、半導体素子ダメージ、電気特性の３つの項目で行った。
＜評価サンプル＞
後述する評価に用いた半導体素子１１について説明する。半導体素子１１は銅製のヒートスプレッダ１６に接合されている。半導体素子１１はＩＧＢＴである。半導体素子１１の表面の金属薄膜１１ｃはニッケルを主成分とするめっき膜で、めっき膜の厚みは５μｍ程度である。金属薄膜１１ｃの外周部には、ポリイミドを主成分とする保護膜１１ｂが枠状に形成されている。
突起部２０の形成工程について説明する。半導体素子１１の金属薄膜１１ｃの表面にパルスレーザを照射することにより、金属薄膜１１ｃの成分を溶融及び蒸発させて突起部２０を形成した。パルスレーザ照射には、オムロン（株）製のＭＸ－Ｚ２０００Ｈ（波長１０６２ｎｍ）を用いた。照射するパルスレーザのエネルギー密度が１．０～１００Ｊ／ｃｍ２の範囲になるように、照射装置の周波数及び速度を調整した。用いたエネルギー密度の値は１１種類であるため、１１の異なる評価サンプルを得た。突起部２０を形成した半導体素子１１を用いて以下の評価を実施し、図７に評価結果をまとめた。なお、評価は実施の形態で説明した比較例についても行った。図７における比較例の評価結果は、エネルギー密度の値が０の欄に記載した。
＜はんだ濡れ抑制＞
はんだ濡れ抑制の評価について説明する。１１種の半導体素子１１の金属薄膜１１ｃ及び比較例の半導体素子１１０の金属薄膜１１０ｃの表面に予め定めた量のフラックスを滴下し、その上にはんだ箔（Ｓｎ－０．７５Ｃｕ；千住金属工業製Ｍ２０）を配置した。その後、２６０℃ではんだ箔を溶融させた。室温に戻してはんだを凝固させ、はんだ濡れ性評価用サンプルを得た。得られた各サンプルを顕微鏡で観察し、はんだ濡れ性を評価した。
評価において、はんだ１３が突起部２０の頂部までで止っているサンプルを〇とした。突起部２０の頂部を通り越して保護膜１１ｂまで達しているサンプルを×とした。エネルギー密度が５Ｊ／ｃｍ２以下の場合、はんだ濡れ性を抑制するために十分な突起部２０が形成されず、はんだ１３はレーザを照射した領域ではじかれなかった。しかしながら、このエネルギー密度のレーザを繰り返し照射することではんだの濡れ性を改善できることが見込まれる結果を得たため、５Ｊ／ｃｍ２以下の評価結果は△とした。エネルギー密度が１０Ｊ／ｃｍ２以上の場合、突起部２０が形成され、突起部２０の頂部よりも外周側のはんだの濡れ性は抑制された。図８は、はんだ１３のはじき効果が確認されたサンプルの断面ＳＥＭ写真である。はんだ１３の外周部が、突起部２０の頂部で止められていることが確認できる。比較例については突起部２０が形成されていないため、評価結果は×となった。
＜半導体素子ダメージ＞
半導体素子ダメージの評価について説明する。１１種の半導体素子１１の断面を電子顕微鏡で観察することにより、レーザの照射による半導体素子ダメージを評価した。半導体素子ダメージは、レーザを照射した箇所における金属薄膜１１ｃの有無で判断した。評価において、突起部２０に隣接して窪ませられた金属薄膜１１ｃの部分（以下、凹部２１と称す）の底が、金属薄膜１１ｃに貫通していないサンプルを〇とした。凹部２１の底が金属薄膜１１ｃに貫通し、表面電極に達しているサンプルは×とした。図８において、凹部２１の底は金属薄膜１１ｃに貫通していない。レーザ照射により凹部２１の底が金属薄膜１１ｃに貫通して表面電極にダメージが生じると、後述する電気特性、及びその他の半導体素子の特性を損なう場合がある。半導体素子１１の表面へのレーザ照射において、表面電極にダメージを与えないことが重要である。エネルギー密度が低い場合、はんだ濡れ性の評価結果とは逆に、半導体素子ダメージは確認されなかった。一方、エネルギー密度を８５Ｊ／ｃｍ２以上にすると、凹部２１の底が金属薄膜１１ｃを貫通し表面電極まで達していることが確認された。比較例についてはレーザを照射していないため、評価結果は〇となった。
＜電気特性＞
電気特性の評価について説明する。１１種の半導体素子１１及び比較例の半導体素子１１０について、電気特性の評価が可能な形態に実装、及び配線を実施し、絶縁性（リーク電流）評価用のサンプルを作製した。絶縁性評価用サンプルのコレクタ、エミッタ間に電圧を印加した評価において、リーク電流が確認されなかったサンプルを〇とした。リーク電流が確認されたサンプルは×とした。レーザ照射により表面電極が損傷することで絶縁性が破壊され、リーク電流が生じる。上述した半導体素子ダメージがあっても、電気特性が維持できているサンプルもあった。このようなサンプルは、若干の半導体素子ダメージがあっても絶縁性が維持できており、製品として裕度があったものと考えられる。エネルギー密度が８５Ｊ／ｃｍ２以上ではレーザにより表面電極が大きく損傷したため、リーク電流が確認された。比較例についてはレーザを照射していないため、評価結果は〇となった。
評価結果をまとめた図７より、半導体素子１１に照射するレーザのエネルギー密度は１～８０Ｊ／ｃｍ２以下が好ましく、１０～８０Ｊ／ｃｍ２以下がより好ましいことが確認された。レーザのエネルギー密度をこの範囲に設定することで、半導体装置１０は、はんだ濡れ抑制、半導体素子ダメージ、及び電気特性について良好な結果を得ることができる。
また本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１０ 半導体装置、１１ 半導体素子、１１ａ 本体部、１１ｂ 保護膜、１１ｃ 金属薄膜、１２ 金属部材、１３ はんだ、１４ モールド樹脂、１５ 接合層、１６ ヒートスプレッダ、２０ 突起部、２１ 凹部、１００ 半導体装置、１１０ 半導体素子、１１０ａ 本体部、１１０ｂ 保護膜、１１０ｃ 金属薄膜、１２０ 金属部材、１３０ はんだ、１４０ モールド樹脂、Ａ 多重点
本願に開示される半導体装置は、板状に形成された本体部、本体部の一方の面における外周部に設けられた保護膜、及び本体部の一方の面における保護膜の内側に隣接して設けられた金属薄膜を有した半導体素子と、本体部とは反対側の金属薄膜の面に、はんだにより接合された金属部材と、半導体素子と金属部材とを封止するモールド樹脂とを備え、本体部とは反対側の金属薄膜の面における外周部の少なくとも一部は、金属薄膜の面から突出している突起部を有し、突起部の頂部よりも外周側にははんだが設けられておらず、突起部は、はんだが設けられた、本体部とは反対側の金属薄膜の平面部分の位置よりも金属薄膜の平面部分の法線方向に突出し、金属薄膜の突起部の表面の酸化膜の厚みは、突起部よりも内側の金属薄膜の部分の表面の酸化膜の厚みよりも厚いものである。
本願に開示される半導体装置の製造方法は、板状に形成された本体部、本体部の一方の面における外周部に設けられた保護膜、及び本体部の一方の面における保護膜の内側に隣接して設けられた金属薄膜を有した半導体素子と、半導体素子と外部とを接続する金属部材と、半導体素子と金属部材とを封止するモールド樹脂とを用意する部材用意工程と、本体部とは反対側の金属薄膜の面における外周部の少なくとも一部に、金属薄膜の面から突出している突起部を形成する突起部形成工程と、突起部の頂部よりも内側の金属薄膜の面に、はんだを介して金属部材を接合するはんだ付け工程と、半導体素子と金属部材とをモールド樹脂で封止する封止工程とを備え、突起部は、はんだが設けられた、本体部とは反対側の金属薄膜の平面部分の位置よりも金属薄膜の平面部分の法線方向に突出し、金属薄膜の突起部の表面の酸化膜の厚みは、突起部よりも内側の金属薄膜の部分の表面の酸化膜の厚みよりも厚い。


Claims (10)

  1. 板状に形成された本体部、前記本体部の一方の面における外周部に設けられた保護膜、及び前記本体部の一方の面における前記保護膜の内側に隣接して設けられた金属薄膜を有した半導体素子と、
    前記本体部とは反対側の前記金属薄膜の面に、はんだにより接合された金属部材と、
    前記半導体素子と前記金属部材とを封止するモールド樹脂と、を備え、
    前記本体部とは反対側の前記金属薄膜の面における外周部の少なくとも一部は、前記金属薄膜の面から突出している突起部を有し、前記突起部の頂部よりも外周側にははんだが設けられていない半導体装置。
  2. 前記金属薄膜の前記突起部の表面の酸化膜の厚みは、前記突起部よりも内側の前記金属薄膜の部分の表面の酸化膜の厚みよりも厚い請求項１に記載の半導体装置。
  3. 前記突起部よりも外周側の前記突起部の底部の部分の前記金属薄膜の厚みは、前記突起部よりも内側の前記金属薄膜の厚みよりも小さい請求項１又は２に記載の半導体装置。
  4. 前記金属薄膜は、めっき膜である請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記めっき膜が、複数の層を有している請求項４に記載の半導体装置。
  6. 前記突起部は、前記金属薄膜の外周部において全周亘って形成されている請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記半導体素子は矩形板状であり、
    前記突起部は、前記金属薄膜の外周部の角部に形成されている請求項１から５のいずれか１項に記載の半導体装置。
  8. 板状に形成された本体部、前記本体部の一方の面における外周部に設けられた保護膜、及び前記本体部の一方の面における前記保護膜の内側に隣接して設けられた金属薄膜を有した半導体素子と、前記半導体素子と外部とを接続する金属部材と、前記半導体素子と前記金属部材とを封止するモールド樹脂と、を用意する部材用意工程と、
    前記本体部とは反対側の前記金属薄膜の面における外周部の少なくとも一部に、前記金属薄膜の面から突出している突起部を形成する突起部形成工程と、
    前記突起部の頂部よりも内側の前記金属薄膜の面に、はんだにより前記金属部材を接合するはんだ付け工程と、
    前記半導体素子と前記金属部材とを前記モールド樹脂で封止する封止工程と、を備えた半導体装置の製造方法。
  9. 前記突起部形成工程では、前記金属薄膜の面にレーザ光を照射し、前記レーザ光の照射部を窪ませ、窪ませられた前記金属薄膜の部材によって前記レーザ光の照射部よりも内側に前記突起部を形成する請求項８に記載の半導体装置の製造方法。
  10. 前記レーザ光の照射強度は、エネルギー密度が８０Ｊ／ｃｍ２以下である請求項９に記載の半導体装置の製造方法。
JP2021023030A 2021-02-17 2021-02-17 半導体装置及びその製造方法 Pending JP2022125445A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021023030A JP2022125445A (ja) 2021-02-17 2021-02-17 半導体装置及びその製造方法
US17/388,179 US20220262761A1 (en) 2021-02-17 2021-07-29 Semiconductor device and manufacturing method therefor
DE102021210033.3A DE102021210033A1 (de) 2021-02-17 2021-09-10 Halbleiterbauelement und herstellungsverfahren dafür
CN202210104482.XA CN114944373A (zh) 2021-02-17 2022-01-28 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021023030A JP2022125445A (ja) 2021-02-17 2021-02-17 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2022125445A true JP2022125445A (ja) 2022-08-29

Family

ID=82610618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021023030A Pending JP2022125445A (ja) 2021-02-17 2021-02-17 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US20220262761A1 (ja)
JP (1) JP2022125445A (ja)
CN (1) CN114944373A (ja)
DE (1) DE102021210033A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243890A (ja) * 2011-05-18 2012-12-10 Denso Corp 半導体装置およびその製造方法
JP2018067623A (ja) * 2016-10-19 2018-04-26 トヨタ自動車株式会社 半導体装置
JP2019201160A (ja) * 2018-05-18 2019-11-21 株式会社デンソー 半導体装置
JP2020198388A (ja) * 2019-06-04 2020-12-10 株式会社デンソー 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016757A (ja) * 2011-07-06 2013-01-24 Hitachi Chem Co Ltd 半導体素子搭載用部材、半導体素子搭載基板、及び半導体装置
JP6071613B2 (ja) * 2013-02-14 2017-02-01 オリンパス株式会社 半導体基板、半導体装置、撮像素子、および撮像装置
JP5983700B2 (ja) * 2013-12-09 2016-09-06 株式会社デンソー 半導体装置およびその製造方法、複合成形体
US9852975B2 (en) * 2014-07-29 2017-12-26 Kyocera Corporation Wiring board, electronic device, and electronic module
JP6578900B2 (ja) * 2014-12-10 2019-09-25 株式会社デンソー 半導体装置及びその製造方法
WO2016092791A1 (ja) * 2014-12-10 2016-06-16 株式会社デンソー 半導体装置およびその製造方法
JP6696480B2 (ja) * 2017-03-22 2020-05-20 株式会社デンソー 半導体装置
JP7154529B2 (ja) * 2017-12-13 2022-10-18 株式会社デンソー 金属部材および当該金属部材を用いた半導体素子、樹脂金属複合体、半導体装置、異種金属複合体並びに当該金属部材の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243890A (ja) * 2011-05-18 2012-12-10 Denso Corp 半導体装置およびその製造方法
JP2018067623A (ja) * 2016-10-19 2018-04-26 トヨタ自動車株式会社 半導体装置
JP2019201160A (ja) * 2018-05-18 2019-11-21 株式会社デンソー 半導体装置
JP2020198388A (ja) * 2019-06-04 2020-12-10 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN114944373A (zh) 2022-08-26
DE102021210033A1 (de) 2022-08-18
US20220262761A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
JP6578900B2 (ja) 半導体装置及びその製造方法
CN108886027B (zh) 电子装置
CN108604579B (zh) 电子装置及其制造方法
WO2017195625A1 (ja) 半導体装置および半導体装置の製造方法
JP2015119072A (ja) レーザ溶接方法、レーザ溶接治具、半導体装置
JP4765853B2 (ja) 半導体装置の製造方法
JP4764983B2 (ja) 半導体装置の製造方法
WO2018173511A1 (ja) 半導体装置
JP2009105266A (ja) 半導体装置の製造方法
US11742256B2 (en) Semiconductor device
WO2017154289A1 (ja) 半導体装置及び半導体装置の製造方法
US9468993B2 (en) Method for producing semiconductor device
WO2016092791A1 (ja) 半導体装置およびその製造方法
JP2016134540A (ja) 電力用半導体装置
JP6091443B2 (ja) 半導体モジュール
CN111937127B (zh) 功率半导体芯片上的材料减少的金属板
JP2019133965A (ja) 半導体装置及びその製造方法
JP2022125445A (ja) 半導体装置及びその製造方法
JP2006196765A (ja) 半導体装置
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
JP5884625B2 (ja) 半導体デバイス
WO2015079834A1 (ja) 半導体装置
US20240178100A1 (en) Semiconductor device and method of manufacturing semiconductor device
US11004807B2 (en) Method of producing laminated substrate, method of producing semiconductor module, laminated substrate, and semiconductor module
JP4201060B2 (ja) 半導体装置、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220628