JP2022105371A - 変換装置 - Google Patents

Abstract

【課題】半導体スイッチの発熱を効果的に制御することができる変換装置を提供する。【解決手段】実施形態によれば、変換装置は、第１のブリッジと、第２のブリッジと、第１のゲートドライバと、第２のゲートドライバと、を備える。第１のブリッジは、第１の半導体スイッチと、第２の半導体スイッチとを備える。第２のブリッジは、前記第１の半導体スイッチと並列に接続された第３の半導体スイッチと、前記第２の半導体スイッチと並列に接続された第４の半導体スイッチとを備える。第１のゲートドライバは、前記第１の半導体スイッチに第１のパルス信号を供給し、前記第３の半導体スイッチに前記第１のパルス信号から遅延した第３のパルス信号を供給する。第２のゲートドライバは、前記第２の半導体スイッチに第２のパルス信号を供給し、前記第４の半導体スイッチに前記第２のパルス信号から遅延した第４のパルス信号を供給する。【選択図】 図２

Description

本発明の実施形態は、変換装置に関する。

直流電圧を交流電圧に変換する変換装置が提供されている。そのような変換装置は、ブリッジ回路において上下アームの半導体スイッチを交互にオンオフして交流電圧を生成する。変換装置には、上下アームにおいてそれぞれ並列に半導体スイッチを備えて半導体スイッチの発熱を分散させるものがある。

従来、変換装置は、半導体スイッチの個体差などによって発熱が均等にならないおそれがある。

特許第５６１７９２６号

上記の課題を解決するため、半導体スイッチの発熱を効果的に制御することができる変換装置を提供する。

実施形態によれば、変換装置は、第１のブリッジと、第２のブリッジと、第１のゲートドライバと、第２のゲートドライバと、を備える。第１のブリッジは、第１の半導体スイッチと、第２の半導体スイッチとを備える。第２のブリッジは、前記第１の半導体スイッチと並列に接続された第３の半導体スイッチと、前記第２の半導体スイッチと並列に接続された第４の半導体スイッチとを備える。第１のゲートドライバは、前記第１の半導体スイッチに第１のパルス信号を供給し、前記第３の半導体スイッチに前記第１のパルス信号から遅延した第３のパルス信号を供給する。第２のゲートドライバは、前記第２の半導体スイッチに第２のパルス信号を供給し、前記第４の半導体スイッチに前記第２のパルス信号から遅延した第４のパルス信号を供給する。

図１は、第１実施形態に係る変換システムの構成例を示す図である 図２は、第１の実施形態に係る制御回路及び第１レグの構成例を示す図である。 図３は、第１実施形態に係る電力変換装置の動作例を示すタイミングチャートである。 図４は、第１の実施形態に係るスイッチに流れる電流などを示すグラフである。 図５は、第２の実施形態に係る制御回路及び第１レグの構成例を示す図である。 図６は、第２実施形態に係る変換装置の動作例を示すタイミングチャートである。

以下、実施の形態について図面を参照して説明する。
（第１の実施形態）
実施形態に係る変換システムは、直流電圧を交流電圧に変換する。ここでは、変換システムは、直流電圧を３相の交流電圧に変換する。変換システムは、変換された３相の交流電圧をモータなどの負荷に供給する。
たとえば、変換システムは、電気車の三相誘導電動機を駆動するシステムなどに用いられる。

図１は、第１実施形態に係る変換システム１００の構成例を示す図である。図１が示すように、変換システム１００は、電力変換装置１、電車線２、集電器３及び負荷４などを備える。

電力変換装置１（変換装置）は、たとえば、電気車などの移動体に搭載される。電力変換装置１は、架空電車線または第三軌条などの電車線２から集電器３を介して直流電圧を受け取る。電力変換装置１は、受け取った直流電圧を負荷４の定格に応じた交流電圧に変換する。電力変換装置１は、変換された交流電圧を負荷４に供給する。

本実施形態では、電力変換装置１は、電気車に線路５上を力行させるための三相誘導電動機（負荷４）に交流電圧（三相交流電圧）を供給する電源装置である。

電力変換装置１は、昇圧回路１１、電力変換回路１２、三相インバータ１３、及び制御回路１４を備える。

昇圧回路１１は、電車線２から集電器３を介して入力された直流電圧を昇圧させる。昇圧回路１１は、昇圧リアクトル及び昇圧チョッパなどを備える。

昇圧チョッパは、スイッチ及びダイオードを備える。昇圧チョッパは、制御回路１４の制御に基づいて、スイッチをオンオフ制御することにより、昇圧リアクトルに流れる電流を制御する。スイッチのオンオフ制御により、昇圧チョッパは、昇圧リアクトルに蓄えられた電磁エネルギーにより昇圧した直流電圧を出力する。また、昇圧チョッパは、出力される直流電圧を安定させるフィルタコンデンサを備えていてもよい。

電力変換回路１２は、昇圧回路１１から出力された直流電圧を、直流負荷用の電力に変換する。電力変換回路１２は、たとえば、共振インバータ２１、変圧器２２、整流回路２３、及び平滑回路２４を有する。

共振インバータ２１は、昇圧チョッパから供給される直流電圧を用いて、変圧器２２に交流電流（インバータ電流、または単相交流電流など）を供給する回路である。共振インバータ２１は、たとえば、共振方式単相ハーフブリッジインバータとして構成される。共振インバータ２１は、スイッチ及びコンデンサを備える。共振インバータ２１は、スイッチをオンオフ制御することにより、コンデンサから変圧器２２に交流電流を供給する。

変圧器２２は、磁束を発生させる１次側の巻線（１次巻線）と、１次巻線と絶縁され、且つ１次巻線に生じた磁束により励磁される２次側の巻線（２次巻線）とを有する絶縁トランスである。変圧器２２の１次巻線に共振インバータ２１から交流電流が供給された場合、１次巻線に生じる磁束が変化する。１次巻線に生じた磁束は、２次巻線に誘導電流を発生させる。これにより、変圧器２２は、１次側から入力された交流電流に応じて、２次側に電力を供給する。

整流回路２３は、変圧器２２の２次巻線に生じた電力を整流する回路である。整流回路２３は、たとえば、複数のダイオードが組み合わされた整流ブリッジとして構成される。

平滑回路２４は、整流回路２３から供給された正電圧を平滑化する。平滑回路２４は、たとえば平滑用のコンデンサを備える。平滑回路２４は、並列に接続された三相インバータ１３に直流電圧を供給する。

三相インバータ１３は、直流電圧を交流電圧（三相交流電圧）に変換し、負荷４に供給する。三相インバータ１３は、それぞれ上アームと下アームとを構成する複数の半導体スイッチにより構成されたレグを３つ備える。たとえば、三相インバータ１３は、第１レグ３１、第２レグ３２、及び第３レグ３３を有する。

第１レグ３１、第２レグ３２、及び第３レグ３３は、それぞれ平滑回路２４に並列に接続されている。第１レグ３１、第２レグ３２、及び第３レグ３３は、平滑回路２４からの直流電圧により、負荷４に交流電圧を供給する。第１レグ３１と、第２レグ３２と、第３レグ３３とは、互いに位相の異なる交流電圧を負荷４に供給する。具体的には、第１レグ３１と、第２レグ３２と、第３レグ３３とは、互いに１２０°位相の異なる交流電圧を負荷４に供給する。上記の動作により、三相インバータ１３は、負荷４に三相交流電圧を供給する。

制御回路１４は、昇圧回路１１、電力変換回路１２、及び三相インバータ１３の動作を制御する。制御回路１４は、たとえばパルス信号を生成する論理回路として構成される。また、制御回路１４は、演算処理を実行する演算素子であるプロセッサと、プログラム及びプログラムで用いられるデータなどを記憶するメモリとを備え、プロセッサがプログラムを実行することにより、パルス信号を生成する構成であってもよい。

制御回路１４は、パルス信号を昇圧回路１１、電力変換回路１２、及び三相インバータ１３にそれぞれ入力することにより、昇圧回路１１、電力変換回路１２、及び三相インバータ１３の動作を制御する。たとえば、制御回路１４は、図示されない電流検出器、または電圧検出器の検出結果に基づいて、パルス信号のオンオフデューティ比を調整するＰＷＭ制御を行う。これにより、制御回路１４は、昇圧回路１１の出力、電力変換回路１２の出力、及び三相インバータ１３の出力をそれぞれ調整する。

制御回路１４は、上記したように、共振インバータ２１にパルス信号を供給する。これにより、制御回路１４は、電車線２から供給される直流電圧を交流電圧に変換させ、共振インバータ２１からインバータ電流を出力させる。

また、電車線２から供給される直流電圧が安定しない場合がある。そこで、制御回路１４は、昇圧回路１１の昇圧チョッパにパルス信号を供給する。これにより、制御回路１４は、共振インバータ２１に安定した直流電圧が供給されるように制御する。

また、制御回路１４は、三相インバータ１３の各レグにパルス信号を供給する。これにより、制御回路１４は、三相インバータ１３の各レグから位相の異なる交流電圧が、負荷４に供給されるように制御する。

次に、三相インバータ１３及び制御回路１４について説明する。
図２は、三相インバータ１３及び制御回路１４の構成例を示す図である。

まず、三相インバータ１３の構成例について説明する。なお、第１レグ３１、第２レグ３２、及び第３レグ３３は同じ構成である為、複数のレグのうちの１つ（本例では第１レグ３１）を例に挙げて説明する。

図２が示すように、第１レグ３１は、直流入力正極端子４１、直流入力負極端子４２、第１のブリッジ４３、及び第２のブリッジ４４を備える。

直流入力正極端子４１及び直流入力負極端子４２は、直流電圧が入力される端子である。直流入力正極端子４１は、平滑回路２４の平滑用のコンデンサの高圧側端子に接続されている。また、直流入力負極端子４２は、平滑回路２４の平滑用のコンデンサの低圧側端子に接続されている。

第１のブリッジ４３は、直流入力正極端子４１及び直流入力負極端子４２に入力された直流電圧によって、負荷４に交流電圧を供給する。第１のブリッジ４３は、第１の半導体スイッチＱ１及び第２の半導体スイッチＱ２を備える。

第１の半導体スイッチＱ１及び第２の半導体スイッチＱ２は、それぞれ制御回路１４の制御に基づいて、導通状態を切り替える半導体スイッチである。第１の半導体スイッチＱ１及び第２の半導体スイッチＱ２は、たとえばｎ型チャネルＦＥＴとしてそれぞれ構成される。

第１の半導体スイッチＱ１のドレイン端子は、直流入力正極端子４１に接続されている。
第１の半導体スイッチＱ１のソース端子は、第２の半導体スイッチＱ２のドレイン端子及び負荷４に接続されている。

第２の半導体スイッチＱ２のソース端子は、直流入力負極端子４２に接続されている。

第２のブリッジ４４は、直流入力正極端子４１及び直流入力負極端子４２に入力された直流電圧によって、負荷４に交流電圧を供給する。第２のブリッジ４４は、第３の半導体スイッチＱ３及び第４の半導体スイッチＱ４を備える。

第３の半導体スイッチＱ３及び第４の半導体スイッチＱ４は、それぞれ制御回路１４の制御に基づいて、導通状態を切り替える半導体スイッチである。第３の半導体スイッチＱ３及び第４の半導体スイッチＱ４は、たとえばｎ型チャネルＦＥＴとしてそれぞれ構成される。

第３の半導体スイッチＱ３のドレイン端子は、直流入力正極端子４１に接続されている。
第３の半導体スイッチＱ３のソース端子は、第４の半導体スイッチＱ４のドレイン端子及び負荷４に接続されている。

第４の半導体スイッチＱ４のソース端子は、直流入力負極端子４２に接続されている。

また、第３の半導体スイッチＱ３のドレイン端子は、第１の半導体スイッチＱ１のドレイン端子に接続されている。また、第３の半導体スイッチＱ３のソース端子は、第１の半導体スイッチＱ１のソース端子に接続されている。即ち、第３の半導体スイッチＱ３は、第１の半導体スイッチＱ１に並列に接続されている。第１の半導体スイッチＱ１及び第３の半導体スイッチＱ３は、上アームを構成する。

また、第４の半導体スイッチＱ４のドレイン端子は、第２の半導体スイッチＱ２のドレイン端子に接続されている。また、第４の半導体スイッチＱ４のソース端子は、第２の半導体スイッチＱ２のソース端子に接続されている。即ち、第４の半導体スイッチＱ４は、第２の半導体スイッチＱ２に並列に接続されている。第２の半導体スイッチＱ２及び第４の半導体スイッチＱ４は、下アームを構成する。

なお、三相インバータ１３は、レグ毎にさらに複数のブリッジを備える構成であってもよい。

次に、制御回路１４の構成例について説明する。
制御回路１４は、第１の信号絶縁器５１ａ、第２の信号絶縁器５１ｂ、第１の遅延調整回路５２ａ、第２の遅延調整回路５２ｂ、第１のゲートドライバ５３ａ、第２のゲートドライバ５３ｂ、及び第３の信号絶縁器５４などを備える。また、制御回路１４は、図示されない運転台から入力される電圧指令などに基づいて、上ゲート信号及び下のゲート信号を生成する構成を備える。

上ゲート信号は、第１の半導体スイッチＱ１及び第３の半導体スイッチＱ３のオンオフ制御のタイミングを制御する。また、下ゲート信号は、第２の半導体スイッチＱ２及び第４の半導体スイッチＱ４のオンオフ制御のタイミングを制御する。

第１の信号絶縁器５１ａは、上ゲート信号を第１の遅延調整回路５２ａに供給する。第１の信号絶縁器５１ａは、上ゲート信号の入力端子と第１の遅延調整回路５２ａとを絶縁する構成である。第１の信号絶縁器５１ａは、上ゲート信号の出力元と第１の遅延調整回路５２ａとの絶縁を維持した状態で上ゲート信号を第１の遅延調整回路５２ａに供給する。第１の信号絶縁器５１ａは、たとえば、フォトカプラと低電圧源との組み合わせにより構成される。また、第１の信号絶縁器５１ａは、アイソレータ、または他の絶縁手段により置き換えられてもよい。

第１の遅延調整回路５２ａは、第１の信号絶縁器５１ａからの上ゲート信号に基づいて第１のゲート信号及び第３のゲート信号を生成する。第１のゲート信号は、第１の半導体スイッチＱ１に供給されるパルス（第１のパルス信号Ｓ１）を生成するためのゲート信号である。また、第３のゲート信号は、第３の半導体スイッチＱ３に供給されるパルス（第３のパルス信号Ｓ３）を生成するためのゲート信号である。

第１の遅延調整回路５２ａは、第３のゲート信号を上ゲート信号から遅延させる遅延時間を設定する。

第１の遅延調整回路５２ａは、当該遅延時間を示すパルス信号（遅延パルス信号、遅延信号）を第２の遅延調整回路５２ｂから受信する。第１の遅延調整回路５２ａは、遅延パルス信号に基づいて遅延時間を設定する。

ここでは、第１の遅延調整回路５２ａは、直前の第１のゲート信号及び第３のゲート信号を供給した後に受信された遅延パルス信号に基づいて遅延時間を設定する。直前の第１のゲート信号及び第３のゲート信号を供給した後に遅延パルス信号を受信しない場合、第１の遅延調整回路５２ａは、遅延時間として「０」（遅延無し）を設定してもよい。

また、第１の遅延調整回路５２ａは、上ゲート信号と同様の第１のゲート信号を生成する。即ち、第１の遅延調整回路５２ａは、第１のゲート信号として、上ゲート信号から遅延しないゲート信号を生成する。

また、第１の遅延調整回路５２ａは、設定された遅延時間に基づいて上ゲート信号から遅延させた第３のゲート信号を生成する。即ち、第１の遅延調整回路５２ａは、第３のゲート信号として、第１のゲート信号よりも当該遅延時間、遅延しているゲート信号を生成する。

第１の遅延調整回路５２ａは、生成された第１のゲート信号及び第３のゲート信号を第１のゲートドライバ５３ａに供給する。

第１のゲートドライバ５３ａは、第１の遅延調整回路５２ａからの第１のゲート信号及び第３のゲート信号に基づいて、第１の半導体スイッチＱ１及び第３の半導体スイッチＱ３を駆動（オン／オフ）する。

第１のゲートドライバ５３ａは、第１のゲート信号に基づいて、第１のパルス信号Ｓ１を生成する。たとえば、第１のゲートドライバ５３ａは、第１のゲート信号を所定の電圧に変換して第１のパルス信号Ｓ１を生成する。第１のゲートドライバ５３ａは、生成された第１のパルス信号Ｓ１を第１の半導体スイッチＱ１のゲート端子に供給する。

また、第１のゲートドライバ５３ａは、第３のゲート信号に基づいて、第３のパルス信号Ｓ３を生成する。たとえば、第２のゲートドライバ５３ｂは、第２のゲート信号を所定の電圧に変換して第２のパルス信号Ｓ２を生成する。第１のゲートドライバ５３ａは、生成された第３のパルス信号Ｓ３を第３の半導体スイッチＱ３のゲート端子に供給する。

第２の信号絶縁器５１ｂは、下ゲート信号を第２の遅延調整回路５２ｂに供給する。第２の信号絶縁器５１ｂは、下ゲート信号の入力端子と第２の遅延調整回路５２ｂとを絶縁する構成である。第２の信号絶縁器５１ｂは、下ゲート信号の出力元と第２の遅延調整回路５２ｂとの絶縁を維持した状態で下ゲート信号を第２の遅延調整回路５２ｂに供給する。第２の信号絶縁器５１ｂは、たとえば、フォトカプラと低電圧源との組み合わせにより構成される。また、第２の信号絶縁器５１ｂは、アイソレータ、または他の絶縁手段により置き換えられてもよい。

第２の遅延調整回路５２ｂは、第２の信号絶縁器５１ｂからの下ゲート信号に基づいて第２のゲート信号及び第４のゲート信号を生成する。第２のゲート信号は、第２の半導体スイッチＱ２に供給されるパルス（第２のパルス信号Ｓ２）を生成するためのゲート信号である。また、第４のゲート信号は、第４の半導体スイッチＱ４に供給されるパルス（第４のパルス信号Ｓ４）を生成するためのゲート信号である。

第２の遅延調整回路５２ｂは、第４のゲート信号を下ゲート信号から遅延させる遅延時間を設定する。

たとえば、第２の遅延調整回路５２ｂは、製造時などにおいて、遅延時間を予め格納する。たとえば、遅延時間は、半導体スイッチの特性、第１のブリッジ４３の構造若しくは位置、第２のブリッジ４４の構造若しくは位置、又は、電力変換装置１の筐体の構造などに基づいて決定される。

第２の遅延調整回路５２ｂは、複数の遅延時間を順に設定するものであってもよい。
第２の遅延調整回路５２ｂが設定する遅延時間は、特定の構成に限定されるものではない。

また、第２の遅延調整回路５２ｂは、設定された遅延時間を示す遅延パルス信号を第３の信号絶縁器５４を通じて第１の遅延調整回路５２ａに供給する。遅延パルス信号は、遅延パルス信号として、当該遅延時間の間においてＨｉｇｈになるパルス信号を第１の遅延調整回路５２ａに供給する。

ここでは、第２の遅延調整回路５２ｂは、第２のゲート信号及び第４のゲート信号を供給する度に、遅延パルス信号を第１の遅延調整回路５２ａに供給する。

また、第２の遅延調整回路５２ｂは、下ゲート信号と同様の第２のゲート信号を生成する。即ち、第２の遅延調整回路５２ｂは、第２のゲート信号として、下ゲート信号から遅延しないゲート信号を生成する。

また、第２の遅延調整回路５２ｂは、下ゲート信号から、設定された遅延時間に基づいて下ゲート信号から遅延させた第４のゲート信号を生成する。即ち、第２の遅延調整回路５２ｂは、第４のゲート信号として、第２のゲート信号よりも当該遅延時間、遅延しているゲート信号を生成する。

第２の遅延調整回路５２ｂは、生成された第２のゲート信号及び第４のゲート信号を第１のゲートドライバ５３ａに供給する。

第２のゲートドライバ５３ｂは、第２の遅延調整回路５２ｂからの第２のゲート信号及び第４のゲート信号に基づいて、第２の半導体スイッチＱ２及び第４の半導体スイッチＱ４を駆動（オン／オフ）する。

第２のゲートドライバ５３ｂは、第２のゲート信号に基づいて、第２のパルス信号Ｓ２を生成する。たとえば、第２のゲートドライバ５３ｂは、第２のゲート信号を所定の電圧に変換して第２のパルス信号Ｓ２を生成する。第２のゲートドライバ５３ｂは、生成された第２のパルス信号Ｓ２を第２の半導体スイッチＱ２のゲート端子に供給する。

また、第２のゲートドライバ５３ｂは、第４のゲート信号に基づいて、第４のパルス信号Ｓ４を生成する。たとえば、第２のゲートドライバ５３ｂは、第４のゲート信号を所定の電圧に変換して第４のパルス信号Ｓ４を生成する。第２のゲートドライバ５３ｂは、生成された第４のパルス信号Ｓ４を第４の半導体スイッチＱ４のゲート端子に供給する。

第３の信号絶縁器５４は、第２の遅延調整回路５２ｂからの遅延パルス信号を第１の遅延調整回路５２ａに供給する。第３の信号絶縁器５４は、第１の遅延調整回路５２ａと第２の遅延調整回路５２ｂとを絶縁する構成である。第３の信号絶縁器５４は、第１の遅延調整回路５２ａと第２の遅延調整回路５２ｂとの絶縁を維持した状態で遅延パルス信号を第１の遅延調整回路５２ａに供給する。第３の信号絶縁器５４は、たとえば、フォトカプラなどから構成される。

次に、上ゲート信号、下ゲート信号及び第１のパルス信号Ｓ１乃至第４のパルス信号Ｓ４について説明する。
図３は、上ゲート信号、下ゲート信号及び第１のパルス信号Ｓ１乃至第４のパルス信号Ｓ４について説明するためのタイミングチャートである。図３では、横軸は、時間を示し、縦軸は、電圧を示す。

上ゲート信号は、所定の幅を有するパルス信号から構成される。上ゲート信号は、所定の間隔でＨｉｇｈとなる。

下ゲート信号は、所定の幅を有するパルス信号から構成される。下ゲート信号は、所定の間隔でＨｉｇｈとなる。

上ゲート信号は、下ゲート信号がＬｏｗである期間においてＨｉｇｈとなる。また、下ゲート信号は、上ゲート信号がＬｏｗである期間においてＨｉｇｈとなる。なお、上ゲート信号及び下ゲート信号が共にＬｏｗである期間が形成されてもよい。

第２のパルス信号Ｓ２は、下ゲート信号がＨｉｇｈになるタイミングでＨｉｇｈとなる。また、第２のパルス信号Ｓ２は、下ゲート信号がＬｏｗになるタイミングでＬｏｗとなる。

第４のパルス信号Ｓ４は、下ゲート信号がＨｉｇｈになるタイミングから遅延時間が経過した後にＨｉｇｈになる。また、第４のパルス信号Ｓ４は、下ゲート信号がＬｏｗにあるタイミングでＬｏｗになる。即ち、第４のパルス信号Ｓ４は、第２のパルス信号Ｓ２がＨｉｇｈである期間よりも短い期間においてＨｉｇｈとなる。

遅延パルス信号は、第２のパルス信号Ｓ２がＨｉｇｈになるタイミングでＨｉｇｈになる。また、第４のパルス信号Ｓ４がＨｉｇｈになるタイミングでＬｏｗになる。即ち、遅延パルス信号は、第２のパルス信号Ｓ２がＨｉｇｈになるタイミングから遅延時間が経過するまでの期間においてＨｉｇｈとなる。

第１のパルス信号Ｓ１は、上ゲート信号がＨｉｇｈになるタイミングでＨｉｇｈとなる。また、第１のパルス信号Ｓ１は、上ゲート信号がＬｏｗになるタイミングでＬｏｗとなる。

第３のパルス信号Ｓ３は、上ゲート信号がＨｉｇｈになるタイミングから当該遅延時間が経過した後にＨｉｇｈになる。即ち、第３のパルス信号Ｓ３は、上ゲート信号がＨｉｇｈになるタイミングから直前の遅延パルス信号がＨｉｈｇであった時間（遅延時間）が経過した後にＨｉｇｈになる。

また、第３のパルス信号Ｓ３は、上ゲート信号がＬｏｗにあるタイミングでＬｏｗになる。即ち、第３のパルス信号Ｓ３は、第１のパルス信号Ｓ１がＨｉｇｈである期間よりも短い期間においてＨｉｇｈとなる。

次に、第２の半導体スイッチＱ２及び第４の半導体スイッチＱ４のターンオン損失について説明する。
図４は、第２の半導体スイッチＱ２及び第４の半導体スイッチＱ４のターンオン損失などを説明するためのグラフである。図４では、横軸は、時間を示す。また、グラフの原点は、下ゲート信号がＨｉｇｈになるタイミングを示す。図４は、グラフ６１乃至６５を示す。

グラフ６１は、第２の半導体スイッチＱ２及び第４の半導体スイッチＱ４にかかる電圧（Ｖ）を示す。
グラフ６２は、第２の半導体スイッチＱ２に流れる電流（Ａ）を示す。
グラフ６３は、第４の半導体スイッチＱ４に流れる電流（Ａ）を示す。

グラフ６４は、第２の半導体スイッチＱ２で消費される電力（Ｗ）を示す。第２の半導体スイッチＱ２のターンオン損失（発熱）は、グラフ６４を時間で積分した値である。
グラフ６５は、第４の半導体スイッチＱ４で消費される電力（Ｗ）を示す。第４の半導体スイッチＱ４のターンオン損失（発熱）は、グラフ６５を時間で積分した値である。

グラフ６２及び６３が示すように、第２の半導体スイッチＱ２に対して第４の半導体スイッチＱ４が設定された遅延時間遅くＯＮされる。この為、先に第２の半導体スイッチＱ２に電流が流れ始め、遅延時間後に第４の半導体スイッチＱ４に電流が流れる。

半導体スイッチにおけるスイッチング損失はスイッチング時にかかる電圧と電流により発生する。そのため、第４の半導体スイッチＱ４がＯＦＦからＯＮされる場合のターンオン損失が第２の半導体スイッチＱ２に比べて少なくなる。ターンオン損失は、一方に対する他方のスイッチングのタイミングの遅延が大きくなるほど少なくなる。この構成によると、第４の半導体スイッチＱ４又は第２のブリッジ４４の温度上昇は、第３の半導体スイッチＱ３又は第１のブリッジ４３の温度上昇に比べて低減される。

第１の半導体スイッチＱ１及び第３の半導体スイッチＱ３のターンオン損失については、第２の半導体スイッチＱ２及び第４の半導体スイッチＱ４のターンオン損失と同様である。

なお、第２の遅延調整回路５２ｂは、シリアル接続で第１の遅延調整回路５２ａに接続するものであってもよい。たとえば、第２の遅延調整回路５２ｂは、遅延時間を示すビット列（たとえば、３２ビット列）を第１の遅延調整回路５２ａに送信するものであってもよい。

以上のように構成された電力変換装置は、第２のブリッジの半導体スイッチをオンにするタイミングを第１のブリッジの半導体スイッチをオンにするタイミングから遅延させることができる。

たとえば、動作しきい値電圧の異なり、導通抵抗バラつきなどの種々の要因により、並列に接続された第１の半導体スイッチ（又は、第２の半導体スイッチ）と第３の半導体スイッチ（又は、第４の半導体スイッチ）間で電流がアンバランスである場合がある。しかしながら、電力変換装置は、第１のブリッジと第２のブリッジとで動作タイミングをずらすことにより、第１のブリッジと第２のブリッジとのターンオン損失を制御することができる。その結果、電力変換装置は、熱の偏りを防ぐことができる。
（第２の実施形態）
次に、第２の実施形態について説明する。
第２の実施形態に係る変換システムは、第１のブリッジ及び第２のブリッジの温度に基づいて遅延時間を設定する点で第１の実施形態に係るそれと異なる。従って、他の点については、同一の符号を付して詳細な説明を省略する。

図１は、第２の実施形態に係る変換システム１００’の構成例を示す。変換システム１００’は、電力変換装置１の代わりに電力変換装置１’を備える。

電力変換装置１’は、三相インバータ１３及び制御回路１４の代わりに三相インバータ１３’、及び制御回路１４’を備える。

三相インバータ１３’は、第１レグ３１、第２レグ３２、及び第３レグ３３の代わりに第１レグ３１’、第２レグ３２’、及び第３レグ３３’を備える。

次に、三相インバータ１３’及び制御回路１４’について説明する。
図５は、三相インバータ１３’及び制御回路１４’の構成例を示す図である。

まず、三相インバータ１３’の構成例について説明する。なお、第１レグ３１’、第２レグ３２’、及び第３レグ３３’は同じ構成である為、複数のレグのうちの１つ（本例では第１レグ３１’）を例に挙げて説明する。

図５が示すように、第１レグ３１’は、直流入力正極端子４１、直流入力負極端子４２、第１のブリッジ４３、第２のブリッジ４４、第１の温度センサ４５ａ、及び第２の温度センサ４５ｂを備える。

第１の温度センサ４５ａは、第１のブリッジ４３の温度を測定する。即ち、第１の温度センサ４５ａは、第１の半導体スイッチＱ１及び第２の半導体スイッチＱ２の発熱によって加熱される第１のブリッジ４３の温度を測定する。第１の温度センサ４５ａは、測定された温度を示す信号（アナログ信号）を制御回路１４’に供給する。
たとえば、第１の温度センサ４５ａは、サーマルダイオードなどである。

第２の温度センサ４５ｂは、第２のブリッジ４４の温度を測定する。即ち、第２の温度センサ４５ｂは、第３の半導体スイッチＱ３及び第４の半導体スイッチＱ４の発熱によって加熱される第２のブリッジ４４の温度を測定する。第２の温度センサ４５ｂは、測定された温度を示す信号（アナログ信号）を制御回路１４’に供給する。
たとえば、第２の温度センサ４５ｂは、サーマルダイオードなどである。

制御回路１４’は、第１の信号絶縁器５１ａ、第２の信号絶縁器５１ｂ、第１の遅延調整回路５２ａ、第２の遅延調整回路５２ｂ、第１のゲートドライバ５３ａ、第２のゲートドライバ５３ｂ、第３の信号絶縁器５４、及びＡＤ変換機５５などを備える。

ＡＤ変換機５５は、第１の温度センサ４５ａからのアナログ信号及び第２の温度センサ４５ｂからのアナログ信号を入力する。ＡＤ変換機５５は、入力された両アナログ信号をデジタル信号に変換する。ＡＤ変換機５５は、変換されたデジタル信号を第２の遅延調整回路５２ｂに供給する。ここでは、ＡＤ変換機５５は、第１の半導体スイッチＱ１のオンオフ周期（上ゲート信号の周期）よりも長い周期（たとえば、２５０ｍｓの間隔）でデジタル信号を第２の遅延調整回路５２ｂに供給する。

第１の遅延調整回路５２ａは、第２の遅延調整回路５２ｂからの遅延パルス信号に基づいて遅延時間を設定する。ここでは、第１の遅延調整回路５２ａは、直近の遅延パルス信号が示す遅延時間の設定を継続する。即ち、第１の遅延調整回路５２ａは、直近の第１のゲート信号及び第３のゲート信号を供給した後に遅延パルス信号を受信しなくとも、第３のゲート信号として、最後に受信された遅延パルス信号が示す遅延時間遅延したゲート信号を生成する。

第２の遅延調整回路５２ｂは、ＡＤ変換機５５からデジタル信号を受信する。第２の遅延調整回路５２ｂは、デジタル信号が示す温度（第１のブリッジ４３及び第２のブリッジ４４の温度）に基づいて遅延時間を設定する。

たとえば、第２の遅延調整回路５２ｂは、第１のブリッジ４３の温度及び第２のブリッジ４４の温度がそれぞれ所定の閾値を超えないように遅延時間を設定する。第１のブリッジ４３の温度が所定の閾値を超えた場合（又は超えようとしている場合）、第２の遅延調整回路５２ｂは、現在の遅延時間よりも短い遅延時間を設定する。その結果、第２の遅延調整回路５２ｂは、第１のブリッジ４３におけるターンオン損失を抑えることができる。

同様に、第２のブリッジ４４の温度が所定の閾値を超えた場合（又は超えようとしている場合）、第２の遅延調整回路５２ｂは、現在の遅延時間よりも長い遅延時間を設定する。その結果、第２の遅延調整回路５２ｂは、第２のブリッジ４４におけるターンオン損失を抑えることができる。

第２の遅延調整回路５２ｂは、ＡＤ変換機５５からデジタル信号を受信した場合、遅延時間を示す遅延パルス信号を第１の遅延調整回路５２ａに供給する。なお、第２の遅延調整回路５２ｂは、デジタル信号が示す温度に基づいて遅延時間を更新しない場合には、遅延パルス信号を第１の遅延調整回路５２ａに送信しなくともよい。

次に、上ゲート信号、下ゲート信号及び第１のパルス信号Ｓ１乃至第４のパルス信号Ｓ４について説明する。
図６は、上ゲート信号、下ゲート信号及び第１のパルス信号Ｓ１乃至第４のパルス信号Ｓ４について説明するためのタイミングチャートである。図６では、横軸は、時間を示し、縦軸は、電圧を示す。

第２の遅延調整回路５２ｂは、所定のタイミングでＡＤ変換機５５からデジタル信号を受信する。デジタル信号を受信すると、第２の遅延調整回路５２ｂは、遅延時間を更新する。遅延時間を更新すると、第２の遅延調整回路５２ｂは、更新された遅延時間に基づいて第２のゲート信号を生成する。その結果、第２のパルス信号Ｓ２より当該遅延時間遅延した第４のパルス信号Ｓ４が生成される。

また、遅延時間を更新すると、第２の遅延調整回路５２ｂは、更新された遅延時間を示す遅延パルス信号を第１の遅延調整回路５２ａに供給する。

第１の遅延調整回路５２ａは、遅延パルス信号を第２の遅延調整回路５２ｂから受信する。

第１の遅延調整回路５２ａは、受信された遅延パルス信号が示す遅延時間に基づいて第３のゲート信号を生成する。即ち、第１の遅延調整回路５２ａは、第３のゲート信号として、上ゲート信号よりも当該遅延時間遅延したゲート信号を生成する。その結果、第１のパルス信号Ｓ１より当該遅延時間遅延した第３のパルス信号Ｓ３が生成される。

第１の遅延調整回路５２ａは、後続する第３のゲート信号も同様に生成する。即ち、第１の遅延調整回路５２ａは、新たな遅延パルス信号を受信するまで、直近の遅延パルス信号に基づいて第３のゲート信号を生成する。その結果、第１のパルス信号Ｓ１より当該遅延時間遅延した第３のパルス信号Ｓ３が生成され続ける。

なお、第２の遅延調整回路５２ｂは、他の温度に基づいて遅延時間を設定するものであってもよい。また、第２の遅延調整回路５２ｂは、他のパラメータに基づいて遅延時間を設定するものであってもよい。第２の遅延調整回路５２ｂが遅延時間を設定する方法は、特定の方法に限定されるものではない。

以上のように構成された電力変換装置は、第１のブリッジの温度及び第２のブリッジの温度に基づいて遅延時間を設定する。その結果、電力変換装置は、第１のブリッジの温度及び第２のブリッジの温度を適切な値に維持することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…電力変換装置、１’…電力変換装置、２…電車線、３…集電器、４…負荷、５…線路、１１…昇圧回路、１２…電力変換回路、１３…三相インバータ、１３’…三相インバータ、１４…制御回路、１４’…制御回路、２１…共振インバータ、２２…変圧器、２３…整流回路、２４…平滑回路、３１…第１レグ、３１’…第１レグ、３２…第２レグ、３２’…第２レグ、３３…第３レグ、３３’…第３レグ、４１…直流入力正極端子、４２…直流入力負極端子、４３…第１のブリッジ、４４…第２のブリッジ、４５ａ…第１の温度センサ、４５ｂ…第２の温度センサ、５１ａ…第１の信号絶縁器、５１ｂ…第２の信号絶縁器、５２ａ…第１の遅延調整回路、５２ｂ…第２の遅延調整回路、５３ａ…第１のゲートドライバ、５３ｂ…第２のゲートドライバ、５４…第３の信号絶縁器、５５…ＡＤ変換機、１００…変換システム、１００’…変換システム。

Claims (7)

1. 第１の半導体スイッチと、第２の半導体スイッチとを備える第１のブリッジと、
   前記第１の半導体スイッチと並列に接続された第３の半導体スイッチと、前記第２の半導体スイッチと並列に接続された第４の半導体スイッチとを備える第２のブリッジと、
   前記第１の半導体スイッチに第１のパルス信号を供給し、前記第３の半導体スイッチに前記第１のパルス信号から遅延した第３のパルス信号を供給する第１のゲートドライバと、
   前記第２の半導体スイッチに第２のパルス信号を供給し、前記第４の半導体スイッチに前記第２のパルス信号から遅延した第４のパルス信号を供給する第２のゲートドライバと、
   を備える変換装置。
2. 遅延時間を示す遅延信号に基づいて前記第３のパルス信号の遅延時間を設定する第１の遅延調整回路と、
   前記第４のパルス信号の遅延時間を設定し、前記遅延信号を前記第１の遅延調整回路に供給する第２の遅延調整回路と、
   を備える、
   請求項１に記載の変換装置。
3. 前記第１の遅延調整回路と前記第２の遅延調整回路とを絶縁した状態で前記遅延信号を前記第２の遅延調整回路から前記第１の遅延調整回路へ供給する信号絶縁器を備える、
   請求項２に記載の変換装置。
4. 前記信号絶縁器は、フォトカプラから構成される、
   請求項３に記載の変換装置。
5. 前記第１のブリッジの温度を測定する第１の温度センサと、
   前記第２のブリッジの温度を測定する第２の温度センサと、
   を備え、
   前記第２の遅延調整回路は、前記第１のブリッジの温度及び前記第２のブリッジの温度に基づいて遅延時間を設定する、
   請求項２乃至４の何れか１項に記載の変換装置。
6. 前記第３のパルス信号は、前記第１のパルス信号がＨｉｇｈになるタイミングから遅延してＨｉｇｈになり、前記第１のパルス信号がＬｏｗになるタイミングでＬｏｗになる、
   請求項１乃至５の何れか１項に記載の変換装置。
7. 前記第１のパルス信号は、前記第２のパルス信号がＬｏｗである期間においてＨｉｇｈになる、
   請求項１乃至６の何れか１項に記載の変換装置。
   

Images