以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
1.回路装置
図1に本実施形態の回路装置20の構成例を示す。本実施形態の回路装置20は、発振回路30と波形整形回路40と第1デューティー調整回路50と出力バッファー回路70を含み、出力バッファー回路70は第2デューティー調整回路80を含む。また後述の図22で説明するように本実施形態の発振器4は、振動子10と回路装置20を含む。振動子10は回路装置20に電気的に接続されている。例えば振動子10及び回路装置20を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子10と回路装置20は電気的に接続されている。
振動子10は、電気的な信号により機械的な振動を発生する素子である。振動子10は、例えば水晶振動片などの振動片により実現できる。例えば振動子10は、カット角がATカットやSCカットなどの厚みすべり振動する水晶振動片、音叉型水晶振動片、或いは双音叉型水晶振動片などにより実現できる。例えば振動子10は、恒温槽を備えない温度補償型水晶発振器(TCXO)に内蔵されている振動子であってもよいし、恒温槽を備える恒温槽型水晶発振器(OCXO)に内蔵されている振動子であってもよい。或いは振動子10は、SPXO(Simple Packaged Crystal Oscillator)の発振器に内蔵される振動子であってもよい。なお本実施形態の振動子10は、例えば厚みすべり振動型、音叉型、又は双音叉型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片によっても実現できる。例えば振動子10として、SAW(Surface Acoustic Wave)共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのMEMS(Micro Electro Mechanical Systems)振動子等を採用してもよい。
回路装置20は、IC(Integrated Circuit)と呼ばれる集積回路装置である。例えば回路装置20は、半導体プロセスにより製造されるICであり、半導体基板上に回路素子が形成された半導体チップである。
発振回路30は振動子10を発振させる回路である。例えば発振回路30は、振動子10の一端に電気的に接続される第1ノードN1と、振動子10の他端に電気的に接続される第2ノードN2とに電気的に接続され、振動子10を発振させることで発振信号XI、XOを生成する。具体的には、発振回路30は、振動子10の一端に電気的に接続される端子TXIと、振動子10の他端に電気的に接続される端子TXOに電気的に接続され、振動子10を発振させることで発振信号XI、XOを生成する。端子TXIは第1端子であり、端子TXOは第2端子である。端子TXI、TXOはICである回路装置20の例えばパッドである。発振回路30は、例えば、端子TXIと端子TXOとの間に設けられた発振用の駆動回路と、キャパシターや抵抗などの受動素子により実現できる。駆動回路は、例えばCMOSのインバーター回路やバイポーラートランジスターにより実現できる。駆動回路は、発振回路30のコア回路であり、駆動回路が、振動子10を電圧駆動又は電流駆動することで、振動子10を発振させる。発振回路30としては、例えばインバーター型、ピアース型、コルピッツ型、又はハートレー型などの種々のタイプの発振回路を用いることができる。また発振回路30には、可変容量回路が設けられ、この可変容量回路の容量の調整により、発振周波数を調整できるようになっている。可変容量回路は、例えばバラクターなどの可変容量素子により実現できる。或いは可変容量回路を、容量値がバイナリーに重み付けされたキャパシターアレイと、キャパシターアレイに接続されるスイッチアレイとにより実現することも可能である。可変容量回路は、例えば端子TXIが接続される第1信号線に電気的に接続される。発振回路30は、端子TXIが接続される第1信号線に電気的に接続される第1可変容量回路と、端子TXOが接続される第2信号線に電気的に接続される第2可変容量回路を有していてもよい。なお本実施形態における接続は電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は受動素子等を介した接続であってもよい。
波形整形回路40は、発振信号XIの波形整形を行う回路であり、発振信号XIが入力されて、クロック信号CKを出力するバッファー回路である。例えば波形整形回路40は、第1ノードN1に接続され、第1ノードN1から発振信号XIが入力され、発振信号XIを波形整形したクロック信号CKを出力する。例えば波形整形回路40は、正弦波の発振信号XIを波形整形して、矩形波のクロック信号CKを出力する。波形整形回路40は、例えば複数のインバーター回路などにより構成できる。
第1デューティー調整回路50はクロック信号CKのデューティー調整を行う回路である。第1デューティー調整回路50は、バイアス電圧VBSを調整するバイアス電圧調整回路と言うこともできる。例えば第1デューティー調整回路50は、調整データADJに基づき可変に調整したバイアス電圧VBSを第1ノードN1に供給することにより、クロック信号CKのデューティー比を調整する。クロック信号CKのデューティー比が調整されることで、後述の図2の回路装置20の出力クロック信号CKQ1、CKQ2のデューティー比も調整されることになる。デューティー比はデューティーサイクルとも呼ばれる。なお本実施形態ではデューティー比を単にデューティーと記載する場合もある。第1デューティー調整回路50は、例えば調整データADJが第1調整値である場合には、第1調整値に対応する第1電圧値のバイアス電圧VBSを生成し、調整データADJが第2調整値である場合には、第2調整値に対応する第2電圧値のバイアス電圧VBSを生成する。即ち第1デューティー調整回路50は、調整データADJにより電圧値が可変に設定されるバイアス電圧VBSを、第1ノードN1に供給する。
第1デューティー調整回路50が、発振信号XIの出力ノードである第1ノードN1にバイアス電圧VBSを供給することで、発振信号XIは、バイアス電圧VBSを中心に変化する交流信号になる。例えば発振信号XIは、不図示のキャパシターによりDCカットされた交流信号となっており、第1デューティー調整回路50からのバイアス電圧VBSにより、この交流信号の中心電圧が設定される。そして、このようにバイアス電圧VBSが設定された発振信号XIが、波形整形回路40に入力されて、波形整形されることで、矩形波のクロック信号CKが生成される。
この場合に調整データADJは、クロック信号CKのデューティー比が例えば50%になるような調整値に設定されている。例えば半導体の製造プロセスの変動がティピカルである場合には、バイアス電圧VBSが、波形整形回路40の電源電圧の1/2程度の電圧に設定されるような調整値に調整データADJが設定される。また波形整形回路40が有するインバーター回路を構成するP型トランジスターやN型トランジスターのプロセス変動がFastやSlowであっても、クロック信号CKのデューティー比が50%になるように、調整データADJの調整値が設定される。こうすることで、プロセス変動があった場合にも、デューティー比が50%になるように調整されたクロック信号CKを生成できるようになる。
出力バッファー回路70は、クロック信号CKに基づいて出力クロック信号CKQ1、CKQ2を外部に出力する。例えば出力バッファー回路70は、クロック信号CKをバッファリングして出力クロック信号CKQ1、CKQ2として出力する。CKQ1は第1出力クロック信号であり、CKQ2は第2出力クロック信号である。出力クロック信号CKQ1、CKQ2は、例えば位相が異なるクロック信号であり、具体的には例えば位相が180度異なるクロック信号である。このように出力バッファー回路70は、発振信号XIに基づく出力クロック信号CKQ1、CKQ1をクロック端子TCK1、TCK2に出力する。そして、この出力クロック信号CKQ1、CKQ2がクロック端子TCK1、TCK2から発振器4の外部端子を介して外部に出力される。例えば出力バッファー回路70は、シングルエンドのCMOSの信号形式で出力クロック信号CKQ1、CKQ2を出力する。例えば不図示の出力イネーブル端子を介して入力される出力イネーブル信号がアクティブである場合に、出力バッファー回路70は出力クロック信号CKQ1、CKQ2を出力する。一方、出力バッファー回路70は、出力イネーブル信号が非アクティブである場合には、出力クロック信号CKQ1、CKQ2を例えばローレベルなどの固定電圧レベルに設定する。これによりクロック端子TCK1、TCK2の電圧レベルが固定電圧レベルに設定される。なお、出力クロック信号CKQ1、CKQ2の各々について個別に出力イネーブルを制御するようにしてもよい。また信号がアクティブとは、例えば正論理の場合にはハイレベルであり、負論理の場合にはローレベルである。また信号が非アクティブとは、例えば正論理の場合にはローレベルであり、負論理の場合にはハイレベルである。また図2では出力バッファー回路70は、2つの出力クロック信号CKQ1、CKQ2を出力しているが、クロック信号CKをバッファリングすることで3つ以上の出力クロック信号を出力するようにしてもよい。また出力バッファー回路70が、CMOS以外の信号形式で出力クロック信号CKQ1、CKQ2を出力するようにしてもよい。
また出力バッファー回路70は、第2出力クロック信号である出力クロック信号CKQ2のデューティー調整を行う第2デューティー調整回路80を含む。例えば第1出力クロック信号である出力クロック信号CKQ1は、第2デューティー調整回路80によるデューティー調整が行われることなく出力バッファー回路70から出力される。一方、第2出力クロック信号である出力クロック信号CKQ2は、第2デューティー調整回路80によるデューティー調整が行われて出力バッファー回路70から出力される。例えば第2デューティー調整回路80は、第2調整データである調整データADJ2に基づいて、出力クロック信号CKQ2のデューティー比の調整を行う。
図2に本実施形態の回路装置20の詳細な構成例を示す。図2に示すように回路装置20は、図1の構成に加えて、処理回路60、不揮発性メモリー62、電源回路90、温度補償回路92、温度センサー回路94を含むことができる。
処理回路60は、種々の制御処理を行う制御回路であり、例えばロジック回路により実現される。例えば処理回路60は、回路装置20の全体の制御を行ったり、回路装置20の動作シーケンスの制御を行う。また処理回路60は、発振回路30、出力バッファー回路70、温度補償回路92等の回路装置20の各回路ブロックの制御を行う。また処理回路60は、不揮発性メモリー62の読み出し制御や書き込み制御を行う。処理回路60は、例えばゲートアレイ等の自動配置配線によるASIC(Application Specific Integrated Circuit)の回路により実現できる。
不揮発性メモリー62は、回路装置20で用いられる各種の情報を記憶する。不揮発性メモリー62は、例えばFAMOS(Floating gate Avalanche injection MOS)メモリー又はMONOS(Metal-Oxide- Nitride-Oxide-Silicon)メモリー等のEEPROMにより実現できるが、これに限らず、OTP(One Time Programmable)メモリー又はヒューズ型ROM等であってもよい。
不揮発性メモリー62は、図1の調整データADJ、ADJ2を記憶する。そして不揮発性メモリー62から処理回路60を介して読み出された調整データADJが、第1デューティー調整回路50に入力され、第1デューティー調整回路50は、調整データADJに基づいてクロック信号CKのデューティー調整を行う。例えば第1デューティー調整回路50は、調整データADJに応じて可変に設定されるバイアス電圧VBSを生成して第1ノードN1に供給することで、クロック信号CKのデューティー調整を行う。また不揮発性メモリー62から処理回路60を介して読み出された調整データADJ2に基づいて、第2デューティー調整回路80により出力クロック信号CKQ2のデューティー調整が行われる。例えば調整データADJ2に基づく制御信号を用いて、第2デューティー調整回路80が、出力クロック信号CKQ2のデューティー調整を行う。このように本実施形態の回路装置20は、調整データADJ、ADJ2を記憶する不揮発性メモリー62を含む。そして第1デューティー調整回路50は、不揮発性メモリー62に記憶された調整データADJに基づいてクロック信号CKのデューティー調整を行う。例えば出力クロック信号CKQ1のデューティー調整を行う。また第2デューティー調整回路80は、不揮発性メモリー62に記憶された調整データADJ2に基づいて出力クロック信号CKQ2のデューティー調整を行う。なお不揮発性メモリー62は、後述するように温度補償用の情報についても記憶する。
電源回路90は、電源端子TVDDからの電源電圧VDDが供給され、グランド端子TGNDからグランド電圧であるGNDが供給されて、回路装置20の各回路ブロックに対して各回路ブロック用の電源電圧を供給する。例えば電源回路90は、レギュレーターを有しており、レギュレーターは、電源電圧VDDに基づき生成したレギュレート電源電圧を回路装置20の各回路ブロックに供給する。例えば電源回路90は、発振回路30に対して第1レギュレート電源電圧を供給し、波形整形回路40や出力バッファー回路70に第1レギュレート電源電圧とは異なる第2レギュレート電源電圧を供給する。また電源回路90は、第1デューティー調整回路50、処理回路60、不揮発性メモリー62、温度補償回路92、温度センサー回路94に対しても各種のレギュレート電源電圧を供給する。また電源回路90は基準電圧生成回路や基準電流生成回路も有している。
温度補償回路92は、発振回路30の発振周波数の温度補償を行う。発振周波数の温度補償は発振回路30の発振信号XI、XOの温度補償である。具体的には温度補償回路92は、温度センサー回路94からの温度検出情報に基づいて温度補償を行う。例えば温度補償回路92は、温度センサー回路94からの温度検出電圧に基づいて温度補償電圧を生成し、生成された温度補償電圧を発振回路30に出力することで、発振回路30の発振周波数の温度補償を行う。例えば温度補償回路92は、発振回路30が有する可変容量回路32に対して、可変容量回路32の容量制御電圧となる温度補償電圧を出力し、可変容量回路32の容量を調整することで、温度補償を行う。この場合には発振回路30の可変容量回路32は、バラクター等の可変容量素子により実現される。温度補償は、温度変動による発振周波数の変動を抑制して補償する処理である。例えば温度補償回路92は、多項式近似によるアナログ方式の温度補償を行う。例えば振動子10の周波数温度特性を補償する温度補償電圧が多項式により近似される場合に、温度補償回路92は、当該多項式の係数情報に基づいてアナログ方式の温度補償を行う。アナログ方式の温度補償は、例えばアナログ信号である電流信号や電圧信号の加算処理等により実現される温度補償である。具体的には不揮発性メモリー62には、温度補償用の多項式の係数情報が記憶されており、処理回路60が、この係数情報を不揮発性メモリー62から読み出して、例えば温度補償回路92のレジスターに設定する。そして温度補償回路92は、レジスターに設定された係数情報に基づいてアナログ方式の温度補償を行う。なお温度補償回路92がデジタル方式の温度補償を行うようにしてもよい。この場合には温度補償回路92は、温度センサー回路94の温度検出情報である温度検出データに基づいてデジタルの温度補償処理を行う。例えば温度補償回路92は、温度検出データに基づいて周波数調整データを求める。そして、求められた周波数調整データに基づいて、発振回路30の可変容量回路32の容量値が調整されることで、発振回路30の発振周波数の温度補償処理が実現される。この場合には発振回路30の可変容量回路は、バイナリーに重み付けされた複数のキャパシターを有するキャパシターアレイと、スイッチアレイとにより実現される。また不揮発性メモリー62は、温度検出データと周波数調整データの対応を表すルックアップテーブルを記憶しており、温度補償回路92は、処理回路60により不揮発性メモリー62から読み出されたルックアップテーブルを用いて、温度データから周波数調整データを求める温度補償処理を行う。
温度センサー回路94は、温度を検出するセンサー回路である。具体的には温度センサー回路94は、環境の温度に応じて変化する温度依存電圧を、温度検出電圧として出力する。例えば温度センサー回路94は、温度依存性を有する回路素子を利用して温度検出電圧を生成する。具体的には温度センサー回路94は、PN接合の順方向電圧が有する温度依存性を用いることで、温度に依存して電圧値が変化する温度検出電圧を出力する。PN接合の順方向電圧としては、例えばバイポーラートランジスターのベース・エミッター間電圧などを用いることができる。なおデジタル方式の温度補償処理を行う場合には、温度センサー回路94は、環境温度などの温度を測定し、その結果を温度検出データとして出力する。温度検出データは、温度に対して例えば単調増加又は単調減少するデータである。
また第1デューティー調整回路50は分圧回路52と選択回路54を含む。分圧回路52は、電源電圧とグランド電圧の電圧分圧を行うことで、複数の分圧電圧を出力する。例えば分圧回路52は、電源ノードとグランドノードの間に直列接続された複数の抵抗を有し、複数の抵抗により分圧された複数の分圧電圧を出力する。即ち分圧回路52は抵抗ラダー回路等により実現される。電源ノードは電源電圧が供給されるノードであり、グランドノードはグランドが供給されるノードである。そして選択回路54は、複数の分圧電圧のいずれかである第1分圧電圧をバイアス電圧VBSとして選択する。即ち選択回路54は、調整データADJに基づいて、複数の分圧電圧の第1分圧電圧をバイアス電圧VBSとして選択する。また選択回路54は、複数の分圧電圧のいずれかである第2分圧電圧を後述する基準電圧VREFとして選択する。
2.第1デューティー調整回路
次に第1デューティー調整回路50の詳細について説明する。図3は第1デューティー調整回路50の詳細を説明する回路装置20の構成例である。図3では発振回路30は、電流源IS、バイポーラートランジスターTR、抵抗RX、キャパシターCXを含む。電流源ISとバイポーラートランジスターTRはVREG1の電源ノードとグランドノードとの間に直列に設けられる。これらの電流源IS、バイポーラートランジスターTRにより発振回路30の駆動回路が構成される。電流源ISは例えばバイアス電圧がゲートに入力されるCMOSのトランジスターなどにより実現できる。抵抗RXは、バイポーラートランジスターTRのコレクターノードとベースノードとの間に設けられる。キャパシターCXは、バイポーラートランジスターTRのベースノードと第1ノードN1との間に設けられる。
また図3では、発振回路30は、図2の可変容量回路32として、バラクター等により実現される可変容量素子CV1、CV2と、容量値が固定である固定容量のキャパシターCF1、CF2を含む。具体的には発振回路30は、一端が第1ノードN1に接続される固定容量のキャパシターCF1と、一端が固定容量のキャパシターCF1の他端に接続され、容量値が可変である可変容量素子CV1を含む。また発振回路30は、一端が第2ノードN2に接続される固定容量のキャパシターCF2と、一端が固定容量のキャパシターCF2の他端に接続され、容量値が可変である可変容量素子CV2を含む。可変容量素子CV1、CV2の他端とグランドノードとの間には、キャパシターCGが設けられる。そして図2の温度補償回路92からの温度補償電圧VCMPが抵抗RCPを介して、可変容量素子CV1、CV2の一端に供給される。また基準電圧VREFが抵抗RRFを介して、可変容量素子CV1、CV2の他端に供給される。このようにすることで、可変容量素子CV1、CV2に対して、温度補償電圧VCMPと基準電圧VREFの電圧差に対応する電圧が印加される。これにより可変容量素子CV1、CV2が温度補償電圧VCMPに応じた容量に設定されて、発振回路30の発振周波数の温度補償が実現される。なお図3では、バイアス電圧VBSを供給する第1デューティー調整回路50が、この基準電圧VREFも供給している。
第1デューティー調整回路50は、VREG1の電源ノードとグランドノードとの間に設けられるラダー抵抗回路により実現され、ラダー抵抗回路による分圧電圧であるバイアス電圧VBSを出力する。また第1デューティー調整回路50は、上述のように温度補償用の基準電圧VREFを出力する。そしてバイアス電圧VBSは、抵抗RBSを介して第1ノードN1に供給される。このバイアス電圧VBSにより、交流信号である発振信号XIの中心電圧が設定され、バイアス電圧VBSを中心に変化する例えば正弦波の発振信号XIが波形整形回路40に入力されるようになる。
波形整形回路40は、バッファー回路となる複数のインバーター回路IVA1、IVA2を含む。インバーター回路IVA1、IVA2の各々は、VREG2の電源ノードとグランドノードとの間に直列に設けられたP型トランジスター及びN型トランジスターにより構成される。そしてバイアス電圧VBSによりバイアス点が設定された発振信号XIが、波形整形回路40の初段のインバーター回路IVA1に対して入力信号として入力される。即ち発振信号XIが、インバーター回路IVA1を構成するP型トランジスターのゲートとN型トランジスターのゲートに入力される。そしてインバーター回路IVA1の出力信号が、次段のインバーター回路IVA2に入力され、インバーター回路IVA2がクロック信号CKを出力する。これにより発振信号XIを波形整形した矩形波のクロック信号CKが波形整形回路40から出力されるようになる。なお、一例としては、温度補償電圧VCMPは例えば0.9Vの電圧を中心として、温度検出結果に応じて変化する電圧である。基準電圧VREFは例えば0.3V~0.4V程度の電圧である。VREG1の電源電圧は例えば1.2Vであり、VREG2の電源電圧は例えば1.0Vである。バイアス電圧VBSは、例えば波形整形回路40のVREG2の電源電圧の1/2程度の電圧である0.5Vを中心に例えば±0.1Vの範囲で調整される電圧である。
以上のように本実施形態の回路装置20は、振動子10に接続される第1ノードN1及び第2ノードN2に接続され、発振信号XI、XOを生成する発振回路30と、第1ノードN1から発振信号XIが入力され、クロック信号CKを出力する波形整形回路40と、調整データADJに基づき可変に調整したバイアス電圧VBSを第1ノードN1に供給する第1デューティー調整回路50を含む。そして、調整データADJにより可変に調整されるバイアス電圧VBSを中心に変化する発振信号XIが、波形整形回路40に入力されて波形整形されることで、クロック信号CKのデューティー比が調整されるようになる。このようにすれば、波形整形回路40を構成するP型トランジスターやN型トランジスターのしきい値電圧等のプロセス変動や、発振波形の歪み具合や、或いは後段の回路でデューティー比のズレを加味して、クロック信号CKのデューティー比を調整できるようになり、回路装置20からの出力クロック信号CKQ1、CKQ2のデューティー比も調整できるようになる。これによりデューティー比を例えば50%に近づけることが可能になり、高精度なデューティー調整を実現できるようになる。
例えば図4は調整データADJの調整値とデューティー比の関係を示すグラフである。図4では例えば5ビットの調整データADJにより50%±8%を例えば32段階で刻むようなデューティー調整が行われ、分解能が0.4%のデューティー調整が行われる。
図5は第1デューティー調整回路50によるデューティー調整を行わなかった場合のデューティー比のプロセス変動のコーナーシミュレーション結果を示すグラフである。ここでTYPはティピカルケースである。SFは、N型トランジスターがSlowであり、P型トランジスターがFastであるケースであり、FSは、N型トランジスターがFastであり、P型トランジスターがSlowであるケースである。SSは、N型トランジスター及びP型トランジスターが共にSlowであるケースであり、FFは、N型トランジスター及びP型トランジスターが共にFastであるケースである。図5に示すように、半導体の製造プロセスの変動により、デューティー比は50%±5%程度の範囲で変動する。
一方、図6は第1デューティー調整回路50によるデューティー調整を行った場合のデューティー比のプロセス変動のコーナーシミュレーション結果を示すグラフである。図6に示すように、第1デューティー調整回路50が調整データADJに基づき可変に設定されるバイアス電圧VBSを供給することで、例えばデューティー比の変動が50%±1%以内の範囲になるというような高精度なデューティー調整を実現できるようになる。
図7に本実施形態の第1比較例の回路装置120を示す。第1比較例の回路装置120の発振回路130では、第1ノードN1とバイポーラートランジスターTRのベースノードとの間のキャパシターCX1に加えて、第2ノードN2とバイポーラートランジスターTRのコレクターノードとの間にキャパシターCX2が設けられている。また可変容量素子CV1は、一端が第1ノードN1に接続され、他端が温度補償電圧VCMPの供給ノードに接続され、可変容量素子CV2は、一端が第2ノードN2に接続され、他端が温度補償電圧VCMPの供給ノードに接続される。また発振信号XIのノードである第1ノードN1に対して基準電圧VREFBが供給され、発振信号XOのノードである第2ノードN2に対して基準電圧VREFCが供給される。これにより発振信号XIは、基準電圧VREFBを中心に変化する発振信号になり、発振信号XOは、基準電圧VREFCを中心に変化する発振信号になる。基準電圧VREFBは例えば0.4Vであり、基準電圧VREFCは例えば1.2Vである。
そして図7の第1比較例では、第1ノードN1と波形整形回路140の入力ノードとの間にDCカット用のキャパシターCBが設けられている。これにより、発振信号XIのDC成分がカットされ、AC成分が波形整形回路140に入力されるようになる。そして波形整形回路140はインバーター回路IVB1、IVB2を含み、初段のインバーター回路IVB1は、その出力ノードと入力ノードとの間に帰還抵抗RBが設けられている。このような帰還抵抗RBを設けることで、初段のインバーター回路IVB1は、自己バイアスによりバイアス点が設定されるようになる。
このように図7の第1比較例では、発振信号XIのノードである第1ノードN1に対して、温度補償用の基準電圧VREFBが印加されており、発振信号XIは基準電圧VREFBを中心として変化する発振信号になる。ここで、基準電圧VREFBは例えば可変容量素子CV1の感度を最適にする電圧に調整されており、波形整形回路140の初段のインバーター回路IVB1のしきい値電圧とは一致しない。一例としては第1比較例ではインバーター回路IVB1に対してVREG=1.5Vとなる電源電圧が供給されているため、インバーター回路IVB1のしきい値電圧はVREG/2=0.75V程度になる。一方、基準電圧VREFBは可変容量素子CV1の感度が最適になるように、例えばVREFB=0.4Vに調整されているため、インバーター回路IVB1のしきい値電圧と、発振信号XIの中心電圧となる基準電圧VREFBが一致しない。また基準電圧VREFBは、可変容量素子であるバラクターの製造バラツキ等に応じて調整されるものであり、インバーター回路IVB1等を構成するP型トランジスター、N型トランジスターの製造バラツキに応じて調整されるものではない。
このため図7の第1比較例では、インバーター回路IVB1の入力ノードにDCカットの用のキャパシターCBを設けて、発振信号XIのDC成分をカットして、発振信号XIのAC成分のみをインバーター回路IVB1に入力する必要があった。そして初段のインバーター回路IVB1では、その出力ノードと入力ノードを帰還抵抗RBを介して接続することで、自己バイアスによりバイアス点が調節される。しかしながら、このような自己バイアスによるバイアス点の調節では、発振信号XIの波形に非線形の歪みが生じると、クロック信号CKのデューティー比が変動してしまい、デューティー比の高精度化を実現できないという問題がある。例えば図7の第1比較例では、デューティー比のバラツキの実力値は50%±4%程度であり、例えば50%±1%以内というような高精度なデューティー比を実現することができない。例えばクロック信号CKをバッファリングした出力クロック信号CKQ1、CKQ2に基づいて、外部の処理装置が処理を行う場合に、当該処理装置が、出力クロック信号CKQ1、CKQ2の立ち上がりエッジだけではなく、立ち下がりエッジも用いて処理を行うような用途がある。このような用途では、50%±4%程度のデューティー比では適正な処理を実行できないため、50%±1%以内というような高精度なデューティー比を要求される場合があるが、図7の第1比較例ではこのような要求に応えることができない。
この点、図3の本実施形態の回路装置20では、発振信号XIの第1ノードN1と可変容量素子CV1との間に、DCカット用のキャパシターCF1が設けられる。また発振信号XOの第2ノードN2と可変容量素子CV2との間にも、DCカット用のキャパシターCF2が設けられる。このようにすることで、温度補償用の基準電圧VREFの設定に依存しないバイアス電圧VBSの設定が可能になり、発振信号XIをバイアス電圧VBSを中心として変化する発振信号にすることが可能になる。
例えば基準電圧VREFを調整することで、可変容量素子CV1、CV2が最適な感度になるように調整できる。この場合に、第1ノードN1の容量は、可変容量素子CV1とキャパシターCF1の直列容量になり、第2ノードN2の容量は、可変容量素子CV2とキャパシターCF2の直列容量になる。しかしながら、キャパシターCF1、CF2の容量を十分に大きくすることで、可変容量素子CV1、CV2を用いて第1ノードN1、第2ノードN2の容量を、環境温度に応じた適切な容量に調整することが可能になる。
そして本実施形態では、バイアス電圧VBSについては、基準電圧VREFとは無関係に、調整データADJを用いて第1デューティー調整回路50により、クロック信号CKのデューティー比が50%に近づくような適切な電圧に調整できる。
例えばP型トランジスターやN型トランジスターのしきい値電圧等のプロセス変動により、図3の波形整形回路40の初段のインバーター回路IVA1のしきい値電圧が、電源電圧であるVREG2の2分の1の電圧よりも低い電圧になったとする。例えばN型トランジスターがFastであり、P型トランジスターがSlowになるようなプロセス変動があると、インバーター回路IVA1のしきい値電圧が、VREG2の2分の1の電圧よりも低い電圧になる。このときに、バイアス電圧VBSがVREG2の2分の1の電圧のままであると、クロック信号CKのデューティー比が50%よりも大きくなってしまう事態が発生する。この場合にも本実施形態では、第1デューティー調整回路50が、調整データADJに基づいて、バイアス電圧VBSを、VREG2の2分の1の電圧よりも低い電圧に設定する。このようにすれば、インバーター回路IVA1のしきい値電圧がプロセス変動により低い電圧になった場合にも、それに応じて、発振信号XIの中心電圧となるバイアス電圧VBSが低くなるため、クロック信号CKのデューティー比を50%に近づけることが可能になる。従って、デューティー比の変動が50%±1%以内となるような高精度なデューティー調整を実現できる。
一方、P型トランジスターやN型トランジスターのしきい値電圧等のプロセス変動により、波形整形回路40の初段のインバーター回路IVA1のしきい値電圧が、VREG2の2分の1の電圧よりも高い電圧になったとする。例えばP型トランジスターがFastであり、N型トランジスターがSlowになるようなプロセス変動があると、インバーター回路IVA1のしきい値電圧が、VREG2の2分の1の電圧よりも高い電圧になる。このときに、バイアス電圧VBSがVREG2の2分の1の電圧のままであると、クロック信号CKのデューティー比が50%よりも小さくなってしまう事態が発生する。この場合にも本実施形態では、第1デューティー調整回路50が、調整データADJに基づいてバイアス電圧VBSを、VREG2の2分の1の電圧よりも高い電圧に設定する。このようにすれば、インバーター回路IVA1のしきい値電圧がプロセス変動により高い電圧になった場合にも、それに応じて、発振信号XIの中心電圧となるバイアス電圧VBSが高くなるため、クロック信号CKのデューティー比を50%に近づけることが可能になる。従って、デューティー比の変動が50%±1%以内となるような高精度なデューティー調整を実現できる。
また図3では、図7の第1比較例で設けられているDCカット用のキャパシターCBを設ける必要がないため、DCカット用のキャパシターCBと入力容量の分圧による発振振幅の減衰も抑えられるため、低ノイズフロア化を実現できるようになる。また図7に示すような帰還抵抗RBが不要になるため、帰還抵抗RBを原因とする異常発振も防止できるようになる。
図8に本実施形態の第2比較例の回路装置220を示す。この第2比較例の回路装置220には、発振回路230と波形整形回路240とバイアス回路250と定電流回路260が設けられる。この第2比較例ではバイアス回路250は波形整形回路240のレプリカの回路であり、バイアス回路250が出力するバイアス電圧は、供給される電源電圧VDDに依存する。例えばバイアス回路250はVDDの2分の1程度のバイアス電圧を出力する。しかしながら、クロック信号CKのデューティー比は、初段のインバーター回路のP型トランジスターやN型トランジスターのしきい値電圧についての例えば±0.1V程度のバラツキによる変動だけではなく、後段の回路によってもデューティー比は変動し、発振波形の歪みによってもデューティー比が変動してしまう。従って、図8の第2比較例では、このような種々の変動要因を加味した高精度のデューティー調整を実現できないという問題がある。また図8の第2比較例は、バイアス回路250がVDDの2分の1程度のバイアス電圧を出力するだけであり、調整データに基づいてバイアス電圧を調整するような調整回路が存在しない。
この点、本実施形態の回路装置20では、調整データADJに基づいてバイアス電圧VBSを可変に調整できる。即ち、調整データADJに基づいてバイアス電圧VBSを調整する回路である第1デューティー調整回路50が設けられる。従って、例えば図3の初段のインバーター回路IVA1でのP型トランジスターやN型トランジスターのしきい値電圧等のバラツキに加えて、後段の回路でのデューティー比のズレや、発振波形の歪み具合等を加味して、バイアス電圧VBSを調整して、クロック信号CKのデューティー比を調整できるため、図8の第2比較例等に比べて、高精度のデューティー調整が可能になる。
例えば本実施形態の回路装置20は、調整データADJを記憶する不揮発性メモリー62を含み、第1デューティー調整回路50は、不揮発性メモリー62に記憶された調整データADJにより設定される電圧のバイアス電圧VBSを生成する。例えば第1デューティー調整回路50は、不揮発性メモリー62に記憶された調整データADJが第1調整値である場合には、第1調整値に対応する第1電圧値のバイアス電圧VBSを生成し、調整データADJが第2調整値である場合には、第2調整値に対応する第2電圧値のバイアス電圧VBSを生成する。このようにすれば、最適なデューティー比を設定できる調整データADJを不揮発性メモリー62に記憶しておき、回路装置20の実動作時に、不揮発性メモリー62から読み出された調整データADJに応じたバイアス電圧VBSを第1デューティー調整回路50が供給することで、例えば50%±1%というような高精度のデューティー調整を実現できるようになる。具体的には、回路装置20の製造時等における検査工程において、出力クロック信号CKQ1等のデューティー比を測定し、測定結果に基づいて調整データADJを決定して、不揮発性メモリー62に書き込む。例えば調整データADJは、プロセス変動によるトランジスターのしきい値電圧等のバラツキのみならず、発振波形の非線形歪み等も考慮して決定される。そして回路装置20の実動作時には、測定結果に基づき決定された調整データADJが不揮発性メモリー62から読み出されて、調整データADJに応じたバイアス電圧VBSを、第1デューティー調整回路50が供給することで、例えば50%±1%以内となるような高精度のデューティー調整を実現できるようになる。
また本実施形態では、図3に示す発振回路30の電源電圧であるVREG1は、波形整形回路40の電源電圧であるVREG2以上の電圧となっている。即ちVREG1≧VREG2の関係が成り立つ。一例としてはVREG1は1.2Vであり、VREG2は1Vである。
一方、図8の第2比較例では、発振回路230の電源電圧であるVREGは1.2Vであり、波形整形回路240やバイアス回路250の電源電圧であるVDDは1.8~5Vであり、VREG<VDDの関係が成り立っている。このため波形整形回路240に入力される発振信号XIの振幅電圧が、波形整形回路240の電源電圧VDDよりも小さくなり、波形整形回路240の初段のインバーター回路の出力信号の立ち上がり波形や立ち下がり波形が急峻にならず、鈍った波形になってしまう。そして初段のインバーター回路の出力信号が鈍った波形になると、次段のインバーター回路のP型トランジスターやN型トランジスターのしきい値電圧等のバラツキが原因で、デューティー比が変動してしまう。
これに対して本実施形態では、発振回路30の電源電圧であるVREG1は、波形整形回路40の電源電圧であるVREG2以上の電圧となっている。従って、波形整形回路40に入力される発振信号XIの振幅を、波形整形回路40の駆動電圧範囲内で可能な限り大きくすることが可能になる。即ちVREG2で設定される波形整形回路40の駆動電圧範囲内において、フルスイングの振幅の発振信号XIを、波形整形回路40の初段のインバーター回路IVA1に入力できるようになる。従って、初段のインバーター回路IVA1のP型トランジスター及びN型トランジスターの両方がオンになる期間が殆ど無くなることにより、インバーター回路IVA1の出力信号の立ち上がり波形や立ち下がり波形が急峻になる。この結果、次段のインバーター回路IVA2のP型トランジスターやN型トランジスターのしきい値電圧等のバラツキを原因とするデューティー比のバラツキを低減できるようになる。また発振信号XIの振幅の揺らぎによるAMノイズは、波形整形回路40の波形整形により、位相ノイズであるPMノイズに変換される。この点、本実施形態のようにVREG1≧VREG2として、発振信号XIの振幅を、波形整形回路40の駆動電圧範囲内で可能な限り大きくすれば、AMノイズからPMノイズへの変換度合いを低減でき、クロック信号CKの信号品質を向上できる。また波形整形回路40と後段の出力バッファー回路70は、同じVREG2の電源電圧で動作するが、VREG2の電源電圧を、発振回路30の電源電圧であるVREG1よりも低くすることで、出力バッファー回路70での電力消費を低減できる。例えば出力バッファー回路70は、外部の大きな負荷を駆動するため、他の回路ブロックに比べて消費電力が大きいが、VREG2をVREG1よりも低い電圧とすることで、その分だけ消費電力を低減することも可能になる。
また図3に示すように本実施形態では、発振回路30は、一端が第1ノードN1に接続され、容量値が固定である固定容量のキャパシターCF1と、一端が固定容量のキャパシターCF1の他端に接続され、容量値が可変である可変容量素子CV1を含む。そして可変容量素子CV1の一端及び他端の一方に、温度補償電圧VCMPが入力され、一端及び他端の他方に、基準電圧VREFが入力される。例えば図3では、可変容量素子CV1の一端に温度補償電圧VCMPが入力され、可変容量素子CV1の他端に基準電圧VREFが入力されている。なおグランドノード側である可変容量素子CV1の他端に、温度補償電圧VCMPを入力し、キャパシターCF1側である可変容量素子CV1の一端に、基準電圧VREFを入力してもよい。また可変容量素子CV2についても可変容量素子CV1と同様の接続構成になっているが、ここでは詳細な説明を省略する。
このような構成によれば、可変容量素子CV1に対して、温度補償電圧VCMPと基準電圧VREFの電圧差に対応する電圧を印加できるようになり、基準電圧VREFを基準とした温度補償電圧VCMPにより、可変容量素子CV1の容量値を変化させて、発振回路30の発振周波数の温度補償を実現できるようになる。また固定容量のキャパシターCF1を設けることで、バイアス電圧VBSと基準電圧VREFを独立に調整することが可能になる。即ちバイアス電圧VBSを変化させることによるデューティー調整と同時に、バラクター等の可変容量素子CV1の基準電圧VREFについても独立に調整できるようになる。例えばクロック信号CKのデューティー比が50%に近づくように、バイアス電圧VBSを変化させるデューティー調整を行いながら、基準電圧VREFについては、可変容量素子CV1の両端の電位差が0Vよりも大きくなり、且つ、感度が最適になるように調整することが可能になる。
また本実施形態では、第1デューティー調整回路50は、バイアス電圧を第1ノードN1に出力すると共に、基準電圧VREFを、可変容量素子CV1の一端及び他端の他方に出力する。例えば図3では、可変容量素子CV1の一端に温度補償電圧VCMPが入力されており、第1デューティー調整回路50は、可変容量素子CV1の他端に基準電圧VREFを出力している。なお可変容量素子CV1の他端に温度補償電圧VCMPを入力し、第1デューティー調整回路50が、可変容量素子CV1の一端に基準電圧VREFを出力してもよい。
このような構成とすれば、1つの第1デューティー調整回路50を用いて、バイアス電圧VBSを供給してクロック信号CKのデューティー比を調整できると共に、温度補償用の基準電圧VREFも供給して発振周波数の温度補償を実現できるようになる。別の言い方をすれば、温度補償用の基準電圧VREFを供給する第1デューティー調整回路50を有効利用して、バイアス電圧VBSについても供給してデューティー比を調整できるようになる。これにより、回路の共用化や回路装置20の小規模化を実現したり、回路装置20の低消費電力化を実現できるようになる。
具体的には後述の図21で詳細に説明するように、第1デューティー調整回路50は、電源ノードとグランドノードの間に直列接続された複数の抵抗を有し、複数の抵抗により分圧された複数の分圧電圧を出力する分圧回路52と、複数の分圧電圧のいずれかをバイアス電圧VBSとして選択する選択回路54を含む。即ち、分圧回路52はラダー抵抗回路により実現され、選択回路54は、ラダー抵抗回路である分圧回路52により生成された複数の分圧電圧の中から、入力された調整データADJに基づきバイアス電圧VBSを選択して、第1ノードN1に供給する。このような構成によれば、例えばVREG1の電源電圧とGNDとの間の複数の分圧電圧を分圧回路52により生成し、生成された複数の分圧電圧の中から調整データADJに応じた電圧を選択することで、発振信号XIの中心電圧となるバイアス電圧VBSを生成できるようになる。
そして本実施形態では選択回路54は、分圧回路52からの複数の分圧電圧のいずれかである第1分圧電圧をバイアス電圧VBSとして選択し、複数の分圧電圧のいずれかである第2分圧電圧を基準電圧VREFとして選択する。このようにすれば、複数の分圧電圧の中から選択回路54により選択された第1分圧電圧を、バイアス電圧VBSとして第1ノードN1に供給することで、クロック信号CKのデューティー比を調整できるようになる。そして複数の分圧電圧の中から選択回路54により選択された第2分圧電圧を、基準電圧VREFとして供給することで、可変容量素子CV1を適切な感度範囲で動作させて、発振周波数の温度補償を実現できるようになる。またバイアス電圧VBSの生成と基準電圧VREFの生成のために、分圧回路52として1つのラダー抵抗回路を設ければ済むため、バイアス電圧用の第1ラダー抵抗回路と基準電圧用の第2ラダー抵抗回路を設ける場合に比べて、回路装置20の回路面積の小面積化を実現できるようになる。また第1ラダー抵抗回路と第2ラダー抵抗回路を設ける場合に比べて、電源ノードからグランドノードに流れる電流を例えば2分の1程度にすることが可能になるため、回路装置20の低消費電力化も実現できる。
3.第2デューティー調整回路
近年は通信情報端末も高度化し、水晶発振器等の発振器には、ベースバンド処理部や、RF/GPS、WLAN、Bluetooth(登録商標)のチップセット等にクロック信号を分配する多出力機能が求められている。処理速度も高速化のトレンドがあり、例えばRFのクロック信号のデューティー比の精度は50%±1%以内という厳しい性能が求められている。この点、前述の特許文献1には、インバーター回路の入力波形をずらして入力することで、入力信号の電圧を保持させ、出力信号のデューティー比の補正を行う手法が開示されている。しかしながら、この特許文献1の手法では、入力信号と、ずらして入力する信号との遅延時間の調整が難しく、上述の多出力機能を実現しようとした場合には、後段の回路によってデューティー比がばらついてしまい、デューティー比を高精度化できないという課題がある。
このような課題を解決する本実施形態の回路装置20は、図1、図2で説明したように、発振信号XI、XOを生成する発振回路30と、発振信号XIを波形整形したクロック信号CKを出力する波形整形回路40と、クロック信号CKのデューティー調整を行う第1デューティー調整回路50を含む。そして回路装置20は、クロック信号CKに基づいて出力クロック信号CKQ1、CKQ2を外部に出力する出力バッファー回路70を含み、出力バッファー回路70が、出力クロック信号CKQ2のデューティー調整を行う第2デューティー調整回路80を含む。
このようにすれば、出力バッファー回路70がクロック信号CKに基づいて複数の出力クロック信号CKQ1、CKQ2を出力することで、クロック信号の多出力機能の要求に応えることができる。この場合に第1デューティー調整回路50がクロック信号CKのデューティー調整を行うことで、クロック信号CKのデューティー比の高精度化を図れる。しかしながら、出力バッファー回路70が、デューティー調整が行われたクロック信号CKをバッファリング等して、出力クロック信号CKQ1、CKQ2を出力して多出力機能を実現した場合に、デューティー比の精度が不十分になってしまい、回路装置20に要求されるデューティー精度の要求仕様を満たすことができないおそれがある。
そこで本実施形態では、クロック信号CKに基づき出力クロック信号CKQ1、CKQ2を出力する出力バッファー回路70に、出力クロック信号CKQ2のデューティー調整を行う第2デューティー調整回路80を設ける。このようにすれば、第1デューティー調整回路50によるデューティー調整が行われると共に第2デューティー調整回路80によるデューティー調整が行われるという2段階のデューティー調整が可能になる。例えば第1デューティー調整回路によるデューティー調整によって、出力クロック信号CKQ1についてはデューティー精度の要求仕様を満たしたが、出力クロック信号CKQ2についてはデューティー精度の要求仕様を満たさないという状況が発生したとする。例えば第2出力クロック信号である出力クロック信号CKQ2が、第1出力クロック信号である出力クロック信号CKQ1とは、位相が異なる信号である場合に、このような状況が発生する。このような場合にも、出力バッファー回路70に設けられた第2デューティー調整回路80によるデューティー調整により、出力クロック信号CKQ2についてもデューティー精度の要求仕様を満たすようにすることが可能になる。これにより、出力バッファー回路70は、例えば50%±1%というようなデューティー精度の要求仕様を満たすことができる複数の出力クロック信号CKQ1、CKQ2を外部に出力できるようになり、クロック信号の多出力機能と高精度なデューティー調整とを両立して実現することが可能になる。
例えば図9は、第2デューティー調整回路80の詳細を説明する回路装置20の構成例である。図9に示すように第1デューティー調整回路50は、例えば調整データADJに基づき可変に調整したバイアス電圧VBSを第1ノードN1に供給することにより、クロック信号CKのデューティー比を調整する。これにより高精度にデューティー比が調整されたクロック信号CKが、波形整形回路40から出力バッファー回路70に入力されるようになる。そして出力バッファー回路70は、第1デューティー調整回路50によりデューティー調整されたクロック信号CKに基づいて、出力クロック信号CKQ1、CKQ2を出力する。
このときに、例えば前述のように出力クロック信号CKQ1のデューティー比を測定し、測定結果に基づいて調整データADJを決定しておけば、この調整データADJに基づき第1デューティー調整回路50がデューティー調整を行うことにより、出力クロック信号CKQ1については、デューティー精度の要求仕様を満たすことが可能になる。しかしながら、出力クロック信号CKQ2は例えば出力クロック信号CKQ1とは位相が異なっており、図9では位相が180度異なっている。従って、出力クロック信号CKQ1のデューティー比が要求仕様を満たすように高精度に調整されたとしても、出力クロック信号CKQ2のデューティー比については、デューティー精度の要求仕様を満たすとは限らない。例えば出力クロック信号CKQ2として、出力クロック信号CKQ1とは位相が180度異なる逆相のクロック信号を出力する場合には、信号レベルを反転させるインバーター回路が必要になる。この場合に、当該インバーター回路を構成するP型トランジスターの駆動能力とN型トランジスターの駆動能力との間にアンバランスがあると、出力クロック信号CKQ2のデューティー比にバラツキが生じる事態が発生する。例えばN型トランジスター、P型トランジスターが、各々、Slow、FastであるSFのケースや、N型トランジスター、P型トランジスターが、各々、Fast、SlowであるFSのケースの場合に、上記のような事態が発生してしまい、出力クロック信号CKQ2のデューティー比の高精度化を実現できなくなる。
この点、本実施形態では、出力バッファー回路70に第2デューティー調整回路80を設けて、この第2デューティー調整回路80が、出力クロック信号CKQ2についてのデューティー調整を行う。例えば出力クロック信号CKQ2のデューティー比を測定し、測定結果に基づいて調整データADJ2を決定し、この調整データADJ2に基づき第2デューティー調整回路80が出力クロック信号CKQ2のデューティー調整を行う。このようにすることで出力クロック信号CKQ1のみならず、出力クロック信号CKQ2についても、高精度なデューティー調整が行われて外部に出力されるようになる。これによりクロック信号の多出力機能と高精度なデューティー調整とを両立して実現することが可能になる。
具体的には図9では、出力バッファー回路70は第1バッファー回路72と第2バッファー回路74を含む。第1バッファー回路72は、クロック信号CKをバッファリングして出力クロック信号CKQ1として出力する。例えば第1バッファー回路72は、バッファー回路BF1を有しており、このバッファー回路BF1によりクロック信号CKをバッファリングした信号が、出力クロック信号CKQ1として出力される。この場合に出力クロック信号CKQ1はクロック信号CKの正転信号であり、出力クロック信号CKQ1はクロック信号CKは同じ位相のクロック信号となっている。またバッファー回路BF1は例えば複数のインバーター回路等により実現できる。バッファー回路BF1は、外部負荷を駆動できるように高い駆動能力を有しており、例えば波形整形回路40よりも駆動能力が高い。具体的にはバッファー回路BF1は、波形整形回路40に比べて、サイズの大きなP型トランジスターやN型トランジスターにより構成されている。
一方、第2バッファー回路74は、第2デューティー調整回路80を有し、クロック信号CKをバッファリングして、第2デューティー調整回路80によりデューティー比が調整された出力クロック信号CKQ2を出力する。例えば波形整形回路40からのクロック信号CKは、第2デューティー調整回路80に入力され、第2デューティー調整回路80は、クロック信号CKの信号レベルの反転を行うと共にデューティー調整を行う。そして第2デューティー調整回路80の出力信号が、バッファー回路BF2によりバッファリングされて、出力クロック信号CKQ2として出力される。この場合に出力クロック信号CKQ2はクロック信号CKの反転信号であり、出力クロック信号CKQ2は出力クロック信号CKQ1やクロック信号CKと位相が異なるクロック信号となっている。具体的には出力クロック信号CKQ2と、出力クロック信号CKQ1やクロック信号CKとは、位相が180度異なっている。またバッファー回路BF2は例えば複数のインバーター回路等により実現できる。バッファー回路BF2は、外部負荷を駆動できるように高い駆動能力を有しており、例えば第2デューティー調整回路80や波形整形回路40よりも駆動能力が高い。具体的にはバッファー回路BF2は、第2デューティー調整回路80や波形整形回路40に比べて、サイズの大きなP型トランジスターやN型トランジスターにより構成されている。
このように図9では、出力バッファー回路70の中間ノードから分岐した第1の信号経路において、第1バッファー回路72によりクロック信号CKをバッファリングして、出力クロック信号CKQ1として出力する。また当該中間ノードから分岐した第2の信号経路において、第2バッファー回路74によりクロック信号CKをバッファリングして信号レベルを反転すると共にデューティー調整を行って、出力クロック信号CKQ2として出力している。このような第1バッファー回路72と第2バッファー回路74を出力バッファー回路70に設けることで、クロック信号CKをバッファリングした信号を、出力クロック信号CKQ1として外部に出力できると共に、クロック信号CKをバッファリングした信号であって、第2デューティー調整回路80によりデューティー比が調整された信号を、出力クロック信号CKQ2として外部に出力できるようになる。従って、高精度にデューティー調整された複数の出力クロック信号CKQ1、CKQ2を外部に出力できるようになり、クロック信号の多出力機能と高精度なデューティー調整とを両立して実現することが可能になる。
また本実施形態では、出力クロック信号CKQ1と出力クロック信号CKQ2は、位相が180度異なるクロック信号となっている。例えば出力クロック信号CKQ1は、クロック信号CKの正転信号であり、クロック信号CKと位相が同じであるが、出力クロック信号CKQ2は、クロック信号CKの反転信号であり、クロック信号CKと位相が180度異なっており、出力クロック信号CKQ1とも位相が180度異なっている。このようにすれば、出力クロック信号CKQ1と、出力クロック信号CKQ1とは位相が180度異なる出力クロック信号CKQ2を外部に出力して多出力機能を実現できると共に、高精度のデューティー調整が行われた複数の出力クロック信号CKQ1、CKQ2を外部に出力できるようになる。従って、回路装置20の外部において、クロック信号CKと同一位相の出力クロック信号CKQ1のみならず、出力クロック信号CKQ1と位相が180度異なるクロック信号を必要とする場合に、このような要望に応えて、高精度にデューティー調整されたこれらの出力クロック信号CKQ1、CKQ2を外部に供給することが可能になる。
なお図9では、出力クロック信号CKQ1、CKQ2は位相が180度異なっているが、本実施形態はこれには限定されず、例えば位相を90度異ならせるなどの種々の変形実施が可能である。また図9では出力バッファー回路70が2つの出力クロック信号CKQ1、CKQ2を出力しているが、出力バッファー回路70が3つ以上の出力クロック信号を出力できるようにしてもよい。
また図9に示すように、第1デューティー調整回路50は、不揮発性メモリー62に記憶された調整データADJに基づいて、クロック信号CKのデューティー調整を行い、第2デューティー調整回路80は、不揮発性メモリー62に記憶された調整データADJ2に基づいて、出力クロック信号CKQ2のデューティー調整を行う。具体的には、回路装置20の製造時等における検査工程において、出力クロック信号CKQ1のデューティー比を測定し、測定結果に基づいて調整データADJを決定する。また出力クロック信号CKQ2のデューティー比を測定し、測定結果に基づいて調整データADJ2を決定する。そして、決定された調整データADJ、ADJ2を不揮発性メモリー62に書き込む。そして回路装置20の実動作時には、測定結果に基づき決定された調整データADJ、ADJ2が不揮発性メモリー62から読み出されて、第1デューティー調整回路50が調整データADJに基づくデューティー調整を行い、第2デューティー調整回路80が調整データADJ2に基づくデューティー調整を行う。例えば第2デューティー調整回路80では、調整データADJ2に基づいて、第2デューティー調整回路80のインバーター回路を構成するP型トランジスターの駆動能力とN型トランジスターの駆動能力の比率調整が行われる。駆動能力の比率調整は、インバーター回路を構成するP型トランジスターのサイズとN型トランジスターのサイズの比率調整などにより実現できる。このようにすることで、例えば50%±1%以内となるような高精度のデューティー調整が行われた出力クロック信号CKQ1、CKQ2を外部に出力できるようになる。
例えば図10、図11は調整データADJ、ADJ2の調整値とデューティー比の関係を示すグラフである。図10に示す1段目のデューティー調整では、例えば調整データADJに基づいて、5ビットで50%±8%を32段階で刻むようなデューティー調整が行われ、分解能が0.4%のデューティー調整が行われる。図11に示す2段目のデューティー調整では、例えば調整データADJ2に基づいて、5ビットで50%±4%を32段階で刻むようなデューティー調整が行われ、分解能が0.2%のデューティー調整が行われる。このように本実施形態では、第2デューティー調整回路80のデューティー調整の分解能は、第1デューティー調整回路50のデューティー調整の分解能と同等又は高い分解能となっている。そして図10に示す第1デューティー調整回路50によるデューティー調整により、図11に示すように、出力クロック信号CKQ1については、50%±1%以内となるような高精度なデューティー調整が行われるが、出力クロック信号CKQ1と位相が異なる出力クロック信号CKQ2については、デューティー調整の精度が不十分になっている。そこで第2デューティー調整回路80がデューティー調整を行うことで、出力クロック信号CKQ2についても、デューティー比が50%±1%以内となるような高精度なデューティー調整を実現する。
図12は、第1デューティー調整回路50、第2デューティー調整回路80によるデューティー調整を行わなかった場合の出力クロック信号CKQ1、CKQ2のデューティー比のプロセス変動のコーナーシミュレーション結果である。図12に示すように、N型トランジスターがSlowであり、P型トランジスターがFastであるSFにおいては、出力クロック信号CKQ1についてはデューティー比が50%よりも小さくなる方に変動し、出力クロック信号CKQ2についてはデューティー比が50%よりも大きくなる方に変動する。N型トランジスターがFastであり、P型トランジスターがSlowであるFSにおいては、出力クロック信号CKQ1についてはデューティー比が50%よりも大きくなる方に変動し、出力クロック信号CKQ2についてはデューティー比が50%よりも小さくなる方に変動する。
図13は、第1デューティー調整回路50によるデューティー調整を行った場合の出力クロック信号CKQ1、CKQ2のデューティー比のプロセス変動のコーナーシミュレーション結果である。図13に示すように出力クロック信号CKQ1については、デューティー比が50%±1%以内となるような高精度なデューティー調整が実現されているが、出力クロック信号CKQ1とは位相が異なる出力クロック信号CKQ2については、デューティー比が50%±1%の範囲を超えている。即ち出力クロック信号CKQ2については、第1デューティー調整回路50によるデューティー調整のみではデューティー比の高精度化が不十分になっている。
図14は、第1デューティー調整回路50及び第2デューティー調整回路80の両方のデューティー調整を行った場合の出力クロック信号CKQ1、CKQ2のデューティー比のプロセス変動のコーナーシミュレーション結果である。図14に示すように、第1デューティー調整回路50及び第2デューティー調整回路80の両方のデューティー調整を行うことで、出力クロック信号CKQ1、CKQ2の両方について、デューティー比が50%±1%以内となるような高精度なデューティー調整が実現されている。このように本実施形態によれば、クロック信号の多出力機能と高精度なデューティー調整を両立して実現することが可能になる。
図15に第2デューティー調整回路80の構成例を示す。図15では第2デューティー調整回路80は、並列接続された基準インバーター回路82及びデューティー調整用インバーター回路84を含む。基準インバーター回路82は、クロック信号CKをバッファリングした信号を出力ノードNQに出力する。基準インバーター回路82は、例えば常時動作するインバーター回路であり、入力ノードNIに入力されたクロック信号CKの信号レベルを反転した信号を出力ノードNQに出力する。デューティー調整用インバーター回路84は、基準インバーター回路82に並列接続され、クロック信号CKをバッファリングした信号を出力ノードNQに出力する。デューティー調整用インバーター回路84は、例えば調整データADJ2に応じてP型トランジスターやN型トランジスターの駆動能力が設定され、入力ノードNIに入力されたクロック信号CKの信号レベルを反転した信号を出力ノードNQに出力する。そして第2デューティー調整回路80の後段に設けられたバッファー回路BF2は、出力ノードに出力された信号をバッファリングして、出力クロック信号CKQ2として出力する。このようにすれば、例えば電源投入後に常時動作する基準インバーター回路82に対して、デューティー調整用インバーター回路84が並列接続されて、クロック信号CKがバッファリングされるようになり、デューティー調整用インバーター回路84による出力クロック信号CKQ2のデューティー調整が可能になる。
例えば基準インバーター回路82は、第2デューティー調整回路80のメインのインバーター回路である。そして図9のように出力クロック信号CKQ1の第1の信号経路とは分岐した第2の信号経路に、第2デューティー調整回路80の基準インバーター回路82を設け、基準インバーター回路82がクロック信号CKの信号レベルを反転させることで、出力クロック信号CKQ1とは位相が180度異なる出力クロック信号CKQ2を出力できるようになる。
この場合に、基準インバーター回路82を構成するP型トランジスターの駆動能力とN型トランジスターの駆動能力の間に、プロセス変動等を原因とするアンバランスが生じる場合がある。例えばN型トランジスターがSlowであり、P型トランジスターがFastであるSFの場合には、N型トランジスターの駆動能力がP型トランジスターの駆動能力よりも低くなるというアンバランスが生じる。N型トランジスターがFastであり、P型トランジスターがSlowであるFSの場合には、P型トランジスターの駆動能力がN型トランジスターの駆動能力よりも低くなるというアンバランスが生じる。そして、このような駆動能力のアンバランスが発生すると、基準インバーター回路82の信号反転により生成された出力クロック信号CKQ2のデューティー比が変動してしまう。
そこで図15では、メインの基準インバーター回路82に並列接続されるデューティー調整用インバーター回路84を設けている。デューティー調整用インバーター回路84が、その入力が基準インバーター回路82と共通の入力ノードNIに接続され、その出力が基準インバーター回路82と共通の出力ノードNQに接続される。そしてデューティー調整用インバーター回路84では、調整データADJ2に基づいて、デューティー調整用インバーター回路84を構成するP型トランジスターの駆動能力とN型トランジスターの駆動能力を可変に調整できるようになっている。例えば駆動能力の比率情報を可変に調整できるようになっている。
例えばN型トランジスターがSlowであり、P型トランジスターがFastであるプロセス変動により、基準インバーター回路82のN型トランジスターの駆動能力の方がP型トランジスターの駆動能力よりも低くなるというアンバランスが発生したとする。この場合には、調整データADJ2に基づいてデューティー調整用インバーター回路84のN型トランジスター側の駆動能力を増加させる調整を行う。一方、N型トランジスターがFastであり、P型トランジスターがSlowであるプロセス変動により、基準インバーター回路82のP型トランジスターの駆動能力の方がN型トランジスターの駆動能力よりも低くなるというアンバランスが発生したとする。この場合には、調整データADJ2に基づいてデューティー調整用インバーター回路84のP型トランジスター側の駆動能力を増加させる調整を行う。このようにすれば、図13のように第1デューティー調整回路50のみによっては高精度化が不十分であった出力クロック信号CKQ2のデューティー比を、第2デューティー調整回路80により高精度に調整できるようになり、図14のように50%±1%以内となるような高精度なデューティー調整を実現できるようになる。
また図15において、デューティー調整用インバーター回路84を構成するP型トランジスター及びN型トランジスターの各々のサイズは、基準インバーター回路82を構成するP型トランジスター及びN型トランジスターの各々のサイズの1/2以下になっている。例えばデューティー調整用インバーター回路84を構成するP型トランジスターのサイズは、基準インバーター回路82を構成するP型トランジスターのサイズの1/2以下であり、デューティー調整用インバーター回路84を構成するN型トランジスターのサイズは、基準インバーター回路82を構成するN型トランジスターのサイズの1/2以下である。ここでトランジスターのゲート幅をW、ゲート長をLとした場合に、トランジスターのサイズは例えばW/Lと表すことができる。例えば2つのトランジスターのゲート長Lが同一である場合には、トランジスターのサイズはゲート幅Wにより表すこともできる。このようにデューティー調整用インバーター回路84のトランジスターのサイズを、基準インバーター回路82のトランジスターのサイズの1/2以下にすることで、基準インバーター回路82のP型トランジスターやN型トランジスターの駆動能力を基準として、調整データADJ2に基づいて、デューティー調整用インバーター回路84によりP型トランジスター側の駆動能力やN型トランジスター側の駆動能力を調整できるようになる。従って、P型トランジスターとN型トランジスターの駆動能力にアンバランスが生じるようなプロセス変動が発生した場合にも、出力クロック信号CKQ2のデューティー比が変動するのを抑制して、高精度なデューティー調整を実現できるようになる。なお以下では、P型トランジスター側の駆動能力を、適宜、P側の駆動能力と記載し、N型トランジスター側の駆動能力を、適宜、N側の駆動能力と記載する。
また図16に示すように第2デューティー調整回路80は、第1デューティー調整用インバーター回路84-1と、第2デューティー調整用インバーター回路84-2を含む。第1デューティー調整用インバーター回路84-1は、基準インバーター回路82に並列接続され、クロック信号CKをバッファリングした信号を出力ノードNQに出力する。第2デューティー調整用インバーター回路84-2も、基準インバーター回路82に並列接続され、クロック信号CKをバッファリングした信号を出力ノードNQに出力する。そして第2デューティー調整用インバーター回路84-2を構成するP型トランジスター及びN型トランジスターの各々のサイズは、第1デューティー調整用インバーター回路84-1を構成するP型トランジスター及びN型トランジスターの各々のサイズの2倍になっている。このようにすれば、基準インバーター回路82のP側やN側の駆動能力に対して、第1デューティー調整用インバーター回路84-1のP側やN側の駆動能力と、第2デューティー調整用インバーター回路84-2のP側やN側の駆動能力を、調整データADJ2に基づいてバイナリーに重み付けして付加するような調整が可能になる。これにより、より分解能の高いデューティー調整が可能になり、デューティー調整の高精度化を実現できる。
なお第1デューティー調整用インバーター回路84-1、第2デューティー調整用インバーター回路84-2のP側、N側の駆動能力の調整は、P型トランジスター側の駆動能力を増加させる調整や、N型トランジスター側の駆動能力を増加させる調整である。例えば調整データADJ2の各ビットが、例えばローレベル等の第1論理レベルである場合には、P型トランジスター側の駆動能力を増加させ、ハイレベル等の第2論理レベルである場合には、N型トランジスター側の駆動能力を増加させる調整を行うようにする。
更に図16では、第2デューティー調整回路80は、第1デューティー調整用インバーター回路84-1と、基準インバーター回路82に並列接続され、クロック信号CKをバッファリングした信号を出力ノードNQに出力する第2~第nデューティー調整用インバーター回路84-2~84-nを含む。そして図17で詳細に説明するように、制御信号DT1~DTnによって、第1~第nデューティー調整用インバーター回路84-1~84-nの各々のP型トランジスター及びN型トランジスターの一方がオンとなり他方がオフとなるように制御される。言い換えれば、各制御信号が各デューティー調整用インバーター回路のP型トランジスター及びN型トランジスターのいずれか一方をオンにし他方をオフにする制御信号DT1~DTnが、第1~第nデューティー調整用インバーター回路84-1~84-nに入力される。ここで制御信号DT1~DTnは第1~第n制御信号であり、調整データADJ2に基づき設定される信号である。図2を例にとれば、処理回路60が、不揮発性メモリー62から読み出された調整データADJ2に基づいて制御信号DT1~DTnを出力する。
そして図16では第1~第nデューティー調整用インバーター回路84-1~84-nを構成するP型トランジスター及びN型トランジスターのサイズは、バイナリーに重み付けされている。例えば第2デューティー調整用インバーター回路84-2のP型及びN型の各トランジスターのサイズは、第1デューティー調整用インバーター回路84-1のP型及びN型の各トランジスターのサイズの2倍である。また第3デューティー調整用インバーター回路84-3のP型及びN型の各トランジスターのサイズは、第2デューティー調整用インバーター回路84-2のP型及びN型の各トランジスターのサイズの2倍である。
このようにすれば、基準インバーター回路82のP側やN側の駆動能力に対して、第1~第nデューティー調整用インバーター回路84-1~84-nのP側やN側の駆動能力を、調整データADJ2に基づいてバイナリーに重み付けして付加するような調整が可能になる。これにより、分解能が高いデューティー比の調整が可能になり、デューティー調整の高精度化を実現できる。
図17に第2デューティー調整回路80の詳細な構成例を示す。図17に示すように第2デューティー調整回路80の基準インバーター回路82は、VREG2の電源ノードと出力ノードNQとの間に直列接続されるP型トランジスターTP01、TP02と、グランドノードと出力ノードNQとの間に直列接続されるN型トランジスターTN01、TN02を含む。そしてP型トランジスターTP01、N型トランジスターTN01のゲートにはクロック信号CKが入力される。またP型トランジスターTP02は、ゲートがグランドノードに接続されることで常にオンになっており、N型トランジスターTN02は、ゲートが電源ノードに接続されることで常にオンになっている。このように基準インバーター回路82は常時動作するインバーター回路となっている。
そして図17に示すようにデューティー調整用インバーター回路である第1デューティー調整用インバーター回路84-1は、VREG2の電源ノードと出力ノードNQとの間に直列接続されるP型トランジスターTP11、TP12と、グランドノードと出力ノードNQとの間に直列接続されるN型トランジスターTN11、TN12を含む。TP11は第1のP型トランジスターであり、TP12は第2のP型トランジスターである。TN11は第1のN型トランジスターであり、TN12は第2のN型トランジスターである。
そして第1のP型トランジスターであるTP11と、第1のN型トランジスターであるTN11のゲートには、クロック信号CKが入力される。一方、第2のP型トランジスターであるTP12と、第2のN型トランジスターであるTN12のゲートには、共通の第1制御信号である制御信号DT1が入力される。
このようにすれば、制御信号DT1が第1論理レベルであるローレベルの場合には、P型トランジスターTP12がオンになり、N型トランジスターTN12がオフになる。これにより、基準インバーター回路82のP側の駆動能力に対して、第1デューティー調整用インバーター回路84-1のP型トランジスターTP11、TP12によるP側の駆動能力を付加できるようになる。従って、P型トランジスターがSlowとなるプロセス変動等により、基準インバーター回路82のP側の駆動能力が低くなるようなアンバランスが発生した場合にも、第1デューティー調整用インバーター回路84-1によりP側の駆動能力が付加されることで、このアンバランスを解消できるようになる。これにより、当該アンバランスを原因とする出力クロック信号CKQ2のデューティー比の変動を抑制できるようになり、高精度なデューティー調整の実現が可能になる。
また制御信号DT1が第2論理レベルであるハイレベルの場合には、P型トランジスターTP12がオフになり、N型トランジスターTN12がオンになる。これにより、基準インバーター回路82のN側の駆動能力に対して、第1デューティー調整用インバーター回路84-1のN型トランジスターTN11、TN12によるN側の駆動能力を付加できるようになる。従って、N型トランジスターがSlowとなるプロセス変動等により、基準インバーター回路82のN側の駆動能力が低くなるようなアンバランスが発生した場合にも、第1デューティー調整用インバーター回路84-1によりN側の駆動能力が付加されることで、このアンバランスを解消できるようになる。これにより、当該アンバランスを原因とする出力クロック信号CKQ2のデューティー比の変動を抑制できるようになり、高精度なデューティー調整の実現が可能になる。
また図17では、第2デューティー調整回路80は、基準インバーター回路82に並列接続され、クロック信号CKをバッファリングした信号を出力ノードNQに出力する第2デューティー調整用インバーター回路84-2を含む。そして第2デューティー調整用インバーター回路84-2は、電源ノードと出力ノードNQとの間に直列接続されるP型トランジスターTP21、TP22と、グランドノードと出力ノードNQとの間に直列接続されるN型トランジスターTN21、TN22を含む。TP21は第3のP型トランジスターであり、TP22は第4のP型トランジスターである。TN21は第3のN型トランジスターであり、TN22は第4のN型トランジスターである。
そして第3のP型トランジスターであるTP21と、第3のN型トランジスターであるTN21のゲートには、クロック信号CKが入力される。一方、第4のP型トランジスターであるTP22と、第4のN型トランジスターであるTN22のゲートには、共通の第2制御信号である制御信号DT2が入力される。
このようにすれば、制御信号DT2がローレベルの場合には、P型トランジスターTP22がオンになり、N型トランジスターTN22がオフになる。これにより、基準インバーター回路82のP側の駆動能力に対して、第2デューティー調整用インバーター回路84-2のP型トランジスターTP21、TP22によるP側の駆動能力を付加できるようになる。従って、基準インバーター回路82のP側の駆動能力が低くなるようなアンバランスが発生した場合にも、第2デューティー調整用インバーター回路84-2によりP側の駆動能力が付加されることで、このアンバランスを解消できるようになる。また制御信号DT2がハイレベルの場合には、P型トランジスターTP22がオフになり、N型トランジスターTN22がオンになる。これにより、基準インバーター回路82のN側の駆動能力に対して、第2デューティー調整用インバーター回路84-2のN型トランジスターTN21、TN22によるN側の駆動能力を付加できるようになる。従って、基準インバーター回路82のN側の駆動能力が低くなるようなアンバランスが発生した場合にも、第2デューティー調整用インバーター回路84-2によりN側の駆動能力が付加されることで、このアンバランスを解消できるようになる。これにより、出力クロック信号CKQ2のデューティー比の変動を抑制できるようになり、高精度なデューティー調整の実現が可能になる。
また図17では、第2デューティー調整回路80は、基準インバーター回路82に並列接続され、クロック信号CKをバッファリングした信号を出力ノードNQに出力する第nデューティー調整用インバーター回路84-nを含む。そして第nデューティー調整用インバーター回路84-nは、電源ノードと出力ノードNQとの間に直列接続されるP型トランジスターTPn1、TPn2と、グランドノードと出力ノードNQとの間に直列接続されるN型トランジスターTNn1、TNn2を含む。そしてP型トランジスターTPn1とN型トランジスターTNn1のゲートには、クロック信号CKが入力され、P型トランジスターTPn2とN型トランジスターTNn2のゲートには、共通の第n制御信号である制御信号DTnが入力される。そして制御信号DTnがローレベルの場合には、基準インバーター回路82のP側の駆動能力に対して、第nデューティー調整用インバーター回路84-2のP型トランジスターTPn1、TPn2によるP側の駆動能力を付加できるようになる。また制御信号DTnがハイレベルの場合には、基準インバーター回路82のn側の駆動能力に対して、第nデューティー調整用インバーター回路84-2のN型トランジスターTNn1、TNn2によるN側の駆動能力を付加できるようになる。
なお図17において第1~第n制御信号である制御信号DT1~DTnは、調整データADJ2に基づき設定される信号である。また図17では、第1デューティー調整用インバーター回路84-1のP型、N型のトランジスターのサイズは、基準インバーター回路82のP型、N型のトランジスターのサイズの1/2以下となっており、具体的には1/3になっている。また第2デューティー調整用インバーター回路84-2のP型、N型のトランジスターのサイズは、第1デューティー調整用インバーター回路84-1のP型、N型のトランジスターのサイズの2倍になっている。具体的には第1~第nデューティー調整用インバーター回路84-1~84-nのP型、N型のトランジスターのサイズは、バイナリーに重み付けされている。
4.変形例
本実施形態の回路装置20は、以上に説明した構成例に限定されず、種々の変形実施が可能である。以下、本実施形態の種々の変形例について説明する。
例えば図18の変形例では、発振回路30の構成等が図3とは異なっている。例えば図18では、図3の固定容量のキャパシターCF1、CF2は設けられていない。そして可変容量素子CV1の一端が第1ノードN1に接続され、可変容量素子CV1の他端に温度補償電圧VCMPが供給される。また可変容量素子CV2の一端が第2ノードN2に接続され、可変容量素子CV2の他端に温度補償電圧VCMPが供給される。そして第1ノードN1には、第1デューティー調整回路50から抵抗RRFBを介して基準電圧VREFBが供給され、第2ノードN2には、第1デューティー調整回路50から抵抗RRFCを介して基準電圧VREFCが供給される。これにより可変容量素子CV1の両端には、温度補償電圧VCMPと基準電圧VREFBの電圧差に対応する電圧が印加され、可変容量素子CV2の両端には、温度補償電圧VCMPと基準電圧VREFCの電圧差に対応する電圧が印加されるようになる。また発振信号XIは基準電圧VREFBを中心として変化する発振信号になり、発振信号XOは基準電圧VREFCを中心として変化する発振信号になる。また図18では、第1ノードN1と波形整形回路40の入力ノードの間に、DCカット用のキャパシターCX2が設けられている。このようなキャパシターCX2を設けることで、発振信号XIのDC成分がカットされて、AC成分だけが波形整形回路40側に伝達されるようになる。そして発振信号XIのAC成分の信号に対して、第1デューティー調整回路50によりバイアス点となるバイアス電圧VBSが設定され、バイアス電圧VBSを中心に変化する発振信号XIを、波形整形回路40に入力できるようになる。
なお本実施形態の第1デューティー調整回路50の構成は図3、図18等に示した構成に限定されず、種々の変形実施が可能である。例えば第1デューティー調整回路50として図7、図8の第1比較例、第2比較例で説明した構成の回路等を採用してもよい。
図19、図20では、回路装置20は、クロック信号CKをバッファリングして出力クロック信号CKQ1、CKQ2として外部に出力する出力バッファー回路70を含む。出力バッファー回路70は、例えば波形整形回路40よりも駆動能力が高いバッファー回路を有しており、クロック信号CKを、この高い駆動能力のバッファー回路によりバッファリングした信号が、出力クロック信号CKQ1、CKQ2として回路装置20の外部に出力される。このようにすれば、外部負荷が大きい場合にも、適正な駆動波形の出力クロック信号CKQ1、CKQ2を当該外部負荷に供給して駆動することが可能になる。
また図19では、第1デューティー調整回路50は、温度補償電圧をVCMPとし、基準電圧をVREFとしたときに、VCMP-VREFが0Vよりも大きくなる基準電圧VREFを供給する。例えば可変容量素子CV1に0Vよりも大きな電圧が印加されるように基準電圧VREFを供給する。同様に、可変容量素子CV2に0Vよりも大きな電圧が印加されるように基準電圧VREFを供給する。
図19では、温度補償電圧VCMPは、例えば0.9Vを中心として温度に応じて3次特性等で変化する電圧になっている。そして第1デューティー調整回路50は、VCMP-VREFが0Vよりも大きくなるように、図19では例えば0.3Vの基準電圧VREFを可変容量素子CV1に供給する。これにより可変容量素子CV1には、0Vよりも大きな電圧であるVCMP-VREFが印加されるようになる。従って、可変容量素子CV1の容量が、適切な感度範囲で温度補償電圧VCMPに応じて可変に変化するようになる。同様に、可変容量素子CV2にも、0Vよりも大きな電圧であるVCMP-VREFが印加されるようになり、可変容量素子CV2の容量が、適切な感度範囲で温度補償電圧VCMPに応じて可変に変化するようになる。これにより、回路装置20を、TCXO用の回路装置として用いることが可能になり、TCXOの発振器を実現できるようになる。
一方、図20では、第1デューティー調整回路50は、VCMP-VREFが0V以下になる基準電圧VREFを供給する。例えば可変容量素子CV1に0V以下の電圧が印加されるように基準電圧VREFを供給する。同様に、可変容量素子CV2に0V以下の電圧が印加されるように基準電圧VREFを供給する。図20では、例えば0.6V程度の温度補償電圧VCMPが供給される。このため第1デューティー調整回路50は、VCMP-VREFが0V以下になるように、図20では例えば0.9Vの基準電圧VREFを可変容量素子CV1に供給する。これにより可変容量素子CV1には、0V以下の電圧であるVCMP-VREFが印加されるようになる。同様に、可変容量素子CV2にも0V以下のVCMP-VREFが印加されるようになる。これにより、回路装置20を、SPXO用の回路装置として用いることが可能になり、SPXOの発振器を実現できるようになる。
例えば第1デューティー調整回路50は、バイアス電圧VBSとして0.5V±0.1V程度の電圧を供給する。従って、TCXOを実現する図19では、分圧回路52のラダー抵抗回路において基準電圧VREFが出力される電圧分割タップは、バイアス電圧VBSが出力される電圧分割タップよりも、グランドノード側のタップになる。一方、SPXOを実現する図20では、分圧回路52のラダー抵抗回路において基準電圧VREFが出力される電圧分割タップは、バイアス電圧VBSが出力される電圧分割タップよりも、VREG1の電源ノード側のタップになる。このように本実施形態によれば、分圧回路52のラダー抵抗回路においてバイアス電圧VBSが出力される電圧分割タップの位置を切り替えるだけで、同じ回路装置20を、図19のようにTCXO用の回路装置として使用したり、図20のようにSPXO用の回路装置として使用できるようになる。従って、回路装置20をTCXOとSPXOで共用して使用することが可能になる。
図21に第1デューティー調整回路50の構成例を示す。第1デューティー調整回路50は、分圧回路52と選択回路54を含む。分圧回路52は、VREG1の電源ノードとグランドノードの間に直列接続された複数の抵抗R1~Rmを有し、複数の抵抗R1~Rmにより分圧された複数の分圧電圧VR1~VRm-1を出力する。そして選択回路54は、調整データADJに基づいて、複数の分圧電圧VR1~VRm-1のいずれかをバイアス電圧VBSとして選択する。この選択回路54は例えばトーナメント方式で電圧選択を行う複数のセレクター回路により実現できる。具体的には選択回路54は、複数の分圧電圧VR1~VRm-1のいずれかである第1分圧電圧をバイアス電圧VBSとして選択し、複数の分圧電圧VR1~VRm-1のいずれかである第2分圧電圧を基準電圧VREFとして選択して出力する。これにより1つの第1デューティー調整回路50を用いて、デューティー調整用のバイアス電圧VBSと温度補償用の基準電圧VREFの両方を供給できるようになり、回路の共用化を図れるようになる。
5.発振器
図22に本実施形態の発振器4の構造例を示す。発振器4は、振動子10と、回路装置20と、振動子10及び回路装置20を収容するパッケージ15を有する。パッケージ15は、例えばセラミック等により形成され、その内側に収容空間を有しており、この収容空間に振動子10及び回路装置20が収容されている。収容空間は気密封止されており、望ましくは真空に近い状態である減圧状態になっている。パッケージ15により、振動子10及び回路装置20を衝撃、埃、熱、湿気等から好適に保護することができる。
パッケージ15はベース16とリッド17を有する。具体的にはパッケージ15は、振動子10及び回路装置20を支持するベース16と、ベース16との間に収容空間を形成するようにベース16の上面に接合されたリッド17とにより構成されている。そして振動子10は、ベース16の内側に設けられた段差部に端子電極を介して支持されている。また回路装置20は、ベース16の内側底面に配置されている。具体的には回路装置20は、能動面がベース16の内側底面に向くように配置されている。能動面は回路装置20の回路素子が形成される面である。また回路装置20の端子にバンプBMPが形成されている。そして回路装置20は、導電性のバンプBMPを介してベース16の内側底面に支持される。導電性のバンプBMPは例えば金属バンプであり、このバンプBMPやパッケージ15の内部配線や端子電極などを介して、振動子10と回路装置20が電気的に接続される。また回路装置20は、バンプBMPやパッケージ15の内部配線を介して、発振器4の外部端子18、19に電気的に接続される。外部端子18、19は、パッケージ15の外側底面に形成されている。外部端子18、19は、外部配線を介して外部デバイスに接続される。外部配線は、例えば外部デバイスが実装される回路基板に形成される配線などである。これにより外部デバイスに対してクロック信号などを出力できるようになる。
なお図22では、回路装置20の能動面が下方に向くように回路装置20がフリップ実装されているが、本実施形態はこのような実装には限定されない。例えば回路装置20の能動面が上方に向くように回路装置20を実装してもよい。即ち能動面が振動子10に対向するように回路装置20を実装する。或いは、発振器4は、ウェハレベルパッケージ(WLP)の発振器であってもよい。この場合には発振器4は、半導体基板と、半導体基板の第1面と第2面との間を貫通する貫通電極とを有するベースと、半導体基板の第1面に対して、金属バンプ等の導電性の接合部材を介して固定される振動子10と、半導体基板の第2面側に再配置配線層等の絶縁層を介して設けられる外部端子を含む。そして半導体基板の第1面又は第2面に、回路装置20となる集積回路が形成される。この場合には、振動子10及び集積回路が配置された複数のベースが形成された第1半導体ウェハーと、複数のリッドが形成された第2半導体ウェハーとを貼りつけることで、複数のベースと複数のリッドを接合し、その後にダイシングソー等によって発振器4の個片化を行う。このようにすれば、ウェハレベルパッケージの発振器4の実現が可能になり、高スループット、且つ、低コストでの発振器4の製造が可能になる。
以上に説明したように本実施形態の回路装置は、振動子の一端に電気的に接続される第1ノードと、振動子の他端に電気的に接続される第2ノードとに電気的に接続され、振動子を発振させることで発振信号を生成する発振回路と、第1ノードに接続され、第1ノードから発振信号が入力され、発振信号を波形整形したクロック信号を出力する波形整形回路と、クロック信号のデューティー調整を行う第1デューティー調整回路を含む。また回路装置は、クロック信号に基づいて第1出力クロック信号、第2出力クロック信号を外部に出力する出力バッファー回路を含み、出力バッファー回路は、第2出力クロック信号のデューティー調整を行う第2デューティー調整回路を含む。
本実施形態では、第1ノード及び第2ノードを介して電気的に接続される振動子を発振回路が発振させることで発振信号が生成され、第1ノードでの発振信号が波形整形回路に入力されて波形整形され、クロック信号が生成される。そして出力バッファー回路が、クロック信号に基づいて第1出力クロック信号、第2出力クロック信号を外部に出力する。そして第1デューティー調整回路がクロック信号のデューティー調整を行い、出力バッファー回路に設けられた第2デューティー調整回路が第2出力クロック信号のデューティー調整を行う。このようにすれば、第1デューティー調整回路によるデューティー調整が行われると共に第2デューティー調整回路80によるデューティー調整が行われるという2段階でのデューティー調整が可能になる。従って、例えば第1デューティー調整回路によるデューティー調整によっては、第2出力クロック信号のデューティー精度の要求仕様を満たさないというような状況でも、第2デューティー調整回路によるデューティー調整により、第2出力クロック信号についてもデューティー精度の要求仕様を満たすようにすることが可能になる。従って、クロック信号の多出力機能と高精度なデューティー調整とを両立して実現することが可能になる。
また本実施形態では、第1出力クロック信号と第2出力クロック信号は、位相が180度異なるクロック信号であってもよい。
このようにすれば、第1出力クロック信号と、第1出力クロック信号とは位相が180度異なる第2出力クロック信号を外部に出力して多出力機能を実現できると共に、高精度のデューティー調整が行われた第1出力クロック信号及び第2出力クロック信号を外部に出力できるようになる。
また本実施形態では、出力バッファー回路は、クロック信号をバッファリングして第1出力クロック信号として出力する第1バッファー回路と、第2デューティー調整回路を有し、クロック信号をバッファリングして、第2デューティー調整回路によりデューティー比が調整された第2出力クロック信号を出力する第2バッファー回路と、を含んでもよい。
このようにすれば、クロック信号をバッファリングした信号を、第1バッファー回路により第1出力クロック信号として外部に出力できると共に、クロック信号をバッファリングした信号であって、第2デューティー調整回路によりデューティー比が調整された信号を、第2バッファー回路により第2出力クロック信号として外部に出力できるようになる。
また本実施形態では、第1デューティー調整回路は、調整データに基づき可変に調整したバイアス電圧を第1ノードに供給することにより、クロック信号のデューティー比を調整してもよい。
このようにすれば、クロック信号が最適なデューティー比になるように、調整データに基づき、発振信号のバイアス電圧を調整して、当該発振信号を波形整形回路に入力できるようになるため、デューティー比を高精度に調整できるようになる。
また本実施形態では、第2デューティー調整回路は、クロック信号をバッファリングした信号を出力ノードに出力する基準インバーター回路と、基準インバーター回路に並列接続され、クロック信号をバッファリングした信号を出力ノードに出力するデューティー調整用インバーター回路と、を含んでもよい。
このようにすれば、基準インバーター回路に対して、デューティー調整用インバーター回路が並列接続されて、クロック信号がバッファリングされるようになり、デューティー調整用インバーター回路による第2出力クロック信号のデューティー調整が可能になる。
また本実施形態では、デューティー調整用インバーター回路を構成するP型トランジスター及びN型トランジスターの各々のサイズは、基準インバーター回路を構成するP型トランジスター及びN型トランジスターの各々のサイズの1/2以下であってもよい。
このようにすれば、基準インバーター回路のP型トランジスターやN型トランジスターの駆動能力を基準として、デューティー調整用インバーター回路によりP型トランジスター側の駆動能力やN型トランジスター側の駆動能力を調整できるようになる。
また本実施形態では、第2デューティー調整回路は、第1デューティー調整用インバーター回路であるデューティー調整用インバーター回路と、基準インバーター回路に並列接続され、クロック信号をバッファリングした信号を出力ノードに出力する第2デューティー調整用インバーター回路と、を含んでよい。そして第2デューティー調整用インバーター回路を構成するP型トランジスター及びN型トランジスターの各々のサイズは、第1デューティー調整用インバーター回路を構成するP型トランジスター及びN型トランジスターの各々のサイズの2倍であってもよい。
このようにすれば、基準インバーター回路のP型トランジスター側やN型トランジスター側の駆動能力に対して、第1デューティー調整用インバーター回路や第2デューティー調整用インバーター回路のP型トランジスター側やN型トランジスター側の駆動能力を付加するような調整が可能になり、より分解能の高いデューティー調整が可能になる。
また本実施形態では、第2デューティー調整回路は、第1デューティー調整用インバーター回路であるデューティー調整用インバーター回路と、基準インバーター回路に並列接続され、クロック信号をバッファリングした信号を出力ノードに出力する第2~第nデューティー調整用インバーター回路(nは3以上の整数)と、を含んでもよい。そして第1~第n制御信号によって、第1~第nデューティー調整用インバーター回路の各々のP型トランジスター及びN型トランジスターの一方がオンとなり他方がオフとなるように制御されてもよい。そして第1~第nデューティー調整用インバーター回路を構成するP型トランジスター及びN型トランジスターのサイズは、バイナリーに重み付けされていてもよい。
このようにすれば、基準インバーター回路のP型トランジスター側やN型トランジスター側の駆動能力に対して、第1~第nデューティー調整用インバーター回路のP型トランジスター側やN型トランジスター側の駆動能力を、バイナリーに重み付けして付加するような調整が可能になり、より分解能が高いデューティー調整が可能になる。
また本実施形態では、デューティー調整用インバーター回路は、電源ノードと出力ノードとの間に直列接続される第1のP型トランジスター及び第2のP型トランジスターと、グランドノードと出力ノードとの間に直列接続される第1のN型トランジスター及び第2のN型トランジスターと、を含んでもよい。そして第1のP型トランジスターと第1のN型トランジスターのゲートには、クロック信号が入力され、第2のP型トランジスターと第2のN型トランジスターのゲートには、共通の第1制御信号が入力されてもよい。
このようにすれば、基準インバーター回路のP型トランジスター側やN型トランジスター側の駆動能力が低くなるようなアンバランスが発生した場合にも、第1デューティー調整用インバーター回路によりP型トランジスター側やN型のトランジスター側の駆動能力が付加されることで、このアンバランスを解消できるようになり、高精度なデューティー調整の実現が可能になる。
また本実施形態では、第2デューティー調整回路は、第1デューティー調整用インバーター回路であるデューティー調整用インバーター回路と、基準インバーター回路に並列接続され、クロック信号をバッファリングした信号を出力ノードに出力する第2デューティー調整用インバーター回路と、を含んでよい。そして第2デューティー調整用インバーター回路は、電源ノードと出力ノードとの間に直列接続される第3のP型トランジスター及び第4のP型トランジスターと、グランドノードと出力ノードとの間に直列接続される第3のN型トランジスター及び第4のN型トランジスターと、を含んでもよい。そして第3のP型トランジスターと第3のN型トランジスターのゲートには、クロック信号が入力され、第4のP型トランジスターと第4のN型トランジスターのゲートには、共通の第2制御信号が入力されてもよい。
このようにすれば、基準インバーター回路のP型トランジスター側やN型トランジスター側の駆動能力が低くなるようなアンバランスが発生した場合にも、第1デューティー調整用インバーター回路や第2デューティー調整用インバーター回路によりP型トランジスター側やN型トランジスター側の駆動能力が付加されることで、このアンバランスを解消できるようになり、高精度なデューティー調整の実現が可能になる。
また本実施形態は、上記の回路装置と、振動子とを含む発振器に関係する。
なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また回路装置、発振器の構成・動作等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。