JP2022084662A - 絶縁体上半導体構造の製造方法 - Google Patents
絶縁体上半導体構造の製造方法 Download PDFInfo
- Publication number
- JP2022084662A JP2022084662A JP2022031040A JP2022031040A JP2022084662A JP 2022084662 A JP2022084662 A JP 2022084662A JP 2022031040 A JP2022031040 A JP 2022031040A JP 2022031040 A JP2022031040 A JP 2022031040A JP 2022084662 A JP2022084662 A JP 2022084662A
- Authority
- JP
- Japan
- Prior art keywords
- handle
- donor
- wafer
- single crystal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012212 insulator Substances 0.000 title abstract description 74
- 238000004519 manufacturing process Methods 0.000 title abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 229
- 238000000034 method Methods 0.000 claims abstract description 171
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 150
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 114
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 113
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 109
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 105
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims description 68
- 238000005304 joining Methods 0.000 claims description 44
- 238000005520 cutting process Methods 0.000 claims description 36
- 230000003647 oxidation Effects 0.000 claims description 30
- 238000007254 oxidation reaction Methods 0.000 claims description 30
- 238000005498 polishing Methods 0.000 claims description 26
- 238000005229 chemical vapour deposition Methods 0.000 claims description 25
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 19
- 238000000992 sputter etching Methods 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 abstract description 191
- 239000013078 crystal Substances 0.000 abstract description 137
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 54
- 229910052710 silicon Inorganic materials 0.000 abstract description 52
- 239000010703 silicon Substances 0.000 abstract description 52
- 239000002131 composite material Substances 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 534
- 150000004767 nitrides Chemical class 0.000 description 104
- 230000008569 process Effects 0.000 description 43
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 39
- 238000000151 deposition Methods 0.000 description 33
- 229910052760 oxygen Inorganic materials 0.000 description 33
- 239000001301 oxygen Substances 0.000 description 33
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 32
- 239000010408 film Substances 0.000 description 30
- 230000008021 deposition Effects 0.000 description 26
- 238000011282 treatment Methods 0.000 description 25
- 239000000463 material Substances 0.000 description 24
- 238000004140 cleaning Methods 0.000 description 22
- 238000005530 etching Methods 0.000 description 21
- 238000002347 injection Methods 0.000 description 21
- 239000007924 injection Substances 0.000 description 21
- 239000000758 substrate Substances 0.000 description 19
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 18
- 239000000243 solution Substances 0.000 description 18
- 238000007689 inspection Methods 0.000 description 17
- 229910052757 nitrogen Inorganic materials 0.000 description 17
- 239000002245 particle Substances 0.000 description 17
- 239000007789 gas Substances 0.000 description 15
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 14
- 230000007547 defect Effects 0.000 description 14
- 238000000678 plasma activation Methods 0.000 description 14
- 239000002243 precursor Substances 0.000 description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 14
- 238000012546 transfer Methods 0.000 description 11
- 229910001868 water Inorganic materials 0.000 description 10
- 239000012298 atmosphere Substances 0.000 description 9
- 238000005452 bending Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 9
- 229910052734 helium Inorganic materials 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000009499 grossing Methods 0.000 description 8
- 239000001307 helium Substances 0.000 description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical group [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 8
- 230000000873 masking effect Effects 0.000 description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000000280 densification Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000001272 nitrous oxide Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 229910021529 ammonia Inorganic materials 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 239000001913 cellulose Substances 0.000 description 5
- 229920002678 cellulose Polymers 0.000 description 5
- 239000000356 contaminant Substances 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- ZMYKITJYWFYRFJ-UHFFFAOYSA-N 4-oxo-4-(2-phenylethylamino)butanoic acid Chemical compound OC(=O)CCC(=O)NCCC1=CC=CC=C1 ZMYKITJYWFYRFJ-UHFFFAOYSA-N 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 4
- 239000012686 silicon precursor Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 235000011114 ammonium hydroxide Nutrition 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 238000005411 Van der Waals force Methods 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000000908 ammonium hydroxide Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229920003086 cellulose ether Polymers 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- QYKABQMBXCBINA-UHFFFAOYSA-N 4-(oxan-2-yloxy)benzaldehyde Chemical compound C1=CC(C=O)=CC=C1OC1OCCCC1 QYKABQMBXCBINA-UHFFFAOYSA-N 0.000 description 1
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- 229910052580 B4C Inorganic materials 0.000 description 1
- 241000252506 Characiformes Species 0.000 description 1
- 229920002153 Hydroxypropyl cellulose Polymers 0.000 description 1
- 229920000881 Modified starch Polymers 0.000 description 1
- 238000001016 Ostwald ripening Methods 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229920002845 Poly(methacrylic acid) Polymers 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 150000001242 acetic acid derivatives Chemical class 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- LUXIMSHPDKSEDK-UHFFFAOYSA-N bis(disilanyl)silane Chemical compound [SiH3][SiH2][SiH2][SiH2][SiH3] LUXIMSHPDKSEDK-UHFFFAOYSA-N 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- INAHAJYZKVIDIZ-UHFFFAOYSA-N boron carbide Chemical compound B12B3B4C32B41 INAHAJYZKVIDIZ-UHFFFAOYSA-N 0.000 description 1
- 150000001639 boron compounds Chemical class 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 1
- KOPBYBDAPCDYFK-UHFFFAOYSA-N caesium oxide Chemical compound [O-2].[Cs+].[Cs+] KOPBYBDAPCDYFK-UHFFFAOYSA-N 0.000 description 1
- 229910001942 caesium oxide Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- VJTAZCKMHINUKO-UHFFFAOYSA-M chloro(2-methoxyethyl)mercury Chemical compound [Cl-].COCC[Hg+] VJTAZCKMHINUKO-UHFFFAOYSA-M 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- -1 helium ions Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000001863 hydroxypropyl cellulose Substances 0.000 description 1
- 235000010977 hydroxypropyl cellulose Nutrition 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- UJXZVRRCKFUQKG-UHFFFAOYSA-K indium(3+);phosphate Chemical compound [In+3].[O-]P([O-])([O-])=O UJXZVRRCKFUQKG-UHFFFAOYSA-K 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000019426 modified starch Nutrition 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 239000001814 pectin Chemical class 0.000 description 1
- 229920001277 pectin Chemical class 0.000 description 1
- 235000010987 pectin Nutrition 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920002401 polyacrylamide Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920005862 polyol Polymers 0.000 description 1
- 150000003077 polyols Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000006254 rheological additive Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 125000005372 silanol group Chemical group 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 150000003568 thioethers Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
- H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
Description
本発明に用いるためのウェハは、半導体ハンドルウェハ、例えば単結晶半導体ハンドルウェハ、及び半導体ドナーウェハ、例えば単結晶半導体ドナーウェハを含む。絶縁体上半導体複合構造における半導体素子層は単結晶半導体ドナーウェハから生じる。半導体素子層は、半導体ドナーウェハのエッチングのようなウェハの薄化技術により、又はダメージ面を備える半導体ドナーウェハを切断することにより半導体ハンドルウェハに移され得る。本発明の方法によれば、1つ以上の絶縁体層は、単結晶半導体ハンドルウェハ又は単結晶半導体ドナーウェハのいずれか、若しくはその両方の表面において形成され得る。
図2を参照して、非限定的で代表的な絶縁体上半導体多層構造(SOI、例えば絶縁体上シリコン構造)が図示されている。本発明の方法によれば、1つ以上の絶縁体層(例えば、3つ以上の絶縁体層200,300,400)を備える誘電体層420が単結晶半導体ハンドルウェハ100と単結晶半導体ドナーウェハ500との間に形成されている。本発明の一部の実施形態によれば、図2に従って、SOI構造は、3つの絶縁体層、例えば二酸化窒素(ONO)の誘電体層を有する誘電体層420を備える。一部の実施形態において、絶縁体上半導体多層構造は、単結晶半導体ハンドルウェハ100、第1半導体酸化物層200、半導体窒化物層300、第2半導体酸化物層400、及び単結晶半導体ドナーウェハ500を備える。絶縁体層の他の構成は本発明の範囲に含まれる。例えば、1つ以上の絶縁体層は誘電体層から除外され得る。または、追加の絶縁体層が含まれてもよい。図2を参照して、接合界面は、(1)単結晶半導体ハンドルウェハ100と第1半導体酸化物層200との間、(2)第1半導体酸化物層200と半導体窒化物層300との間、(3)半導体窒化物層300と第2半導体酸化物層400との間、(4)上記構造が窒化物層を欠いている場合、第1半導体酸化物層200と第2半導体酸化物層400との間、(5)第2半導体酸化物層400と単結晶半導体ドナーウェハ500との間のいずれかにあってもよい。
一部の実施形態において、1つ以上の絶縁体層は、単結晶半導体ハンドルウェハ100のフロント表面に形成され得る。さらに/若しくは、1つ以上の絶縁体層は、熱蒸着工程により、単結晶半導体ドナーウェハのフロント表面に形成され得る。一般的に、マスキング技術が、ウェハの側面又は側面の一部の酸化を抑制するために用いられることを除いて、熱蒸着法は、単結晶半導体ハンドルウェハ100又は単結晶半導体ドナーウェハのフロント表面102とバック表面104の両方を酸化させる。一部の実施形態において、ウェハのフロント側とバック側の両方を酸化させることは、圧縮応力を相殺することに有利である。圧縮応力を相殺しない場合、酸化層を有するウェハは、ウェハの片側だけにウェハの曲げを生じる。一部の実施形態において、全体的な窒化物形成法が、熱蒸着された二酸化ケイ素の層上に窒化ケイ素を堆積するために用いられ得る。したがって、一部の実施形態において、単結晶半導体ハンドルウェハ100は、ウェハを包む二酸化ケイ素の層、及び二酸化ケイ素の層と接触している窒化ケイ素の層を備える。この窒化ケイ素の層は二酸化ケイ素の層を包んでいる。本発明の方法によれば、後述のステップにおいて、1つ以上のバック側の窒化物層と酸化物層が除去され得る。
一部の実施形態において、1つ以上の絶縁体層が、プラズマ化学気相堆積法又は低圧化学気相堆積法のような化学気相堆積法の処理により、単結晶半導体ハンドルウェハ100のフロント表面、バック表面、若しくはフロント表面とバック表面の両方に、又は単結晶半導体ドナーウェハのフロント表面、バック表面、若しくはフロント表面とバック表面の両方に形成され得る。一部の実施形態において、半導体酸化物(例えば二酸化ケイ素)を備える絶縁体層は、酸素化学気相堆積法の処理により堆積される。一部の実施形態において、半導体窒化物(例えば窒化ケイ素)を備える絶縁体層は、窒素化学気相堆積法の処理により堆積される。一部の実施形態において、半導体酸窒化物(例えば酸窒化ケイ素)を備える絶縁体層は、窒素及び酸素の前駆体を備える化学気相堆積法の処理により堆積される。幅広いウェハの構成は、酸素化学気相堆積法の処理、及び/又は窒素化学気相堆積法の処理に曝され得る。例えば、プラズマ化学気相堆積法により、単結晶半導体ハンドルウェハ及び/又は単結晶半導体ドナーウェハの単一の側、好ましくはフロント側のプラズマ酸化又はプラズマ窒化ができる。低圧化学気相堆積法は、一般的に、プラズマがウェハの両表面を酸化及び/又は窒化する全体的な堆積技術である。1つ以上の絶縁体層が、化学気相堆積法により、単結晶半導体ハンドルウェハ100のフロント表面102に堆積され得る。本発明の別の実施形態において、1つ以上の絶縁体層が、化学気相堆積法により、単結晶半導体ドナーウェハに堆積され得る。ウェハの単一の側に堆積することにより、後述するバック側酸化物層、又はバック側窒化物層を除去するステップを廃止できる。
1つ以上の酸化物層及び窒化物層を備えるハンドルウェハ及び/又はドナーウェハは、高密度化焼きなましに曝され得る。高密度化焼きなましは、約10分~10時間、約30分~6時間、約1時間~4時間、又は約4時間のような持続時間で起こり得る。高密度化焼きなましの周囲の大気は、窒素又はアルゴン大気のように好ましくは不活性である。高密度化焼きなましの温度は、少なくとも約900℃、約900~1100℃、又は約1000~1100℃であってもよい。有利なことに、高密度化した熱又はCVD酸化物は、堆積された酸化物よりも小さな応力を有する。また、高密度化焼きなましは誘電体層の表面粗さを減少させる。
接合表面が平滑であり、小さな欠陥密度を有する場合、ドナーウェハとハンドルウェハとの間の接合は強化される。平滑な表面は、接合が機械的な切断ステップを耐えられるようにする。ウェハが高密度化焼きなましに曝される実施形態において、接合の強化は接合表面の平滑性に直接関連する。一般的に、裸のシリコンの表面粗さは、十分強い接合を生じるように十分平滑である。1つ以上の層、例えば酸化物層と窒化物層を備えるウェハは、裸のシリコンよりも粗い表面を有し、また接合の強さに影響を及ぼし得る。熱蒸着された酸化物層は裸のシリコンよりも粗い表面を有する。一方、この表面は、許容可能な接合を生じるために一般的に十分平滑である。LPCVD窒化物により堆積される窒化物層、又はPECVDにより堆積される酸化物層若しくは窒化物層は、十分強い接合を生じるほど一般的に十分平滑でない。
全体的な堆積処理、例えば熱酸化及び/又はLPCVDが用いられる実施形態において、バック側の酸化物層及び/又は窒化物層は、SOI多層構造の製造中、一部の位置で除去される。バック側の層の除去は、例えばウェハの接合の前、ウェハの接合の後且つ機械的切断の前、及び機械的切断の後で起こり得る。バック側の除去工程のタイミングは変わり得る。また、それぞれの選択が有利な点と不利な点を有する。バック側の酸化物と窒化物が、接合の前に、(またCMPの前に、)ハンドルウェハから剥がされるとき、(層を有する)接合側と(層のない)バック側との間の応力の差により、ウェハは反りが増加し得る。(例えば、バック側を除去するために用いられ得るHF酸蒸気により、)接合表面へのいずれかのダメージがCMP処理で回復され得る。接合側の層がバック側のエッチング液によりエッチングされることを防ぐように注意を払うことが必要である。
i. フロント側をマスキングし、バック側をプラズマエッチングし、酸化物をウェットエッチングし、抵抗を剥ぎ、窒化物層にCMPを行うこと。
ii. (エッチング液がフロント側の周りを覆うことを防ぐように注意して、)バック側フィルムをウェットエッチングするためにスピンプロセッサを用い、接合界面において窒化物層にCMPを行うこと。
したがって、本発明は、ONO誘電体層と非絶縁体層をハンドルウェハのバック側に備えるSOI構造を生じるため、複数の工程の種類を含む。
1. PECVDによる単一の側への酸化物層の堆積
2. PECVDによる単一の側への窒化物層の堆積
3. 選択的な高密度化焼きなまし
4. CMP又はイオンミリングによる選択的なウェハ平滑化
5. 酸化されたドナーウェハに対する接合
1. 熱酸化による酸化物層の両側への堆積
2. PECVDによる単一の側への窒化物層の堆積
3. 選択的な高密度化焼きなまし
4. CMP又はイオンミリングによる選択的なウェハ平滑化
5. 酸化されたドナーウェハに対する接合
6. エッチングによるバック側の酸化物の除去
1. 熱酸化による酸化物層の両側への堆積
2. LPCVDによる窒化物層の両側への堆積
3. LPCVD窒化物を除去するためのバック側のプラズマエッチング
4. エッチングによるバック側の酸化物除去
5. 選択的な高密度化焼きなまし
6. CMP又はイオンミリングによる選択的なウェハ平滑化
7. 酸化されたドナーウェハに対する接合
1. 熱酸化による酸化物層の両側への堆積
2. ハンドルウェハのフロント側のマスキングを用いる、LPCVDによる単一の側への窒化物層の堆積
3. エッチングによるバック側の酸化物除去
4. マスキングの剥離
5. 選択的な高密度化焼きなまし
6. CMP又はイオンミリングによる選択的なウェハ平滑化
7. 酸化されたドナーウェハに対する接合
図2を参照して、本明細書に記載されている方法に従って形成されている単結晶シリコンハンドルウェハのような単結晶半導体ハンドルウェハ100は、単結晶半導体ドナーウェハ500に接合される。この単結晶半導体ドナーウェハ500は、従来の層転写方法に従って形成されている。好ましい実施形態において、単結晶半導体ドナーウェハ500は、シリコン、炭化ケイ素、シリコンゲルマニウム、ガリウムヒ素、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素、ゲルマニウム、及びその組み合わせから構成されるグループから選択される材料を備える。最終的に統合される回路装置の所望の特性に応じて、単結晶半導体(例えばシリコン)ドナーウェハ500は、ホウ素(p型)、ガリウム(p型)、アルミニウム(p型)、インジウム(p型)、リン(n型)、アンチモン(n型)、及びヒ素(n型)のような電気的に活性のドーパントを備えてもよい。単結晶半導体(例えばシリコン)ドナーウェハの抵抗率は、1~50オームセンチメートル、又は一般的に5~25オームセンチメートルである。単結晶半導体ドナーウェハ500は、酸化、注入、及び後注入洗浄を含む標準的な処理ステップを受けてもよい。したがって、エッチングされ、研磨され、また任意で酸化される単結晶半導体ドナーウェハ500は、ドナー基板においてダメージ層を形成するため、イオン注入を受ける。
この実施例1は、バック側の層を除去するための工程ステップがないSOI製造を示す。15~16Ωcmの抵抗率を有する直径200mmの単結晶シリコンp型(ホウ素ドープ)ウェハが25個形成される。酸素濃度は8.0PPMA(SEMI MF 1188-1105)と測定される。これらのウェハは最終的なONOSOI構造のハンドルウェハである。ハンドルウェハは、200nmの酸化物の公称厚みを有する二酸化ケイ素層でウェハを包むため、ASM A400XT垂直型チューブ内でウェット熱酸化により酸化される。ウェハは、目標厚み175nmで堆積される窒化物でウェハを包むため、チューブ炉内で、LPCVD窒化物の堆積に曝される。25個のウェハそれぞれの接合表面は、目標厚み75nmに対するシリカ研磨スラリーで、Mirra Mesa 200mm CMPツールを用いて化学機械研磨される。セットアップのため、ロット内の最初の6個のウェハが、異なる持続時間で研磨され、洗浄される。また、窒化物層の厚みが、除去速度を定め、且つCMP研磨時間を設定するため、測定される。残りの19個のウェハは、設定した研磨時間で研磨される。ウェハは、洗浄され、また窒化物層の厚み、平面度、反り、及びKLA Tencor SP1表面検査に対して測定される。1個のウェハ(最初の6個の研磨速度セットアップウェハの内の1個)が金属サンプリングを受けて、24個のウェハを接合する。
(a)ペアリング
ドナーウェハがハンドルウェハに合致するように、1組のウェハが並べられる。
(b)プラズマ活性化
それぞれのペアに対するドナーウェハの接合界面とハンドルウェハの接合界面は、低圧下(0.45mbarまで)の窒素ガス、400kHzまでの周波数で60Wまでの上部電極電力、及び50kHzまでの周波数で500Wまでの下部電極電力を用いるEVG 800 低温直列プラズマ活性化を用いてプラズマ活性化される。電極は、(作動圧力下で)合計15秒間電圧を加えられる。プラズマ活性化は、ドナー接合表面とハンドル接合表面に対して連続して(一度に1つの接合表面に)行われる。
(c)すすぎ
それぞれのウェハはプラズマ活性化チャンバから外される。また、活性化された接合表面は、脱イオンされたウェハ内ですすがれる。すすがれたウェハは遠心力で脱水される。
(d)接触接合
ドナーとハンドルの接合ペアは、接合表面が互いに対向しながら接合チャンバに配置される。接合チャンバの圧力は約150mbarに減少する。また、ウェハは密接している。ウェハの分離はファンデルワールス反発力により制限される。接触ピンが端部近くのドナーウェハの外部表面に取り付けられる。接触力は局所的なファンデルワールス反発力より大きい。接触ピンの力は、接触点から発するように接合波を生じる。また、この波の範囲内で、2つの接合表面が接合する。接合波は、すべての方向において端部に向けて外側に移動する。波が接合ペアの全周で完全に端部に移動するとき、(この段階の)接合工程は完了する。
(e)焼きなまし
24個の接合ペアが工程カセットに集められる。接合ペアは、接合を強めるため、Lindbergh Blue M対流オーブンにおいて、約250~375℃に及ぶ温度で1~4時間、焼きなましされる。また、焼きなましは、水素とヘリウムで満たされたプレートレットをドナーウェハの注入面に沿って核形成成長させる。425~475℃以上に及ぶ温度での焼きなましにより、プレートレットを成長させ、互いに結合し、切断面を形成する。この切断面は熱切断をもたらし得る。この例において、ウェハは、350℃で2時間、接合焼きなましされる。(増産と減産の時間は合計35分である。)
(f)機械的切断
十分冷却すると、接合ペアは、ONO BOX構造を備えるSOIウェハを形成するため、機械的に切断される。この構造は、ハンドル側を下にして接合ペアを固定することにより切断される。回転する上部アームに設けられた一連の吸着カップは(真空が作用されながら)、ドナーウェハに上向きの力を作用する。かみそり刃は、端部輪郭の間の接合ペアに接触して、力を与えるように移動する。かみそり刃の力はドナーウェハに亀裂を生じる。亀裂は、プレートレットと微視的破壊で満たされた注入面(範囲)の深さに達する。この亀裂は、ドナーウェハのバック側を引く上部アームから与えられる応力ですべての方向に広がる。ドナーウェハの残りは、新たに形成されたSOIウェハから分離する。また、この残りの/使用済みのウェハは、切断波が伝播するにつれて、SOIウェハから剥がれる。
(g)表面洗浄及び検査
新たに形成されたSOIウェハは、切断又はウェハの取り扱いにおいて生じるいずれかの粒子を除去するため、洗浄され、検査される。層(下部酸化物、窒化物、上部酸化物、及び上部ケイ素)の厚み、及び平面度又は反りが測定される。
(h)強化焼きなまし
構造は、接合界面をさらに強化するため、1000℃で4時間、焼きなましされる(プレエピタキシー平滑化焼きなまし又はPESA)。この構造は、焼きなまし中、形成し得る酸化物を除去するため、洗浄される。
(i)エピタキシャル薄化
切断のダメージは除去される。また、上部ケイ素層はエピタキシーリアクタ内で薄化される。上部ケイ素は約225nmから148nmの目標に薄化される。その後、ウェハは洗浄及び検査される。洗浄処理は、約3nmを除去し、145nmの最終的な上部ケイ素の厚みを残す。上部酸化物の厚みは約200nmであり、窒化物の厚みは約75nmであり、また下部酸化物の厚みは約200nmである。
(直径200mmの)3個のハンドルシリコンウェハはPECVD酸化物の堆積処理を受ける。このPECVD酸化物の堆積処理は、200nmの厚みを有するPECVD酸化物層を接合表面に堆積する。堆積手段はLAM Sequel C2である。PECVD酸化物層の上に、175nmの厚みのPECVD窒化物の層は、同じPECVD堆積手段を用いて堆積される。1個のウェハは高密度化焼きなましを受ける。この高密度化焼きなましにおいて、ウェハは、窒素環境大気圧における1100℃で4時間、焼きなましを受ける。(一方が高密度化されている)2個のウェハは、約75nmの厚みの窒化物層を残すようにMira Mesa CMP手段において化学機械研磨される。したがって、1個のハンドルウェハは高密度化も研磨もされない。研磨後の洗浄処理が、清浄で乾燥した表面を生じるために行われる。微細な洗浄と表面検査が、良好な接合に対して必要な均一で、清浄で、且つ粒子のない表面を生じるために行われる。
(a)ペアリング
ドナーウェハがハンドルウェハに合致するように、1組のウェハが並べられる。
(b)プラズマ活性化
それぞれのペアに対するドナーウェハの接合界面とハンドルウェハの接合界面は、低圧下(0.45mbarまで)の窒素ガス、400kHzまでの周波数で60Wまでの上部電極電力、及び50kHzまでの周波数で500Wまでの下部電極電力を用いるEVG 800 低温直列プラズマ活性化を用いてプラズマ活性化される。電極は、(作動圧力下で)合計15秒間電圧を加えられる。プラズマ活性化は、ドナー接合表面とハンドル接合表面に対して連続して(一度に1つの接合表面に)行われる。
(c)すすぎ
それぞれのウェハはプラズマ活性化チャンバから外される。また、活性化された接合表面は、脱イオンされたウェハ内ですすがれる。すすがれたウェハは遠心力で脱水される。
(d)接触接合
ドナーとハンドルの接合ペアは、接合表面が互いに対向しながら接合チャンバに配置される。接合チャンバの圧力は約150mbarに減少する。また、ウェハは密接している。ウェハの分離はファンデルワールス反発力により制限される。接触ピンが端部近くのドナーウェハの外部表面に取り付けられる。接触力は局所的なファンデルワールス反発力より大きい。接触ピンの力は、接触点から発するように接合波を生じる。また、この波の範囲内で、2つの接合表面が接合する。接合波は、すべての方向において端部に向けて外側に移動する。波が接合ペアの全周で完全に端部に移動するとき、(この段階の)接合工程は完了する。
(e)焼きなまし
接合ペアが工程カセットに集められる。接合ペアは、接合を強めるため、Lindbergh Blue M対流オーブンにおいて、約250~375℃に及ぶ温度で1~4時間、焼きなましされる。また、焼きなましは、水素とヘリウムで満たされたプレートレットをドナーウェハの注入面に沿って核形成成長させる。425~475℃以上に及ぶ温度での焼きなましにより、プレートレットを成長させ、互いに結合し、切断面を形成する。この切断面は熱切断をもたらし得る。この例において、ウェハは、350℃で2時間、接合焼きなましされる。(増産と減産の時間は合計35分である。)
(f)機械的切断
十分冷却すると、接合ペアは、ONO BOX構造を備えるSOIウェハを形成するため、機械的に切断される。この構造は、ハンドル側を下にして接合ペアを固定することにより切断される。回転する上部アームに設けられた一連の吸着カップは(真空が作用されながら)、ドナーウェハに上向きの力を作用する。かみそり刃は、端部輪郭の間の接合ペアに接触して、力を与えるように移動する。かみそり刃の力はドナーウェハに亀裂を生じる。亀裂は、プレートレットと微視的破壊で満たされた注入面(範囲)の深さに達する。この亀裂は、ドナーウェハのバック側を引く上部アームから与えられる応力ですべての方向に広がる。ドナーウェハの残りは、新たに形成されたSOIウェハから分離する。また、この残りの/使用済みのウェハは、切断波が伝播するにつれて、SOIウェハから剥がれる。
(g)表面洗浄及び検査
新たに形成されたSOIウェハは、切断又はウェハの取り扱いにおいて生じるいずれかの粒子を除去するため、洗浄され、検査される。表面検査(例えばKLA Tencor SP1)及び外観検査は、PECVD酸化物上に堆積されるPECVD窒化物を用いて形成され、接合の前に研磨されないONO SOIウェハが層転写欠陥(空間)を有することを示す。層(下部酸化物、窒化物、上部酸化物、及び上部ケイ素)の厚み、及び平面度又は反りが測定される。
(h)強化焼きなまし
構造は、接合界面をさらに強化するため、1125℃で4時間、焼きなましされる(プレエピタキシー平滑化焼きなまし又はPESA)。この焼きなましは、2~4時間、1000~1125℃に及ぶ温度になり得る。この構造は、焼きなまし中、形成し得る酸化物を除去するため、洗浄される。
(i)エピタキシャル薄化
切断のダメージは除去される。また、上部ケイ素層はエピタキシーリアクタ内で薄化される。上部ケイ素は約225nmから148nmの目標に薄化される。その後、ウェハは洗浄及び検査される。洗浄処理は、約3nmを除去し、145nmの最終的な上部ケイ素の厚みを残す。上部酸化物の厚みは約200nmであり、窒化物の厚みは約75nmであり、また下部酸化物の厚みは約200nmである。
(直径200mmの)3個のハンドルシリコンウェハは熱酸化処理を受け、200nmの厚みを有する熱酸化物層でウェハを包む。熱酸化物層の上に、175nmの厚みのPECVD窒化物の層は、同じPECVD堆積手段を用いて堆積される。1個のウェハは高密度化焼きなましを受ける。この高密度化焼きなましにおいて、ウェハは、窒素環境大気圧における1100℃で4時間、焼きなましを受ける。(一方が高密度化されている)2個のウェハは、約75nmの厚みの窒化物層を残すようにMira Mesa CMP手段において化学機械研磨される。したがって、1個のハンドルウェハは高密度化も研磨もされない。研磨後の洗浄処理が、清浄で乾燥した表面を生じるために行われる。微細な洗浄と表面検査が、良好な接合に対して必要な均一で、清浄で、且つ粒子のない表面を生じるために行われる。
(直径200mmの)3個のハンドルシリコンウェハは熱酸化処理を受け、200nmの厚みを有する熱酸化物層でウェハを包む。熱酸化物層の上に、175nmの厚みのLPCVD窒化物の層は堆積される。ウェハはフロント側においてマスキングされる。ハンドルウェハのバック側における窒化物層はプラズマエッチングにより除去される。プラズマエッチングは、(裸のバック側表面がプラズマエッチングにより外見上変わることを防ぐため、)酸化物が除去される前に終了される。酸化物は、ウェットHFエッチングを用いて剥離される。最後に、フロント側マスキングは除去される。これにより、バック側に層のないウェハを生じる。
Claims (31)
- 多層構造を形成する方法であって、
前記方法は、
単結晶シリコンハンドルウェハのフロントハンドル表面にフロントハンドル二酸化ケイ素層を、また単結晶シリコンハンドルウェハのバックハンドル表面にバックハンドル二酸化ケイ素層を形成するステップ(a)を備えており、
前記単結晶シリコンハンドルウェハは、一般的に平行である主要な2つの表面を備えており、
前記表面の一方は、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面であり、
前記表面の他方は、前記単結晶シリコンハンドルウェハの前記バックハンドル表面であり、
前記単結晶シリコンハンドルウェハは、
前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面を接合する円周端部、
前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間の中央面、
及び前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間のバルク領域を備えており、
前記方法は、
前記フロントハンドル二酸化ケイ素層にフロントハンドル窒化ケイ素層を、また前記バックハンドル二酸化ケイ素層にバックハンドル窒化ケイ素層を形成するステップ(b)と、
接合構造を形成するため、単結晶シリコンドナーウェハのフロントドナー表面におけるドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合するステップ(c)とを備えており、
前記単結晶シリコンドナーウェハは、一般的に平行である主要な2つの表面を備えており、
前記表面の一方は、前記単結晶シリコンドナーウェハの前記フロントドナー表面であり、
前記表面の他方は、前記単結晶シリコンドナーウェハのバックドナー表面であり、
前記単結晶シリコンドナーウェハは、
前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー表面を接合する円周端部、
前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー表面との間の中央面、
及び前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー表面との間のバルク領域を備えており、
前記単結晶シリコンドナーウェハは、イオン注入により形成されるダメージ層を備えており、
前記方法は、
前記バックハンドル窒化ケイ素層を除去するステップ(d)と、
前記バックハンドル二酸化ケイ素層を除去するステップ(e)とを備える、ことを特徴とする方法。 - 前記ステップ(c)は前記ステップ(d)と前記ステップ(e)の前に起こる、ことを特徴とする請求項1の方法。
- 前記バックハンドル窒化ケイ素層はプラズマエッチングにより除去される、ことを特徴とする請求項2の方法。
- 前記バックハンドル二酸化ケイ素層はウェットエッチングにより除去される、ことを特徴とする請求項2又は3の方法。
- 前記ステップ(d)と前記ステップ(e)は前記ステップ(c)の前に起こる、ことを特徴とする請求項1の方法。
- 前記バックハンドル窒化ケイ素層はプラズマエッチングにより除去される、ことを特徴とする請求項5の方法。
- 前記バックハンドル二酸化ケイ素層はウェットエッチングにより除去される、ことを特徴とする請求項5又は6の方法。
- 前記フロントハンドル二酸化ケイ素層が前記単結晶シリコンハンドルウェハの前記フロントハンドル表面に熱酸化により形成されており、
前記バックハンドル二酸化ケイ素層が前記単結晶シリコンハンドルウェハの前記バックハンドル表面に熱酸化により形成されている、ことを特徴とする請求項1~7のいずれかの方法。 - 前記フロントハンドル窒化ケイ素層が前記フロントハンドル二酸化ケイ素層に低圧化学気相堆積法により形成されており、
前記バックハンドル窒化ケイ素層が前記バックハンドル二酸化ケイ素層に低圧化学気相堆積法により形成されている、ことを特徴とする請求項1~8のいずれかの方法。 - 前記方法は、前記フロントハンドル二酸化ケイ素層、前記フロントハンドル窒化ケイ素層、又はその両方を圧縮するために十分な温度と時間で、前記フロントハンドル二酸化ケイ素層と前記フロントハンドル窒化ケイ素層とを有する前記単結晶シリコンハンドルウェハの焼きなましを備えており、
前記焼きなましは、単結晶シリコンドナーウェハの前記フロントドナー表面における前記ドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合する前に起こる、ことを特徴とする請求項1~9のいずれかの方法。 - 単結晶シリコンドナーウェハの前記フロントドナー表面における前記ドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合する前に、前記フロントハンドル窒化ケイ素層の表面のイオンミリングを備える、ことを特徴とする請求項1~10のいずれかの方法。
- 単結晶シリコンドナーウェハの前記フロントドナー表面における前記ドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合する前に、前記フロントハンドル窒化ケイ素層の表面の化学機械研磨を備える、ことを特徴とする請求項1~10のいずれかの方法。
- 前記フロントハンドル窒化ケイ素層と前記ドナー二酸化ケイ素層との間の接合を強化するために十分な温度と時間で前記接合構造を焼きなますことを備える、ことを特徴とする請求項1~12のいずれかの方法。
- 前記単結晶シリコンハンドルウェハ、ハンドル二酸化ケイ素層、ハンドル窒化ケイ素層、前記ドナー二酸化ケイ素層、及び単結晶ケイ素の素子層を備える切断された構造を形成するため、
前記単結晶シリコンドナーウェハの前記ダメージ層で前記接合構造を機械的に切断することを備える、ことを特徴とする請求項1~13のいずれかの方法。 - 多層構造を形成する方法であって、
前記方法は、
単結晶シリコンハンドルウェハのフロントハンドル表面にフロントハンドル二酸化ケイ素層を形成するステップ(a)を備えており、
前記単結晶シリコンハンドルウェハは、一般的に平行である主要な2つの表面を備えており、
前記表面の一方は、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面であり、
前記表面の他方は、前記単結晶シリコンハンドルウェハのバックハンドル表面であり、
前記単結晶シリコンハンドルウェハは、
前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面を接合する円周端部、
前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間の中央面、
及び前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間のバルク領域を備えており、
前記方法は、
前記フロントハンドル二酸化ケイ素層にフロントハンドル窒化ケイ素層を形成するステップ(b)と、
前記フロントハンドル二酸化ケイ素層、前記フロントハンドル窒化ケイ素層、又はその両方を圧縮するために十分な温度と時間で、前記フロントハンドル二酸化ケイ素層と前記フロントハンドル窒化ケイ素層とを有する前記単結晶シリコンハンドルウェハを焼きなますステップ(c)と、
接合構造を形成するため、単結晶シリコンドナーウェハのフロントドナー表面におけるドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合するステップ(d)とを備えており、
前記単結晶シリコンドナーウェハは、一般的に平行である主要な2つの表面を備えており、
前記表面の一方は、前記単結晶シリコンドナーウェハの前記フロントドナー表面であり、
前記表面の他方は、前記単結晶シリコンドナーウェハのバックドナー面であり、
前記単結晶シリコンドナーウェハは、
前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面を接合する円周端部、
前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間の中央面、
及び前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間のバルク領域を備えており、
前記単結晶シリコンドナーウェハは、イオン注入により形成されるダメージ層を備える、ことを特徴とする方法。 - 前記フロントハンドル二酸化ケイ素層が前記単結晶シリコンハンドルウェハの前記フロントハンドル表面にプラズマ化学気相堆積法により形成されており、
バックハンドル二酸化ケイ素層が前記単結晶シリコンハンドルウェハのバックハンドル表面にプラズマ化学気相堆積法により形成されている、ことを特徴とする請求項15の方法。 - 前記フロントハンドル窒化ケイ素層が前記フロントハンドル二酸化ケイ素層にプラズマ化学気相堆積法により形成されており、
バックハンドル窒化ケイ素層がバックハンドル二酸化ケイ素層にプラズマ化学気相堆積法により形成されている、ことを特徴とする請求項15又は16の方法。 - 前記方法は、前記フロントハンドル二酸化ケイ素層、前記フロントハンドル窒化ケイ素層、又はその両方を圧縮するために十分な温度と時間で、前記フロントハンドル二酸化ケイ素層と前記フロントハンドル窒化ケイ素層とを有する前記単結晶シリコンハンドルウェハの焼きなましを備えており、
前記焼きなましは、単結晶シリコンドナーウェハの前記フロントドナー表面における前記ドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合する前に起こる、ことを特徴とする請求項15~17のいずれかの方法。 - 単結晶シリコンドナーウェハの前記フロントドナー表面における前記ドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合する前に、前記フロントハンドル窒化ケイ素層の表面のイオンミリングを備える、ことを特徴とする請求項15~18のいずれかの方法。
- 単結晶シリコンドナーウェハの前記フロントドナー表面における前記ドナー二酸化ケイ素層に前記フロントハンドル窒化ケイ素層を接合する前に、前記フロントハンドル窒化ケイ素層の表面の化学機械研磨を備える、ことを特徴とする請求項15~18のいずれかの方法。
- 前記フロントハンドル窒化ケイ素層と前記ドナー二酸化ケイ素層との間の接合を強化するために十分な温度と時間で前記接合構造を焼きなますことを備える、ことを特徴とする請求項15~20のいずれかの方法。
- 前記単結晶シリコンハンドルウェハ、ハンドル二酸化ケイ素層、ハンドル窒化ケイ素層、前記ドナー二酸化ケイ素層、及び単結晶ケイ素の素子層を備える切断された構造を形成するため、
前記単結晶シリコンドナーウェハの前記ダメージ層で前記接合構造を機械的に切断することを備える、ことを特徴とする請求項15~21のいずれかの方法。 - 多層構造を形成する方法であって、
前記方法は、
単結晶シリコンドナーウェハのフロントドナー表面にフロントドナー二酸化ケイ素層を形成するステップ(a)を備えており、
前記単結晶シリコンドナーウェハは、一般的に平行である主要な2つの表面を備えており、
前記表面の一方は、前記単結晶シリコンドナーウェハの前記フロントドナー表面であり、
前記表面の他方は、前記単結晶シリコンドナーウェハのバックドナー面であり、
前記単結晶シリコンドナーウェハは、
前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面を接合する円周端部、
前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間の中央面、
及び前記単結晶シリコンドナーウェハの前記フロントドナー表面と前記バックドナー面との間のバルク領域を備えており、
前記方法は、
前記フロントドナー二酸化ケイ素層にフロントドナー窒化ケイ素層を形成するステップ(b)と、
ダメージ層を形成するため、前記フロントドナー窒化ケイ素層及び前記フロントドナー二酸化ケイ素層を通して、前記単結晶シリコンドナーウェハの前記バルク領域にイオンを埋め込むステップ(c)と、
単結晶シリコンハンドルウェハのフロントハンドル表面におけるハンドル二酸化ケイ素層に前記フロントドナー窒化ケイ素層を接合するステップ(d)とを備えており、
前記単結晶シリコンハンドルウェハは、一般的に平行である主要な2つの表面を備えており、
前記表面の一方は、前記単結晶シリコンハンドルウェハの前記フロントハンドル表面であり、
前記表面の他方は、前記単結晶シリコンハンドルウェハのバックハンドル表面であり、
前記単結晶シリコンハンドルウェハは、
前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面を接合する円周端部、
前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間の中央面、
及び前記単結晶シリコンハンドルウェハの前記フロントハンドル表面と前記バックハンドル表面との間のバルク領域を備える、ことを特徴とする方法。 - フロントハンドル二酸化ケイ素層が前記単結晶シリコンハンドルウェハの前記フロントハンドル表面にプラズマ化学気相堆積法又は熱酸化により形成されている、ことを特徴とする請求項23の方法。
- 前記フロントドナー二酸化ケイ素層が前記単結晶シリコンドナーウェハの前記フロントドナー表面にプラズマ化学気相堆積法又は熱酸化により形成されている、ことを特徴とする請求項23の方法。
- 前記フロントドナー窒化ケイ素層が前記フロントドナー二酸化ケイ素層に低圧化学気相堆積法又はプラズマ化学気相堆積法により形成されている、ことを特徴とする請求項23~25のいずれかの方法。
- 前記方法は、前記フロントドナー二酸化ケイ素層、前記フロントドナー窒化ケイ素層、又はその両方を圧縮するために十分な温度と時間で、前記フロントドナー二酸化ケイ素層と前記フロントドナー窒化ケイ素層とを有する前記単結晶シリコンドナーウェハの焼きなましを備えており、
前記焼きなましは、単結晶シリコンハンドルウェハの前記フロントハンドル表面における前記ハンドル二酸化ケイ素層に前記フロントドナー窒化ケイ素層を接合する前に起こる、ことを特徴とする請求項23~26のいずれかの方法。 - 単結晶シリコンドナーウェハの前記フロントドナー表面における前記ハンドル二酸化ケイ素層に前記フロントドナー窒化ケイ素層を接合する前に、前記フロントドナー窒化ケイ素層の表面のイオンミリングを備える、ことを特徴とする請求項23~27のいずれかの方法。
- 単結晶シリコンドナーウェハの前記フロントハンドル表面における前記ハンドル二酸化ケイ素層に前記フロントドナー窒化ケイ素層を接合する前に、前記フロントドナー窒化ケイ素層の表面の化学機械研磨を備える、ことを特徴とする請求項23~27のいずれかの方法。
- 前記ハンドル二酸化ケイ素層とドナー窒化ケイ素層との間の接合を強化するために十分な温度と時間で接合構造を焼きなますことを備える、ことを特徴とする請求項23~29のいずれかの方法。
- 前記単結晶シリコンハンドルウェハ、前記ハンドル二酸化ケイ素層、ドナー窒化ケイ素層、ドナー二酸化ケイ素層、及び単結晶ケイ素の素子層を備える切断された構造を形成するため、
前記単結晶シリコンドナーウェハの前記ダメージ層で接合構造を機械的に切断することを備える、ことを特徴とする請求項23~30のいずれかの方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762532417P | 2017-07-14 | 2017-07-14 | |
US62/532,417 | 2017-07-14 | ||
PCT/US2018/036091 WO2019013904A1 (en) | 2017-07-14 | 2018-06-05 | METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE ON INSULATION |
JP2019572224A JP7034186B2 (ja) | 2017-07-14 | 2018-06-05 | 絶縁体上半導体構造の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019572224A Division JP7034186B2 (ja) | 2017-07-14 | 2018-06-05 | 絶縁体上半導体構造の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022084662A true JP2022084662A (ja) | 2022-06-07 |
JP7274631B2 JP7274631B2 (ja) | 2023-05-16 |
Family
ID=62751565
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019572224A Active JP7034186B2 (ja) | 2017-07-14 | 2018-06-05 | 絶縁体上半導体構造の製造方法 |
JP2022031040A Active JP7274631B2 (ja) | 2017-07-14 | 2022-03-01 | 絶縁体上半導体構造の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019572224A Active JP7034186B2 (ja) | 2017-07-14 | 2018-06-05 | 絶縁体上半導体構造の製造方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US10475696B2 (ja) |
EP (3) | EP3989272A1 (ja) |
JP (2) | JP7034186B2 (ja) |
KR (1) | KR102390772B1 (ja) |
CN (2) | CN111033719B (ja) |
SG (2) | SG10201913850VA (ja) |
TW (1) | TWI750389B (ja) |
WO (1) | WO2019013904A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109742138B (zh) * | 2019-01-02 | 2022-12-16 | 北京工业大学 | 具有低温度敏感性的SOI SiGe异质结双极晶体管 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002170942A (ja) * | 2000-11-30 | 2002-06-14 | Seiko Epson Corp | Soi基板、素子基板、電気光学装置及び電子機器、並びにsoi基板の製造方法、素子基板の製造方法 |
JP2010080834A (ja) * | 2008-09-29 | 2010-04-08 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2010515254A (ja) * | 2006-12-26 | 2010-05-06 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 半導体オンインシュレータ構造体を製造する方法 |
JP2011228680A (ja) * | 2010-03-31 | 2011-11-10 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
US20120091587A1 (en) * | 2010-02-16 | 2012-04-19 | Zvi Or-Bach | Method for fabrication of a semiconductor device and structure |
Family Cites Families (81)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4501060A (en) | 1983-01-24 | 1985-02-26 | At&T Bell Laboratories | Dielectrically isolated semiconductor devices |
US4755865A (en) | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
JPH06105691B2 (ja) | 1988-09-29 | 1994-12-21 | 株式会社富士電機総合研究所 | 炭素添加非晶質シリコン薄膜の製造方法 |
JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
US6043138A (en) | 1996-09-16 | 2000-03-28 | Advanced Micro Devices, Inc. | Multi-step polysilicon deposition process for boron penetration inhibition |
US5783469A (en) | 1996-12-10 | 1998-07-21 | Advanced Micro Devices, Inc. | Method for making nitrogenated gate structure for improved transistor performance |
KR100268800B1 (ko) * | 1997-06-26 | 2000-10-16 | 김영환 | 접합형 soi기판의 제조방법 |
US6068928A (en) | 1998-02-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
DE69841104D1 (de) * | 1998-12-10 | 2009-10-08 | St Microelectronics Srl | Herstellungsverfahren für eine SOI-Scheibe |
JP4313874B2 (ja) | 1999-02-02 | 2009-08-12 | キヤノン株式会社 | 基板の製造方法 |
JP3387478B2 (ja) * | 1999-06-30 | 2003-03-17 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
US6653209B1 (en) * | 1999-09-30 | 2003-11-25 | Canon Kabushiki Kaisha | Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device |
US20020090758A1 (en) | 2000-09-19 | 2002-07-11 | Silicon Genesis Corporation | Method and resulting device for manufacturing for double gated transistors |
US6562127B1 (en) | 2002-01-16 | 2003-05-13 | The United States Of America As Represented By The Secretary Of The Navy | Method of making mosaic array of thin semiconductor material of large substrates |
US7074623B2 (en) | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
EP1396883A3 (en) * | 2002-09-04 | 2005-11-30 | Canon Kabushiki Kaisha | Substrate and manufacturing method therefor |
US7057234B2 (en) | 2002-12-06 | 2006-06-06 | Cornell Research Foundation, Inc. | Scalable nano-transistor and memory using back-side trapping |
CN100483666C (zh) | 2003-01-07 | 2009-04-29 | S.O.I.Tec绝缘体上硅技术公司 | 施主晶片以及重复利用晶片的方法和剥离有用层的方法 |
KR20060118437A (ko) | 2003-09-26 | 2006-11-23 | 위니베르시트카솔리끄드루뱅 | 저항손을 감소시키는 다층 반도체 구조의 제조 방법 |
US6992025B2 (en) | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
US7279400B2 (en) | 2004-08-05 | 2007-10-09 | Sharp Laboratories Of America, Inc. | Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass |
US7312487B2 (en) | 2004-08-16 | 2007-12-25 | International Business Machines Corporation | Three dimensional integrated circuit |
JP2006114847A (ja) * | 2004-10-18 | 2006-04-27 | Sony Corp | 半導体装置、及び貼り合わせ基板の製造方法 |
US7476594B2 (en) | 2005-03-30 | 2009-01-13 | Cree, Inc. | Methods of fabricating silicon nitride regions in silicon carbide and resulting structures |
US7262112B2 (en) * | 2005-06-27 | 2007-08-28 | The Regents Of The University Of California | Method for producing dislocation-free strained crystalline films |
FR2890489B1 (fr) | 2005-09-08 | 2008-03-07 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant |
FR2902233B1 (fr) | 2006-06-09 | 2008-10-17 | Soitec Silicon On Insulator | Procede de limitation de diffusion en mode lacunaire dans une heterostructure |
JP2008210909A (ja) * | 2007-02-26 | 2008-09-11 | Toshiba Corp | 半導体装置の製造方法 |
EP2128891B1 (en) * | 2007-02-28 | 2015-09-02 | Shin-Etsu Chemical Co., Ltd. | Process for producing laminated substrate |
JP4445524B2 (ja) | 2007-06-26 | 2010-04-07 | 株式会社東芝 | 半導体記憶装置の製造方法 |
JP2009016692A (ja) | 2007-07-06 | 2009-01-22 | Toshiba Corp | 半導体記憶装置の製造方法と半導体記憶装置 |
US7915716B2 (en) | 2007-09-27 | 2011-03-29 | Stats Chippac Ltd. | Integrated circuit package system with leadframe array |
US7879699B2 (en) | 2007-09-28 | 2011-02-01 | Infineon Technologies Ag | Wafer and a method for manufacturing a wafer |
US8128749B2 (en) | 2007-10-04 | 2012-03-06 | International Business Machines Corporation | Fabrication of SOI with gettering layer |
US7868419B1 (en) | 2007-10-18 | 2011-01-11 | Rf Micro Devices, Inc. | Linearity improvements of semiconductor substrate based radio frequency devices |
US7696058B2 (en) * | 2007-10-31 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
KR101594335B1 (ko) * | 2007-12-03 | 2016-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
FR2926672B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication de couches de materiau epitaxie |
US7858495B2 (en) * | 2008-02-04 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US20090236689A1 (en) | 2008-03-24 | 2009-09-24 | Freescale Semiconductor, Inc. | Integrated passive device and method with low cost substrate |
EP2105957A3 (en) * | 2008-03-26 | 2011-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate and method for manufacturing semiconductor device |
FR2929444B1 (fr) * | 2008-03-31 | 2010-08-20 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique du type a semi-conducteur sur isolant et a motifs differencies, et structure ainsi obtenue. |
JP5548395B2 (ja) * | 2008-06-25 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
FR2933234B1 (fr) | 2008-06-30 | 2016-09-23 | S O I Tec Silicon On Insulator Tech | Substrat bon marche a structure double et procede de fabrication associe |
JP5663150B2 (ja) * | 2008-07-22 | 2015-02-04 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
FR2942911B1 (fr) * | 2009-03-09 | 2011-05-13 | Soitec Silicon On Insulator | Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
JP2010258083A (ja) | 2009-04-22 | 2010-11-11 | Panasonic Corp | Soiウェーハ、その製造方法および半導体装置の製造方法 |
KR101794182B1 (ko) | 2009-11-02 | 2017-11-06 | 후지 덴키 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
JP5644096B2 (ja) | 2009-11-30 | 2014-12-24 | ソニー株式会社 | 接合基板の製造方法及び固体撮像装置の製造方法 |
US20110174362A1 (en) | 2010-01-18 | 2011-07-21 | Applied Materials, Inc. | Manufacture of thin film solar cells with high conversion efficiency |
US20120003475A1 (en) * | 2010-06-30 | 2012-01-05 | Uop Llc | Synthesis Methodology to Produce Nano Metal Organic Framework Crystals |
US8859393B2 (en) | 2010-06-30 | 2014-10-14 | Sunedison Semiconductor Limited | Methods for in-situ passivation of silicon-on-insulator wafers |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
JP5917036B2 (ja) * | 2010-08-05 | 2016-05-11 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
JP5627649B2 (ja) | 2010-09-07 | 2014-11-19 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
JP5117588B2 (ja) | 2010-09-07 | 2013-01-16 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
FR2967812B1 (fr) | 2010-11-19 | 2016-06-10 | S O I Tec Silicon On Insulator Tech | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif |
US9287353B2 (en) | 2010-11-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method of manufacturing the same |
US8481405B2 (en) | 2010-12-24 | 2013-07-09 | Io Semiconductor, Inc. | Trap rich layer with through-silicon-vias in semiconductor devices |
EP3734645A1 (en) | 2010-12-24 | 2020-11-04 | QUALCOMM Incorporated | Trap rich layer for semiconductor devices |
US8536021B2 (en) | 2010-12-24 | 2013-09-17 | Io Semiconductor, Inc. | Trap rich layer formation techniques for semiconductor devices |
US8735263B2 (en) * | 2011-01-21 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US8796116B2 (en) | 2011-01-31 | 2014-08-05 | Sunedison Semiconductor Limited | Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods |
EP2686878B1 (en) | 2011-03-16 | 2016-05-18 | MEMC Electronic Materials, Inc. | Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures |
FR2973158B1 (fr) | 2011-03-22 | 2014-02-28 | Soitec Silicon On Insulator | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences |
US9123529B2 (en) * | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
JP5859758B2 (ja) * | 2011-07-05 | 2016-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US9496255B2 (en) | 2011-11-16 | 2016-11-15 | Qualcomm Incorporated | Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same |
FR2984597B1 (fr) * | 2011-12-20 | 2016-07-29 | Commissariat Energie Atomique | Fabrication d’une structure souple par transfert de couches |
US8741739B2 (en) | 2012-01-03 | 2014-06-03 | International Business Machines Corporation | High resistivity silicon-on-insulator substrate and method of forming |
US20130193445A1 (en) | 2012-01-26 | 2013-08-01 | International Business Machines Corporation | Soi structures including a buried boron nitride dielectric |
US8921209B2 (en) | 2012-09-12 | 2014-12-30 | International Business Machines Corporation | Defect free strained silicon on insulator (SSOI) substrates |
US9202711B2 (en) | 2013-03-14 | 2015-12-01 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness |
US8951896B2 (en) | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
US9768056B2 (en) | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
US9922866B2 (en) * | 2015-07-31 | 2018-03-20 | International Business Machines Corporation | Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing |
US20170087393A1 (en) * | 2015-09-25 | 2017-03-30 | Gravity Wells Technology, Inc. | Fire suppression and/or extinguishment systems and devices |
JP6749394B2 (ja) * | 2015-11-20 | 2020-09-02 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | 滑らかな半導体表面の製造方法 |
US9496239B1 (en) | 2015-12-11 | 2016-11-15 | International Business Machines Corporation | Nitride-enriched oxide-to-oxide 3D wafer bonding |
-
2018
- 2018-06-05 SG SG10201913850VA patent/SG10201913850VA/en unknown
- 2018-06-05 CN CN201880044300.6A patent/CN111033719B/zh active Active
- 2018-06-05 WO PCT/US2018/036091 patent/WO2019013904A1/en unknown
- 2018-06-05 EP EP21215435.5A patent/EP3989272A1/en active Pending
- 2018-06-05 EP EP18734698.6A patent/EP3652780B1/en active Active
- 2018-06-05 EP EP21215438.9A patent/EP3993018A1/en active Pending
- 2018-06-05 CN CN202311011285.4A patent/CN117038572A/zh active Pending
- 2018-06-05 KR KR1020197038946A patent/KR102390772B1/ko active IP Right Grant
- 2018-06-05 SG SG11201913769RA patent/SG11201913769RA/en unknown
- 2018-06-05 JP JP2019572224A patent/JP7034186B2/ja active Active
- 2018-06-06 US US16/001,377 patent/US10475696B2/en active Active
- 2018-06-25 TW TW107121762A patent/TWI750389B/zh active
-
2019
- 2019-10-07 US US16/594,188 patent/US10796946B2/en active Active
-
2022
- 2022-03-01 JP JP2022031040A patent/JP7274631B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002170942A (ja) * | 2000-11-30 | 2002-06-14 | Seiko Epson Corp | Soi基板、素子基板、電気光学装置及び電子機器、並びにsoi基板の製造方法、素子基板の製造方法 |
JP2010515254A (ja) * | 2006-12-26 | 2010-05-06 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 半導体オンインシュレータ構造体を製造する方法 |
JP2010080834A (ja) * | 2008-09-29 | 2010-04-08 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
US20120091587A1 (en) * | 2010-02-16 | 2012-04-19 | Zvi Or-Bach | Method for fabrication of a semiconductor device and structure |
JP2011228680A (ja) * | 2010-03-31 | 2011-11-10 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117038572A (zh) | 2023-11-10 |
EP3652780B1 (en) | 2022-01-05 |
WO2019013904A1 (en) | 2019-01-17 |
TW201909289A (zh) | 2019-03-01 |
EP3652780A1 (en) | 2020-05-20 |
SG10201913850VA (en) | 2020-03-30 |
KR102390772B1 (ko) | 2022-04-25 |
EP3989272A1 (en) | 2022-04-27 |
CN111033719A (zh) | 2020-04-17 |
CN111033719B (zh) | 2023-08-18 |
JP2020526918A (ja) | 2020-08-31 |
KR20200026836A (ko) | 2020-03-11 |
US10796946B2 (en) | 2020-10-06 |
US10475696B2 (en) | 2019-11-12 |
SG11201913769RA (en) | 2020-01-30 |
JP7274631B2 (ja) | 2023-05-16 |
US20200035544A1 (en) | 2020-01-30 |
TWI750389B (zh) | 2021-12-21 |
US20190019721A1 (en) | 2019-01-17 |
JP7034186B2 (ja) | 2022-03-11 |
EP3993018A1 (en) | 2022-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI727123B (zh) | 高電阻率絕緣體上矽結構及其製造方法 | |
JP6517360B2 (ja) | 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法 | |
TWI721223B (zh) | 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板 | |
TWI694559B (zh) | 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層 | |
TWI626690B (zh) | 使半導體表面平整之製造方法 | |
JP2017538297A (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
US10192778B2 (en) | Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof | |
JP2022084662A (ja) | 絶縁体上半導体構造の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220325 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7274631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |