JP2022082619A - Pcb端子の製造方法及びpcb端子 - Google Patents

Pcb端子の製造方法及びpcb端子 Download PDF

Info

Publication number
JP2022082619A
JP2022082619A JP2022046216A JP2022046216A JP2022082619A JP 2022082619 A JP2022082619 A JP 2022082619A JP 2022046216 A JP2022046216 A JP 2022046216A JP 2022046216 A JP2022046216 A JP 2022046216A JP 2022082619 A JP2022082619 A JP 2022082619A
Authority
JP
Japan
Prior art keywords
gold
plating layer
nickel
terminal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022046216A
Other languages
English (en)
Inventor
宏▲禎▼ 高橋
Hiroyoshi Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ORIENTAL MEKKI KK
Original Assignee
ORIENTAL MEKKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ORIENTAL MEKKI KK filed Critical ORIENTAL MEKKI KK
Publication of JP2022082619A publication Critical patent/JP2022082619A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02Contact members
    • H01R13/03Contact members characterised by the material, e.g. plating, or coating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/16Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for manufacturing contact members, e.g. by punching and by bending

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

【課題】優れた耐摩耗特性、電導性、摺動性及び低摩擦性を有し、かつ、高価な金の使用量を低減することができるPCB端子及びその製造方法を提供する。【解決手段】略四角柱形状の雄端子を複数有する櫛歯状のPCB端子であって、前記雄端子の全面に厚さが0.3μm~4.0μmのニッケルめっき層を有し、前記ニッケルめっき層の全面に厚さが0超0.1μm以下の薄付け金めっき層が形成されており、前記雄端子の表面及び裏面に形成された前記ニッケルめっき層の表面のみに厚さが0.2μm~1.0μmの厚付け金めっき層が形成されていること、を特徴とするPCB端子。【選択図】無し

Description

本発明はPCB端子の製造方法及びPCB端子に関し、より具体的には、優れた耐摩耗性、電導性、摺動性及び低摩擦性を有し、かつ、経済性に優れたPCB端子の製造方法及びPCB端子に関する。
PCB端子は車載用及び民生用等の各種コネクタに使用されており、プリント回路基板の実装のために不可欠なものである。一般的には、平らなシート状の金属基板を打ち抜くことにより、複数の端子が櫛歯状に並んだ形状を有している。
また、良好な電気接点を実現するために、PCB端子には優れた電気伝導性及び耐摩耗特性等が要求され、雌端子と嵌合する雄端子先端部には表面処理が施されることが多い。例えば、特許文献1(特開2008-287942号公報)では、最表面にSnめっきが施されたPCBコネクタ用端子が提案されている。
前記特許文献1に記載のPCBコネクタ用端子においては、嵌合部の摩擦係数を0.26以下、半田付け部のエージング後のゼロクロスタイムを5秒以下とすることができることから、コネクタへの挿入に際しての挿入力の低減と、基板側への半田付け部の半田濡れ性の向上に優れたPCB端子及びその製造方法を提供することができる、としている。
また、特許文献2(特開2005-206893号公報)では、銅、または銅合金からなるコネクタ用端子の表面に、照射により表層部分が所定の溶解状態となるエネルギ密度を持ち、かつ、前記溶解表層部が溶解後直ちに再凝固するエネルギ照射量に制限する照射時間の短い電子ビームのパルスを少なくとも1回以上照射して、前記表面部分に銅アモルファス層を形成させることを特徴とするコネクタ用端子の表面改質方法が提案されている。
前記特許文献2に記載のコネクタ用端子の表面改質方法においては、電子ビームの照射によって銅アモルファス層が形成されるため、表面粗度が著しく改善され、耐摩耗性が増大し、かつ耐酸化等の耐腐食性があって、電気的接触抵抗等の電気的特性が低下することなく持続する優れた特性のコネクタ用端子を得ることができる、としている。
加えて、前記特許文献2に記載のコネクタ用端子の表面改質方法においては、上記特性の銅アモルファス層を形成させることができるため、耐食性及び電気特性を確保するための金めっき処理を施す必要がなく、高価な金の使用を避けることができる、としている。
特開2008-287942号公報 特開2005-206893号公報
しかしながら、前記特許文献1に記載のPCB用端子は摺動特性及び半田濡れ性が改善されているものの、最表面が錫めっき層であり、金めっき層と比較すると電気伝導性や耐久性等に関して十分ではない。
また、前記特許文献2に記載のコネクタ用端子の表面改質方法では電子ビームを使用することから、真空中での処理が必須であり、製造プロセスが煩雑になるだけでなく、コストも増加する。また、銅アモルファス層が必要な領域毎に電子ビームを照射させる必要があり、めっき処理等と比較すると長時間を要することになる。
以上のような従来技術における問題点に鑑み、本発明の目的は、優れた耐摩耗特性、電導性、摺動性及び低摩擦性を有し、かつ、高価な金の使用量を低減することができるPCB端子及びその製造方法を提供することにある。
本発明者は上記目的を達成すべく、PCB端子の表面処理方法について鋭意研究を重ねた結果、雄端子の必要な領域のみに適当な金めっき処理を施すこと等が極めて有効であることを見出し、本発明に到達した。
即ち、本発明は、
略四角柱形状の雄端子を複数有する櫛歯状のPCB端子の製造方法であって、
前記PCB端子の形状とした金属基材にニッケルめっきを施し、前記雄端子の全面にニッケルめっき層を形成させる第一工程と、
前記雄端子の表面及び裏面にマスキング処理を施し、マスキング層を形成させる第二工程と、
前記雄端子の前記全面にレジストを塗布した後、前記マスキング層を剥離し、前記レジストを硬化させて前記雄端子の両側面にレジスト層を形成させる第三工程と、
前記雄端子に金めっき処理を施し、前記雄端子の前記表面及び前記裏面に金めっき層を形成させた後、前記レジスト層を剥離させる第四工程と、を含むこと、
を特徴とするPCB端子の製造方法を提供する。
本発明のPCB端子の製造方法においては、雌端子と嵌合させた場合に通電に寄与する雄端子の表面及び裏面のみに金めっき層を形成することができ、雌端子と接触しない両側面への金めっき層の形成を防止することができる。その結果、金めっき層の形成に消費される金の量を効率的に低減することができる。
複雑形状を有する櫛歯状の金属基板に対して、任意の領域に良好な金めっき層を形成させることは困難であるが、本発明のPCB端子の製造方法においては、金めっき層を形成させる雄端子の表面及び裏面にマスキング層を形成させることによりレジスト層の形成を抑制し、第四工程で雄端子の表面及び裏面のみに金めっき層を形成させることができる。
本発明のPCB端子の製造方法においては、前記ニッケルめっき層の表面に金フラッシュめっき処理を施す工程を有すること、が好ましい。ニッケルめっき層の表面に金フラッシュめっき層を形成させることで、第四工程において形成させる金めっき層とニッケルめっき層との密着性を十分に担保することができる。
また、本発明のPCB端子の製造方法においては、前記第一工程の予備処理として、前記金属基材に下地ストライクめっき処理を施す工程を有すること、が好ましい。金属基材に下地ストライクめっき処理を施すことによって、ニッケルめっき層と金属基材との密着性を十分に担保することができる。なお、下地ストライクめっき処理としては、例えば、銅ストライクめっき処理、ニッケルストライクめっき処理等を用いることができる。
また、本発明のPCB端子の製造方法においては、前記レジストの硬化直後に風冷すること、が好ましい。硬化でレジスト層が熱を持つことがあるが、レジストの直後に風冷することで、次工程への影響を排除することができる。
また、本発明のPCB端子の製造方法においては、前記金めっき層の厚さを0.2μm~1.0μmとすること、が好ましい。金めっき層の厚さを0.2μm以上とすることで、金の電気的特性や耐久性を十分に活用することができ、1.0μm以下とすることで、金の使用量を抑制できることに加え、生産性の悪化を抑制することができる。なお、金めっき層の厚さは0.4μm~0.8μmとすることがより好ましく、0.5μm~0.7μmとすることが最も好ましい。
また、本発明のPCB端子の製造方法においては、前記ニッケルめっき層の表面に形成させる金フラッシュめっき層の厚さを0超0.1μm以下とすること、が好ましい。金フラッシュめっき層の厚さを0.1μm以下とすることで、金の使用量増加及び生産性の悪化を抑制することができる。なお、金フラッシュめっき層の厚さは0.08μm以下とすることがより好ましく、0.06μm以下とすることが最も好ましい。
また、本発明のPCB端子の製造方法においては、前記ニッケルめっき層の厚さを0.3μm~4.0μmとすること、が好ましい。ニッケルめっき層の厚さを0.3μm以上とすることで、金属基材に含まれる元素と金との拡散及び反応に伴う金属間化合物の形成による金めっき層の脆化を抑制することができ、4.0μm以下とすることで、ニッケルめっき層が存在することによる導電性及び機械的特性等の低下を抑制することができる。なお、ニッケルめっき層の厚さは、0.4μm~2.0μmとすることがより好ましく、0.5μm~1.5μmとすることが最も好ましい。
更に、本発明のPCB端子の製造方法においては、前記レジストにネガ型のレジストを用いること、が好ましい。ポジ型のレジストを用いると、第三~第四工程を暗室で行う必要があり、装置が複雑化し、製造コストが増加する。これに対し、ネガ型を選択することで、これらの問題点を排除することができる。
また、本発明は、
略四角柱形状の雄端子を複数有する櫛歯状のPCB端子であって、
前記雄端子の全面にニッケルめっき層を有し、
前記雄端子の表面及び裏面に形成された前記ニッケルめっき層の表面のみに厚さが0.2μm~1.0μmの厚付け金めっき層が形成されていること、
を特徴とするPCB端子、も提供する。
本発明のPCB端子においては、嵌合時に主として雌端子に接触する雄端子の表面及び裏面に厚付け金めっき層が形成されていることから、十分な通電特性を担保することができる。一方で、通電特性に殆ど寄与しない雄端子の両側面には厚付け金めっき層が形成されておらず、金の使用量が最小限に留められている。
本願明細書において、厚付け金めっき層とは厚さが0.2μm~1.0μmの金めっき層を意味する。金めっき層の厚さを0.2μm以上とすることで、金の電気的特性や耐久性を十分に活用することができ、1.0μm以下とすることで、金の使用量を抑制できることに加え、生産性の悪化を抑制することができる。なお、厚付け金めっき層の厚さは0.4μm~0.8μmとすることがより好ましく、0.5μm~0.7μmとすることが最も好ましい。
また、本発明のPCB端子においては端子の全面にニッケルめっきが形成されており、金属基材に含まれる元素と金との拡散及び反応に伴う金属間化合物の形成による金めっき層の脆化を抑制することができる。
また、本発明のPCB端子においては、前記ニッケルめっき層の全面に厚さが0超0.1μm以下の薄付け金めっき層が形成されていること、が好ましい。本願明細書において、薄付け金めっき層とは金フラッシュめっき処理によって形成された厚さが0.1μm以下の金めっき層を意味する。なお、薄付け金めっき層の厚さは0.08μm以下とすることがより好ましく、0.06μm以下とすることが最も好ましい。
本発明のPCB端子及びその製造方法によれば、優れた耐摩耗特性、電導性、摺動性及び低摩擦性を有し、かつ、高価な金の使用量を低減することができるPCB端子及びその製造方法を提供することができる。
本発明のPCB端子の製造方法の工程図である。 本発明のPCB端子の一例を示す概略斜視図である。 雄端子4のA-A’断面図である。 実施例で得られたPCB端子の概観写真である。
以下、図面を参照しながら本発明のPCB端子及びその製造方法の代表的な実施形態について詳細に説明するが、本発明はこれらのみに限定されるものではない。なお、以下の説明では、同一または相当部分には同一符号を付し、重複する説明は省略する場合がある。また、図面は、本発明を概念的に説明するためのものであるから、表された各構成要素の寸法やそれらの比は実際のものとは異なる場合もある。
≪PCB端子の製造方法≫
図1は、本発明のPCB端子の製造方法の工程図である。本発明のPCB端子の製造方法は、雄端子の表面及び裏面のみに金めっき層を有するPCB端子の効率的な製造方法であって、PCB端子の形状とした金属基材にニッケルめっきを施し、雄端子の全面にニッケルめっき層を形成させる第一工程(S01)と、雄端子の表面及び裏面にマスキング層を形成させる第二工程(S02)と、雄端子の両側面にレジスト層を形成させる第三工程(S03)と、雄端子の表面及び裏面に金めっき層を形成させる第四工程(S04)と、を含むことを特徴としている。以下、各工程について詳細に説明する。
(1)予備処理
適当な金属基材を出発材として、PCB端子を製造する。金属基材はPCB端子の形状に加工されており、略四角柱形状の雄端子を複数有する櫛歯状となっている。ここで、端子の形状、大きさ及び本数等は特に限定されず、PCB端子としての要求に応じて決定すればよい。
金属基材に用いる金属は、電導性を有している限り特に限定されず、例えば、アルミニウム及びアルミニウム合金、鉄及び鉄合金(例えば、鉄-ニッケル合金)、チタン及びチタン合金、ステンレス、銅及び銅合金等を挙げることができるが、なかでも、電導性・熱伝導性・展延性に優れているという理由から、銅又は真鍮を用いることが好ましい。
また、各種めっき処理の予備処理として、金属基材の洗浄を施すことが好ましい。金属基材の洗浄方法は本発明の効果を損なわない限りにおいて特に限定されず、従来公知の種々の洗浄方法を用いることができる。洗浄処理液としては、例えば、一般的な浸漬脱脂液や電解脱脂液を使用することができる。
(2)下地ストライクめっき処理
下地ストライクめっき処理は、第一工程(S01)の予備処理であり、金属基材とニッケルめっき層との密着性を改善する必要がある場合は施すことが好ましい。下地ストライクめっき処理としては、例えば、銅ストライクめっき処理、ニッケルストライクめっき処理等を用いることができる。
(A)銅ストライクめっき
銅ストライクめっき浴としては、例えば、銅塩・電導塩を含むものを用いることができる。また、光沢剤が添加されていてもよい。
銅ストライクめっき処理に好適に用いることができる銅ストライクめっき浴は例えば、シアン化銅浴を用いることができる。シアン化銅浴は、銅塩、シアン化アルカリ塩及び電導塩により構成され、添加剤や光沢剤が添加されてもよい。
銅塩としては、例えば、シアン化銅を用いることが出来る。シアン化アルカリ塩には、例えば、シアン化カリウム及びシアン化ナトリウム等を用いることができる。電導塩には、例えば、炭酸カリウム及び炭酸ナトリウム等を用いることができる。添加剤には、例えば、ロッシェル塩、亜セレン酸カリウム、亜セレン酸ナトリウム、チオシアン酸カリウム、酢酸鉛、酒石酸鉛等を用いることができる。
銅ストライクめっき浴の浴温度、陽極材料、電流密度等の銅ストライクめっき条件は、用いるめっき浴及び必要とするめっき厚さ等に応じて適宜設定することができる。例えば、陽極材料には、電解銅等の可溶性陽極、及び/又は、ステンレス鋼、チタン白金板、酸化イリジウム等の不溶性陽極等を用いることが好ましい。また、好適なめっき条件としては、浴温:25~70℃、電流密度:0.1~6.0A/dm、処理時間:5~60秒を例示することができる。
(B)ニッケルストライクめっき
ニッケルストライクめっき浴としては、例えば、ニッケル塩、陽極溶解促進剤及びpH緩衝剤を含むものを用いることができる。また、ニッケルストライクめっき浴には添加剤が添加されていてもよい。
ニッケル塩には、例えば、硫酸ニッケル、スルファミン酸ニッケル及び塩化ニッケル等を用いることができる。陽極溶解促進剤には、例えば、塩化ニッケル及び塩酸等を用いることができる。pH緩衝剤には、例えば、ホウ酸、酢酸ニッケル及びクエン酸等を用いることができる。添加剤には、例えば、1次光沢剤(サッカリン、ベンゼン、ナフタレン(ジ、トリ)、スルホン酸ナトリウム、スルホンアミド、スルフィン酸等)、2次光沢剤(有機化合物:ブチンジオール、クマリン、アリルアルデヒドスルホン酸等、金属塩:コバルト、鉛、亜鉛等)及びピット防止剤(ラウリル硫酸ナトリウム等)等を用いることができる。
ニッケルストライクめっき処理に好適に用いることができるニッケルストライクめっき浴の各構成要素の好適な使用量は、ニッケル塩:100~300g/L、陽極溶解促進剤:0~300g/L、pH緩衝剤:0~50g/L、添加剤:0~20g/Lである。
ニッケルストライクめっき浴の浴温度、陽極材料、電流密度等のニッケルストライクめっき条件は、用いるめっき浴及び必要とするめっき厚さ等に応じて適宜設定することができる。例えば、陽極材料には、電解ニッケル、カーボナイズドニッケル、デポライズドニッケル、サルファニッケル等の可溶性陽極等を用いることが好ましい。また、好適なめっき条件としては、浴温:20~30℃、電流密度:1.0~5.0A/dm、処理時間:1~30秒、pH:0.5~4.5を例示することができる。
(3)ニッケルめっき処理(第一工程(S01))
ニッケルめっき処理は、金属基材と金めっき層との間において、金属基材に含まれる元素と金との拡散及び反応を防止するバリア層として機能するニッケルめっき層を形成させるために施される処理である。金属基材と金めっき層との間にニッケルめっき層が存在することで、金属基材に含まれる元素と金との拡散及び反応に伴う金属間化合物の形成による金めっき層の脆化を抑制することができる。
ニッケルめっき浴としては、例えば、ワット浴やスルファミン酸浴を用いることができるが、電着応力の低いスルファミン酸浴を用いることが好ましい。なお、強酸性のウッドストライク浴は避ける方が好ましい。ニッケルめっき処理には、本発明の効果を損なわない範囲で従来公知の種々のニッケルめっき手法を用いることができる。例えば、ニッケルめっき浴は硫酸ニッケル・スルファミン酸ニッケル・塩化ニッケル等のニッケル塩と、塩化ニッケル等の陽極溶解剤と、ホウ酸・酢酸・クエン酸等のpH緩衝剤とで構成された液に、添加剤として少量の光沢剤やレベリング剤、ピット防止剤等を添加したものを用いることができる。各構成要素の好適な使用量は、ニッケル塩:100~600g/L、陽極溶解剤:0~50g/L、pH緩衝剤:20~50g/L、添加剤:~5000ppmである。
ニッケルめっき浴の浴温度、陽極材料、電流密度等のニッケルめっき条件は、用いるめっき浴及び必要とするめっき厚さ等に応じて適宜設定することができる。例えば、陽極材料には、ニッケル板等の可溶性陽極を用いることが好ましい。また、好適なめっき条件としては、浴温:40~60℃、電流密度:0.1~50A/dm、pH:3.0~5.0を例示することができる。
なお、第一工程のニッケルめっき処理によって形成されるニッケルめっき層は、連続する膜形状であることが好ましく、当該ニッケルめっき層の厚さは0.3μm~4.0μmであることが好ましい。0.3μm未満であるとバリア効果に乏しく、4μm超であると曲げ加工時にクラックが発生しやすくなる。ニッケルめっき層の厚さは、0.4μm~2.0μmとすることがより好ましく、0.5μm~1.5μmとすることが最も好ましい。なお、ニッケルめっき層は、本発明の効果を損なわない範囲で、粒状や島状の不連続な膜形状であってもよく、その場合、粒状及び島状部分が部分的に連続していてもよい。
(4)金めっきフラッシュ処理
金めっきフラッシュ処理は、第一工程(S01)で形成させたニッケルめっき層に対する処理であり、本発明のPCB端子の製造方法においては、ニッケルめっき層の表面に金めっきフラッシュ処理を施す工程を有すること、が好ましい。金めっきフラッシュ処理を施すことで、嵌合部ではない部分(金めっき層を厚くする必要がない部分)に耐食性をもたせることができる。また、ニッケルめっき層の表面に薄い金めっき層を形成させることで、第四工程(S04)において形成させる金めっき層とニッケルめっき層との密着性を十分に担保することができる。なお、金めっきフラッシュ処理は金めっき処理後に施してもよい。
金めっきフラッシュ浴としては、例えば、金塩、電導塩、キレート剤及び結晶成長剤を含むものを用いることができる。また、金めっきフラッシュ浴には光沢剤が添加されていてもよい。
金塩には、例えば、シアン化金、シアン化第一金カリウム、シアン化第二金カリウム、亜硫酸金ナトリウム及びチオ硫酸金ナトリウム等を用いることができる。電導塩には、例えば、クエン酸カリウム、リン酸カリウム、ピロリン酸カリウム及びチオ硫酸カリウム等を用いることができる。キレート剤には、例えば、エチレンジアミン四酢酸及びメチレンホスホン酸等を用いることができる。結晶成長剤には、例えば、コバルト、ニッケル、タリウム、銀、パラジウム、錫、亜鉛、銅、ビスマス、インジウム、ヒ素及びカドミウム等を用いることができる。なお、pH調整剤として、例えば、ポリリン酸、クエン酸、酒石酸、水酸化カリウム及び塩酸等を添加してもよい。
金めっきフラッシュ処理に好適に用いることができる金めっきフラッシュ浴の各構成要素の好適な使用量は、金塩:1~10g/L、電導塩:0~200g/L、キレート剤:0~30g/L、結晶成長剤:0~30g/Lである。
金めっきフラッシュ浴の浴温度、陽極材料、電流密度等の金めっきフラッシュ条件は、用いるめっき浴及び必要とするめっき厚さ等に応じて適宜設定することができる。例えば、陽極材料には、チタン白金板及び酸化イリジウム等の不溶性陽極等を用いることが好ましい。また、好適なめっき条件としては、浴温:20~40℃、電流密度:0.1~5.0A/dm、処理時間:1~60秒、pH:0.5~7.0を例示することができる。
(5)マスキング処理(第二工程(S02))
マスキング処理は、第三工程(S03)におけるレジスト層の形成を防止するマスキング層を形成するための処理である。なお、マスキング処理の前には、各種めっき処理を施した金属基材を乾燥機等にて乾燥させておくことが好ましい。ここで、第三工程(S03)で雄端子の表面及び裏面にレジスト層が形成することを防止するため、雄端子の表面及び裏面にマスキング処理を行う必要がある。
本発明の効果を損なわない限りにおいてマスキングの方法は特に限定されず、従来公知の種々のマスキング方法を用いることができる。マスキング方法としては、例えば、テープ、スパージャーマスク、ドラムマスク、レジスト、ドライフィルムレジスト、インクジェット方式を挙げることができ、これらのうちの1種類又は2種類以上を組み合わせてマスキングを行うことが好ましい。
特に、基材の側面のみにレジスト層を形成したい場合、1段階目にテープ状もしくはドラムマスク等で表面をマスキングし、2段階目に液状のレジストを用いて側面のみレジスト層を形成することが好ましい。
(6)レジスト層の形成(第三工程(S03))
第三工程(S03)では、レジストを塗布した後に第二工程で形成させたマスキングを剥離させ、第四工程(S04)で金めっき層を形成させたくない領域(雄端子の両側面)にレジストを形成させるための工程である。
マスキングを剥離した後、UVライト(水銀ランプ,メタルハライドランプ,LED等)にて露光することで、レジストを硬化させることができる。
なお、レジストにはネガ型、ポジ型、電着レジスト、液レジスト、ドライフィルムレジスト等が存在するが、めっき槽に暗室が不要であるネガ型を使用することが好ましい。
(7)金めっき(第四工程(S04))
第四工程(S04)は、雄端子の表面及び裏面のみに金めっき層を形成させるための工程である。第三工程(S03)までを経ることにより、雄端子の両側面にレジスト層が形成され、雄端子の表面及び裏面はニッケルめっき層又は金めっきフラッシュ処理によって形成された薄い金めっき層となっていることから、第四工程(S04)で金めっき処理を施すことにより、雄端子の表面及び裏面のみに金めっき層を形成させることができる。
金めっき層の厚さは、0.2μm~1.0μmとすること、が好ましい。金めっき層の厚さを0.2μm以上とすることで、金の電気的特性や耐久性を十分に活用することができ、1.0μm以下とすることで、金の使用量を抑制できることに加え、生産性の悪化を抑制することができる。なお、金めっき層の厚さは0.4μm~0.8μmとすることがより好ましく、0.5μm~0.7μmとすることが最も好ましい。
金めっき処理には、本発明の効果を損なわない範囲で従来公知の種々の金めっき手法を用いることができるが、通常の金フラッシュめっきと比較して、めっき浴中の金塩の濃度を高く、電導塩の濃度を低くすることが好ましい。
金めっき処理に好適に用いることができる金めっき浴は、例えば、金塩、電導塩、キレート剤及び結晶成長剤を含むものを用いることができる。また、金めっき浴には光沢剤が添加されていてもよい。各構成要素の好適な使用量は、金塩:1~100g/L、電導塩:10~300g/L、キレート剤:~30g/L、結晶成長材:~30g/L、光沢剤:50~500ppmである。
金塩としては、例えば、シアン化金、シアン化第一金カリウム、シアン化第二金カリウム、亜硫酸金ナトリウム及びチオ硫酸金ナトリウム等が挙げられ、電導塩としては、例えば、クエン酸カリウム、リン酸カリウム、ピロリン酸カリウム及びチオ硫酸カリウム等が挙げられる。
キレート剤としては、例えば、エチレンジアミン四酢酸及びメチレンホスホン酸等を用いることができる。結晶成長剤には、例えば、コバルト、ニッケル、タリウム、銀、パラジウム、錫、亜鉛、銅、ビスマス、インジウム、ヒ素及びカドミウム等を用いることができる。なお、pH調整剤として、例えば、ポリリン酸、クエン酸、酒石酸、水酸化カリウム及び塩酸等を添加してもよい。
金めっき浴の浴温度、陽極材料、電流密度等の金めっき条件は、用いるめっき浴及び必要とするめっき厚さ等に応じて適宜設定することができる。例えば、陽極材料には、ステンレス、チタン白金板及び酸化イリジウム等の不溶性陽極等を用いることが好ましい。また、好適なめっき条件としては、浴温:20~50℃、電流密度:0.1~5.0A/dm、処理時間:1~1440秒、pH:3.0~7.0を例示することができる。
≪PCB端子≫
図2は、本発明のPCB端子の一例を示す概略斜視図である。PCB端子1は金属基材2の端部に複数の略四角柱状の雄端子4が並列した櫛歯状となっている。なお、PCB端子1は本発明のPCB端子の製造方法を用いることで、効率的に製造することができる。
基本的に金属基材2と雄端子4は同一の材質であり、電導性を有している限り特に限定されず、例えば、アルミニウム及びアルミニウム合金、鉄及び鉄合金(例えば、鉄-ニッケル合金)、チタン及びチタン合金、ステンレス、銅及び銅合金等を挙げることができるが、なかでも、電導性・熱伝導性・展延性に優れているという理由から、銅又は真鍮を用いることが好ましい。
端子4のA-A’断面図を図3に示す。雄端子4においては、金属基材2の表面にニッケルめっき層12が形成されており、ニッケルめっき層12の表面に薄付け金めっき層(図示せず)を介して厚付け金めっき層14が形成されている。薄付け金めっき層を形成させることで、ニッケルめっき層12と厚付け金めっき層14との密着性を十分に担保することができる。
厚付け金めっき層14は雄端子4の表面及び裏面のみに形成しており、両側面には形成していない。なお、薄付け金めっき層はニッケルめっき層12の全面に形成していてもよく、厚付け金めっき層14を形成させる雄端子4の表面及び裏面のみに形成していてもよい。
厚付け金めっき層14の厚さは0.2μm~1.0μmとなっている。厚付け金めっき層14の厚さを0.2μm以上とすることで、金の電気的特性や耐久性を十分に活用することができ、1.0μm以下とすることで、金の使用量を抑制できることに加え、生産性の悪化を抑制することができる。なお、厚付け金めっき層14の厚さは0.4μm~0.8μmとすることがより好ましく、0.5μm~0.7μmとすることが最も好ましい。
また、薄付け金フラッシュめっき層の厚さは0超0.1μm以下であることが好ましい。なお、薄付け金フラッシュめっき層の厚さは0.08μm以下とすることがより好ましく、0.06μm以下とすることが最も好ましい。薄付け金フラッシュめっき層の厚さを0.1μm以下とすることで、金の使用量増加及び生産性の悪化を抑制することができる。
PCB端子1では、嵌合時に雌端子と当接する雄端子4の表面及び裏面に厚付け金めっき層14が形成していることから、厚付け金めっき層14が有する優れた耐摩耗性、低い電気抵抗、及び良好な耐熱性を利用することができ、PCB端子として要求される導電性及び耐久性等を十分に確保することができる。一方で、雄端子4の両側面には厚付け金めっき層14が形成されておらず、金の使用量が必要最小限に抑えられている。
また、PCB端子1では金属基材2と厚付け金めっき層14との間にニッケルめっき層12が存在するため、ニッケルめっき層12が金属基材2に含まれる元素と金との拡散及び反応を防止するバリア層として機能する。つまり、金属基材2と厚付け金めっき層14との間にニッケルめっき層12が存在することで、金属基材2に含まれる元素と金との拡散及び反応に伴う金属間化合物の形成による、厚付け金めっき層14の脆化を抑制することができる。
更に、摺動摩耗が顕著な雄端子4の表面及び裏面の最表面を厚付け金めっき層14とすることで、摺動摩耗によって飛散した金属片を原因とする、発火及び感電等の重大な事故を防止することができる。
以上、本発明の代表的な実施形態について説明したが、本発明はこれらのみに限定されるものではなく、種々の設計変更が可能であり、それら設計変更は全て本発明の技術的範囲に含まれる。
≪実施例≫
略四角柱形状の雄端子を複数有する櫛歯状のPCB端子の形状とした銅製の金属基材を前処理として、被めっき材とSUS板をアルカリ脱脂液に入れ、被めっき材を陰極とし、SUS板を陽極として、電圧3Vで30秒間電解脱脂を行い、洗浄した後、30g/Lの青化第一銅、20g/Lの遊離青化カリ、15g/Lの苛性カリを含む銅ストライクめっき浴を用い、陽極材料を電気銅板、陰極材料を洗浄処理後の金属基板として、浴温:35℃、電流密度:1A/dmの条件で10秒間、銅ストライクめっき処理(下地ストライクめっき処理)を施した。その後、300g/Lのスルファミン酸ニッケル、5g/Lの塩化ニッケル・6水和物、10g/Lのホウ酸、及び0.2g/Lのラウリル硫酸ナトリウムを含むニッケルめっき浴を用い、陽極材料をサルファニッケル板、陰極材料を銅ストライクめっき後の金属基板として、浴温:50℃、電流密度:2A/dmの条件で200秒間、ニッケルめっき処理を施し、端子の全面に厚さ約1μmのニッケルめっき層を形成させた(第一工程)。
その後、10g/Lのシアン化金カリウム、50g/Lのクエン酸カリウム、10g/Lの水酸化カリウム、2g/Lの硫酸コバルトを含む金めっき浴を用い、陽極材料をチタン白金板、陰極材料をニッケルめっき後の金属基板として、浴温:40℃、電流密度:0.5A/dmの条件で2秒間、金めっきフラッシュ処理を施し、ニッケルめっき層の全面に厚さ0.1μmの金めっきフラッシュ層を形成させた。次に、乾燥機を用いて被めっき金属基材を乾燥させた後、雄端子の表面及び裏面にマスキングテープを用いてマスキングを行った(第二工程)。
次に、ネガ型電着レジストを使用して、浴温35℃、定電圧30Vにて、30秒間レジストを塗布した。その後、マスキングテープを剥離し、UVライト(水銀ランプ)にて100秒間露光してレジストを硬化させた(第三工程)。なお、レジスト露光時の発熱は風冷にて速やかに抜熱した。
その後、レジストの剥離を防止するため、電解処理ではなく浸漬処理を用いて洗浄処理を施した。当該洗浄処理の後、10g/Lのシアン化金カリウム、50g/Lのクエン酸カリウム、10g/Lの水酸化カリウム、2g/Lの硫酸コバルトを含む金めっき浴を用い、陽極材料をチタン白金板、陰極材料をレジスト処理後の被めっき材として、浴温:40℃、電流密度:4A/dmの条件で30秒間の条件で金めっき処理を施し、剥離液を用いてレジストを剥離することで端子の表面及び裏面のみに厚さ0.5μmの金めっき層を形成させ(第四工程)、本発明の実施例であるPCB端子を得た。
図4に得られたPCB端子の雄端子先端部分の概観写真を示す。雄端子の表面及び裏面のみに優れた耐摩耗特性、導電性、摺動性及び低摩擦性を有する厚付け金めっき層が形成されており、高価な金の使用量を最小限度に留めつつも、信頼性の高いPCB端子が得られている。
1・・・PCB端子、
2・・・金属基材、
4・・・雄端子、
12・・・ニッケルめっき層、
14・・・厚付け金めっき層。

Claims (2)

  1. 略四角柱形状の雄端子を複数有する櫛歯状のPCB端子であって、
    前記雄端子の全面に厚さが0.3μm~4.0μmのニッケルめっき層を有し、
    前記ニッケルめっき層の全面に厚さが0超0.1μm以下の薄付け金めっき層が形成されており、
    前記雄端子の表面及び裏面に形成された前記ニッケルめっき層の表面のみに厚さが0.2μm~1.0μmの厚付け金めっき層が形成されていること、
    を特徴とするPCB端子。
  2. 前記雄端子が銅又は銅合金で構成されていること、
    を特徴とする請求項1に記載のPCB端子。


JP2022046216A 2017-05-30 2022-03-23 Pcb端子の製造方法及びpcb端子 Pending JP2022082619A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017106311 2017-05-30
JP2017106311 2017-05-30
JP2019522033A JP7079016B2 (ja) 2017-05-30 2018-04-25 Pcb端子の製造方法及びpcb端子
PCT/JP2018/016714 WO2018221089A1 (ja) 2017-05-30 2018-04-25 Pcb端子の製造方法及びpcb端子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019522033A Division JP7079016B2 (ja) 2017-05-30 2018-04-25 Pcb端子の製造方法及びpcb端子

Publications (1)

Publication Number Publication Date
JP2022082619A true JP2022082619A (ja) 2022-06-02

Family

ID=64454498

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019522033A Active JP7079016B2 (ja) 2017-05-30 2018-04-25 Pcb端子の製造方法及びpcb端子
JP2022046216A Pending JP2022082619A (ja) 2017-05-30 2022-03-23 Pcb端子の製造方法及びpcb端子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019522033A Active JP7079016B2 (ja) 2017-05-30 2018-04-25 Pcb端子の製造方法及びpcb端子

Country Status (2)

Country Link
JP (2) JP7079016B2 (ja)
WO (1) WO2018221089A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048094A (ja) * 2019-09-19 2021-03-25 株式会社オートネットワーク技術研究所 ピン端子、コネクタ、コネクタ付きワイヤーハーネス、及びコントロールユニット

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09292298A (ja) * 1996-02-29 1997-11-11 Matsushita Electric Works Ltd 圧力センサの製造方法
JP2003243073A (ja) * 2002-02-13 2003-08-29 Meiyuu Giken Kk 複数種の機能メッキを施したピンコンタクトおよびその製造方法
JP2005246424A (ja) * 2004-03-03 2005-09-15 Murata:Kk はんだ上がり防止帯の形成装置および形成方法、ならびにコネクター部材
JP2008287942A (ja) * 2007-05-15 2008-11-27 Dowa Metaltech Kk Pcbコネクタ用オス端子及びその製造方法
WO2009150915A1 (ja) * 2008-06-11 2009-12-17 日本高純度化学株式会社 電解金めっき液及びそれを用いて得られた金皮膜
JP2010262861A (ja) * 2009-05-08 2010-11-18 Kobe Steel Ltd プレスフィット端子
JP2013011016A (ja) * 2011-06-03 2013-01-17 Panasonic Corp 電気接点部品
JP2014191998A (ja) * 2013-03-27 2014-10-06 Furukawa Electric Co Ltd:The 部分メッキ平角導体、部分メッキ平角導体の製造方法、及び部分メッキ平角導体の製造装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461677B1 (en) * 2000-04-18 2002-10-08 Molex Incorporated Method of fabricating an electrical component
JP4343735B2 (ja) * 2004-02-26 2009-10-14 東京特殊電線株式会社 プローブ針
JP4660231B2 (ja) * 2005-03-10 2011-03-30 株式会社シミズ 表面処理方法およびそれを用いる電子部品の製造方法
JP4945193B2 (ja) * 2006-08-21 2012-06-06 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. 硬質金合金めっき液
WO2015092979A1 (ja) * 2013-12-20 2015-06-25 オリエンタル鍍金株式会社 銀めっき部材及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09292298A (ja) * 1996-02-29 1997-11-11 Matsushita Electric Works Ltd 圧力センサの製造方法
JP2003243073A (ja) * 2002-02-13 2003-08-29 Meiyuu Giken Kk 複数種の機能メッキを施したピンコンタクトおよびその製造方法
JP2005246424A (ja) * 2004-03-03 2005-09-15 Murata:Kk はんだ上がり防止帯の形成装置および形成方法、ならびにコネクター部材
JP2008287942A (ja) * 2007-05-15 2008-11-27 Dowa Metaltech Kk Pcbコネクタ用オス端子及びその製造方法
WO2009150915A1 (ja) * 2008-06-11 2009-12-17 日本高純度化学株式会社 電解金めっき液及びそれを用いて得られた金皮膜
JP2010262861A (ja) * 2009-05-08 2010-11-18 Kobe Steel Ltd プレスフィット端子
JP2013011016A (ja) * 2011-06-03 2013-01-17 Panasonic Corp 電気接点部品
JP2014191998A (ja) * 2013-03-27 2014-10-06 Furukawa Electric Co Ltd:The 部分メッキ平角導体、部分メッキ平角導体の製造方法、及び部分メッキ平角導体の製造装置

Also Published As

Publication number Publication date
JP7079016B2 (ja) 2022-06-01
WO2018221089A1 (ja) 2018-12-06
JPWO2018221089A1 (ja) 2020-04-02

Similar Documents

Publication Publication Date Title
WO2018221087A1 (ja) Pcb端子
JP6484844B2 (ja) 銀めっき材及びその製造方法
JP6466837B2 (ja) めっき材の製造方法及びめっき材
WO2014199547A1 (ja) めっき積層体の製造方法及びめっき積層体
JP6734185B2 (ja) Snめっき材およびその製造方法
JP4368931B2 (ja) オス端子及びその製造方法
JP6665387B2 (ja) 銀めっき部材及びその製造方法
JP2012511105A (ja) 無電解パラジウムめっき液及び使用法
JP2014001447A (ja) 金属接着を向上させる活性化方法
JP5858698B2 (ja) 太陽電池用インターコネクタ材料、太陽電池用インターコネクタ、およびインターコネクタ付き太陽電池セル
KR20180004762A (ko) Sn 도금재 및 그 제조 방법
JP2015187303A (ja) 接続部品用導電部材及びその製造方法
JP2007291457A (ja) ウィスカーが抑制されたCu−Zn合金耐熱Snめっき条
JP2022082619A (ja) Pcb端子の製造方法及びpcb端子
JP6651852B2 (ja) 銀めっき部材及びその製造方法
JP7187162B2 (ja) Snめっき材およびその製造方法
TW201602337A (zh) 於其他金屬存在下選擇性處理銅的方法
JP5185759B2 (ja) 導電材及びその製造方法
JP2006127939A (ja) 電気導体部品及びその製造方法
JP6182757B2 (ja) めっき材の製造方法及びめっき材
JP2008088477A (ja) 耐ウィスカー性に優れた銅合金リフローSnめっき材
JP5226032B2 (ja) ウィスカーが抑制されたCu−Zn合金耐熱Snめっき条
JP2009097050A (ja) 電子部品用Snめっき材
JP7162341B2 (ja) めっき積層体の製造方法及びめっき積層体
JP2017218663A (ja) めっき積層体の製造方法及びめっき積層体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230627