JP2022069384A - 電気的相互接続構造、電子装置及びその作製方法 - Google Patents

電気的相互接続構造、電子装置及びその作製方法 Download PDF

Info

Publication number
JP2022069384A
JP2022069384A JP2021118981A JP2021118981A JP2022069384A JP 2022069384 A JP2022069384 A JP 2022069384A JP 2021118981 A JP2021118981 A JP 2021118981A JP 2021118981 A JP2021118981 A JP 2021118981A JP 2022069384 A JP2022069384 A JP 2022069384A
Authority
JP
Japan
Prior art keywords
dielectric layer
hole
conductive material
sub
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021118981A
Other languages
English (en)
Other versions
JP7266643B2 (ja
Inventor
エス．エヌ．バラドワジャ シュロティ
S N Shrowthi Bharadwaja
クロスウェル メイリング ジェフリー
Crosswell Maling Jeffrey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wispry Inc
Original Assignee
Wispry Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wispry Inc filed Critical Wispry Inc
Publication of JP2022069384A publication Critical patent/JP2022069384A/ja
Application granted granted Critical
Publication of JP7266643B2 publication Critical patent/JP7266643B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Figure 2022069384000001
【課題】本発明の実施例は電気的相互接続構造、電子装置とその作製方法を提供し、ＭＥＭＳデバイス分野に関し、ＭＥＭＳデバイスを封止カプセル化するとともに、ＭＥＭＳ装置と外付け回路との確実な電気相互接続構造を提供する。
【解決手段】電気的相互接続構造は基板の一方側に位置する結合金属と、結合金属の基板から離間する側に位置する第１誘電体層及び第２誘電体層とを含み、第１誘電体層は第１誘電体層を貫通する第１貫通孔を含み、第１貫通孔は結合金属を露出し、第１貫通孔に結合金属に電気的に接続される第１導電材が充填され、、第２誘電体層は第２貫通孔を含み、第２貫通孔に第１導電材に電気的に接続される第２導電材が充填され、第２貫通孔に充填される第２導電材の基板の所在する平面での正投影は第１貫通孔に充填される第１導電材の基板の所在する平面での正投影を覆う。
【選択図】図１８

Description

本発明は、電子デバイスの技術分野に関し、特に電気的相互接続構造、電子装置及びその作製方法に関する。
微小電気機械システム(Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ―Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ、以下、ＭＥＭＳと略称)デバイス、例えば、ジャイロスコープ、加速度計、圧力センサ、ガスセンサなどは、益々広く注目されている。ＭＥＭＳデバイスを駆動し、また、ＭＥＭＳデバイスの出力信号を伝送するために、通常、ＭＥＭＳ装置の絶縁層に導電材が充填された貫通孔を設けることで、導電構造の相互接続を図る。しかし、貫通孔の設置プロセスをＭＥＭＳデバイスの作製プロセスに統合するには、大きなリスクが存在する。
上記事情に鑑みて、本発明の実施例は、電気的相互接続構造、電子装置及びその作製方法を提供し、ＭＥＭＳデバイスを封止カプセル化するとともに、ＭＥＭＳ装置と外付け回路との確実な電気相互接続構造を提供する。
一態様では、本発明の実施例は、電気的相互接続構造を提供し、当該電気的相互接続構造は、
結合金属と、
前記結合金属の一方側に位置する第１誘電体層と、
前記第１誘電体層の前記結合金属から離間する側に位置する第２誘電体層と、を含み、
前記第１誘電体層は、前記第１誘電体層を貫通する第１貫通孔を含み、前記第１貫通孔には、前記結合金属が露出し、前記第１貫通孔には、前記結合金属に電気的に接続される第１導電材が充填され、
前記第２誘電体層は、第２貫通孔を含み、
前記第２貫通孔には、前記第１導電材に電気的に接続される第２導電材が充填され、前記第２貫通孔に充填される前記第２導電材の前記結合金属の所在する平面での正投影は、前記第１貫通孔に充填される前記第１導電材の前記結合金属の所在する平面での正投影を覆う。
一つの可能な実施形態では、前記第１貫通孔と前記第２貫通孔との高さの和は、９μｍ以上である。
一つの可能な実施形態では、前記第１貫通孔及び前記第２貫通孔は、いずれもテーパ状の貫通孔であり、前記第１貫通孔及び前記第２貫通孔の側壁と前記電気的相互接続構造の厚さ方向との夾角は、０°～２０°である。
一つの可能な実施形態では、前記第１導電材は、タングステン又は銅を含む。
一つの可能な実施形態では、前記第１貫通孔のアスペクト比は、３：１～４：１である。
一つの可能な実施形態では、前記第１誘電体層の厚さは、３.５μｍである。
一つの可能な実施形態では、前記第２誘電体層の厚さは、５.７μｍ～５.８μｍである。
前記第２誘電体層は、積層設置される第１サブ誘電体層及び第２サブ誘電体層を含み、前記第１サブ誘電体層は、前記第２サブ誘電体層と前記第１誘電体層との間に位置し、前記第１サブ誘電体層の厚さは、０．２μｍ～０．３μｍである。
一つの可能な実施形態では、前記第２サブ誘電体層の厚さは、５.５μｍである。
一方で、本発明の実施例は、電子装置を提供し、当該電子装置は、電子デバイスと、上記電気的相互接続構造と、を含み、前記電気的相互接続構造は、前記電子デバイスに電気的に接続されている。
一つの可能な実施形態では、前記電子デバイスは、ＭＥＭＳデバイスを含み、前記電子装置は、基板をさらに含み、前記ＭＥＭＳデバイスは、前記基板の一方側のキャビティ中に位置し、前記電気的相互接続構造は、前記キャビティの前記基板から離間する側に位置する。
一つの可能な実施形態では、前記第２誘電体層は、積層設置される第１サブ誘電体層及び第２サブ誘電体層を含み、前記第１サブ誘電体層は、前記第２サブ誘電体層と前記第１誘電体層との間に位置し、前記第１誘電体層及び前記第１サブ誘電体層は、通風孔を含み、前記第２サブ誘電体層は、前記通風孔に充填され、前記通風孔に充填される前記第２サブ誘電体層は、前記第１貫通孔に充填される前記第１導電材の前記基板の所在する平面での正投影とは、重ならない。
さらに、一方で、本発明の実施例は、電気的相互接続構造の作製方法を提供し、当該電気的相互接続構造の作製方法は、結合金属を形成することと、前記結合金属の一方側に第１誘電体層を形成することと、前記第１誘電体層を貫通する第１貫通孔であって、前記結合金属が露出する第１貫通孔を前記第１誘電体層に形成することと、前記第１貫通孔を充填する第１導電材であって、前記結合金属に電気的に接続される第１導電材を形成することと、前記第１誘電体層の前記結合金属から離間する側に第２誘電体層を形成することと、前記第２誘電体層に前記第２誘電体層を貫通する第２貫通孔を形成することと、前記第２貫通孔を充填する第２導電材を形成することと、を含み、前記第２貫通孔に充填される前記第２導電材の前記結合金属の所在する平面での正投影は、前記第１貫通孔に充填される前記第１導電材の前記結合金属の所在する平面での正投影を覆い、前記第２導電材は、前記第１導電材に電気的に接続されている。
一つの可能な実施形態では、前記第１導電材は、タングステン又は銅を含む。
一つの可能な実施形態では、前記第１導電材は、タングステンを含み、前記第１貫通孔を充填する前記第１導電材を形成する方法は、化学気相成長により六フッ化タングステンを堆積して前記第１導電材を形成することを含む。
さらに、一方では、本発明の実施例は、電子装置の作製方法をさらに提供し、当該電子装置の作製方法は、電子デバイスを作製することと、上記電気的相互接続構造の作製方法を用いて前記電気的相互接続構造を形成することと、を含み、前記電気的相互接続構造は、前記電子デバイスに電気的に接続されている。
一つの可能な実施形態では、前記電子デバイスは、ＭＥＭＳデバイスを含み、前記第２誘電体層は、積層設置される第１サブ誘電体層及び第２サブ誘電体層を含み、前記第１サブ誘電体層は、前記第２サブ誘電体層と前記第１誘電体層との間に位置し、前記電子デバイスを作製し、且つ前記電気的相互接続構造を形成する方法は、基板の一方側に犠牲層及びＭＥＭＳデバイスを形成することと、前記犠牲層の前記基板から離間する側に結合金属を形成することと、前記結合金属の前記基板から離間する側に第１誘電体層を形成することと、前記第１誘電体層を貫通する第１貫通孔であって、前記結合金属が露出する第１貫通孔を前記第１誘電体層に形成することと、前記第１貫通孔を充填する第１導電材を形成することと、前記第１誘電体層のＭＥＭＳデバイスから離間する側に第１サブ誘電体層を形成することと、前記第１サブ誘電体層及び前記第１誘電体層を貫通する通風孔を形成することと、前記通風孔により前記犠牲層を除去することで、前記ＭＥＭＳデバイスを取り囲むキャビティを形成することと、前記第１サブ誘電体層の前記基板から離間する側に、前記通風孔に充填される第２サブ誘電体層を形成することと、前記第１サブ誘電体層及び前記第２サブ誘電体層を貫通する第２貫通孔を形成することと、前記第２貫通孔に充填される第２導電材を形成することと、を含み、前記第２貫通孔に充填される前記第２導電材の前記基板の所在する平面での正投影は、前記第１貫通孔に充填される前記第１導電材の前記基板の所在する平面での正投影を覆い、前記第２導電材は、前記第１導電材に電気的に接続されている。
一つの可能な実施形態では、ＸｅＦ２、ＳＦ６、炭素フッ素化合物、アッシング酸素又はアッシングオゾン、或いはＨＦとＣＨ３ＯＨとの混合物のいずれか１つ又は複数を用いて前記犠牲層を除去する。
本発明の実施例に係る電気的相互接続構造、電子装置及びその作製方法は、積層設置される第１貫通孔及び第２貫通孔を設けることで、第１貫通孔及び第２貫通孔の高さを調整して両者で形成される貫通孔の総高さを調整し、両者で形成される貫通孔の総高さが一定の高さの要求を満たすようにし、例えば、両者の総高さを少なくとも９μｍにし、金属面積とプルアップ電極の厚さの比を増加させる。また、貫通孔の高さを増加させることに加え、本発明の実施例は、貫通孔に対して充填を行うことができ、第１貫通孔及び／又は第２貫通孔に対して充填を行うとき、第１貫通孔及び／又は第２貫通孔のアスペクト比に応じて、第１貫通孔及び／又は第２貫通孔に充填される第１導電材及び／又は第２導電材は、隙間なく充填されていてもよいし、隙間充填されていてもよい。第１導電材及び／又は第２導電材に隙間を形成する時、第１導電材及び／又は第２導電材の内部に隙間が埋められ、当該電気的相互接続構造と外部の再分布層との電気的相互接続に影響することを回避する。このようにすることで、第１導電材及び第２導電材を含む材料が貫通孔内部で局所的に堆積することを回避することができる。さらに、本発明の実施例は、このようにすることで、下方寄りに配置される第１導電材及び結合金属をエッチングによる影響から保護することができる。これに加え、本発明の実施例は、このようにすることで、複数の第１貫通孔を設け、そして複数の第２貫通孔を設けることができる。即ち、第１貫通孔及び第２貫通孔を含む貫通孔の密度を変えることができる。ＭＥＭＳ装置は、優れるＲＦ性能を有し、ＭＥＭＳ装置の歩留まりを向上させる。
本発明の実施形態の技術的解決策をより明確に説明するために、以下に実施形態に必要な図面を簡単に紹介するが、以下の説明の図面は本発明のいくつかの実施形態にすぎないことは明らかである。 当業者であれば、創造的な労力をかけずに、これらの図面から他の図面を得ることができる。
関連技術におけるＭＥＭＳ装置の製造過程での断面の模式図である。 第１マスク板の一部領域の平面模式図である。 第２マスク板の一部領域の平面模式図である。 関連技術におけるＭＥＭＳ装置の製造過程での別の断面の模式図である。 関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。 第３マスク板の一部領域の平面模式図である。 関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。 関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。 関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。 第４マスク板の一部領域の平面模式図である。 関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。 関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。 関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。 関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。 関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。 関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。 関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。 本発明の実施例に係るＭＥＭＳ装置の断面の模式図である。 本発明の実施例に係る別のＭＥＭＳ装置の断面の模式図である。 本発明の実施例に係るさらに別のＭＥＭＳ装置の断面の模式図である。 本発明の実施例に係るＭＥＭＳ装置の製造過程での断面の模式図である。 本発明の実施例に係るＭＥＭＳ装置の製造過程での別の断面の模式図である。 本発明の実施例に係るＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。 本発明の実施例に係るＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。 本発明の実施例に係るＭＥＭＳ装置の製造過程でのさらに別の断面模式図である。 本発明の実施例に係るＭＥＭＳ装置の製造過程でのさらに別の断面模式図である。 本発明の実施例に係るＭＥＭＳ装置の製造過程でのさらに別の断面模式図である。
なお、これらの図面及び文字記述は、本発明の構想の範囲を何ら限定するものではなく、特定の実施例を参考にして当業者にとっては本発明の概念を説明するものである。
本発明の技術的解決手段をよりよく理解するために，以下に図面を参照しながら本発明の実施例を詳細に説明する。
説明した実施形態は、すべての実施形態ではなく、本発明の実施形態の一部にすぎないことは明らかである。本発明の実施形態に基づいて、創造的な労力なしに当業者によって得られる他のすべての実施形態は、本発明の保護範囲に含まれるものとする。
本発明の実施形態で使用される用語は、特定の実施形態を説明することのみを目的とし、本発明を限定することを意図しない。本発明の実施形態および添付の特許請求の範囲で使用される単数形の「１種」、「前記」及び「当該」は、文脈が他の意味を明確に示さない限り、複数形を含むことも意図される。
なお、本明細書において使用される「および／または」とは、関連対象の関連付けを説明するためのものに過ぎず、例えば、Ａおよび／またはＢは、Ａが単独で存在し、ＡおよびＢが混在し、Ｂが単独で存在するという３つの場合を表すことができる。なお、ここで符号「／」とは、一般に、前後関連オブジェクトが「または」の関係であることを意味する。
なお、本願の実施例で説明した「上」、「下」、「左」、「右」等の方位語は、図面に示す角度で記述されたものであり、本発明の実施例を限定するものと理解すべきではない。また、文脈において、一方の要素が他方の要素の「上」または「下」に接続されていると記述される場合には、他方の要素の「上」または「下」だけでなく、中間要素を介して他方の要素の「上」または「下」に間接的に接続されていてもよい。
なお、本発明の実施例では、第１、第２等の用語を用いて貫通孔を説明しているが、これらの貫通孔はこれらの用語に限定されるものではない。これらの用語は位置の異なる貫通孔を互いに区別するために用いられる。例えば、本発明の要旨を逸脱しない範囲において、第１貫通孔を第２貫通孔と称し、同様に、第２貫通孔を第１貫通孔と称してもよい。
本発明の実施例を実現する過程では、発明者らは、研究することで、現在、ＭＥＭＳデバイスに電気的に相互接続するための貫通孔を設ける方法としては、以下のいくつかのものがあるとわかる。
第１種の方法
図１に示すように、図１は、関連技術におけるＭＥＭＳ装置の製造過程での断面模式図であり、まず、基板１’の一方側に順に第１犠牲層２１’、ＭＥＭＳデバイス３’及び第２犠牲層２２’を形成する。そして、第２犠牲層２２’の第１犠牲層２１’から離間する側に第１結合金属４１’を形成する。そして、第１結合金属４１’の第２犠牲層２２’から離間する側に蓋酸化物層５’を形成する。
蓋酸化物層５’の製造が完了後、蓋酸化物層５’をパターニングする。パターニングのプロセスでは、選定されたマスク板の形状は、図２及び図３に示す通りである。ここで、図２に示す第１マスク板６１’は、面積が小さい複数の開口を含み(図２に白い点で示すように)、図３に示す第２マスク板６２’は、面積が大きい開口６２０’を含む。
図１～図４に示すように、図４は、関連技術におけるＭＥＭＳ装置の製造過程での別の断面模式図であり、蓋酸化物層５’が形成された後、図２に示す第１マスク板６１’を、第１犠牲層２１’及び第２犠牲層２２’に対応して設け、第２マスク板６２’を、第１結合金属４１’に対応して設ける。第１マスク板６１’が有する面積の小さい開口で蓋酸化物層５’に蓋酸化物層５’を貫通する通風孔５１’を形成する。通風孔５１’は、第１犠牲層２１’及び第２犠牲層２２’をエッチングするために用いられて、第１犠牲層２１’及び第２犠牲層２２’のある位置にキャビティ７’を形成し、ＭＥＭＳデバイス３’を解放する。第２マスク板６２’が有する面積の大きい開口で蓋酸化物層５’に蓋酸化物層５’を貫通し、且つ第１結合金属４１’を露出させる貫通孔５２’を形成する。
第１犠牲層２１’及び第２犠牲層２２’を除去してキャビティ７’を形成した後、図５を参照すると、図５は、関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面の模式図である。蓋酸化物層５’の上方に封止層８’が形成されている。例示的に、蓋酸化物層５’における通風孔５１’を封止するために、封止層８’は、酸化物又は窒化物によって形成されてもよい。図５に示すように、封止層８’は、製造完了後、上記貫通孔５２’を充填する。例示的に、封止層８’の製造は、保形プロセスを採用してもよく、即ち、在封止層８’の製造完了後、封止層８’の表面は、蓋酸化物層５’の表面形状と類似する形状に形成される。図５に示すように、封止層８’は、貫通孔５２’に対応する位置に、凹み構造８０’を有する。
封止層８’の製造完了後、図６に示す第３マスク板６３’を用いて、封止層８’をパターニングして、第１結合金属４１’を露出させる。選択可能に、第３マスク板６３’の開口６３０’の面積は、第２マスク板６２’の開口６２０’の面積よりもやや小さくてもよく、これによって、封止層８’に形成される貫通孔８１’の面積を凹み構造８０’の表面積よりも小さくして、ＭＥＭＳ装置に図７に示す階段状を有する貫通孔を形成する。この過程では、第１結合金属４１’の表面にＴｉＮがある場合、ＴｉＮを除去するエッチングステップを追加してＴｉＮを除去してもよく、上記エッチングステップの時間が長い場合、ＴｉＮを除去するエッチングステップを省略してもよい。
それに続いて、貫通孔８１’に導電材を充填し、再分布層(Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ、以下ＲＤＬと略称する)の作製を継続して、第１結合金属４１’及びＲＤＬを接続し、このＭＥＭＳ装置を外付け回路に接続することで、ＭＥＭＳデバイスを駆動し、ＭＥＭＳデバイスが出力する信号を伝送する。
選択可能に、図７に示すように、凹み構造８０’及び貫通孔８１’は、基板にほぼ垂直な側壁を有してもよい。
例示的に、図２に示す第１マスク板６１’及び図３に示す第２マスク板６２’は、一体に統合されてもよい。蓋酸化物層５’に通風孔５１’及び貫通孔５２’を形成するとき、反応性イオンエッチング(Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ、以下、ＲＩＥと略称する)の方式を採用してもよく、ＲＩＥを用いる場合、ＲＩＥヒステリシス係数を選択することにより、異なる所望のエッチング深さを決定してもよい。例えば、蓋酸化物層５’における小さい寸法に対応する通風孔５１’のある領域のエッチング速度を、大きい寸法に対応する貫通孔５２’のある領域のエッチング速度よりも小さくすることができる。即ち、通風孔５１’のある領域のエッチング一定のヒステリシスを有するようにする。貫通孔５２’が、第１結合金属４１’に接触し、又はその近傍に位置する際に蓋酸化物層５’に対するエッチングが終了するまで、貫通孔５２’のある領域のエッチングは、ヒステリシスをかけない。
この方法を用いて、エッチング蓋酸化物層５’に通風孔５１’及び貫通孔５２’を形成するとき、第１結合金属４１’が過剰にエッチングされるおそれがある。
第２種の方法
依然として図１に示すように、第１犠牲層２１’、ＭＥＭＳデバイス３’、第２犠牲層２２’、第１結合金属４１’及び蓋酸化物層５’を製造する。
蓋酸化物層５’の製造完了後、図２及び図８に示すように、図７は、関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面模式図であり、図２に示す第１マスク板６１’を、第１犠牲層２１’及び第２犠牲層２２’に対応して設け、第１マスク板６１’が有する面積の小さい開口で蓋酸化物層５’に、蓋酸化物層５’を貫通する通風孔５１’を形成する。通風孔５１’は、第１犠牲層２１’及び第２犠牲層２２’をエッチングするために用いられ、これによって、第１犠牲層２１’及び第２犠牲層２２’のある位置にキャビティ７’を形成し、ＭＥＭＳデバイス３’を解放する。
第１犠牲層２１’及び第２犠牲層２２’を除去してキャビティ７’を形成した後、図９を参照すると、図９は、関連技術におけるＭＥＭＳ装置の製造過程でのさらに別の断面模式図であり、蓋酸化物層５’の上方に封止層８’が形成されてる。例示的に、封止層８’は、酸化物又は窒化物によって形成されてもよく、これによって、蓋酸化物層５’における通風孔５１’を封止する。
封止層８’の製造完了後、図１０に示す第４マスク板６４’を用いて、封止層８’及び蓋酸化物層５’をパターニングして、図１１に示す封止層８’及び蓋酸化物層５’を貫通し、且つ第１結合金属４１’を露出させる、テーパ状の形状を有する貫通孔８２’を形成する。選択可能に、第４マスク板６４’は、フルサイズの結合金属をパターニングする。貫通孔８２’の上部開口面積は、下部開口面積よりも大きく、貫通孔８２’の側壁とＭＥＭＳ装置の厚さ方向との夾角は、５°～１０°である。
封止層８’及び蓋酸化物層５’のエッチングの過程では、第１結合金属４１’の表面にＴｉＮがある場合、ＴｉＮを除去するエッチングステップを追加してＴｉＮを除去してもよく、上記エッチングステップの時間が長い場合、ＴｉＮを除去するエッチングステップを省略してもよい。
これからわかるように、この方法を用いて第１結合金属４１’が露出する貫通孔を形成することは、１つのエッチングステップにより行うことができる。しかし、この方法を用いると、貫通孔８２’の深さを大きく設計することができない。例えば、９μｍ以上の貫通孔の深さを満たそうとすれば、この方法では実現することができない。
第３種の方法
依然として図１に示すように、第１犠牲層２１’、ＭＥＭＳデバイス３’、第２犠牲層２２’、第１結合金属４１’及び蓋酸化物層５’を製造する。
蓋酸化物層５’の製造完了後、第２種の方法と同じように、図２及び図８に示すように、図２に示す第１マスク板６１’を、第１犠牲層２１’及び第２犠牲層２２’に対応して設け、第１マスク板６１’が有する面積の小さい開口で蓋酸化物層５’に蓋酸化物層５’を貫通する通風孔５１’を形成する。通風孔５１’は、第１犠牲層２１’及び第２犠牲層２２’をエッチングするために用いられ、これによって、第１犠牲層２１’及び第２犠牲層２２’のある位置にキャビティ７’を形成し、ＭＥＭＳデバイス３’を解放する。
第１犠牲層２１’及び第２犠牲層２２’を除去してキャビティ７’を形成した後、図９を参照すると、蓋酸化物層５’の上方に封止層８’が形成されている。例示的に、封止層８’は、酸化物又は窒化物によって形成されてもよく、これによって、蓋酸化物層５’における通風孔５１’を封止する。
封止層８’の製造完了後、第５マスク板(図示せず)を用いて封止層８’及び蓋酸化物層５’をパターニングして、図１２に示す封止層８’及び蓋酸化物層５’を貫通し、且つ第１結合金属４１’を露出させる面積の小さい貫通孔８３’を形成する。
貫通孔８３’の作製完了後、図１３を参照すると、封止層８’の基板１’から離間する側に引き続き第２結合金属４２’を作製し、第２結合金属４２’は、貫通孔８３’と重なり、且つ、第２結合金属４２’は、貫通孔８３’により、第１結合金属４１’に電気的に接続される。
第２結合金属４２’の作製完了後、図１４を参照すると、第２結合金属４２’の基板１’から離間する側に順に酸化物層９１’、パッシベーション層９２’及び感光性ポリイミド（Ｐｈｏｔｏｓｅｎｓｉｔｉｖｅ Ｐｏｌｙｉｍｉｄｅ、以下、ＰＳＰＩと略称する）層９３’を作製する。そして、第５マスク板を用いて酸化物層９１’、パッシベーション層９２’及びＰＳＰＩ層９３’をエッチングして第２結合金属４２’が露出する貫通孔９０’を形成する。それに続き、継続してＲＤＬを形成して、第２結合金属４２’により第１結合金属４１’に電気的に接続され、このＭＥＭＳ装置を外付け回路に接続することで、ＭＥＭＳデバイスを駆動し、ＭＥＭＳデバイスが出力する信号を伝送する。
選択可能に、ＰＳＰＩは、バンプめっきのためにウェハ上に残されてもよい。
この方法を用いる場合、第２結合金属４２’と第１結合金属４１’との間の垂直距離が９μｍ程度であれば、幅１.２５μｍ程度の貫通孔８３’を形成することは難しい。
第４種の方法
図１５に示すように、まず、基板１’の一方側に順に第１犠牲層２１’、ＭＥＭＳデバイス３’及び第２犠牲層２２’を形成する。この間に、ＭＥＭＳデバイス３’及び第２犠牲層２２’を形成する間に第３結合金属４３’を形成し、ここで、第３結合金属４３’は、第１犠牲層２１’及び第２犠牲層２２’を避けて形成される。そして、第２犠牲層２２’の基板１’から離間する側に蓋酸化物層５’を形成する。
蓋酸化物層５’の製造完了後、蓋酸化物層５’をパターニングする。パターニングのプロセスでは、選定されたマスク板の形状は、図２及び図３に示す通りである。ここで、図２に示す第１マスク板６１’は、面積の小さい複数の開口を含み(図２において黒色のパターンに充填されていない位置に示すように)、図３に示す第２マスク板６２’は、面積の大きい開口６２０’を含む。
引き続き図１５を参照すると、蓋酸化物層５’の形成後、図２に示す第１マスク板６１’を、第１犠牲層２１’及び第２犠牲層２２’に対応して設け、第２マスク板６２’を、第１結合金属４１’に対応して設ける。第１マスク板６１’が有する面積の小さい開口で蓋酸化物層５’に蓋酸化物層５’を貫通する通風孔５１’を形成する。通風孔５１’は、第１犠牲層２１’及び第２犠牲層２２’をエッチングするために用いられ、これによって、第１犠牲層２１’及び第２犠牲層２２’のある位置にキャビティ７’を形成し、ＭＥＭＳデバイス３’を解放する。第２マスク板６２’が有する面積の大きい開口で蓋酸化物層５’に蓋酸化物層５’を貫通し、且つ第３結合金属４３’が露出する貫通孔５３’を形成する。
第１犠牲層２１’及び第２犠牲層２２’を除去してキャビティ７’を形成した後、図１６を参照すると、蓋酸化物層５’の上方に封止層８’が形成されている。例示的に、封止層８’は、酸化物又は窒化物によって形成されてもよく、これによって、蓋酸化物層５’における通風孔を封止する。図１６に示すように、封止層８’の製造完了後、上記貫通孔５３’を充填する。例示的に、封止層８’の製造は、保形プロセスを採用してもよく、即ち、封止層８’の製造完了後、封止層８’の表面は、蓋酸化物層５’の表面形状と類似する形状に形成される。図１６に示すように、封止層８’は、貫通孔５２’に対応する位置に、凹み構造８０１’を有する。
封止層８’の製造完了後、第６マスク板(図示せず)を用いて、封止層８’をパターニングして、ＭＥＭＳ装置に図１７に示す階段状を有する貫通孔を形成し、第３結合金属４３’を露出させる。この過程では、第３結合金属４３’の表面にＴｉＮがある場合、ＴｉＮを除去するエッチングステップを追加してＴｉＮを除去してもよく、上記エッチングステップの時間が長い場合、ＴｉＮを除去するエッチングステップを省略してもよい。しかし、この方法は、リスクもある。
これに鑑みて、本発明の実施例は、電気的相互接続構造及び電子装置を提供し、図１８に示すように、図１８は、本発明の実施例に係る電気的相互接続構造を含むＭＥＭＳ装置の断面模式図であり、ここで、ＭＥＭＳ装置は、基板１と、基板１の一方側に位置するキャビティ８とを含み、キャビティ８内には、ＭＥＭＳデバイス３が設けられている。
電気的相互接続構造は、結合金属４、第１誘電体層５及び第２誘電体層を含む。第２誘電体層は、第１サブ誘電体層７と第２サブ誘電体層９とを含む。結合金属４は、キャビティ８の基板から離間する側に位置し、第１誘電体層５は、結合金属４の基板から離間する側に位置する。第１誘電体層５は、第１誘電体層５を貫通する第１貫通孔５０を含み、第１貫通孔５０には、結合金属４が露出する。第１貫通孔５０には、結合金属４に電気的に接続される第１導電材６１が充填されている。
第１サブ誘電体層７は、第１誘電体層５のＭＥＭＳデバイス３から離間する側に位置する。第１サブ誘電体層７及び第１誘電体層５は、通風孔５１を含み、通風孔５１をエッチングするエッチング剤の基板１の所在する平面での正投影と、第１貫通孔５０に充填される第１導電材６１の基板１の所在する平面での正投影とは、重ならない。これにより、エッチング剤により形成される通風孔５１の基板１の所在する平面での正投影と、第１貫通孔５０に充填される第１導電材６１の基板１の所在する平面での正投影とは、重ならない。このＭＥＭＳ装置を製造する過程では、当該通風孔５１は、犠牲材をエッチングするために用いることができる。これにより、犠牲材のある位置にキャビティ８を形成し、ＭＥＭＳデバイス３を解放する。例示的に、ＸｅＦ２、ＳＦ６、炭素フッ素化合物、アッシング酸素又はアッシングオゾン、或いはＨＦとＣＨ３ＯＨとの混合物のいずれか１つを選択してエッチング剤として用いることで、犠牲材をエッチングすることができる。但し、エッチング剤は、犠牲層の材料に応じて選択することができ、例えば、犠牲層がポリマーである場合、酸素アッシング法やオゾンアッシング法を用いることができる。
第２サブ誘電体層９は、第１サブ誘電体層７の第１誘電体層５から離間する側に位置し、第２サブ誘電体層９は、上記通風孔５１を充填し、通風孔５１を封止するために用いられる。通風孔５１に充填される第２サブ誘電体層９の基板１の所在する平面での正投影と、第１貫通孔５０に充填される第１導電材６１の基板１の所在する平面での正投影とは、重ならない。第２サブ誘電体層９及び第１サブ誘電体層７は、第２貫通孔９０を含む。第２貫通孔９０の面積は、第１貫通孔５０の面積よりも大きい。第２貫通孔９０には、第１導電材６１に電気的に接続される第２導電材６２が充填されている。第２貫通孔９０に充填される第２導電材６２の基板１の所在する平面での正投影は、第１貫通孔５０に充填される第１導電材６１の基板１の所在する平面での正投影を覆う。例示的に、酸化材料を選択して用いることで、第１誘電体層５及び第１サブ誘電体層７を形成することができる。
第２導電材６２の製造完了後、ＭＥＭＳデバイスと外付け回路を接続するために、第２導電材６２の上方に再分布層を製造することができる。
本発明の実施例に係る電気的相互接続構造及びＭＥＭＳ装置は、積層設置される第１貫通孔５０及び第２貫通孔９０を設けることにより、第１貫通孔５０及び第２貫通孔９０の高さを調整することで、両者によって形成される貫通孔の総高さを調整することができ、両者によって形成される貫通孔の総高さが一定の高さの要求を満たすようにし、例えば、両者の総高さを少なくとも９μｍとし、金属面積とプルアップ電極の厚さの比を増加させる。また、貫通孔の高さを増加させたうえで、本発明の実施例は、貫通孔に対して充填を行うことができ、第１貫通孔５０及び／又は第２貫通孔９０に対して充填を行うとき、第１貫通孔５０及び／又は第２貫通孔９０のアスペクト比に応じて、第１貫通孔５０及び／又は第２貫通孔９０に充填される第１導電材６１及び／又は第２導電材６２は、図１８に示すように隙間なく充填されていてもよいし、図１９及び図２０に示すように隙間充填されていてもよい。第１導電材及び／又は第２導電材に隙間を形成する時、第１導電材及び／又は第２導電材の内部に隙間が埋められ、当該電気的相互接続構造と外部の再分布層との電気的相互接続に影響することを回避する。このようにすることで、第１導電材及び第２導電材を含む材料が貫通孔の内部で局所的に堆積することを回避することができる。さらに、本発明の実施例は、このようにすることで、下方寄りに設けられる第１導電材６１及び結合金属４をエッチングによる影響から保護することができる。また、これに加え、本発明の実施例は、このようにすることで、複数の第１貫通孔を設け、そして複数の第２貫通孔を設けることができる。即ち、第１貫通孔及び第２貫通孔を含む貫通孔の密度を変えることができる、ＭＥＭＳ装置は、優れるＲＦ性能を有し、ＭＥＭＳデバイスの歩留まりを向上させる。
選択可能に、上記第１貫通孔５０及び第２貫通孔９０は、いずれもテーパ状の貫通孔であってもよく、即ち、第１貫通孔５０及び第２貫通孔９０の側壁は、ＭＥＭＳ装置の厚さ方向と一定の夾角をなし、例示的に、この夾角は、０°～２０°であってもよい。この角度は、保形性を有する範囲で、後に導電材によって充填されることが可能である。或いは、第１貫通孔５０及び第２貫通孔９０の側壁を基板に対して垂直に設けてもよい。
選択可能に、上記第１導電材６１は、タングステン又は銅を含む。
例示的に、タングステンを含む材料を第１導電材６１として選択して用いるとき、六フッ化タングステンＷＦ６を化学気相成長(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｅｄ、以下、ＣＶＤと略称する)する方法により作製することができる。後続の第２導電材６２の製造が便利になり、第１導電材６１と第２導電材６２の接触性能を向上させるために、気相成長が完了後、Ｗ―研磨（ＣＰＷ）の方式を用いて、その表面を平坦化してもよい。
選択可能に、上記第１貫通孔５０に充填される第１導電材の基板１の所在する平面での正投影及び第２貫通孔９０に充填される第２導電材の基板１の所在する平面での正投影の形状は、円形であってもよいし、多角形であってもよく、本発明の実施例は、これに限定されない。例えば、エッチングして第１貫通孔５０及び第２貫通孔９０を形成するとき、円形の形状に近い六角形の開口を有するマスク板を用いることができ、第１貫通孔５０に充填される第１導電材の基板１の所在する平面での正投影及び第２貫通孔９０に充填される第２導電材の基板１の位置する平面での正投影の形状を六角形として、後でそれを充填するのに必要な導電材の質量を最小化する。
選択可能に、異なる応用シーンに応じて第１貫通孔５０のアスペクト比を調整してもよく、例えば、第１貫通孔５０のアスペクト比を３：１又は４：１にしてもよい。これにより、導電材で第１貫通孔５０を完全に充填し、第１貫通孔５０のアスペクト比が大きくなりすぎることによって第１導電材に隙間が生じることを回避する。ここで、第１貫通孔５０の高さは、第１誘電体層５の厚さとなる。例示的に、第１誘電体層５の厚さは、異なる応用シーンに応じて調整してもよい。例示的に、第１誘電体層５の厚さを３μｍ～５μｍとしてもよく、例えば、第１誘電体層５の厚さを３.５μｍとしてもよい。
例示的に、犠牲層の解放エッチングプロセスでは、第１サブ誘電体層７の厚さを調節することで、解放エッチングプロセスに必要なエッチング速度を補償する。例えば、第１サブ誘電体層７の厚さを０.２μｍ～０.３μｍとしてもよい。第１サブ誘電体層７を設けることで、タングステンをＸｅＦ２などのエッチング剤によるエッチングステップでの影響から保護することができる。また、Ｗ―研磨（ＣＰＷ）プロセスを行う間に、第１誘電体層５に損失が生じる場合、第１サブ誘電体層７を設けることで、第１誘電体層５の損失を補うことができる。
選択可能に、第２サブ誘電体層９の厚さは、電子装置に必要な機械的完全性及び強度に応じて設定してもく、例えば、第２サブ誘電体層９の厚さを５.５μｍとしてもよい。
選択可能に、異なる電子装置に応じて、第１貫通孔と前記第２貫通孔との高さの和を調整してもよく、例えば、第１貫通孔と前記第２貫通孔との高さの和を９μｍ以上としてもよい。
図１８に示すＭＥＭＳ装置を作製するとき、図２１～図２７に示すように、本発明の実施例は、電気的相互接続構造の作製方法を提供し、当該作製方法は、以下のステップを含む。
ステップＳ１であって、図２１に示すように、まず、基板１の一方側に犠牲層及び電子デバイスを形成する。例示的に、犠牲層は、複数の層を含んでもよい。電子デバイスは、ＭＥＭＳデバイスであってもよい。具体的に、図１９に示すように、基板１の一方側に順に第１犠牲層２１、ＭＥＭＳデバイス３及び第２犠牲層２２を形成する。そして、第２犠牲層２２の第１犠牲層２１から離間する側に結合金属４を形成する。そして、結合金属４の第２犠牲層２２から離間する側に第１誘電体層５を形成する。ここで、第１犠牲層２１及び第２犠牲層２２の材料として、アモルファスシリコン（ａＳｉ）、アモルファスゲルマニウム（ａＧｅ）、或いはＰＶＤＦ、ＰＥＴなどのポリマーを選択することができる。
ステップＳ２であって、第１誘電体層５の製造完了後、第１誘電体層５をパターニングする。図２２に示すように、第１誘電体層５において第１誘電体層５を貫通する第１貫通孔５０を形成し、第１貫通孔５０には、結合金属４が露出する。例示的に、エッチングの方法を用いて第１貫通孔５０を形成してもよい。
ステップＳ３であって、図２３に示すように、第１貫通孔５０を充填する第１導電材６１を作製する。選択可能に、ＣＶＤを用いて第１貫通孔５０を充填するＷＦ６を形成してもよい。
ステップＳ４であって、図２４に示すように、第１誘電体層５のＭＥＭＳデバイス３から離間する側に第１サブ誘電体層７を作製する。選択可能に、第１サブ誘電体層７の厚さは、０.２μｍ～０.３μｍであってもよい。
ステップＳ５であって、図２５に示すように、第１サブ誘電体層７及び第１誘電体層５を貫通する通風孔５１を形成する。ここで、通風孔５１をエッチングするエッチング剤の基板１の位置する平面での正投影と、第１貫通孔５０に充填される第１導電材の基板１の位置する平面での正投影とは、重ならない。通風孔５１の作製完了後、通風孔５１により、第１犠牲層２１及び第２犠牲層２２を除去して、ＭＥＭＳデバイス３を取り囲むキャビティ８を形成する。例示的に、エッチング剤として、ＸｅＦ２、アッシング酸素又はアッシングオゾン、或いはＳＦ６又は炭素フッ素化合物又はＨＦとＣＨ３ＯＨとの混合物のいずれか１つを選択してもよい。ここで、犠牲層の材料に応じてエッチング剤を選択しもよい。例えば、犠牲層がポリマーである場合、酸素アッシング法やオゾンアッシング法を用いることができる。第１犠牲層２１の材料が、第２犠牲層２２の材料と異なれば、順序的又は混合的解放プロセスを用いてもよい。例えば、化学、物理、蒸気系等方性エッチング試薬を用いてエッチングしてもよい。
ステップ６であって、図２６に示すように、キャビティ８が形成後、第１サブ誘電体層７の基板１から離間する側に第２サブ誘電体層９を形成する。第２サブ誘電体層９は、上記通風孔５１を充填する。選択可能に、第２サブ誘電体層９の厚さは、５.５μｍとしてもよい。
ステップ７であって、図２７に示すように、第２サブ誘電体層９及び第１サブ誘電体層７を貫通する第２貫通孔９０を形成し、第２貫通孔９０の面積は、第１貫通孔５０の面積よりも大きい。
ステップＳ８であって、図１８に示すように、第２貫通孔９０を充填する第２導電材６２を形成し、第２導電材６２は、第１導電材６１に電気的に接続される。第２貫通孔９０に充填される第２導電材６２の基板１の所在する平面での正投影は、第１貫通孔５０に充填される第１導電材５１の基板１の所在する平面での正投影を覆う。
第２導電材６２の製造完了後、第２導電材６２の上方に再分布層を製造してもよく、これによって、ＭＥＭＳデバイスを外付け回路に接続する。
本発明の実施例に係るＭＥＭＳ装置の作製方法は、積層設置される第１貫通孔５０及び第２貫通孔９０を設けることで、第１貫通孔５０及び第２貫通孔９０の高さを調整して両者によって形成される貫通孔の総高さを調整することで、両者によって形成される貫通孔の総高さが一定の高さの要求を満たすようにし、例えば、両者の総高さを少なくとも９μｍにし、金属面積とプルアップ電極の厚さの比を増加させる。また、貫通孔の高さを増加させることに加え、本発明の実施例は、貫通孔に対して充填を行うことができる。第１貫通孔５０及び／又は第２貫通孔９０に対して充填を行うとき、第１貫通孔５０及び／又は第２貫通孔９０のアスペクト比に応じて、第１貫通孔５０及び／又は第２貫通孔９０に充填される第１導電材６１及び／又は第２導電材６２は、図１８に示すように隙間なく充填されていてもよいし、図１９及び図２０に示すように隙間充填されていてもよい。第１導電材及び／又は第２導電材に隙間を形成する時、第１導電材及び／又は第２導電材の内部に隙間が埋められ、当該電気的相互接続構造と外部の再分布層との電気的相互接続に影響することを回避する。このようにすることで、第１導電材及び第２導電材を含む材料が貫通孔内部で局所的に堆積することを回避することができる。さらに、本発明の実施例は、このようにすることで、下方に配置される第１導電材６１及び結合金属４をエッチングによる影響から保護することができる。これに加え、本発明の実施例は、このようにすることで、複数の第１貫通孔５０を設け、そして複数の第２貫通孔９０を設けることができる。即ち、第１貫通孔及び第２貫通孔を含む貫通孔の密度を変えることができる、ＭＥＭＳ装置は、優れるＲＦ性能を有し、ＭＥＭＳデバイスの歩留まりを向上させる。
例示的に、当該ＭＥＭＳデバイス３は、コンデンサであってもよい。
選択可能に、本発明の実施例では、ＭＥＭＳデバイス３は、運動センサ（例えば、ジャイロスコープ又は加速度計）、ＲＦ ＭＥＭＳデバイス（例えば、ＲＦスイッチ、共振器又はフィルタ）、ＭＥＭＳ磁力計、光学ＭＥＭＳデバイス（例えば、ＭＥＭＳマイクロ反射鏡）、ＭＥＭＳ発振器、ＭＥＭＳマイク、圧電素子、熱位相スイッチ、磁性ＭＥＭＳおよび／または任意の他のＭＥＭＳタイプのデバイスであってもよいが、本発明の実施例は、これについて限定しない。
上述したのは、本発明の好適な実施の形態に過ぎず、本発明を限定するものではなく、本発明の要旨を逸脱しない範囲において、種々の修正、均等置換、改良等は、いかなるものであっても本発明の技術的範囲に包含される。

Claims (18)

  1. 電気的相互接続構造であって、
    結合金属と、
    前記結合金属の一方側に位置する第１誘電体層と、
    前記第１誘電体層の前記結合金属から離間する側に位置する第２誘電体層と、を含み、
    前記第１誘電体層は、前記第１誘電体層を貫通する第１貫通孔を含み、前記第１貫通孔には、前記結合金属が露出し、前記第１貫通孔には、前記結合金属に電気的に接続される第１導電材が充填され、
    前記第２誘電体層は、第２貫通孔を含み、
    前記第２貫通孔には、前記第１導電材に電気的に接続される第２導電材が充填され、前記第２貫通孔に充填される前記第２導電材の前記結合金属の所在する平面での正投影は、前記第１貫通孔に充填される前記第１導電材の前記結合金属の所在する平面での正投影を覆うことを特徴とする電気的相互接続構造。
  2. 前記第１貫通孔と前記第２貫通孔との高さの和は、９μｍ以上であることを特徴とする請求項１に記載の電気的相互接続構造。
  3. 前記第１貫通孔及び前記第２貫通孔は、いずれもテーパ状の貫通孔であり、前記第１貫通孔及び前記第２貫通孔の側壁と前記電気的相互接続構造の厚さ方向との夾角は、０°～２０°であることを特徴とする請求項１に記載の電気的相互接続構造。
  4. 前記第１導電材は、タングステン又は銅を含むことを特徴とする請求項１に記載の電気的相互接続構造。
  5. 前記第１貫通孔のアスペクト比は、３：１～４：１であることを特徴とする請求項１に記載の電気的相互接続構造。
  6. 前記第１誘電体層の厚さは、３.５μｍであることを特徴とする請求項１に記載の電気的相互接続構造。
  7. 前記第２誘電体層の厚さは、５．７μｍ～５．８μｍであることを特徴とする請求項１に記載の電気的相互接続構造。
  8. 前記第２誘電体層は、積層設置される第１サブ誘電体層及び第２サブ誘電体層を含み、前記第１サブ誘電体層は、前記第２サブ誘電体層と前記第１誘電体層との間に位置し、
    前記第１サブ誘電体層の厚さは、０．２μｍ～０．３μｍであることを特徴とする請求項７に記載の電気的相互接続構造。
  9. 前記第２サブ誘電体層の厚さは、５.５μｍであることを特徴とする請求項８に記載の電気的相互接続構造。
  10. 電子装置であって、
    電子デバイスと、
    請求項１～９のいずれか１項に記載の電気的相互接続構造と、を含み、
    前記電気的相互接続構造は、前記電子デバイスに電気的に接続されていることを特徴とする電子装置。
  11. 前記電子デバイスは、ＭＥＭＳデバイスを含み、
    前記電子装置は、基板をさらに含み、前記ＭＥＭＳデバイスは、前記基板の一方側のキャビティ中に位置し、
    前記電気的相互接続構造は、前記キャビティの前記基板から離間する側に位置することを特徴とする請求項１０に記載の電子装置。
  12. 前記第２誘電体層は、積層設置される第１サブ誘電体層及び第２サブ誘電体層を含み、前記第１サブ誘電体層は、前記第２サブ誘電体層と前記第１誘電体層との間に位置し、
    前記第１誘電体層及び前記第１サブ誘電体層は、通風孔を含み、
    前記第２サブ誘電体層は、前記通風孔に充填され、
    前記通風孔に充填される前記第２サブ誘電体層の前記基板の所在する平面での正投影は、前記第１貫通孔に充填される前記第１導電材の前記基板の所在する平面での正投影とは、重ならないことを特徴とする請求項１１に記載の電子装置。
  13. 電気的相互接続構造の作製方法であって、
    結合金属を形成することと、
    前記結合金属の一方側に第１誘電体層を形成することと、
    前記第１誘電体層を貫通する第１貫通孔であって、前記結合金属が露出する第１貫通孔を前記第１誘電体層に形成することと、
    前記第１貫通孔を充填する第１導電材であって、前記結合金属に電気的に接続される第１導電材を形成することと、
    前記第１誘電体層の前記結合金属から離間する側に第２誘電体層を形成することと、
    前記第２誘電体層に前記第２誘電体層を貫通する第２貫通孔を形成することと、
    前記第２貫通孔を充填する第２導電材を形成することと、を含み、
    前記第２貫通孔に充填される前記第２導電材の前記結合金属の所在する平面での正投影は、前記第１貫通孔に充填される前記第１導電材の前記結合金属の所在する平面での正投影を覆い、前記第２導電材は、前記第１導電材に電気的に接続されていることを特徴とする電気的相互接続構造の作製方法。
  14. 前記第１導電材は、タングステン又は銅を含むことを特徴とする請求項１３に記載の電気的相互接続構造の作製方法。
  15. 前記第１導電材は、タングステンを含み、前記第１貫通孔を充填する前記第１導電材を形成する方法は、化学気相成長により六フッ化タングステンを堆積して前記第１導電材を形成することを含むことを特徴とする請求項１４に記載の電気的相互接続構造の作製方法。
  16. 電子装置の作製方法であって、
    電子デバイスを作製することと、
    請求項１３～１５のいずれか１項に記載の電気的相互接続構造の作製方法を用いて前記電気的相互接続構造を形成することと、を含み、
    前記電気的相互接続構造は、前記電子デバイスに電気的に接続されていることを特徴とする電子装置の作製方法。
  17. 前記電子デバイスは、ＭＥＭＳデバイスを含み、前記第２誘電体層は、積層設置される第１サブ誘電体層及び第２サブ誘電体層を含み、前記第１サブ誘電体層は、前記第２サブ誘電体層と前記第１誘電体層との間に位置し、
    前記電子デバイスを作製し、且つ前記電気的相互接続構造を形成する方法は、
    基板の一方側に犠牲層及びＭＥＭＳデバイスを形成することと、
    前記犠牲層の前記基板から離間する側に結合金属を形成することと、
    前記結合金属の前記基板から離間する側に第１誘電体層を形成することと、
    前記第１誘電体層を貫通する第１貫通孔であって、前記結合金属が露出する第１貫通孔を前記第１誘電体層に形成することと、
    前記第１貫通孔を充填する第１導電材を形成することと、
    前記第１誘電体層のＭＥＭＳデバイスから離間する側に第１サブ誘電体層を形成することと、
    前記第１サブ誘電体層及び前記第１誘電体層を貫通する通風孔を形成することと、
    前記通風孔により前記犠牲層を除去することで、前記ＭＥＭＳデバイスを取り囲むキャビティを形成することと、
    前記第１サブ誘電体層の前記基板から離間する側に、前記通風孔に充填される第２サブ誘電体層を形成することと、
    前記第１サブ誘電体層及び前記第２サブ誘電体層を貫通する第２貫通孔を形成することと、
    前記第２貫通孔に充填される第２導電材を形成することと、を含み、
    前記第２貫通孔に充填される前記第２導電材の前記基板の所在する平面での正投影は、前記第１貫通孔に充填される前記第１導電材の前記基板の所在する平面での正投影を覆い、前記第２導電材は、前記第１導電材に電気的に接続されていることを特徴とする請求項１６に記載の電子装置の作製方法。
  18. ＸｅＦ２、ＳＦ６、炭素フッ素化合物、アッシング酸素又はアッシングオゾン、或いはＨＦとＣＨ３ＯＨとの混合物のいずれか１つ又は複数を用いて前記犠牲層を除去することを特徴とする請求項１７に記載の電子装置の作製方法。
JP2021118981A 2020-10-23 2021-07-19 電気的相互接続構造、電子装置及びその作製方法 Active JP7266643B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063104535P 2020-10-23 2020-10-23
US63/104,535 2020-10-23
US17/186,011 US11884536B2 (en) 2020-10-23 2021-02-26 Electrical interconnection structure, electronic apparatus and manufacturing methods for the same
US17/186,011 2021-02-26

Publications (2)

Publication Number Publication Date
JP2022069384A true JP2022069384A (ja) 2022-05-11
JP7266643B2 JP7266643B2 (ja) 2023-04-28

Family

ID=77278576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021118981A Active JP7266643B2 (ja) 2020-10-23 2021-07-19 電気的相互接続構造、電子装置及びその作製方法

Country Status (3)

Country Link
US (1) US11884536B2 (ja)
JP (1) JP7266643B2 (ja)
CN (1) CN113277462A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293256A (ja) * 1991-03-22 1992-10-16 Nippondenso Co Ltd 半導体装置の製造方法
JP2000091428A (ja) * 1998-09-11 2000-03-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003332421A (ja) * 2002-05-10 2003-11-21 Sony Corp 半導体装置の製造方法
JP2007042741A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
JP2015185792A (ja) * 2014-03-26 2015-10-22 セイコーエプソン株式会社 配線構造及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0330010D0 (en) * 2003-12-24 2004-01-28 Cavendish Kinetics Ltd Method for containing a device and a corresponding device
EP1924523A1 (en) * 2005-08-26 2008-05-28 STMicroelectronics (Crolles 2) SAS Microelectromechanical device packaging with an anchored cap and its manufacture
US7666698B2 (en) * 2006-03-21 2010-02-23 Freescale Semiconductor, Inc. Method for forming and sealing a cavity for an integrated MEMS device
CN102275857B (zh) * 2010-06-11 2014-04-16 上海丽恒光微电子科技有限公司 微机电装置及其制造方法
US8673670B2 (en) * 2011-12-15 2014-03-18 International Business Machines Corporation Micro-electro-mechanical system (MEMS) structures and design structures
US9102517B2 (en) * 2012-08-22 2015-08-11 International Business Machines Corporation Semiconductor structures provided within a cavity and related design structures
US9006101B2 (en) * 2012-08-31 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US9969613B2 (en) * 2013-04-12 2018-05-15 International Business Machines Corporation Method for forming micro-electro-mechanical system (MEMS) beam structure
CN104249991B (zh) * 2013-06-26 2016-08-10 中芯国际集成电路制造(上海)有限公司 Mems器件及其制作方法
US9550667B1 (en) * 2015-09-08 2017-01-24 Taiwan Semiconductor Manufactruing Company Ltd. Semiconductor structure and manufacturing method thereof
US20200075299A1 (en) * 2018-08-31 2020-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Improving Deposition Process
US11235969B2 (en) * 2018-10-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS-MEMS integration with through-chip via process
US20210260623A1 (en) * 2020-02-25 2021-08-26 Globalfoundries Singapore Pte. Ltd. Interconnection for monolithically integrated stacked devices and methods of forming thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293256A (ja) * 1991-03-22 1992-10-16 Nippondenso Co Ltd 半導体装置の製造方法
JP2000091428A (ja) * 1998-09-11 2000-03-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003332421A (ja) * 2002-05-10 2003-11-21 Sony Corp 半導体装置の製造方法
JP2007042741A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
JP2015185792A (ja) * 2014-03-26 2015-10-22 セイコーエプソン株式会社 配線構造及びその製造方法

Also Published As

Publication number Publication date
US20220127138A1 (en) 2022-04-28
US11884536B2 (en) 2024-01-30
CN113277462A (zh) 2021-08-20
JP7266643B2 (ja) 2023-04-28

Similar Documents

Publication Publication Date Title
KR100952027B1 (ko) 마이크로기계 구성요소 및 이를 제작하는 방법
EP2082422B1 (en) Formation of through-wafer electrical interconnections using an etch stop layer
JP5654471B2 (ja) ビア配線を作るための方法
CN102134054B (zh) 用于制造微机电***装置的方法
JP4908202B2 (ja) マイクロ電気機械的装置及びその封緘方法及び製造方法
JP2014523815A (ja) 環境に曝露される部分を備える封止型ｍｅｍｓデバイスのための工程
TW201402450A (zh) 混合整合構件及其製造方法
CN111115550A (zh) 集成互补金属氧化物半导体-微机电***器件及其制法
US7948092B2 (en) Electronic component and method for manufacturing the same
US20120193732A1 (en) Mems device and method for forming the same
CN104627948A (zh) 微机械传感器设备以及相应的制造方法
US8607447B2 (en) Method for providing and connecting two contact areas of a semiconductor component or a substrate, and a substrate having two such connected contact areas
JP6282227B2 (ja) 犠牲スラブを用いて幅広のトレンチを形成する方法
TWI765489B (zh) 微機電系統裝置、其製造方法與使用其之整合式微機電系統
JP2022069384A (ja) 電気的相互接続構造、電子装置及びその作製方法
US8481401B2 (en) Component having a through-contact
JP5676022B2 (ja) マイクロメカニカル素子およびマイクロメカニカル素子の製造方法
JP4886147B2 (ja) 微細加工構成素子及びその製造方法
US7037745B2 (en) Method of making electrical connections to hermetically sealed MEMS devices
CN106206502B (zh) 半导体元件及其制造方法
JP2011038780A (ja) 半導体装置及び半導体装置の製造方法
CN102234097B (zh) 半导体结构体、半导体结构体的制造方法及半导体装置
US11897758B2 (en) Electrical contacting and method for producing an electrical contacting
CN102280392B (zh) 具有敷镀通孔的结构元件
CN102992258A (zh) 集成电路及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210719

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220307

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230418

R150 Certificate of patent or registration of utility model

Ref document number: 7266643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150