CN113277462A - 电互联结构、电子装置及其制作方法 - Google Patents

电互联结构、电子装置及其制作方法 Download PDF

Info

Publication number
CN113277462A
CN113277462A CN202110503617.5A CN202110503617A CN113277462A CN 113277462 A CN113277462 A CN 113277462A CN 202110503617 A CN202110503617 A CN 202110503617A CN 113277462 A CN113277462 A CN 113277462A
Authority
CN
China
Prior art keywords
dielectric layer
conductive material
hole
sub
bonding metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110503617.5A
Other languages
English (en)
Inventor
舒罗西巴拉德瓦贾
马林 杰夫瑞·克罗斯韦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AAC Technologies Holdings Shenzhen Co Ltd
Original Assignee
AAC Acoustic Technologies Shenzhen Co Ltd
Ruisheng Technology Nanjing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AAC Acoustic Technologies Shenzhen Co Ltd, Ruisheng Technology Nanjing Co Ltd filed Critical AAC Acoustic Technologies Shenzhen Co Ltd
Publication of CN113277462A publication Critical patent/CN113277462A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供了一种电互联结构、电子装置及其制作方法，涉及MEMS器件领域，用以在对MEMS器件进行密封封装的同时，提供MEMS装置与外接电路的可靠电互连结构。电互联结构包括位于基底一侧的键合金属，位于键合金属远离基底的一侧的第一介电层和第二介电层，第一介电层包括贯穿第一介电层的第一通孔，第一通孔暴露键合金属；第一通孔填充有与键合金属电连接的第一导电材料；第二介电层包括第二通孔；第二通孔填充有与第一导电材料电连接的第二导电材料；填充在第二通孔的第二导电材料在基底所在平面的正投影覆盖填充在第一通孔的第一导电材料在基底所在平面的正投影。

Description

电互联结构、电子装置及其制作方法
【技术领域】
本发明涉及电子器件技术领域，尤其涉及一种电互联结构、电子装置及其制作方法。
【背景技术】
微机电***(Micro Electro-Mechanical Systems，以下简称MEMS)器件，比如陀螺仪、加速度计、压力传感器、气体传感器等获得越来越广泛地关注。为了驱动MEMS器件以及传输MEMS器件的输出信号，通常会在MEMS装置的绝缘层中设置填充导电材料的通孔以实现导电结构的互连。但是，在将通孔设置工艺集成到MEMS器件的制作工艺时具有较大的风险。
【发明内容】
有鉴于此，本发明实施例提供了一种电互联结构、电子装置及其制作方法，用以在对MEMS器件进行密封封装的同时，提供MEMS装置与外接电路的可靠电互连结构。
一方面，本发明实施例提供了一种电互联结构，包括：
键合金属；
第一介电层，位于所述键合金属的一侧；所述第一介电层包括贯穿所述第一介电层的第一通孔，所述第一通孔暴露所述键合金属；所述第一通孔填充有与所述键合金属电连接的第一导电材料；
第二介电层，位于所述第一介电层远离所述键合金属的一侧；所述第二介电层包括第二通孔；所述第二通孔填充有与所述第一导电材料电连接的第二导电材料；填充在所述第二通孔的所述第二导电材料在所述键合金属所在平面的正投影覆盖填充在所述第一通孔的所述第一导电材料在所述键合金属所在平面的正投影。
在一种可能的实施方案中，所述第一通孔和所述第二通孔的高度和大于等于9μm。
在一种可能的实施方案中，所述第一通孔和所述第二通孔均为锥形通孔，所述第一通孔和所述第二通孔的侧壁与所述电互联结构的厚度方向的夹角在0°～20°之间。
在一种可能的实施方案中，所述第一导电材料包括钨或铜。
在一种可能的实施方案中，所述第一通孔的高宽比在3:1～4:1之间。
在一种可能的实施方案中，所述盖氧化层的厚度为3.5μm。
在一种可能的实施方案中，所述第二介电层的厚度在5.7μm～5.8μm之间。
在一种可能的实施方案中，所述第二介电层包括层叠设置的第一子介电层和第二子介电层，其中，第一子介电层位于所述第二子介电层和所述第一介电层之间；
所述第一子介电层的厚度在0.2μm～0.3μm之间。
在一种可能的实施方案中，所述第二子介电层的厚度为5.5μm。
另一方面，本发明实施例提供了一种电子装置，包括：
电子器件，以及上述的电互联结构，所述电互联结构与所述电子器件电连接。
在一种可能的实施方案中，所述电子器件包括MEMS器件；所述电子装置还包括基底，所述MEMS器件位于所述基底的一侧的空腔中，所述电互联结构位于所述空腔远离所述基底的一侧。
在一种可能的实施方案中，所述第二介电层包括层叠设置的第一子介电层和第二子介电层，其中，第一子介电层位于所述第二子介电层和所述第一介电层之间；
所述第一介电层和所述第一子介电层包括通风孔；
所述第二子介电层填充所述通风孔；
填充在所述通风孔的所述第二子介电层与填充在所述第一通孔的所述第一导电材料在所述基底所在平面的正投影不交叠。
再一方面，本发明实施例提供了一种电互联结构的制作方法，包括：
形成键合金属；
在所述键合金属的一侧形成第一介电层；
在所述第一介电层中形成贯穿所述第一介电层的第一通孔，所述第一通孔暴露所述键合金属；
形成填充所述第一通孔的第一导电材料，所述第一导电材料与所述键合金属电连接；
在所述第一介电层远离所述键合金属的一侧形成第二介电层；
在所述第二介电层中形成贯穿所述第二介电层的第二通孔，
形成填充所述第二通孔的第二导电材料，
填充在所述第二通孔的所述第二导电材料在所述键合金属所在平面的正投影覆盖填充在所述第一通孔的所述第一导电材料在所述键合金属所在平面的正投影；
所述第二导电材料与所述第一导电材料电连接。
在一种可能的实施方案中，所述第一导电材料包括钨或铜。
在一种可能的实施方案中，所述第一导电材料包括钨，形成填充所述第一通孔的所述第一导电材料的方法包括：
通过化学气相沉积六氟化钨形成所述第一导电材料。
又一方面，本发明实施例还提供了一种电子装置的制作方法，包括：
制作电子器件；
采用上述方法形成所述电互联结构，所述电互联结构与所述电子器件电连接。
在一种可能的实施方案中，所述电子器件包括MEMS器件；所述第二介电层包括层叠设置的第一子介电层和第二子介电层，其中，第一子介电层位于所述第二子介电层和所述第一介电层之间；
制作所述电子器件，以及形成所述电互联结构的方法包括：
在基底的一侧形成牺牲层和MEMS器件；
在所述牺牲层远离所述基底的一侧形成键合金属；
在所述键合金属远离所述基底的一侧形成第一介电层；
在所述第一介电层上形成贯穿所述第一介电层的第一通孔，所述第一通孔暴露所述键合金属；
形成填充所述第一通孔的第一导电材料；
在所述第一介电层远离MEMS器件的一侧形成第一子介电层；
形成贯穿所述第一子介电层和所述第一介电层的通风孔；
通过所述通风孔去除所述牺牲层，以形成包围所述MEMS器件的空腔；
在所述第一子介电层远离所述基底的一侧形成第二子介电层；所述第二子介电层填充所述通风孔；
形成贯穿所述第一子介电层和所述第二子介电层的第二通孔；
形成填充所述第二通孔的第二导电材料，
填充在所述第二通孔的所述第二导电材料在所述基底所在平面的正投影覆盖填充在所述第一通孔的所述第一导电材料在所述基底所在平面的正投影；
所述第二导电材料与所述第一导电材料电连接。
在一种可能的实施方案中，采用XeF2、SF6、碳氟化合物、灰化氧气或灰化臭氧、或HF与CH3OH的混合物中的任意一种或几种去除所述牺牲层。
本发明实施例提供的电互联结构、电子装置及其制作方法，通过设置层叠设置的第一通孔和第二通孔，可以通过调整第一通孔和第二通孔的高度来调整由二者形成的通孔的总高度，使二者形成的通孔的总高度满足一定的高度要求，例如，可以使二者的总高度至少在9μm，增加金属面积与上拉电极的厚度比。并且，在增加通孔的高度的基础上，本发明实施例还能够对通孔进行填充，在对第一通孔和/或第二通孔进行填充时，根据第一通孔和/或第二通孔的高宽比，填充在第一通孔和/或第二通孔中的第一导电材料和/或第二导电材料能够形成无空隙填充，或者可以形成有空隙填充。在第一导电材料和/或第二导电材料中形成空隙时，空隙被掩埋在第一导电材料和/或第二导电材料内部，避免影响该电互联结构与外部的再分布层的电互连。如此设置，能够避免包括第一导电材料和第二导电材料在内的材料在通孔内部局部积聚。而且，本发明实施例如此设置，可以保护靠下方设置的第一导电材料和键合金属免受刻蚀的影响。除此之外，本发明实施例如此设置可以设置多个第一通孔，然后设置多个第二通孔。即，可以改变包括第一通孔和第二通孔的通孔的密度。使MEMS装置具有优异的RF性能，同时提高了MEMS装置的产量。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为相关技术中一种MEMS装置在制备过程中的一种截面示意图；
图2为一种第一掩膜板的部分区域的俯视示意图；
图3为一种第二掩膜板的部分区域的俯视示意图；
图4为相关技术中一种MEMS装置在制备过程中的另一种截面示意图；
图5为相关技术中一种MEMS装置在制备过程中的又一种截面示意图；
图6为一种第三掩膜板的部分区域的俯视示意图；
图7为相关技术中一种MEMS装置在制备过程中的又一种截面示意图；
图8为相关技术中一种MEMS装置在制备过程中的又一种截面示意图；
图9为相关技术中一种MEMS装置在制备过程中的又一种截面示意图；
图10为一种第四掩膜板的部分区域的俯视示意图；
图11为相关技术中一种MEMS装置在制备过程中的又一种截面示意图；
图12为相关技术中一种MEMS装置在制备过程中的又一种截面示意图；
图13为相关技术中一种MEMS装置在制备过程中的又一种截面示意图；
图14为相关技术中一种MEMS装置在制备过程中的又一种截面示意图；
图15为相关技术中一种MEMS装置在制备过程中的又一种截面示意图；
图16为相关技术中一种MEMS装置在制备过程中的又一种截面示意图；
图17为相关技术中一种MEMS装置在制备过程中的又一种截面示意图；
图18为本发明实施例提供的一种MEMS装置的截面示意图；
图19为本发明实施例提供的另一种MEMS装置的截面示意图；
图20为本发明实施例提供的又一种MEMS装置的截面示意图；
图21为本发明实施例提供的一种MEMS装置在制备过程中的一种截面示意图；
图22为本发明实施例提供的一种MEMS装置在制备过程中的另一种截面示意图；
图23为本发明实施例提供的一种MEMS装置在制备过程中的又一种截面示意图；
图24为本发明实施例提供的一种MEMS装置在制备过程中的又一种截面示意图；
图25为本发明实施例提供的一种MEMS装置在制备过程中的又一种截面示意图；
图26为本发明实施例提供的一种MEMS装置在制备过程中的又一种截面示意图；
图27为本发明实施例提供的一种MEMS装置在制备过程中的又一种截面示意图。
需要说明的是，这些附图和文字描述并不旨在以任何方式限制本发明的构思范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
需要注意的是，本申请实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外，在上下文中，还需要理解的是，当提到一个元件连接在另一个元件“上”或者“下”时，其不仅能够直接连接在另一个元件“上”或者“下”，也可以通过中间元件间接连接在另一个元件“上”或者“下”。
应当理解，尽管在本发明实施例中可能采用术语第一、第二等来描述通孔，但这些通孔不应限于这些术语。这些术语仅用来将各个位置不同的通孔彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一通孔也可以被称为第二通孔，类似地，第二通孔也可以被称为第一通孔。
在实现本发明实施例的过程中，发明人研究发现，目前，在MEMS装置中设置用于电互连的通孔的方法有如下几种：
第一种方法：
如图1所示，图1为相关技术中一种MEMS装置在制备过程中的一种截面示意图，首先，在基底1’的一侧依次形成第一牺牲层21’，MEMS器件3’和第二牺牲层22’。然后，在第二牺牲层22’远离第一牺牲层21’的一侧形成第一键合金属41’。然后，在第一键合金属41’远离第二牺牲层22’的一侧形成盖氧化物层5’。
在盖氧化物层5’制备完成之后，对盖氧化物层5’进行图案化。在图案化工艺中，选用掩膜板的形状如图2和图3所示。其中，图2所示的第一掩膜板61’包括多个面积较小的开口(如图2中白点所示)，图3所示的第二掩膜板62’包括面积较大的开口620’。
结合图1～图4所示，图4为相关技术中一种MEMS装置在制备过程中的另一种截面示意图，在形成盖氧化物层5’后，将图2所示的第一掩膜板61’对应第一牺牲层21’和第二牺牲层22’设置，将第二掩膜板62’对应第一键合金属41’设置。利用第一掩膜板61’具有的面积较小的开口在盖氧化物层5’中形成贯穿盖氧化物层5’的通风孔51’。通风孔51’用于对第一牺牲层21’和第二牺牲层22’进行刻蚀，以在第一牺牲层21’和第二牺牲层22’所在位置形成空腔7’，释放MEMS器件3’。利用第二掩膜板62’具有的面积较大的开口在盖氧化物层5’中形成贯穿盖氧化物层5’且暴露第一键合金属41’的通孔52’。
在去除第一牺牲层21’和第二牺牲层22’形成空腔7’之后，结合图5所示，图5为相关技术中一种MEMS装置在制备过程中的又一种截面示意图；在盖氧化物层5’上方形成密封层8’。示例性的，密封层8’可以由氧化物或氮化物形成，以密封盖氧化物层5’上的通风孔51’。如图5所示，密封层8’制备完成之后会填充上述通孔52’。示例性的，密封层8’的制备可以采取保形工艺，即，在密封层8’制备完成之后，密封层8’的表面会形成与盖氧化物层5’的表面形状类似的形状。如图5所示，密封层8’在对应通孔52’的位置具有一凹陷结构80’。
在密封层8’制备完成之后，采用如图6所示的第三掩膜板63’，对密封层8’进行图案化，以暴露出第一键合金属41’。可选的，第三掩膜板63’的开口630’的面积可以略小于第二掩膜板62’的开口620’的面积，以使在密封层8’中形成的通孔81’的面积小于凹陷结构80’的表面积，以在MEMS装置中形成如图7所示的具有台阶状的通孔。在此过程中，如果第一键合金属41’表面有TiN时，可以增加TiN移除刻蚀步骤以去除TiN，如果上述刻蚀步骤的时间够长时TiN移除刻蚀步骤也可省略。
后续可以在通孔81’填充导电材料，并继续再分布层(Redistribution Layer，以下简称RDL)的制作，以连接第一键合金属41’和RDL，使该MEMS装置与外接电路进行连接，以驱动MEMS器件以及传输MEMS器件输出的信号。
可选的，如图7所示，凹陷结构80’和通孔81’可以具有与基底几乎垂直的侧壁。
示例性的，图2所示的第一掩膜板61’和图3所示的第二掩膜板62’可以整合为一体。在盖氧化物层5’中形成通风孔51’和通孔52’时，可以采用反应离子刻蚀(Reactive IonEtching，以下简称RIE)的方式，在采用RIE时，可以通过选择RIE滞后系数来确定不同的所希望的刻蚀深度。例如，可以使盖氧化物层5’中对应较小尺寸的通风孔51’所在区域的刻蚀速度小于对应较大尺寸的通孔52’所在区域的刻蚀速度。即，使通风孔51’所在区域的刻蚀具有一定的滞后。通孔52’所在区域的刻蚀不经历滞后，直至通孔52’与第一键合金属41’接触或位于其附近时对盖氧化物层5’的刻蚀结束。
采用该方法，在刻蚀盖氧化物层5’形成通风孔51’和通孔52’时，第一键合金属41’具有被过度刻蚀的风险。
第二种方法：
仍按照图1所示，制备第一牺牲层21’、MEMS器件3’、第二牺牲层22’、第一键合金属41’和盖氧化物层5’。
在盖氧化物层5’制备完成之后，结合图2和图8所示，图7为相关技术中一种MEMS装置在制备过程中的又一种截面示意图，将图2所示的第一掩膜板61’对应第一牺牲层21’和第二牺牲层22’设置，利用第一掩膜板61’具有的面积较小的开口在盖氧化物层5’中形成贯穿盖氧化物层5’的通风孔51’。通风孔51’用于对第一牺牲层21’和第二牺牲层22’进行刻蚀，以在第一牺牲层21’和第二牺牲层22’所在位置形成空腔7’，释放MEMS器件3’。
在去除第一牺牲层21’和第二牺牲层22’形成空腔7’之后，结合图9所示，图9为相关技术中一种MEMS装置在制备过程中的又一种截面示意图，在盖氧化物层5’上方形成密封层8’。示例性的，密封层8’可以由氧化物或氮化物形成，以密封盖氧化物层5’上的通风孔51’。
在密封层8’制备完成之后，采用如图10所示的第四掩膜板64’，对密封层8’和盖氧化物层5’进行图案化，以形成图11所示的贯穿密封层8’和盖氧化物层5’且暴露出第一键合金属41’的具有锥形形状的通孔82’。可选的，第四掩膜板64’图案化全尺寸键合金属。通孔82’的上部的开口面积大于下部开口面积，通孔82’的侧壁与MEMS装置的厚度方向的夹角在5°～10°之间。
在密封层8’和盖氧化物层5’的刻蚀过程中，如果第一键合金属41’表面有TiN时，可以增加TiN移除刻蚀步骤以去除TiN，如果上述刻蚀步骤的时间够长时TiN移除刻蚀步骤也可省略。
可以看出，采用该方法，形成暴露第一键合金属41’的通孔可以通过一个刻蚀步骤进行。但是，采用该方法，通孔82’的深度无法设计的较大。例如，如果要满足9μm以上的通孔深度，该方法可能无法实现。
第三种方法：
仍按照图1所示，制备第一牺牲层21’、MEMS器件3’、第二牺牲层22’、第一键合金属41’和盖氧化物层5’。
在盖氧化物层5’制备完成之后，与第二种方法相同，结合图2和图8所示，将图2所示的第一掩膜板61’对应第一牺牲层21’和第二牺牲层22’设置，利用第一掩膜板61’具有的面积较小的开口在盖氧化物层5’中形成贯穿盖氧化物层5’的通风孔51’。通风孔51’用于对第一牺牲层21’和第二牺牲层22’进行刻蚀，以在第一牺牲层21’和第二牺牲层22’所在位置形成空腔7’，释放MEMS器件3’。
在去除第一牺牲层21’和第二牺牲层22’形成空腔7’之后，结合图9所示，在盖氧化物层5’上方形成密封层8’。示例性的，密封层8’可以由氧化物或氮化物形成，以密封盖氧化物层5’上的通风孔51’。
在密封层8’制备完成之后，采用第五掩膜板(未图示)对对密封层8’和盖氧化物层5’进行图案化，以形成图12所示的贯穿密封层8’和盖氧化物层5’且暴露出第一键合金属41’的面积较小的通孔83’。
在通孔83’制作完成之后，结合图13所示，在密封层8’远离基底1’的一侧继续制作第二键合金属42’，第二键合金属42’与通孔83’交叠，且，第二键合金属42’通过通孔83’与第一键合金属41’电连接。
在第二键合金属42’制作完成之后，结合图14所示，在第二键合金属42’远离基底1’的一侧依次制作氧化物层91’、钝化层92’以及光敏聚酰亚胺(PhotosensitivePolyimide，以下简称PSPI)层93’。然后，采用第五掩膜板对氧化物层91’、钝化层92’以及PSPI层93’进行刻蚀形成暴露第二键合金属42’的通孔90’。后续可以继续形成RDL，以通过第二键合金属42’与第一键合金属41’电连接，使该MEMS装置与外接电路进行连接，以驱动MEMS器件以及传输MEMS器件输出的信号。
可选的，PSPI可以留在晶片上，以用于凸块电镀。
采用该方法，如果第二键合金属42’和第一键合金属41’之间的垂直距离在9μm左右的话，要想形成宽度在1.25μm左右的通孔83’的难度较大。
第四种方法：
如图15所示，首先，在基底1’的一侧依次形成第一牺牲层21’，MEMS器件3’和第二牺牲层22’。在此期间，在形成MEMS器件3’和第二牺牲层22’之间形成第三键合金属43’，其中，第三键合金属43’避开第一牺牲层21’和第二牺牲层22’形成。然后，在第二牺牲层22’远离基底1’的一侧形成盖氧化物层5’。
在盖氧化物层5’制备完成之后，对盖氧化物层5’进行图案化。在图案化工艺中，选用掩膜板的形状如图2和图3所示。其中，图2所示的第一掩膜板61’包括多个面积较小的开口(如图2中未被黑色图案填充的位置所示)，图3所示的第二掩膜板62’包括面积较大的开口620’。
继续参照图15，在形成盖氧化物层5’后，将图2所示的第一掩膜板61’对应第一牺牲层21’和第二牺牲层22’设置，将第二掩膜板62’对应第一键合金属41’设置。利用第一掩膜板61’具有的面积较小的开口在盖氧化物层5’中形成贯穿盖氧化物层5’的通风孔51’。通风孔51’用于对第一牺牲层21’和第二牺牲层22’进行刻蚀，以在第一牺牲层21’和第二牺牲层22’所在位置形成空腔7’，释放MEMS器件3’。利用第二掩膜板62’具有的面积较大的开口在盖氧化物层5’中形成贯穿盖氧化物层5’且暴露第三键合金属43’的通孔53’。
在去除第一牺牲层21’和第二牺牲层22’形成空腔7’之后，结合图16所示，在盖氧化物层5’上方形成密封层8’。示例性的，密封层8’可以由氧化物或氮化物形成，以密封盖氧化物层5’上的通风孔。如图16所示，密封层8’制备完成之后会填充上述通孔53’。示例性的，密封层8’的制备可以采取保形工艺，即，在密封层8’制备完成之后，密封层8’的表面会形成与盖氧化物层5’的表面形状类似的形状。如图16所示，密封层8’在对应通孔52’的位置具有一凹陷结构801’。
在密封层8’制备完成之后，采用第六掩膜板(未图示)，对密封层8’进行图案化，以在MEMS装置中形成如图17所示的具有台阶状的通孔，暴露出第三键合金属43’。在此过程中，如果第三键合金属43’表面有TiN时，可以增加TiN移除刻蚀步骤以去除TiN，如果上述刻蚀步骤的时间够长时TiN移除刻蚀步骤也可省略。但是，该方法也存在风险。
有鉴于此，本发明实施例提供了一种电互联结构及电子装置，如图18所示，图18为本发明实施例提供的一种包括电互联结构的MEMS装置的截面示意图，其中，MEMS装置包括基底1，位于基底1一侧的空腔8，空腔8中设置有MEMS器件3。
电互联结构包括键合金属4、第一介电层5和第二介电层。其中，第二介电层包括第一子介电层7和第二子介电层9。键合金属4位于空腔8远离基底的一侧，第一介电层5位于键合金属4远离基底的一侧。第一介电层5包括贯穿第一介电层5的第一通孔50，第一通孔50暴露键合金属4。第一通孔50填充有与键合金属4电连接的第一导电材料61。
第一子介电层7位于第一介电层5远离MEMS器件3的一侧。第一子介电层7和第一介电层5包括通风孔51；刻蚀通风孔51的刻蚀剂与填充在第一通孔50的第一导电材料61在基底1所在平面的正投影不交叠，以使通过刻蚀剂形成的通风孔51与填充在第一通孔50的第一导电材料61在基底1所在平面的正投影不交叠。在制备该MEMS装置的过程中，该通风孔51可以用于刻蚀牺牲材料，以在牺牲材料所在位置形成空腔8，释放MEMS器件3。示例性的，可以选用XeF2、SF6、碳氟化合物、灰化氧气或灰化臭氧、HF和CH3OH的混合物中的任意一种作为刻蚀剂对牺牲材料进行刻蚀。其中，刻蚀剂的选择可以根据牺牲层的材料来选择，例如，在牺牲层为聚合物时，可以采用氧气灰化法或臭氧灰化法。
第二子介电层9位于第一子介电层7远离第一介电层5的一侧，第二子介电层9用于填充上述通风孔51，对通风孔51进行密封。填充在通风孔51的第二子介电层9与填充在第一通孔50的第一导电材料61在基底1所在平面的正投影不交叠。第二子介电层9和第一子介电层7包括第二通孔90。第二通孔90的面积大于第一通孔50的面积。第二通孔90填充有与第一导电材料61电连接的第二导电材料62。填充在第二通孔90的第二导电材料62在基底1所在平面的正投影覆盖填充在第一通孔50的第一导电材料61在基底1所在平面的正投影。示例性的，可以选用氧化材料来形成第一介电层5和第一子介电层7。
在第二导电材料62制备完成后，可以在第二导电材料62的上方制备再分布层，以连接MEMS器件与外接电路。
本发明实施例提供的电互联结构和MEMS装置，通过设置层叠设置的第一通孔50和第二通孔90，可以通过调整第一通孔50和第二通孔90的高度来调整由二者形成的通孔的总高度，使二者形成的通孔的总高度满足一定的高度要求，例如，可以使二者的总高度至少在9μm，增加金属面积与上拉电极的厚度比。并且，在增加通孔的高度的基础上，本发明实施例还能够对通孔进行填充，在对第一通孔50和/或第二通孔90进行填充时，根据第一通孔50和/或第二通孔90的高宽比，填充在第一通孔50和/或第二通孔90中的第一导电材料61和/或第二导电材料62能够形成如图18所示的无空隙填充，或者可以形成如图19和图20所示的有空隙填充。在第一导电材料和/或第二导电材料中形成空隙时，空隙被掩埋在第一导电材料和/或第二导电材料内部，避免影响该电互联结构与外部的再分布层的电互连。如此设置，能够避免包括第一导电材料和第二导电材料在内的材料在通孔内部局部积聚。而且，本发明实施例如此设置，可以保护靠下方设置的第一导电材料61和键合金属4免受刻蚀的影响。除此之外，本发明实施例如此设置可以设置多个第一通孔，然后设置多个第二通孔。即，可以改变包括第一通孔和第二通孔的通孔的密度。使MEMS装置具有优异的RF性能，同时提高了MEMS装置的产量。
可选的，上述第一通孔50和第二通孔90可以均为锥形通孔，即，第一通孔50和第二通孔90的侧壁与MEMS装置的厚度方向成一定夹角，示例性的，该夹角可以在0°～20°之间。该角度可以在具有保形的范围内，后续可以被导电材料填充。或者，还可以将第一通孔50和第二通孔90的侧壁设置为垂直于基底。
可选的，上述第一导电材料61包括钨或铜。
示例性的，在选用包括钨的材料来作为第一导电材料61时，可以通过化学沉积(Chemical Vapor Deposited，以下简称CVD)六氟化钨WF6的方法来制作。在沉积完毕后，可以采用W-抛光(CPW)的方式以使其表面平坦化，便于后续第二导电材料62的制备，以及提高第一导电材料61和第二导电材料62的接触性能。
可选的，上述填充在第一通孔50的第一导电材料和填充在第二通孔90的第二导电材料在基底1所在平面的正投影的形状可以为圆形，也可以为多边形，本发明实施例对此不作限定。例如，在刻蚀形成第一通孔50和第二通孔90时，可以采用具有接近圆形形状的六边形开口的掩膜板，将填充在第一通孔50的第一导电材料和填充在第二通孔90的第二导电材料在基底1所在平面的正投影的形状设计为六边形，以最小化后续对其填充所需的导电材料的质量。
可选的，可以根据不同的应用场景调整第一通孔50的高宽比，例如，可以将第一通孔50的高宽比设置为3:1或4:1，以用导电材料完全填充第一通孔，避免将第一通孔50的高宽比设置的过大所可能出现的在第一导电材料中产生空隙的情况。其中，第一通孔50的高度即为第一介电层5的厚度。示例性的，第一介电层5的厚度也可以不同的应用场景进行调整。示例性的，可以将第一介电层5的厚度设置在3μm～5μm之间，例如，可以将第一介电层5的高度设置为3.5μm。
示例性的，在牺牲层释放蚀刻工艺期间，可以通过调节第一子介电层7的厚度，以补偿释放蚀刻工艺中所需的蚀刻速率。例如，可以将第一子介电层7的厚度设置在0.2μm～0.3μm之间。第一子介电层7的设置可以保护钨免受XeF2等刻蚀剂在刻蚀步骤的影响。而且，如果在进行W-抛光(CPW)工艺期间，第一介电层5出现损失的话，第一子介电层7的设置还可以弥补第一介电层5的损失。
可选的，第二子介电层9的厚度可以根据电子装置所需的机械完整性以及强度来设置，例如，可以将第二子介电层9的厚度设置为5.5μm。
可选的，可以根据电子装置的不同应用来调整第一通孔和第二通孔的高度和，例如，可以将第一通孔和所述第二通孔的高度和设置为大于等于9μm。
在制作如图18所示的MEMS装置时，结合图21～图27所示，本发明实施例提供了一种电互联结构及电子装置的制作方法，该制作方法包括：
步骤S1：如图21所示，首先，在基底1的一侧形成牺牲层和电子器件。示例性的，牺牲层可以包括多层。电子器件可以为MEMS器件。具体，如图19所示，在基底1的一侧依次形成第一牺牲层21，MEMS器件3和第二牺牲层22。然后，在第二牺牲层22远离第一牺牲层21的一侧形成键合金属4。然后，在键合金属4远离第二牺牲层22的一侧形成第一介电层5。其中，第一牺牲层21和第二牺牲层22的材料可以选择非晶硅(aSi)、非晶锗(aGe)或者诸如PVDF，PET等的聚合物。
步骤S2：在第一介电层5制备完成之后，对第一介电层5进行图案化。如图22所示，在第一介电层5上形成贯穿第一介电层5的第一通孔50，第一通孔50暴露键合金属4。示例性的，可以采用刻蚀的方法形成第一通孔50。
步骤S3：如图23所示，制作填充第一通孔50的第一导电材料61。可选的，可以采用CVD形成填充第一通孔50的WF6。
步骤S4：如图24所示，在第一介电层5远离MEMS器件3的一侧制作第一子介电层7。可选的，第一子介电层7的厚度可以在0.2μm～0.3μm之间。
步骤S5：如图25所示，形成贯穿第一子介电层7和第一介电层5的通风孔51。其中，刻蚀通风孔51的刻蚀剂在基底1所在平面的正投影与填充在第一通孔50的第一导电材料在基底1所在平面的正投影不交叠。通风孔51制作完成之后，通过通风孔51去除第一牺牲层21和第二牺牲层22，以形成包围MEMS器件3的空腔8。示例性的，可以选择XeF2、灰化氧气或灰化臭氧、或SF6或碳氟化合物或HF与CH3OH的混合物中的任意一种作为刻蚀剂。其中，刻蚀剂的选择可以根据牺牲层的材料来选择，例如，在牺牲层为聚合物时，可以采用氧气灰化法或臭氧灰化法。如果第一牺牲层21和第二牺牲层22的材料不同，可以采用顺序的或混合的释放工艺，例如，可以选用化学，物理，蒸气基各向同性蚀刻化学试剂来刻蚀。
步骤6：如图26所示，在形成空腔8后，在第一子介电层7远离基底1的一侧形成第二子介电层9。第二子介电层9填充上述通风孔51。可选的，第二子介电层9的厚度可以设置为5.5μm。
步骤7：如图27所示，形成贯穿第二子介电层9和第一子介电层7的第二通孔90，第二通孔90的面积大于第一通孔50的面积。
步骤S8：如图18所示，形成填充第二通孔90的第二导电材料62，第二导电材料62与第一导电材料61电连接。填充在第二通孔90的第二导电材料62在基底1所在平面的正投影覆盖填充第一通孔50的第一导电材料51在基底1所在平面的正投影。
在第二导电材料62制备完成后，可以在第二导电材料62的上方制备再分布层，以连接MEMS器件与外接电路。
本发明实施例提供的MEMS装置的制作方法，通过设置层叠设置的第一通孔50和第二通孔90，可以通过调整第一通孔50和第二通孔90的高度来调整由二者形成的通孔的总高度，使二者形成的通孔的总高度满足一定的高度要求，例如，可以使二者的总高度至少在9μm，增加金属面积与上拉电极的厚度比。并且，在增加通孔的高度的基础上，本发明实施例还能够对通孔进行填充，在对第一通孔50和/或第二通孔90进行填充时，根据第一通孔50和/或第二通孔90的高宽比，填充在第一通孔50和/或第二通孔90中的第一导电材料61和/或第二导电材料62能够形成如图18所示的无空隙填充，或者可以形成如图19和图20所示的有空隙填充。在第一导电材料和/或第二导电材料中形成空隙时，空隙被掩埋在第一导电材料和/或第二导电材料内部，避免影响该电互联结构与外部的再分布层的电互连。如此设置，能够避免包括第一导电材料和第二导电材料在内的材料在通孔内部局部积聚。而且，本发明实施例如此设置，可以保护靠下方设置的第一导电材料61和键合金属4免受刻蚀的影响。除此之外，本发明实施例如此设置可以设置多个第一通孔，然后设置多个第二通孔。即，可以改变包括第一通孔和第二通孔的通孔的密度。使MEMS装置具有优异的RF性能，同时提高了MEMS装置的产量。
示例性的，该MEMS器件3可以为电容器。
可选的，在本发明实施例中，MEMS器件3可以为运动传感器(例如陀螺仪或加速计)、RF MEMS器件(例如RF开关、谐振器或过滤器)、MEMS磁力计、光学MEMS器件(例如MEMS微反射镜)、MEMS振荡器、MEMS麦克风、压电器件，热相位开关，磁性MEMS和/或任何其他MEMS类型的器件，本发明实施例对此不作限定。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (18)

1.一种电互联结构，其特征在于，包括：
键合金属；
第一介电层，位于所述键合金属的一侧；所述第一介电层包括贯穿所述第一介电层的第一通孔，所述第一通孔暴露所述键合金属；所述第一通孔填充有与所述键合金属电连接的第一导电材料；
第二介电层，位于所述第一介电层远离所述键合金属的一侧；所述第二介电层包括第二通孔；所述第二通孔填充有与所述第一导电材料电连接的第二导电材料；填充在所述第二通孔的所述第二导电材料在所述键合金属所在平面的正投影覆盖填充在所述第一通孔的所述第一导电材料在所述键合金属所在平面的正投影。
2.根据权利要求1所述的电互联结构，其特征在于，
所述第一通孔和所述第二通孔的高度和大于等于9μm。
3.根据权利要求1所述的电互联结构，其特征在于，
所述第一通孔和所述第二通孔均为锥形通孔，所述第一通孔和所述第二通孔的侧壁与所述电互联结构的厚度方向的夹角在0°～20°之间。
4.根据权利要求1所述的电互联结构，其特征在于，
所述第一导电材料包括钨或铜。
5.根据权利要求1所述的电互联结构，其特征在于，
所述第一通孔的高宽比在3:1～4:1之间。
6.根据权利要求1所述的电互联结构，其特征在于，
所述第一介电层的厚度为3.5μm。
7.根据权利要求1所述的电互联结构，其特征在于，
所述第二介电层的厚度在5.7μm～5.8μm之间。
8.根据权利要求7所述的电互联结构，其特征在于，
所述第二介电层包括层叠设置的第一子介电层和第二子介电层，其中，第一子介电层位于所述第二子介电层和所述第一介电层之间；
所述第一子介电层的厚度在0.2μm～0.3μm之间。
9.根据权利要求8所述的电互联结构，其特征在于，
所述第二子介电层的厚度为5.5μm。
10.一种电子装置，其特征在于，包括：
电子器件，以及，如权利要求1-9任一项所述的电互联结构，所述电互联结构与所述电子器件电连接。
11.根据权利要求10所述的电子装置，其特征在于，
所述电子器件包括MEMS器件；
所述电子装置还包括基底，所述MEMS器件位于所述基底的一侧的空腔中，
所述电互联结构位于所述空腔远离所述基底的一侧。
12.根据权利要求11所述的电子装置，其特征在于，
所述第二介电层包括层叠设置的第一子介电层和第二子介电层，其中，第一子介电层位于所述第二子介电层和所述第一介电层之间；
所述第一介电层和所述第一子介电层包括通风孔；
所述第二子介电层填充所述通风孔；
填充在所述通风孔的所述第二子介电层与填充在所述第一通孔的所述第一导电材料在所述基底所在平面的正投影不交叠。
13.一种电互联结构的制作方法，其特征在于，包括：
形成键合金属；
在所述键合金属的一侧形成第一介电层；
在所述第一介电层中形成贯穿所述第一介电层的第一通孔，所述第一通孔暴露所述键合金属；
形成填充所述第一通孔的第一导电材料，所述第一导电材料与所述键合金属电连接；
在所述第一介电层远离所述键合金属的一侧形成第二介电层；
在所述第二介电层中形成贯穿所述第二介电层的第二通孔；
形成填充所述第二通孔的第二导电材料，填充在所述第二通孔的所述第二导电材料在所述键合金属所在平面的正投影覆盖填充在所述第一通孔的所述第一导电材料在所述键合金属所在平面的正投影，所述第二导电材料与所述第一导电材料电连接。
14.根据权利要求13所述的制作方法，其特征在于，
所述第一导电材料包括钨或铜。
15.根据权利要求14所述的制作方法，其特征在于，
所述第一导电材料包括钨，形成填充所述第一通孔的所述第一导电材料的方法包括：通过化学气相沉积六氟化钨形成所述第一导电材料。
16.一种电子装置的制作方法，其特征在于，包括：
制作电子器件；
采用权利要求13-15任一项所述的方法形成所述电互联结构，所述电互联结构与所述电子器件电连接。
17.根据权利要求16所述的制作方法，其特征在于，
所述电子器件包括MEMS器件；所述第二介电层包括层叠设置的第一子介电层和第二子介电层，其中，第一子介电层位于所述第二子介电层和所述第一介电层之间；
制作所述电子器件，以及形成所述电互联结构的方法包括：
在基底的一侧形成牺牲层和MEMS器件；
在所述牺牲层远离所述基底的一侧形成键合金属；
在所述键合金属远离所述基底的一侧形成第一介电层；
在所述第一介电层形成贯穿所述第一介电层的第一通孔，所述第一通孔暴露所述键合金属；
形成填充所述第一通孔的第一导电材料；
在所述第一介电层远离MEMS器件的一侧形成第一子介电层；
形成贯穿所述第一子介电层和所述第一介电层的通风孔；
通过所述通风孔去除所述牺牲层，以形成包围所述MEMS器件的空腔；
在所述第一子介电层远离所述基底的一侧形成第二子介电层；所述第二子介电层填充所述通风孔；
形成贯穿所述第一子介电层和所述第二子介电层的第二通孔；
形成填充所述第二通孔的第二导电材料，填充在所述第二通孔的所述第二导电材料在所述基底所在平面的正投影覆盖填充在所述第一通孔的所述第一导电材料在所述基底所在平面的正投影；所述第二导电材料与所述第一导电材料电连接。
18.根据权利要求17所述的制作方法，其特征在于，
采用XeF2、SF6、碳氟化合物、灰化氧气或灰化臭氧、或HF与CH3OH的混合物中的任意一种或几种去除所述牺牲层。
CN202110503617.5A 2020-10-23 2021-05-08 电互联结构、电子装置及其制作方法 Pending CN113277462A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063104535P 2020-10-23 2020-10-23
US63/104535 2020-10-23
US17/186,011 US11884536B2 (en) 2020-10-23 2021-02-26 Electrical interconnection structure, electronic apparatus and manufacturing methods for the same
US17/186011 2021-02-26

Publications (1)

Publication Number Publication Date
CN113277462A true CN113277462A (zh) 2021-08-20

Family

ID=77278576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110503617.5A Pending CN113277462A (zh) 2020-10-23 2021-05-08 电互联结构、电子装置及其制作方法

Country Status (3)

Country Link
US (1) US11884536B2 (zh)
JP (1) JP7266643B2 (zh)
CN (1) CN113277462A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332421A (ja) * 2002-05-10 2003-11-21 Sony Corp 半導体装置の製造方法
CN102161470A (zh) * 2003-12-24 2011-08-24 凯文迪什动力学有限公司 在基层与金属化层之间形成并封装微机械元件的方法
CN102275857A (zh) * 2010-06-11 2011-12-14 江苏丽恒电子有限公司 微机电装置及其制造方法
CN103681597A (zh) * 2012-08-31 2014-03-26 台湾积体电路制造股份有限公司 互连结构及方法
CN104249991A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 Mems器件及其制作方法
CN110875247A (zh) * 2018-08-31 2020-03-10 台湾积体电路制造股份有限公司 半导体装置的形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293256A (ja) * 1991-03-22 1992-10-16 Nippondenso Co Ltd 半導体装置の製造方法
JP4226699B2 (ja) * 1998-09-11 2009-02-18 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US8871606B2 (en) * 2005-08-26 2014-10-28 Stmicroelectronics (Crolles 2) Sas Microelectromechanical device packaging with an anchored cap and its manufacture
US7666698B2 (en) * 2006-03-21 2010-02-23 Freescale Semiconductor, Inc. Method for forming and sealing a cavity for an integrated MEMS device
US8673670B2 (en) * 2011-12-15 2014-03-18 International Business Machines Corporation Micro-electro-mechanical system (MEMS) structures and design structures
US9102517B2 (en) * 2012-08-22 2015-08-11 International Business Machines Corporation Semiconductor structures provided within a cavity and related design structures
US9969613B2 (en) * 2013-04-12 2018-05-15 International Business Machines Corporation Method for forming micro-electro-mechanical system (MEMS) beam structure
JP2015185792A (ja) * 2014-03-26 2015-10-22 セイコーエプソン株式会社 配線構造及びその製造方法
US9550667B1 (en) * 2015-09-08 2017-01-24 Taiwan Semiconductor Manufactruing Company Ltd. Semiconductor structure and manufacturing method thereof
US11235969B2 (en) * 2018-10-30 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS-MEMS integration with through-chip via process
US20210260623A1 (en) * 2020-02-25 2021-08-26 Globalfoundries Singapore Pte. Ltd. Interconnection for monolithically integrated stacked devices and methods of forming thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332421A (ja) * 2002-05-10 2003-11-21 Sony Corp 半導体装置の製造方法
CN102161470A (zh) * 2003-12-24 2011-08-24 凯文迪什动力学有限公司 在基层与金属化层之间形成并封装微机械元件的方法
CN102275857A (zh) * 2010-06-11 2011-12-14 江苏丽恒电子有限公司 微机电装置及其制造方法
CN103681597A (zh) * 2012-08-31 2014-03-26 台湾积体电路制造股份有限公司 互连结构及方法
CN104249991A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 Mems器件及其制作方法
CN110875247A (zh) * 2018-08-31 2020-03-10 台湾积体电路制造股份有限公司 半导体装置的形成方法

Also Published As

Publication number Publication date
US11884536B2 (en) 2024-01-30
JP2022069384A (ja) 2022-05-11
JP7266643B2 (ja) 2023-04-28
US20220127138A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
EP2082422B1 (en) Formation of through-wafer electrical interconnections using an etch stop layer
KR100952027B1 (ko) 마이크로기계 구성요소 및 이를 제작하는 방법
CN107032290B (zh) 半导体器件及其形成方法
US8030112B2 (en) Method for fabricating MEMS device
US9469527B2 (en) MEMS pressure sensor and microphone devices having through-vias and methods of forming same
JP4908202B2 (ja) マイクロ電気機械的装置及びその封緘方法及び製造方法
US7618837B2 (en) Method for fabricating high aspect ratio MEMS device with integrated circuit on the same substrate using post-CMOS process
US8975118B2 (en) Component having a via and method for manufacturing it
CN111115550A (zh) 集成互补金属氧化物半导体-微机电***器件及其制法
US20100140669A1 (en) Microfabrication methods for forming robust isolation and packaging
CN104627948A (zh) 微机械传感器设备以及相应的制造方法
JP4544140B2 (ja) Ｍｅｍｓ素子
JP6282227B2 (ja) 犠牲スラブを用いて幅広のトレンチを形成する方法
CN113086939A (zh) 微机电***装置、其制法与使用其的整合式微机电***
CN113277462A (zh) 电互联结构、电子装置及其制作方法
JP4886147B2 (ja) 微細加工構成素子及びその製造方法
US10065855B2 (en) Integrated circuit comprising multi-layer micromechanical structures with improved mass and reliability by using modified vias and method for forming the same
JP2006224219A (ja) Ｍｅｍｓ素子の製造方法
TWI475642B (zh) 積體電路及其製造方法
US20130056858A1 (en) Integrated circuit and method for fabricating the same
US11527376B2 (en) Micro-electromechanical system devices and methods
CN117534029A (zh) 微机电装置及其制造方法
CN117069051A (zh) 微机电装置及其制造方法
KR100674143B1 (ko) 미세구조물 패키지 및 그 제조 방법
KR20060032844A (ko) 멤스 구조체 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20220309

Address after: 518057 floor 6, building a, Shenzhen industry university research building, Nanjing University, No. 6, Yuexing Third Road, South District, high tech Zone, Nanshan District, Shenzhen, Guangdong (Office)

Applicant after: AAC ACOUSTIC TECHNOLOGIES (SHENZHEN) Co.,Ltd.

Address before: 210093 8 / F, R & D building, emerging industry incubation base, South University Science Park, Yuanhua Road, Xianlin University Town, Qixia District, Nanjing City, Jiangsu Province

Applicant before: AAC TECHNOLOGIES (NANJING) Co.,Ltd.

Applicant before: AAC ACOUSTIC TECHNOLOGIES (SHENZHEN) Co.,Ltd.

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination