JP2022067526A - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents

半導体発光素子及び半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2022067526A
JP2022067526A JP2020176269A JP2020176269A JP2022067526A JP 2022067526 A JP2022067526 A JP 2022067526A JP 2020176269 A JP2020176269 A JP 2020176269A JP 2020176269 A JP2020176269 A JP 2020176269A JP 2022067526 A JP2022067526 A JP 2022067526A
Authority
JP
Japan
Prior art keywords
layer
pad
barrier layer
light emitting
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020176269A
Other languages
English (en)
Other versions
JP6890707B1 (ja
Inventor
峻 百瀬
Shun Momose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2020176269A priority Critical patent/JP6890707B1/ja
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to US18/249,258 priority patent/US20240030386A1/en
Priority to DE112021005518.6T priority patent/DE112021005518T5/de
Priority to PCT/JP2021/018867 priority patent/WO2022085231A1/ja
Priority to CN202180071399.0A priority patent/CN116457947A/zh
Priority to KR1020237012965A priority patent/KR20230070000A/ko
Priority to TW110120858A priority patent/TWI836223B/zh
Application granted granted Critical
Publication of JP6890707B1 publication Critical patent/JP6890707B1/ja
Publication of JP2022067526A publication Critical patent/JP2022067526A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】Ａｇを含む接合材を使用しても、マイグレーションによって電極の変色や非発光等の悪影響を抑制した半導体発光素子及び半導体発光素子の製造方法を提供する。【解決手段】半導体発光素子１００は、ｐ型半導体層１３と、ｐ型半導体層１３上に設けられたｐ型電極２と、ｐ型電極２上に設けられたパッド４と、を備え、ｐ型電極２は、ｐ型半導体層１３側に配置されたオーミック金属層２１と、オーミック金属層２１よりもパッド４側に配置され、ＴｉＮ層を含むバリア層２２と、を有し、上面視において、バリア層２２の領域のうち、パッド４とバリア層２２との電気的な接続領域と重複していない領域を表面拡散抑制面Ｓと定義した場合、表面拡散抑制面Ｓが環状に形成されている。【選択図】図１

Description

本発明は、半導体発光素子及び半導体発光素子の製造方法に関する。
近年、装置の電子基板上に半導体発光素子を搭載する際の接合に、Ａｕ（金）バンプやＡｕ-Ｓｎ（錫）系半田ではなく、Ａｇ（銀）を含む接合材、例えば、Ｓｎ-Ａｇ-Ｃｕ（銅）系半田（ＳＡＣ）やＡｇを含むペースト状の接合材が使用されることが多くなった。しかし、Ａｇを含む接合材を使用して半導体発光素子を接合した場合、マイグレーションによってＡｇが電極を侵してしまい、信頼性を損ねることがある（例えば、特許文献１参照）。Ａｇは電気伝導性が良いが、Ａｇイオンの移動（マイグレーション）を起こしやすい（特許文献１参照）。Ａｇは、特に通電時や温度変化などによってマイグレーションを起こしやすい。Ａｇイオンのマイグレーションが起こると、リークなどの半導体発光素子の特性や信頼性に悪影響を与える。
特許文献１には、Ａｇを含む反射電極層を含んで構成される半導体素子が記載されている。この半導体素子では、Ａｇのマイグレーションを抑制するために、ＩＴО（酸化インジウム錫）等の酸化物透明導電層とＴｉＷ（タングステンチタン）やＴｉ（チタン）、Ｐｔ（白金）、ＴｉＮ（窒化チタン）等の金属層との積層構造を含んで構成されることが記載されている。
特開２０１３－１１５３４１号公報
従来技術においては、依然として、Ａｇのマイグレーションによる電極の変色や非発光等の悪影響を抑制が十分ではなかった。特に、ＡｌＧａＮ（窒化アルミニウムガリウム）系の半導体発光素子において、ｎ型電極に比べて面積の大きいｐ型電極について、これら悪影響の抑制が十分ではなかった。そこで、Ａｇを含む接合材を使用しても、Ａｇのマイグレーションによって電極の変色や非発光等の悪影響を抑制したｐ型電極が望まれる。
本発明は、かかる実状に鑑みて為されたものであって、その目的は、Ａｇを含む接合材を使用した場合にマイグレーションによって電極の変色や非発光等の悪影響が出ることを抑制した半導体発光素子及び半導体発光素子の製造方法を提供することにある。
上記目的を達成するための本発明に係る半導体発光素子は、
ｐ型ＡｌＧａＮ系半導体層と、
前記ｐ型ＡｌＧａＮ系半導体層上に設けられたｐ型電極と、
前記ｐ型電極上に設けられたパッドと、
を備え、
前記ｐ型電極は、
前記ｐ型ＡｌＧａＮ系半導体層側に配置されたオーミック金属層と、
前記オーミック金属層よりも前記パッド側に配置され、ＴｉＮ層を含むバリア層と、
を有し、
上面視において、前記バリア層の領域のうち、前記パッドと前記バリア層との電気的な接続領域と重複していない領域を表面拡散抑制面と定義した場合、当該表面拡散抑制面が環状に形成されている。
本発明に係る半導体発光素子では、更に、
前記バリア層に含まれるＴｉＮ層の厚さが、１００ｎｍ以上２０００ｎｍ以下であってもよい。
本発明に係る半導体発光素子では、更に、
前記バリア層が更にＴｉ層を有し、前記表面拡散抑制面には当該Ｔｉ層が露出してもよい。
本発明に係る半導体発光素子では、更に、
前記バリア層と前記パッドの間配置されたＰｔ含有層をさら備え、
前記パッドと前記バリア層との電気的な接続が、前記Ｐｔ含有層を介して行われ、
上面視において、前記Ｐｔ含有層の領域が前記表面拡散抑制面に囲まれていてもよい。
本発明に係る半導体発光素子では、更に、
前記オーミック金属層はＮｉとＡｕを含んでもよい。
本発明に係る半導体発光素子では、更に、
上面視において、前記接続領域の外周縁と前記バリア層の領域の外周縁との最短距離が３～５０μｍであってもよい。
上記目的を達成するための本発明に係る半導体発光素子の製造方法では、
ｐ型ＡｌＧａＮ系半導体層上に、ｐ型電極を形成するｐ型電極形成工程と、
前記ｐ型電極上にパッドを形成するパッド形成工程と、を含み、
前記ｐ型電極形成工程は、
前記ｐ型ＡｌＧａＮ系半導体層側にオーミック金属層を形成する工程と、
前記オーミック金属層よりも前記パッド側に、ＴｉＮ層を含むバリア層を形成する工程と、を含み、
上面視において、前記バリア層の領域のうち、前記パッドと前記バリア層との電気的な接続領域と重複させない領域を表面拡散抑制面と定義した場合、前記パッド形成工程は、当該表面拡散抑制面が環状に形成されるように前記パッドを形成する。
Ａｇを含む接合材を使用しても、マイグレーションによって電極の変色や非発光等の悪影響を抑制した半導体発光素子及び半導体発光素子の製造方法を提供することができる。
第一実施形態の発光素子の概略構成を示す断面図 バリア層の構成を説明する断面図 図１のＩＩＩ－ＩＩＩ矢視断面図 第二実施形態の発光素子の概略構成を示す断面図 図４のＶ－Ｖ矢視断面図 実施例１の発光素子の上面図 図７のＶＩＩ―ＶＩＩ矢視断面図 実施例及び比較例の半導体発光素子の評価結果を示す図
本発明に従う実施形態の説明に先立ち、以下の点について予め説明する。まず、本明細書においてＡｌ組成比を明示せずに単に「ＡｌＧａＮ」と表記する場合は、ＩＩＩ族元素（Ａｌ（アルミニウム）とＧａ（ガリウム）との合計）とＮ（窒素）との組成比が１：１であり、ＩＩＩ族元素ＡｌとＧａとの比率は不定の任意の化合物を意味するものとする。また「ＡｌＧａＮ」は、ＩＩＩ族元素であるＩｎ（インジウム）についての表記がなくとも、ＩＩＩ族元素としてのＡｌとＧａの合計に対して５％以内のＩｎを含んでいてもよいこととし、Ｉｎを含めて記載した組成式は、Ａｌ組成比をｘ0としＩｎ組成比をｙ0（０≦ｙ0≦０．０５）としてＡｌx0Ｉｎy0Ｇａ1-x0-y0Ｎとする。単に「ＡｌＮ（窒化アルミニウム）」又は「ＧａＮ（窒化ガリウム）」と表記する場合は、それぞれＧａ及びＡｌは含まれないことを意味するが、明示がない限り、単に「ＡｌＧａＮ」と表記することによって、ＡｌＮ又はＧａＮのいずれかであることを排除するものではない。なお、Ａｌ組成比の値は、フォトルミネッセンス測定及びＸ線回折測定などによって測定することができる。
また、本明細書において、電気的にｐ型として機能する層をｐ型層と称し、電気的にｎ型として機能する層をｎ型層と称する。一方、Ｍｇ（マグネシウム）やＳｉ（ケイ素）等の特定の不純物を意図的には添加しておらず、電気的にｐ型又はｎ型として機能しない場合、「ｉ型」又は「アンドープ」と言う。アンドープの層には、製造過程における不可避的な不純物の混入はあってよく、具体的には、キャリア密度が小さい（例えば４×１０16／ｃｍ3未満）場合、本明細書において「アンドープ」と称する。また、ＭｇやＳｉ等の不純物濃度の値は、ＳＩＭＳ分析によるものとする。
また、各層の厚さ全体は、光干渉式膜厚測定装置を用いて測定することができる。更に、各層の厚さのそれぞれは、隣接する各層の組成が十分異なる場合（例えばＡｌ組成比が、０．０１以上異なる場合）、透過型電子顕微鏡による成長層の断面観察から算出できる。また、隣接する層のうち、Ａｌ組成比が同一であるか、又は、ほぼ等しい（例えば０．０１未満）ものの、不純物濃度の異なる層の境界及び厚さについては、両者の境界ならびに各層の厚さは、ＴＥＭ－ＥＤＳに基づく測定によるものとする。そして、両者の不純物濃度は、ＳＩＭＳ分析により測定できる。また、超格子構造のように各層の厚さが薄い場合にはＴＥＭ－ＥＤＳを用いて厚さを測定することができる。
以下、図面を参照して本発明の実施形態について説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、各図において、説明の便宜上、基板及び各層の縦横の比率を実際の比率から誇張して示している。
本実施形態に係る半導体発光素子は、ｐ型半導体層と、ｐ型半導体層上に設けられたｐ型電極と、ｐ型電極上に設けられたパッドと、を備え、ｐ型電極は、ｐ型半導体層側に配置されたオーミック金属層と、オーミック金属層よりもパッド側に配置され、ＴｉＮ層を含むバリア層と、を少なくとも有ししている。そして、上面視において、バリア層の領域のうち、パッドとバリア層との電気的な接続領域と重複していない領域を表面拡散抑制面と定義した場合、表面拡散抑制面が環状に形成されている。以下、実施形態を説明する。
〔第一実施形態〕
〔全体構成の説明〕
図１に、本実施形態に係る半導体発光素子１００（以下、発光素子１００と記載する）の一例を示す。発光素子１００は、サファイアやＡｌＮ単結晶等で形成された基板１０、基板１０上に設けられたｎ型ＡｌＧａＮ系半導体の層であるｎ型半導体層１１、ｎ型半導体層１１上に設けられた発光層１２、ｎ型半導体層１１上に設けられ、発光層１２上に設けられたｐ型半導体層１３、ｐ型半導体層１３上に設けられた層状のｐ型電極２、ｐ型電極２上に設けられたＰｔ含有層３及びＰｔ含有層３を介してｐ型電極２上に設けられたパッド４を備えている。発光素子１００は、その他、ｎ型半導体層１１上に設けられたｎ型オーミック電極９１、ｎ型オーミック電極９１上のＰｔ含有層９２、及びｎ側パッド９４を有する。本実施形態では、一例として、発光素子１００が横型の素子である場合を示している。
発光素子１００を装置の電子基板に搭載する際には、ｐ側とｎ側のパッド４、９４をそれぞれ電子基板の配線（電子基板のパッドなど）と接合材を用いて接続する。本実施形態では、発光素子１００は、ｐ側のパッド４の上にＡｇを含む接合材５が、ｎ側のパッド９４の上にＡｇを含む接合材９５が配置され、それぞれ外部と接合される。また、ｐ側とｎ側のパッド４、９４の間で、電流が発光層１２を介して流れるように、保護膜６が形成されている。そして、発光層１２及びｐ型半導体層１３と、ｎ型オーミック電極９１とは、短絡しないようにｎ型層保護膜形成領域１１ａによって離隔されている。
発光素子１００では、マイグレーションによって接合材５のＡｇがｐ型電極２まで移動すると、更にｐ型電極２から発光層１２にまでＡｇのマイグレーションの影響が及び、Ａｇがｐ型層とｎ型層の間をショートさせて、発光素子１００の非発光の原因となる場合がある。しかし、発光素子１００では、ｐ型電極２、Ｐｔ含有層３及びパッド４の接続構造などにより、後述するように、接合材５のＡｇの、パッド４、Ｐｔ含有層３及びｐ型半導体層１３を介した発光層１２へのマイグレーションが抑制されている。発光素子１００は、これにより、ｐ型電極２の変色や発光層１２の非発光等の悪影響が抑制されている。
〔各部の説明〕
ｐ型半導体層１３は、ｐ型ＡｌＧａＮ系半導体で形成された層であり、いわゆるｐ型コンタクト層である。ｐ型半導体層１３の一方の面上にはｐ型電極２が配置される。ｐ型半導体層１３の他方の面上には発光層１２が配置される。ｐ型半導体層１３は、ｐ型電極２とオーミックコンタクトを形成する。ｐ型半導体層１３は、導電性が高いことが好ましい。ｐ型半導体層１３は、ｐ型不純物を高濃度にドーピングされていても良い。これにより導電性が高くなる。ｐ型半導体層１３のＡｌ組成をｘとした場合、０≦ｘ≦０．５であることが好ましい。
ｐ型電極２は、オーミック金属層２１と、ＴｉＮを含むバリア層２２と、を有している。オーミック金属層２１（ｐ型オーミック電極ともいう）は、バリア層２２よりもｐ型半導体層１３側に配置されている。換言すれば、バリア層２２は、オーミック金属層２１よりもパッド４側に配置されている。ｐ型電極２では、俯瞰した場合（パッド４の側からｐ型電極２の表面を垂直に見た場合、以下、上面視と記載する場合がある）において、オーミック金属層２１の領域は、バリア層２２の領域と重複している。オーミック金属層２１の領域は、バリア層２２の領域を包含する関係としても良い。
オーミック金属層２１は、ｐ型半導体層１３とのオーミックコンタクトを形成することができる金属層であれば既知の金属の組み合わせを使用できる。オーミック金属層２１は、一例として、Ｎｉ（ニッケル）とＡｕ（金）を含むことが好ましい。この場合、オーミック金属層２１は、ｐ型半導体層１３上にＮｉ層を形成し、そのＮｉ層上に更にＡｕ層を形成して形成されることが好ましい。なお、オーミックコンタクトを形成するために、オーミック金属層２１を加熱してＮｉ層とｐ型半導体層１３との間の拡散を生じさせることが好ましい。
バリア層２２は、図２に示すように、少なくともＴｉＮ層２２２を含む層である。バリア層２２は、ＴｉＮ層以外の層として、ＴｉＮ層との密着性が得られる金属で形成された金属層を含んでいても良い。ＴｉＮ層との密着性が得られる金属の一例はＴｉである。バリア層２２に含まれるＴｉＮ層２２２はＴｉの層、ＴｉＮの層及びＴｉの層がこの順に積層されているようにＴｉの層によって挟まれた位置にあることがより好ましい。
ＴｉＮ層２２２の厚さは、１００ｎｍ以上２０００ｎｍ以下とすることが好ましく、５００ｎｍ以上１５００ｎｍ以下とすることがより好ましい。これにより、Ａｇのマイグレーションを抑制できる。なお、ＴｉＮ層２２２の厚さが１００ｎｍ未満ではＡｇのマイグレーションの抑制効果が小さくなる場合がある。ＴｉＮ層２２２の厚さが２０００ｎｍを超える場合は、ｐ型電極２の電気抵抗が大きくなることがある（いわゆる、順方向電圧の上昇が生じる場合がある）。
バリア層２２は、Ｔｉの層を表面に有することが好ましい。これにより、バリア層２２の酸化を抑制できる。また、バリア層２２と、他の金属や保護膜６との接合性を維持することができる。本実施形態のバリア層２２は、図２に示すように、ＴｉＮ層２２２に加えて、ＴｉＮ層２２２におけるオーミック金属層２１側の面上に形成されたＴｉの層である第一Ｔｉ層２２１と、ＴｉＮ層２２２におけるパッド４側の面上に形成されたＴｉの層である第二Ｔｉ層２２３とを有しており、バリア層２２のオーミック金属層２１側及びパッド４側の表面がＴｉの層の表面になっている。すなわち、バリア層２２のオーミック金属層２１側及びパッド４側の表面がＴｉの層の表面になっている
バリア層２２における、ＴｉＮ層２２２のパッド４側の面上の金属層（本実施形態では第二Ｔｉ層２２３）の厚さは、十分に薄いことが好ましい。これにより、Ａｇのマイグレーションを抑制できる。ＴｉＮ層２２２のパッド４側の面上の金属層の厚さは、具体的には１ｎｍ以上２０ｎｍ以下とすることが好ましく、５ｎｍ以上１５ｎｍ以下とすること更に好ましい。
バリア層２２におけるＡｇのマイグレーションの抑制について詳述する。Ａｇのマイグレーションに関し、本発明をなす過程で、発明者らは以下の点に着目した。すなわち、ある程度の厚さを有するＴｉＮ層２２２は、層内を貫通するＡｇのマイグレーションの抑制効果は高い。しかし、ＴｉＮ層２２２上に厚い金属層が存在してＴｉＮ層２２２の側面にＡｇが到達した場合には、その側面を経由するＡｇのマイグレーションが生じる場合がある。
これらに着目した発明者らは、層内部を貫通するＡｇのマイグレーションを抑制した上で、更に、層内部を貫通するマイグレーションを阻害されたＡｇの、側面の方向へマイグレーションをすることが重要であると考えた。ここで、ＴｉＮ層２２２の表面を伝うＡｇの移動は、他の金属におけるＡｇの移動に比べて遅いと考えられる。そこで発明者らは、後述する表面拡散抑制面Ｓをバリア層２２に形成することで、オーミック金属層２１や発光層１２へのＡｇのマイグレーションを抑制したのである。なお、ＴｉＮ層２２２のパッド４側の面上の金属層の厚さが２０ｎｍを超えると、当該金属層を利用してＡｇが側面の方向へ移動できるようになってしまうため、上述のようにＴｉＮ層２２２の上に厚い金属層が存在することは好ましくない。
すなわち、バリア層２２におけるパッド４側の表面（上記の第二Ｔｉ層２２３又はＴｉＮ層２２２の表面）には、Ｐｔ含有層３やパッド４が形成されていない領域が確保されている。以下では、バリア層２２におけるパッド４側の表面におけるＰｔ含有層３やパッド４が形成されていない領域を、表面拡散抑制面Ｓと称する。表面拡散抑制面Ｓを形成（確保）することで、Ａｇがオーミック金属層２１や発光層１２への到達（マイグレーション）が抑制される。Ａｇは、バリア層２２を貫通する（垂直方向に移動する）マイグレーションを抑制された場合、相対的にバリア層２２の表面に沿ったマイグレーションが生じやすくなる。表面拡散抑制面Ｓを形成することで、バリア層２２の表面に沿ったＡｇのマイグレーションを抑制できる。本実施形態では、表面拡散抑制面Ｓには第二Ｔｉ層２２３が露出しており、表面拡散抑制面Ｓはその全面がＴｉの面になっている。
なお、ＴｉＮ層２２２は、酸化等の劣化を抑制されることが好ましい。これにより、バリア層２２のバリア機能を維持できる。酸化防止のため、オーミック金属層２１とｐ型半導体層１３とのオーミックコンタクトを形成するための加熱の影響を、バリア層２２に与えないことが好ましい。そのため、オーミックコンタクトを形成するための加熱は、オーミック金属層２１に対してのみ施すことが好ましい。また、当該加熱はバリア層２２の形成前に行うことが好ましい。
パッド４は、バリア層２２、すなわちｐ型電極２における、ｐ型半導体層１３の反対側に形成されている。パッド４は接合材５を接合もしくはその面上に形成するためのものである。パッド４は、Ａｇを含む接合材５との密着性を有すると共に耐酸化性を有する金属であることが好ましい。パッド４は、Ａｕのほか、ＰｔやＰｄ（パラジウム）などの白金族を主体として構成されることが好ましい。接合材５との密着性を向上させるために、Ｔｉ、Ｎｉ、Ｃｒ（クロム）、Ｓｎ（錫）などの金属を部分的に含んでいても良い。
図１に示すように、バリア層２２とパッド４の間には、Ｐｔ含有層３を配置してもよい。本実施形態では、バリア層２２とパッド４の間にＰｔ含有層３が配置されている。Ｐｔ含有層３は、上面視においてパッド４と重複している。本実施形態では、Ｐｔ含有層３は上面視においてパッド４よりも小さく、パッド４の領域に囲われている。Ｐｔ含有層３は、例えば、Ｔｉの層、Ｐｔの層、Ａｕの層及びＴｉの層がこの順に積層された金属の層である。Ｐｔ含有層３は、20ｎｍを超える厚さを有している。
この場合、図１、図３に示すように、上面視において、Ｐｔ含有層３の領域がバリア層２２の領域に内包されるようにする。換言すれば、上面視において、Ｐｔ含有層３の領域がバリア層２２の領域に囲まれるようにする。これにより、バリア層２２の表面をパッド４及びＰｔ含有層３から露出させて表面拡散抑制面Ｓを形成することができる。Ｐｔ含有層は、ＰｔによってＡｇ以外の金属の拡散が阻害される効果を有していればよく、Ｐｔ以外にはＴｉやＮｉ、Ａｕなどの金属を有していてよい。
なお、接合材５としてはＡｇを含でおり、パッドと電子基板の配線（電子基板のパッドなど）との間の電気的な接続を得られる材料であればよく、例えば、Ａｇを含む半田、Ａｇ粉を含むペーストが挙げられる。半田は例えばＳｎ‐Ａｇ‐Ｃｕ系半田（日本スペリア社製ＳＮ９６ＣＩ）のほか、日本スペリア社製ＳＮ９７Ｃが使用でき、Ａｇ粉を含むペーストは例えば京都エレックス社製ＤＤ―１７６０Ｌが使用できる。
パッド部４ａは、パッド４における、バリア層２２の側の層との電気的な接続が行われる面部分である。発光素子１００では、前述のＰｔ含有層３がパッド４とバリア層２２との間に介在している。
すなわち、図１に示すように、パッド４のパッド部４ａとＰｔ含有層３とが隣接し、パッド４がＰｔ含有層３を介してバリア層２２と電気的に接続されている。この場合においては、パッド４におけるＰｔ含有層３との接合面がパッド部４ａである。この場合、Ｐｔ含有層３がパッド４におけるバリア層２２の側の層との電気的な接続領域（以下、単に接続領域と記載する場合がある）であると定義する。
なお、パッド４は、接合材５を接合される面の面積に対して、パッド部４ａの面積が小さくなる形状を有することが好ましい。
表面拡散抑制面Ｓは、例えば、上面視において、少なくともパッド部４ａがバリア層２２の領域に内包されるように形成する。換言すれば、バリア層２２のパッド４側の表面の外周部分が、上面視においてパッド部４ａと重複せず、パッド部４ａから露出するようにして形成することができる。
表面拡散抑制面Ｓには導電性の金属が接しないことが好ましい。そのため、発光素子１００では、バリア層２２の外周や表面を覆う絶縁性の保護膜６を形成する場合がある。保護膜６は、ＳｉО2（二酸化ケイ素）やＳｉＮ（窒化ケイ素）等の誘電体で形成される。保護膜もＡｇが膜を貫通して移動することを抑制する。
保護膜６を形成する場合は、上面視において、保護膜６からバリア層２２が露出している領域（バリア層２２側のパッド４との接続領域となることを予定している領域）がバリア層２２の領域に内包されるようにする。そして、保護膜６からバリア層２２が露出する領域のみにおいてバリア層２２上にパッド４を形成させることで、表面拡散抑制面Ｓが形成されるようにしても良い。
このように、表面拡散抑制面Ｓは、上面視において、バリア層２２の領域が、バリア層２２の上に形成された金属としてのＰｔ含有層３がバリア層２２と接している接続領域を内包している。すなわち、表面拡散抑制面Ｓは、上面視において、バリア層２２の領域のうち、接続領域と重複していない部分である。表面拡散抑制面Ｓは、バリア層２２の領域からこの接続領域を除いた環状（リング状、中抜き形状）の領域として確保される。換言すれば、Ｐｔ含有層３がバリア層２２と接している接続領域は、上面視において、バリア層２２の領域に全周に渡って囲まれている。本実施形態では上面視において、Ｐｔ含有層３の領域は、バリア層２２の領域に全周に渡って囲まれている。また、パッド部４ａは、上面視において、Ｐｔ含有層３の領域に全周に渡って囲まれている。
以下の説明では、表面拡散抑制面Ｓの最短幅ｗとは、その環状の領域の、径方向における最短の幅をいう。本実施形態では、Ｐｔ含有層３がバリア層２２と接している接続領域の外周縁とバリア層２２の領域の外周縁との最短距離が表面拡散抑制面Ｓの最短幅ｗである。
最短幅ｗは、バリア層２２のＴｉＮ層２２２の厚さよりも広いことが好ましく、３μｍ以上５０μｍ以下であることが好ましい。最短幅ｗが３μｍ未満では、Ａｇイオンがバリア層２２の表面を移動十分に抑制することができない場合がある。最短幅ｗが５０μｍを超えるとチップサイズ（通常はチップの１辺が３００μｍ以上２０００μｍ以下）に対して電極形状の設計が難しくなる場合がある。
発光素子１００は、以下の各工程を経て形成される。すなわち、発光素子１００の製造方法は、ｐ型半導体層１３上に、ｐ型電極２を形成するｐ型電極形成工程と、ｐ型電極２上にパッド４を形成するパッド形成工程と、を少なくとも含む。
ｐ型電極形成工程は、ｐ型半導体層１３側にオーミック金属層２１を形成する工程と、前記オーミック金属層２１よりもパッド４側に、ＴｉＮ層を含むバリア層２２を形成する工程と、を含む。ｐ型電極２は、ｐ型半導体層１３側からオーミック金属層２１、バリア層２２の順に形成する。ｐ型電極形成工程では、オーミック金属層２１がｐ型半導体層１３側とオーミック接触を取るために必要な熱処理を併せて行う。当該熱処理は、バリア層２２の形成前に行うことが好ましい。
パッド形成工程では、上面視において、パッド４とバリア層２２との電気的な接続領域がバリア層２２の領域に囲まれるようにパッド４を形成する。換言すれば、上面視において、パッド４におけるバリア層２２との接続領域をバリア層２２の領域に内包させるようにパッド４を形成することにより、表面拡散抑制面Ｓを環状に形成する。パッド形成工程ではこのように、表面拡散抑制面Ｓを、バリア層２２の領域のうち、パッド４とバリア層２２との電気的な接続領域と重複させない領域として形成する。
発光素子１００は更に、ｐ型半導体層１３と発光層１２の一部をエッチングしてｎ型半導体層１１の一部を露出させ、露出させたｎ型半導体層１１上にｎ型オーミック電極９１を有し、ｐ型半導体層１３上にｐ型電極２を有し、ｎ型オーミック電極９１とｐ型電極２の間で電流を流す構成を有することが好ましい。ｎ側パッド９４におけるＰｔ含有層９２との接合面はｎ側パッド部９４ａで示している。ｎ側パッド部９４ａは、ｎ側パッド９４におけるｎ型オーミック電極９１側の層（Ｐｔ含有層９２）との電気的な接続領域となっている。
オーミック金属層２１、バリア層２２、Ｐｔ含有層３、パッド４は、スパッタ法や蒸着法を用いて形成することができる。バリア層２２におけるＴｉＮ層２２２の製造方法は、例えば、ＰＶＤコーティング法やＣＶＤ法、スパッタ法等により形成できる。ＴｉＮ層２２２の形成は、純Ｔｉターゲットを窒素ガス含有Ａｒガス雰囲気中でスパッタリングする反応性スパッタ法を用いることが好ましい。
〔第二実施形態〕
第二実施形態は、図４に示すように、発光素子１００がＰｔ含有層３を有さない点、及び、ｎ型オーミック電極９１上においてＰｔ含有層９２に代えてバリア層９３を有する点で第一実施形態と異なる。また、図４、図５に示すように、バリア層２２が、上面視においてオーミック金属層２１よりも小さい点で異なる。それ以外は第一実施形態と同じである。以下では第一実施形態との相違点についてのみ説明する。
図４、図５に示すように、ｐ型電極２は上面視において、バリア層２２が、オーミック金属層２１よりも小さい。図５に示すように、上面視において、オーミック金属層２１の領域がバリア層２２の領域を包含する関係であり、バリア層２２はオーミック金属層２１の領域に囲われている。
図４に示すように、パッド４とバリア層２２とが隣接し、これらが接触して直接、電気的に接続されている。この場合においては、パッド４におけるバリア層２２との接合面がパッド部４ａである。この場合、パッド部４ａがパッド４におけるバリア層２２の側の層との電気的な接続領域であると定義する。
すなわち、表面拡散抑制面Ｓは、上面視において、バリア層２２の領域が、バリア層２２の上に形成された金属としてのパッド４がバリア層２２と接している接続領域を内包している。表面拡散抑制面Ｓは、第一実施形態の場合と同様に、バリア層２２の領域からこの接続領域を除いた環状の領域である。換言すれば、パッド４がバリア層２２と接している接続領域となるパッド部４ａは、上面視において、バリア層２２の領域に全周に渡って囲まれている。
本実施形態では、パッド４がバリア層２２と接している接続領域（パッド部４ａ）の外周縁とバリア層２２の領域の外周縁との最短の距離が表面拡散抑制面Ｓの最短幅ｗである。
本実施形態に係る発光素子１００の実施例を説明する。
（実施例1）
実施例１に係る発光素子として、図１に示す第一実施形態の発光素子１００を基本形状とした発光素子１００Ａを作成した。図６には、実施例１の発光素子のｐ型電極２及びｎ型オーミック電極９１、ｐ側及びｎ側のパッド部４ａ、９４ａ、ｐ側及びｎ側の接合材５、９５の配置の一例を示している。
図７には、図６に示した発光素子のＶＩＩ―ＶＩＩ矢視断面を示している。実施例１に係る発光素子は、図６に示すように、ｐ型半導体層１３上のほぼ全面に形成されるｐ型電極２による短冊形状が５つ並び、その間には櫛歯のｎ型オーミック電極９１が入る形状としており、ｐ型電極２とｎ型オーミック電極９１との間に、電極を形成せずｎ型半導体層１１が露出するｎ型層保護膜形成領域１１ａが入る形状として作成した。なお、本実施例における発光素子１００Ａのｐ型電極２の短冊形状、ｎ型オーミック電極９１の櫛歯部分の形状、後述するｐ側及びｎ側のパッド４，９４並びに接続領域であるパッド部４ａ、９４ａについては、特開２０１９－１０６４０６号公報の明細書及び図面（図１～図７）に開示された半導体発光素子１００と類似しており、サイズや構造（各オーミック電極、バリア層、Pt含有層、パッドなどの構成）を除き同じように作製した。以下、各層の作製条件を詳述する。
基板１０となるサファイア基板（直径２インチ、膜厚：４３０μｍ、面方位：（０００１）、ｍ軸方向オフ角θ：０．１１度）を用意した。次いで、ＭＯＣＶＤ法により、上記サファイア基板上に中心膜厚０．５０μｍ（平均膜厚０．５１μｍ）のＡｌＮ層を成長させ、ＡｌＮテンプレート基板とした。その際、ＡｌＮ層の成長温度は１３３０℃、チャンバ内の成長圧力は１０Ｔｏｒｒであり、Ｖ族／ＩＩＩ族の比が２０６となるようにアンモニアガスとＴＭＡガスの成長ガス流量を設定した。Ｖ族元素ガス（ＮＨ3）の流量は２５０ｓｃｃｍ、ＩＩＩ族元素ガス（ＴＭＡ）の流量は５３ｓｃｃｍである。なお、ＡｌＮ層の膜厚については、光干渉式膜厚測定装置（ナノスペックＭ６１００ａ；ナノメトリックス社製）を用いて、ウェーハ面内（ＡｌＮテンプレート基板）の中心を含む、等間隔に分散させた計２５箇所の膜厚を測定した。
次いで、上記ＡｌＮテンプレート基板を熱処理炉に導入し、１０Ｐａまで減圧後に窒素ガスを常圧までパージすることにより炉内を窒素ガス雰囲気とした後に、炉内の温度を昇温してＡｌＮテンプレート基板に対して熱処理を施した。その際、加熱温度は１６５０℃、加熱時間は４時間とした。
続いて、ＭＯＣＶＤ法により、アンドープのＡｌＧａＮ層として、平均Ａｌ組成比０．４となる膜厚３０ｎｍのアンドープＡｌＧａＮ層（アンドープ層）を形成した。次に、ｎ型半導体層１１として、Ａｌ0.30Ｇａ0.70Ｎからなり、Ｓｉドープした膜厚２μｍのｎ型層を形成した。なお、ＳＩＭＳ分析の結果、ｎ型層のＳｉ濃度は５．０×１０18ａｔｏｍｓ／ｃｍ3であった。
続いて、発光層１２として、ｎ型層上に、Ａｌ0.30Ｇａ0.70ＮからなりＳｉドープした膜厚３０ｎｍのｎ型ガイド層を形成し、更に障壁層として１４ｎｍのＡｌ0.25Ｇａ0.75Ｎを形成した。次いで、Ａｌ0.10Ｇａ0.90Ｎからなる膜厚２ｎｍの井戸層及び膜厚１４ｎｍのＡｌ0.25Ｇａ0.75Ｎからなる障壁層を交互に２層ずつ形成し、更にＡｌ0.10Ｇａ0.90Ｎからなる膜厚２ｎｍの井戸層を形成した。すなわち、井戸層の層数及び障壁層の層数Ｎは共に３であり、障壁層のＡｌ組成比ｂは０．２５であり、井戸層のＡｌ組成比は０．１０である。なお、障壁層の形成においてはＳｉをドープした。
その後、３層目の井戸層上に、窒素ガスをキャリアガスとし、Ａｌ0.25Ｇａ0.75ＮからなるアンドープのＡｌＧａＮガイド層を形成した。ＡｌＧａＮガイド層の膜厚は３０ｎｍとした。次に、ＴＭＡガスの供給を停止しつつ、アンモニアガスを供給し続けたままキャリアガスの窒素を止めて水素を供給し、キャリアガスを水素に変更した後に、ＩＩＩ族元素の原料ガスであるＴＭＡガス及びＴＭＧガスを再び供給して、Ａｌ0.45Ｇａ0.55Ｎからなり、Ｍｇドープした層さ２５ｎｍのｐ型電子ブロック層を形成した。ｐ型電子ブロック層を所定の厚さに成長した後、ＴＭＡｌガス、ＴＭＧａガス流量比を変更してＡｌ0.20Ｇａ0.80Ｎからなる、Ｍｇドープした層さ２３５ｎｍのＡｌＧａＮクラッド層（ｐ型クラッド層）を形成した。
続いて、ＡｌＧａＮクラッド層の成長を止め、キャリアガスを窒素ガスに切り替え、ｐ型ＧａＮコンタクト層の設定条件へガス流量を変化させた後、キャリアガスを水素に切り替え、ｐ型半導体層１３としてＭｇドープした膜厚１２ｎｍのｐ型ＧａＮコンタクト層（ｐ型コンタクト層）を形成した。ＳＩＭＳ分析の結果、ｐ型コンタクト層のＭｇ濃度は平均で５．０×１０20ａｔｏｍ／ｃｍ3であった。なお、ｐ型コンタクト層を形成するときの厚さ方向の成長速度を０．４３μｍ／ｈとした。
以上のとおりにして作製した実施例１に係るＩＩＩ族窒化物半導体発光素子の、各層の構成を表１に示す。
Figure 2022067526000002
その後、ｐ型半導体層１３の上にマスクを形成してドライエッチングによるメサエッチングを行い、ｎ型半導体層１１の一部を露出させて、更にｐ型半導体層１３上にＮｉ／Ｒｈ／Ａｕからなるｐ型オーミック電極をオーミック金属層２１として、短冊形状が５つ並ぶように形成した。なお、オーミック金属層２１としてのｐ型オーミック電極のうち、Ｎｉの膜厚は７ｎｍ、Ｒｈの膜厚は５０ｎｍであり、Ａｕの膜厚は２０ｎｍである。
メサエッチングにより露出したｎ型半導体層１１上にはＴｉの層、Ａｌの層、及びＴｉの層がこの順で積層された金属層からなるｎ型オーミック電極９１を、上記短冊形状の間を櫛歯が入る櫛形に形成した。その際、短冊形状と櫛歯との間（及びチップ外周）には、電極を形成しないｎ型半導体層１１が露出したｎ型層保護膜形成領域１１ａを備えるようにした。ｎ型オーミック電極９１のうち、Ｔｉの膜厚は２００Åであり、Ａｌの膜厚は６００ｎｍ、Ｔｉの膜厚は５ｎｍである。最後に５５０℃でコンタクトアニール（ＲＴＡ）を行って、各電極を形成した。
その後、図１に示すように、オーミック金属層２１としてのｐ型オーミック電極上に、Ｔｉの層（第一Ｔｉ層２２１）、ＴｉＮの層（ＴｉＮ層２２２）及びＴｉの層（第二Ｔｉ層２２３）がこの順に積層された層構造のバリア層２２を、ｐ型オーミック電極と同じサイズで形成した。オーミック金属層２１としての短冊形状のｐ型オーミック電極及びバリア層２２の１つ分のサイズは、上面視で、長辺７４２μｍ×短辺９４μｍの短冊形状であり、第一Ｔｉ層２２１の膜厚は１０ｎｍ、ＴｉＮ層２２２の膜厚は１μｍであり、第二Ｔｉ層２２３の膜厚は１０ｎｍである。
バリア層２２のＴｉ層２２１，２２３はスパッタ法で形成し、ＴｉＮ層２２２は反応性スパッタ法で、純Ｔｉターゲットを室温で窒素ガス含有Ａｒガス雰囲気（Ｎ2：３５．１ｓｃｃｍ、Ａｒ：９４．９ｓｃｃｍ）中でスパッタリングすることで形成し、その後、窒素ガスを止めて、再びＴｉ層２２１，２２３をスパッタ法で形成した。
その後、バリア層２２上に、Ｔｉの層、Ｐｔの層、Ａｕの層及びＴｉの層がこの順に積層されたＰｔ含有層３を形成した。Ｐｔ含有層３は、上面視でバリア層２２に囲われるように形成した。なお、バリア層２２の表面のうち、Ｐｔ含有層３が形成されなかった部分は表面拡散抑制面Ｓである。Ｐｔ含有層３のサイズは、上面視で、長辺７３４μｍ×短辺８６μｍの矩形状である。表面拡散抑制面Ｓの最短幅ｗは、４μｍであった。Ｐｔ含有層３におけるＴｉの層、Ｐｔの層、Ａｕの層及びＴｉの層の膜厚は、この順に、５０ｎｍ、５０ｎｍ、５００ｎｍ及び１０ｎｍである。
また、ｎ型オーミック電極９１の櫛型の本体上（櫛歯の向きの垂直方向）にも、Ｔｉの層、Ｐｔの層、Ａｕの層及びＴｉの層がこの順に積層されたＰｔ含有層９２を形成した。Ｐｔ含有層９２はＰｔ含有層３と同じものを同時に形成した。
その後、全面にＳｉＯ2からなる保護膜６（厚さ１μｍ）を形成し、Ｐｔ含有層３の上面の保護膜６をＢＨＦにより除去して露出させた。露出した領域（パッド部４ａを形成される部分）はＰｔ含有層３よりも小さいサイズで形成した。そのサイズは、長辺３２９μｍ×短辺７２μｍの短冊形状である。
そして、図６に示すように、露出したＰｔ含有層３の領域に、Ｔｉの層、Ａｕの層、Ｔｉの層、Ｐｔの層及びＡｕの層がこの順に積層されたパッド４を形成した。その際、図７に示すように、保護膜６の上において各短冊の間のｎ型オーミック電極９１及びｎ型層保護膜形成領域１１ａを跨いで各短冊のパッド部４ａを繋ぐように、保護膜６の上の一部にもパッド４を形成した。Ｔｉの膜厚は１０ｎｍ、Ａｕの膜厚は１００ｎｍ、Ｔｉの膜厚は１５０ｎｍ、Ｐｔの膜厚は１００ｎｍ、Ａｕの膜厚は２５００ｎｍである。
その後、パッド４上に、接合材５としてＳｎ‐Ａｇ‐Ｃｕ半田ペースト（日本スペリア社製ＳＮ９６ＣＩ ＲＭＡ ＦＤＱ Ｈ－１）を、パッド４の表面の全面を覆い、サイズが０．４ｍｍ2～０．５ｍｍ2となるように塗布した。
パッド４を形成する場合と同様に、ｎ側のＰｔ含有層９２上にも、保護膜６（図１参照）をＢＨＦにより除去して露出させた領域（ｎ側パッド部９４ａを形成される部分）を介してｎ側パッド９４を形成し、接合材９５としてＳｎ‐Ａｇ‐Ｃｕ半田ペーストを塗布した。その際、パッド４と同様に、保護膜６上の一部にもｎ側パッド９４を形成した。なお、ｎ側パッド９４はパッド４と同様に、ｎ側パッド９４のｎ側パッド部９４ａがＰｔ含有層９２（図１参照）と接触し、電気的な接続領域となっている。
最後に、レーザーダイシング装置及びブレーキング装置を用いて個々のチップ状の発光素子（発光素子１００Ａ）に分離した。チップサイズは１０００μｍ×１０００μｍの矩形状である。
（実施例２）
実施例２に係る発光素子として、図２に示す第二実施形態の発光素子１００を基本形状とした発光素子１００Ａを作成した。実施例２に係る発光素子１００Ａは、以下に説明する以外は実施例１と同様にして作成した。
ｐ型オーミック電極上に、実施例１と同様の層構造のバリア層２２を、オーミック金属層２１としてのｐ型オーミック電極より小さいサイズ（長辺７３４μｍ×短辺８６μｍ）の短冊形状で形成した。そして、バリア層２２上にＰｔ含有層３を形成せず、バリア層２２の第二Ｔｉ層２２３側の表面の全面にＳｉＯ2からなる保護膜（厚さ１μｍ）を形成した。その後、表面拡散抑制面Ｓの形成を予定しているバリア層２２の表面の領域の内側部分の領域の保護膜をＢＨＦにより除去して露出させた。露出した領域（パッド部４ａを形成される部分）のサイズは長辺３２９μｍ×短辺７２μｍの短冊形状とし、露出したバリア層２２上にパッド４を形成した。
更に、ｎ型オーミック電極９１上に形成する金属を実施例１のＰｔ含有層９２に替えて、Ｔｉの層、ＴｉＮの層及びＴｉの層がこの順に積層されたからなるバリア層９３（図４参照）とした。バリア層９３はバリア層２２と同じものを同時に形成した。そして、実施例１と同様にして実施例２に係るチップ状の発光素子（発光素子１００Ａ）に分離した。なお、表面拡散抑制面Ｓの最短幅ｗは、７μｍであった。
（実施例３）
バリア層２２におけるＴｉＮ層２２２の厚さを、1μｍから５００ｎｍに変えた以外は、実施例１と同様にして、実施例３におけるチップ状の発光素子（発光素子１００Ａ）を作製した。
（実施例４）
バリア層２２におけるＴｉＮ層２２２の厚さを、1μｍから５００ｎｍに変えた以外は、実施例２と同様にして、実施例４におけるチップ状の発光素子（発光素子１００Ａ）を作製した。
（比較例１）
実施例１のバリア層２２に替えて、Ｐｔの層、Ａｕの層及びＴｉの層をこの順に積層させた金属層（ＴｉＮ層を含まないバリア層）を形成した以外は実施例１と同様にして、比較例１に係るチップ状の発光素子を作製した。Ｐｔの膜厚は５０ｎｍ、Ａｕの膜厚は１００ｎｍ、Ｔｉの膜厚は５ｎｍである。
（比較例２）
実施例１のバリア層２２と同様のバリア層に、実施例１のＰｔ含有層３と同様の層構造のＰｔ含有層を、バリア層２２と中心を同じく、同じサイズで形成した（すなわち、表面拡散抑制面を確保しなかった）以外は実施例１と同様にして比較例２に係るチップ状の発光素子を作製した。すなわち、比較例２のチップではＰｔ含有層側のバリア層の全面がＰｔ含有層で覆われており、表面拡散抑制面Ｓが存在しない。
実施例１，２及び比較例１，２の発光素子の積層構造や表面拡散抑制面の有無の一覧を表２に示す。
Figure 2022067526000003
（評価）
実施例１，２及び比較例１，２で得られた発光素子（測定個数２４個）に対して、定電流電圧電源を用いて電流６００ｍＡを通電し、発光出力及び順方向電圧（Ｖｆ）を測定し、それらの平均値を出した。その結果の表を図８に示す。
また、実施例１，２及び比較例１，２のそれぞれの発光素子のうち、それぞれの順方向電圧の平均値に近い順方向電圧の発光素子を代表として選び、ホットプレート上にて２９０℃で３分間加熱したときの電極外観を、金属顕微鏡を用いて観察し、発光出力を確認した。更に、２９０℃で３分間加熱した場合に変化があった比較例１を除き、２９０℃では変化の無かった実施例１、２及び比較例２については、追加で３２０℃まで温度を上げて３分間加熱し、その電極外観及び発光出力を観察した。比較例１の発光素子については２９０℃で加熱した後の、実施例１、２及び比較例２の発光素子については３２０℃まで加熱した後の電極外観の光学顕微鏡写真（ＯＭ写真）、発光素子の全体像の写真、及び電極外観と発光素子の全体像に関する所見（加熱後状態）を併せて図８の表に示す。
実施例１，２では、２９０℃でも３２０℃でも電極の外観に異常は見られなかった。また、発光出力も変化はなかった。
なお、電極外観や発光素子の全体像の写真の掲載は省略するが、実施例３，４においても、実施例１，２と同様に２９０℃でも３２０℃でも電極の外観に異常は見られなかった。また、発光出力も変化はなかった。
比較例１では、２９０℃で３分間加熱した後の段階で電極の外観に異常が見られ、パッド部における変色が見られた。この変色はＡｇがパッド部４ａを通ってｐ型オーミック電極内まで拡散しためと考えられる。
比較例２では、２９０℃で３分間加熱した後も、３２０℃で３分間加熱した後も電極の外観異常は見られなかった。しかし、３２０℃での加熱後に、電流を流しても発光しなくなったチップが散見された。外観に変化が見られなかったことから、Ａｇはバリア層を貫通しなかったと考えられる。しかし、加熱によってＡｇがＰｔ含有層を通ってバリア層の側面に到達するマイグレーションが生じ、バリア層の側面を経由して発光層の側面に到達した結果、ｐ型層とｎ型層の間がショートして、発光できなくなったと考えられる。
なお、比較例２において非発光（ショート）の原因となるＡｇのマイグレーションを抑制できなかったのは、バリア層の厚さと表面拡散抑制面の最短幅の関係に起因すると考えられる。すなわち、比較例２では、バリア層が有するＴｉＮ層の端部表面の厚さ（１μｍ）分に相当する距離は、バリア層内を貫通することができなくとも表面（側面）を移動するＡｇにとっては超えることのできる距離であったためと考えられる。そのため、バリア層の厚さよりも大きな表面拡散抑制面の最短幅を持つことが好ましい。
以上の評価により、表面拡散抑制面Ｓを確保してＴｉＮ層を含むバリア層を形成することで、電極の変色や非発光等の悪影響を抑制できるｐ型電極を提供することができることが分かった。
以上のようにして、Ａｇを含む接合材を使用しても、マイグレーションによって電極の変色や非発光等の悪影響を抑制した半導体発光素子及び半導体発光素子の製造方法を提供することができる。
なお、上記実施形態（別実施形態を含む、以下同じ）で開示される構成は、矛盾が生じない限り、他の実施形態で開示される構成と組み合わせて適用することが可能であり、また、本明細書において開示された実施形態は例示であって、本発明の実施形態はこれに限定されず、本発明の目的を逸脱しない範囲内で適宜改変することが可能である。
本発明は、半導体発光素子及び半導体発光素子の製造方法に適用できる。
２ ：ｐ型電極
３ ：Ｐｔ含有層
４ ：パッド
４ａ ：パッド部
５ ：接合材
６ ：保護膜
１０ ：基板
１１ ：ｎ型半導体層
１１ａ ：ｎ型層保護膜形成領域
１２ ：発光層
１３ ：ｐ型半導体層
２１ ：オーミック金属層
２２ ：バリア層
９１ ：ｎ型オーミック電極
９２ ：Ｐｔ含有層
９３ ：バリア層
９４ ：ｎ側パッド
９４ａ ：ｎ側パッド部
９５ ：接合材
１００ ：発光素子（半導体発光素子）
１００Ａ ：発光素子
２２１ ：第一Ｔｉ層
２２２ ：ＴｉＮ層
２２３ ：第二Ｔｉ層
Ｓ ：表面拡散抑制面
ｗ ：最短幅
本発明に係る半導体発光素子では、更に、
前記バリア層と前記パッドの間配置されたＰｔ含有層を更に備え、
前記パッドと前記バリア層との電気的な接続が、前記Ｐｔ含有層を介して行われ、
上面視において、前記Ｐｔ含有層の領域が前記表面拡散抑制面に囲まれていてもよい。

Claims (7)

  1. ｐ型ＡｌＧａＮ系半導体層と、
    前記ｐ型ＡｌＧａＮ系半導体層上に設けられたｐ型電極と、
    前記ｐ型電極上に設けられたパッドと、
    を備え、
    前記ｐ型電極は、
    前記ｐ型ＡｌＧａＮ系半導体層側に配置されたオーミック金属層と、
    前記オーミック金属層よりも前記パッド側に配置され、ＴｉＮ層を含むバリア層と、
    を有し、
    上面視において、前記バリア層の領域のうち、前記パッドと前記バリア層との電気的な接続領域と重複していない領域を表面拡散抑制面と定義した場合、当該表面拡散抑制面が環状に形成されている半導体発光素子。
  2. 前記バリア層に含まれるＴｉＮ層の厚さが、１００ｎｍ以上２０００ｎｍ以下である請求項１に記載の半導体発光素子。
  3. 前記バリア層が更にＴｉ層を有し、前記表面拡散抑制面には当該Ｔｉ層が露出している請求項１に記載の半導体発光素子。
  4. 前記バリア層と前記パッドの間に配置されたＰｔ含有層をさら備え、
    前記パッドと前記バリア層との電気的な接続が、前記Ｐｔ含有層を介して行われ、
    上面視において、前記Ｐｔ含有層の領域が前記表面拡散抑制面に囲まれている請求項１に記載の半導体発光素子。
  5. 前記オーミック金属層はＮｉとＡｕを含む請求項１に記載の半導体発光素子。
  6. 上面視において、前記接続領域の外周縁と前記バリア層の領域の外周縁との最短距離が３～５０μｍである請求項１から５のいずれか一項に記載の半導体発光素子。
  7. ｐ型ＡｌＧａＮ系半導体層上に、ｐ型電極を形成するｐ型電極形成工程と、
    前記ｐ型電極上にパッドを形成するパッド形成工程と、を含み、
    前記ｐ型電極形成工程は、
    前記ｐ型ＡｌＧａＮ系半導体層側にオーミック金属層を形成する工程と、
    前記オーミック金属層よりも前記パッド側に、ＴｉＮ層を含むバリア層を形成する工程と、を含み、
    上面視において、前記バリア層の領域のうち、前記パッドと前記バリア層との電気的な接続領域と重複させない領域を表面拡散抑制面と定義した場合、前記パッド形成工程は、当該表面拡散抑制面が環状に形成されるように前記パッドを形成する半導体発光素子の製造方法。
JP2020176269A 2020-10-20 2020-10-20 半導体発光素子及び半導体発光素子の製造方法 Active JP6890707B1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2020176269A JP6890707B1 (ja) 2020-10-20 2020-10-20 半導体発光素子及び半導体発光素子の製造方法
DE112021005518.6T DE112021005518T5 (de) 2020-10-20 2021-05-18 Lichtemittierende halbleitervorrichtung, verbindungsstruktur für eine lichtemittierende halbleitervorrichtung und verfahren zur herstellung einer lichtemittierenden halbleitervorrichtung
PCT/JP2021/018867 WO2022085231A1 (ja) 2020-10-20 2021-05-18 半導体発光素子、半導体発光素子接続構造及び半導体発光素子の製造方法
CN202180071399.0A CN116457947A (zh) 2020-10-20 2021-05-18 半导体发光元件、半导体发光元件连接构造和半导体发光元件的制造方法
US18/249,258 US20240030386A1 (en) 2020-10-20 2021-05-18 Semiconductor light-emitting device, semiconductor light-emitting device connecting structure, and method of producing semiconductor light-emitting device
KR1020237012965A KR20230070000A (ko) 2020-10-20 2021-05-18 반도체 발광 소자, 반도체 발광 소자 접속 구조 및 반도체 발광 소자의 제조 방법
TW110120858A TWI836223B (zh) 2020-10-20 2021-06-09 半導體發光元件、半導體發光元件連接結構及半導體發光元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020176269A JP6890707B1 (ja) 2020-10-20 2020-10-20 半導体発光素子及び半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP6890707B1 JP6890707B1 (ja) 2021-06-18
JP2022067526A true JP2022067526A (ja) 2022-05-06

Family

ID=76429616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020176269A Active JP6890707B1 (ja) 2020-10-20 2020-10-20 半導体発光素子及び半導体発光素子の製造方法

Country Status (7)

Country Link
US (1) US20240030386A1 (ja)
JP (1) JP6890707B1 (ja)
KR (1) KR20230070000A (ja)
CN (1) CN116457947A (ja)
DE (1) DE112021005518T5 (ja)
TW (1) TWI836223B (ja)
WO (1) WO2022085231A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117878212B (zh) * 2024-03-13 2024-06-21 山西中科潞安紫外光电科技有限公司 一种深紫外led倒装芯片及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210051A (ja) * 2004-01-19 2005-08-04 Samsung Electro Mech Co Ltd フリップチップ用窒化物半導体発光素子
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
WO2012026068A1 (ja) * 2010-08-24 2012-03-01 パナソニック株式会社 発光素子
JP2012142401A (ja) * 2010-12-28 2012-07-26 Showa Denko Kk 半導体チップの製造方法および半導体ウエハの分割方法
JP2014135433A (ja) * 2013-01-11 2014-07-24 Dowa Electronics Materials Co Ltd 発光素子の製造方法
JP2014241401A (ja) * 2013-05-17 2014-12-25 日亜化学工業株式会社 半導体発光素子およびその製造方法
JP2015035510A (ja) * 2013-08-09 2015-02-19 日亜化学工業株式会社 発光素子
US20160111602A1 (en) * 2014-03-07 2016-04-21 Lextar Electronics Corporation Light-emitting diode chip
JP2017108005A (ja) * 2015-12-10 2017-06-15 ウシオ電機株式会社 半導体発光素子及びその製造方法
JP2020145316A (ja) * 2019-03-06 2020-09-10 豊田合成株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041403A (ja) * 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子
JP5886615B2 (ja) 2011-11-30 2016-03-16 スタンレー電気株式会社 半導体素子
JP6159130B2 (ja) * 2013-04-12 2017-07-05 スタンレー電気株式会社 半導体発光素子
US9941384B2 (en) * 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
CN105552191B (zh) * 2016-02-02 2018-01-30 厦门乾照光电股份有限公司 能增进横向电流扩散并拥有双反射表面的led芯片电极结构
JP2019106406A (ja) 2017-12-08 2019-06-27 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびそれを用いた表面実装デバイスならびにそれらの製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210051A (ja) * 2004-01-19 2005-08-04 Samsung Electro Mech Co Ltd フリップチップ用窒化物半導体発光素子
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
WO2012026068A1 (ja) * 2010-08-24 2012-03-01 パナソニック株式会社 発光素子
JP2012142401A (ja) * 2010-12-28 2012-07-26 Showa Denko Kk 半導体チップの製造方法および半導体ウエハの分割方法
JP2014135433A (ja) * 2013-01-11 2014-07-24 Dowa Electronics Materials Co Ltd 発光素子の製造方法
JP2014241401A (ja) * 2013-05-17 2014-12-25 日亜化学工業株式会社 半導体発光素子およびその製造方法
JP2015035510A (ja) * 2013-08-09 2015-02-19 日亜化学工業株式会社 発光素子
US20160111602A1 (en) * 2014-03-07 2016-04-21 Lextar Electronics Corporation Light-emitting diode chip
JP2017108005A (ja) * 2015-12-10 2017-06-15 ウシオ電機株式会社 半導体発光素子及びその製造方法
JP2020145316A (ja) * 2019-03-06 2020-09-10 豊田合成株式会社 半導体装置

Also Published As

Publication number Publication date
TWI836223B (zh) 2024-03-21
JP6890707B1 (ja) 2021-06-18
TW202218214A (zh) 2022-05-01
US20240030386A1 (en) 2024-01-25
DE112021005518T5 (de) 2023-08-24
KR20230070000A (ko) 2023-05-19
WO2022085231A1 (ja) 2022-04-28
CN116457947A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
JP5045336B2 (ja) 半導体発光素子
TWI501425B (zh) Nitride semiconductor device and manufacturing method thereof
JP5347219B2 (ja) 半導体発光素子
JP4956928B2 (ja) 半導体装置
JP7049186B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US11335830B2 (en) Photo-emission semiconductor device and method of manufacturing same
JP4449405B2 (ja) 窒化物半導体発光素子およびその製造方法
KR100923034B1 (ko) 반도체 소자 및 그 제조 방법
JP2004006498A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2007300063A (ja) 半導体発光素子
WO2006082687A1 (ja) GaN系発光ダイオードおよび発光装置
JP2002368271A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2005340860A (ja) 半導体発光素子
JP3807020B2 (ja) 発光半導体素子用透光性電極およびその作製方法
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
WO2022085231A1 (ja) 半導体発光素子、半導体発光素子接続構造及び半導体発光素子の製造方法
JP4386185B2 (ja) 窒化物半導体装置
JP4868821B2 (ja) 窒化ガリウム系化合物半導体及び発光素子
JP2005354040A (ja) 半導体発光素子およびその製法
TWI568024B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2007288002A (ja) 窒化物半導体発光素子
US6653215B1 (en) Contact to n-GaN with Au termination
KR100538199B1 (ko) Ⅲ족 질화물계 화합물 반도체 장치를 제조하는 방법
JPH10335705A (ja) 窒化ガリウム系化合物半導体素子及びその製造方法
JP2006024913A (ja) 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201119

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201119

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210525

R150 Certificate of patent or registration of utility model

Ref document number: 6890707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250