JP2022063466A - メモリシステム及び情報処理システム - Google Patents

Abstract

【課題】不揮発性メモリに書き込まれているデータの有効性を効率的に管理することが可能なメモリシステム及び情報処理システムを提供することにある。【解決手段】実施形態に係るメモリシステムは、不揮発性メモリと、不揮発性メモリに書き込まれているデータの有効性を管理するためのデータマップとを具備する。データマップは、少なくとも第１階層及び第１階層よりも上位の第２階層から構成される階層構造を有し、第１階層に対応する複数の第１断片テーブル及び第２階層に対応する第２断片テーブルを含む。複数の第１断片テーブルの各々は、当該第１断片テーブルに割り当てられている不揮発性メモリ内の物理アドレスの範囲に書き込まれている所定のサイズのデータの各々の有効性を管理するために用いられる。第２断片テーブルは、第１断片テーブル毎に、当該第１断片テーブルを参照するための参照先情報を管理するために用いられる。【選択図】図５

Description

本発明の実施形態は、メモリシステム及び情報処理システムに関する。

近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの一例としては、例えばＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ：Solid State Drive）が知られている。

ところで、上記した不揮発性メモリに書き込まれているデータの有効性（つまり、当該データが有効であるか無効であるか）はデータマップを用いて管理されるが、当該データの有効性を効率的に管理することが望まれている。

特開２０１８－０４１２０４号公報

そこで、本発明が解決しようとする課題は、不揮発性メモリに書き込まれているデータの有効性を効率的に管理することが可能なメモリシステム及び情報処理システムを提供することにある。

実施形態によれば、ホストに接続可能なメモリシステムが提供される。前記メモリシステムは、不揮発性メモリと、前記不揮発性メモリに書き込まれているデータの有効性を管理するためのデータマップとを具備する。前記データマップは、少なくとも第１階層及び前記第１階層よりも上位の第２階層から構成される階層構造を有し、前記第１階層に対応する複数の第１断片テーブル及び前記第２階層に対応する第２断片テーブルを含む。前記複数の第１断片テーブルの各々は、当該第１断片テーブルに割り当てられている前記不揮発性メモリ内の物理アドレスの範囲に書き込まれている所定のサイズのデータの各々の有効性を管理するために用いられる。前記第２断片テーブルは、前記第１断片テーブル毎に、当該第１断片テーブルを参照するための参照先情報を管理するために用いられる。

実施形態に係るメモリシステムを含む情報処理システムの構成の一例を示すブロック図。 実施形態におけるＬＵＴについて概念的に説明するための図。 実施形態におけるＬＵＴ断片テーブルのデータ構造一例を示す図。 実施形態の比較例におけるＶＤＭについて説明するための図。 実施形態におけるＶＤＭについて概念的に説明するための図。 実施形態における第１ＶＤＭ断片テーブルのデータ構造の一例を示す図。 実施形態における第２ＶＤＭ断片テーブルのデータ構造の一例を示す図。 実施形態における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示す図。 実施形態における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示す図。 実施形態における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示す図。 実施形態における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示す図。 実施形態における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示す図。 実施形態における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示す図。 実施形態における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示す図。 実施形態における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示す図。 実施形態における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示す図。 実施形態における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示す図。 ホストから書き込みコマンドが送信された場合の実施形態に係るメモリシステムの処理手順の一例を示すフローチャート。 ホストからＴｒｉｍコマンドが送信された場合の実施形態に係るメモリシステムの処理手順の一例を示すフローチャート。 不揮発性メモリ内の特定のＰＢＡに書き込まれているデータが有効である無効であるかを確認する際の実施形態に係るメモリシステムの処理手順の一例を示すフローチャート。

以下、図面を参照して、実施形態について説明する。
図１は、本実施形態に係るメモリシステムを含む情報処理システムの構成の一例を示すブロック図である。

本実施形態において、メモリシステムは、不揮発性メモリにデータ（ユーザデータ）を書き込み、当該不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。このメモリシステムは、例えばソリッドステートドライブ（ＳＳＤ：Solid State Drive）として実現されてもよいし、メモリカード等の他のストレージデバイスとして実現されてもよい。本実施形態においては、メモリシステムがＳＳＤとして実現されている場合を想定する。

図１に示すように、情報処理システム１は、ホスト２及びメモリシステム３を含む。ホスト２は、メモリシステム３に対してホスト装置として動作する情報処理装置であり、例えばパーソナルコンピュータ、サーバ装置、携帯電話、撮像装置、携帯端末（タブレットコンピュータまたはスマートフォン等）、ゲーム機器または車載端末（カーナビゲーションシステム等）として実現され得る。

メモリシステム３は、ホスト２に接続可能に構成されており、不揮発性メモリ４と、当該不揮発性メモリ４に対するデータの書き込み及び読み出しを制御するコントローラ５（制御回路）とを含む。なお、不揮発性メモリ４は、コントローラ５に対して着脱可能に構成されていてもよい。これによれば、メモリシステム３のメモリ容量を自由に拡張することができる。

上記したようにメモリシステム３がＳＳＤとして実現されている場合、不揮発性メモリ４は、例えばＮＡＮＤ型フラッシュメモリである。この場合、不揮発性メモリ４（ＮＡＮＤ型フラッシュメモリ）は、マトリクス状に配置された複数のメモリセル（メモリセルアレイ）を含む。なお、不揮発性メモリ４は、２次元構造のＮＡＮＤ型フラッシュメモリであってもよいし、３次元構造のＮＡＮＤ型フラッシュメモリであってもよい。

また、不揮発性メモリ４のメモリセルアレイは複数のブロックを含み、当該ブロックの各々は多数のページによって編成される。メモリシステム３（ＳＳＤ）において、ブロックの各々は、データの消去単位として機能する。また、ページの各々は、データ書き込み動作及びデータ読み込み動作の単位である。

また、不揮発性メモリ４には各種データが書き込まれるが、不揮発性メモリ４は、ＬＵＴ（Look Up Table）と称されるアドレス変換テーブル（以下、単にＬＵＴと表記）４１を更に格納する。なお、ＬＵＴ４１は、Ｌ２Ｐ（Logical address to Physical address）とも称される。ＬＵＴ４１は、ホスト２がメモリシステム３にアクセスする（不揮発性メモリ４にデータを書き込むまたは不揮発性メモリ４からデータを読み出す）際に使用する論理アドレスと不揮発性メモリ４内のデータが書き込まれている物理的な位置を示す物理アドレスとの対応関係を管理するためのデータに相当する。換言すれば、ＬＵＴ４１には、論理アドレスの各々に対応づけて当該論理アドレスに対応する物理アドレスが格納されている。

なお、不揮発性メモリ４がＮＡＮＤ型フラッシュメモリである場合、ＬＵＴ４１において管理される論理アドレスは論理ブロックアドレス（ＬＢＡ：Logical Block Address）であり、物理アドレスは物理ブロックアドレス（ＰＢＡ：Physical Block Address）である。以下の説明においては、論理アドレスをＬＢＡ、物理アドレスをＰＢＡとして説明する。

また、不揮発性メモリ４は、ＶＤＭ（Valid Data Map）と称されるデータマップ（以下、単にＶＤＭと表記）４２を更に格納する。ＶＤＭ４２は、不揮発性メモリ４内の物理アドレスに書き込まれているデータの有効性（つまり、当該データが有効であるか無効であるか）を管理するためのデータに相当する。

なお、ＬＵＴ４１及びＶＤＭ４２のうちの少なくとも一方は、例えば不揮発性メモリ４以外の不揮発性メモリに格納されていてもよい。また、不揮発性メモリ４は、データ、ＬＵＴ４１及びＶＤＭ４２を格納するメモリ（領域）を区分けするように構成されていてもよい。

コントローラ５は、通信インタフェース制御部５１、書き込みバッファメモリ５２、読み出しバッファメモリ５３、不揮発性メモリコントローラ５４、メモリ５５及びプロセッサ５６を含む。なお、通信インタフェース制御部５１、書き込みバッファメモリ５２、読み出しバッファメモリ５３、不揮発性メモリコントローラ５４、メモリ５５及びプロセッサ５６は、内部バスＩＢにより電気的に接続されている。

通信インタフェース制御部５１は、外部装置（例えば、ホスト２）とメモリシステム３との間の通信を制御する。具体的には、通信インタフェース制御部５１は、ホスト２からの各種コマンドを受信する。ホスト２からの各種コマンドには、例えば書き込みコマンド（ライト要求）及び読み出しコマンド（リード要求）等が含まれる。

なお、通信インタフェース制御部５１によって受信される書き込みコマンドには、当該書き込みコマンドに基づいて不揮発性メモリ４に書き込まれるデータ及びホスト２が当該データにアクセスする際に使用するＬＢＡが含まれる。また、通信インタフェース制御部５１によって受信される読み出しコマンドには、当該読み出しコマンドに基づいて読み出されるデータにホスト２がアクセスする際に使用するＬＢＡ（つまり、当該データに対応するＬＢＡ）が含まれる。

ここで、通信インタフェース制御部５１によって書き込みコマンドが受信された場合には当該書き込みコマンドに基づいて不揮発性メモリ４にデータが書き込まれるが、書き込みバッファメモリ５２は、当該不揮発性メモリ４に書き込まれるデータを一時的に格納する。なお、書き込みバッファメモリ５２に格納されたデータは、不揮発性メモリコントローラ５４を介して不揮発性メモリ４に書き込まれる。

一方、通信インタフェース制御部５１によって読み出しコマンドが受信された場合には当該読み出しコマンドに基づいて不揮発性メモリ４からデータが読み出されるが、読み出しバッファメモリ５３は、不揮発性メモリコントローラ５４によって当該不揮発性メモリ４から読み出されたデータを一時的に格納する。なお、読み出しバッファメモリ５３に格納されたデータは、通信インタフェース制御部５１を介してホスト２に送信される。

不揮発性メモリコントローラ５４は、不揮発性メモリ４へのデータの書き込み及び当該不揮発性メモリ４からのデータの読み出しを制御する。なお、詳しい説明は省略するが、不揮発性メモリコントローラ５４は、ＤＭＡＣ（Direct Memory Access Controller）、誤り訂正部、ランダマイザ（またはスクランブラ）等を含むように構成されていてもよい。

メモリ５５は、プロセッサ５６の作業用メモリとして使用される主記憶装置である。メモリ５５は、例えばＤＲＡＭ（Dynamic Random Access Memory）であるが、ＳＲＡＭ（Static Random Access Memory）等の他の半導体メモリであっても構わない。

なお、メモリ５５は、不揮発性メモリ４と比較して高速に書き込み及び読み出し可能であり、キャッシュメモリ５５１（として利用される領域）を含む。キャッシュメモリ５５１は、例えば不揮発性メモリ４に格納されているＬＵＴ４１及びＶＤＭ４２等のキャッシュデータを格納する。

プロセッサ５６は、内部バスＩＢを経由して、コントローラ５全体の動作を制御する。プロセッサ５６は、例えば図示しないＲＯＭ（Read Only Memory）等に格納されている制御プログラム（ファームウェア）を実行することによって様々な処理（例えばホスト２から受信される各種コマンドに対する処理等）を実行する。

本実施形態において、コントローラ５は、このようなプロセッサ５６により、不揮発性メモリ４（ＮＡＮＤ型フラッシュメモリ）のデータ管理及びブロック管理を実行するように構成されたフラッシュトランスレーション層（ＦＴＬ）として機能する。

なお、プロセッサ５６は、例えばＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro-Processing Unit）またはＤＳＰ（Digital Signal Processor）等であってもよい。

プロセッサ５６は、上記した制御プログラムを実行することによって、書き込み制御部５６１、読み出し制御部５６２、ガーベージコレクション制御部５６３、アドレス変換部５６４、管理部５６５及びキャッシュメモリ制御部５６６等の機能部を実現する。

なお、これらの各部５６１～５６６は、上記したように制御プログラム（つまり、ソフトウェア）によって実現されるが、ハードウェアによって実現されてもよいし、ソフトウェアとハードウェアとの組み合わせによって実現されてもよい。

書き込み制御部５６１は、通信インタフェース制御部５１によって書き込みコマンドが受信された場合に、通信インタフェース制御部５１、書き込みバッファメモリ５２及び不揮発性メモリコントローラ５４を制御し、当該書き込みコマンドに含まれるデータを不揮発性メモリ４に書き込む処理を実行する。

読み出し制御部５６２は、通信インタフェース制御部５１によって読み出しコマンドが受信された場合に、通信インタフェース制御部５１、読み出しバッファメモリ５３及び不揮発性メモリコントローラ５４を制御し、当該読み出しコマンドに含まれるＬＢＡに対応するデータを不揮発性メモリ４から読み出す処理を実行する。

ガーベージコレクション制御部５６３は、例えば書き込み制御部５６１、読み出し制御部５６２及び不揮発性メモリコントローラ５４と協働することにより、上記したＶＤＭ４２を参照して不揮発性メモリ４に対するガーベージコレクション（ＧＣ）を実行する。ガーベージコレクションとは、不揮発性メモリ４の不要な記憶領域（メモリ領域）を解放する処理である。なお、不揮発性メモリ４の記憶領域の断片化を解消するコンパクションがガーベージコレクションとともに行われても構わない。

アドレス変換部５６４は、上記した読み出しコマンドが通信インタフェース制御部５１によって受信された場合、不揮発性メモリ４に格納されているＬＵＴ４１を用いて、当該読み出しコマンドに含まれるＬＢＡをＰＢＡ（物理アドレス）に変換する処理を実行する。メモリシステム３においては、このようにアドレス変換部５６４によってＬＢＡから変換されたＰＢＡに基づいて不揮発性メモリ４からデータ（当該ＬＢＡに対応するデータ）を読み出すことが可能となる。

管理部５６５は、上記した書き込みコマンドが通信インタフェース制御部５１によって受信され、当該書き込みコマンドに基づいてデータが不揮発性メモリ４に書き込まれた場合に、ＬＵＴ４１及びＶＤＭ４２を更新する処理を実行する。

キャッシュメモリ制御部５６６は、例えば読み出し制御部５６２を介して、不揮発性メモリ４からＬＵＴ４１（の一部）またはＶＤＭ４２（の一部）を読み出し、当該ＬＵＴ４１またはＶＤＭ４２をキャッシュメモリ５５１に格納する処理を実行する。また、キャッシュメモリ制御部５６６は、キャッシュメモリ５５１に格納されているＬＵＴ４１（の一部）またはＶＤＭ４２（の一部）を読み出し、書き込み制御部５６１を介して、当該ＬＵＴ４１またはＶＤＭ４２を不揮発性メモリ４へ書き込む（書き戻す）処理を実行する。

なお、図１においてはメモリシステム３がホスト２の外部に設けられている例について説明したが、当該ホスト２とメモリシステム３との間のインタフェースとしては、例えばＭＶＭｅ ｏｖｅｒ Ｆａｂｒｉｃｓ等が使用されてもよい。また、メモリシステム３は、ホスト２に内蔵されていてもよい。更に、メモリシステム３は複数のホスト２と接続されていてもよいし、複数のメモリシステム３が１以上のホスト２と接続されていてもよい。

ここで、上記したＬＵＴ４１においてはＬＢＡ（論理アドレス）とＰＢＡ（物理アドレス）との対応関係が管理されるが、例えばホスト２からの書き込みコマンドが通信インタフェース制御部５１によって受信され、当該書き込みコマンドに基づいてデータが不揮発性メモリ４に書き込まれた場合、管理部５６５は、当該書き込みコマンドに含まれるＬＢＡと当該データが書き込まれた不揮発性メモリ４内のＰＢＡとの対応関係をＬＵＴ４１において更新する（つまり、当該対応関係をＬＵＴ４１に登録する）必要がある。

しかしながら、上記した書き込みコマンドにおいて広い範囲のＬＢＡが指定されている場合には、ＬＵＴ４１においてＬＢＡとＰＢＡとの対応関係を更新する処理に時間がかかる。

このため、本実施形態におけるＬＵＴ４１は、複数の階層から構成される階層構造を有し、当該複数の階層に対応する複数のテーブル（以下、ＬＵＴ断片テーブルと表記）を含むように構成されているものとする。なお、このＬＵＴ４１の階層構造は、例えば不揮発性メモリ４の容量等を含むメモリシステム３の設定情報に基づいて決定される。

このようなＬＵＴ４１において、複数のＬＵＴ断片テーブルの各々は、例えば同一のサイズであるものとする。また、詳細については後述するが、複数の階層に対応する複数のＬＵＴ断片テーブルのうちの上位の階層に対応するＬＵＴ断片テーブルには、ＬＢＡ（の範囲）と、当該ＬＵＴ断片テーブルよりも下位の階層に対応するＬＵＴ断片テーブルを参照するための参照先情報（以下、ＬＵＴポインタと表記）等が格納されている。なお、ＬＵＴポインタは、例えば参照先となるＬＵＴ断片テーブルが格納されている不揮発性メモリ４内のＰＢＡを含む。また、ＬＵＴ４１が有する階層構造において最下位の階層に対応するＬＵＴ断片テーブルには、当該ＬＵＴ断片テーブルに割り当てられているＬＢＡの各々に対応するＰＢＡが格納される。

すなわち、本実施形態においては、上位の階層に対応するＬＵＴ断片テーブルから下位の階層に対応するＬＵＴ断片テーブルを順次参照することが可能な階層構造をＬＵＴ４１が有し、当該階層構造においてＬＢＡ及びＰＢＡの対応関係が管理される。

以下、図２を参照して、階層構造を有するＬＵＴ４１について概念的に説明する。図２に示す例では、ＬＵＴ４１が４つの階層から構成される階層構造を有する場合を想定している。この場合、ＬＵＴ４１は、複数の第１ＬＵＴ断片テーブルＴ４１１～第４ＬＵＴ断片テーブルＴ４１４を含む。

図２に示すように、第１ＬＵＴ断片テーブルＴ４１１は、ＬＵＴ４１が有する階層構造における最下位の階層（以下、第１階層と表記）に対応するＬＵＴ断片テーブルである。第２ＬＵＴ断片テーブルＴ４１２は、ＬＵＴ４１が有する階層構造における第１ＬＵＴ断片テーブルＴ４１１の上位の階層（以下、第２階層と表記）に対応するＬＵＴ断片テーブルである。第３ＬＵＴ断片テーブルＴ４１３は、ＬＵＴ４１が有する階層構造における第２ＬＵＴ断片テーブルＴ４１２の上位の階層（以下、第３階層と表記）に対応するＬＵＴ断片テーブルである。第４ＬＵＴ断片テーブルＴ４１４は、ＬＵＴ４１が有する階層構造における第３ＬＵＴ断片テーブルＴ４１３の上位の階層（以下、第４階層と表記）に対応するＬＵＴ断片テーブルである。なお、図２に示す例では、第４階層はＬＵＴ４１が有する階層構造における最上位の階層である。

以下、上記した第１ＬＵＴ断片テーブルＴ４１１～第４ＬＵＴ断片テーブルＴ４１４の各々について詳しく説明する。

まず、複数の第１ＬＵＴ断片テーブルＴ４１１の各々には連続するＬＢＡの範囲が割り当てられており、当該第１ＬＵＴ断片テーブルＴ４１１は、複数のエントリＣ４１１を含む。また、第１ＬＵＴ断片テーブルＴ４１１に含まれている複数のエントリＣ４１１の各々には、当該第１ＬＵＴ断片テーブルＴ４１１に割り当てられているＬＢＡの範囲のうちのそれぞれ異なる１つのＬＢＡが割り当てられており、当該ＬＢＡに対応するＰＢＡ（つまり、当該ＬＢＡに対応するデータが書き込まれているＰＢＡ）が格納される。

なお、本実施形態においては、ホスト２がメモリシステム３にアクセスする際に使用するＬＢＡの全範囲が第１ＬＵＴ断片テーブルＴ４１１の数に区分けされ、当該区分けされたＬＢＡの範囲が当該第１ＬＵＴ断片テーブルＴ４１１の各々に割り当てられている。これにより、複数の第１ＬＵＴ断片テーブルＴ４１１において、ホスト２がメモリシステム３にアクセスする際に使用する全範囲のＬＢＡの各々に対応するＰＢＡを管理することができる。

次に、複数の第２ＬＵＴ断片テーブルＴ４１２の各々には上記した第１ＬＵＴ断片テーブルＴ４１１よりも広いＬＢＡの範囲が割り当てられており、当該第２ＬＵＴ断片テーブルＴ４１２は、複数のエントリＣ４１２を含む。また、第２ＬＵＴ断片テーブルＴ４１２に含まれている複数のエントリＣ４１２の各々には、当該第２ＬＵＴ断片テーブルＴ４１２の下位の階層に対応する第１ＬＵＴ断片テーブルＴ４１１に割り当てられているＬＢＡの範囲が割り当てられており、当該第１ＬＵＴ断片テーブルＴ４１１（の位置）を示すＬＵＴポインタが格納される。この場合、第２ＬＵＴ断片テーブルＴ４１２の各々に割り当てられているＬＢＡの範囲は、当該第２ＬＵＴ断片テーブルＴ４１２に含まれる複数のエントリＣ４１２の各々に格納されているＬＵＴポインタによって示される全ての第１ＬＵＴ断片テーブルＴ４１１に割り当てられているＬＢＡの範囲に相当する。

また、複数の第３ＬＵＴ断片テーブルＴ４１３の各々には上記した第２ＬＵＴ断片テーブルＴ４１２よりも広いＬＢＡの範囲が割り当てられており、当該第３ＬＵＴ断片テーブルＴ４１３は、複数のエントリＣ４１３を含む。また、第３ＬＵＴ断片テーブルＴ４１３に含まれている複数のエントリＣ４１３の各々には、当該第３ＬＵＴ断片テーブルＴ４１３の下位の階層に対応する第２ＬＵＴ断片テーブルＴ４１２に割り当てられているＬＢＡの範囲が割り当てられており、当該第２ＬＵＴ断片テーブルＴ４１２（の位置）を示すＬＵＴポインタが格納される。この場合、第３ＬＵＴ断片テーブルＴ４１３の各々に割り当てられているＬＢＡの範囲は、当該第３ＬＵＴ断片テーブルＴ４１３に含まれる複数のエントリＣ４１３の各々に格納されているＬＵＴポインタによって示される全ての第２ＬＵＴ断片テーブルＴ４１２に割り当てられているＬＢＡの範囲に相当する。

更に、複数の第４ＬＵＴ断片テーブルＴ４１４の各々には上記した第３ＬＵＴ断片テーブルＴ４１３よりも広いＬＢＡの範囲が割り当てられており、当該第４ＬＵＴ断片テーブルＴ４１４は、複数のエントリＣ４１４を含む。また、第４ＬＵＴ断片テーブルＴ４１４に含まれている複数のエントリＣ４１４の各々には、当該第４ＬＵＴ断片テーブルＴ４１４の下位の階層に対する第３ＬＵＴ断片テーブルＴ４１３に割り当てられているＬＢＡの範囲が割り当てられており、当該第３ＬＵＴ断片テーブルＴ４１３（の位置）を示すＬＵＴポインタが格納される。この場合、第４ＬＵＴ断片テーブルＴ４１４の各々に割り当てられているＬＢＡの範囲は、当該第４ＬＵＴ断片テーブルＴ４１４に含まれる複数のエントリＣ４１４の各々に格納されているＬＵＴポインタによって示される全ての第３ＬＵＴ断片テーブルＴ４１３に割り当てられているＬＢＡの範囲に相当する。

ここで、第４階層（つまり、階層構造における最上位の階層）に対応する複数の第４ＬＵＴ断片テーブルＴ４１４の各々は、複数のネームスペースの各々に対応する。ネームスペースとは、不揮発性メモリ４が備える記憶領域（複数のブロック）を論理的に区分けすることによって得られる領域である。所定の範囲の記憶領域毎にネームスペースを割り当てることにより、例えば２以上の記憶領域でＬＢＡが重複する場合であっても、ネームスペースＩＤ（ネームスペースを識別するための識別情報）及びＬＢＡを用いて適切なデータへのアクセスが可能となる。これによれば、異なるネームスペースへのアクセスを異なるデバイスへのアクセスと同様に扱うことができる。

図２において、複数の第４ＬＵＴ断片テーブルＴ４１４は、ネームスペースＮＳ１～ＮＳｎ（ｎは２以上の自然数）に対応している。この場合、複数の第４ＬＵＴ断片テーブルＴ４１４の数はｎである。

なお、図２に示すようにＬＵＴ４１においてはネームスペースＮＳ１～ＮＳｎ（に対応する第４ＬＵＴ断片テーブルＴ４１４）毎に階層構造を有するが、当該ネームスペースＮＳ１～ＮＳｎ毎の階層数は、当該ネームスペースＮＳ１～ＮＳｎに割り当てられている記憶領域（のサイズ）に応じて決定される。例えばネームスペースに割り当てられている記憶領域のサイズが小さい場合には、当該ネームスペースの階層数は少なくなる。一方、例えばネームスペースに割り当てられている記憶領域のサイズが大きい場合には、当該ネームスペースの階層数は多くなる。なお、図２に示す例では、ネームスペースＮＳ１～ＮＳｎの各々の階層数が同一である場合を示している。

上記した図２に示す階層構造を有するＬＵＴ４１においては、第４階層（最上位の階層）に対応する第４ＬＵＴ断片テーブルＴ４１４に含まれているエントリＣ４１４の各々に格納されているＬＵＴポインタが第３階層に対応する第３ＬＵＴ断片テーブルＴ４１３を示し、当該第３ＬＵＴ断片テーブルＴ４１３に含まれているエントリＣ４１３の各々に格納されているＬＵＴポインタが第２階層に対応する第２ＬＵＴ断片テーブルＴ４１２を示し、当該第２ＬＵＴ断片テーブルＴ４１２に含まれているエントリＣ４１２の各々に格納されているＬＵＴポインタが第１階層（最下位の階層）に対応する第１ＬＵＴ断片テーブルＴ４１１を示し、当該第１ＬＵＴ断片テーブルＴ４１１に含まれているエントリＣ４１１が１つのＬＢＡに対応するＰＢＡを格納するように構成されている。

このようなＬＵＴ４１によれば、例えば各種コマンドにおいて指定されるＬＢＡ（各種コマンドに含まれるＬＢＡ）に基づいて第４ＬＵＴ断片テーブルＴ４１４、第３ＬＵＴ断片テーブルＴ４１３、第２ＬＵＴ断片テーブルＴ４１２及び第１ＬＵＴ断片テーブルＴ４１１を順次参照することにより、当該ＬＢＡに対応するＰＢＡを特定することができる。

ここで、図２に示す例において、第１ＬＵＴ断片テーブルＴ４１１はＬＵＴ４１が有する階層構造における最下位の階層に対応するＬＵＴ断片テーブルであり、当該第１ＬＵＴ断片テーブルＴ４１１に含まれるエントリＣ４１１の各々には、１つのＬＢＡに対応するＰＢＡが格納される。この場合において、１つのＰＢＡに書き込まれるデータのサイズが４ＫｉＢであり、１つの第１ＬＵＴ断片テーブルＴ４１１に３２個のエントリＣ４１１が含まれているものとすると、第１階層に対応する１つの第１ＬＵＴ断片テーブルＴ４１１には３２個分のＬＢＡの範囲（つまり、１２８ＫｉＢのデータにアクセスするためのＬＢＡ）が割り当てられていることになる。

同様に、１つの第２ＬＵＴ断片テーブルＴ４１２に３２個のエントリＣ４１２が含まれており、１２８ＫｉＢのデータにアクセスするための３２個分のＬＢＡが割り当てられている第１ＬＵＴ断片テーブルＴ４１１を示すＬＵＴポインタが当該エントリＣ４１２の各々に格納されている（つまり、各エントリＣ４１２に当該第１ＬＵＴ断片テーブルＴ４１１に割り当てられている３２個分のＬＢＡの範囲が割り当てられている）ものとすると、第２階層に対応する１つの第２ＬＵＴ断片テーブルＴ４１２には３２×３２=１，０２４個分のＬＢＡの範囲（つまり、４ＭｉＢのデータにアクセスするためのＬＢＡ）が割り当てられていることになる。

更に、１つの第３ＬＵＴ断片テーブルＴ４１３に３２個のエントリＣ４１３が含まれており、４ＭｉＢのデータにアクセスするための１，０２４個分のＬＢＡが割り当てられている第２ＬＵＴ断片テーブルＴ４１２を示すＬＵＴポインタが当該エントリＣ４１３の各々に格納されている（つまり、各エントリＣ４１３に当該第２ＬＵＴ断片テーブルＴ４１２に割り当てられている１，０２４個分のＬＢＡの範囲が割り当てられている）ものとすると、第３階層に対応する１つの第３ＬＵＴ断片テーブルＴ４１３には１，０２４×３２＝３２，７６８個分のＬＢＡの範囲（つまり、１２８ＭｉＢのデータにアクセスするためのＬＢＡ）が割り当てられていることになる。

また、１つの第４ＬＵＴ断片テーブルＴ４１４に３２個のエントリＣ４１４が含まれており、１２８ＭｉＢのデータにアクセスするための３２，７６８個分のＬＢＡが割り当てられている第３ＬＵＴ断片テーブルＴ４１３を示すＬＵＴポインタが当該エントリＣ４１４の各々に格納されている（つまり、各エントリＣ４１４に当該第３ＬＵＴ断片テーブルＴ４１３に割り当てられている３２，７６８個分のＬＢＡの範囲が割り当てられている）ものとすると、第４階層に対応する１つの第４ＬＵＴ断片テーブルＴ４１４には３２，７６８×３２＝１，０４８，５７６個分のＬＢＡの範囲（つまり、４ＧｉＢのデータにアクセスするためのＬＢＡ）が割り当てられていることになる。

すなわち、図２に示すＬＵＴ４１の例においては、第１ＬＵＴ断片テーブルＴ４１１の各々が１２８ＫｉＢのデータにアクセスするためのＬＢＡの範囲を管理しており、第２ＬＵＴ断片テーブルＴ４１２の各々が４ＭｉＢのデータにアクセスするためのＬＢＡの範囲を管理しており、第３ＬＵＴ断片テーブルＴ４１３の各々が１２８ＭｉＢのデータにアクセスするためのＬＢＡの範囲を管理しており、第４ＬＵＴ断片テーブルＴ４１４の各々が４ＧｉＢのデータにアクセスするためのＬＢＡの範囲を管理している。

なお、図２において例えば第４ＬＵＴ断片テーブルＴ４１４に含まれる複数のエントリＣ４１４の各々にＬＵＴポインタが格納されるものとして説明したが、当該ＬＵＴポインタの各々によって示される複数の第３ＬＵＴ断片テーブルＴ４１３が不揮発性メモリ４に連続して配置されている場合には、当該第４ＬＵＴ断片テーブルＴ４１４は、当該複数の第３ＬＵＴ断片テーブルＴ４１３のうちの先頭の第３ＬＵＴ断片テーブルＴ４１３を示すＬＵＴポインタのみを格納する（つまり、先頭ではない第３ＬＵＴ断片テーブルＴ４１３を示すＬＵＴポインタを省略する）ように構成されていてもよい。これによれば、ＬＵＴ４１のサイズを削減することが可能である。ここでは第４ＬＵＴ断片テーブルＴ４１４について説明したが、他のＬＵＴ断片テーブルについても同様である。

また、例えば１つのＬＵＴ断片テーブルに割り当てられているＬＢＡの範囲に対応するデータが書き込まれている不揮発性メモリ４内のＰＢＡの連続性が担保されている場合には、当該ＬＵＴ断片テーブルよりも下位の階層に対応する（つまり、当該ＬＵＴ断片テーブルに含まれるエントリに格納されているＬＵＴポインタによって示される）ＬＵＴ断片テーブルを省略することも可能である。

具体的には、例えば第２ＬＵＴ断片テーブルＴ４１２は４ＭｉＢのデータにアクセスするためのＬＢＡの範囲を管理するが、当該第２ＬＵＴ断片テーブルＴ４１２において管理されるＬＢＡによってアクセスされる４ＭｉＢのデータが連続するＰＢＡに書き込まれている場合には、第３ＬＵＴ断片テーブルＴ４１３に含まれるエントリＣ４１３は、当該第２ＬＵＴ断片テーブルＴ４１２を示すＬＵＴポインタに代えて、当該４ＭｉＢのデータが書き込まれている先頭のＰＢＡを格納してもよい。これによれば、この第３ＬＵＴ断片テーブルＴ４１３よりも下位の第２ＬＵＴ断片テーブルＴ４１２及び第１ＬＵＴ断片テーブルＴ４１１を参照することが不要となるため、ＬＵＴ４１を効率的に参照することができ、不揮発性メモリ４に書き込まれているデータに対するアクセス速度を向上させることが可能となる。

図３は、本実施形態におけるＬＵＴ４１に含まれるＬＵＴ断片テーブルのデータ構造の一例を示す。ここでは、第１ＬＵＴ断片テーブルＴ４１１のデータ構造について主に説明する。

第１ＬＵＴ断片テーブルＴ４１１は、例えば複数のＰＢＡ格納部４１ａ、ＬＢＡ格納部４１ｂ及び管理データ格納部４１ｃを含む。

ＰＢＡ格納部４１ａは、図２において説明した第１ＬＵＴ断片テーブルＴ４１１に含まれるエントリＣ４１１に相当する。つまり、ＰＢＡ格納部４１ａの数は例えば３２個である。ＰＢＡ格納部４１ａは、当該ＰＢＡ格納部４１ａ（エントリＣ４１１）に割り当てられている１つのＬＢＡに対応するＰＢＡ（つまり、当該ＬＢＡに対応するデータが書き込まれているＰＢＡ）を格納する。なお、ＰＢＡ格納部４１ａに割り当てられている１つのＬＢＡに対応するデータがキャッシュメモリ５５１に格納されている場合、当該ＰＢＡ格納部４１ａには、当該キャッシュメモリ５５１内のアドレス情報（ＰＢＡ）が格納される。ＰＢＡ格納部４１ａに格納されるＰＢＡのサイズは、例えば３２ビットである。

また、ＰＢＡ格納部４１ａに格納されるＰＢＡには例えば８ビットの管理データＭＤ１が付されており、当該管理データＭＤ１は、当該ＰＢＡとともに当該ＰＢＡ格納部４１ａに格納される。このようにＰＢＡに付される管理データＭＤ１は、例えば当該ＰＢＡが不揮発性メモリ４内のＰＢＡであるかキャッシュメモリ５５１内のアドレス情報であるかを管理するデータを含む。

この場合、ＰＢＡ格納部４１ａの各々のサイズはＰＢＡのサイズ（３２ビット）と管理データＭＤ１のサイズ（８ビット）とを加算した４０ビットであり、３２個のＰＢＡ格納部４１ａの合計サイズは１６０バイトである。

ＬＢＡ格納部４１ｂは、第１ＬＵＴ断片テーブルＴ４１１に割り当てられているＬＢＡの範囲における先頭のＬＢＡを格納する。

管理データ格納部４１ｃには、第１ＬＵＴ断片テーブルＴ４１１が属するネームスペースを識別するためのネームスペースＩＤ及び当該第１ＬＵＴ断片テーブルＴ４１１に割り当てられているＬＢＡの範囲（当該第１ＬＵＴ断片テーブルＴ４１１が管理するＬＢＡの範囲）に相当するＧｒａｉｎが格納される。

なお、管理データ格納部４１ｃには、他の情報が格納されてもよい。具体的には、管理データ格納部４１ｃには、第１ＬＵＴ断片テーブルＴ４１１に対応する階層（第１階層）を識別するための識別情報（階層ＩＤ）等が格納されてもよい。

ここで、本実施形態において例えばＬＵＴ４１が更新される際には、当該ＬＵＴ４１の一部（当該更新の対象となるＬＵＴ断片テーブル）がキャッシュメモリ５５１に格納される。この場合、ＬＵＴ４１の一部はキャッシュライン単位で格納される。また、キャッシュメモリ５５１で更新されたＬＵＴ４１の一部は、キャッシュライン単位で不揮発性メモリ４に書き戻される。

上記したキャッシュライン単位で第１ＬＵＴ断片テーブルＴ４１１がキャッシュメモリ５５１に格納される場合を想定する。このようにキャッシュメモリ５５１に格納される第１ＬＵＴ断片テーブルＴ４１１をＬＵＴキャッシュデータとすると、当該ＬＵＴキャッシュデータは、上記したＰＢＡ格納部４１ａ、ＬＢＡ格納部４１ｂ及び管理データ格納部４１ｃに加えて、例えばキャッシュメモリ５５１において互いに関連づけるべきＬＵＴキャッシュデータを示すポインタを更に含む。

具体的には、ＬＵＴキャッシュデータは、当該ＬＵＴキャッシュデータの前に参照されるＬＵＴキャッシュデータを示すポインタを格納する前ポインタ格納部４１ｄ及び当該ＬＵＴキャッシュデータの次に参照される他のＬＵＴキャッシュデータを示すポインタを格納する次ポインタ格納部４１ｅを含む。

上記した前ポインタ格納部４１ｄ及び次ポインタ格納部４１ｅに格納されるポインタとしては、例えば他のＬＵＴキャッシュデータが格納されているＰＢＡを用いるが、他の形式のアドレスが用いられてもよい。

このようなＬＵＴキャッシュデータが参照すべき前後のＬＵＴキャッシュデータへのポインタを利用することによって、キャッシュメモリ５５１に対するアクセスを高速化することができ、連続的なアクセスを実現することができる。なお、ＬＵＴキャッシュデータは、更に他の管理データを含んでいてもよい。

図３においては１つの第１ＬＵＴ断片テーブルＴ４１１のデータ構造について説明したが、ＬＵＴ４１に含まれる複数の第１ＬＵＴ断片テーブルＴ４１１は全て同様のデータ構造を有する。

また、第１ＬＵＴ断片テーブルＴ４１１以外の他のＬＵＴ断片テーブル（第２ＬＵＴ断片テーブルＴ４１２～第４ＬＵＴ断片テーブルＴ４１４）のデータ構造についても第１ＬＵＴ断片テーブルＴ４１１と同様である。ただし、第２ＬＵＴ断片テーブルＴ４１２～第４ＬＵＴ断片テーブルＴ４１４に含まれるＰＢＡ格納部４１ａの各々には、下位の階層に対応するＬＵＴ断片テーブルを示すＬＵＴポインタとして、当該ＬＵＴ断片テーブルが格納されている不揮発性メモリ４内のＰＢＡ（３２ビット）が格納される。なお、下位の階層に対応するＬＵＴ断片テーブルがキャッシュメモリ５５１に格納されている場合、ＰＢＡ格納部４１ａには、当該キャッシュメモリ５５１内のアドレス情報が格納される。

また、第２ＬＵＴ断片テーブルＴ４１２～第４ＬＵＴ断片テーブルＴ４１４に含まれているＰＢＡ格納部４１ａであっても、当該ＰＢＡ格納部４１ａ（エントリＣ４１２、Ｃ４１３またはＣ４２４）に割り当てられているＬＢＡの範囲に対応するデータが書き込まれている先頭のＰＢＡが格納される場合もあり得る。

なお、図３に示す例では、第１ＬＵＴ断片テーブルＴ４１１～第４ＬＵＴ断片テーブルＴ４１４の各々のサイズは例えば１６８バイトの固定長であり、キャッシュメモリ５５１に格納されるＬＵＴキャッシュデータの各々のサイズは例えば１８８バイトの固定長であるが、本実施形態においては、第１ＬＵＴ断片テーブルＴ４１１～第４ＬＵＴ断片テーブルＴ４１４（つまり、ＬＵＴ４１に含まれる複数のＬＵＴ断片テーブル）が同一のデータ構造を有するように構成されているものとする。

ここではＬＵＴ４１が複数の階層から構成される階層構造を有するものとして説明したが、本実施形態においては、ＶＤＭ４２もＬＵＴ４１と同様に階層構造を有する。

以下、本実施形態におけるＶＤＭ４２について説明するが、まず、図４を参照して、本実施形態の比較例におけるＶＤＭについて説明する。本実施形態の比較例におけるＶＤＭは、単一の階層において不揮発性メモリ４内の物理アドレスに書き込まれているデータの有効性を管理するように構成されているものとする。

図４に示すように、本実施形態の比較例におけるＶＤＭ４２´は、単一の階層に対応する複数のＶＤＭ断片テーブルＴ４２１´を含む。複数のＶＤＭ断片テーブルＴ４２１´にはそれぞれ異なるＰＢＡ（物理アドレス）の範囲が割り当てられており、当該ＶＤＭ断片テーブルＴ４２１´の各々においては、当該ＶＤＭ断片テーブルＴ４２１´に割り当てられているＰＢＡの範囲に格納されているデータの有効性（つまり、当該データが有効であるか無効であるか）が管理される。

この場合、例えばホスト２からの書き込みコマンドに基づいてデータを書き込むことが可能な不揮発性メモリ４内のＰＢＡの全範囲がＶＤＭ断片テーブルＴ４２１´の数に区分けされ、当該区分けされたＰＢＡの範囲が当該第１ＶＤＭ断片テーブルＴ４２１´の各々に割り当てられる。これにより、複数のＶＤＭ断片テーブルＴ４２１´において、ホスト２からの書き込みコマンドに基づいてデータを書き込むことが可能な不揮発性メモリ４内のＰＢＡの全範囲に書き込まれているデータの有効性を管理することができる。なお、複数のＶＤＭ断片テーブルＴ４２１´の各々において、当該ＶＤＭ断片テーブルＴ４２１´に割り当てられているＰＢＡの範囲に書き込まれているデータの有効性は、後述するビットマップ（ＢＭＰ）を用いて管理される。

ここで、例えばホスト２からの書き込みコマンドに基づいてデータが不揮発性メモリ４内のＰＢＡに書き込まれた場合には当該ＰＢＡに書き込まれたデータの有効性を更新するために当該ＰＢＡが割り当てられているＶＤＭ断片テーブルＴ４２１´を参照する必要があるが、当該ＶＤＭ断片テーブルＴ４２１´を参照するためには、上記した複数のＶＤＭ断片テーブルＴ４２１´の各々（の位置）を示すポインタをメモリ５５上に保持（展開）しておく必要がある。このようにメモリ５５上に保持しておくポインタは、例えば複数のＶＤＭ断片テーブルＴ４２１´の各々が格納されている不揮発性メモリ４内のＰＢＡを含む。

例えばデータの有効性が管理される不揮発性メモリ４の記憶領域のサイズが２ＰｉＢであり、１つのＰＢＡに書き込まれるデータのサイズ（つまり、有効性を管理するデータの単位）が４ＫｉＢであるものとすると、２ＰｉＢ÷４ＫｉＢ＝５４９，７５５，８１３，８８８であり、ＶＤＭ４２´においては概ね５１２Ｇ個分の４ＫｉＢのデータの有効性を管理する必要がある。

また、１つのＶＤＭ断片テーブルＴ４２１´で例えば１，２８０個分の４ＫｉＢのデータを管理するものとすると、５１２Ｇ÷１，２８０＝４２９，４９６，７２９．６となり、ＶＤＭ４２´において必要なＶＤＭ断片テーブルＴ４２１´の数は、４２９，４９６，７３０となる。

更に、複数のＶＤＭ断片テーブルＴ４２１´の各々を示すポインタのサイズが３２ビット（４Ｂｙｔｅ）であるものとすると、上記した４２９，４９６，７３０個のＶＤＭ断片テーブルＴ４２１´の全てを示すポインタのサイズの合計は、４２９，４９６，７３０×４Ｂｙｔｅ＝１，７１７，９８６，９２０Ｂｙｔｅとなり、概ね１．６ＧｉＢとなる。

すなわち、本実施形態の比較例に係るＶＤＭ４２´を用いて不揮発性メモリ４内のＰＢＡに書き込まれているデータの有効性を管理する場合には、上記した１．６ＧｉＢの全ＶＤＭ断片テーブルＴ４２１´を示すポインタを常にメモリ５５上に保持しておく必要がある（つまり、ＶＤＭ４２´の管理に必要な情報がメモリ５５を占有し続けることになる）ため、ユーザビリティを損ねる場合がある。具体的には、メモリ５５（キャッシュメモリ５５１）にはＬＵＴ４１を保持させた方がホスト２からのコマンドに対する応答速度（ＩＯ応答速度）を向上させるために有用であるが、上記したＶＤＭ断片テーブルＴ４２１´の各々のポインタによってＬＵＴ４１を保持するための十分な記憶領域を確保することができない可能性がある。

また、不揮発性メモリ４は複数のチップから構成されるが、例えば当該チップの数または当該チップ自体の容量を増加させた場合には、不揮発性メモリ４（つまり、メモリシステム３が管理する記憶領域）内のＰＢＡの数が増加する。

これによれば、上記したＶＤＭ断片テーブルＴ４２１´の数も増加するため、ＶＤＭ断片テーブルＴ４２１´を示すポインタの数も同様に増加し、当該ポインタのために更に大きな記憶領域をメモリ５５に確保する必要がある。

同様に、不揮発性メモリ４内のＰＢＡの数が増加した場合にはＶＤＭ４２´自体のサイズも大きくなるため、必要に応じて、当該ＶＤＭ４２´をキャッシュするための記憶領域を拡大しなければならない場合がある。

これに対しては、例えばメモリ（ＤＲＡＭ）を増設することによって記憶領域を確保することが考えられるが、コストの増大は避ける必要がある。すなわち、本実施形態の比較例におけるＶＤＭ４２´では、不揮発性メモリ４に対する技術革新（つまり、記憶容量の増大）への対応難易度が高い。

更に、メモリシステム３を起動する際には、上記したように全てのＶＤＭ断片テーブルＴ４２１´を示すポインタをメモリ５５上に展開する必要がある。

また、メモリシステム３を終了（停止）する際には、メモリ５５上に保持されているポインタを全て不揮発化する必要がある。具体的には、例えば１つのＶＤＭ断片テーブルＴ４２１´がメモリ５５（キャッシュメモリ５５１）にキャッシュされた場合、メモリ５５上に保持されている当該ＶＤＭ断片テーブルＴ４２１´を示すポインタは当該キャッシュメモリ５５１内のアドレス情報に変更される。メモリシステム３を終了する際にはこのようなＶＤＭ断片テーブルＴ４２１´を不揮発性メモリ４に書き戻す（つまり、不揮発化する）ことになるが、この場合、当該ＶＤＭ断片テーブルＴ４２１´を示すポインタ（キャッシュメモリ５５１内のアドレス情報）を当該ＶＤＭ断片テーブルＴ４２１´が書き込まれた不揮発性メモリ４内のＰＢＡに変更し、当該変更された不揮発性メモリ４内のＰＢＡ（つまり、ポインタ）を不揮発性メモリ４に書き込む必要がある。メモリシステム３を終了する場合には、このような処理がキャッシュメモリ５５１にキャッシュされている全てのＶＤＭ断片テーブルＴ４２１´に対して実行される。

すなわち、本実施形態の比較例におけるＶＤＭ４２´では、メモリシステム３を起動及び終了する際の内部処理（起動処理及び終了処理）に時間がかかる。

そこで、本実施形態においては、上記したＬＵＴ４１と同様に、階層構造を有するＶＤＭ４２を採用することによって、不揮発性メモリ４に書き込まれているデータの有効性を効率的に管理することを実現する。

具体的には、本実施形態におけるＶＤＭ４２は、複数の階層から構成される階層構造を有し、当該複数の階層に対する複数のＶＤＭ断片テーブルを含むように構成されている。

このようなＶＤＭ４２において、複数のＶＤＭ断片テーブルの各々は、例えば同一のサイズであるものとする。また、詳細については後述するが、複数の階層に対応する複数のＶＤＭ断片テーブルのうちの上位の階層に対応するＶＤＭ断片テーブルには、ＰＢＡ（の範囲）と、当該ＶＤＭ断片テーブルよりも下位の階層に対応するＶＤＭ断片テーブルを参照するための参照先情報（以下、ＶＤＭポインタと表記）等が格納されている。なお、ＶＤＭポインタは、例えば参照先となるＶＤＭ断片テーブルが格納されている不揮発性メモリ４内のＰＢＡを含む。また、ＶＤＭ４２が有する階層構造において最下位の階層に対応するＶＤＭ断片テーブルは、当該ＶＤＭ断片テーブルに割り当てられているＰＢＡの範囲に格納されている所定のサイズのデータ（例えば、４ＫｉＢのデータ）の各々の有効性を管理する。

以下、図５を参照して、本実施形態における階層構造を有するＶＤＭ４２について概念的に説明する。図５に示す例では、便宜的に、ＶＤＭ４２が４つの階層から構成される階層構造を有する場合を想定している。この場合、ＶＤＭ４２は、複数の第１ＶＤＭ断片テーブルＴ４２１～第４ＶＤＭ断片テーブルＴ４２４を含む。

図５に示すように、第１ＶＤＭ断片テーブルＴ４２１は、ＶＤＭ４２が有する階層構造における最下位の階層（以下、第１階層と表記）に対応するＶＤＭ断片テーブルである。第２ＶＤＭ断片テーブルＴ４２２は、ＶＤＭ４２が有する階層構造における第１ＶＤＭ断片テーブルＴ４２１の上位の階層（以下、第２階層と表記）に対応するＶＤＭ断片テーブルである。第３ＶＤＭ断片テーブルＴ４２３は、ＶＤＭ４２が有する階層構造における第２ＶＤＭ断片テーブルＴ４２２の上位の階層（以下、第３階層と表記）に対応するＶＤＭ断片テーブルである。第４ＶＤＭ断片テーブルＴ４２４は、ＶＤＭ４２が有する階層構造における第３ＶＤＭ断片テーブルＴ４２３の上位の階層（以下、第４階層と表記）に対応するＶＤＭ断片テーブルである。なお、図５に示す例では第４階層はＶＤＭ４２が有する階層構造における最上位の階層であり、ＶＤＭ４２において、最上位の階層に対応するＶＤＭ断片テーブル（つまり、第４ＶＤＭ断片テーブルＴ４２４）の数は例えば１である。本実施形態においては第４ＶＤＭ断片テーブルＴ４２４（最上位の階層に対応するＶＤＭ断片テーブル）の数が１であるものとして説明するが、当該第４ＶＤＭ断片テーブルＴ４２４の数は複数であってもよい。

以下、上記した第１ＶＤＭ断片テーブルＴ４２１～第４ＶＤＭ断片テーブルＴ４２４の各々について詳しく説明する。

まず、複数の第１ＶＤＭ断片テーブルＴ４２１の各々には連続するＰＢＡの範囲が割り当てられており、当該第１ＶＤＭ断片テーブルＴ４２１は、複数のエントリＣ４２１を含む。また、第１ＶＤＭ断片テーブルＴ４２１に含まれる複数のエントリＣ４２１の各々には、当該第１ＶＤＭ断片テーブルＴ４２１に割り当てられているＰＢＡの範囲に該当する複数のＰＢＡの各々に格納されているデータの有効性を管理する１ビットのビット情報から構成されるビットマップ（ＢＭＰ）が格納される。このようなビットマップにおいては、ＰＢＡ毎に、例えばビット情報が１である場合には当該ＰＢＡに格納されているデータが有効であることを示し、ビット情報が０である場合には当該ＰＢＡに格納されているデータが無効であることを示すことができる。

なお、複数の第１ＶＤＭ断片テーブルＴ４２１は上記した図４に示す複数のＶＤＭ断片テーブルＴ４２１´に相当し、ホスト２からの書き込みコマンドに基づいてデータを書き込むことが可能な不揮発性メモリ４内のＰＢＡの全範囲がＶＤＭ断片テーブルＴ４２１の数に区分けされ、当該区分けされたＰＢＡの範囲が当該第１ＶＤＭ断片テーブルＴ４２１の各々に割り当てられている。これにより、複数のＶＤＭ断片テーブルＴ４２１において、ホスト２からの書き込みコマンドに基づいてデータを書き込むことが可能な不揮発性メモリ４内のＰＢＡの全範囲に書き込まれているデータの有効性を管理することができる。

次に、複数の第２ＶＤＭ断片テーブルＴ４２２の各々には上記した第１ＶＤＭ断片テーブルＴ４２１よりも広いＰＢＡの範囲が割り当てられており、当該第２ＶＤＭ断片テーブルＴ４２２は、複数のエントリＣ４２２を含む。また、第２ＶＤＭ断片テーブルＴ４２２に含まれる複数のエントリＣ４２２の各々には、当該第２ＶＤＭ断片テーブルＴ４２２の下位の階層に対応する第１ＶＤＭ断片テーブルＴ４２１に割り当てられているＰＢＡの範囲が割り当てられており、当該第１ＶＤＭ断片テーブルＴ４２１（の位置）を示すＶＤＭポインタが格納される。この場合、第２ＶＤＭ断片テーブルＴ４２２の各々に割り当てられているＰＢＡの範囲は、当該第２ＶＤＭ断片テーブルＴ４２２に含まれる複数のエントリＣ４２２の各々に格納されているＶＤＭポインタによって示される全ての第１ＶＤＭ断片テーブルＴ４２１に割り当てられているＰＢＡの範囲に相当する。

また、複数の第３ＶＤＭ断片テーブルＴ４２３の各々には上記した第２ＶＤＭ断片テーブルＴ４２２よりも広いＰＢＡの範囲が割り当てられており、当該第３ＶＤＭ断片テーブルＴ４２３は、複数のエントリＣ４２３を含む。また、第３ＶＤＭ断片テーブルＴ４２３に含まれる複数のエントリＣ４２３の各々には、当該第３ＶＤＭ断片テーブルＴ４２３の下位の階層に対応する第２ＶＤＭ断片テーブルＴ４２２に割り当てられているＰＢＡの範囲が割り当てられており、当該第２ＶＤＭ断片テーブルＴ４２２（の位置）を示すＶＤＭポインタが格納される。この場合、第３ＶＤＭ断片テーブルＴ４２３の各々に割り当てられているＰＢＡの範囲は、当該第３ＶＤＭ断片テーブルＴ４２３に含まれる複数のエントリＣ４２３の各々に格納されているＶＤＭポインタによって示される全ての第２ＶＤＭ断片テーブルＴ４２２に割り当てられているＰＢＡの範囲に相当する。

更に、第４ＶＤＭ断片テーブルＴ４２４には上記した第３ＶＤＭ断片テーブルＴ４２３よりも広いＰＢＡの範囲が割り当てられており、当該第４ＶＤＭ断片テーブルＴ４２４は、複数のエントリＣ４２４を含む。また、第４ＶＤＭ断片テーブルＴ４２４に含まれる複数のエントリＣ４２４の各々には、当該第４ＶＤＭ断片テーブルＴ４２４の下位の階層に対する第３ＶＤＭ断片テーブルＴ４２３に割り当てられているＰＢＡの範囲が割り当てられており、当該第３ＶＤＭ断片テーブルＴ４２３（の位置）を示すＶＤＭポインタが格納される。この場合、第４ＶＤＭ断片テーブルＴ４２４に割り当てられているＬＢＡの範囲は、当該第４ＶＤＭ断片テーブルＴ４２４に含まれる複数のエントリＣ４２４の各々に格納されているＶＤＭポインタによって示される全ての第３ＶＤＭ断片テーブルＴ４２３に割り当てられているＰＢＡの範囲に相当する。

なお、上記したようにＶＤＭ４２が有する階層構造における最上位の階層に対応する第４ＶＤＭ断片テーブルＴ４２４の数が１である場合、当該第４ＶＤＭ断片テーブルＴ４２４に割り当てられているＰＢＡの範囲は、データの有効性が管理される不揮発性メモリ４内のＰＢＡの全範囲をカバーする。

上記した図５に示す階層構造を有するＶＤＭ４２においては、第４階層（最上位の階層）に対応する第４ＶＤＭ断片テーブルＴ４２４に含まれるエントリＣ４２４の各々に格納されているＶＤＭポインタが第３階層に対応する第３ＶＤＭ断片テーブルＴ４２３を示し、当該第３ＶＤＭ断片テーブルＴ４２３に含まれるエントリＣ４２３の各々に格納されているＶＤＭポインタが第２階層に対応する第２ＶＤＭ断片テーブルＴ４２２を示し、当該第２ＶＤＭ断片テーブルＴ４２２に含まれるエントリＣ４２２の各々に格納されているＶＤＭポインタが第１階層（最下位の階層）に対応する第１ＶＤＭ断片テーブルＴ４２１を示し、当該第１ＶＤＭ断片テーブルＴ４２１に含まれるエントリＣ４２１の各々が複数のＰＢＡに格納されている所定のサイズのデータの各々の有効性を示すフラグ情報（ビットマップ）を格納するように構成されている。

このようなＶＤＭ４２によれば、例えば有効性を確認すべきデータが格納されているＰＢＡに基づいて第４ＶＤＭ断片テーブルＴ４２４、第３ＶＤＭ断片テーブルＴ４２３、第２ＶＤＭ断片テーブルＴ４２２及び第１ＶＤＭ断片テーブルＴ４２１を順次参照することにより、当該データの有効性を把握することができる。

すなわち、図５に示すＶＤＭ４２においては、第４階層に対応する第４ＶＤＭ断片テーブルＴ４２４から全てのＰＢＡに格納されているデータの有効性（つまり、第１ＶＤＭ断片テーブルにおいて管理されているデータの有効性）を把握することができるため、上記した図４において説明した本実施形態の比較例におけるＶＤＭ４２´とは異なり、メモリ５５には第４ＶＤＭ断片テーブルＴ４２４を示すＶＤＭポインタ（つまり、１つのポインタ）のみが保持されていればよい。

ここで、図５に示す例において、第１ＶＤＭ断片テーブルＴ４２１はＶＤＭ４２が有する階層構造における最下位の階層に対応するＶＤＭ断片テーブルであり、当該第１ＶＤＭ断片テーブルＴ４２１に含まれるエントリＣ４２１の各々には、連続するＰＢＡの範囲に格納されている所定のサイズのデータの各々の有効性を示すフラグ情報（ビットマップ）が格納される。この場合において、１つの第１ＶＤＭ断片テーブルＴ４２１に３２個のエントリＣ４２１が含まれており、更に、１つエントリＣ４２１に３２個のデータの有効性を示す３２ビットのビットマップが格納されているものとすると、第１階層に対応する１つの第１ＶＤＭ断片テーブルＴ４２１には３２×３２＝１，０２４個分のＰＢＡの範囲が割り当てられていることになる。この場合、上記したように１つのＰＢＡに書き込まれるデータのサイズが４ＫｉＢであるものとすると、１つの第１ＶＤＭ断片テーブルＴ４２１において、４ＫｉＢ×１，０２４＝４ＭｉＢのデータの有効性を管理することができる。

同様に、１つの第２ＶＤＭ断片テーブルＴ４２２に３２個のエントリＣ４２２が含まれており、４ＭｉＢのデータが格納される１，０２４個分のＰＢＡが割り当てられている第１ＶＤＭ断片テーブルＴ４２１を示すＶＤＭポインタが当該エントリＣ４２２の各々に格納されている（つまり、各エントリＣ４２２に当該第１ＶＤＭ断片テーブルＴ４２１に割り当てられている１，０２４個分のＰＢＡの範囲が割り当てられている）ものとすると、第２階層に対応する１つの第２ＶＤＭ断片テーブルＴ４２２には１，０２４×３２＝３２，７６８個分のＰＢＡの範囲が割り当てられることになる。この場合、１つの第２ＶＤＭ断片テーブルＴ４２２において、４ＫｉＢ×３２，７６８＝１２８ＭｉＢのデータの有効性を管理することができる。

更に、１つの第３ＶＤＭ断片テーブルＴ４２３に３２個のエントリＣ４２３が含まれており、１２８ＭｉＢのデータが格納される３２，７６８個分のＰＢＡが割り当てられている第２ＶＤＭ断片テーブルＴ４２２を示すポインタが当該エントリＣ４２３の各々に格納されている（つまり、各エントリＣ４２３に当該第２ＶＤＭ断片テーブルＴ４２２に割り当てられている３２，７６８個分のＰＢＡの範囲が割り当てられている）ものとすると、第３階層に対応する１つの第３ＶＤＭ断片テーブルＴ４２３には３２，７６８×３２＝１，０４８，５７６個分のＰＢＡの範囲が割り当てられることになる。この場合、１つの第３ＶＤＭ断片テーブルＴ４２３においては、４ＫｉＢ×１，０４８，５７６＝４ＧｉＢのデータの有効性を管理することができる。

また、１つの第４ＶＤＭ断片テーブルＴ４２４に３２個のエントリＣ４１４が含まれており、４ＧｉＢのデータが格納される１，０４８，５７６個分のＰＢＡが割り当てられている第３ＶＤＭ断片テーブルＴ４２３を示すポインタが当該エントリＣ４２４の各々に格納されている（つまり、各エントリＣ４２４に当該第３ＶＤＭ断片テーブルＴ４２３に割り当てられている１，０４８，５７６個分のＰＢＡの範囲が割り当てられている）ものとすると、第４階層に対応する１つの第４ＶＤＭ断片テーブルＴ４２４には１，０４８，５７６×３２＝３３，５５４，４３２個分のＰＢＡの範囲が割り当てられることになる。この場合、１つの第４ＶＤＭ断片テーブルＴ４２４においては、４ＫｉＢ×３３，５５４，４３２＝１２８ＧｉＢのデータの有効性を管理することができる。

すなわち、図５に示すＶＤＭ４２の例においては、第１ＶＤＭ断片テーブルＴ４２１の各々が４ＭｉＢのデータが格納されるＰＢＡの範囲を管理しており、第２ＶＤＭ断片テーブルＴ４２２の各々が１２８ＭｉＢのデータが格納されるＰＢＡの範囲を管理しており、第３ＶＤＭ断片テーブルＴ４２３の各々が４ＧｉＢのデータが格納されるＰＢＡの範囲を管理しており、第４ＶＤＭ断片テーブルＴ４２４が１２８ＧｉＢのデータが格納されるＰＢＡの範囲を管理している。

なお、図５においては例えば第４ＶＤＭ断片テーブルＴ４２４に含まれる複数のエントリＣ４２４の各々にＶＤＭポインタが格納されるものとして説明したが、当該ＶＤＭポインタの各々によって示される複数の第３ＶＤＭ断片テーブルＴ４２３が不揮発性メモリ４に連続して配置されている場合には、当該第４ＶＤＭ断片テーブルＴ４２４は、当該複数の第３ＶＤＭ断片テーブルＴ４２３のうちの先頭の第３ＶＤＭ断片テーブルＴ４２３を示すＶＤＭポインタのみを格納する（つまり、先頭ではない第３ＶＤＭ断片テーブルＴ４２３を示すＶＤＭポインタを省略する）ように構成されていてもよい。これによれば、ＶＤＭ４２のサイズを削減することが可能である。ここでは第４ＶＤＭ断片テーブルＴ４２４について説明したが、他のＶＤＭ断片テーブルについても同様である。

また、例えば１つのＶＤＭ断片テーブルに割り当てられているＰＢＡの範囲に書き込まれている４ＫｉＢのデータの各々の有効性（有効または無効）が共通している場合には、当該ＶＤＭ断片テーブルにおいて当該ＰＢＡの範囲に書き込まれているデータの有効性を一括して管理し、当該ＶＤＭ断片テーブルよりも下位の階層に対応する（つまり、当該ＶＤＭ断片テーブルに含まれるエントリに格納されているポインタによって示される）ＶＤＭ断片テーブルを省略することも可能である。

具体的には、例えば第２ＶＤＭ断片テーブルＴ４２２は１２８ＭｉＢのデータが格納されるＰＢＡの範囲を管理するが、当該１２８ＭｉＢのデータ（を構成する全ての４ＫｉＢのデータ）が全て有効または全て無効である場合を想定する。この場合には、第２ＶＤＭ断片テーブルＴ４２２に割り当てられているＰＢＡの範囲に格納されている１２８ＭｉＢのデータが全て有効または全て無効であることを示す管理データを当該第２ＶＤＭ断片テーブルＴ４２２の上位の階層に対応する（つまり、当該第２ＶＤＭ断片テーブルＴ４２２を示すＶＤＭポインタを格納するエントリを含む）第３ＶＤＭ断片テーブルＴ４２３に保持させることにより、第２ＶＤＭ断片テーブルＴ４２２及び当該第２ＶＤＭ断片テーブルＴ４２２の下位の階層に対応する第１ＶＤＭ断片テーブルＴ４２１の各々を破棄するようにしてもよい。これによれば、第３ＶＤＭ断片テーブルＴ４２３よりも下位の第２ＶＤＭ断片テーブルＴ４２２及び第１ＶＤＭ断片テーブルＴ４２１を参照することが不要となるため、ＶＤＭ４２に対するアクセス速度を向上させることが可能となる。

図６は、本実施形態におけるＶＤＭ４２に含まれる第１ＶＤＭ断片テーブルＴ４２１のデータ構造の一例を示す。

第１ＶＤＭ断片テーブルＴ４２１は、例えば複数のマップ格納部４２ａ、ＰＢＡ格納部４２ｂ及び管理データ格納部４２ｃを含む。

マップ格納部４２ａは、図５において説明した第１ＶＤＭ断片テーブルＴ４２１に含まれるエントリＣ４２１に相当する。つまり、マップ格納部４２ａの数は、例えば３２個である。マップ格納部４２ａは、当該マップ格納部４２ａ（エントリＣ４２１）に割り当てられているＰＢＡの範囲に書き込まれている４ＫｉＢのデータの各々の有効性（有効または無効）を管理する１ビットのフラグ情報から構成されるビットマップを格納する。マップ格納部４２ａに３２個分のＰＢＡの範囲が割り当てられている場合、当該マップ格納部４２ａに格納されるビットマップのサイズは、１ビット×３２＝３２ビットである。

また、マップ格納部４２ａに格納されるビットマップには例えば８ビットの管理データＭＤ２が付されており、当該管理データＭＤ２は、当該ビットマップとともに当該マップ格納部４２ａに格納される。このようにビットマップに付される管理データＭＤ２としては、例えばＶＤＭモードと称されるマジックナンバーが設定される。管理データＭＤ２として設定されるマジックナンバーには、「０ｘｆｆ」及び「０ｘ００」が含まれる。

なお、上記したようにマップ格納部４２ａに格納されるビットマップは当該マップ格納部４２ａに割り当てられている３２個分のＰＢＡの各々に格納されている４ＫｉＢのデータの有効性を示す１ビットのフラグ情報から構成されるが、以下の説明においては、当該３２個のＰＢＡの各々に格納されている４ＫｉＢのデータを、便宜的に、当該ビットマップにおいて管理されているデータと称する。

マジックナンバー「０ｘｆｆ」は、当該マジックナンバー（管理データＭＤ２）が付されているビットマップにおいて管理されているデータの全てが有効である（つまり、当該ビットマップを構成するフラグ情報が全て１である）ことを示す。すなわち、このマジックナンバー「０ｘｆｆ」によれば、一定のＰＢＡの範囲に書き込まれているデータの有効性を一括して管理することができ、当該マジックナンバーが付されているビットマップを参照することなく、当該ビットマップにおいて管理されているデータの全てが有効であることを把握することができる。

マジックナンバー「０ｘ００」は、当該マジックナンバー（管理データＭＤ２）が付されているビットマップにおいて管理されているデータの全てが無効である（つまり、当該ビットマップを構成するフラグ情報が全て０である）ことを示す。すなわち、このマジックナンバー「０ｘ００」によれば、上記したマジックナンバー「０ｘｆｆ」と同様に一定のＰＢＡの範囲に書き込まれているデータの有効性を一括して管理することができ、当該マジックナンバーが付されているビットマップを参照することなく、当該ビットマップにおいて管理されているデータの全てが無効であることを把握することができる。

なお、管理データＭＤ２としてマジックナンバー「０ｘｆｆ」及び「０ｘ００」が設定されていない場合は、当該管理データＭＤ２が付されているビットマップが有効を示すフラグ情報及び無効を示すフラグ情報から構成されている（つまり、当該ビットマップにおいて有効を示すフラグ情報及び無効を示すフラグ情報が混在している）ことを意味する。

上記したようにマップ格納部４２ａにビットマップ及び管理データＭＤ２が格納されている場合、マップ格納部４２ａの各々のサイズは当該ビットマップのサイズ（３２ビット）と当該管理データＭＤ２のサイズ（８ビット）とを加算した４０ビットであり、３２個のマップ格納部４２ａの合計サイズは１６０バイトである。

ＰＢＡ格納部４２ｂは、第１ＶＤＭ断片テーブルＴ４２１に割り当てられているＰＢＡの範囲における先頭のＰＢＡを格納する。

管理データ格納部４２ｃには、第１ＶＤＭ断片テーブルＴ４２１に割り当てられているＰＢＡの範囲に格納されている複数の４ＫｉＢのデータのうち有効なデータの数を示すＶａｌｉｄ ＡＤＵ Ｃｏｕｎｔ及び当該第１ＶＤＭ断片テーブルＴ４２１に割り当てられているＰＢＡの範囲（当該第１ＶＤＭ断片テーブルＴ４２１が管理するＰＢＡの範囲）に相当するＧｒａｉｎが格納される。第１ＶＤＭ断片テーブルＴ４２１の場合、Ｖａｌｉｄ ＡＤＵ Ｃｏｕｎｔの最大値は１，０２４である。

なお、管理データ格納部４２ｃには、他の情報が格納されてもよい。具体的には、管理データ格納部４２ｃには、第１ＶＤＭ断片テーブルＴ４２１に対応する階層（第１階層）を識別するための識別情報（階層ＩＤ）等が格納されてもよい。

ここで、本実施形態において例えばＶＤＭ４２が更新される際には、当該ＶＤＭ４２の一部（当該更新の対象となるＶＤＭ断片テーブル）がキャッシュメモリ５５１に格納される。この場合、ＶＤＭ４２の一部はキャッシュライン単位で格納される。また、キャッシュメモリ５５１で更新されたＶＤＭ４２の一部は、キャッシュライン単位で不揮発性メモリ４に書き戻される。

上記したキャッシュライン単位で第１ＶＤＭ断片テーブルＴ４２１がキャッシュメモリ５５１に格納される場合を想定する。このようにキャッシュメモリ５５１に格納される第１ＶＤＭ断片テーブルＴ４２１をＶＤＭキャッシュデータとすると、当該ＶＤＭキャッシュデータは、上記したマップ格納部４２ａ、ＰＢＡ格納部４２ｂ及び管理データ格納部４２ｃに加えて、例えばキャッシュメモリ５５１において互いに関連づけるべきＶＤＭキャッシュデータを示すポインタを更に含む。

具体的には、ＶＤＭキャッシュデータは、当該ＶＤＭキャッシュデータの前に参照されるＶＤＭキャッシュデータを示すポインタを格納する前ポインタ格納部４２ｄ及びＶＤＭキャッシュデータの次に参照される他のＶＤＭキャッシュデータを示すポインタを格納する次ポインタ格納部４２ｅを含む。なお、前ポインタ格納部４２ｄ及び次ポインタ格納部４２ｅには、上記したＬＵＴキャッシュデータを示すポインタが格納されていてもよい。

上記した前ポインタ格納部４２ｄ及び次ポインタ格納部４２ｅに格納されるポインタとしては、例えば他のＶＤＭキャッシュデータが格納されているＰＢＡを用いるが、他の形式のアドレスが用いられてもよい。

このようなＶＤＭキャッシュデータが参照すべき前後のＶＤＭキャッシュデータへのポインタを利用することによって、キャッシュメモリ５５１に対するアクセスを高速化することができ、連続的なアクセスを実現することができる。なお、ＶＤＭキャッシュデータは、更に他の管理データを含んでいてもよい。

図６においては１つの第１ＶＤＭ断片テーブルＴ４２１のデータ構造について説明したが、ＶＤＭ４２に含まれる複数の第１ＶＤＭ断片テーブルＴ４２１は全て同様のデータ構造を有する。

次に、図７は、本実施形態におけるＶＤＭ４２に含まれる第２ＶＤＭ断片テーブルＴ４２２のデータ構造の一例を示す。なお、ここでは上記した図６に示す第１ＶＤＭ断片テーブルＴ４２１と異なる点について主に述べる。

図６においては第１ＶＤＭ断片テーブルＴ４２１がマップ格納部４２ａを含むものとして説明したが、第２ＶＤＭ断片テーブルＴ４２２は、当該マップ格納部４２ａに代えて、ＰＢＡ格納部４２ｆを含む。

ＰＢＡ格納部４２ｆは、図５において説明した第２ＶＤＭ断片テーブルＴ４２２に含まれるエントリＣ４２２に相当する。つまり、ＰＢＡ格納部４２ｆの数は、例えば３２個である。ＰＢＡ格納部４２ｆは、第２ＶＤＭ断片テーブルＴ４２２の下位の階層に対応する第１ＶＤＭ断片テーブルＴ４２１を示すポインタとして、当該第１ＶＤＭ断片テーブルＴ４２１が格納されている不揮発性メモリ４内のＰＢＡを格納する。なお、下位の階層に対応する第１ＶＤＭ断片テーブルＴ４２１がキャッシュメモリ５５１に格納されている場合、ＰＢＡ格納部４２ｆには、当該キャッシュメモリ５５１内のアドレス情報が格納される。ＰＢＡ格納部４２ｆに格納されるＰＢＡのサイズは、例えば３２ビットである。

また、ＰＢＡ格納部４２ｆに格納されるＰＢＡには例えば８ビットの管理データＭＤ３が付されており、当該管理データＭＤ３は、当該ビットマップとともに当該ＰＢＡ格納部４２ｆに格納される。このようにビットマップに付される管理データＭＤ３としては、上記した図６において説明した管理データＭＤ２と同様に、ＶＤＭモードと称されるマジックナンバーが設定される。

なお、管理データＭＤ２としてはマジックナンバーとして「０ｘｆｆ」及び「０ｘ００」が設定されるものとして説明したが、管理データＭＤ３として設定されるマジックナンバーには、当該「０ｘｆｆ」及び「０ｘ００」に加えて、「０ｘｆｃ」及び「０ｘｆｄ」が更に含まれる。

マジックナンバー「０ｘｆｃ」は、当該マジックナンバー（管理データＭＤ３）が付されているＰＢＡが不揮発性メモリ４内のＰＢＡであることを示す。このマジックナンバー「０ｘｆｃ」によれば、当該マジックナンバーが付されているＰＢＡに基づいて不揮発性メモリ４に格納されている第１ＶＤＭ断片テーブルＴ４２１を参照（取得）することができる。

マジックナンバー「０ｘｆｄ」は、当該マジックナンバー（管理データＭＤ３）が付されているＰＢＡがキャッシュメモリ５５１内のアドレス情報であることを示す。このマジックナンバー「０ｘｆｄ」によれば、当該マジックナンバーが付されているＰＢＡに基づいてキャッシュメモリ５５１に格納されている第１ＶＤＭ断片テーブルＴ４２１を参照（取得）することができる。

なお、上記したようにＰＢＡ格納部４２ｆに格納されているＰＢＡに基づいて参照される第１ＶＤＭ断片テーブルＴ４２１は、当該ＰＢＡ格納部４２ｆ（エントリＣ４２２）に割り当てられているＰＢＡの範囲が割り当てられている第１階層に対応するＶＤＭ断片テーブルである。

また、管理データＭＤ３としては上記したマジックナンバー「０ｘｆｆ」または「０ｘ００」が設定されてもよい。管理データＭＤ３としてマジックナンバー「０ｘｆｆ」が設定されている場合、当該マジックナンバーが付されているＰＢＡを格納しているＰＢＡ格納部４２ｆに割り当てられているＰＢＡ（例えば、１，０２４個分のＰＢＡ）の範囲に格納されている４ＫｉＢのデータの全てが有効であることを意味する。一方、管理データＭＤ３としてマジックナンバー「０ｘ００」が設定されている場合、当該マジックナンバーが付されているＰＢＡを格納しているＰＢＡ格納部４２ｆに割り当てられているＰＢＡ（例えば、１０２４個分のＰＢＡ）の範囲に格納されている４ＫｉＢのデータの全てが無効であることを意味する。

すなわち、管理データＭＤ３としてマジックナンバー「０ｘｆｆ」及び「０ｘ００」の一方が設定されている場合には、当該マジックナンバーが付されているＰＢＡを格納しているＰＢＡ格納部４２ｆ（エントリＣ４２２）に割り当てられているＰＢＡの範囲に格納されている全てのデータが有効または無効であることを把握することができる。この場合、マジックナンバー「０ｘｆｆ」または「０ｘ００」が付されているＰＢＡに基づいて下位の階層に対応する第１ＶＤＭ断片テーブルＴ４２１を参照する必要はない。

一方、管理データＭＤ３としてマジックナンバー「０ｘｆｆ」及び「０ｘ００」が設定されていない（つまり、マジックナンバー「０ｘｆｃ」または「０ｘｆｄ」が設定されている）場合には、当該マジックナンバーが付されているＰＢＡを格納しているＰＢＡ格納部４２ｆ（エントリＣ４２２）に割り当てられているＰＢＡの範囲において、有効なデータ及び無効なデータが混在していることを把握することができる。この場合、マジックナンバー「０ｘｆｃ」または「０ｘｆｄ」が付されているＰＢＡに基づいて下位の階層に対応する第１ＶＤＭ断片テーブルＴ４２１を参照する必要がある。

上記したようにＰＢＡ格納部４２ｆにＰＢＡ及び管理データＭＤ３が格納されている場合、ＰＢＡ格納部４２ｆの各々のサイズはＰＢＡのサイズ（３２ビット）と管理データＭＤ３のサイズ（８ビット）とを加算した４０ビットであり、３２個のＰＢＡ格納部４２ｆの合計サイズは１６０バイトである。

なお、第２ＶＤＭ断片テーブルＴ４２２はＰＢＡ格納部４２ｆ以外にＰＢＡ格納部４２ｂ及び管理データ格納部４２ｃを更に含むが、当該ＰＢＡ格納部４２ｂ及び管理データ格納部４２ｃについては図６において説明した通りであるため、ここではその詳しい説明を省略する。

また、キャッシュメモリ５５１に格納される第２ＶＤＭ断片テーブルＴ４２２（ＶＤＭキャッシュデータ）には前ポインタ格納部４２ｄ及び次ポインタ格納部４２ｅが含まれるが、当該前ポインタ格納部４２ｄ及び次ポインタ格納部４２ｅについても図６において説明した通りであるため、ここではその詳しい説明を省略する。

図７においては１つの第２ＶＤＭ断片テーブルＴ４２２のデータ構造について説明したが、ＶＤＭ４２に含まれる複数の第２ＶＤＭ断片テーブルＴ４２２は全て同様のデータ構造を有する。

また、第２ＶＤＭ断片テーブルＴ４２２以外の他のＶＤＭ断片テーブル（第３ＶＤＭ断片テーブルＴ４２３及び第４ＶＤＭ断片テーブルＴ４２４）のデータ構造についても第２ＶＤＭ断片テーブルＴ４２２と同様である。すなわち、例えば第３ＶＤＭ断片テーブルＴ４２３においても、管理データＭＤ３としてマジックナンバー「０ｘｆｆ」及び「０ｘ００」の一方が設定されている場合には、当該マジックナンバーが付されているＰＢＡに基づいて下位の階層に対応する第２ＶＤＭ断片テーブルＴ４２２を参照する必要はない。第４ＶＤＭ断片テーブルＴ４２４の場合も同様である。

なお、上記した図６及び図７に示す例では、第１ＶＤＭ断片テーブルＴ４２１～第４ＶＤＭ断片テーブルＴ４２４の各々のサイズは例えば１６８バイトの固定長であり、キャッシュメモリ５５１に格納されるＶＤＭキャッシュデータの各々のサイズは例えば１８８バイトの固定長であるが、本実施形態においては、第１ＶＤＭ断片テーブルＴ４２１～第４ＶＤＭ断片テーブルＴ４２４（つまり、ＶＤＭ４２に含まれる複数のＶＤＭ断片テーブル）が同一のデータ構造を有するように構成されているものとする。

また、上記した図３、図６及び図７において説明したように、本実施形態におけるＬＵＴ４１（に含まれる各ＬＵＴ断片テーブル）及びＶＤＭ４２（に含まれる各ＶＤＭ断片テーブル）は、同様のデータ構造を有するように構成されている。以下、上記したＬＵＴ４１とＶＤＭ４２との関係性について説明する。

まず、ＬＵＴ４１は上記したようにＬＢＡに対応するＰＢＡを管理するためのデータであり、最下位の階層（第１階層）に対応する１つの第１ＬＵＴ断片テーブルＴ４１１が３２個のエントリＣ４１１（ＰＢＡ格納部４１ａ）を含むものとすると、当該第１ＬＵＴ断片テーブルＴ４１１においては３２個のＬＢＡ（に対応するＰＢＡ）を管理することができる。また、最下位の階層から１つ上位の階層（第２階層）に対応する１つの第２ＬＵＴ断片テーブルＴ４１２が同様に３２個のエントリＣ４１２を含むものとすると、当該第２ＬＵＴ断片テーブルＴ４１２においては３２×３２＝１，０２４個のＬＢＡ（に対応するＰＢＡ）を管理することができる。ここでは第２階層まで説明したが当該第２階層より上位の階層についても同様である。

一方、ＶＤＭ４２は上記したように各ＰＢＡに格納されているデータの有効性を管理するためのデータであり、最下位の階層（第１階層）に対応する１つの第１ＶＤＭ断片テーブルＴ４２１の１つのエントリＣ４２１（マップ格納部４２ａ）に３２ビットのビットマップが格納されるものとすると、当該第１ＶＤＭ断片テーブルＴ４２１においては３２ビット×３２＝１，０２４個のＰＢＡ（に格納されているデータ）を管理することができる。また、最下位の階層から１つ上位の階層（第２階層）に対応する１つの第２ＶＤＭ断片テーブルＴ４２２が同様に３２個のエントリＣ４２２を含むものとすると、当該第２ＶＤＭ断片テーブルＴ４２２においては１，０２４×３２＝３２，７６８個のＰＢＡ（に格納されているデータ）を管理することができる。ここでは第２階層まで説明したが当該第２階層より上位の階層についても同様である。

すなわち、本実施形態において、ＬＵＴ４１及びＶＤＭ４２はそれぞれ１つのエントリで下位の階層に対応する１つの断片テーブルを管理し、当該ＬＵＴ４１及びＶＤＭ４２のいずれにおいても階層が１つ上位になる度に３２倍の数のＰＢＡを管理することができる。

ここで、連続する１，０２４個のＬＢＡの範囲に対応する４ＭｉＢのデータが不揮発性メモリ４内の連続する１，０２４個のＰＢＡに書き込まれた（シーケンシャルライトされた）場合を想定する。なお、１，０２４個のＰＢＡの各々には４ＫｉＢのデータが書き込まれているものとする。

この場合、不揮発性メモリ４に書き込まれた４ＭｉＢのデータに対応するＬＢＡと当該データが書き込まれたＰＢＡとの対応関係をＬＵＴ４１において管理する必要があるが、上記したように第２ＬＵＴ断片テーブルＴ４１２は１，０２４個のＬＢＡ（に対応するＰＢＡ）を管理することができる。

よって、第２ＬＵＴ断片テーブルＴ４１２が管理する（つまり、当該第２ＬＵＴ断片テーブルＴ４１２に割り当てられている）１，０２４個のＬＢＡが上記した４ＭｉＢのデータに対応する１０２４個のＬＢＡと一致している場合、当該第２ＬＵＴ断片テーブルＴ４１２の上位の階層に対応する第３ＬＵＴ断片テーブルＴ４１３に含まれる複数のエントリＣ４１３に格納されているＬＵＴポインタのうち、当該第２ＬＵＴ断片テーブルＴ４１２を示すＬＵＴポインタを当該４ＭｉＢのデータが書き込まれた１０２４個のＰＢＡのうちの先頭のＰＢＡに更新することができる。これによれば、第３ＬＵＴ断片テーブルＴ４１３に含まれる１つのエントリＣ４１３で、上記した４ＭｉＢのデータに対応するＬＢＡと当該データが書き込まれたＰＢＡとの対応関係を管理することができる。

一方、上記したように不揮発性メモリ４内の連続する１，０２４個のＰＢＡに４ＭｉＢのデータが書き込まれた場合には、当該４ＭｉＢのデータを有効なデータとしてＶＤＭ４２において管理する必要があるが、上記したように第１ＶＤＭ断片テーブルＴ４２１は１，０２４個のＰＢＡを管理することができる。

よって、第１ＶＤＭ断片テーブルＴ４２１が管理する（つまり、当該第１ＶＤＭ断片テーブルＴ４２１に割り当てられている）１，０２４個のＰＢＡが上記した４ＭｉＢのデータが書き込まれた１，０２４個のＰＢＡと一致している場合、当該第１ＶＤＭ断片テーブルＴ４２１の上位の階層に対応する第２ＶＤＭ断片テーブルＴ４２２に含まれる複数のエントリＣ４２２に格納されているＶＤＭポインタのうち、当該第１ＶＤＭ断片テーブルＴ４２１を示すＶＤＭポインタに付されている管理データＭＤ３（マジックナンバー）を「０ｘｆｆ」に更新することができる。これによれば、第２ＶＤＭ断片テーブルＴ４２２に含まれる１つのエントリＣ４２２で、上記した１，０２４個のＰＢＡに格納された４ＭｉＢのデータが有効であることを管理することができる。

すなわち、上記したように連続する１，０２４個のＬＢＡの範囲に対応する４ＭｉＢのデータが連続する１，０２４個のＰＢＡに書き込まれた場合、当該ＬＢＡ及びＰＢＡの対応関係は、ＬＵＴ４１に含まれる最下位の階層から２つ上位の階層に対応するＬＵＴ断片テーブルに含まれる１つのエントリ（ＰＢＡ）を変更することによって管理することができる。また、このように不揮発性メモリ４に書き込まれた４ＭｉＢのデータの有効性は、ＶＤＭ４２に含まれる最下位の階層から１つ上位の階層に対応するＶＤＭ断片テーブルに含まれる１つのエントリ（マジックナンバー）を変更することによって管理することができる。

このように本実施形態においては、ＬＵＴ４１及びＶＤＭ４２に含まれる各断片テーブルを同様なデータ構造とし、当該ＬＵＴ４１及びＶＤＭ４２における管理単位を揃えることにより、最下位の階層に対応する断片テーブルを更新することなく、上位の階層の断片テーブルに含まれるエントリを変更するのみでＬＵＴ４１及びＶＤＭ４２の更新を完了することができる。

ここで、上記したように上位の階層に対応する断片テーブルに含まれるエントリを変更することによってＬＵＴ４１及びＶＤＭ４２の更新を完了するためには、ＬＵＴ４１に含まれるＬＵＴ断片テーブルと同様のデータ構造を有するＶＤＭ４２に含まれるＶＤＭ断片テーブルが
Ｍ＝ｙ×Ｎ＾ｘ（以下、条件式と表記）
を満たす必要がある。

なお、上記した条件式において、Ｎは最下位の階層に対応する第１ＶＤＭ断片テーブルＴ４２１に含まれるエントリの数であり、Ｍは最下位の階層に対応する第１ＶＤＭ断片テーブルＴ４２１に含まれる１つのエントリにおいて有効性が管理される４ＫｉＢのデータ（つまり、当該データが格納されるＰＢＡ）の数である。また、条件式において、ｘは０以上の整数であり、ｙは１以上Ｎ未満の整数または１以上Ｎ未満の整数の逆数である。

以下、上記したＮとＭとの関係性について具体的に説明する。ここでは、各ＬＵＴ断片テーブルに割り当てられているＬＢＡ（に対応するＰＢＡ）の数を当該ＬＵＴ断片テーブルのＰＢＡ管理数、各ＶＤＭ断片テーブルに割り当てられているＰＢＡの数を当該ＶＤＭ断片テーブルのＰＢＡ管理数と称する。

なお、第１階層（最下位の階層）に対応するＬＵＴ断片テーブル（第１ＬＵＴ断片テーブルＴ４１１）に含まれる１つのエントリに割り当てられているＬＢＡ（に対応するＰＢＡ）の数は１であり、以下の説明においても同様であるものとする。

図８は、Ｎ＝３２、Ｍ＝３２である場合における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示している。

ここで、Ｎ＝３２、Ｍ＝３２である場合、第１階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数は３２であり、当該第１階層に対応するＶＤＭ断片テーブル（第１ＶＤＭ断片テーブルＴ４２１）のＰＢＡ管理数は１，０２４である。また、第２階層に対応するＬＵＴ断片テーブル（第２ＬＵＴ断片テーブルＴ４１２）のＰＢＡ管理数は１，０２４であり、当該第２階層に対応するＶＤＭ断片テーブル（第２ＶＤＭ断片テーブルＴ４２２）のＰＢＡ管理数は３２，７６８である。

なお、第２階層よりも上位の階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数及びＶＤＭ断片テーブルのＰＢＡ管理数については詳しい説明を省略するが、Ｎ＝３２である場合には、ＬＵＴ断片テーブルのＰＢＡ管理数及びＶＤＭ断片テーブルのＰＢＡ管理数はともに、階層が１つ上位になると３２倍となる。

上記したように同一の階層に対応するＬＵＴ断片テーブルとＶＤＭ断片テーブルとを比較すると、ＶＤＭ断片テーブルのＰＢＡ管理数は、ＬＵＴ断片テーブルの管理数よりも多くなる。また、ＬＵＴ４１全体としてのＰＢＡ管理数とＶＤＭ４２全体としてのＰＢＡ管理数とが同数である場合、本実施形態におけるＶＤＭ４２が有する階層構造を構成する階層の数は、ＬＵＴ４１が有する階層構造を構成する階層の数よりも少なくなる。

なお、Ｎ＝３２、Ｍ＝３２である場合、ｘ＝１、ｙ＝１であるときに上記した条件式を満たす。このように条件式を満たす場合、ｘはＬＵＴ断片テーブルとＶＤＭ断片テーブルとの階層の差に相当し、ｙは当該ＬＵＴ断片テーブルのＰＢＡ管理数と当該ＶＤＭ断片テーブルのＰＢＡ管理数との比（つまり、「ＶＤＭ断片テーブルのＰＢＡ管理数／ＬＵＴ断片テーブルのＰＢＡ管理数」）に相当する。具体的には、階層の差が１（つまり、ｘ＝１）である第２階層に対応するＬＵＴ断片テーブルと第１階層に対応するＶＤＭ断片テーブルとに着目した場合、当該ＬＵＴ断片テーブルのＰＢＡ管理数は１，０２４であり、当該ＶＤＭ断片テーブルのＰＢＡ管理数は１，０２４であり、「ＶＤＭ断片テーブルのＰＢＡ管理数／ＬＵＴ断片テーブルのＰＢＡ管理数」は１（つまり、ｙ＝１）である。

このように上記した条件式を満たすＮ及びＭであれば、例えば第２階層に対応するＬＵＴ断片テーブルに割り当てられている１，０２４個のＬＢＡの範囲に対応するデータが不揮発性メモリ４に書き込まれた場合には、第３階層に対応するＬＵＴ断片テーブルに含まれる１つのエントリ（ＰＢＡ格納部４１ａに格納されているＰＢＡ）を変更することによってＬＵＴ４１の更新を完了することができる。同様に、１，０２４個のＬＢＡの範囲に対応するデータが第１階層に対応するＶＤＭ断片テーブルに割り当てられている１，０２４個のＰＢＡに書き込まれた場合には、第２階層に対応するＶＤＭ断片テーブルに含まれる１つのエントリ（マップ格納部４２ａに格納されているマジックナンバー）を変更することによってＶＤＭ４２の更新を完了することができる。

すなわち、Ｎ＝３２、Ｍ＝３２である場合には、ｉ（ｉは、１以上の整数）階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－１階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が１：１となり、例えばＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの１エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ４２の１エントリの変更でＶＤＭ４２の更新に対応することができる。

なお、図８において説明したＮ＝３２、Ｍ＝３２はＬＵＴ４１（ＬＢＡ及びＰＢＡの対応関係）及びＶＤＭ４２（データの有効性）を最も効率的に管理することができる例の１つであるが、例えばＮを変えた場合であっても上記した条件式を満たすのであればＬＵＴ４１及びＶＤＭ４２の効率的な管理を実現することができる。

以下、Ｎを変化させた場合について説明するが、上記した図８において説明した部分と同様の部分についてはその詳しい説明を省略する。

図９は、Ｎ＝８、Ｍ＝３２とした場合における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルの管理数との関係を示している。

ここで、Ｎ＝８、Ｍ＝３２である場合、第１階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数は８であり、当該第１階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数は２５６である。また、第２階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数は６４であり、当該第２階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数は２，０４８である。

なお、第２階層よりも上位の階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数及びＶＤＭ断片テーブルのＰＢＡ管理数については詳しい説明を省略するが、Ｎ＝８である場合には、ＬＵＴ断片テーブルのＰＢＡ管理数及びＶＤＭ断片テーブルのＰＢＡ管理数はともに、階層が１つ上位になると８倍となる。

また、Ｎ＝８、Ｍ＝３２である場合、ｘ＝１、ｙ＝４であるときに上記した条件式を満たす。具体的には、階層の差が１（つまり、ｘ＝１）である第２階層に対応するＬＵＴ断片テーブルと第１階層に対応するＶＤＭ断片テーブルとに着目した場合、当該ＬＵＴ断片テーブルのＰＢＡ管理数は６４であり、当該ＶＤＭ断片テーブルのＰＢＡ管理数は２５６であり、「ＶＤＭ断片テーブルのＰＢＡ管理数／ＬＵＴ断片テーブルのＰＢＡ管理数」は４（つまり、ｙ＝４）である。

このように上記した条件式を満たすＮ及びＭであれば、例えば第２階層に対応する４つ分のＬＵＴ断片テーブルに割り当てられている２５６個のＬＢＡの範囲に対応するデータが不揮発性メモリ４に書き込まれた場合には、第３階層に対応するＬＵＴ断片テーブルに含まれる４つのエントリを変更することによってＬＵＴ４１の更新を完了することができる。同様に、２５６個のＬＢＡの範囲に対応するデータが第１階層に対応するＶＤＭ断片テーブルに割り当てられている２５６個のＰＢＡに書き込まれた場合には、第２階層に対応するＶＤＭ断片テーブルに含まれる１つのエントリを変更することによってＶＤＭ４２の更新を完了することができる。

すなわち、Ｎ＝８、Ｍ＝３２である場合には、ｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－１階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が１：４となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの４エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ４２の１エントリの変更でＶＤＭ４２の更新に対応することができる。

なお、Ｎ＝８、Ｍ＝３２である場合には、ｘ＝２、ｙ＝１／２であるときにも上記した条件式を満たす。詳しい説明については省略するが、この場合においてはｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－２階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が２：１となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの１エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ断片テーブルの２エントリの変更でＶＤＭ４２の更新に対応することができる。

図１０は、Ｎ＝１６、Ｍ＝３２とした場合における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示している。

ここで、Ｎ＝１６、Ｍ＝３２である場合、第１階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数は１６であり、当該第１階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数は５１２である。また、第２階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数は２５６であり、当該第２階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数は８，１９２である。

なお、第２階層よりも上位の階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数及びＶＤＭ断片テーブルのＰＢＡ管理数については詳しい説明を省略するが、Ｎ＝１６である場合には、ＬＵＴ断片テーブルのＰＢＡ管理数及びＶＤＭ断片テーブルのＰＢＡ管理数はともに、階層が１つ上位になると１６倍となる。

また、Ｎ＝１６、Ｍ＝３２である場合、ｘ＝１、ｙ＝２であるときに上記した条件式を満たす。具体的には、階層の差が１（つまり、ｘ＝１）である第２階層に対応するＬＵＴ断片テーブルと第１階層に対応するＶＤＭ断片テーブルとに着目した場合、当該ＬＵＴ断片テーブルのＰＢＡ管理数は２５６であり、当該ＶＤＭ断片テーブルのＰＢＡ管理数は５１２であり、「ＶＤＭ断片テーブルのＰＢＡ管理数／ＬＵＴ断片テーブルのＰＢＡ管理数」は２（つまり、ｙ＝２）である。

このように上記した条件式を満たすＮ及びＭであれば、例えば第２階層に対応する２つ分のＬＵＴ断片テーブルに割り当てられている５１２個のＬＢＡの範囲に対応するデータが不揮発性メモリ４に書き込まれた場合には、第３階層に対応するＬＵＴ断片テーブルに含まれる２つのエントリを変更することによってＬＵＴ４１の更新を完了することができる。同様に、５１２個のＬＢＡの範囲に対応するデータが第１階層に対応するＶＤＭ断片テーブルに割り当てられている５１２個のＰＢＡに書き込まれた場合には、第２階層に対応するＶＤＭ断片テーブルに含まれる１つのエントリを変更することによってＶＤＭ４２の更新を完了することができる。

すなわち、Ｎ＝１６、Ｍ＝３２である場合には、ｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－１階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が１：２となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの２エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ断片テーブルの１エントリの変更でＶＤＭ４２の更新に対応することができる。

なお、Ｎ＝１６、Ｍ＝３２である場合には、ｘ＝２、ｙ＝１／８であるときにも上記した条件式を満たす。詳しい説明については省略するが、この場合においてはｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－２階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が８：１となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの１エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ断片テーブルの８エントリの変更でＶＤＭ４２の更新に対応することができる。

図１１は、Ｎ＝６４、Ｍ＝３２とした場合における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示している。

ここで、Ｎ＝６４、Ｍ＝３２である場合、第１階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数は６４であり、当該第１階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数は２，０４８である。また、第２階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数は４，０９６であり、当該第２階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数は１３１，０７２である。

なお、第２階層よりも上位の階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数及びＶＤＭ断片テーブルのＰＢＡ管理数については詳しい説明を省略するが、Ｎ＝６４である場合には、ＬＵＴ断片テーブルのＰＢＡ管理数及びＶＤＭ断片テーブルのＰＢＡ管理数はともに、階層が１つ上位になると６４倍となる。

また、Ｎ＝６４、Ｍ＝３２である場合、ｘ＝０、ｙ＝３２であるときに上記した条件式を満たす。具体的には、階層の差が０（つまり、ｘ＝０）である第１階層に対応するＬＵＴ断片テーブルと第１階層に対応するＶＤＭ断片テーブルとに着目した場合、当該ＬＵＴ断片テーブルのＰＢＡ管理数は６４であり、当該ＶＤＭ断片テーブルのＰＢＡ管理数は２，０４８であり、「ＶＤＭ断片テーブルのＰＢＡ管理数／ＬＵＴ断片テーブルのＰＢＡ管理数」は３２（つまり、ｙ＝３２）である。

このように上記した条件式を満たすＮ及びＭであれば、例えば第１階層に対応する３２個分のＬＵＴ断片テーブルに割り当てられている２，０４８個のＬＢＡの範囲に対応するデータが不揮発性メモリ４に書き込まれた場合には、第２階層に対応するＬＵＴ断片テーブルに含まれる３２個のエントリを変更することによってＬＵＴ４１の更新を完了することができる。同様に、２，０４８個のＬＢＡの範囲に対応するデータが第１階層に対応するＶＤＭ断片テーブルに割り当てられている２，０４８個のＰＢＡに書き込まれた場合には、第２階層に対応するＶＤＭ断片テーブルに含まれる１つのエントリを変更することによってＶＤＭ４２の更新を完了することができる。

すなわち、Ｎ＝６４、Ｍ＝３２である場合には、ｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が１：３２となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの３２エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ断片テーブルの１エントリの変更でＶＤＭ４２の更新に対応することができる。

なお、Ｎ＝６４、Ｍ＝３２である場合には、ｘ＝１、ｙ＝１／２であるときにも上記した条件式を満たす。詳しい説明については省略するが、この場合においてはｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－１階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が２：１となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの１エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ断片テーブルの２エントリの変更でＶＤＭ４２の更新に対応することができる。

図１２は、Ｎ＝１２８、Ｍ＝３２とした場合における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示している。

ここで、Ｎ＝１２８、Ｍ＝３２である場合、第１階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数は１２８であり、当該第１階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数は４，０９６である。また、第２階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数は１６，３８４であり、当該第２階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数は５２４，２８８である。

なお、第２階層よりも上位の階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数及びＶＤＭ断片テーブルのＰＢＡ管理数については詳しい説明を省略するが、Ｎ＝１２８である場合には、ＬＵＴ断片テーブルのＰＢＡ管理数及びＶＤＭ断片テーブルのＰＢＡ管理数はともに、階層が１つ上位になると１２８倍となる。

また、Ｎ＝１２８、Ｍ＝３２である場合、ｘ＝０、ｙ＝３２であるときに上記した条件式を満たす。具体的には、階層の差が０（つまり、ｘ＝０）である第１階層に対応するＬＵＴ断片テーブルと第１階層に対応するＶＤＭ断片テーブルとに着目した場合、当該ＬＵＴ断片テーブルのＰＢＡ管理数は１２８であり、当該ＶＤＭ断片テーブルのＰＢＡ管理数は４，０９６であり、「ＶＤＭ断片テーブルのＰＢＡ管理数／ＬＵＴ断片テーブルのＰＢＡ管理数」は３２（つまり、ｙ＝３２）である。

このように上記した条件式を満たすＮ及びＭであれば、例えば第１階層に対応する３２個分のＬＵＴ断片テーブルに割り当てられている４，０９６個のＬＢＡの範囲に対応するデータが不揮発性メモリ４に書き込まれた場合には、第２階層に対応するＬＵＴ断片テーブルに含まれる３２個のエントリを変更することによってＬＵＴ４１の更新を完了することができる。同様に、４，０９６個のＬＢＡの範囲に対応するデータが第１階層に対応するＶＤＭ断片テーブルに割り当てられている４，０９６個のＰＢＡに書き込まれた場合には、第２階層に対応するＶＤＭ断片テーブルに含まれる１つのエントリを変更することによってＶＤＭ４２の更新を完了することができる。

すなわち、Ｎ＝１２８、Ｍ＝３２である場合には、ｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が１：３２となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの３２エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ断片テーブルの１エントリの変更でＶＤＭ４２の更新に対応することができる。

なお、Ｎ＝１２８、Ｍ＝３２である場合には、ｘ＝１、ｙ＝１／４であるときにも上記した条件式を満たす。詳しい説明については省略するが、この場合にはおいてはｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－１階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が４：１となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの１エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ断片テーブルの４エントリの変更でＶＤＭ４２の更新に対応することができる。

上記した図８～図１２においてはＭ＝３２であるものとして説明したが、以下、図１３～図１７を参照して、Ｍ＝６４である場合について説明する。なお、Ｍが変更されている点以外については上記した図８～図１２と同様であるため、図１３～図１７については、適宜、簡略化して説明する。

図１３は、Ｎ＝６４、Ｍ＝６４である場合における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示している。

Ｎ＝６４、Ｍ＝６４である場合、ｘ＝１、ｙ＝１であるときに上記した条件式を満たす。すなわち、Ｎ＝６４、Ｍ＝６４である場合には、ｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－１階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が１：１となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの１エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ４２の１エントリの変更でＶＤＭ４２の更新に対応することができる。

なお、上記した図８において説明したように、Ｎ＝３２、Ｍ＝３２である場合も、ＬＵＴ断片テーブルの１エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ４２の１エントリの変更でＶＤＭ４２の更新に対応することができる。すなわち、本実施形態においては、Ｎ＝Ｍである場合にＬＵＴ４１及びＶＤＭ４２のより効率的な管理を実現することができるといえる。

図１４は、Ｎ＝８、Ｍ＝６４である場合における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示している。

Ｎ＝８、Ｍ＝６４である場合、ｘ＝２、ｙ＝１であるときに上記した条件式を満たす。すなわち、Ｎ＝８、Ｍ＝６４である場合には、ｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－２階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が１：１となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの１エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ４２の１エントリの変更でＶＤＭ４２の更新に対応することができる。

このようにＮ＝Ｍでない場合であってもＬＵＴ４１の更新にもＶＤＭ４２の更新にも１エントリで対応することができる場合がある。これによれば、例えばＭ＝Ｎ＾ｘが成立する場合にもＬＵＴ４１及びＶＤＭ４２のより効率的な管理を実現することができるといえる。

図１５は、Ｎ＝１６、Ｍ＝６４である場合における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示している。

Ｎ＝１６、Ｍ＝３２である場合、ｘ＝１、ｙ＝４であるときに上記した条件式を満たす。すなわち、Ｎ＝１６、Ｍ＝６４である場合には、ｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－１階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が１：４となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの４エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ断片テーブルの１エントリの変更でＶＤＭ４２の更新に対応することができる。

なお、Ｎ＝１６、Ｍ＝６４である場合には、ｘ＝２、ｙ＝１／４であるときにも上記した条件式を満たす。この場合においては、ｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－２階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が４：１となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの１エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ断片テーブルの４エントリの変更でＶＤＭ４２の更新に対応することができる。

図１６は、Ｎ＝３２、Ｍ＝６４である場合における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示している。

Ｎ＝３２、Ｍ＝６４である場合、ｘ＝１、ｙ＝２であるときに上記した条件式を満たす。すなわち、Ｎ＝３２、Ｍ＝６４である場合には、ｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－１階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が１：２となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの２エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ断片テーブルの１エントリの変更でＶＤＭ４２の更新に対応することができる。

なお、Ｎ＝３２、Ｍ＝６４である場合には、ｘ＝２、ｙ＝１／１６であるときにも上記した条件式を満たす。この場合においては、ｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－２階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が１６：１となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの１エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ断片テーブルの１６エントリの変更でＶＤＭ４２の更新に対応することができる。

図１７は、Ｎ＝１２８、Ｍ＝６４である場合における各階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数とＶＤＭ断片テーブルのＰＢＡ管理数との関係を示している。

Ｎ＝１２８、Ｍ＝６４である場合には、ｘ＝０、ｙ＝６４であるときに上記した条件式を満たす。すなわち、Ｎ＝１２８、Ｍ＝６４である場合には、ｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が１：６４となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの６４エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ断片テーブルの１エントリの変更でＶＤＭ４２の更新に対応することができる。

なお、Ｎ＝１２８、Ｍ＝６４である場合には、ｘ＝１、ｙ＝１／２であるときにも上記した条件式を満たす。この場合には、ｉ階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数と、ｉ－１階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数との比が２：１となり、上記したようにＬＢＡ及びＰＢＡの連続性が確保されている場合には、ＬＵＴ断片テーブルの１エントリの変更でＬＵＴ４１の更新に対応することができ、ＶＤＭ断片テーブルの２エントリの変更でＶＤＭ４２の更新に対応することができる。

本実施形態においては、Ｍ＝３２の場合とＭ＝６４の場合とについて説明したが、当該Ｍはメモリシステム３における演算ビット幅（例えば、３２ビットまたは６４ビット等）に対応するように決定されてもよい。

次に、本実施形態に係るメモリシステム３の動作について説明する。まず、図１８のフローチャートを参照して、ホスト２から書き込みコマンドが送信された場合のメモリシステム３の処理手順の一例について説明する。

上記したようにホスト２から書き込みコマンドが送信された場合、通信インタフェース制御部５１は、当該書き込みコマンドを受信する（ステップＳ１）。なお、ステップＳ１において受信される書き込みコマンドには、当該書き込みコマンドに基づいて不揮発性メモリ４に書き込まれるデータ（以下、対象データと表記）及び当該データにアクセスするためのＬＢＡ（以下、対象ＬＢＡと表記）が含まれる。なお、対象データは、一時的に書き込みバッファメモリ５２に格納される。

次に、書き込み制御部５６１は、書き込みバッファメモリ５２に格納された対象データを、不揮発性メモリコントローラ５４を介して不揮発性メモリ４に書き込む（ステップＳ２）。以下の説明においては、ステップＳ２において対象データが書き込まれた不揮発性メモリ４内のＰＢＡを、便宜的に、対象ＰＢＡと称する。

ステップＳ２の処理が実行されると、管理部５６５は、例えば不揮発性メモリコントローラ５４及びキャッシュメモリ制御部５６６と協働することにより、対象ＰＢＡに基づいてＶＤＭ４２を更新する（ステップＳ３）。このステップＳ３においては、対象データが有効であること（つまり、対象ＰＢＡに書き込まれたデータが有効であること）を管理するようにＶＤＭ４２が更新される。

ここで、本実施形態においてＶＤＭ４２は、階層構造を有し、各階層に対応する複数のＶＤＭ断片テーブルを含む。この場合、ステップＳ３においては、ＶＤＭ４２を参照することによって対象ＰＢＡが割り当てられている１つまたは複数のＶＤＭ断片テーブルが特定され、必要に応じて当該特定されたＶＤＭ断片テーブルが不揮発性メモリ４から読み出される。このように不揮発性メモリ４から読み出されたＶＤＭ断片テーブルは、キャッシュメモリ５５１に格納され、当該キャッシュメモリ５５１上で更新される。なお、上記したように特定されたＶＤＭ断片テーブルが既にキャッシュメモリ５５１に格納されている場合には、当該ＶＤＭ断片テーブルを不揮発性メモリ４から読み出す必要はない。

次に、このように特定されたＶＤＭ断片テーブルに含まれるエントリのうち、対象ＰＢＡが割り当てられているエントリが変更される。このようにエントリが変更されたＶＤＭ断片テーブルは、キャッシュメモリ５５１から読み出され、不揮発性メモリ４に書き戻される。

なお、エントリが変更されるＶＤＭ断片テーブルは、上記したように階層構造におけるか最下位の階層に対応するＶＤＭ断片テーブルであってもよいし、当該階層よりも上位の階層に対応するＶＤＭ断片テーブルであってもよい。

具体的には、対象ＰＢＡが比較的狭い範囲のＰＢＡであり、最下位の階層に対応するＶＤＭ断片テーブルに含まれるエントリを変更しなければ対象ＰＢＡに書き込まれた対象データが有効であることを管理することができないのであれば、当該最下位の階層に対応するＶＤＭ断片テーブルに含まれるエントリが変更される。この場合、最下位の階層に対応するＶＤＭ断片テーブルに含まれるエントリのうち、対象ＰＢＡが割り当てられているエントリ（マップ格納部４２ａ）に格納されているビットマップを構成するフラグ情報（対象ＰＢＡに対応するフラグ情報）が変更される。また、最下位の階層に対応するＶＤＭ断片テーブルに含まれる少なくとも１つのエントリに割り当てられている連続するＰＢＡの全範囲が対象ＰＢＡである場合には、当該エントリに格納されているマジックナンバー（管理データＭＤ２）が「０ｘｆｆ」に変更される。

一方、対象ＰＢＡが比較的広い範囲の連続するＰＢＡであり、最下位の階層以外の階層に対応するＶＤＭ断片テーブルに含まれるエントリを変更することによって、対象ＰＢＡに書き込まれた対象データが有効であることを管理することができるのであれば、当該最下位の階層以外の階層に対応するＶＤＭ断片テーブルに含まれるエントリを変更すればよい。この場合、最下位の階層以外の階層に対応するＶＤＭ断片テーブルに含まれるエントリのうち、対象ＰＢＡが割り当てられているエントリ（ＰＢＡ格納部４２ｆ）に格納されているマジックナンバー（管理データＭＤ３）が「０ｘｆｆ」に変更される。

なお、このように最下位の階層以外の階層に対応するＶＤＭ断片テーブルに含まれるエントリが変更された場合、当該ＶＤＭ断片テーブルのみで対象データの有効性を管理することができるため、当該ＶＤＭ断片テーブルよりも下位の階層に対応するＶＤＭ断片テーブル（つまり、当該エントリに格納されているポインタによって示されるＶＤＭ断片テーブル）は破棄することができる。

一方、最下位の階層に対応するＶＤＭ断片テーブルに含まれるエントリを変更する必要がある場合であって、当該ＶＤＭ断片テーブルが存在しない（破棄されている）場合には、対象ＰＢＡが割り当てられたエントリを含むＶＤＭ断片テーブルは新たに作成される。

ステップＳ３においては、このような処理が実行されることにより、不揮発性メモリ４に格納されているＶＤＭ４２を更新することができる。なお、不揮発性メモリ４へのＶＤＭ４２の書き戻しは、ステップＳ３以降の任意のタイミングで実施されればよい。

ステップＳ３の処理が実行されると、管理部５６５は、例えば不揮発性メモリコントローラ５４及びキャッシュメモリ制御部５６６と協働することにより、書き込みコマンド（対象ＬＢＡ）及び対象ＰＢＡに基づいてＬＵＴ４１を更新する（ステップＳ４）。このステップＳ４においては、対象ＬＢＡと対象ＰＢＡとの対応関係を管理する（つまり、対象ＬＢＡを対象ＰＢＡに変換することが可能な）ようにＬＵＴ４１が更新される。

ここで、本実施形態においてＬＵＴ４１は、階層構造を有し、各階層に対応する複数のＬＵＴ断片テーブルを含む。この場合、ステップＳ４においては、ＬＵＴ４１を参照することによって対象ＬＢＡが割り当てられている１つまたは複数のＬＵＴ断片テーブルが特定され、必要に応じて当該特定されたＬＵＴ断片テーブルが不揮発性メモリ４から読み出される。このように不揮発性メモリ４から読み出されたＬＵＴ断片テーブルは、キャッシュメモリ５５１に格納され、当該キャッシュメモリ５５１上で更新される。なお、上記したように特定されたＬＵＴ断片テーブルが既にキャッシュメモリ５５１に格納されている場合には、当該ＬＵＴ断片テーブルを不揮発性メモリ４から読み出す必要はない。

次に、このように特定されたＬＵＴ断片テーブルに含まれるエントリのうちの対象ＬＢＡが割り当てられているエントリが変更される。この場合、対象ＬＢＡが割り当てられているエントリ（ＰＢＡ格納部４１ａ）に格納されているＰＢＡが、対象ＰＢＡに変更される。このようにエントリが変更されたＬＵＴ断片テーブルは、キャッシュメモリ５５１から読み出され、不揮発性メモリ４に書き戻される。

なお、エントリが変更されるＬＵＴ断片テーブルは、上記したように階層構造における最下位の階層に対応するＬＵＴ断片テーブルであってもよいし、当該階層よりも上位の階層に対応するＬＵＴ断片テーブルであってもよい。

具体的には、対象ＬＢＡが比較的狭い範囲のＬＢＡであり、最下位の階層に対応するＬＵＴ断片テーブルに含まれるエントリを変更しなければ対象ＬＢＡ及び対象ＰＢＡの対応関係を管理することができないのであれば、当該最下位の階層に対応するＬＵＴ断片テーブルに含まれるエントリが変更される。

一方、対象ＬＢＡが例えば比較的広い範囲の連続するＬＢＡであり、対象データが連続するＰＢＡに書き込まれており、最下位の階層以外の階層に対応するＬＵＴ断片テーブルに含まれるエントリを変更することによって、当該対象ＬＢＡ及び対象ＰＢＡの対応関係を管理することができるのであれば、当該最下位の階層以外の階層に対応するＬＵＴ断片テーブルに含まれるエントリを変更すればよい。

ステップＳ４においては、このような処理が実行されることにより、不揮発性メモリ４に格納されているＬＵＴ４１を更新することができる。なお、不揮発性メモリ４へのＬＵＴ４１の書き戻しは、ステップＳ４以降の任意のタイミングで実施されればよい。

ステップＳ４の処理が実行されると、管理部５６５は、ステップＳ１において受信された書き込みコマンドに対する応答（完了応答）を、通信インタフェース制御部５１を介してホスト２に送信する（ステップＳ５）。

ここではホスト２からの書き込みコマンドに基づいてＬＵＴ４１及びＶＤＭ４２が更新される場合について説明したが、当該ホスト２から例えばＴｒｉｍコマンドが送信された場合についても同様にＬＵＴ４１及びＶＤＭ４２は更新される必要がある。

以下、図１９のフローチャートを参照して、ホスト２からＴｒｉｍコマンドが送信された場合のメモリシステム３の処理手順の一例について説明する。

Ｔｒｉｍコマンドは、例えばホスト２が使用するファイルシステムにおいて所定のファイルが削除された場合に、当該ファイルに相当するデータを無効化するためのコマンドである。Ｔｒｉｍコマンドは、ストレージデバイスを接続するためのインタフェース規格に応じて、例えばＵｎｍａｐコマンド等とも称される。なお、Ｔｒｉｍコマンドによっては不揮発性メモリ４に書き込まれているデータは消去されず、当該データは、ガーベージコレクションによって消去される。

上記したＴｒｉｍコマンドがホスト２から送信された場合、通信インタフェース制御部５１は、当該Ｔｒｉｍコマンドを受信する（ステップＳ１１）。なお、ステップＳ１１において受信されたＴｒｉｍコマンドには、無効にすべきデータにアクセスするためのＬＢＡ（の範囲）が含まれている。以下の説明においては、Ｔｒｉｍコマンドに含まれるＬＢＡを対象ＬＢＡと称する。

ステップＳ１１の処理が実行されると、アドレス変換部５６４は、ＬＵＴ４１に含まれるＬＵＴ断片テーブルを上位の階層から順に参照して、対象ＬＢＡをＰＢＡに変換する（ステップＳ１２）。これにより、アドレス変換部５６４は、対象ＬＢＡに対応するＰＢＡを取得する。以下の説明においては、アドレス変換部５６４によって取得されたＰＢＡを対象ＰＢＡと称する。

次に、管理部５６５は、対象ＰＢＡに格納されているデータ（つまり、対象ＬＢＡに対応するデータ）が無効であることを管理するようにＶＤＭ４２を更新する（ステップＳ１３）。なお、Ｔｒｉｍコマンドに基づくＶＤＭ４２の更新処理は、データが無効であることを管理するようにＶＤＭ４２を更新する点以外は図１８に示すステップＳ３に示す処理と同様であるため、ここではその詳しい説明を省略する。

なお、対象ＰＢＡが比較的広い範囲の連続するＰＢＡであり、最下位の階層以外の階層に対応するＶＤＭ断片テーブルに含まれるエントリを変更することによって、対象ＰＢＡに書き込まれているデータが無効であることを管理することができるのであれば、当該最下位の階層以外の階層に対応するＶＤＭ断片テーブルに含まれるエントリのうち、対象ＰＢＡが割り当てられているエントリに格納されているマジックナンバーが「０ｘ００」に変更される。

また、最下位の階層に対応するＶＤＭ断片テーブルに含まれる少なくとも１つのエントリに割り当てられている連続するＰＢＡの全範囲が対象ＰＢＡである場合には、当該エントリに格納されているマジックナンバーが「０ｘ００」に変更される。

更に、管理部５６５は、対象ＬＢＡと対象ＰＢＡ（無効にすべきデータが格納されているＰＢＡ）との対応関係を無効化するようにＬＵＴ４１を更新する（ステップＳ１４）。ＬＵＴ４１においてＬＢＡとＰＢＡとの対応関係を無効化する場合には、例えば当該ＬＢＡが割り当てられているＬＵＴ断片テーブルに含まれるエントリ（ＰＢＡ格納部４１ａ）にマジックナンバーが設定される。なお、Ｔｒｉｍコマンドに基づくＬＵＴ４１の更新処理は、ＬＢＡとＰＢＡとの対応関係を無効化する点以外は上記した図１８に示すステップＳ４と同様であるため、ここではその詳しい説明を省略する。

上記したようにＬＵＴ４１及びＶＤＭ４２が更新された場合、管理部５６５は、Ｔｒｉｍコマンドに対する応答（完了応答）を、通信インタフェース制御部５１を介してホスト２に送信する（ステップＳ１５）。

図１９に示す例では、ＬＵＴ４１及びＶＤＭ４２が更新された後に完了応答がホスト２に送信されるものとして説明したが、例えばＶＤＭ４２の更新は完了応答の送信後に実行される（つまり、遅延実行される）ような構成としても構わない。

ここで、上記したＶＤＭ４２はガーベージコレクションを効率的に実行するために必要であるが、当該ガーベージコレクションが実行される際には当該ＶＤＭ４２を参照して不揮発性メモリ４内の各ＰＢＡに書き込まれているデータが有効であるか無効であるかを確認する必要がある。

以下、図２０のフローチャートを参照して、不揮発性メモリ４内の特定のＰＢＡ（以下、対象ＰＢＡと表記）に書き込まれているデータが有効であるか無効であるかを確認する際のメモリシステム３の処理手順の一例について説明する。

まず、本実施形態においてＶＤＭ４２は複数の階層から構成される階層構造を有し、メモリ５５には、当該複数の階層のうちの最上位の階層に対応するＶＤＭ断片テーブルを示すＶＤＭポインタ（当該ＶＤＭ断片テーブルが格納されているＰＢＡ）が保持されている。なお、最上位の階層に対応するＶＤＭ断片テーブルが不揮発性メモリ４に格納されている場合、メモリ５５に保持されているＶＤＭポインタは、不揮発性メモリ４内のＰＢＡである。また、最上位の階層に対応するＶＤＭ断片テーブルがキャッシュメモリ５５１に格納されている場合、メモリ５５に保持されているＶＤＭポインタは、キャッシュメモリ５５１内のアドレス情報である。

この場合、管理部５６５は、メモリ５５に保持されているＶＤＭポインタに基づいて、不揮発性メモリ４またはキャッシュメモリ５５１からＶＤＭ断片テーブルを読み出す（ステップＳ２１）。

次に、管理部５６５は、ステップＳ１において読み出されたＶＤＭ断片テーブル（最上位の階層に対応するＶＤＭ断片テーブル）に含まれる複数のエントリのうち、対象ＰＢＡが割り当てられているエントリに格納されているマジックナンバー（以下、対象マジックナンバーと表記）を参照する（ステップＳ２２）。

なお、ステップＳ２１において読み出されたＶＤＭ断片テーブルが最下位の階層に対応するＶＤＭ断片テーブルでない場合、当該ＶＤＭ断片テーブルに含まれるエントリに格納されるマジックナンバー（管理データＭＤ３）としては、上記した「０ｘｆｆ」、「０ｘ００」、「０ｘｆｃ」及び「０ｘｆｄ」のうちの１つが設定されている。

管理部５６５は、このように参照された対象マジックナンバーが「０ｘｆｆ」または「０ｘ００」であるか否かを判定する（ステップＳ２３）。

対象マジックナンバーが「０ｘｆｆ」及び「０ｘ００」でないと判定された場合（ステップＳ２３のＮＯ）、管理部５６５は、当該対象マジックナンバーが「０ｘｆｃ」または「０ｘｆｄ」であるか否かを判定する（ステップＳ２４）。

対象マジックナンバーが「０ｘｆｃ」または「０ｘｆｄ」であると判定された場合（ステップＳ２４のＹＥＳ）、管理部５６５は、当該対象マジックナンバーが付されているＶＤＭポインタを取得する（ステップＳ２５）。ステップＳ２５が実行された場合、ステップＳ２１に戻って処理が繰り返される。

ここで、マジックナンバー「０ｘｆｃ」は、上記したように当該マジックナンバーが付されているＶＤＭポインタ（ＰＢＡ）が不揮発性メモリ４内のＰＢＡであることを示す。このため、対象マジックナンバーが「０ｘｆｃ」である場合、ステップＳ２５の後に実行されるステップＳ２１においては、当該ステップＳ２４において取得されたＶＤＭポインタに基づいて、不揮発性メモリ４から次の階層（下位の階層）に対応するＶＤＭ断片テーブルが読み出される。

一方、マジックナンバー「０ｘｆｄ」は、上記したように当該マジックナンバーが付されているＶＤＭポインタ（ＰＢＡ）がキャッシュメモリ５５１内のアドレス情報であることを示す。このため、対象マジックナンバーが「０ｘｆｄ」である場合、ステップＳ２５の後に実行されるステップＳ２１においては、当該ステップＳ２４において取得されたＶＤＭポインタに基づいて、キャッシュメモリ５５１から次の階層（下位の階層）に対応するＶＤＭ断片テーブルが読み出される。

本実施形態においては、このようにステップＳ２１～Ｓ２５の処理が繰り返されることによって各階層に対応するＶＤＭ断片テーブルを順次参照することが可能となる。

一方、ステップＳ２３において対象マジックナンバーが「０ｘｆｆ」または「０ｘ００」であると判定された場合を想定する（ステップＳ２３のＹＥＳ）。

ここで、マジックナンバー「０ｘｆｆ」は、当該マジックナンバーが格納されているエントリに割り当てられているＰＢＡの全範囲に書き込まれている全てのデータが有効であることを示す。すなわち、対象マジックナンバーが「０ｘｆｆ」である場合には、対象ＰＢＡに格納されているデータが有効であることを把握することができるため、図２０に示す処理は終了される。

また、マジックナンバー「０ｘ００」は、当該マジックナンバーが格納されているエントリに割り当てられているＰＢＡの全範囲に書き込まれているデータが無効であることを示す。すなわち、対象マジックナンバーが「０ｘ００」である場合には、対象ＰＢＡに格納されているデータが無効であることを把握することができるため、図２０に示す処理は終了される。

また、ステップＳ２４において対象マジックナンバーが「０ｘｆｃ」及び「０ｘｆｄ」でないと判定された場合（ステップＳ２４のＮＯ）、対象ＰＢＡが割り当てられているエントリにおいては、マジックナンバー「０ｘｆｆ」、「０ｘ００」、「０ｘｆｃ」及び「０ｘｆｄ」が設定されていない。この場合、ステップＳ２１において読み出されたＶＤＭ断片テーブルは最下位の階層に対応するＶＤＭ断片テーブルであり、当該ＶＤＭ断片テーブルに含まれている対象ＰＢＡを含むＰＢＡの範囲に格納されているデータの有効性が共通していない（つまり、有効なデータ及び無効なデータが混在している）ことがわかる。この場合、管理部５６５は、ステップＳ２１において読み出されたＶＤＭ断片テーブル（最下位の階層に対応するＶＤＭ断片テーブル）の対象ＰＢＡが割り当てられているエントリに格納されているビットマップを取得する（ステップＳ２６）。管理部５６５は、ステップＳ２６において取得されたビットマップを構成する複数のフラグ情報のうち、対象ＰＢＡに格納されているデータの有効性を示すフラグ情報（つまり、対象ＰＢＡに対応するフラグ情報）に基づいて、当該データが有効であるか無効であるかを把握することができる。

上記したように本実施形態において、不揮発性メモリ４に格納されているＶＤＭ４２（データマップ）は、少なくとも第１階層（最下位の階層）及び第２階層（最下位の階層よりも上位の階層）を含む複数の階層から構成される階層構造を有し、当該第１階層に対応する複数の第１ＶＤＭ断片テーブル及び第２階層に対応する第２ＶＤＭ断片テーブルを含む。また、本実施形態において、複数の第１ＶＤＭ断片テーブルの各々は、当該第１ＶＤＭ断片テーブルに割り当てられている不揮発性メモリ４内のＰＢＡ（物理アドレス）の範囲に書き込まれている所定のサイズ（例えば、４ＫｉＢ）のデータの各々の有効性を管理する。また、本実施形態において、第２ＶＤＭ断片テーブルは、第１ＶＤＭ断片テーブル毎に、当該第１ＶＤＭ断片テーブルを示すＶＤＭポインタ（当該第１ＶＤＭ断片テーブルを参照するための参照先情報）を管理する。

ここで、上記した本実施形態の比較例において説明したようにＶＤＭ４２´が単一の階層に対応する複数のＶＤＭ断片テーブルＴ４２１´のみを含むように構成されている場合、当該複数のＶＤＭ断片テーブルＴ４２１´の各々を示すポインタ（当該ＶＤＭ断片テーブルＴ４２１´が格納されているＰＢＡ）の全てをメモリ５５に保持しておく必要がある。これに対して、本実施形態においては、上記した構成により、最上位の階層に対応するＶＤＭ断片テーブルを示すＶＤＭポインタがメモリ５５に保持されていればよいため、当該メモリ５５上で一定の記憶領域を占有し続けるデータを削減する（ＶＤＭ４２の管理情報としては限りなく０に近づける）ことができ、不揮発性メモリ４に書き込まれているデータの有効性を効率的に管理することが可能となる。

また、本実施形態においては、上記したようにメモリ５５（例えば、ＤＲＡＭ）に格納されるデータ（ＶＤＭ断片テーブルを示すＶＤＭポインタ）を削減することにより、ＬＵＴ４１を優先的にメモリ５５上に展開する（キャッシュメモリ５５１にキャッシュする）ことが可能となるため、ホスト２からのコマンドに対する応答時間（Ｉ／Ｏ応答時間）を短縮することができる。なお、ホスト２からの読み出しコマンドに対する処理が実行される場合には、ＶＤＭ４２を更新する必要がないため、よりＩ／Ｏ応答時間を短縮することができる。また、上記したＴｒｉｍコマンドに対する処理が実行される際にはＶＤＭ４２を更新する処理を遅延実行する構成としてもよいが、このような構成の場合には、ＬＵＴ４１及びＶＤＭ４２に割り当てられる記憶領域（つまり、メモリ割合）を動的に変更するようにしてもよい。

更に、本実施形態の比較例においては上記したようにメモリシステム３を起動及び終了する際の内部処理（起動処理及び終了処理）に時間がかかるが、本実施形態においては、起動処理時には最上位の階層に対応するＶＤＭ断片テーブルを示すＶＤＭポインタをメモリ５５に展開し、終了処理時には当該ＶＤＭポインタを不揮発化すればよいため、内部処理に要する時間を短縮することができる。

また、本実施形態において、第２ＶＤＭ断片テーブルは、第１ＶＤＭ断片テーブルに割り当てられているＰＢＡの範囲に書き込まれている所定のサイズのデータの各々の有効性が共通していない（つまり、当該ＰＢＡの範囲に書き込まれているデータとして有効なデータ及び無効なデータが混在している）場合、下位の階層に対応する第１ＶＤＭ断片テーブルを示すＶＤＭポインタを管理する。また、第２ＶＤＭ断片テーブルは、第１ＶＤＭ断片テーブルに割り当てられているＰＢＡの範囲に書き込まれている所定のサイズのデータの各々の有効性が共通している（つまり、当該ＰＢＡの範囲に書き込まれている所定のサイズのデータの全てが有効であるまたは無効である）場合、当該データの有効性を一括して管理する。

本実施形態においては、このような構成により、例えば連続する広い範囲のＰＢＡに書き込まれているデータの有効性を更新する場合には、第２ＶＤＭ断片テーブルに含まれるエントリ（マジックナンバー）を変更するのみでＶＤＭ４２を更新することができるため、データの有効性を管理するための処理を簡略化することができる。具体的には、例えば数ＰｉＢのデータを格納することができるようなメモリシステム３（不揮発性メモリ４）の場合であれば、例えば最上位の階層に対応するＶＤＭ断片テーブルに含まれる１つのエントリに格納されるマジックナンバー（８ビット）を変更するのみで数Ｇ個のＰＢＡの範囲を一括して操作（更新）することができる。

すなわち、本実施形態においては、例えば第１ＶＤＭ断片テーブルに含まれるビットマップを個別に更新するようなビット操作を抑制し、処理コストを削減することができる。

更に、本実施形態においては、階層に応じてＶＤＭ断片テーブルに割り当てられるＰＢＡの範囲（粒度）が異なるため、ＶＤＭ４２を柔軟に更新することが可能である。

また、例えば第２ＶＤＭ断片テーブルにおいて、第１ＶＤＭ断片テーブルに割り当てられているＰＢＡの範囲に書き込まれている所定のサイズのデータの各々の有効性を一括して管理する場合には、当該第１ＶＤＭ断片テーブルを破棄し、当該第１ＶＤＭ断片テーブルが格納されていた記憶領域を解放することができる。これによれば、本実施形態においては、ＶＤＭ４２を格納するために要する記憶領域を削減することが可能となる。

更に、本実施形態において、第１階層に対応する第１ＶＤＭ断片テーブル及び第２階層に対応する第２ＶＤＭ断片テーブルは同一のデータ構造を有する。具体的には、第１ＶＤＭ断片テーブルは、予め定められた数（例えば、３２個）の各エントリにおいて複数の所定のサイズ（４ＫｉＢ）のデータの有効性を管理する。また、第２ＶＤＭ断片テーブルは、予め定められた数（例えば、３２個）の各エントリにおいて第１ＶＤＭ断片データの各々を示すＶＤＭポインタを管理する。

本実施形態においては、このような構成により、ＶＤＭ４２が有する階層構造がシンプルになり、当該ＶＤＭ４２（各ＶＤＭ断片テーブル）を参照する際の計算コストを削減することができる。また、例えば対象ＰＢＡが割り当てられているＶＤＭ断片テーブルを参照するためには複数の階層を辿る必要があるが、このような場合の処理を階層によらず均一化することができる（つまり、同一のソフトウェアコードを用いることができる）ため、ＶＤＭ４２を効率的に参照することが可能となる。

なお、本実施形態におけるＶＤＭ４２は少なくとも第１及び第２階層を含む階層構造を有していればよいが、当該ＶＤＭ４２が有する階層構造を構成する階層の数は３以上であってもよい。なお、ＶＤＭ４２が有する階層構造を構成する階層の数は、例えば不揮発性メモリ４の記憶容量（ＰＢＡの数）等に基づいて、適宜、変更されてもよい。

更に、本実施形態においては、ＶＤＭ４２と同様に、ＬＵＴ４１（アドレス変換テーブル）も階層構造を有するが、ＬＵＴ４１に含まれる複数のＬＵＴ断片テーブルの各々は、ＶＤＭ４２に含まれるＶＤＭ断片テーブルと同一のデータ構造を有する。

このような構成によれば、ＬＵＴ４１を参照するために複数の階層を辿る場合においても、ＶＤＭ４２と同様のソフトウェアコードを用いることができるため、効率的な処理を実現することができる。また、例えばキャッシュメモリ５５１上で更新されたＬＵＴ４１（ＬＵＴ断片テーブル）及びＶＤＭ４２（ＶＤＭ断片テーブル）は不揮発性メモリ４に書き戻す（つまり、不揮発化する）必要があるが、当該ＬＵＴ断片テーブル及びＶＤＭ断片テーブルは同一サイズとなるように構成されているため、当該ＬＵＴ断片テーブル及びＶＤＭ断片テーブルを区別することなく一括して不揮発化することが可能である。これによれば、ＬＵＴ断片テーブル及びＶＤＭ断片テーブルの不揮発性メモリ４への書き込み効率が向上し、不揮発化コストを低減することができる。

なお、本実施形態においては、最下位の階層に対応するＬＵＴ断片テーブルのＰＢＡ管理数は当該階層に対応するＶＤＭ断片テーブルのＰＢＡ管理数よりも少ないため、ＶＤＭ４２が有する階層構造を構成する階層の数（第１数）はＬＵＴ４１が有する階層構造を構成する階層の数（第２数）よりも少なくなる。

また、本実施形態においては、上記した条件式（Ｍ＝ｙ×Ｎ＾ｘ）を満たすようにＶＤＭ断片テーブルのエントリの数Ｎ及び最下位の階層に対応するＶＤＭ断片テーブルの１つのエントリにおいて有効性が管理される所定のサイズのデータ（つまり、当該エントリにおいて管理されるＰＢＡ）の数Ｍを決定し、ＬＵＴ断片テーブルとＶＤＭ断片テーブルとが同一のデータ構造となるように構成する。

本実施形態においては、このような構成により、上位の階層に対応するＬＵＴ断片テーブルに含まれるエントリ（ＰＢＡ）を変更するのみでＬＵＴ４１を更新することができるとともに、ビットマップを変更する（ビット操作を行う）ことなくＶＤＭ断片テーブルに含まれるエントリ（マジックナンバー）を変更するのみでＶＤＭ４２を更新することができる。このため、本実施形態においては、ＬＵＴ４１におけるＬＢＡ及びＰＢＡの対応関係の効率的な管理と、ＶＤＭ４２におけるデータの有効性の効率的な管理とを両立することが可能となる。

なお、ＬＵＴ４１及びＶＤＭ４２におけるより効率的な管理を実現するためには、上記した図１４において説明したＮ＝８、Ｍ＝６４のように条件式Ｍ＝Ｎ＾ｘを満たす（つまり、ＭがＮの累乗である）ようなＮ及びＭを採用してもよいし、図８において説明したＮ＝３２、Ｍ＝３２及び図１３において説明したＮ＝６４、Ｍ＝６４のように条件式Ｍ＝Ｎを満たす（つまり、ＭがＮと等しくなる）ようなＮ及びＭを採用してもよい。また、Ｎ及びＭ（の値）は、メモリシステム３の管理者等によって適宜設定または変更されるような構成としてもよい。

ここで、例えばＣ言語におけるポインタサイズは演算ビット幅と同一である。この場合において、例えばＭが演算ビット幅よりも小さいものとすると、断片テーブルのエントリにポインタ（キャッシュメモリ５５１内のアドレス情報）をそのまま格納することができない。これに対しては、ポインタを分割して格納する等が考えられるが、処理コストが高い。

一方、Ｍが演算ビット幅よりも大きいものとすると、断片テーブルのエントリにポインタをそのまま格納することは可能であるが、未使用ビットが存在するため、効率的ではない（キャッシュが無駄に使われてしまう）。更に、この場合には、断片テーブルのサイズが大きくなるため、不揮発化コストが増加する。これに対しては、例えば断片テーブルを不揮発化する前に不要な部分を除外する処理等を実行することが考えられるが、処理コストが高い。

そこで、本実施形態においては、例えばメモリシステム３における演算ビット幅（３２ビットまたは６４ビット）に対応する（例えば、一致する）ようにＭを決定してもよい。このような構成によれば、演算ビット幅とサイズが同一であるポインタ（キャッシュメモリ５５１内のアドレス情報）を加工することなく断片テーブルのエントリに格納することができるため、ＬＵＴ４１及びＶＤＭ４２を効率的に管理することができる。また、このような構成によれば、不要に断片テーブルのサイズを大きくする必要もない。

なお、本実施形態においては、メモリシステム３に含まれるコントローラ５が不揮発性メモリ４（ＮＡＮＤ型フラッシュメモリ）のデータ管理及びブロック管理を実行するように構成されたフラッシュトランスレーション層（ＦＴＬ）として機能するものとして説明したが、当該ＦＴＬとしての機能はメモリシステム３と接続されるホスト２側が有していてもよい。このような構成の場合には、本実施形態において説明したＬＵＴ４１及びＶＤＭ４２はホスト２によって管理され、当該ＬＵＴ４１及びＶＤＭ４２の更新処理等についてホスト２側で実行される。また、このような構成の場合にはＬＢＡからＰＢＡへのアドレス変換もホスト２側で実行される場合があり、この場合におけるホスト２からのコマンド（例えば、読み出しコマンド）にはＰＢＡが含まれていてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…情報処理システム、２…ホスト、３…メモリシステム、４…不揮発性メモリ、５…コントローラ、４１…ＬＵＴ（アドレス変換テーブル）、４１ａ…ＰＢＡ格納（エントリ）、４１ｂ…ＬＢＡ格納部、４１ｃ…管理データ格納部、４１ｄ…前ポインタ格納部、４１ｅ…次ポインタ格納部、４２…ＶＤＭ（データマップ）、４２ａ…マップ格納部、４２ｂ…ＰＢＡ格納部、４２ｃ…管理データ格納部、４２ｄ…前ポインタ格納部、４２ｅ…次ポインタ格納部、４２ｆ…ＰＢＡ格納部、５１…通信インタフェース制御部、５２…書き込みバッファメモリ、５３…読み出しバッファメモリ、５４…不揮発性メモリコントローラ、５５…メモリ、５６…プロセッサ、５５１…キャッシュメモリ、５６１…書き込み制御部、５６２…読み出し制御部、５６３…ガーベージコレクション制御部、５６４…アドレス変換部、５６５…管理部、５６６…キャッシュメモリ制御部。

Claims (22)

1. ホストに接続可能なメモリシステムにおいて、
   不揮発性メモリと、
   前記不揮発性メモリに書き込まれているデータの有効性を管理するためのデータマップとを
   具備し、
   前記データマップは、少なくとも第１階層及び前記第１階層よりも上位の第２階層から構成される階層構造を有し、前記第１階層に対応する複数の第１断片テーブル及び前記第２階層に対応する第２断片テーブルを含み、
   前記複数の第１断片テーブルの各々は、当該第１断片テーブルに割り当てられている前記不揮発性メモリ内の物理アドレスの範囲に書き込まれている所定のサイズのデータの各々の有効性を管理するために用いられ、
   前記第２断片テーブルは、前記第１断片テーブル毎に、当該第１断片テーブルを参照するための参照先情報を管理するために用いられる
   メモリシステム。
2. 前記第２断片テーブルは、
   前記第１断片テーブルに割り当てられている物理アドレスの範囲に書き込まれている前記所定のサイズのデータの各々の有効性が共通していない場合に、前記参照先情報を管理するために用いられ、
   前記第１断片テーブルに割り当てられている物理アドレスの範囲に書き込まれている前記所定のサイズのデータの各々の有効性が共通している場合に、当該所定のサイズのデータの有効性を一括して管理するために用いられる
   請求項１記載のメモリシステム。
3. 前記データマップは、複数の前記第２断片テーブルを含み、かつ、前記第２階層よりも上位の第３階層に対応する第３断片テーブルを更に含み、
   前記第３断片テーブルは、前記第２断片テーブル毎に、当該第２断片テーブルを参照するための参照先情報を管理するために用いられる
   請求項１または２記載のメモリシステム。
4. 前記第１断片テーブル及び前記第２断片テーブルは、同一のデータ構造を有し、
   前記第１断片テーブルは、予め定められた数の各エントリにおいて複数の所定のサイズのデータの有効性を管理するために用いられ、
   前記第２断片テーブルは、前記予め定められた数の各エントリにおいて前記参照先情報を管理するために用いられる
   請求項１または２記載のメモリシステム。
5. 前記ホストが前記メモリシステムにアクセスする際に使用する論理アドレスと前記不揮発性メモリ内のデータが書き込まれている物理アドレスとの対応関係を管理するためのアドレス変換テーブルを更に具備し、
   前記アドレス変換テーブルは、複数の階層から構成される階層構造を有し、前記複数の階層に対応する複数の第４断片テーブルを含み、
   前記アドレス変換テーブルに含まれる複数の第４断片テーブルの各々は、前記第１及び第２断片テーブルと同一のデータ構造を有する
   請求項４記載のメモリシステム。
6. 前記第１断片テーブルのエントリの数がＮ、前記第１断片テーブルの１つのエントリにおいて有効性が管理される前記所定のサイズのデータの数がＭである場合、Ｍ＝ｙ×Ｎ＾ｘ（ただし、ｘは０以上の整数、ｙは１以上Ｎ未満の整数または１以上Ｎ未満の整数の逆数）を満たす請求項５記載のメモリシステム。
7. 前記Ｍは、前記Ｎの累乗である請求項６記載のメモリシステム。
8. 前記Ｍは、前記Ｎと等しい請求項６記載のメモリシステム。
9. 前記Ｍは、前記メモリシステムにおける演算ビット幅に対応している請求項６～８のいずれか一項に記載のメモリシステム。
10. 前記データマップが有する階層構造を構成する階層の第１数は、前記アドレス変換テーブルが有する階層構造を構成する階層の第２数よりも少ない請求項５～９のいずれか一項に記載のメモリシステム。
11. 前記不揮発性メモリは、ＮＡＮＤ型フラッシュメモリである請求項１～１０のいずれか一項に記載のメモリシステム。
12. ホストと、前記ホストと通信可能に接続されているメモリシステムとを備える情報処理システムにおいて、
    前記メモリシステムは、不揮発性メモリを備え、
    前記ホストは、前記不揮発性メモリに書き込まれているデータの有効性を管理するためのデータマップを備え、
    前記データマップは、少なくとも第１階層及び前記第１階層よりも上位の第２階層から構成される階層構造を有し、前記第１階層に対応する複数の第１断片テーブル及び前記第２階層に対応する第２断片テーブルを含み、
    前記複数の第１断片テーブルの各々は、当該第１断片テーブルに割り当てられている前記不揮発性メモリ内の物理アドレスの範囲に書き込まれている所定のサイズのデータの各々の有効性を管理するために用いられ、
    前記第２断片テーブルは、前記第１断片テーブル毎に、当該第１断片テーブルを参照するための参照先情報を管理するために用いられる
    情報処理システム。
13. 前記第２断片テーブルは、
    前記第１断片テーブルに割り当てられている物理アドレスの範囲に書き込まれている前記所定のサイズのデータの各々の有効性が共通していない場合に、前記参照先情報を管理するために用いられ、
    前記第１断片テーブルに割り当てられている物理アドレスの範囲に書き込まれている前記所定のサイズのデータの各々の有効性が共通している場合に、当該所定のサイズのデータの有効性を一括して管理するために用いられる
    請求項１２記載の情報処理システム。
14. 前記データマップは、複数の前記第２断片テーブルを含み、かつ、前記第２階層よりも上位の第３階層に対応する第３断片テーブルを更に含み、
    前記第３断片テーブルは、前記第２断片テーブル毎に、当該第２断片テーブルを参照するための参照先情報を管理するために用いられる
    請求項１２または１３記載の情報処理システム。
15. 前記第１断片テーブル及び前記第２断片テーブルは、同一のデータ構造を有し、
    前記第１断片テーブルは、予め定められた数の各エントリにおいて複数の所定のサイズのデータの有効性を管理するために用いられ、
    前記第２断片テーブルは、前記予め定められた数の各エントリにおいて前記参照先情報を管理するために用いられる
    請求項１２または１３記載の情報処理システム。
16. 前記ホストは、前記ホストが前記メモリシステムにアクセスする際に使用する論理アドレスと前記不揮発性メモリ内のデータが書き込まれている物理アドレスとの対応関係を管理するためのアドレス変換テーブルを更に備え、
    前記アドレス変換テーブルは、複数の階層から構成される階層構造を有し、前記複数の階層に対応する複数の第４断片テーブルを含み、
    前記アドレス変換テーブルに含まれる複数の第４断片テーブルの各々は、前記第１及び第２断片テーブルと同一のデータ構造を有する
    請求項１５記載の情報処理システム。
17. 前記第１断片テーブルのエントリの数がＮ、前記第１断片テーブルの１つのエントリにおいて有効性が管理される前記所定のサイズのデータの数がＭである場合、Ｍ＝ｙ×Ｎ＾ｘ（ただし、ｘは０以上の整数、ｙは１以上Ｎ未満の整数または１以上Ｎ未満の整数の逆数）を満たす請求項１６記載の情報処理システム。
18. 前記Ｍは、前記Ｎの累乗である請求項１７記載の情報処理システム。
19. 前記Ｍは、前記Ｎと等しい請求項１７記載の情報処理システム。
20. 前記Ｍは、前記メモリシステムにおける演算ビット幅に対応している請求項１７～１９のいずれか一項に記載の情報処理システム。
21. 前記データマップが有する階層構造を構成する階層の第１数は、前記アドレス変換テーブルが有する階層構造を構成する階層の第２数よりも少ない請求項１６～２０のいずれか一項に記載の情報処理システム。
22. 前記不揮発性メモリは、ＮＡＮＤ型フラッシュメモリである請求項１２～２１のいずれか一項に記載の情報処理システム。

Images