JP2024043007A - メモリシステムおよび制御方法 - Google Patents

Abstract

【課題】マッピング情報を効率的に管理できるメモリシステムを実現する。【解決手段】メモリシステムのコントローラは、複数のネームスペースの各々に、論理アドレス空間を分割することによって得られる複数のエリアのうちの一つまたは複数のエリアを割り当てる。コントローラは、ネームスペースに割り当てられた一つまたは複数のエリアを、ネームスペースの末尾の論理アドレスを少なくとも含む第１のエリアと、第１のエリアを除く第２のエリアとに分類する。コントローラは、論理物理アドレス変換テーブルが記憶されたランダムアクセスメモリの記憶領域を複数のバッファ領域に区分する。コントローラは、複数のネームスペースの各々の第１のエリア毎に、第１のエリアに対応する複数のマップセグメントが記憶された、バッファ領域における複数の記憶位置をそれぞれが示す複数の第２のポインタを管理する。【選択図】図８

Description

本発明の実施形態は、不揮発性メモリを制御する技術に関する。

近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの１つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。

ＳＳＤのようなメモリシステムにおいては、論理アドレスと物理アドレスとの間の対応関係を示す情報であるマッピング情報を効率的に管理することができる技術が必要とされている。

特開２００９－２５２００４号公報 米国特許出願公開第２０２１／０４０６１７７号明細書 特開２００２－２３６６１６号公報

本発明の一実施形態が解決しようとする課題は、マッピング情報を効率的に管理できるメモリシステムおよび制御方法を提供することである。

実施形態によれば、メモリシステムは、ホストに接続可能である。前記メモリシステムは、不揮発性メモリと、ランダムアクセスメモリと、前記不揮発性メモリおよび前記ランダムアクセスメモリに電気的に接続されたコントローラとを具備する。前記コントローラは、前記コントローラによって管理される論理アドレス空間に含まれる複数の論理アドレスのうちの連続するＮ個の論理アドレスに１対１の関係でそれぞれ対応付けられた前記不揮発性メモリのＮ個の物理アドレスを各々が示す複数のマップセグメントを有するマッピング情報を含む論理物理アドレス変換テーブルを前記ランダムアクセスメモリに記憶させる。前記Ｎは、２以上の整数である。前記コントローラは、前記論理アドレスの集合をそれぞれが含む複数のネームスペースを管理し、前記論理アドレス空間を同じサイズを有する複数のエリアに分割する。前記コントローラは、前記論理物理アドレス変換テーブルが記憶された前記ランダムアクセスメモリの記憶領域を複数のバッファ領域に区分する。前記コントローラは、前記複数のネームスペースの各々のサイズに基づいて、前記複数のネームスペースの各々に、前記複数のエリアのうちの一つまたは複数のエリアを割り当てる。前記コントローラは、前記ネームスペース毎に、前記ネームスペースに割り当てられた前記一つまたは複数のエリアを、前記ネームスペースの末尾の論理アドレスを少なくとも含む第１のエリアと、前記第１のエリアを除く第２のエリアとに分類する。前記コントローラは、前記複数のネームスペースの各々の前記第２のエリアの各々に、前記複数のバッファ領域のうちの一つのバッファ領域を、前記他のエリアの各々に対応する複数の前記マップセグメントが記憶されるバッファ領域として、割り当てる。前記コントローラは、前記複数のネームスペースの各々の前記第２のエリア毎に、前記第２のエリアに割り当てられた前記バッファ領域の先頭の記憶位置を示す第１のポインタを管理する。前記コントローラは、前記複数のバッファ領域のうちの１つのバッファ領域が前記複数のネームスペースのうちの２つ以上のネームスペースそれぞれの前記第１のエリアによって共有されるように、前記複数のネームスペースの各々の前記第１のエリアに、前記１つのバッファ領域を割り当てる。前記コントローラは、前記複数のネームスペースの各々の前記第１のエリア毎に、前記第１のエリアに対応する前記複数のマップセグメントが記憶された、前記１つのバッファ領域における複数の記憶位置をそれぞれが示す複数の第２のポインタを管理する。

実施形態に係るメモリシステムを含む情報処理システムの構成例を示すブロック図。 実施形態に係る不揮発性メモリダイの内部構成の例を示すブロック図。 実施形態に係るＤＲＡＭに記憶されるテーブルの例を示すブロック図。 実施形態に係るＣＰＵの機能構成の例を示すブロック図。 実施形態に係るメモリシステムにおける論理物理アドレス変換（Ｌ２Ｐ）テーブルと物理アドレス空間との関係の例を示す図。 実施形態に係るメモリシステムにおいて管理されるネームスペースの例を示す図。 実施形態に係るメモリシステムにおけるネームスペースとネームスペースアロケーションユニットとの関係の例を示す図。 実施形態に係るメモリシステムにおける複数のルックアップテーブル（ＬＵＴ）とＬ２Ｐテーブルとの関係の例を示す図。 実施形態に係るメモリシステムにおいて実行されるネームスペース拡張処理における、複数のＬＵＴとＬ２Ｐテーブルとの関係の第１の例を示す図。 実施形態に係るメモリシステムにおいて実行されるネームスペース拡張処理における、複数のＬＵＴとＬ２Ｐテーブルとの関係の第２の例を示す図。 実施形態に係るメモリシステムにおいて実行されるネームスペース拡張処理における、複数のＬＵＴとＬ２Ｐテーブルとの関係の第３の例を示す図。 実施形態に係るメモリシステムにおいて実行されるネームスペース縮小処理における、複数のＬＵＴとＬ２Ｐテーブルとの関係の第１の例を示す図。 実施形態に係るメモリシステムにおいて実行されるネームスペース縮小処理における、複数のＬＵＴとＬ２Ｐテーブルとの関係の第２の例を示す図。 実施形態に係るメモリシステムにおいて実行されるネームスペース縮小処理における、複数のＬＵＴとＬ２Ｐテーブルとの関係の第３の例を示す図。 実施形態に係るメモリシステムにおいて実行されるマッピング情報管理処理の手順を示すフローチャート。 実施形態に係るメモリシステムにおいて実行されるネームスペース拡張処理の手順を示すフローチャート。 実施形態に係るメモリシステムにおいて実行されるネームスペース縮小処理の手順を示すフローチャート。 第１の比較例に係るメモリシステムにおける複数のＬＵＴとＬ２Ｐテーブルとの関係の例を示す図。 第２の比較例に係るメモリシステムにおける複数のＬＵＴとＬ２Ｐテーブルとの関係の例を示す図。

以下、図面を参照して、実施形態を説明する。
図１は、実施形態に係るメモリシステム３を含む情報処理システム１の構成例を示すブロック図である。情報処理システム１は、ホスト（ホストデバイス）２と、メモリシステム３とを含む。

ホスト２は、情報処理装置である。ホスト２は、例えば、パーソナルコンピュータ、サーバコンピュータ、または携帯端末である。ホスト２は、メモリシステム３にアクセスする。具体的には、ホスト２は、データを書き込むためのコマンドであるライトコマンドをメモリシステム３に送信する。また、ホスト２は、データを読み出すためのコマンドであるリードコマンドをメモリシステム３に送信する。

メモリシステム３は、ストレージデバイスである。メモリシステム３は、例えば、ＮＡＮＤ型フラッシュメモリを含むＳＳＤである。メモリシステム３は、不揮発性メモリにデータを書き込む。また、メモリシステム３は、不揮発性メモリからデータを読み出す。

ホスト２と、メモリシステム３とは、バス７を介して接続可能である。バス７を介したホスト２とメモリシステム３との間の通信は、例えば、ＮＶＭ Ｅｘｐｒｅｓｓ^ＴＭ（ＮＶＭｅ^ＴＭ）規格、またはＳｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ（ＳＡＳ）規格に準拠して実行される。バス７は、例えば、ＰＣＩ Ｅｘｐｒｅｓｓ^ＴＭ規格に準拠するバス（ＰＣＩｅ^ＴＭバス）である。バス７は、主として、ホスト２からメモリシステム３への入出力（Ｉ／Ｏ）コマンドの送信、およびメモリシステム３からホスト２への応答の送信のために使用される。Ｉ／Ｏコマンドは、不揮発性メモリに対するデータの書き込みまたは読み出しを行うためのコマンドである。Ｉ／Ｏコマンドは、例えば、ライトコマンド、リードコマンドである。

次に、ホスト２の内部構成について説明する。ホスト２は、プロセッサ２１と、メモリ２２とを含む。プロセッサ２１とメモリ２２とは、内部バス２０に接続される。

プロセッサ２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）である。プロセッサ２１は、バス７を介してメモリシステム３との通信を行う。プロセッサ２１は、メモリ２２にロードされたソフトウェア（ホストソフトウェア）を実行する。ホストソフトウェアは、例えば、メモリシステム３、または、ホスト２に接続された他のストレージデバイスからメモリ２２にロードされる。ホストソフトウェアは、例えば、オペレーティングシステム、ファイルシステム、アプリケーションプログラム、を含む。

メモリ２２は、揮発性のメモリである。メモリ２２は、メインメモリ、システムメモリ、またはホストメモリとも称される。メモリ２２は、例えばダイナミックランダムアクセスメモリ（ＤＲＡＭ）である。メモリ２２の記憶領域の一部は、データバッファとして使用される。データバッファには、メモリシステム３に書き込まれるべきライトデータまたはメモリシステム３から転送されたリードデータが格納される。

次に、メモリシステム３の内部構成について説明する。メモリシステム３は、コントローラ４と、不揮発性メモリ５と、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）６とを含む。

コントローラ４は、メモリコントローラである。コントローラ４は、例えば、ｓｙｓｔｅｍ－ｏｎ－ａ－ｃｈｉｐ（ＳｏＣ）のような半導体回路である。コントローラ４は、不揮発性メモリ５に電気的に接続されている。コントローラ４は、ホスト２から受信されたライトコマンドに基づいて、不揮発性メモリ５にデータを書き込む処理を実行する。また、コントローラ４は、ホスト２から受信されたリードコマンドに基づいて、不揮発性メモリ５からデータを読み出す処理を実行する。コントローラ４と不揮発性メモリ５とを接続する物理インタフェースとしては、例えば、Ｔｏｇｇｌｅ ＮＡＮＤフラッシュインタフェース、またはオープンＮＡＮＤフラッシュインタフェース（ＯＮＦＩ）が使用される。また、コントローラ４は、ＤＲＡＭ６に電気的に接続されている。コントローラ４は、ＤＲＡＭ６へのデータの書き込みと、ＤＲＡＭ６からのデータの読み出しとを実行する。コントローラ４の各部の機能は、専用ハードウェア、プログラムを実行するプロセッサ、またはこれらの組み合わせにより実現され得る。

不揮発性メモリ５は、不揮発性のメモリである。不揮発性メモリ５は、例えば、ＮＡＮＤ型フラッシュメモリである。不揮発性メモリ５は、例えば、２次元構造のフラッシュメモリ、あるいは３次元構造のフラッシュメモリである。不揮発性メモリ５は、複数の不揮発性メモリダイを含む。不揮発性メモリダイは、不揮発性メモリチップとも称される。複数の不揮発性メモリダイの各々は、例えば、ＮＡＮＤ型フラッシュメモリダイとして実現される。図１においては、不揮発性メモリ５が、３２個の不揮発性メモリダイ＃０～＃３１を含む場合が示されている。

ＤＲＡＭ６は、揮発性のメモリである。ＤＲＡＭ６は、例えば、リード／ライトバッファとして用いられる記憶領域と、論理物理アドレス変換テーブル（ｌｏｇｉｃａｌ－ｔｏ－ｐｈｙｓｉｃａｌ ａｄｄｒｅｓｓ ｔｒａｎｓｌａｔｉｏｎ ｔａｂｌｅ：Ｌ２Ｐテーブル）を記憶する記憶領域とを含む。ＤＲＡＭ６のリード／ライトバッファとして用いられる記憶領域は、ホスト２から受信されたライトデータ、または不揮発性メモリ５から読み出されたリードデータを一時的に保持する。

次に、コントローラ４の内部構成を説明する。コントローラ４は、ホストインタフェース回路４１と、ＳＲＡＭ４２と、ＣＰＵ４３と、誤り訂正回路４４と、不揮発性メモリインタフェース回路４５と、ＤＲＡＭインタフェース回路４６とを含む。これらホストインタフェース回路４１と、ＳＲＡＭ４２と、ＣＰＵ４３と、誤り訂正回路４４と、不揮発性メモリインタフェース回路４５と、ＤＲＡＭインタフェース回路４６とは、内部バス４０に接続される。

ホストインタフェース回路４１は、ホスト２との通信を実行する。ホストインタフェース回路４１は、ホスト２から様々なコマンドを受信する。様々なコマンドは、例えば、Ｉ／Ｏコマンドである。

ＳＲＡＭ４２は、揮発性のメモリである。ＳＲＡＭ４２の記憶領域は、例えば、ＣＰＵ４３の作業領域として使用される。また、ＳＲＡＭ４２の記憶領域の一部は、リード／ライトバッファとして使用されてもよい。

ＣＰＵ４３は、プロセッサである。ＣＰＵ４３は、ホストインタフェース回路４１と、ＳＲＡＭ４２と、誤り訂正回路４４と、不揮発性メモリインタフェース回路４５と、ＤＲＡＭインタフェース回路４６とを制御する。ＣＰＵ４３は、不揮発性メモリ５または図示しないＲＯＭに格納されている制御プログラム（ファームウェア）をＳＲＡＭ４２にロードする。ＣＰＵ４３は、このファームウェアに基づいて、様々な処理を行う。なお、このファームウェアは、ＳＲＡＭ４２にロードされる代わりに、ＤＲＡＭ６にロードされてもよい。

ＣＰＵ４３は、例えば、フラッシュトランスレーション層（ＦＴＬ）として、不揮発性メモリ５に記憶されたデータの管理と、不揮発性メモリ５に含まれるブロックの管理とを行う。

不揮発性メモリ５に記憶されたデータの管理は、例えば、マッピング情報の管理を含む。マッピング情報は、メモリシステム３（より詳しくはコントローラ４）によって管理される論理アドレス空間における論理アドレスそれぞれと不揮発性メモリ５の物理アドレスそれぞれとの間の対応関係を示す情報である。論理アドレスは、論理ブロックアドレス（ＬＢＡ）または論理クラスタアドレス（ＬＣＡ）のいずれであってもよい。以下では、メモリシステム３の論理アドレス空間を管理するためにメモリシステム３によって使用される論理アドレスとして、ＬＣＡが使用される場合を想定する。ＬＣＡは、クラスタと称される４ＫｉＢのデータに対応する論理アドレスである。一方、メモリシステム３をアクセスするためにホスト２によって使用される論理アドレスとしては、ＬＢＡが使用される場合が多い。ＬＢＡは、論理ブロック（またはセクタ）と称されるデータに対応する論理アドレスである。ＬＢＡによって指定可能な論理ブロックのサイズは、例えば、５１２バイトまたは４ＫｉＢである。ＬＢＡによって指定可能な論理ブロックのサイズが４ＫｉＢである場合には、ＣＰＵ４３は、ホスト２によって使用されるＬＢＡを、ＬＣＡとして使用する。一方、ＬＢＡによって指定可能な論理ブロックのサイズが５１２バイトである場合には、ＣＰＵ４３は、ホスト２によって指定されたＬＢＡを、ＬＣＡに変換する。物理アドレスは、不揮発性メモリ５内の物理的な記憶位置を示すアドレスである。

不揮発性メモリ５に含まれるブロックの管理は、不揮発性メモリ５に含まれる不良ブロック（バッドブロック）の管理と、ウェアレベリングと、ガベージコレクションとを含む。

誤り訂正回路４４は、エンコード処理、またはデコード処理を実行する。誤り訂正回路４４は、不揮発性メモリ５にデータが書き込まれる際に、エンコード処理を実行する。エンコード処理において、誤り訂正回路４４は、不揮発性メモリ５に書き込まれるデータに冗長コードを付加する。冗長コードは、例えば、エラー訂正コード（ＥＣＣ）である。また、不揮発性メモリ５からデータがリードされた際に、誤り訂正回路４４は、デコード処理を実行する。デコード処理において、誤り訂正回路４４は、不揮発性メモリ５から読み出されたデータの誤り訂正を実行する。誤り訂正回路４４は、誤り訂正を実行する際に、このデータに付加されたＥＣＣを使用する。

不揮発性メモリインタフェース回路４５は、不揮発性メモリ５を制御する回路である。不揮発性メモリインタフェース回路４５は、例えば、不揮発性メモリ制御回路４５１－０、４５１－１、…、４５１－１５を含む。不揮発性メモリ制御回路４５１－０、４５１－１、…、４５１－１５は、チャンネルｃｈ０、ｃｈ１、…、ｃｈ１５にそれぞれ接続される。不揮発性メモリ制御回路４５１－０、４５１－１、…、４５１－１５は、チャンネルｃｈ０、ｃｈ１、…、ｃｈ１５それぞれを介して、１つまたは複数の不揮発性メモリダイに電気的に接続される。図１においては、チャンネルｃｈ０、ｃｈ１、…、ｃｈ１５の各々に２つの不揮発性メモリダイが接続されている。この場合、不揮発性メモリ制御回路４５１－０は、チャンネルｃｈ０を介して、不揮発性メモリダイ＃０および不揮発性メモリダイ＃１６に接続される。不揮発性メモリ制御回路４５１－１は、チャンネルｃｈ１を介して、不揮発性メモリダイ＃１および不揮発性メモリダイ＃１７に接続される。また、不揮発性メモリ制御回路４５１－１５は、チャンネルｃｈ１５を介して、不揮発性メモリダイ＃１５および不揮発性メモリダイ＃３１に接続される。

個々の不揮発性メモリダイは、独立して動作可能である。このため、不揮発性メモリダイは、並列動作可能な単位として機能する。不揮発性メモリダイ＃０、＃１、…、＃１５は、不揮発性メモリインタフェース回路４５によってバンクＢＮＫ０として扱われる。同様に、不揮発性メモリダイ＃１６、＃１７、…、＃３１は、不揮発性メモリインタフェース回路４５によってバンクＢＮＫ１として扱われる。バンクは、インタリーブ動作によって、複数の不揮発性メモリダイを並列動作させる単位である。

図１に示される不揮発性メモリ５の構成においては、不揮発性メモリインタフェース回路４５は、１６チャンネルと、インタリーブ動作とによって、不揮発性メモリダイ＃０～＃３１を並列にアクセスすることができる。このため、不揮発性メモリインタフェース回路４５は、最大で３２個の不揮発性メモリダイにデータを並列に書き込むことができる。すなわち、並列書き込み数は３２である。なお、不揮発性メモリダイ＃０～＃３１の各々は、複数のプレーンを有するマルチプレーン構成を有していてもよい。例えば、不揮発性メモリダイ＃０～＃３１の各々が２プレーンを含む場合、不揮発性メモリインタフェース回路４５は、最大で６４個のプレーンにデータを並列に書き込むことができる。すなわち、この場合の並列書き込み数は６４である。

ＤＲＡＭインタフェース回路４６は、ＤＲＡＭ６を制御する回路である。ＤＲＡＭインタフェース回路４６は、ＤＲＡＭ６にデータを格納する。また、ＤＲＡＭインタフェース回路４６は、ＤＲＡＭ６に格納されているデータを読み出す。

次に、不揮発性メモリダイの構成を説明する。図２は、不揮発性メモリ５に含まれる複数の不揮発性メモリダイの一つの構成例を示すブロック図である。

不揮発性メモリダイ＃ｎは、不揮発性メモリダイ＃０～＃３１のうちの任意の不揮発性メモリダイである。不揮発性メモリダイ＃ｎは、複数のブロック（ここではブロックＢＬＫ０～ＢＬＫｘ－１）を含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、複数のページ（ここではページＰ０～Ｐｙ－１）を含む。各ページは、複数のメモリセルを含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、データを消去するデータ消去動作の単位である。ページＰ０～Ｐｙ－１の各々は、データ書き込み動作およびデータ読み出し動作の単位である。データ書き込み動作は、ページの単位で不揮発性メモリダイ＃ｎにデータを書き込む動作である。データ読み出し動作は、ページの単位で不揮発性メモリダイ＃ｎからデータを読み出す動作である。

次に、ＤＲＡＭ６に記憶されるテーブルについて説明する。図３は、ＤＲＡＭ６に記憶されているテーブルの例を示すブロック図である。

ＤＲＡＭ６の記憶領域は、Ｌ２Ｐテーブル６１、ルックアップテーブル（ＬＵＴ０）６２、ルックアップテーブル（ＬＵＴ１）６３、ルックアップテーブル（ＬＵＴ２）６４、およびルックアップテーブル（ＬＵＴ３）６５を記憶するために使用される。以下では、ルックアップテーブル（ＬＵＴ０）６２、ルックアップテーブル（ＬＵＴ１）６３、ルックアップテーブル（ＬＵＴ２）６４、およびルックアップテーブル（ＬＵＴ３）６５は、それぞれＬＵＴ０＿６２、ＬＵＴ１＿６３、ＬＵＴ２＿６４、およびＬＵＴ３＿６５と称される。

Ｌ２Ｐテーブル６１は、マッピング情報を保持するテーブルである。

ＬＵＴ０＿６２、ＬＵＴ１＿６３、ＬＵＴ２＿６４、およびＬＵＴ３＿６５は、ＤＲＡＭ６に記憶されているＬ２Ｐテーブル６１のマッピング情報を管理するために使用される階層化されたテーブル群である。

ＬＵＴ０＿６２、ＬＵＴ１＿６３、ＬＵＴ２＿６４、およびＬＵＴ３＿６５の全てあるいは一部は、ＤＲＡＭ６に記憶される代わりに、ＳＲＡＭ４２の記憶領域に記憶されていてもよい。

次に、ＣＰＵ４３の機能構成について説明する。図４は、ＣＰＵ４３の機能構成の例を示すブロック図である。

ＣＰＵ４３は、ネームスペース管理部４３１と、Ｌ２Ｐテーブル管理部４３２と、ライト制御部４３３と、リード制御部４３４とを含む。ネームスペース管理部４３１、Ｌ２Ｐテーブル管理部４３２、ライト制御部４３３、およびリード制御部４３４の一部または全ては、コントローラ４の専用ハードウェアによって実現されてもよい。

ネームスペース管理部４３１は、複数のネームスペースを管理する。複数のネームスペースの各々は、論理アドレスの集合である。複数のネームスペースの各々は、メモリシステム３にアクセスするためにホスト２によって使用される。ネームスペースの管理は、ネームスペースに対するネームスペースアロケーションユニット（ＮＳＡＵ）の割り当て、およびネームスペースに対するＮＳＡＵの割り当ての解除を含む。一つのＮＳＡＵは、メモリシステム３の論理アドレス空間を等分割することによって得られる複数のエリアのうちの一つのエリアである。メモリシステム３の論理アドレス空間は、２のべき乗（＝２^{（ｉ＋ｊ）}）個のクラスタに対応するサイズを有している。２^{（ｉ＋ｊ）}個のクラスタに対応するサイズを有する論理アドレス空間は、２のべき乗（２^ｉ）個のエリア（ＮＳＡＵ）に分割される。そのため、一つのＮＳＡＵは、２のべき乗（２^ｊ）個のクラスタに対応するサイズを有している。ネームスペース管理部４３１は、ネームスペースのサイズに基づいて、ネームスペースに一つ以上のＮＳＡＵを割り当てる。例えば、あるネームスペースが作成された場合、この作成されたネームスペースのサイズに基づいて、ネームスペース管理部４３１は、いずれのネームスペースにも割り当てられていない一つまたは複数のＮＳＡＵを、この作成されたネームスペースに割り当てる。ネームスペースのサイズは、このネームスペースに含まれる論理アドレス（ＬＢＡ）の数によって表される。作成すべきネームスペースのサイズは、ホスト２によって指定される。一方、個々のＮＳＡＵのサイズは、メモリシステム３によって決定される。このため、ネームスペースのサイズは、ＮＳＡＵの整数倍のサイズではないことが多い。

例えば、作成するように指示されたネームスペースのサイズがＮＳＡＵの１．５倍のサイズである場合、ネームスペース管理部４３１は、いずれのネームスペースにも割り当てられていない２つのＮＳＡＵを、このネームスペースに割り当てる。

また、例えば、あるネームスペースのサイズを拡張する場合、拡張されたネームスペースのサイズに基づいて、ネームスペース管理部４３１は、いずれのネームスペースにも割り当てられていないＮＳＡＵを、サイズが拡張されたネームスペースの末尾に追加的に割り当てる。また、あるネームスペースのサイズを縮小する場合、縮小されたネームスペースのサイズに基づいて、ネームスペース管理部４３１は、そのネームスペースに割り当てられている複数のＮＳＡＵのうちの末尾の一つのＮＳＡＵの割り当てを解除する。

このように、個々のネームスペースに論理アドレス空間内の任意のＮＳＡＵを割り当てるという構成を採用することにより、個々のネームスペースに論理アドレス空間内の連続する論理アドレスの範囲を割り当てる構成に比し、個々のネームスペースを容易にリサイズすることが可能となる。なぜなら、個々のネームスペースに論理アドレス空間内の連続する論理アドレスの範囲を割り当てる構成を使用するケースにおいては、あるネームスペースのサイズを拡張するためには、このネームスペースに現在割り当てられている論理アドレスの範囲の直後に、空きの論理アドレスの範囲を確保しなければならないためである。この場合、このネームスペースに現在割り当てられている論理アドレスの範囲の直後の論理アドレスの範囲が別のネームスペースに既に割り当てられていたならば、この別のネームスペースを別の論理アドレスの範囲に移動することが必要となる。この別のネームスペースを別の論理アドレスの範囲に移動する処理においては、この別のネームスペースのデータが記憶されている物理アドレスそれぞれがこの別の論理アドレスの範囲に関連付けられるように、Ｌ２Ｐテーブル６１を更新する処理が必要となる。このため、この別のネームスペースを別の論理アドレスの範囲に移動するためには、比較的長い時間が要される。

Ｌ２Ｐテーブル管理部４３２は、Ｌ２Ｐテーブル６１が記憶されたＤＲＡＭ６の記憶領域を複数のバッファ領域に区分する。ここで、Ｌ２Ｐテーブル６１が記憶されたＤＲＡＭ６の記憶領域は、Ｌ２Ｐテーブル６１用に確保されたＤＲＡＭ６内の記憶領域である。Ｌ２Ｐテーブル６１用に確保されたＤＲＡＭ６内の記憶領域は、単にバッファとも称される。複数のバッファ領域の各々のサイズは、ＮＳＡＵと同じサイズ、つまり、２^ｊ個のクラスタに対応するサイズ、に設定され得る。なお、Ｌ２Ｐテーブル６１用に確保されるバッファのサイズはメモリシステム３の表記容量に基づいて決定されるので、バッファのサイズは、ＮＳＡＵのサイズの整数倍であるとは限らない。このため、これら複数のバッファ領域のうちの一つのバッファ領域だけが、ＮＳＡＵのサイズ未満のサイズ、つまり２^ｊ個のクラスタよりも少ない個数のクラスタに対応するサイズ、に設定される場合がある。以降の説明では、２^ｊ個のクラスタに対応するサイズは、ＮＳＡＵのサイズとも称する。また、Ｌ２Ｐテーブル管理部４３２は、各ネームスペースに割り当てられた一つまたは複数のＮＳＡＵを、各ネームスペースの末尾の論理アドレスを少なくとも含む第１のＮＳＡＵと、第１のＮＳＡＵを除く第２のＮＳＡＵとに分類する。ネームスペースのサイズがＮＳＡＵのサイズの整数倍ではない場合、第１のＮＳＡＵは、このネームスペースによって使用される論理アドレスの集合と、このネームスペースによって使用されない論理アドレスの集合とを含むＮＳＡＵである。例えば、ＮＳＡＵのサイズの１．５倍のサイズを有するネームスペースにおいては、このネームスペースに割り当てられた２つのネームスペースのうち、このネームスペースの第１のＮＳＡＵに含まれる論理アドレスの集合のうちの半分の論理アドレスのみがこのネームスペースによって使用され、残りの半分の論理アドレスがこのネームスペースによって使用されない。

Ｌ２Ｐテーブル管理部４３２は、複数のネームスペースの各々の第２のＮＳＡＵの各々に、複数のバッファ領域のうちの一つのバッファ領域を割り当てる。割り当てられたバッファ領域には、第２のＮＳＡＵの各々に対応する複数のマップセグメントが記憶される。マップセグメントは、Ｌ２Ｐテーブル６１のマッピング情報全体の一部分である。一つのマップセグメントは、連続するＮ個の論理アドレスに１対１の関係でそれぞれ対応付けられた不揮発メモリ５のＮ個の物理アドレスを示す情報である。Ｎは、２以上の整数である。マップセグメントの詳細は、図５を参照して後述する。

そして、Ｌ２Ｐテーブル管理部４３２は、第２のＮＳＡＵ毎に、割り当てられたバッファ領域の先頭の記憶位置を示す第１のポインタを管理する。第１のポインタとしては、例えば、このバッファ領域の先頭の記憶位置を示すメモリアドレスが使用される。

さらに、Ｌ２Ｐテーブル管理部４３２は、１つのバッファ領域が２つ以上のネームスペースそれぞれの第１のＮＳＡＵによって共有されるように、各ネームスペースの第１のＮＳＡＵに、第２のＮＳＡＵに割り当てられていない任意のバッファ領域を、割り当てる。なお、Ｌ２Ｐテーブル６１用に確保されたバッファに十分な空き記憶領域がある場合、つまり、ＮＳＡＵと同じサイズを有する複数のバッファ領域を確保できる場合には、ネームスペースそれぞれの第１のＮＳＡＵ間で一つのバッファ領域を共有する必要は無い。この場合、各ネームスペースの第２のＮＳＡＵと同様に、各ネームスペースの第１のＮＳＡＵに、一つのバッファ領域を割り当ててもよい。

１つのバッファ領域が２つ以上のネームスペースそれぞれの第１のＮＳＡＵによって共有される場合には、Ｌ２Ｐテーブル管理部４３２は、複数のネームスペースの各々の第１のＮＳＡＵ毎に、複数の第２のポインタを管理する。複数の第２のポインタの各々は、第１のＮＳＡＵに対応する複数のマップセグメントのうちの１つのマップセグメントに対応する。複数の第２のポインタの各々は、対応する１つのマップセグメントが格納された、バッファ領域における１つの記憶位置を示す。第２のポインタとしては、例えば、複数のバッファ領域のうちの任意のバッファ領域の先頭の記憶位置を示すメモリアドレスと、この任意のバッファ領域におけるマップセグメント単位の任意の記憶位置を示すオフセットアドレスとの双方を指定可能なメモリアドレスが使用される。

このように、各ネームスペースに割り当てられる一つまたは複数のＮＳＡＵのうち、第２のＮＳＡＵについては、ＮＳＡＵ毎に、一つのバッファ領域が割り当てられる。第２のＮＳＡＵに含まれる全ての論理アドレスは、対応するネームスペースによって使用される。したがって、第２のＮＳＡＵに割り当てられたバッファ領域の全てを、第２のＮＳＡＵに対応する複数のマップセグメントの記憶に有効利用することができる。また、第２のＮＳＡＵについては、ＮＳＡＵ毎に、ＮＳＡＵに割り当てられたバッファ領域の先頭の記憶位置を示す一つのポインタ（第１のポインタ）のみが管理される。したがって、ネームスペース毎に第２のＮＳＡＵの数と同数のポインタを管理するだけで済むので、ポインタの管理のために消費されるＤＲＡＭ６の容量を削減することができる。

一方、第１のＮＳＡＵについては、各ネームスペースの第１のＮＳＡＵに、各ネームスペースの第２のＮＳＡＵに割り当てられていない任意のバッファ領域が割り当てられる。また、第１のＮＳＡＵについては、複数のマップセグメントがそれぞれ記憶されたＤＲＡＭ６上の記憶位置は、一つのポインタではなく、複数の第２のポインタを使用して個別に管理される。

このため、個々のマップセグメントを、任意のバッファ領域内の任意の記憶位置に配置できる。よって、同じバッファ領域を２つ以上のネームスペースそれぞれの第１のＮＳＡＵによって共有可能となる。

各ネームスペースのサイズがＮＳＡＵのサイズの整数倍ではない場合、第１のＮＳＡＵに含まれる論理アドレスの集合のうちの一部の論理アドレスは、このネームスペースによって使用されない。したがって、もし第１のＮＳＡＵ毎に専用のバッファ領域を割り当てるという構成が使用されたならば、その専用のバッファ領域の一部は、有効なマップセグメントの記憶に使用されない無駄な記憶領域となる。本実施形態では、同じバッファ領域が２つ以上のネームスペースそれぞれの第１のＮＳＡＵによって共有されるので、無駄な記憶領域を生じさせることなく、複数のネームスペースの各々の第１のＮＳＡＵに対応する複数のマップセグメントを、ＤＲＡＭ６に記憶することができる。以下では、第１のＮＳＡＵは、ネームスペースの末尾のＮＳＡＵとも称される。

また、複数の第２のポインタを管理することが必要なＮＳＡＵの総数は、一つのネームスペース当たりに一つのみである。したがって、全てのＮＳＡＵの各々について複数の第２のポインタを管理するという構成を使用する場合に比し、第２のポインタの管理のために消費されるＤＲＡＭ６の容量を削減することができる。

ライト制御部４３３は、ホスト２から受信されたライトコマンドを処理することによって、ライト処理を実行する。ホスト２から受信されたライトコマンドは、例えば、ネームスペース識別子（ＮＳＩＤ）、開始論理アドレス、データサイズ、およびデータポインタを指定する。ＮＳＩＤは、ライトデータが書き込まれるべきネームスペースの識別子である。開始論理アドレスは、ライトデータが書き込まれるべきネームスペース内の論理アドレスである。データサイズは、ライトデータのサイズである。データポインタは、ライトデータが格納されているホスト２のメモリ２２における記憶位置を示すメモリアドレスである。ライト処理は、例えば、受信されたライトコマンドに関連付けられたライトデータをホスト２のメモリ２２から取得する処理と、不揮発性メモリ５にライトデータを書き込む処理と、ライトコマンドによって指定された開始論理アドレスにライトデータが書き込まれた不揮発性メモリ５の記憶位置を示す物理アドレスがマッピングされるように、開始論理アドレスを含む論理アドレスの範囲に対応するマップセグメントを更新する処理とを含む。

リード制御部４３４は、ホスト２から受信されたリードコマンドを処理することによって、リード処理を実行する。ホスト２から受信されたリードコマンドは、例えば、ネームスペース識別子（ＮＳＩＤ）、開始論理アドレス、データサイズ、およびデータポインタを指定する。ＮＳＩＤは、リード対象データが記憶されているネームスペースの識別子である。開始論理アドレスは、リード対象データに対応するネームスペース内の論理アドレスである。データサイズは、リード対象データのサイズである。データポインタは、リード対象データが転送されるべきホスト２のメモリ２２における記憶位置を示すメモリアドレスである。リード処理は、例えば、開始論理アドレスを含む論理アドレスの範囲に対応するマップセグメントを参照することによって、開始論理アドレスを物理アドレスに変換する処理と、物理アドレスによって示される不揮発性メモリ５内の記憶位置からデータを読み出す処理と、読み出されたデータをホスト２のメモリ２２に転送する処理とを含む。

次に、Ｌ２Ｐテーブル６１と、物理アドレス空間との関係について説明する。図５は、実施形態に係るメモリシステム３におけるＬ２Ｐテーブル６１と物理アドレス空間との関係の例を示す図である。

物理アドレス空間は、物理アドレスの集合である。物理アドレスは、不揮発性メモリ５の記憶位置を示すアドレスである。

ＤＲＡＭ６に記憶されているＬ２Ｐテーブル６１のマッピング情報は、複数のマップセグメントの集合である。Ｌ２Ｐテーブル６１のマッピング情報は、例えば、マップセグメント＃０、＃１、…、＃ｚのｚ＋１個のマップセグメントを含む。マップセグメント＃０、＃１、…、＃ｚの各々は、連続するＮ個の論理アドレスに１対１の関係でそれぞれ対応付けられたＮ個の物理アドレスを示す情報である。ここで、Ｎは、２以上の整数である。図５においては、各マップセグメントが、連続する６４個の論理アドレスに１対１の関係でそれぞれ対応付けられた６４個の物理アドレスを示す情報である場合が例として示されている。

例えば、マップセグメント＃０の最初の物理アドレス（ここでは物理アドレス２）は、マップセグメント＃０に対応する６４個の論理アドレスのうちの最初の論理アドレスに対応する物理アドレスである。マップセグメント＃０の２番目の物理アドレス（ここでは物理アドレス３）は、マップセグメント＃０に対応する６４個の論理アドレスのうちの２番目の論理アドレスに対応する物理アドレスである。そして、マップセグメント＃０の最後の物理アドレス（ここでは物理アドレス１）は、マップセグメント＃０に対応する６４個の論理アドレスのうちの最後の論理アドレスに対応する物理アドレスである。

次に、ネームスペースについて説明する。図６は、実施形態に係るメモリシステム３において管理されるネームスペースの例を示す図である。図６では、メモリシステム３において、３つのネームスペース（ネームスペースＮＳ＃１、ネームスペースＮＳ＃２、およびネームスペース＃３）が管理されている場合が示されている。

ネームスペースＮＳ＃１、ネームスペースＮＳ＃２、およびネームスペースＮＳ＃３の各々は、任意のサイズに設定され得る。ネームスペースＮＳ＃１、ネームスペースＮＳ＃２、およびネームスペースＮＳ＃３のそれぞれのサイズは、例えば、ＬＢＡの個数に対応する。そして、ネームスペースＮＳ＃１、ネームスペースＮＳ＃２、およびネームスペースＮＳ＃３それぞれは、ＬＢＡ０から始まる連続する論理アドレスを含む。

ネームスペースＮＳ＃１は、ＬＢＡ０からＬＢＡｉまでのｉ＋１個の連続する論理アドレスの集合である。ＬＢＡｉは、ネームスペースＮＳ＃１の末尾の論理アドレスである。ネームスペースＮＳ＃１は、１を示すネームスペース識別子（ＮＳＩＤ１）によって識別される。

ネームスペースＮＳ＃２は、ＬＢＡ０からＬＢＡｊまでのｊ＋１個の連続する論理アドレスの集合である。ＬＢＡｊは、ネームスペースＮＳ＃２の末尾の論理アドレスである。ネームスペースＮＳ＃２は、２を示すネームスペース識別子（ＮＳＩＤ２）によって識別される。

ネームスペースＮＳ＃３は、ＬＢＡ０からＬＢＡｋまでのｋ＋１個の連続する論理アドレスの集合である。ＬＢＡｋは、ネームスペースＮＳ＃３の末尾の論理アドレスである。ネームスペースＮＳ＃３は、３を示すネームスペース識別子（ＮＳＩＤ３）によって識別される。

次に、ネームスペースとＮＳＡＵとの関係について説明する。図７は、実施形態に係るメモリシステム３におけるネームスペースとＮＳＡＵとの関係の例を示す図である。

メモリシステム３の論理アドレス空間は、複数のエリア（つまり複数のＮＳＡＵ）に分割される。複数のＮＳＡＵは、同じサイズを有する。つまり、複数のＮＳＡＵは、同じ数の論理アドレスを含む。ＮＳＡＵは、メモリシステム３によって管理される論理アドレス空間における論理アドレスの集合をネームスペースに割り当てる単位として使用される。

ネームスペースそれぞれには、ネームスペースのサイズに基づいて、一つ以上のＮＳＡＵが割り当てられる。このとき、割り当てられる一つ以上のＮＳＡＵの総サイズは、ネームスペースのサイズ以上である。

図７において、メモリシステム３の論理アドレス空間は、ｎ＋１個のＮＳＡＵに等分割されている。つまり、メモリシステム３の論理アドレス空間は、ＮＳＡＵ＃０、ＮＳＡＵ＃１、…、ＮＳＡＵ＃ｎを含む。

ネームスペースＮＳ＃１には、２つのＮＳＡＵ（ＮＳＡＵ＃１およびＮＳＡＵ＃４）が割り当てられている。このとき、ネームスペースＮＳ＃１のサイズは、１つのＮＳＡＵのサイズより大きく、２つのＮＳＡＵの総サイズ以下である。

ネームスペースＮＳ＃２には、３つのＮＳＡＵ（ＮＳＡＵ＃０、ＮＳＡＵ＃２、およびＮＳＡＵ＃３）が割り当てられている。このとき、ネームスペースＮＳ＃２のサイズは、２つのＮＳＡＵの総サイズより大きく、３つのＮＳＡＵの総サイズ以下である。

ネームスペースＮＳ＃３には、１つのＮＳＡＵ（ＮＳＡＵ＃５）が割り当てられている。このとき、ネームスペースＮＳ＃３のサイズは、１つのＮＳＡＵのサイズ以下である。

次に、各ネームスペースと各ネームスペースに割り当てられる一つ以上のＮＳＡＵとの間の対応関係と、各ＮＳＡＵと各ＮＳＡＵに対応する複数のマップセグメントの各々が記憶される記憶位置との間の対応関係について説明する。図８は、実施形態に係るメモリシステムにおけるＬＵＴ０と、ＬＵＴ１と、ＬＵＴ２と、ＬＵＴ３と、Ｌ２Ｐテーブルとの関係の例を示す図である。

ここでは、メモリシステム３の表記容量が１ＴＢ（＝１０^１２バイト）であり、メモリシステム３の論理アドレス空間を等分割することで３２個のＮＳＡＵが作成されており、１ＬＣＡ（すなわち１クラスタ）当たりのデータのサイズが４ＫｉＢ（＝２^１２バイト）であり、且つ、メモリシステム３が３つのネームスペースを管理している場合を想定する。

一般には、ストレージデバイスの表記容量は、２進数によって管理される論理アドレス空間のサイズの約９１％である。例えば、メモリシステム３の表記容量が１ＴＢ（＝１０^１２バイト）である場合、メモリシステム３の論理アドレス空間のサイズは、２^４０バイトである。この場合、１ＴＢ（＝１０^１２バイト）の表記容量に含まれるクラスタの数は、例えば、２４４，１９０，６４６である。このクラスタの数は、IDEMA（The International Disk Drive Equipment and Materials Association）で定義されている以下の式を使って算出される。
セクタの数＝（表記容量－５０）×１，９５３，５０４＋９７，６９６，３６８
ここで、１セクタは、５１２バイトである。また、表記容量は、ＧＢ単位で表される。そのため、表記容量が１ＴＢ（＝１０００ＧＢ）の場合、セクタの数は、１，９５３，５２５，１６８である。１セクタは、５１２バイトである。このセクタの数をクラスタの数に換算すると、クラスタの数は、２４４，１９０，６４６（＝１，９５３，５２５，１６８／８）である。

Ｌ２Ｐテーブル６１用に確保されたバッファ、つまり、Ｌ２Ｐテーブル６１が記憶されたＤＲＡＭ６の記憶領域は、例えば、３０個のバッファ領域（バッファ領域０～２９）を有する。３０個のバッファ領域は、Ｌ２Ｐテーブル６１が記憶されたＤＲＡＭ６の記憶領域を区分することによって得られる。３０個のバッファ領域は、同じサイズを有していてもよい。なお、末尾（２９番目）のバッファ領域は、必ずしもＮＳＡＵのサイズと同じサイズを必要としない。そのため、２９番目のバッファ領域のサイズは、他のバッファ領域のサイズよりも小さいサイズに設定され得る。Ｌ２Ｐテーブル６１のバッファ領域それぞれは、一つのＮＳＡＵに割り当てられ得る。また、Ｌ２Ｐテーブル６１の一つ以上のバッファ領域は、一つのＮＳＡＵのみに割り当てられる代わりに、幾つかのＮＳＡＵに共通に割り当てられ得る。

Ｌ２Ｐテーブル６１の一つのバッファ領域は、一つのＮＳＡＵに対応するサイズを有している。図８の例では、メモリシステム３の論理アドレス空間（２^４０バイト）が３２個のＮＳＡＵに等分割されているので、１つのＮＳＡＵのサイズは２^４０［バイト］／３２＝２^３５［バイト］である。また、１クラスタ当たりのデータのサイズが４ＫｉＢ（＝２^１２バイト）であるので、一つのＮＳＡＵは、２^２３個のクラスタ（＝２^３５［バイト］／２^１２［バイト／クラスタ］＝８，３８８，６０８クラスタ）を有する。一つのバッファ領域は、クラスタ当たり例えば４バイトのサイズを有する。そのため、１つのバッファ領域は、３２ＭｉＢ（＝４［バイト］×２^２３＝２^２５［バイト］）のサイズを有する。また、２４４，１９０，６４６（１ＴＢの表記容量に対応するクラスタの数）／８，３８８，６０８（１つのバッファ領域のサイズに対応するクラスタの数）＝２９．１０９７９３４２４６０６３２＜３０であるので、３０個のバッファ領域によって、１ＴＢの表記容量に対応する２４４，１９０，６４６個のクラスタをカバーすることができる。

また、Ｌ２Ｐテーブル６１の各バッファ領域は、複数の記憶位置を含む。一つの記憶位置は、一つのマップセグメントを格納する。例えば、一つのマップセグメントが６４個のクラスタそれぞれに対応する６４個の物理アドレスを示す情報を含み、且つ、Ｌ２Ｐテーブル６１の一つのバッファ領域が２^２３個のクラスタに対応するサイズを有する場合、Ｌ２Ｐテーブル６１の一つのバッファ領域に格納可能なマップセグメントの個数は、２^１７（＝２^２３／６４）個である。

ＬＵＴ０＿６２は、ネームスペース毎に、ネームスペースのサイズと、ＬＵＴ１＿６３における開始エントリとを示す情報を保持するテーブルである。ＬＵＴ０＿６２は、第１のテーブルとも称される。

ＬＵＴ０＿６２は、ネームスペースＮＳ＃１に対応するエントリと、ネームスペースＮＳ＃２に対応するエントリと、ネームスペースＮＳ＃３に対応するエントリとを有する。ネームスペースＮＳ＃１に対応するエントリは、ネームスペースＮＳ＃１のサイズ（ここでは、１つのＮＳＡＵの１．５倍）と、ＬＵＴ１＿６３の開始エントリ（ここでは、０）とを示す情報を保持する。ネームスペースＮＳ＃２に対応するエントリは、ネームスペースＮＳ＃２のサイズ（ここでは、１つのＮＳＡＵの２．５倍）と、ＬＵＴ１＿６３の開始エントリ（ここでは、２）とを示す情報を保持する。ネームスペースＮＳ＃３に対応するエントリは、ネームスペースＮＳ＃３のサイズ（ここでは、１つのＮＳＡＵの０．８倍）と、ＬＵＴ１＿６３の開始エントリ（ここでは、５）とを示す情報を保持する。

ＬＵＴ１＿６３は、ネームスペース毎に、ＬＵＴ０＿６２に保持される開始エントリから始まる一つまたは連続する複数のエントリに、ネームスペースに割り当てられた一つまたは複数のＮＳＡＵを示す情報を保持するテーブルである。ＬＵＴ１＿６３は、第２のテーブルとも称される。複数のネームスペースそれぞれと、複数のネームスペースそれぞれに割り当てられた一つまたは複数のＮＳＡＵとの間の対応関係は、ＬＵＴ０＿６２と、ＬＵＴ１＿６３とを使用して管理される。

ＬＵＴ０＿６２が保持するネームスペース＃１に対応する開始エントリから始まるＬＵＴ１＿６３の二つのエントリ（エントリ０およびエントリ１）それぞれは、ネームスペースＮＳ＃１に割り当てられているＮＳＡＵを示す情報を保持する。エントリ０は、ＮＳＡＵ１を示す情報を保持する。また、エントリ１は、ＮＳＡＵ４を示す情報を保持する。

ＬＵＴ０＿６２が保持するネームスペース＃２に対応する開始エントリから始まるＬＵＴ１＿６３の三つのエントリ（エントリ２、エントリ３およびエントリ４）それぞれは、ネームスペースＮＳ＃２に割り当てられているＮＳＡＵを示す情報を保持する。エントリ２は、ＮＳＡＵ０を示す情報を保持する。エントリ３は、ＮＳＡＵ２を示す情報を保持する。また、エントリ４は、ＮＳＡＵ３を示す情報を保持する。

ＬＵＴ０＿６２が保持するネームスペース＃３に対応する開始エントリから始まるＬＵＴ１＿６３の一つのエントリ（エントリ５）は、ネームスペースＮＳ＃３に割り当てられているＮＳＡＵを示す情報を保持する。エントリ５は、ＮＳＡＵ５を示す情報を保持する。

ＬＵＴ２＿６４は、メモリシステム３が管理するＮＳＡＵと同数のエントリを有する。そして、ＬＵＴ２＿６４は、ＮＳＡＵ毎に、一つのポインタを保持するテーブルである。一つのポインタは、バッファ領域の先頭の記憶位置を示すポインタ、あるいはＬＵＴ３＿６５のエントリを示すポインタである。対応するＮＳＡＵがネームスペースの末尾のＮＳＡＵ以外のＮＳＡＵである場合（すなわち、対応するＮＳＡＵが第２のＮＳＡＵである場合）、ポインタは、Ｌ２Ｐテーブル６１における、対応するバッファ領域の先頭の記憶位置を示すメモリアドレスである。対応するＮＳＡＵがネームスペースの末尾のＮＳＡＵである場合（すなわち、対応するＮＳＡＵが第１のＮＳＡＵである場合）、ポインタは、そのネームスペースに対応するＬＵＴ３＿６５の一つのエントリを示す。ＬＵＴ２＿６４は、第３のテーブルとも称される。

ＬＵＴ２＿６４において、ＮＳＡＵ＃０に対応するエントリは、０番のバッファ領域の先頭の記憶位置を示すポインタ（Ｂｕｆｆ ０）を保持する。

ＬＵＴ２＿６４において、ＮＳＡＵ＃１に対応するエントリは、１番のバッファ領域の先頭の記憶位置を示すポインタ（Ｂｕｆｆ １）を保持する。

ＬＵＴ２＿６４において、ＮＳＡＵ＃２に対応するエントリは、２番のバッファ領域の先頭の記憶位置を示すポインタ（Ｂｕｆｆ ２）を保持する。

ＬＵＴ２＿６４において、ＮＳＡＵ＃３に対応するエントリは、ネームスペースＮＳ＃２に対応するＬＵＴ３＿６５のエントリを示すポインタ（ＬＵＴ３）を保持する。

ＬＵＴ２＿６４において、ＮＳＡＵ＃４に対応するエントリは、ネームスペースＮＳ＃１に対応するＬＵＴ３＿６５のエントリを示すポインタ（ＬＵＴ３）を保持する。

ＬＵＴ２＿６４において、ＮＳＡＵ＃５に対応するエントリは、ネームスペースＮＳ＃３に対応するＬＵＴ３＿６５のエントリを示すポインタ（ＬＵＴ３）を保持する。

ＬＵＴ３＿６５は、メモリシステム３が管理するネームスペースの数と同数のエントリを有する。ＬＵＴ３＿６５は、エントリ毎に、複数のポインタを保持するテーブルである。各エントリに保持される複数のポインタは、ネームスペースの末尾のＮＳＡＵに対応する複数のマップセグメントが記憶された、バッファ領域における複数の記憶位置をそれぞれ示す。ＬＵＴ３＿６５の一つのエントリは、６４個のクラスタ（一つのマップセグメント）毎に、一つのポインタを保持する。つまり、ＬＵＴ３＿６５の一つのエントリは、２^１７個のポインタを保持する。ＬＵＴ３＿６５は、第４のテーブルとも称される。

ＬＵＴ３＿６５において、ネームスペースＮＳ＃１に対応するエントリは、ＮＳＡＵ＃４に対応するマップセグメントが格納されている２８番または２９番のバッファ領域内の記憶位置をそれぞれが示す、２^１７個のポインタを保持する。一つのポインタは、ＮＳＡＵ＃４に対応するマップセグメントの一つが記憶されている記憶位置を示す。

ＬＵＴ３＿６５において、ネームスペースＮＳ＃２に対応するエントリは、ＮＳＡＵ＃３に対応するマップセグメントが格納されている２８番または２９番のバッファ領域内の記憶位置をそれぞれが示す、２^１７個のポインタを保持する。一つのポインタは、ＮＳＡＵ＃３に対応するマップセグメントの一つが記憶されている記憶位置を示す。

ＬＵＴ３＿６５において、ネームスペースＮＳ＃３に対応するエントリは、ＮＳＡＵ＃５に対応するマップセグメントが格納されている２８番または２９番のバッファ領域内の記憶位置をそれぞれが示す、２^１７個のポインタを保持する。一つのポインタは、ＮＳＡＵ＃５に対応するマップセグメントの一つが記憶されている記憶位置を示す。

ここで、ホスト２から受信されるＩ／Ｏコマンドが指定する論理アドレス（開始論理アドレス）に対応するマッピング情報を取得する手順について説明する。

まず、コントローラ４は、ネームスペース識別子と、論理アドレス（開始論理アドレス）とを少なくとも指定するＩ／Ｏコマンドをホスト２から受信した場合、以下の処理を実行する。

コントローラ４は、指定されたネームスペース識別子と、指定された論理アドレスと、ＮＳＡＵのサイズと、ＬＵＴ０＿６２と、ＬＵＴ１＿６３とを使用して、指定されたネームスペース識別子を有するネームスペースに割り当てられている一つ以上のＮＳＡＵから一つのＮＳＡＵを選択する。

この場合、コントローラ４は、指定されたネームスペース識別子に対応するＬＵＴ０＿６２のエントリから、開始エントリを示す情報（つまり開始エントリ番号）取得する。例えば、指定されたネームスペース識別子がＮＳＩＤ２である場合、コントローラ４は、ＬＵＴ０＿６２の２番目のエントリに格納されている開始エントリ番号（ここでは２）を取得する。コントローラ４は、指定された論理アドレスをＮＳＡＵのサイズで除算した商を算出する。そして、コントローラ４は、開始エントリ番号に商を加えることによって得られた値をインデックス値として使用して、ＬＵＴ１＿６３を参照する。例えば、ＮＳＩＤ２を有するネームスペースＮＳ＃２のサイズが２５０で、ＮＳＡＵのサイズが１００である場合、ネームスペースＮＳ＃２には３つのＮＳＡＵ（ここでは、ＮＳＡＵ＃０、ＮＳＡＵ＃２、ＮＳＡＵ＃３）が割り当てられている。ここで、指定された論理アドレスが１５０である場合を想定する。開始エントリ番号は２であり、１５０を１００で除算した商は１であるので、コントローラ４は、ＬＵＴ１＿６３のエントリ番号３のエントリを参照して、このエントリに格納されている値（ここでは２）を取得する。これにより、コントローラ４は、３つのＮＳＡＵ（ここでは、ＮＳＡＵ＃０、ＮＳＡＵ＃２、ＮＳＡＵ＃３）から、ＮＳＡＵ＃２を選択する。

コントローラ４は、指定された論理アドレスの上位ビット部を、選択したＮＳＡＵを示すビット列で置換することによって、指定されたネームスペース内の論理アドレスを、選択したＮＳＡＵに属するアクセス対象の論理アドレスに変換する。ＮＳＡＵの総数が３２である場合、指定されたネームスペース内の論理アドレスの上位５ビットが、選択したＮＳＡＵを示す５ビットで置換される。

ここで、Ｉ／Ｏコマンドで指定された論理アドレス（ＬＢＡ）によって指定される論理ブロックのサイズが４ＫｉＢである場合を想定する。この場合、ＬＢＡは、ＬＣＡに一致する。メモリシステム３の表記容量が１ＴＢである場合、このＬＣＡは、２８ビットのビット列（ＬＣＡ［２７：０］）で表現される。ＬＣＡ［２７：０］の上位ビット部（ＬＣＡ［２７：２３］）は、選択したＮＳＡＵを示すビット列（ＮＳＡＵ［４：０］）で置換される。この結果、ＬＣＡ［２７：０］は、アクセス対象の論理アドレス（ＮＳＡＵ［４：０］，ＬＣＡ［２２：０］）に変換される。

コントローラ４は、ＬＵＴ２＿６４と、ＬＵＴ３＿６５とを使用して、アクセス対象の論理アドレスに対応するマップセグメントが記憶されているＤＲＡＭ６における記憶位置を示すメモリアドレスを特定する。このメモリアドレスは、バッファインデックスとも称される。

アクセス対象の論理アドレス（ＮＳＡＵ［４：０］，ＬＣＡ［２２：０］）は、｛ＮＳＡＵ［４：０］，ＬＣＡ［２２：６］，ＬＣＡ［５：０］｝によって表現される。ＬＣＡ［２２：６］は、選択したＮＳＡＵに対応する複数のマップセグメントのうちの一つのマップセグメントを特定するために使用される。ＬＣＡ［５：０］は、特定されたマップセグメントに含まれる６４個のクラスタのうちの一つのクラスタを特定するために使用される。

図８では、ＮＳＩＤ１を有するネームスペースＮＳ＃１には、ＮＳＡＵ１およびＮＳＡＵ４の２つのＮＳＡＵが割り当てられている。また、ＮＳＩＤ２を有するネームスペースＮＳ＃２には、ＮＳＡＵ０、ＮＳＡＵ２、およびＮＳＡＵ３の３つのＮＳＡＵが割り当てられている。また、ＮＳＩＤ３を有するネームスペースＮＳ＃３には、ＮＳＡＵ５だけが割り当てられている。このため、ＮＳＡＵ＃３、ＮＳＡＵ＃４、およびＮＳＡＵ＃５は、ネームスペースＮＳ＃２、ＮＳ＃１、およびＮＳ＃３にそれぞれ対応する末尾のＮＳＡＵ（すなわち、第１のＮＳＡＵ）である。一方、ＮＳＡＵ＃０、ＮＳＡＵ＃１、およびＮＳＡＵ＃２は、末尾のＮＳＡＵ以外のＮＳＡＵ（すなわち、第２のＮＳＡＵ）である。

選択されたＮＳＡＵが、ＮＳＡＵ＃０、ＮＳＡＵ＃１、あるいはＮＳＡＵ＃２である場合、コントローラ４は、ＬＵＴ２＿６４から、Ｌ２Ｐテーブル６１が記憶されているＤＲＡＭ６における特定のバッファ領域の先頭の記憶位置を示すポインタを取得する。そして、コントローラ４は、取得したポインタと、アクセス対象の論理アドレス｛ＮＳＡＵ［４：０］，ＬＣＡ［２２：６］，ＬＣＡ［５：０］｝のうちのＬＣＡ［２２：６］とを使用して、アクセス対象の論理アドレスに対応するマップセグメントが記憶されているバッファインデックスを算出する。ＮＳＡＵ＃０、ＮＳＡＵ＃１、あるいはＮＳＡＵ＃２に対応するバッファ領域においては、複数のマップセグメント（２^１７個のマップセグメント）が、論理アドレスの昇順で、例えばＬＣＡ［２２：６］の昇順で、配置されている。したがって、コントローラ４は、取得したポインタによって示される開始アドレスにＬＣＡ［２２：６］の値をオフセットとして加えることによって、バッファインデックスを算出する。

そして、コントローラ４は、バッファインデックスで示されるＤＲＡＭ６における記憶位置に格納されているマップセグメントを参照または更新する。この場合、コントローラ４は、｛バッファインデックス，ＬＣＡ［５：０］｝で示されるメモリアドレスを使用してＤＲＡＭ６に対するリードアクセスまたはライトアクセスを実行し、マップセグメントに含まれる６４個の物理アドレスのうちの一つを参照または更新する。

また、選択されたＮＳＡＵが、ＮＳＡＵ＃３、ＮＳＡＵ＃４、またはＮＳＡＵ＃５である場合、コントローラ４は、ＬＵＴ２＿６４から、ＬＵＴ３＿６５のエントリを示すポインタを取得する。

コントローラ４は、取得したポインタによって示されるＬＵＴ３＿６５のエントリを参照する。ＬＵＴ３＿６５のエントリの各々には、ＮＳＡＵに対応する２^１７個のマップセグメントの記憶位置をそれぞれが示す２^１７個のポインタが格納されている。なお、あるネームスペースのサイズがＮＳＡＵのサイズの整数倍では無い場合には、２^１７個のポインタのうちの一部のポインタは未使用である。

コントローラ４は、１７ビットのＬＣＡ［２２：６］の値に基づいて、ＬＵＴ３＿６５のエントリに格納されている２^１７個のポインタの一つを選択する。そして、コントローラ４は、選択したポインタによって示されるメモリアドレスをバッファインデックスに決定し、このバッファインデックスで示されるＤＲＡＭ６における記憶位置に格納されているマップセグメントを参照または更新する。この場合、コントローラ４は、｛バッファインデックス，ＬＣＡ［５：０］｝で示されるメモリアドレスを使用してＤＲＡＭ６に対するリードアクセスまたはライトアクセスを実行し、マップセグメントに含まれる６４個の物理アドレスのうちの一つを参照または更新する。

次に、ネームスペース拡張処理について説明する。図９は、実施形態に係るメモリシステムにおいて実行されるネームスペース拡張処理における、ＬＵＴ０と、ＬＵＴ１と、ＬＵＴ２と、ＬＵＴ３と、Ｌ２Ｐテーブルとの関係の第１の例を示す図である。図９から図１１にかけて、図８で説明したメモリシステム３において、ネームスペースＮＳ＃２のサイズが、ＮＳＡＵのサイズの２．５倍に相当するサイズから、ＮＳＡＵのサイズの３．５倍に相当するサイズに拡張される、ネームスペース拡張処理が実行される場合を想定する。

コントローラ４は、いずれのＮＳＡＵにも割り当てられていない空きのバッファ領域である３番のバッファ領域を選択する。

コントローラ４は、２８番および２９番のバッファ領域に記憶されているＬ２Ｐテーブル６１のマップセグメントのうち、ＮＳＡＵ＃３に対応するマップセグメントを選択する。ＮＳＡＵ＃３は、ネームスペースＮＳ＃２の末尾に割り当てられたＮＳＡＵである。ＬＵＴ３＿６５のネームスペースＮＳ＃２に対応するエントリに格納されている各ポインタは、ＮＳＡＵ＃３に対応するマップセグメントが記憶されているＤＲＡＭ６上の記憶位置を示す。このため、コントローラ４は、ＬＵＴ３＿６５のネームスペースＮＳ＃２に対応するエントリに格納されている各ポインタを参照することにより、ＮＳＡＵ＃３に対応するマップセグメントの各々が記憶されているＤＡＲＭ６における記憶位置を特定することができる。

コントローラ４は、選択したマップセグメントを、選択した３番のバッファ領域にコピーする。ここで、選択したマップセグメントがコピーされる、３番のバッファ領域内のコピー先の記憶位置は、選択したマップセグメントに対応するＬＣＡ［２２：６］によって決定される。

コントローラ４は、コピーされたマップセグメントに対応するＬＵＴ３＿６５のポインタの値を、３番のバッファ領域におけるコピー先の記憶位置を示す値に更新する。

これにより、ＬＵＴ３＿６５のネームスペースＮＳ＃２に対応するエントリに保持されているポインタのうち、コピーされたマップセグメントに対応するポインタは、３番のバッファ領域におけるコピー先の記憶位置を示す。

このように、ＮＳＡＵ＃３に対応する複数のマップセグメントのうちの一つのマップセグメントを３番のバッファ領域にコピーする度、コントローラ４は、ＬＵＴ３＿６５のネームスペースＮＳ＃２に対応するエントリに保持されているポインタのうち、コピーされたマップセグメントに対応するポインタを更新する。これにより、ホスト２からのＩ／Ｏコマンドの処理を中断することなく、ＮＳＡＵ＃３に対応する各マップセグメントを３番のバッファ領域にコピーする処理を実行することができる。

図１０は、実施形態に係るメモリシステムにおいて実行されるネームスペース拡張処理における、ＬＵＴ０と、ＬＵＴ１と、ＬＵＴ２と、ＬＵＴ３と、Ｌ２Ｐテーブルとの関係の第２の例を示す図である。

２８番および２９番のバッファ領域に記憶されているマップセグメントのうち、ＮＳＡＵ＃３に対応する全てのマップセグメントに対するコピーが完了すると、コントローラ４は、ＬＵＴ２＿６４におけるＮＳＡＵ＃３に対応するエントリが保持するポインタを、ＬＵＴ３＿６５のネームスペースＮＳ＃２に対応するエントリを示す値から、３番のバッファ領域の先頭の記憶位置を示すメモリアドレス（Ｂｕｆｆ ３）に更新する。

そして、コントローラ４は、ＬＵＴ３＿６５のネームスペースＮＳ＃２に対応するエントリを初期化する。

図１１は、実施形態に係るメモリシステムにおいて実行されるネームスペース拡張処理における、ＬＵＴ０と、ＬＵＴ１と、ＬＵＴ２と、ＬＵＴ３と、Ｌ２Ｐテーブルとの関係の第３の例を示す図である。

コントローラ４は、いずれのネームスペースにも割り当てられていないＮＳＡＵ＃６を、ネームスペースＮＳ＃２に割り当てられるべき追加のＮＳＡＵとして選択する。

コントローラ４は、ＬＵＴ２＿６４における、選択したＮＳＡＵ＃６に対応するエントリに、ネームスペースＮＳ＃２に対応するＬＵＴ３＿６５のエントリを示すポインタを格納する。

そして、コントローラ４は、ネームスペースＮＳ＃２に追加のエリアが追加的に割り当てられるように、ＬＵＴ０＿６２と、ＬＵＴ１＿６３とを更新する。

この場合、コントローラ４は、まず、ＬＵＴ１＿６３を更新して、ＬＵＴ１＿６３のエントリ５にＮＳＡＵ＃６を示す情報を格納し、ＬＵＴ１＿６３のエントリ６にＮＳＡＵ＃５を示す情報を格納する。また、コントローラ４は、ＬＵＴ０＿６２を更新して、ネームスペースＮＳ＃２に対応するエントリに保持されているネームスペースＮＳ＃２のサイズを、一つのＮＳＡＵの３．５倍を示す情報に更新する。そして、コントローラ４は、ネームスペースＮＳ＃３に対応するエントリに保持されている開始エントリを示す情報を、エントリ６を示す情報に更新する。

これにより、コントローラ４は、ＮＳＡＵ＃６をネームスペースＮＳ＃２に追加的に割り当てる。

次に、ネームスペース縮小処理について説明する。図１２は、実施形態に係るメモリシステムにおいて実行されるネームスペース縮小処理における、ＬＵＴ０と、ＬＵＴ１と、ＬＵＴ２と、ＬＵＴ３と、Ｌ２Ｐテーブルとの関係の第１の例を示す図である。図１２から図１４にかけて、図１１で説明したメモリシステム３において、ネームスペースＮＳ＃１のサイズが、ＮＳＡＵの１．５倍に相当するサイズから、ＮＳＡＵの０．５倍に相当するサイズに縮小されるネームスペース拡張処理が実行される場合を想定する。

コントローラ４は、ＬＵＴ０＿６２における、ネームスペースＮＳ＃１に対応するエントリに格納されているサイズを示す情報を、一つのＮＳＡＵの０．５倍を示す情報に更新する。

そして、コントローラ４は、ネームスペースＮＳ＃１のサイズが縮小されることによって不要になった全てのマップセグメントを無効化する。ネームスペースＮＳ＃１のサイズの縮小により、ネームスペースＮＳ＃１に含まれていた論理アドレスのうちの２^２３個のクラスタに対応する上位の論理アドレス群が不要になる。このため、これら不要になった上位の論理アドレス群に対応するマップセグメントが無効化される。

つまり、コントローラ４は、１番、２８番、および２９番のバッファ領域に記憶されているマップセグメントのうち、ネームスペースＮＳ＃１の不要になった上位の論理アドレス群に対応するマップセグメントを無効化する。これにより、ＮＳＡＵ＃４に対応する全ての論理アドレスとこれら論理アドレスに対応する全てのマップセグメントとが使用されなくなるので、ＮＳＡＵ＃４は、不要となる。

図１３は、実施形態に係るメモリシステムにおいて実行されるネームスペース縮小処理における、ＬＵＴ０と、ＬＵＴ１と、ＬＵＴ２と、ＬＵＴ３と、Ｌ２Ｐテーブルとの関係の第２の例を示す図である。

コントローラ４は、ＬＵＴ０＿６２と、ＬＵＴ１＿６３とを更新して、ネームスペースＮＳ＃１から、ネームスペースＮＳ＃１サイズの縮小によって不要になったＮＳＡＵ＃４の割り当てを解除する。この場合、コントローラ４は、まず、ＬＵＴ１＿６３を更新して、ＬＵＴ１＿６３のエントリ１にＮＳＡＵ＃０を示す情報を格納し、ＬＵＴ１＿６３のエントリ２にＮＳＡＵ＃２を示す情報を格納し、ＬＵＴ１＿６３のエントリ３にＮＳＡＵ＃３を示す情報を格納し、ＬＵＴ１＿６３のエントリ４にＮＳＡＵ＃６を示す情報を格納し、ＬＵＴ１＿６３のエントリ５にＮＳＡＵ＃５を示す情報を格納し、そして、ＬＵＴ１＿６３のエントリ６に保持されている情報を初期化する。また、コントローラ４は、ＬＵＴ０＿６２を更新して、ネームスペースＮＳ＃２に対応するエントリに保持されている開始エントリを示す情報を、エントリ１を示す情報に更新し、ネームスペースＮＳ＃３に対応するエントリに保持されている開始エントリを示す情報を、エントリ５を示す情報に更新する。これにより、コントローラ４は、ネームスペースＮＳ＃１から、不要になったＮＳＡＵ＃４の割り当てを解除する。

図１４は、実施形態に係るメモリシステムにおいて実行されるネームスペース縮小処理における、ＬＵＴ０と、ＬＵＴ１と、ＬＵＴ２と、ＬＵＴ３と、Ｌ２Ｐテーブルとの関係の第３の例を示す図である。

コントローラ４は、ネームスペースＮＳ＃１に対応するＬＵＴ３＿６５のエントリに保持されている複数のポインタを、ＮＳＡＵ＃１に対応する複数のマップセグメントが記憶されているバッファ領域における複数の記憶位置をそれぞれ示す値に更新する。ＮＳＡＵ＃１は、ネームスペースＮＳ＃１のサイズの縮小（ＮＳＡＵ＃４の割り当て解除）によってネームスペースＮＳ＃１の末尾に割り当てられることになったＮＳＡＵである。つまり、ＬＵＴ３＿６５における、ネームスペースＮＳ＃１に対応するエントリが保持する複数のポインタは、１番のバッファ領域の記憶位置をそれぞれ示すメモリアドレスになる。

コントローラ４は、ネームスペースＮＳ＃１の末尾に割り当てられることになったＮＳＡＵ＃１に対応するＬＵＴ２＿６４のエントリに保持されているポインタを、ＬＵＴ３＿６５のネームスペースＮＳ＃１に対応するエントリを示す値に更新する。

次に、マッピング情報管理処理の手順について説明する。図１５は、実施形態に係るメモリシステムにおいて実行されるマッピング情報管理処理の手順を示すフローチャートである。ここでは、図８などで説明したように、メモリシステム３の論理アドレス空間が３２個のＮＳＡＵに等分割され、Ｌ２Ｐテーブル６１が記憶されたＤＲＡＭ６の記憶領域が３０個のバッファ領域に区分される場合を想定する。

メモリシステム３に初めて電源が投入されると、コントローラ４は、メモリシステム３の論理アドレス空間を３２個のＮＳＡＵに等分割する（Ｓ１０１）。

コントローラ４は、Ｌ２Ｐテーブル６１を記憶するために使用される、ＤＲＡＭ６の記憶領域を３０個のバッファ領域に区分する（Ｓ１０２）。

コントローラ４は、各ネームスペースのサイズに基づいて、ネームスペースそれぞれに一つまたは複数のＮＳＡＵを割り当てる（Ｓ１０３）。

コントローラ４は、ステップＳ１０３で各ネームスペースに割り当てられたＮＳＡＵそれぞれを、末尾のＮＳＡＵ（第１のＮＳＡＵ）と、他のＮＳＡＵ（第２のＮＳＡＵ）とに分類する（Ｓ１０４）。

コントローラ４は、ステップＳ１０４で分類された第２のＮＳＡＵそれぞれに、一つのバッファ領域を割り当てる（Ｓ１０５）。

コントローラ４は、第２のＮＳＡＵ毎に、ステップＳ１０５で割り当てられたバッファ領域の先頭の記憶位置を示す第１のポインタを管理する（Ｓ１０６）。

コントローラ４は、１つのバッファ領域が２つ以上のネームスペースの第１のＮＳＡＵによって共有されるように、どのＮＳＡＵにも割り当てられていないバッファ領域のうちの任意のバッファ領域を、各ネームスペースの第１のＮＳＡＵに割り当てる（Ｓ１０７）。

コントローラ４は、第１のＮＳＡＵ毎に、第１のＮＳＡＵに対応する複数のマップセグメントがそれぞれ記憶された、バッファ領域における複数の記憶位置をそれぞれが示す複数の第２のポインタを管理する（Ｓ１０８）。

次に、ネームスペース拡張処理の手順について説明する。図１６は、実施形態に係るメモリシステムにおいて実行されるネームスペース拡張処理の手順を示すフローチャートである。ここでは、ネームスペースＮＳ＃２を拡張する要求が、ホスト２から受信される場合を想定する。

ホスト２からネームスペースＮＳ＃２を拡張する要求を受信すると、コントローラ４は、ネームスペースＮＳ＃２に割り当てられているＮＳＡＵのうちの末尾のＮＳＡＵ（第１のＮＳＡＵ）に対応する複数のマップセグメントを、Ｌ２Ｐテーブル６１の空きバッファ領域にコピーする（Ｓ２０１）。

コントローラ４は、ＬＵＴ３＿６５のネームスペースＮＳ＃２に対応するエントリが保持するポインタの各々を、ステップＳ２０１におけるマップセグメントのコピー先の記憶位置を示すメモリアドレスに更新する（Ｓ２０２）。

コントローラ４は、ＬＵＴ２＿６４のネームスペースＮＳ＃２に割り当てられているエントリのうち、ネームスペースＮＳ＃２の第１のＮＳＡＵに対応するエントリが保持するポインタを、ステップＳ２０１においてマップセグメントがコピーされたコピー先のバッファ領域の先頭の記憶位置を示すメモリアドレスに更新する（Ｓ２０３）。

コントローラ４は、ＬＵＴ３＿６５のネームスペースＮＳ＃２に対応するエントリを初期化する（Ｓ２０４）。

コントローラ４は、ＬＵＴ２＿６４を更新することによって、ネームスペースＮＳ＃２に割り当てられる追加のＮＳＡＵに、ステップＳ２０４で初期化されたＬＵＴ３＿６５のエントリを割り当てる（Ｓ２０５）。

コントローラ４は、ＬＵＴ０＿６２、およびＬＵＴ１＿６３を更新する（Ｓ２０６）。

次に、ネームスペース縮小処理の手順について説明する。図１７は、実施形態に係るメモリシステムにおいて実行されるネームスペース縮小処理の手順を示すフローチャートである。ここでは、ネームスペースＮＳ＃１を縮小する要求が、ホスト２から受信される場合を想定する。

ホスト２からネームスペースＮＳ＃１を縮小する要求を受信すると、コントローラ４は、ＬＵＴ０＿６２における、ネームスペースＮＳ＃１に対応するエントリが保持するネームスペースＮＳ＃１のサイズを示す情報を更新することによって、ネームスペースＮＳ＃１のサイズを縮小する（Ｓ３０１）。

コントローラ４は、ステップＳ３０１によってネームスペースＮＳ＃１のサイズが縮小されたことに応じて、Ｌ２Ｐテーブル６１の不要になった全てのマップセグメントを無効化する（Ｓ３０２）。

コントローラ４は、ネームスペース＃１のサイズの縮小によって未使用になったＮＳＡＵの割り当てがネームスペース＃１から解除されるように、ＬＵＴ０＿６２およびＬＵＴ１＿６３を更新する（Ｓ３０３）。

コントローラ４は、ＬＵＴ３＿６５を更新することによって、ネームスペースＮＳ＃１に対応するエントリが保持するポインタを、ネームスペースＮＳ＃１の末尾のＮＳＡＵ（第１のＮＳＡＵ）に対応するマップセグメントが記憶されている記憶位置を示すメモリアドレスに更新する（Ｓ３０４）。

コントローラ４は、ＬＵＴ２＿６４を更新することによって、ネームスペースＮＳ＃１の第１のＮＳＡＵに対応するエントリが保持するポインタを、ＬＵＴ３＿６５のネームスペースＮＳ＃１に対応するエントリを示す値に更新する（Ｓ３０５）。

以上説明したように、実施形態に係るメモリシステム３においては、各ネームスペースに割り当てられている複数のＮＳＡＵのうちの、各ネームスペースの末尾に割り当てられた第１のＮＳＡＵ以外の第２のＮＳＡＵそれぞれには、一つのバッファ領域が割り当てられる。一つのバッファ領域は、一つのＮＳＡＵのサイズに対応する全てのマップセグメントを記憶することができる。そして、第２のＮＳＡＵに含まれる全ての論理アドレスは、ネームスペースがＮＳＡＵのサイズの整数倍でない場合であっても、１つのネームスペースのみによって使用される。そのため、第２のＮＳＡＵに割り当てられたバッファ領域の全ての記憶位置が、無駄なく利用される。

また、１つのバッファ領域が複数のネームスペースの各々の第１のＮＳＡＵによって共有されるように、第２のＮＳＡＵに割り当てられていない任意のバッファ領域が、複数のネームスペースの各々の第１のＮＳＡＵに割り当てられる。また、第１のＮＳＡＵについては、複数のマップセグメントがそれぞれ記憶されたＤＲＡＭ６上の複数の記憶位置は、一つのポインタではなく、複数の第２のポインタを使用して個別に管理される。そのため、複数の第１のＮＳＡＵそれぞれに含まれる論理アドレスの全てが利用されない場合であっても、第１のＮＳＡＵそれぞれに専用のバッファ領域が割り当てられないため、バッファ領域に無駄な記憶位置を生じさせることを防ぐことができる。

これにより、メモリシステム３におけるマッピング情報を効率的に管理することができる。

次に、第１の比較例に係るメモリシステムについて説明する。図１８は、第１の比較例に係るメモリシステムにおけるＬＵＴ０と、ＬＵＴ１と、ＬＵＴ２と、ＬＵＴ３と、Ｌ２Ｐテーブルとの関係の例を示す図である。

第１の比較例に係るメモリシステムＸについて、実施形態に係るメモリシステム３と異なる点に注目して説明する。

第１の比較例に係るメモリシステムＸは、全ＮＳＡＵがそれぞれ専用のバッファを占有する方式を使用して、マッピング情報を管理する。

第１の比較例に係るメモリシステムＸは、全てのＮＳＡＵに専用のバッファ領域を割り当てることが可能なように、Ｌ２Ｐテーブル６１が格納されるＤＲＡＭの記憶領域を区分する。例えば、メモリシステムＸの論理アドレス空間が３２個のＮＳＡＵに等分割されている場合には、メモリシステムＸは、０番目のバッファ領域から３１番目のバッファ領域までを準備する。

これにより、第１の比較例に係るメモリシステムＸにおいて、ＮＳＡＵ＃０から＃３１までの３２個のＮＳＡＵそれぞれに、１対１の関係で、０番目から３１番目までの３２個のバッファ領域それぞれが割り当てられる。なお、例えば、一つのネームスペースが３２０個のバッファ領域（つまり、３０個のＮＳＡＵ）を使用し、残りの２つネームスペースの各々が１個のバッファ領域（つまり、１個のＮＳＡＵ）を使用してもよい。

図１８では、ＮＳＡＵ＃０には、０番目のバッファ領域が割り当てられている。ＮＳＡＵ＃１には、１番目のバッファ領域が割り当てられている。ＮＳＡＵ＃２には、２番目のバッファ領域が割り当てられている。ＮＳＡＵ＃３には、３番目のバッファ領域が割り当てられている。ＮＳＡＵ＃４には、４番目のバッファ領域が割り当てられている。ＮＳＡＵ＃５には、５番目のバッファ領域が割り当てられている。

しかし、ネームスペースＮＳ＃２のサイズが一つのＮＳＡＵの２．５倍であるため、ネームスペースＮＳ＃２の末尾のＮＳＡＵであるＮＳＡＵ＃３は、半分の容量だけが利用される。そのため、ＮＳＡＵ＃３に割り当てられた３番目のバッファ領域の半分の記憶領域は、利用されない。

同様に、ネームスペースＮＳ＃１およびネームスペースＮＳ＃３の末尾のＮＳＡＵであるＮＳＡＵ＃４および＃５に割り当てられたバッファ領域それぞれも、利用されない記憶領域を有する。

つまり、これらの利用されない記憶領域は、既にＮＳＡＵに割り当てられているために消費されているが、いずれの情報の記憶にも利用されない無駄な領域である。このように、ネームスペースがＮＳＡＵのサイズの整数倍でない場合には、Ｌ２Ｐテーブル６１の記憶領域には、利用されない無駄な領域が生じることになる。

またさらに、第１の比較例において、Ｌ２Ｐテーブル６１の記憶領域の総サイズは、メモリシステムＸの論理アドレス空間の総サイズに対応する。そのため、Ｌ２Ｐテーブル６１の記憶領域に無駄な領域が生じることは、メモリシステムＸ本来の容量が少なくなることを引き起こす。

次に、第２の比較例について説明する。図１９は、第２の比較例に係るメモリシステムにおけるＬＵＴ０と、ＬＵＴ１と、ＬＵＴ３と、Ｌ２Ｐテーブルとの関係の例を示す図である。

第２の比較例に係るメモリシステムＹについて、実施形態に係るメモリシステム３と異なる点に注目して説明する。

第２の比較例に係るメモリシステムＹは、全ＮＳＡＵでバッファを共有する方式を使用してマッピング情報を管理する。

第２の比較例に係るメモリシステムＹは、全てのＮＳＡＵの数と同数のエントリを有する大きな容量のＬＵＴ３＿６５を準備する。また、Ｌ２Ｐテーブル６１の全体の記憶領域を、全てのＮＳＡＵで共有する。

第２の比較例に係るメモリシステムＹにおいて、ＬＵＴ３＿６５は、ＮＳＡＵ毎に、２^１７個のポインタを保持するエントリを有する。各エントリが保持するポインタそれぞれは、Ｌ２Ｐテーブル全体のうちの一つの記憶位置を示すメモリアドレスである。

このように、第２の比較例に係るメモリシステムＹでは、Ｌ２Ｐテーブル６１において利用されない記憶位置が生じることを避けることができる。

しかし、第２の比較例に係るメモリシステムＹでは、すべてのＮＳＡＵそれぞれを割り当てることができる大きなＬＵＴ３＿６５をＤＲＡＭ６に準備することが必要とされる。そのため、ＤＲＡＭ６の記憶領域の多くが、ＬＵＴ３＿６５のために消費されてしまい、Ｌ２Ｐテーブル６１全体をＤＲＡＭ６に記憶することが困難となる場合がある。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…情報処理システム、２…ホスト、３…メモリシステム、４…コントローラ、５…不揮発性メモリ、６…ＤＲＡＭ、７…バス、２０…内部バス、２１…プロセッサ、２２…メモリ、４０…内部バス、４１…ホストインタフェース回路、４２…ＳＲＡＭ、４３…ＣＰＵ、４４…誤り訂正回路、４５…不揮発性メモリインタフェース回路、４６…ＤＲＡＭインタフェース回路、６１…Ｌ２Ｐテーブル、６２…ルックアップテーブル（ＬＵＴ０）、６３…ルックアップテーブル（ＬＵＴ１）、６４…ルックアップテーブル（ＬＵＴ２）、６５…ルックアップテーブル（ＬＵＴ３）、４３１…ネームスペース管理部、４３２…Ｌ２Ｐテーブル管理部、４３３…ライト制御部、４３４…リード制御部、４５１－０、４５１－１、…、４５１－１５…不揮発性メモリ制御回路。

Claims (10)

1. ホストに接続可能なメモリシステムであって、
   不揮発性メモリと、
   ランダムアクセスメモリと、
   前記不揮発性メモリおよび前記ランダムアクセスメモリに電気的に接続されたコントローラと、を具備し、
   前記コントローラは、
   前記コントローラによって管理される論理アドレス空間に含まれる複数の論理アドレスのうちの連続するＮ個の論理アドレスに１対１の関係でそれぞれ対応付けられた前記不揮発性メモリのＮ個の物理アドレスを各々が示す複数のマップセグメントを有するマッピング情報を含む論理物理アドレス変換テーブルを前記ランダムアクセスメモリに記憶させ、前記Ｎは、２以上の整数であり、
   前記論理アドレスの集合をそれぞれが含む複数のネームスペースを管理し、
   前記論理アドレス空間を同じサイズを有する複数のエリアに分割し、
   前記論理物理アドレス変換テーブルが記憶された前記ランダムアクセスメモリの記憶領域を複数のバッファ領域に区分し、
   前記複数のネームスペースの各々のサイズに基づいて、前記複数のネームスペースの各々に、前記複数のエリアのうちの一つまたは複数のエリアを割り当て、
   前記ネームスペース毎に、前記ネームスペースに割り当てられた前記一つまたは複数のエリアを、前記ネームスペースの末尾の論理アドレスを少なくとも含む第１のエリアと、前記第１のエリアを除く第２のエリアとに分類し、
   前記複数のネームスペースの各々の前記第２のエリアの各々に、前記複数のバッファ領域のうちの一つのバッファ領域を、前記第２のエリアの各々に対応する複数の前記マップセグメントが記憶されるバッファ領域として、割り当て、
   前記複数のネームスペースの各々の前記第２のエリア毎に、前記第２のエリアに割り当てられた前記バッファ領域の先頭の記憶位置を示す第１のポインタを管理し、
   前記複数のバッファ領域のうちの１つのバッファ領域が前記複数のネームスペースのうちの２つ以上のネームスペースそれぞれの前記第１のエリアによって共有されるように、前記複数のネームスペースの各々の前記第１のエリアに、前記１つのバッファ領域を割り当て、
   前記複数のネームスペースの各々の前記第１のエリア毎に、前記第１のエリアに対応する前記複数のマップセグメントが記憶された、前記１つのバッファ領域における複数の記憶位置をそれぞれが示す複数の第２のポインタを管理する、
   メモリシステム。
2. 前記複数のネームスペースの各々のサイズが前記複数のエリアの各々の前記サイズの整数倍ではない場合、前記第１のエリアは、前記複数のネームスペースの各々によって使用される論理アドレスの集合と、前記複数のネームスペースの各々によって使用されない論理アドレスの集合とを含むエリアである、
   請求項１に記載のメモリシステム。
3. 前記コントローラは、
   前記複数のネームスペースの各々と、前記複数のネームスペースの各々に割り当てられた前記一つまたは複数のエリアとの間の対応関係を、第１のテーブルと、第２のテーブルとを使用して管理するようにさらに構成され、
   前記第１のテーブルは、前記ネームスペース毎に、前記ネームスペースのサイズと、前記第２のテーブルにおける開始エントリとを示す情報を保持するテーブルであり、
   前記第２のテーブルは、前記ネームスペース毎に、前記開始エントリから始まる一つまたは連続する複数のエントリに、前記一つまたは複数のエリアを示す情報を保持するテーブルである、
   請求項１に記載のメモリシステム。
4. 前記コントローラは、
   前記複数のネームスペースの各々の前記第２のエリア毎に、前記第１のポインタを第３のテーブルを使用して管理するようにさらに構成され、
   前記第３のテーブルは、前記複数のエリアの数と同数のエントリを有し、且つ、前記第３のテーブルのエントリの少なくとも一つのエントリは、前記第１のポインタを保持するテーブルである、
   請求項３に記載のメモリシステム。
5. 前記コントローラは、
   前記複数のネームスペースの各々の前記第１のエリア毎に、前記複数の第２のポインタを第４のテーブルを使用して管理するようにさらに構成され、
   前記第３のテーブルの前記エントリの少なくとも一つのエントリは、前記第４のテーブルのエントリのうちの一つのエントリを示すポインタを保持し、
   前記第４のテーブルは、前記複数のネームスペースの数と同数のエントリを有し、且つ、前記第４のテーブルの前記エントリの各々に、前記複数の第２のポインタを保持するテーブルである、
   請求項４に記載のメモリシステム。
6. 前記コントローラは、
   前記複数のネームスペースのうちの第１のネームスペースのサイズを拡張する場合、
   前記第１のネームスペースの前記第１のエリアに対応する前記複数のマップセグメントを、前記複数のバッファ領域のうちの空きのバッファ領域にコピーし、
   前記第１のネームスペースの前記第１のエリアに対応する前記第３のテーブルのエントリに保持されているポインタを、前記第４のテーブルのエントリのうちの一つのエントリを示す値から、前記空きバッファ領域の先頭の記憶位置を示すメモリアドレスに更新し、
   前記第１のネームスペースに対応する前記第４のテーブルのエントリを初期化し、
   前記第１のネームスペースに割り当てられるべき追加のエリアに対応する前記第３のテーブルのエントリに、前記第４のテーブルの前記初期化されたエントリを示すポインタを格納し、
   前記第１のネームスペースに前記追加のエリアが割り当てられるように、前記第１のテーブルと前記第２のテーブルとを更新するようにさらに構成されている、
   請求項５に記載のメモリシステム。
7. 前記コントローラは、
   前記第１のネームスペースの前記第１のエリアに対応する前記複数のマップセグメントのうちの一つのマップセグメントを前記空きのバッファ領域にコピーする度、
   前記第１のネームスペースに対応する前記第４のテーブルのエントリに保持されている前記複数の第２のポインタのうち、前記空きのバッファ領域にコピーされたマップセグメントに対応するポインタを、このマップセグメントがコピーされた前記空きバッファ領域におけるコピー先記憶位置を示す値に更新するようにさらに構成されている、
   請求項６に記載のメモリシステム。
8. 前記コントローラは、
   前記複数のネームスペースのうちの第１のネームスペースのサイズを縮小する場合、
   前記第１のネームスペースのサイズの縮小によって不要となった全ての前記マップセグメントを無効化し、
   前記第１のテーブルと前記第２のテーブルとを更新して、前記第１のネームスペースから、前記第１のネームスペースのサイズの縮小によって不要になったエリアの割り当てを解除し、
   前記第１のネームスペースに対応する前記第４のテーブルのエントリに保持されている前記複数の第２のポインタを、前記第１のネームスペースのサイズの縮小によって前記第１のネームスペースの末尾の論理アドレスを含むことになったエリアに対応する複数のマップセグメントが記憶されているバッファ領域における複数の記憶位置をそれぞれ示す値に更新し、
   前記第１のネームスペースの前記末尾の論理アドレスを含むことになった前記エリアに対応する前記第３のテーブルのエントリに保持されているポインタを、前記第１のネームスペースに対応する前記第４のテーブルのエントリを示す値に更新するようにさらに構成されている、
   請求項５に記載のメモリシステム。
9. 前記コントローラは、
   第１のネームスペース識別子と第１の論理アドレスとを指定する入出力コマンドを前記ホストから受信した場合、
   前記第１の論理アドレスと、一つのエリアのサイズと、前記第１のテーブルと、前記第２のテーブルとを使用して、前記ネームスペース識別子を有するネームスペースに割り当てられている前記一つまたは複数のエリアから、一つのエリアを選択し、
   前記第１の論理アドレスの上位ビットを前記選択したエリアを示すビット列で置換することによって、前記第１の論理アドレスを、前記選択したエリアに属するアクセス対象の論理アドレスに変換し、
   前記第３のテーブルと前記第４のテーブルとを使用して、前記アクセス対象の論理アドレスに対応するマップセグメントが記憶されている前記ランダムアクセスメモリにおける記憶位置を示すメモリアドレスを特定し、
   前記特定したメモリアドレスに基づいて、前記アクセス対象の論理アドレスに対応する前記マップセグメントを参照または更新するように構成されている、
   請求項５に記載のメモリシステム。
10. 不揮発性メモリを制御する制御方法であって、
    論理アドレス空間に含まれる複数の論理アドレスのうちの連続するＮ個の論理アドレスに１対１の関係でそれぞれ対応付けられた前記不揮発性メモリのＮ個の物理アドレスを各々が示す複数のマップセグメントを有するマッピング情報を含む論理物理アドレス変換テーブルをランダムアクセスメモリに記憶させることと、前記Ｎは、２以上の整数であり、
    前記論理アドレスの集合をそれぞれが含む複数のネームスペースを管理することと、
    前記論理アドレス空間を同じサイズを有する複数のエリアに分割することと、
    前記論理物理アドレス変換テーブルが記憶された前記ランダムアクセスメモリの記憶領域を複数のバッファ領域に区分することと、
    前記複数のネームスペースの各々のサイズに基づいて、前記複数のネームスペースの各々に、前記複数のエリアのうちの一つまたは複数のエリアを割り当てることと、
    前記ネームスペース毎に、前記ネームスペースに割り当てられた前記一つまたは複数のエリアを、前記ネームスペースの末尾の論理アドレスを少なくとも含む第１のエリアと、前記第１のエリアを除く第２のエリアとに分類することと、
    前記複数のネームスペースの各々の前記第２のエリアの各々に、前記複数のバッファ領域のうちの一つのバッファ領域を、前記第２のエリアの各々に対応する複数の前記マップセグメントが記憶されるバッファ領域として、割り当てることと、
    前記複数のネームスペースの各々の前記第２のエリア毎に、前記第２のエリアに割り当てられた前記バッファ領域の先頭の記憶位置を示す第１のポインタを管理することと、
    前記複数のバッファ領域のうちの１つのバッファ領域が前記複数のネームスペースのうちの２つ以上のネームスペースそれぞれの前記第１のエリアによって共有されるように、前記複数のネームスペースの各々の前記第１のエリアに、前記１つのバッファ領域を割り当てることと、
    前記複数のネームスペースの各々の前記第１のエリア毎に、前記第１のエリアに対応する前記複数のマップセグメントが記憶された、前記１つのバッファ領域における複数の記憶位置をそれぞれが示す複数の第２のポインタを管理することと、を具備する
    制御方法。

Images