JP2024043974A - メモリシステム - Google Patents

メモリシステム Download PDF

Info

Publication number
JP2024043974A
JP2024043974A JP2022149248A JP2022149248A JP2024043974A JP 2024043974 A JP2024043974 A JP 2024043974A JP 2022149248 A JP2022149248 A JP 2022149248A JP 2022149248 A JP2022149248 A JP 2022149248A JP 2024043974 A JP2024043974 A JP 2024043974A
Authority
JP
Japan
Prior art keywords
data
memory
data buffer
read command
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022149248A
Other languages
English (en)
Inventor
徹 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022149248A priority Critical patent/JP2024043974A/ja
Priority to US18/466,413 priority patent/US20240094946A1/en
Publication of JP2024043974A publication Critical patent/JP2024043974A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

【課題】ホストのメモリを効率的に利用できるメモリシステムを実現する。【解決手段】メモリシステムのコントローラは、前記不揮発性メモリに格納されている第１のデータに対応する第１の論理アドレスを指定し、且つ前記第１のデータが転送されるべき前記ホストのメモリの第１のデータバッファを示すデータポインタを指定する第１のリードコマンドを前記ホストから受信する。前記コントローラは、前記第１のリードコマンドによって指定されるデータポインタに基づき、前記ホストのメモリの前記第１のデータバッファへのリードアクセスを実行する。【選択図】図４

Description

本発明の実施形態は、不揮発性メモリを制御する技術に関する。
近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの１つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。
ＳＳＤは、不揮発性メモリよりもデータの書き込みおよびデータの読み出しの速度が速い揮発性メモリを含み得る。ＳＳＤのコントローラは、不揮発性メモリから読み出したデータを一時的に揮発性メモリに記憶させる。これにより、コントローラは、不揮発性メモリから再度データを読み出すよりも速く、揮発性メモリからデータを読み出すことができる。そのため、より大きな容量の揮発性メモリをもつことは、余分なレイテンシの発生を抑えることになる。
しかし、ＳＳＤの揮発性メモリの容量の増加は、ＳＳＤのコスト、およびサイズに影響する。
したがって、ＳＳＤにおいては、ホストのメモリを効率的に利用可能な技術が必要とされている。
米国特許出願公開第２０２１／０２９４７３８号明細書 米国特許出願公開第２０２０／０２９３６７６号明細書 米国特許出願公開第２０１６／０１８８２０８号明細書
本発明の一実施形態が解決しようとする課題は、ホストのメモリを効率的に利用できるメモリシステムを提供することである。
実施形態によれば、メモリシステムは、ホストに接続可能である。前記メモリシステムは、不揮発性メモリと、前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラとを具備する。前記コントローラは、前記不揮発性メモリに格納されている第１のデータに対応する第１の論理アドレスを指定し、且つ前記第１のデータが転送されるべき前記ホストのメモリの第１のデータバッファを示すデータポインタを指定する第１のリードコマンドを前記ホストから受信する。前記コントローラは、前記第１のリードコマンドによって指定されるデータポインタに基づき、前記ホストのメモリの前記第１のデータバッファへのリードアクセスを実行する。
実施形態に係るメモリシステムを含む情報処理システムの構成例を示すブロック図。 実施形態に係るメモリシステムのＮＡＮＤ型フラッシュメモリの構成例を示すブロック図。 実施形態に係るメモリシステムにおいて使用されるＬＵＴキャッシュの構成例を示す図。 実施形態に係るメモリシステムにおいて実行される、リードコマンドの処理中におけるホストのメモリ内のデータバッファの利用例を示す図。 実施形態に係るメモリシステムにおいて実行される、リードコマンドの処理と、ホストのメモリ内のデータバッファの利用可能期間との関係を示す図。 実施形態に係るメモリシステムにおいて実行されるリードコマンドの処理を示す図。 実施形態に係るメモリシステムにおいて実行される、アドレス変換情報の書き込み処理および読み出し処理の例を示す図。 実施形態に係るメモリシステムにおいて実行されるアドレス変換情報の書き込み処理を示す図。 実施形態に係るメモリシステムにおいて実行されるアドレス変換情報の読み出し処理を示す図。 実施形態に係るメモリシステムにおいて実行されるアドレス変換情報の上書きおよびコピー処理を示す図。 実施形態に係るメモリシステムにおいて実行されるアドレス変換情報の上書き処理を示す図。 実施形態に係るメモリシステムにおいて実行されるアドレス変換情報のコピー処理を示す図。 実施形態に係るメモリシステムにおいて実行されるリードコマンドの処理の手順を示すフローチャート。 実施形態に係るメモリシステムにおいて実行されるキャッシュリフィル処理の手順を示すフローチャート。 実施形態に係るメモリシステムにおいて実行される、データ転送の処理の手順を示すフローチャート。
以下、図面を参照して、実施形態を説明する。
以下では、実施形態に係るメモリシステムがＳＳＤとして実現されている場合を想定する。図１は、実施形態に係るメモリシステムを含む情報処理システム１の構成例を示すブロック図である。情報処理システム１は、ホスト２と、ＳＳＤ３とを含む。ホスト２と、ＳＳＤ３とは、バス７を介して接続可能である。
ホスト２は、情報処理装置である。ホスト２は、例えば、パーソナルコンピュータ、サーバコンピュータ、または携帯端末である。ホスト２は、ＳＳＤ３にアクセスする。具体的には、ホスト２は、データを書き込むためのコマンドであるライトコマンドをＳＳＤ３に送信する。また、ホスト２は、データを読み出すためのコマンドであるリードコマンドをＳＳＤ３に送信する。また、ホスト２は、データを無効化するためのコマンドである無効化コマンドをＳＳＤ３に送信する。無効化コマンドの一例は、アンマップコマンドやトリムコマンドである。
ホスト２は、プロセッサ２１と、メモリ２２とを含む。プロセッサ２１、およびメモリ２２は、内部バス２０を介して相互接続される。
ＳＳＤ３は、ホスト２に接続可能なストレージデバイスである。ＳＳＤ３は、不揮発性メモリを含む。ＳＳＤ３は、不揮発性メモリにデータを書き込む。そして、ＳＳＤ３は、不揮発性メモリからデータを読み出す。
ＳＳＤ３とホスト２との間の通信は、バス７を介して実行される。バス７は、ホスト２とＳＳＤ３とを接続する伝送路である。バス７は、例えば、ＰＣＩ ｅｘｐｒｅｓｓＴＭ（ＰＣＩｅＴＭ）バスである。ＰＣＩｅバスは、ホスト２からＳＳＤ３へデータおよび入出力（Ｉ／Ｏ）コマンドを送信する伝送路と、ＳＳＤ３からホスト２へデータおよび応答を送信する伝送路との双方を含む。Ｉ／Ｏコマンドは、不揮発性メモリへのデータの書き込み、または不揮発性メモリからのデータの読み出しを行うためのコマンドである。Ｉ／Ｏコマンドは、例えば、ライトコマンド、またはリードコマンドである。
ホスト２とＳＳＤ３とを接続するための論理インタフェースの規格としては、例えば、ＮＶＭ ｅｘｐｒｅｓｓＴＭ（ＮＶＭｅＴＭ）規格が使用され得る。ＮＶＭｅ規格のインタフェースでは、少なくとも１つのサブミッションキュー（ＳＱ）と、この少なくとも１つのサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）とを含む対のキューを用いて、ホスト２とＳＳＤ３との間の通信が行われる。この対のキューは、サブミッションキュー／コンプリーションキューペア（ＳＱ／ＣＱペア）と称される。ホスト２からＳＳＤ３へのコマンドの発行において、サブミッションキュー（ＳＱ）が使用される。また、ＳＳＤ３からホスト２への完了応答の送信において、コンプリーションキュー（ＣＱ）が使用される。ホスト２とＳＳＤ３との間におけるコマンド、データ、完了応答の転送は、バス７を介して実行される。
次に、ホスト２の構成について説明する。
プロセッサ２１は、例えばｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ（ＣＰＵ）である。プロセッサ２１は、ＳＳＤ３、または、ホスト２に接続された他のストレージデバイスからメモリ２２にロードされるソフトウェア（ホストソフトウェア）を実行する。ホストソフトウェアは、例えば、オペレーティングシステム（ＯＳ）、アプリケーションプログラム等を含む。また、プロセッサ２１は、バス７を介してＳＳＤ３との通信を実行する。
メモリ２２は、例えば揮発性のメモリである。メモリ２２は、メインメモリ、システムメモリ、またはホストメモリとも称される。メモリ２２は、例えばダイナミックランダムアクセスメモリ（ＤＲＡＭ）である。メモリ２２の記憶領域の一部は、ＳＱ／ＣＱペアを格納するために使用される。
ＳＱ／ＣＱペアは、ホスト２とＳＳＤ３との間の通信において、使用される。ＳＱ／ＣＱペアは、サブミッションキュー（ＳＱ）２２１と、コンプリーションキュー（ＣＱ）２２２とを含む。
ＳＱ２２１は、ＳＳＤ３にコマンドを発行するために使用されるキューである。ＳＱ２２１は、それぞれがコマンドを格納可能な複数のスロットを含む。
ＣＱ２２２は、コマンドの完了を示す完了応答をＳＳＤ３から受信するために使用されるキューである。完了応答は、完了したコマンドのステータス（成功または失敗、等）を示す情報を含む。完了応答は、コマンド完了、またはコマンド完了通知とも称される。ＣＱ２２２は、完了応答をそれぞれが格納可能な複数のスロットを含む。
また、メモリ２２の記憶領域の一部は、リードコマンド用データバッファ２２３－１、２２３－２、…として使用される。一つのリードコマンド用データバッファ２２３は、一つのリードコマンドに対応付けられている。リードコマンド用データバッファ２２３は、対応するリードコマンドによって読み出しが要求されたリード対象データが転送されるべき記憶領域である。あるリードコマンドをＳＳＤ３に発行する際、プロセッサ２１は、メモリ２２にリードコマンド用データバッファ２２３－１を確保し、そしてリードコマンドをサブミッションキュー（ＳＱ）２２１に格納する。確保されたリードコマンド用データバッファ２２３－１のサイズは、ＳＱ２２１に格納されたリードコマンドによって指定されるリード対象データのサイズに基づいて決定される。リードコマンドは、リード対象データに対応する論理アドレスと、リード対象データのサイズと、リードコマンド用データバッファ２２３－１を示すデータポインタとを指定する。データポインタは、リードコマンド用データバッファ２２３－１として確保されたメモリ２２における記憶領域を示すメモリアドレスである。また、別のリードコマンドをＳＳＤ３に発行する際、プロセッサ２１は、メモリ２２にリードコマンド用データバッファ２２３－２を確保し、そしてこの別のリードコマンドをサブミッションキュー（ＳＱ）２２１に格納する。確保されたリードコマンド用データバッファ２２３－２のサイズは、この別のリードコマンドによって指定されるリード対象データのサイズに基づいて決定される。この別のリードコマンドは、リード対象データに対応する論理アドレスと、リード対象データのサイズと、リードコマンド用データバッファ２２３－２を示すデータポインタとを指定する。
また、プロセッサ２１は、ＳＳＤ３に書き込まれるべきデータをメモリ２２上の記憶領域に格納して、ライトコマンドをサブミッションキュー（ＳＱ）２２１に格納する。ライトコマンドは、メモリ２２に格納されたデータが書き込まれるべき論理アドレスと、データが格納されているメモリ２２内の記憶領域を示すデータポインタと、データのサイズとを指定する情報を含む。
次に、ＳＳＤ３の内部構成について説明する。ＳＳＤ３は、コントローラ４と、ＮＡＮＤ型フラッシュメモリ５とを含む。以降では、ＮＡＮＤ型フラッシュメモリ５をＮＡＮＤメモリ５と称する。また、ＳＳＤ３は、ランダムアクセスメモリ、例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）６をさらに含んでいてもよい。
コントローラ４は、メモリコントローラである。コントローラ４は、例えば、ｓｙｓｔｅｍ－ｏｎ－ａ－ｃｈｉｐ（ＳｏＣ）のような制御回路である。コントローラ４は、ＮＡＮＤメモリ５に電気的に接続されている。コントローラ４は、ＮＡＮＤメモリ５にデータを書き込むデータ書き込み動作と、ＮＡＮＤメモリ５からデータを読み出すデータ読み出し動作とを実行する。また、コントローラ４は、バス７を介して、ホスト２との通信を実行する。コントローラ４とＮＡＮＤメモリ５とを接続する物理インタフェースとしては、例えば、Ｔｏｇｇｌｅ ＮＡＮＤフラッシュインタフェース、またはオープンＮＡＮＤフラッシュインタフェース（ＯＮＦＩ）が使用される。コントローラ４の各部の機能は、専用ハードウェア、プログラムを実行するプロセッサ、またはこれらの組み合わせにより実現され得る。
ＮＡＮＤメモリ５は、不揮発性メモリである。ＮＡＮＤメモリ５は、マトリクス状に配置された複数のメモリセルを含む。ＮＡＮＤメモリ５は、２次元構造のフラッシュメモリであってもよいし、３次元構造のフラッシュメモリであってもよい。
ＤＲＡＭ６は、揮発性メモリである。ＤＲＡＭ６の記憶領域の一部は、データを一時的に記憶するための記憶領域として使用される。また、ＤＲＡＭ６は、管理データを記憶していてもよい。管理データは、ＳＳＤ３の管理に使用されるデータである。
次に、コントローラ４の内部構成を説明する。コントローラ４は、ホストインタフェース（ホストＩ／Ｆ）４１と、ＣＰＵ４２と、直接メモリアクセスコントローラ（ＤＭＡＣ）４３と、スタティックＲＡＭ（ＳＲＡＭ）４４と、ＮＡＮＤインタフェース（ＮＡＮＤ Ｉ／Ｆ）４５と、ＥＣＣエンコード／デコード部４６と、ＤＲＡＭインタフェース（ＤＲＡＭ Ｉ／Ｆ）４７とを含む。これらホストインタフェース４１と、ＣＰＵ４２と、ＤＭＡＣ４３と、ＳＲＡＭ４４と、ＮＡＮＤインタフェース４５と、ＥＣＣエンコード／デコード部４６と、ＤＲＡＭインタフェース４７とは、バス４０を介して相互接続される。
ホストインタフェース４１は、通信インタフェース回路である。ホストインタフェース４１は、ホスト２との通信を実行する。ホストインタフェース４１は、例えば、ＰＣＩｅコントローラである。
ホストインタフェース４１は、アービトレーション機構を含む。このアービトレーション機構は、ホスト２の複数のサブミッションキューから、コマンドがフェッチされるべきサブミッションキューを選択する機構である。アービトレーション機構は、例えば、ラウンドロビンアービトレーション機構、または重み付きラウンドロビンアービトレーション機構である。
ＣＰＵ４２は、プロセッサである。ＣＰＵ４２は、ホストインタフェース４１、ＤＭＡＣ４３、ＳＲＡＭ４４、ＮＡＮＤインタフェース４５、ＥＣＣエンコード／デコード部４６、およびＤＲＡＭインタフェース４７を制御する。ＣＰＵ４２は、ＮＡＮＤメモリ５または図示しないＲＯＭに格納されている制御プログラム（ファームウェア）をＳＲＡＭ４４にロードし、そしてこのファームウェアを実行することによって様々な処理を行う。なお、ファームウェアは、ＤＲＡＭ６にロードされてもよい。
ＣＰＵ４２は、例えば、フラッシュトランスレーション層（ＦＴＬ）として、ＮＡＮＤメモリ５に記憶されたデータの管理およびＮＡＮＤメモリ５に含まれるブロックの管理を実行する。ＮＡＮＤメモリ５に記憶されたデータの管理は、例えば、論理アドレスそれぞれとＮＡＮＤメモリ５の物理アドレスそれぞれとの間の対応関係を示す情報であるマッピング情報の管理を含む。論理アドレスは、ＮＡＮＤメモリ５をアクセスするためにホスト２によって使用されるアドレスである。論理アドレスは、例えば、ＬＢＡ（ｌｏｇｉｃａｌ ｂｌｏｃｋ ａｄｄｒｅｓｓ）である。ＮＡＮＤメモリ５の物理アドレスは、ＮＡＮＤメモリ５に含まれる物理的な記憶位置を示すアドレスである。ＣＰＵ４２は、ＬＵＴキャッシュ６１を使用して、論理アドレスそれぞれと物理アドレスそれぞれとの間のマッピングを管理する。また、ＮＡＮＤメモリ５に含まれるブロックの管理は、ＮＡＮＤメモリ５に含まれる不良ブロック（バッドブロック）の管理と、ウェアレベリングと、ガベージコレクションとを含む。
ＤＭＡＣ４３は、ダイレクトメモリアクセス（ＤＭＡ）を実行する回路である。ＤＭＡＣ４３は、ホスト２のメモリ２２とＳＲＡＭ４４またはＤＲＡＭ６との間のデータ転送を実行する。コントローラ４からホスト２のメモリ２２にデータを転送する際、ＤＭＡＣ４３は、メモリライト要求をホスト２に送信して、データをメモリ２２に書き込む。メモリライト要求は、このデータが転送されるべきメモリ２２における記憶位置を示すメモリアドレスを含む。ホスト２のメモリ２２からコントローラ４にデータを転送する際、ＤＭＡＣ４３は、メモリリード要求をホスト２に送信して、データをメモリ２２から読み出す。メモリリード要求は、このデータが格納されているメモリ２２における記憶位置を示すメモリアドレスを含む。
ＳＲＡＭ４４は、揮発性メモリである。ＳＲＡＭ４４も、ＤＲＡＭ６と同様に、データを一時的に記憶するための記憶領域として使用される。
ＮＡＮＤインタフェース４５は、ＮＡＮＤメモリ５を制御する回路である。ＮＡＮＤメモリ５が複数のＮＡＮＤ型フラッシュメモリダイから構成されている場合、ＮＡＮＤインタフェース４５は、複数のチャンネルを介してこれら複数のＮＡＮＤ型フラッシュメモリダイそれぞれと接続されていてもよい。
ＥＣＣエンコード／デコード部４６は、データのエンコードと、データのデコードとを実行する回路である。ＥＣＣエンコード／デコード部４６は、ＮＡＮＤメモリ５にデータを書き込む際に、エンコード処理を実行する。エンコード処理において、ＥＣＣエンコード／デコード部４６は、書き込むべきデータにエラー訂正コード（ＥＣＣ）を冗長コードとして付加する。ＥＣＣエンコード／デコード部４６は、ＮＡＮＤメモリ５からデータがリードされた際に、デコード処理を実行する。デコード処理において、ＥＣＣエンコード／デコード部４６は、ＮＡＮＤメモリ５から読み出されたデータに付加されたＥＣＣを使用して、このデータの誤り訂正処理を行う。
ＤＲＡＭインタフェース４７は、ＤＲＡＭ６を制御する回路である。ＤＲＡＭインタフェース４７は、ＤＲＡＭ６にデータを格納し、またＤＲＡＭ６に格納されているデータを読み出す。
次に、ＮＡＮＤメモリ５に記憶されているデータについて説明する。ＮＡＮＤメモリ５は、ユーザデータ５１と、ルックアップテーブル（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ：ＬＵＴ）５２とを記憶する。
ユーザデータ５１は、ホスト２から受信されたライトコマンドに基づいて、ＮＡＮＤメモリ５に書き込まれたデータである。ＮＡＮＤメモリ５に記憶されているユーザデータは、有効データと、無効データとに大別される。有効データは、論理アドレスに関連付けられている物理アドレスによって示される、ＮＡＮＤメモリ５における記憶位置に格納されているデータである。有効データは、後にホスト２からリードされる可能性があるデータである。無効データは、論理アドレスに関連付けられていない物理アドレスによって示される、ＮＡＮＤメモリ５における記憶位置に格納されているデータである。無効データは、もはやホスト２からリードされる可能性が無いデータである。
ＬＵＴ５２は、論理アドレスそれぞれとＮＡＮＤメモリ５の物理アドレスそれぞれとの間の対応関係を示すマッピング情報を格納する。ＬＵＴ５２は、論理物理アドレス変換テーブル（ｌｏｇｉｃａｌ－ｔｏ－ｐｈｙｓｉｃａｌ ｔｒａｎｓｌａｔｉｏｎ ｔａｂｌｅ：Ｌ２Ｐテーブル）とも称される。ＬＵＴ５２は、論理アドレスを対応する物理アドレスに変換するためのアドレス変換情報を格納する。また、ＬＵＴ５２において参照されている物理アドレスによって示される記憶位置に格納されているデータは、有効データである。ＬＵＴ５２において参照されていない物理アドレスによって示される記憶位置に格納されているデータは、無効データである。
次に、ＤＲＡＭ６の内部構成例について説明する。ＤＲＡＭ６の記憶領域の一部は、ＬＵＴキャッシュ６１として利用される。また、ＤＲＡＭ６の記憶領域の他の一部は、内部バッファ６２として利用される。
ＬＵＴキャッシュ６１は、ＮＡＮＤメモリ５のＬＵＴ５２に格納されているアドレス変換情報の一部を一時的に格納する記憶領域である。ＬＵＴキャッシュ６１は、ＤＲＡＭ６ではなく、コントローラ４のＳＲＡＭ４４に格納されていてもよい。ＬＵＴキャッシュ６１は、一つ以上のアドレス変換情報をそれぞれが格納することができる複数のエントリを有する。複数のエントリの各々に格納されるアドレス変換情報は、例えば、連続する複数の論理アドレスにそれぞれに対応する複数の物理アドレスを含む。また、ＬＵＴキャッシュ６１は、ＬＵＴキャッシュ６１に格納されているアドレス変換情報毎に、ダーティフラグを保持する。ダーティフラグは、対応するアドレス変換情報がＬＵＴ５２に書き戻す必要がある情報であるか否かを示すフラグである。ＬＵＴ５２に書き戻す必要があるアドレス変換情報は、ＬＵＴキャッシュ６１に格納されている間に更新され、且つＮＡＮＤメモリ５のＬＵＴ５２に未反映のアドレス変換情報である。以降では、ＬＵＴ５２への書き戻しが必要なアドレス変換情報を、ダーティなアドレス変換情報と称する。
内部バッファ６２は、ユーザデータが一時的に格納される記憶領域である。内部バッファ６２は、ホスト２から受信されたライトコマンドに関連付けられたデータを一時的に格納する。内部バッファ６２は、ホスト２から受信されたリードコマンドに基づいて、ＮＡＮＤメモリ５から読み出されたデータを一時的に格納する。
次に、ＣＰＵ４２の機能構成例について説明する。ＣＰＵ４２は、コマンドフェッチ部４２１、コマンド処理部４２２、およびＬＵＴキャッシュ管理部４２３を含む。コマンドフェッチ部４２１、コマンド処理部４２２、およびＬＵＴキャッシュ管理部４２３の各々の一部または全部は、コントローラ４の専用ハードウェアによって実現されてもよい。例えば、コマンドフェッチ部４２１は、ホストインタフェース４１によって実現されてもよい。
コマンドフェッチ部４２１は、ホストインタフェース４１を介して、ホスト２のサブミッションキュー（ＳＱ）２２１から一つまたは複数のＩ／Ｏコマンドをフェッチする。これにより、コントローラ４は、ホスト２から一つまたは複数のＩ／Ｏコマンドを受信し得る。
コマンド処理部４２２は、フェッチされたＩ／Ｏコマンドを解釈（デコード）し、Ｉ／Ｏコマンドに対応するコマンド処理を実行する。Ｉ／Ｏコマンドに対応するコマンド処理は、例えば、ＮＡＮＤメモリ５にデータを書き込む処理またはＮＡＮＤメモリ５からデータを読み出す処理である。具体的には、コマンド処理部４２２は、Ｉ／Ｏコマンドに対応するデータ書き込み動作またはデータ読み出し動作の実行を、ＮＡＮＤメモリ５に指示する。ＮＡＮＤメモリ５に対するデータ書き込み動作またはデータ読み出し動作の指示は、ＮＡＮＤインタフェース４５を介してＮＡＮＤメモリ５に送信される。
例えば、ホスト２から受信されたＩ／Ｏコマンドがリードコマンドである場合、コマンド処理部４２２は、リードコマンドによって指定される論理アドレス（リード対象データに対応する論理アドレス）を物理アドレスに変換するためのアドレス変換処理を実行する。コマンド処理部４２２は、この論理アドレスに対応するアドレス変換情報を、ＬＵＴキャッシュ管理部４２３を通じてＬＵＴキャッシュ６１から取得する。コマンド処理部４２２は、取得したアドレス変換情報を使用して、アドレス変換処理を実行する。コマンド処理部４２２は、取得した物理アドレスによって示されるＮＡＮＤメモリ５における記憶位置に記憶されているリード対象データを、ＮＡＮＤメモリ５から読み出すコマンド処理を実行する。ＮＡＮＤメモリ５から読み出されたリード対象データは、内部バッファ６２に一時的に格納される。そして、コマンド処理部４２２は、内部バッファ６２に格納されたリード対象データを、リードコマンド用データバッファ２２３に転送する。リードコマンドによって指定されるデータポインタは、リードコマンド用データバッファ２２３を示す。リード対象データをリードコマンド用データバッファ２２３に転送する処理では、コマンド処理部４２２は、ホスト２にメモリライト要求を送信することによって、リード対象データをリードコマンド用データバッファ２２３に書き込む。
そして、コマンド処理部４２２は、リードコマンドの完了を示す完了応答を、ホストインタフェース４１を介してホスト２に送信する。この場合、コマンド処理部４２２は、このリードコマンドがフェッチされたサブミッションキュー（ＳＱ）２２１に関連付けられたコンプリーションキュー（ＣＱ）２２２に、完了応答を格納する。
ＬＵＴキャッシュ管理部４２３は、ＬＵＴキャッシュ６１に格納されているアドレス変換情報を管理する。ＬＵＴキャッシュ管理部４２３は、アドレス変換処理において、アドレス変換処理の対象の論理アドレスに対応するアドレス変換情報を探索する。アドレス変換情報を探索する処理では、ＬＵＴキャッシュ管理部４２３は、まず、対象の論理アドレスに対応するアドレス変換情報がＬＵＴキャッシュ６１に格納されているか否かを判定する。
アドレス変換処理の対象の論理アドレスに対応するアドレス変換情報がＬＵＴキャッシュ６１に格納されている場合（キャッシュヒット）、ＬＵＴキャッシュ管理部４２３は、ＬＵＴキャッシュ６１からアドレス変換情報を読み出し、読み出したアドレス変換情報をコマンド処理部４２２に転送する。
アドレス変換処理の対象の論理アドレスに対応するアドレス変換情報がＬＵＴキャッシュ６１に格納されていない場合（キャッシュミス）、ＬＵＴキャッシュ管理部４２３は、キャッシュリフィル処理を実行する。キャッシュリフィル処理は、ＮＡＮＤメモリ５のＬＵＴ５２からアドレス変換情報を読み出す処理と、読み出したアドレス変換情報をＬＵＴキャッシュ６１の空きのエントリに格納する処理とを含む。空きのエントリは、新たなアドレス変換情報の格納に利用可能なエントリである。
ＬＵＴキャッシュ６１に空きのエントリがある場合、ＬＵＴキャッシュ管理部４２３は、ＮＡＮＤメモリ５から読み出したアドレス変換情報を空きのエントリに格納する。ＬＵＴキャッシュ６１に空きのエントリが無い場合、ＬＵＴキャッシュ管理部４２３は、ＬＵＴキャッシュ６１に格納されているアドレス変換情報から、追い出し対象のアドレス変換情報を選択する。ＬＵＴキャッシュ管理部４２３は、例えば、ＬＲＵ（Ｌｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ）アルゴリズムを使用することによって、最近最も使用されていないアドレス変換情報を追い出し対象のアドレス変換情報に選択する。追い出し対象のアドレス変換情報は、置換対象のアドレス変換情報とも称される。ＬＵＴキャッシュ管理部４２３は、ＮＡＮＤメモリ５から読み出したアドレス変換情報を、選択された追い出し対象のアドレス変換情報が格納されていたＬＵＴキャッシュ６１のエントリに格納する。これにより、このエントリのアドレス変換情報は、ＮＡＮＤメモリ５から読み出したアドレス変換情報に置換される。
選択された追い出し対象のアドレス変換情報がダーティなアドレス変換情報である場合には、ＬＵＴキャッシュ管理部４２３は、最初に、書き戻し処理を実行する。書き戻し処理は、ダーティなアドレス変換情報をＮＡＮＤメモリ５のＬＵＴ５２に書き戻すことによって、ダーティなアドレス変換情報の内容をＮＡＮＤメモリ５のＬＵＴ５２に反映する処理である。そして、ＬＵＴキャッシュ管理部４２３は、ＮＡＮＤメモリ５から読み出したアドレス変換情報を、選択された追い出し対象のアドレス変換情報が格納されていたＬＵＴキャッシュ６１のエントリに格納する。これにより、このエントリのアドレス変換情報は、ＮＡＮＤメモリ５から読み出したアドレス変換情報に置換される。
ＬＵＴキャッシュ６１のキャッシュヒット率を高めるためには、大容量のＬＵＴキャッシュ６１が必要となる。しかしながら、大容量のＬＵＴキャッシュ６１を実現するためには、大容量のＤＲＡＭをＤＲＡＭ６としてＳＳＤ３に設けることが必要となる。このことは、ＳＳＤ３のコストアップを招く要因となる。
そこで、本実施形態では、コントローラ４は、リード対象データが転送されるべき記憶領域としてホスト２のメモリ２２に確保されているリードコマンド用データバッファを、コントローラ４用のメモリリソースとして活用する。リードコマンド用データバッファは、本来、リード対象データをメモリ２２に書き込む（転送する）ために使用される記憶領域である。本実施形態では、コントローラ４は、ホスト２から受信したリードコマンドによって指定されるデータポインタに基づき、ホスト２のメモリ２２のリードコマンド用データバッファ（例えば、リードコマンド用データバッファ２２３－１、２２３－２、等）へのリードアクセスを実行して、リードコマンド用データバッファから情報を読み出すように構成されている。これにより、リードコマンド用データバッファがコントローラ４用のメモリリソースとして活用され得る。
リードコマンド用データバッファから読み出される情報は、リードコマンドの受信後にコントローラ４によってリードコマンド用データバッファに書き込まれた情報である。また、この情報は、リード対象データ以外のデータである。
具体的には、リードコマンド用データバッファは、様々な管理データのキャッシュ領域として利用可能である。様々な管理データは、例えばアドレス変換情報である。
コントローラ４は、リード対象データをリードコマンド用データバッファに書き込む前に、このリードコマンド用データバッファへのリードアクセスを実行する。
リードコマンド用データバッファはコントローラ４によって使用される様々な情報を一時的にキャッシュする記憶領域として利用可能であるが、以下では、リードコマンド用データバッファを、アドレス変換情報を保持するためのキャッシュとして利用するケースを例として説明する。
リードコマンド用データバッファにアドレス変換情報をキャッシュする処理は、例えば、追い出し対象のアドレス変換情報をリードコマンド用データバッファに書き込むことによって実行される。
この場合、ＬＵＴキャッシュ管理部４２３は、ダーティでないアドレス変換情報から、追い出し対象のアドレス変換情報を選択し得る。ＬＵＴキャッシュ管理部４２３は、例えば、ダーティでないアドレス変換情報のうち、最近最も使用されていないアドレス変換情報を追い出し対象のアドレス変換情報に選択する。
そして、ＬＵＴキャッシュ管理部４２３は、処理中のリードコマンドが存在するか否かを判定する。処理中のリードコマンドとは、例えば、そのリードコマンドに対するデコードが完了しているものの、リード対象データがまだメモリ２２に転送されていないリードコマンドである。処理中のリードコマンドが存在する場合、ＬＵＴキャッシュ管理部４２３は、処理中のリードコマンドに対応するリードコマンド用データバッファ２２３に、追い出し対象のアドレス変換情報を書き込む。処理中のリードコマンドに対応するリードコマンド用データバッファ２２３は、処理中のリードコマンドによって指定されるリード対象データが転送されるべきメモリ２２の記憶領域である。二つ以上のリードコマンドが処理中である場合、ＬＵＴキャッシュ管理部４２３は、処理中の二つ以上のリードコマンドのうちのいずれかに対応するリードコマンド用データバッファ２２３を、追い出し対象のアドレス変換情報が書き込まれるべき記憶領域に決定する。処理中のリードコマンドが無い場合、ＬＵＴキャッシュ管理部４２３は、追い出し対象のアドレス変換情報を破棄する。
例えば、処理中のリードコマンドに後続する新たなリードコマンドに対応するアドレス変換情報がリードコマンド用データバッファ２２３に格納されている場合、ＬＵＴキャッシュ管理部４２３は、このアドレス変換情報を、リードコマンド用データバッファ２２３から読み出す。このことで、ＬＵＴキャッシュ管理部４２３は、新たなリードコマンドに対応するアドレス変換情報をＮＡＮＤメモリ５から読み出す必要がない。このように、リードコマンド用データバッファ２２３をＬＵＴキャッシュ６１の一部として利用することにより、キャッシュヒット率を高めることが可能となる。よって、リードコマンドのコマンド処理の性能を改善することができる。
また、リードコマンド用データバッファ２２３に書き込まれるアドレス変換情報を、ダーティではないアドレス変換情報に限定することにより、リードコマンド用データバッファ２２３にリード対象データを転送する際に、リードコマンド用データバッファ２２３からＮＡＮＤメモリ５にアドレス変換情報を書き戻す処理を行う必要がなくなる。
次に、ＮＡＮＤメモリ５の構成例について説明する。図２は、実施形態に係るメモリシステムのＮＡＮＤ型フラッシュメモリの構成例を示すブロック図である。
ＮＡＮＤメモリ５のメモリセルアレイ５０は、複数のブロックＢＬＫ０～ＢＬＫｘ－１を含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、複数のページ（ここではページＰ０～Ｐｙ－１）を含む。複数のページの各々は、例えば、同一ワード線に接続された複数のメモリセルを含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、データを消去するデータ消去動作の単位である。ページＰ０～Ｐｙ－１の各々は、データ書き込み動作およびデータ読み出し動作の単位である。
次に、ＬＵＴキャッシュ６１について説明する。図３は、実施形態に係るメモリシステムにおいて使用されるＬＵＴキャッシュの構成例を示す図である。
ＬＵＴキャッシュ６１は、ＬＵＴキャッシュ本体６１１と、ＬＵＴキャッシュ管理テーブル６１２とを含む。ＬＵＴキャッシュ本体６１１は、アドレス変換情報をそれぞれが格納可能な複数のエントリ（複数のキャッシュライン）を含む。ＬＵＴキャッシュ管理テーブル６１２は、ＬＵＴキャッシュ本体６１１またはリードコマンド用データバッファに格納されているアドレス変換情報の管理に必要な管理情報を格納するテーブルである。ＬＵＴキャッシュ管理テーブル６１２は、ＬＵＴキャッシュ本体６１１に含まれるエントリの数よりも多い複数のエントリを含む。ＬＵＴキャッシュ管理テーブル６１２のエントリの各々に格納されている管理情報は、一つのアドレス変換情報に対応する。ＬＵＴキャッシュ管理テーブル６１２のエントリの各々に格納されている管理情報は、例えば、タグと、ダーティフラグと、ポインタとを含む。
タグは、対応するアドレス変換情報がどの論理アドレスに対応するかを示す情報である。一つのアドレス変換情報が連続する複数の論理アドレスにそれぞれ対応する複数の物理アドレスを含む場合、このアドレス変換情報に対応するタグは、これら複数の論理アドレスのうちの先頭の論理アドレスを示してもよい。
ダーティフラグは、対応するアドレス変換情報がダーティなアドレス変換情報であるか否かを示すフラグである。一つのアドレス変換情報が連続する複数の論理アドレスにそれぞれ対応する複数の物理アドレスを含むケースにおいて、いずれか一つの論理アドレスに対応する物理アドレスが更新されており、且つ更新された物理アドレスがＮＡＮＤメモリ５のＬＵＴ５２に未反映である場合には、このアドレス変換情報はダーティなアドレス変換情報として扱われる。対応するアドレス変換情報がダーティなアドレス変換情報である場合、ダーティフラグは、例えば、１を示す値に設定される。また、対応するアドレス変換情報がダーティなアドレス変換情報でない場合、ダーティフラグは、例えば、０を示す値に設定される。
ポインタは、対応するアドレス変換情報が格納されている記憶位置を示す情報である。アドレス変換情報がＬＵＴキャッシュ本体６１１のエントリに格納されている場合、ポインタは、このアドレス変換情報が格納されているＤＲＡＭ６（またはＳＲＡＭ４４）上の記憶位置を示すメモリアドレスである。また、アドレス変換情報がリードコマンド用データバッファ２２３に格納されている場合、ポインタは、このアドレス変換情報が格納されているホスト２のメモリ２２上の記憶位置を示すメモリアドレスである。
図３において、ＬＵＴキャッシュ管理テーブル６１２の一つ目のエントリは、ＬＢＡ１０からＬＢＡ１９までの論理アドレスに対応するアドレス変換情報を管理する情報を格納している。一つ目のエントリのダーティフラグは、０を示す値に設定されている。そのため、一つ目のエントリに対応するアドレス変換情報は、ダーティなアドレス変換情報ではない。一つ目のエントリのポインタ＃１０は、対応するアドレス変換情報が格納されているＤＲＡＭ６（またはＳＲＡＭ４４）上の記憶位置を示すメモリアドレスである。
ＬＵＴキャッシュ管理テーブル６１２の二つ目のエントリは、ＬＢＡ２０からＬＢＡ２９までの論理アドレスに対応するアドレス変換情報を管理する情報を格納している。二つ目のエントリのダーティフラグは、１を示す値に設定されている。そのため、二つ目のエントリに対応するアドレス変換情報は、ダーティなアドレス変換情報である。二つ目のエントリのポインタ＃２０は、対応するアドレス変換情報が格納されているＤＲＡＭ６（またはＳＲＡＭ４４）上の記憶位置を示すメモリアドレスである。
ＬＵＴキャッシュ管理テーブル６１２の三つ目のエントリは、ＬＢＡ３０からＬＢＡ３９までの論理アドレスに対応するアドレス変換情報を管理する情報を格納している。三つ目のエントリのダーティフラグは、０を示す値に設定されている。そのため、三つ目のエントリに対応するアドレス変換情報は、ダーティなアドレス変換情報ではない。三つ目のエントリのポインタ＃３０は、対応するアドレス変換情報が格納されているホスト２のメモリ２２上の記憶位置を示すメモリアドレスである。例えば、対応するアドレス変換情報が、リードコマンド用データバッファ２２３－１が割り当てられているメモリ２２上の記憶領域における先頭の記憶位置に格納されている場合、ポインタ＃３０は、この先頭の記憶位置のメモリアドレスである。
ＬＵＴキャッシュ管理テーブル６１２の最後のエントリは、ＬＢＡ０からＬＢＡ９までの論理アドレスに対応するアドレス変換情報を管理する情報を格納している。最後のエントリのダーティフラグは、０を示す値に設定されている。そのため、最後のエントリに対応するアドレス変換情報は、ダーティなアドレス変換情報ではない。最後のエントリのポインタ＃０は、対応するアドレス変換情報が格納されている、ホスト２のメモリ２２上の記憶位置を示すメモリアドレスである。例えば、対応するアドレス変換情報が、リードコマンド用データバッファ２２３－１が割り当てられているメモリ２２上の記憶領域における先頭の３番目の記憶位置に格納されている場合、ポインタ＃０は、この３番目の記憶位置のメモリアドレスである。
ポインタ＃３０、およびポインタ＃０は、ホスト２のメモリ２２上の記憶位置を示すメモリアドレスである。ホスト２のメモリ２２の記憶容量はＤＲＡＭ６およびＳＲＡＭ４４の記憶容量よりも大きいので、ポインタ＃３０およびポインタ＃０のサイズは、ポインタ＃１０および＃２０のサイズと比べて大きくなる。
図４から図１２を参照して実施形態に係るリードコマンドの処理について説明する。これらの図において略同一の処理を含むステップについては同一のステップ番号を付す。同様の処理を含むステップ同士を特に区別する場合、同一のステップ番号の末尾に、互いに異なる文字又は数字を付加する場合がある。図４は、実施形態に係るメモリシステムにおいて実行される、リードコマンドの処理中におけるホストのメモリ内のデータバッファの利用例を示す図である。
まず、ホスト２が発行するリードコマンドを処理する手順の概要について説明する。サブミッションキュー（ＳＱ）２２１に格納されている２つのコマンドＣＭＤ Ｒ０およびＣＭＤ Ｒ１は、リードコマンドである。
（ステップ１）コントローラ４は、メモリ２２のサブミッションキュー（ＳＱ）２２１からリードコマンドＣＭＤ Ｒ０をフェッチする。コントローラ４は、フェッチしたリードコマンドＣＭＤ Ｒ０をデコードする。
（ステップ２）コントローラ４は、リードコマンドＣＭＤ Ｒ０が指定する論理アドレスを物理アドレスに変換する論物アドレス変換処理を実行する。
（ステップ３）コントローラ４は、ステップ２の論物アドレス変換で取得した物理アドレスが示すＮＡＮＤメモリ５の記憶位置から、リードコマンドＣＭＤ Ｒ０によって指定されたリード対象データを読み出す。
（ステップ４）コントローラ４は、ステップ３でＮＡＮＤメモリ５から読み出されたリード対象データを、メモリ２２のＣＭＤ Ｒ０用データバッファに転送する。ＣＭＤ Ｒ０用データバッファは、リードコマンドＣＭＤ Ｒ０が指定するデータポインタによって示されるメモリ２２のリードコマンド用データバッファである。
また、リードコマンドＣＭＤ Ｒ１も、リードコマンドＣＭＤ Ｒ０と同様に処理される。
このように、ステップ４でリード対象データが転送されるまでの間、各リードコマンド用データバッファは、いずれのデータも格納されていない記憶領域である。そのため、コントローラ４は、ＳＳＤ３の管理データを各リードコマンド用データバッファに書き込む（転送する）ことができる。また、コントローラ４は、各リードコマンド用データバッファからＳＳＤ３の管理データを読み出す。ＳＳＤ３の管理データは、例えば、ＬＵＴキャッシュ６１から追い出されたアドレス変換情報である。つまり、コントローラ４は、リードコマンド用データバッファに、データ書き込みのアクセスを複数回行う。
次に、管理データを格納するためにリードコマンド用データバッファを利用することができる期間について説明する。図５は、実施形態に係るメモリシステムにおいて実行される、リードコマンドの処理と、ホストのメモリ内のデータバッファの利用可能期間との関係を示す図である。
コントローラ４は、ステップ１において、リードコマンドをフェッチした後、リードコマンドのデコードを実行する。コントローラ４は、リードコマンドをデコードすることによって、リードコマンド用データバッファ２２３に対応する記憶領域を示すデータポインタを取得する。コントローラ４は、取得したデータポインタを使用して、ホスト２のメモリ２２におけるリードコマンド用データバッファ２２３にアクセスすることができる。すなわち、コントローラ４は、リードコマンドのデコードが完了すれば、このリードコマンドに対応するリードコマンド用データバッファ２２３を利用することができる。言い換えれば、コントローラ４は、リードコマンドのデコードが完了するまで、このリードコマンドに対応するリードコマンド用データバッファ２２３を利用することができない。
次いで、コントローラ４は、ステップ２および３で、論物アドレス変換とリード対象データの読み出しを実行する。リード対象データが読み出されるまでの間、コントローラ４は、リードコマンド用データバッファ２２３にはリード対象データを転送することはできず、且つコントローラ４はリードコマンド用データバッファ２２３に対応する記憶領域を把握している。そのため、コントローラ４は、リードコマンド用データバッファ２２３を利用することができる。
次いで、リード対象データの読み出しが完了したことに応じて、コントローラ４は、ステップ４のリード対象データの転送を開始する。そのため、コントローラ４は、ホスト２のメモリ２２上のリードコマンド用データバッファ２２３を、管理データを格納するために利用することができなくなる。
つまり、コントローラ４は、ステップ２および３の処理が行われているリードコマンドに対応するリードコマンド用データバッファ２２３を、リード対象データ以外のデータを転送するために利用することができる。また、コントローラ４は、ステップ２および３の処理が行われているリードコマンドに対応するリードコマンド用データバッファ２２３から、リード対象データ以外のデータを読み出すことができる。ステップ２および３の処理が行われているリードコマンドは、処理中のリードコマンドである。
次に、連続するリードコマンドの処理について説明する。図６は、実施形態に係るメモリシステムにおいて実行されるリードコマンドの処理を示す図である。ここで、ホスト２は、メモリ２２にＣＭＤ Ｒ０用データバッファを確保して、リードコマンド（ＣＭＤ Ｒ０）をサブミッションキュー（ＳＱ）２２１に格納する。ホスト２は、メモリ２２にＣＭＤ Ｒ１用データバッファを確保して、リードコマンド（ＣＭＤ Ｒ１）をサブミッションキュー（ＳＱ）２２１に格納する。
（ステップ１－１）まず、コントローラ４は、サブミッションキュー（ＳＱ）２２１からリードコマンドＣＭＤ Ｒ０をフェッチする。
（ステップ１－２）コントローラ４は、ステップ１－１でフェッチしたリードコマンドＣＭＤ Ｒ０をデコードする。リードコマンドＣＭＤ Ｒ０をデコードすることによって、コントローラ４は、リードコマンドＣＭＤ Ｒ０が指定する論理アドレスと、リード対象データのサイズと、ＣＭＤ Ｒ０用データバッファ２２３に対応する記憶領域を示すデータポインタとを取得する。
（ステップ２）コントローラ４は、ステップ１－２で取得した論理アドレスに対する論物アドレス変換を実行する。論物アドレス変換において、コントローラ４は、ステップ１－２で取得した論理アドレスに対応するアドレス変換情報を取得するために、ＬＵＴキャッシュ管理テーブル６１２（図３参照）を参照する。取得すべきアドレス変換情報がＬＵＴキャッシュ本体６１１（図３参照）に格納されている場合、コントローラ４は、ＬＵＴキャッシュ本体６１１からアドレス変換情報を読み出す。コントローラ４は、読み出したアドレス変換情報を使用して論物アドレス変換を実行する。
また、取得すべきアドレス変換情報がＬＵＴキャッシュ本体６１１に格納されていない場合、コントローラ４は、ＮＡＮＤメモリ５のＬＵＴ５２からアドレス変換情報を読み出す。コントローラ４は、読み出したアドレス変換情報を使用して論物アドレス変換を実行する。コントローラ４は、論物アドレス変換によって、リードコマンドＣＭＤ Ｒ０が指定する論理アドレスに対応する物理アドレスを取得する。そして、コントローラ４は、ＬＵＴキャッシュ６１に新たなアドレス変換情報を格納可能な記憶位置がある場合、ＬＵＴ５２から読み出したアドレス変換情報をＬＵＴキャッシュ本体６１１に格納する。
ＬＵＴキャッシュ本体６１１に新たなアドレス変換情報を格納可能な記憶位置がない場合、コントローラ４は、ＬＵＴキャッシュ本体６１１に格納されているアドレス変換情報から追い出し対象のアドレス変換情報を決定する。コントローラ４は、追い出し対象のアドレス変換情報の代わりに、ＬＵＴ５２から読み出したアドレス変換情報をＬＵＴキャッシュ本体６１１に格納する。
（ステップ３）コントローラ４は、ステップ２で取得した物理アドレスが示すＮＡＮＤメモリ５の記憶位置からリード対象データを読み出す。コントローラ４は、読み出したリード対象データをＤＲＡＭ６の内部バッファ６２に一時的に格納する。
（ステップ４）コントローラ４は、ステップ３で内部バッファ６２に一時的に格納されたリード対象データを、メモリ２２のＣＭＤ Ｒ０用データバッファに転送する。
これにより、リードコマンドＣＭＤ Ｒ０の処理が完了する。また、コントローラ４は、リードコマンドＣＭＤ Ｒ１に対する処理も同様に実行する。コントローラ４は、リードコマンドＣＭＤ Ｒ１に対するコマンドフェッチを、リードコマンドＣＭＤ Ｒ０に対する処理が完了する前に開始し得る。
次に、リードコマンド用データバッファ２２３へのアドレス変換情報の書き込み（転送）、およびリードコマンド用データバッファ２２３からのアドレス変換情報の読み出しについて説明する。図７は、実施形態に係るメモリシステムにおいて実行されるアドレス変換情報の書き込み処理および読み出し処理の例について示す図である。
ここで、ＳＳＤ３のコントローラ４において、リードコマンドＣＭＤ Ｒ０およびリードコマンドＣＭＤ Ｒ１が処理中である場合を想定する。
コントローラ４は、リード対象以外のデータをホスト２から受信したリードコマンドＣＭＤ Ｒ０に対応するＣＭＤ Ｒ０用データバッファに書き込む。リード対象データ以外のデータは、例えば、ＬＵＴキャッシュ本体６１１に格納されているアドレス変換情報またはＳＳＤ３の管理に使用される管理データである。リードコマンドＣＭＤ Ｒ０の処理が進み、ＮＡＮＤメモリ５からリードコマンドＣＭＤ Ｒ０に対応するリード対象データを読み出したことに応じて、コントローラ４は、リード対象データをＣＭＤ Ｒ０用データバッファに書き込む。
また、例えば、コントローラ４は、ホスト２から受信したリードコマンドＣＭＤ Ｒ１に対応するＣＭＤ Ｒ１用データバッファから、リード対象データ以外のデータを読み出す。
コントローラ４は、追い出し対象のアドレス変換情報として決定されたアドレス変換情報を、ＬＵＴキャッシュ本体６１１からＣＭＤ Ｒ０用データバッファに書き込む（転送する）。
コントローラ４は、論物アドレス変換において、ＣＭＤ Ｒ１用データバッファに格納されているアドレス変換情報がヒットした際に、メモリ２２に格納されているアドレス変換情報をＣＭＤ Ｒ１用データバッファから読み出す。
次に、リードコマンドＣＭＤ Ｒ１の処理において、アドレス変換情報をＬＵＴキャッシュ６１から追い出し、リードデータ用のデータバッファに書き込む場合について説明する。図８は、実施形態に係るメモリシステムにおいて実行されるアドレス変換情報の書き込み処理について示す図である。図８において、リードコマンドＣＭＤ Ｒ０に対するデコードが完了した後、リードコマンドＣＭＤ Ｒ０が指定するリード対象データの読み出しが未だ完了していない場合を想定する。
コントローラ４は、リードコマンドＣＭＤ Ｒ０に後続するリードコマンドＣＭＤ Ｒ１をフェッチし、リードコマンドＣＭＤ Ｒ１をデコードする。
（ステップ２）コントローラ４は、リードコマンドＣＭＤ Ｒ１が指定する論理アドレスに対する論物アドレス変換を実行する。コントローラ４は、リードコマンドＣＭＤ Ｒ１が指定する論理アドレスに対応するアドレス変換情報がＬＵＴキャッシュ管理テーブル６１２に格納されているか否かを判定する。リードコマンドＣＭＤ Ｒ１が指定する論理アドレスに対応するアドレス変換情報がＬＵＴキャッシュ管理テーブル６１２に格納されていない場合（キャッシュミス）、コントローラ４は、ＬＵＴキャッシュ本体６１１が新たなアドレス変換情報を格納するために利用可能な記憶位置を有するか否かを判定する。ＬＵＴキャッシュ本体６１１が新たなアドレス変換情報を格納するために利用可能な記憶位置を持たない場合、コントローラ４は、ＬＵＴキャッシュ本体６１１に格納されているアドレス変換情報から、追い出し対象のアドレス変換情報を選択する。コントローラ４は、ＬＵＴキャッシュ本体６１１に格納されているダーティでないアドレス変換情報から、追い出し対象のアドレス変換情報を選択する。そして、コントローラ４は、処理中のリードコマンドが指定するデータポインタが示すメモリ２２上の記憶領域に、アドレス変換情報を格納するために利用可能な記憶位置が存在するか否かを判定する。ここで、処理中のリードコマンドは、リードコマンドＣＭＤ Ｒ０およびリードコマンドＣＭＤ Ｒ１である。つまり、コントローラ４は、ＣＭＤ Ｒ０用データバッファおよびＣＭＤ Ｒ１用データバッファに、追い出し対象のアドレス変換情報を格納可能な記憶位置が存在するか否かを判定する。
（ステップ２－ａ）ＣＭＤ Ｒ０用データバッファおよびＣＭＤ Ｒ１用データバッファに、追い出し対象のアドレス変換情報を格納可能な記憶位置が存在する場合、コントローラ４は、メモリ２２に追い出し対象のアドレス変換情報を書き込む（転送する）。ここでは、コントローラ４は、ＣＭＤ Ｒ０用データバッファに追い出し対象のアドレス変換情報を書き込む（転送する）。そして、コントローラ４は、ＬＵＴキャッシュ管理テーブル６１２における追い出し対象のアドレス変換情報に対応するポインタを、ＣＭＤ Ｒ０用データバッファを示す情報に更新する。
次に、リードコマンドＣＭＤ Ｒ１の処理において、ＣＭＤ Ｒ０用データバッファに格納されているアドレス変換情報を対象にキャッシュヒットが発生する場合について説明する。図９は、実施形態に係るメモリシステムにおいて実行されるアドレス変換情報の読み出し処理について示す図である。図９において、リードコマンドＣＭＤ Ｒ０に対するデコードが完了したとき、リードコマンドＣＭＤ Ｒ０が指定するリード対象データの読み出しが未だ完了しておらず、且つリードコマンドＣＭＤ Ｒ１が指定する論理アドレスに対応するアドレス変換情報がＣＭＤ Ｒ０用データバッファに格納されている場合を想定する。
コントローラ４は、リードコマンドＣＭＤ Ｒ０に後続するリードコマンドＣＭＤ Ｒ１をフェッチし、リードコマンドＣＭＤ Ｒ１をデコードする。
（ステップ２）コントローラ４は、リードコマンドＣＭＤ Ｒ１が指定する論理アドレスに対する論物アドレス変換を実行する。コントローラ４は、リードコマンドＣＭＤ Ｒ１が指定する論理アドレスに対応するアドレス変換情報がＬＵＴキャッシュ管理テーブル６１２に格納されているか否かを判定する。リードコマンドＣＭＤ Ｒ１が指定する論理アドレスに対応するアドレス変換情報がＬＵＴキャッシュ管理テーブル６１２に管理されている場合、コントローラ４は、リードコマンドＣＭＤ Ｒ１が指定する論理アドレスに対応するアドレス変換情報が格納されている記憶位置を示すポインタを取得する。ＣＭＤ Ｒ１が指定する論理アドレスに対応するアドレス変換情報がＣＭＤ Ｒ０用データバッファに格納されている場合、コントローラ４は、ＣＭＤ Ｒ０用データバッファ内の記憶位置を示すポインタを取得する。
（ステップ２－ｂ）コントローラ４は、ステップ２で取得したポインタを使用して、メモリ２２のリードコマンド用データバッファからアドレス変換情報を読み出す。コントローラ４は、ＣＭＤ Ｒ０用データバッファに格納されているアドレス変換情報を読み出す。
コントローラ４は、ステップ２－ｂで読み出されたアドレス変換情報を使用して、リードコマンドＣＭＤ Ｒ１が指定する論理アドレスを物理アドレスに変換する。
次に、リードコマンド用データバッファ２２３に対するリード対象データの転送について説明する。図１０は、実施形態に係るメモリシステムにおいて実行されるアドレス変換情報の上書きおよびコピー処理について示す図である。ここで、メモリ２２のリードコマンドＣＭＤ Ｒ０用データバッファにアドレス変換情報が格納されている場合を想定する。
コントローラ４は、リードコマンドＣＭＤ Ｒ０が指定するリード対象データをＮＡＮＤメモリ５から読み出す動作が完了した際に、以下で説明する第１の方法あるいは第２の方法に基づいたデータ転送処理を実行する。
まず、コントローラ４が第１の方法に基づいたデータ転送処理を実行する場合について説明する。第１の方法では、リードコマンドＣＭＤ Ｒ０が指定するリード対象データをＮＡＮＤメモリ５から読み出す動作が完了すると、コントローラ４は、リード対象データをＣＭＤ Ｒ０用データバッファに転送する処理を開始する。これにより、ＣＭＤ Ｒ０用データバッファに格納されているアドレス変換情報は、リード対象データによって上書きされる。言い換えれば、コントローラ４は、ＣＭＤ Ｒ０用データバッファに格納されているアドレス変換情報を、リード対象データに置き換える。
次に、コントローラ４が第２の方法に基づいたデータ転送処理を実行する場合について説明する。第２の方法では、リードコマンドＣＭＤ Ｒ０が指定するリード対象データをＮＡＮＤメモリ５から読み出す動作が完了すると、コントローラ４は、ＣＭＤ Ｒ１用データバッファに新たなアドレス変換情報を格納可能な記憶位置が存在するか否かを判定する。ここで、リードコマンドＣＭＤ Ｒ１は、処理中のリードコマンドである。ＣＭＤ Ｒ１用データバッファに新たなアドレス変換情報を格納可能な記憶位置が存在する場合、コントローラ４は、ＣＭＤ Ｒ０用データバッファに格納されているアドレス変換情報を読み出す。そして、コントローラ４は、読み出したアドレス変換情報をＣＭＤ Ｒ１用データバッファに書き込む事によって、ＣＭＤ Ｒ０用データバッファに格納されていたアドレス変換情報をコピーする。その後、コントローラ４は、リードコマンドＣＭＤ Ｒ０が指定するリード対象データをＣＭＤ Ｒ０に転送する。
次に、第１の方法に基づいて、リードコマンドＣＭＤ Ｒ０が指定するリード対象データをメモリ２２に転送する処理について説明する。図１１は、実施形態に係るメモリシステムにおいて実行されるアドレス変換情報の上書き処理について示す図である。
（ステップ４）コントローラ４は、内部バッファ６２にリードコマンドＣＭＤ Ｒ０が指定するリード対象データが格納されたことに応じて、ＣＭＤ Ｒ０用データバッファにリード対象データを転送する。これにより、ＣＭＤ Ｒ０用データバッファにアドレス変換情報が格納されていた場合、アドレス変換情報はリード対象データに置き換えられる。つまり、ＣＭＤ Ｒ０用データバッファに格納されているアドレス変換情報は、リード対象データで上書きされる。そして、コントローラ４は、ＬＵＴキャッシュ管理テーブル６１２における、上書きされたアドレス変換情報に関する管理情報を破棄する。
これにより、ＣＭＤ Ｒ０用データバッファに格納されていたアドレス変換情報は、消去される。追い出し対象のアドレス変換情報がダーティでないアドレス変換情報から選択されるため、コントローラ４は、ＣＭＤ Ｒ０用データバッファに格納されているアドレス変換情報に対する書き戻し処理を実行する必要はない。
次に、第２の方法に基づいて、リードコマンドＣＭＤ Ｒ０が指定するリード対象データをメモリ２２に転送する処理の詳細について説明する。図１２は、実施形態に係るメモリシステムにおいて実行されるアドレス変換情報のコピー処理について示す図である。ここで、メモリ２２のＣＭＤ Ｒ０用データバッファにアドレス変換情報が格納されており、且つＣＭＤ Ｒ１用データバッファに新たなアドレス変換情報を格納可能な記憶位置が存在する場合を想定する。
（ステップ３）リードコマンドＣＭＤ Ｒ０が指定する論理アドレスに対する論物アドレス変換が完了したことに応じて、コントローラ４は、リードコマンドＣＭＤ Ｒ０が指定するリード対象データをＮＡＮＤメモリ５から読み出す。コントローラ４は、読み出したリード対象データをＤＲＡＭ６の内部バッファ６２に格納する。
（ステップ４－ａ）ステップ３でリードコマンドＣＭＤ Ｒ０が指定するリード対象データを内部バッファ６２に格納したことに応じて、コントローラ４は、メモリ２２のＣＭＤ Ｒ０用データバッファに格納されているアドレス変換情報を読み出す。コントローラ４は、読み出したアドレス変換情報をＣＭＤ Ｒ１用データバッファに書き込む（転送する）。つまり、コントローラ４は、リードコマンドＣＭＤ Ｒ０に格納されているアドレス変換情報をＣＭＤ Ｒ１用データバッファにコピーする。そして、コントローラ４は、ＬＵＴキャッシュ管理テーブル６１２に格納されているアドレス変換情報の管理情報を更新する。
これにより、ＣＭＤ Ｒ０用データバッファに格納されていたアドレス変換情報は、ＣＭＤ Ｒ０が指定するリード対象データがＣＭＤ Ｒ０用データバッファに転送されることによって、上書きされず、引き続き、キャッシュされたアドレス変換情報として利用される。
リードコマンドＣＭＤ Ｒ０が指定するリード対象データをメモリ２２に転送する処理を、第１の方法と第２の方法のどちらで行うかは、任意の判断基準によって決定されてよい。例えば、リードコマンド用データバッファにアドレス変換情報を書き込む処理を簡易的に実装する場合は第１の方法を選択する。例えば、リードコマンド用データバッファを、アドレス変換情報の一時的な記憶領域として長く利用したい場合は、第２の方法を選択する。
次に、リードコマンドの処理の手順について説明する。図１３は、実施形態に係るメモリシステムにおいて実行されるリードコマンドの処理の手順を示すフローチャートである。
コントローラ４は、ＳＳＤ３がリードコマンドを受信したか否かを判定する（ステップＳ１０１）。
リードコマンドを受信していない場合（Ｓ１０１でＮｏ）、コントローラ４は、リードコマンドを受信するまで待機する。
リードコマンドを受信すると（Ｓ１０１でＹｅｓ）、コントローラ４は、受信したリードコマンドをデコードし、デコードしたリードコマンドから論理アドレスを取得する（ステップＳ１０２）。論理アドレスは、リード対象データに対応する論理アドレスである。
コントローラ４は、Ｓ１０２で取得した論理アドレスに対応するアドレス変換情報がＬＵＴキャッシュ６１に格納されているか否かを判定する（ステップＳ１０３）。
アドレス変換情報がＬＵＴキャッシュ６１に格納されている場合（Ｓ１０３でＹｅｓ）、コントローラ４は、ＬＵＴキャッシュ６１からアドレス変換情報を取得する（ステップＳ１０４）。
コントローラ４は、Ｓ１０４で取得したアドレス変換情報を使用して、物理アドレスを取得する（ステップＳ１０５）。
コントローラ４は、Ｓ１０５で取得した物理アドレスが示すＮＡＮＤメモリ５の記憶位置からリード対象データを読み出す（ステップＳ１０６）。コントローラ４は、読み出したリード対象データを内部バッファ６２に格納する。
コントローラ４は、Ｓ１０６で読み出したリード対象データをメモリ２２のリードコマンド用データバッファ２２３に転送するデータ転送を実行する（ステップＳ１０７）。データ転送の詳細については、図１５を参照して後述する。
コントローラ４は、リードコマンドの完了応答をホスト２に送信する（ステップＳ１０８）。
アドレス変換情報がＬＵＴキャッシュ６１に格納されていない場合（Ｓ１０３でＮｏ）、コントローラ４は、Ｓ１０２で取得した論理アドレスに対応するアドレス変換情報がメモリ２２のリードコマンド用データバッファ２２３に格納されているか否かを判定する（ステップＳ１０９）。コントローラ４は、例えば、ＬＵＴキャッシュ６１のＬＵＴキャッシュ管理テーブル６１２を参照する。
アドレス変換情報がメモリ２２のリードコマンド用データバッファ２２３に格納されている場合（Ｓ１０９でＹｅｓ）、コントローラ４は、メモリ２２のリードコマンド用データバッファ２２３からアドレス変換情報を読み出す（ステップＳ１１０）。
コントローラ４は、Ｓ１１０で取得したアドレス変換情報を取得して、Ｓ１０５～Ｓ１０８の処理を実行する。
アドレス変換情報がメモリ２２のリードコマンド用データバッファ２２３に格納されていない場合（Ｓ１０９でＮｏ）、コントローラ４は、キャッシュリフィル処理を実行する（ステップＳ１１１）。キャッシュリフィル処理の詳細については、図１４を参照して後述する。Ｓ１１１のキャッシュリフィル処理によって、コントローラ４は、ＮＡＮＤメモリ５からアドレス変換情報を取得する。
コントローラ４は、Ｓ１１１で取得したアドレス変換情報を取得して、Ｓ１０５～Ｓ１０８の処理を実行する。
次に、Ｓ１１１におけるキャッシュリフィル処理について説明する。図１４は、実施形態に係るメモリシステムにおいて実行されるキャッシュリフィル処理を示すフローチャートである。
まず、コントローラ４は、キャッシュミスが発生したか否かを判定する（ステップＳ２０１）。
キャッシュミスが発生していない場合（Ｓ２０１でＮｏ）、コントローラ４は、キャッシュリフィル処理を終了する。
キャッシュミスが発生した場合（Ｓ２０１でＹｅｓ）、コントローラ４は、ＬＵＴキャッシュ６１（より詳しくは、ＬＵＴキャッシュ本体６１１）に空きエントリがあるか否かを判定する（ステップＳ２０２）。空きエントリは、新たなアドレス変換情報を格納することができる記憶位置である。
ＬＵＴキャッシュ６１に空きエントリがある場合（Ｓ２０２でＹｅｓ）、コントローラ４は、ＮＡＮＤメモリ５からアドレス変換情報を読み出す（ステップＳ２０３）。
コントローラ４は、Ｓ２０３で読み出されたアドレス変換情報をＬＵＴキャッシュ６１の空きエントリに格納する（ステップＳ２０４）。
ＬＵＴキャッシュ６１に空きエントリが無い場合（Ｓ２０２でＮｏ）、コントローラ４は、ＬＵＴキャッシュ６１に格納されているダーティでないアドレス変換情報に対応するＬＵＴキャッシュエントリのうち、追い出し対象のＬＵＴキャッシュエントリを選択する（ステップＳ２０５）。追い出し対象のＬＵＴキャッシュエントリに対応するアドレス変換情報は、追い出し対象のアドレス変換情報とも称される。
コントローラ４は、処理中のリードコマンドに対応するリードコマンド用データバッファ２２３に、新たなアドレス変換情報を格納可能な空き記憶位置があるか否かを判定する（ステップＳ２０６）。
リードコマンド用データバッファ２２３に空き記憶位置がある場合（Ｓ２０６でＹｅｓ）、コントローラ４は、Ｓ２０５で選択された追い出し対象のアドレス変換情報をメモリ２２のリードコマンド用データバッファ２２３に書き込む（転送する）（ステップＳ２０７）。
そして、コントローラ４は、Ｓ２０３およびＳ２０４の処理を実行する。このとき、コントローラ４は、Ｓ２０８で追い出し対象として選択されたＬＵＴキャッシュエントリに、Ｓ２０３で読み出したアドレス変換情報を格納する。
リードコマンド用データバッファ２２３に空き記憶位置が無い場合（Ｓ２０６でＮｏ）、コントローラ４は、Ｓ２０５で選択された追い出し対象のアドレス変換情報をＬＵＴキャッシュエントリから破棄する（Ｓ２０８）。
そして、コントローラ４は、Ｓ２０３およびＳ２０４の処理を実行する。このとき、コントローラ４は、Ｓ２０５で追い出し対象のＬＵＴキャッシュエントリとして選択されたＬＵＴキャッシュエントリに、Ｓ２０３で読み出したアドレス変換情報を格納する。
次に、データ転送の処理について説明する。図１５は、実施形態に係るメモリシステムにおいて実行される、データ転送の処理の手順を示すフローチャートである。
まず、コントローラ４は、リードデータが転送されるべき記憶領域である、リードコマンド用データバッファ２２３にアドレス変換情報が記憶されているか否かを判定する（ステップＳ３０１）。
リードコマンド用データバッファ２２３にアドレス変換情報が記憶されていない場合（Ｓ３０１でＮｏ）、コントローラ４は、リードコマンド用データバッファ２２３にリードデータを書き込む（ステップＳ３０３）。リードコマンド用データバッファ２２３にアドレス変換情報が記憶されている場合（Ｓ３０１でＹｅｓ）、コントローラ４は、第１の方法あるいは第２の方法のいずれの方法に基づいて、データ転送処理を実行するかを判定する（ステップＳ３０２）。
コントローラ４が第１の方法に基づいてデータ転送処理を実行する場合（Ｓ３０２で第１の方法）、コントローラ４は、メモリ２２のリードコマンド用データバッファ２２３にリード対象データを書き込む（Ｓ３０３）。これにより、コントローラ４は、リードコマンド用データバッファ２２３に格納されているアドレス変換情報を上書きする。
コントローラ４が第２の方法に基づいてデータ転送処理を実行する場合（Ｓ３０２で第２の方法）、コントローラ４は、他のリードコマンド用データバッファ２２３に空き記憶位置があるか否かを判定する（ステップＳ３０４）。空き記憶位置は、新たなアドレス変換情報を格納可能な記憶位置である。
他のリードコマンド用データバッファ２２３に空き記憶位置が無い場合（Ｓ３０４でＮｏ）、コントローラ４は、メモリ２２のリードコマンド用データバッファ２２３にリード対象データを書き込む（Ｓ３０３）。これにより、コントローラ４は、リードコマンド用データバッファ２２３に格納されているアドレス変換情報を上書きする。
他のリードコマンド用データバッファ２２３に空き記憶位置がある場合（Ｓ３０４でＹｅｓ）、コントローラ４は、メモリ２２のリードコマンド用データバッファ２２３からアドレス変換情報を読み出す（ステップＳ３０５）。
コントローラ４は、Ｓ３０５で読み出したアドレス変換情報を他のリードコマンド用データバッファに書き込む（転送する）（ステップＳ３０６）。これにより、リードコマンド用バッファに格納されていたアドレス変換情報は、コピーされる。
コントローラ４は、読み出したリード対象データをリードコマンド用データバッファ２２３に書き込む（Ｓ３０３）。
このように、コントローラ４は、Ｓ２０７、およびＳ３０３の処理を実行する。つまり、コントローラ４は、ＳＳＤ３がリードコマンドを受信したことに応じて、受信したリードコマンドが指定するデータポインタが示すメモリ２２のリードコマンド用データバッファ２２３に対して、２回以上のデータ書き込みのアクセスを実行し得る。また、一つのリードコマンドに対応するリードコマンド用データバッファ２２３のサイズは、リード対象データのサイズに相当する。一般に、リード対象データのサイズは、一つのアドレス変換情報のサイズよりも大きい。この場合、一つのリードコマンド用データバッファ２２３に複数のアドレス変換情報が格納されるように、コントローラ４は、リードコマンド用データバッファ２２３に対して追い出し対象のアドレス変換情報を転送するデータ書き込みのアクセスを２回以上実行し得る。
以上説明したように、本実施形態によれば、コントローラ４は、処理中のリードコマンドに対応するリードコマンド用データバッファ２２３を利用することができる。コントローラ４は、リードコマンド用データバッファ２２３へのリードアクセスを実行して、リード対象データと異なるデータを読み出す。リード対象データと異なるデータは、例えば、アドレス変換処理の対象のアドレス変換情報である。
また、コントローラ４は、ＳＳＤ３の管理に使用される管理データをリードコマンド用データバッファ２２３に書き込み、ＮＡＮＤメモリ５からリード対象データを読み出し、ＮＡＮＤメモリ５から読み出されたリード対象データをリードコマンド用データバッファ２２３に書き込む。管理データは、例えば、アドレス変換情報である。
このように、コントローラ４は、リードコマンドのデコードが完了してからリード対象データがリードコマンド用データバッファ２２３に転送されるまでの間、リードコマンド用データバッファ２２３を一時的に利用する。コントローラ４は、リード対象データが転送されるまで利用されない記憶領域であるリードコマンド用データバッファ２２３を、効率的に利用することができる。
これにより、ＳＳＤ３の揮発性メモリ（ＤＲＡＭ６およびＳＲＡＭ４４）のサイズを増やさずに、コントローラ４が利用できる揮発性メモリのサイズを増やすことができる。コントローラ４は、ＮＡＮＤメモリ５からデータを読み出すことに必要とされる時間よりも短い時間で、ホスト２のメモリ２２からデータを読み出すことができる。このように、コントローラ４は、リードコマンド用データバッファ２２３を利用することで、余分なレイテンシの発生を抑えることができる。
このとき、コントローラ４は、ＮＡＮＤメモリ５のＬＵＴ５２からアドレス変換情報を読み出す代わりに、メモリ２２のリードコマンド用データバッファ２２３からアドレス変換情報を読み出すことができる。このように、コントローラ４は、リードコマンド用データバッファ２２３をＬＵＴキャッシュとして利用することができる。
ＳＳＤ３が、ホスト２のメモリ２２を利用する技術として、ＮＶＭｅ規格で規定されたホストメモリバッファがある。ホストメモリバッファは、ホスト２によってＳＳＤ３に専用の記憶領域としてＳＳＤ３に割り当てられるメモリ２２の一部である。しかし、ＳＳＤ３に割り当てられるホストメモリバッファのサイズは、ホスト２によって決定されるため、ＳＳＤ３が要求するサイズを満たすことが保証されない。また、ホストメモリバッファとしてＳＳＤ３に割り当てられた記憶領域は、ＳＳＤ３によって排他的に使用され、ホスト２が使用することはできない。このため、ホストメモリバッファをＳＳＤ３に割り当てた場合、ホスト２が利用可能なメモリサイズは減少される。リードコマンド用データバッファは、ＳＳＤ３専用の記憶領域として確保されるホストメモリバッファとは異なり、ＳＳＤ３専用の記憶領域として利用されない。そのため、本実施形態では、ホスト２が使用することができるメモリ２２の記憶領域のサイズに影響を与えずに、メモリ２２の記憶領域をＬＵＴキャッシュ等として利用することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…情報処理システム、２…ホスト、３…ＳＳＤ、４…コントローラ、５…ＮＡＮＤ型フラッシュメモリ、６…ＤＲＡＭ、７…バス、２０…内部バス、２１…プロセッサ、２２…メモリ、４０…バス、４１…ホストインタフェース、４２…ＣＰＵ、４３…ＤＭＡＣ、４４…ＳＲＡＭ、４５…ＮＡＮＤインタフェース、４６…ＥＣＣエンコード／デコード部、４７…ＤＲＡＭインタフェース、５１…ユーザデータ、５２…ＬＵＴ、６１…ＬＵＴキャッシュ、６２…内部バッファ、２２１…サブミッションキュー、２２２…コンプリーションキュー、２２３…リードコマンド用データバッファ、４２１…コマンドフェッチ部、４２２…コマンド処理部、４２３…ＬＵＴキャッシュ管理部。

Claims (20)

  1. ホストに接続可能なメモリシステムであって、
    不揮発性メモリと、
    前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラと、を具備し、
    前記コントローラは、
    前記不揮発性メモリに格納されている第１のデータに対応する第１の論理アドレスを指定し、且つ前記第１のデータが転送されるべき前記ホストのメモリの第１のデータバッファを示すデータポインタを指定する第１のリードコマンドを前記ホストから受信し、
    前記第１のリードコマンドによって指定される前記データポインタに基づき、前記ホストのメモリの前記第１のデータバッファへのリードアクセスを実行する、
    メモリシステム。
  2. 前記コントローラは、前記第１のデータバッファから前記第１のデータとは異なる第２のデータを読み出す、
    請求項１に記載のメモリシステム。
  3. 前記第２のデータは、前記メモリシステムの管理に使用される管理データである、
    請求項２に記載のメモリシステム。
  4. 前記第２のデータは、論理アドレスと前記不揮発性メモリの物理アドレスとの間の対応関係を示すアドレス変換情報である、
    請求項２に記載のメモリシステム。
  5. 前記コントローラは、
    前記第１のリードコマンドを受信およびデコードし、
    前記第１のデータを前記不揮発性メモリから読み出し、
    前記不揮発性メモリから読み出された前記第１のデータを前記第１のデータバッファに転送し、
    前記第１のリードコマンドが受信およびデコードされてから、前記第１のデータバッファへの前記第１のデータの転送が開始されるまでの期間に、前記第１のデータバッファへの前記リードアクセスを実行するようにさらに構成されている、
    請求項１に記載のメモリシステム。
  6. 前記コントローラは、
    前記第１のリードコマンドを受信およびデコードし、
    前記第１のデータを前記不揮発性メモリから読み出し、
    前記第１のリードコマンドが受信およびデコードされてから、前記第１のデータバッファへの前記第１のデータの転送が開始されるまでの期間に、第２の論理アドレスを指定し、且つ前記第１のリードコマンドに後続する第２のリードコマンドを前記ホストから受信したことに応じ、
    前記第２の論理アドレスと前記不揮発性メモリの物理アドレスとの対応関係を示す第２のアドレス変換情報が前記第１のデータバッファに格納されているか否かを判定し、
    前記第２のアドレス変換情報が前記第１のデータバッファに格納されている場合、前記第１のデータバッファへのリードアクセスを実行して、前記第２のアドレス変換情報を前記第１のデータバッファから読み出すようにさらに構成されている、
    請求項１に記載のメモリシステム。
  7. ホストに接続可能なメモリシステムであって、
    不揮発性メモリと、
    前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラと、を具備し、
    前記コントローラは、
    前記不揮発性メモリに格納されている第１のデータに対応する第１の論理アドレスを指定し、且つ前記第１のデータが転送されるべき前記ホストのメモリの第１のデータバッファを示すデータポインタを指定する第１のリードコマンドを前記ホストから受信し、
    前記第１のリードコマンドによって指定される前記データポインタに基づき、前記メモリシステムの管理に使用される管理データを前記ホストのメモリの前記第１のデータバッファに書き込み、
    前記第１のデータを前記不揮発性メモリから読み出し、
    前記不揮発性メモリから読み出された前記第１のデータを前記第１のデータバッファに書き込むように構成されている、
    メモリシステム。
  8. 前記管理データは、論理アドレスと前記不揮発性メモリの物理アドレスとの間の対応関係を示すアドレス変換情報である、
    請求項７に記載のメモリシステム。
  9. 前記コントローラは、
    前記不揮発性メモリに格納されている第２のデータに対応する第２の論理アドレスを指定し、且つ前記第２のデータが転送されるべき前記ホストの前記メモリの第２のデータバッファを示すデータポインタを指定する第２のリードコマンドを前記ホストから受信したことに応じ、
    前記第２のリードコマンドによって指定される前記第２の論理アドレスに対応する第２のアドレス変換情報を、前記メモリシステムの揮発性メモリ、および前記ホストの前記メモリに記憶されている複数のアドレス変換情報から、探索し、
    前記第２のアドレス変換情報が前記第１のデータバッファまたは前記第２のデータバッファに格納されている場合、前記第１のデータバッファまたは前記第２のデータバッファから前記第２のアドレス変換情報を読み出すようにさらに構成されている、
    請求項８に記載のメモリシステム。
  10. 前記コントローラは、
    前記揮発性メモリおよび前記ホストの前記メモリに、前記第２のアドレス変換情報が格納されておらず、且つ前記揮発性メモリに新たなアドレス変換情報の格納に利用可能な記憶位置が無い場合、
    前記揮発性メモリに格納されている複数のアドレス変換情報から、追い出し対象のアドレス変換情報を選択し、
    前記選択されたアドレス変換情報を、前記第１のデータバッファまたは前記第２のデータバッファに書き込むようにさらに構成されている、
    請求項９に記載のメモリシステム。
  11. 前記コントローラは、
    前記揮発性メモリに格納されている前記複数のアドレス変換情報のうちの、前記不揮発性メモリに書き戻す必要がないアドレス変換情報から、追い出し対象のアドレス変換情報を選択するようにさらに構成されている、
    請求項１０に記載のメモリシステム。
  12. 前記コントローラは、
    前記第１のデータを前記第１のデータバッファに書き込むことで、前記第１のデータバッファに格納されている前記管理データを前記第１のデータに置き換えるように構成されている、
    請求項７に記載のメモリシステム。
  13. 前記コントローラは、
    前記第１のデータを前記第１のデータバッファに書き込むときに、前記第１のデータバッファに記憶されている前記管理データを読み出し、
    前記読み出した管理データを、第２のリードコマンドが指定する前記ホストの前記メモリの第２のデータバッファに書き込み、
    前記第１のデータバッファに前記第１のデータを書き込むようにさらに構成されている、
    請求項７に記載のメモリシステム。
  14. ホストに接続可能なメモリシステムであって、
    不揮発性メモリと、
    前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラと、を具備し、
    前記コントローラは、
    前記不揮発性メモリに格納されている第１のデータに対応する第１の論理アドレスを指定し、且つ前記第１のデータが転送されるべき前記ホストのメモリの第１のデータバッファを示すデータポインタを指定する第１のリードコマンドを前記ホストから受信し、
    前記第１のリードコマンドによって指定される前記データポインタに基づき、論理アドレスと前記不揮発性メモリの物理アドレスとの間の対応関係を示すアドレス変換情報を前記第１のデータバッファに書き込み、
    前記第１のデータを前記不揮発性メモリから読み出し、
    前記不揮発性メモリから読み出された前記第１のデータを前記第１のデータバッファに書き込むように構成されている、
    メモリシステム。
  15. 前記コントローラは、
    前記不揮発性メモリに格納されている第２のデータに対応する第２の論理アドレスを指定し、且つ前記第２のデータが転送されるべき前記ホストのメモリの第２のデータバッファを示すポインタを指定する第２のリードコマンドを前記ホストから受信したことに応じ、
    前記第２のリードコマンドが指定する前記第２の論理アドレスに対応する第２のアドレス変換情報を、前記メモリシステムの揮発性メモリ、および前記ホストの前記メモリに記憶されている複数のアドレス変換情報から、探索し、
    前記第２のアドレス変換情報が前記第１のデータバッファまたは前記第２のデータバッファに格納されている場合、
    前記第１のデータバッファまたは前記第２のデータバッファから前記第２のアドレス変換情報を読み出すようにさらに構成されている、
    請求項１４に記載のメモリシステム。
  16. 前記コントローラは、
    前記揮発性メモリおよび前記ホストの前記メモリに、前記第２のアドレス変換情報が格納されておらず、且つ前記揮発性メモリに新たなアドレス変換情報の格納に利用可能な記憶位置が無い場合、
    前記揮発性メモリに格納されている複数のアドレス変換情報から、追い出し対象のアドレス変換情報を選択し、
    前記選択されたアドレス変換情報を、前記第１のデータバッファまたは前記第２のデータバッファに書き込むようにさらに構成されている、
    請求項１５に記載のメモリシステム。
  17. 前記コントローラは、
    前記揮発性メモリに格納されている前記複数のアドレス変換情報のうちの、前記不揮発性メモリに書き戻す必要がないアドレス変換情報から、追い出し対象のアドレス変換情報を選択するようにさらに構成されている、
    請求項１６に記載のメモリシステム。
  18. 前記コントローラは、
    前記第１のデータを前記第１のデータバッファに書き込むことで、前記第１のデータバッファに格納されている前記アドレス変換情報を置き換える、ように構成されている、
    請求項１４に記載のメモリシステム。
  19. 前記コントローラは、
    前記第１のデータを前記第１のデータバッファに書き込むときに、前記第１のデータバッファに記憶されている前記アドレス変換情報を読み出し、
    前記読み出したアドレス変換情報を、第２リードコマンドが指定する前記ホストの前記メモリの第２のデータバッファに書き込み、
    前記第１のデータバッファに前記第１のデータを書き込むようにさらに構成されている、
    請求項１４に記載のメモリシステム。
  20. ホストに接続可能なメモリシステムであって、
    不揮発性メモリと、
    前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラと、を具備し、
    前記コントローラは、
    前記不揮発性メモリに格納されている第１のデータに対応する第１の論理アドレスを指定し、且つ前記第１のデータが転送されるべき前記ホストのメモリの第１のデータバッファを示すデータポインタを指定する第１のリードコマンドを前記ホストから受信し、
    前記第１のリードコマンドによって指定される前記データポインタに基づき、前記ホストのメモリの前記第１のデータバッファへの書き込みのアクセスを２回以上実行する、
    メモリシステム。
JP2022149248A 2022-09-20 2022-09-20 メモリシステム Pending JP2024043974A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022149248A JP2024043974A (ja) 2022-09-20 2022-09-20 メモリシステム
US18/466,413 US20240094946A1 (en) 2022-09-20 2023-09-13 Memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022149248A JP2024043974A (ja) 2022-09-20 2022-09-20 メモリシステム

Publications (1)

Publication Number Publication Date
JP2024043974A true JP2024043974A (ja) 2024-04-02

Family

ID=90245081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022149248A Pending JP2024043974A (ja) 2022-09-20 2022-09-20 メモリシステム

Country Status (2)

Country Link
US (1) US20240094946A1 (ja)
JP (1) JP2024043974A (ja)

Also Published As

Publication number Publication date
US20240094946A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US10628052B2 (en) Memory system controlling a cache of a nonvolatile memory
US11868618B2 (en) Data reading and writing processing from and to a semiconductor memory and a memory of a host device by using first and second interface circuits
US11669444B2 (en) Computing system and method for controlling storage device
US11467955B2 (en) Memory system and method for controlling nonvolatile memory
US8443144B2 (en) Storage device reducing a memory management load and computing system using the storage device
US10565124B2 (en) Memory system and method for controlling nonvolatile memory
JP7500311B2 (ja) メモリシステム及び情報処理システム
US20200301847A1 (en) Memory system for controlling nonvolatile memory
US20240094946A1 (en) Memory system
US20230376422A1 (en) Memory system including nonvolatile memory
US11321243B2 (en) Data storage device including a semiconductor device managing address mapping of a semiconductor memory device
JP6640940B2 (ja) メモリシステムの制御方法
JP2024001761A (ja) メモリシステムおよび制御方法