JP2022020802A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2022020802A JP2022020802A JP2021186773A JP2021186773A JP2022020802A JP 2022020802 A JP2022020802 A JP 2022020802A JP 2021186773 A JP2021186773 A JP 2021186773A JP 2021186773 A JP2021186773 A JP 2021186773A JP 2022020802 A JP2022020802 A JP 2022020802A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal line
- common electrode
- hole
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 239000000758 substrate Substances 0.000 abstract description 45
- 239000010408 film Substances 0.000 description 93
- 239000010410 layer Substances 0.000 description 19
- 238000002161 passivation Methods 0.000 description 17
- 125000006850 spacer group Chemical group 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910015202 MoCr Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】画素サイズを小さくした高精細の液晶表示装置を実現する。【解決手段】走査線10が第1の方向に延在して第2の方向に配列し、映像信号線20が第2の方向に延在して第1の方向に配列し、走査線10と映像信号線20に囲まれた領域に画素電極が形成され、画素電極に対して絶縁膜を介してコモン電極が形成されたTFT基板と、TFT基板と対向して対向基板が配置され、TFT基板と対向基板の間に液晶が挟持された液晶表示装置であって、第1のコモン電極109が第1の走査線と第2の走査線の間に第1の方向に延在し、第2のコモン電極109が第2の走査線と第3の走査線の間に第1の方向に延在し、第1のコモン電極109と第2のコモン電極109は、ブリッジ1091によって電気的に接続され、ブリッジ1091は、平面で視て、第1の映像信号線20を覆っており、ブリッジは、平面で視て、第2の映像信号線20を覆っていないことを特徴とする液晶表示装置。【選択図】図6
Description
本発明は表示装置に係り、特に高精細の液晶表示装置に関する。
液晶表示装置では画素電極および薄膜トランジスタ(TFT)等を有する画素がマトリクス状に形成されたTFT基板と、TFT基板に対向して対向基板が配置され、TFT基板と対向基板との間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
液晶表示装置は視野角特性が問題である。IPS(In Plane Swiching)方式の液晶表示装置は液晶分子を基板と平行な方向の電界によって回転させることによって液晶の光透過率を制御するものであり、優れた視野角特性を有している。一方、液晶表示装置は、特に中小型液晶表示装置では、高精細化が進んでいる。
高精細化が進むと、TFT基板側に形成された、画素電極とTFTのソース電極とをコンタクトするためのスルーホールの径の面積が画素内において占める面積の割合が大きくなる。特許文献1には、IPS方式の液晶表示装置におけるスルーホールの構成について記載されている。
スマートフォンやタブレットタイプ等に使用される液晶表示パネルは、高精細であることが求められている。このような製品では、1画素あたりの水平方向ピッチが30μm以下となっている。なお、1画素は赤画素、緑画素、青画素等の組を指すこともあるが、本明細書では、赤画素、緑画素、青画素等の各々を画素と称する。
一方、視野角特性を向上させるために、IPS方式の液晶表示装置が使用される。IPS方式は、平面状に形成したコモン電極の上に絶縁膜を挟んで、ストライプ状、あるいは櫛歯状の画素電極を配置する構造が最も多く用いられている。このようなIPSでは、画素毎にTFTと画素電極とを接続するために、膜厚の大きな絶縁膜にスルーホールを形成する必要があるので、このスルーホールの径が大きくなる。
一方、平面状に形成するコモン電極には、各画素共通の電位を印加する必要がある。画素ピッチが小さくなると、各画素におけるスルーホールの占める割合が大きくなる。一方、コモン電極はスルーホールを避けて形成する必要があり、コモン電極は、水平方向に隣接するスルーホール間は、ブリッジ状になる。このブリッジとスルーホールの存在によって、画素ピッチの縮小化に限界が生じていた。さらに、コモン電極はITO(Indium Tin Oxide)によって形成するが、ITOは比較的比抵抗が大きいので、大画面化するにしたがって、コモン電極の抵抗が問題となる。
本発明の課題は、大きな画面の液晶表示装置において、高精細の画素ピッチに対応可能であり、また、コモン電極の抵抗の増加を抑えた液晶表示装置を実現することである。
(1)走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第1の方向に配列し、前記走査線と前記映像信号線に囲まれた領域に画素電極が形成され、前記画素電極に対して絶縁膜を介してコモン電極が形成されたTFT基板と、前記TFT基板と対向して対向基板が配置され、前記TFT基板と前記対向基板の間に液晶が挟持された液晶表示装置であって、第1のコモン電極が第1の走査線と第2の走査線の間に前記第1の方向に延在し、第2のコモン電極が第2の走査線と第3の走査線の間に前記第1の方向に延在し、前記第1のコモン電極と前記第2のコモン電極は、ブリッジによって電気的に接続され、前記ブリッジは、平面で視て、第1の映像信号線を覆っており、前記ブリッジは、平面で視て、第2の映像信号線を覆っていないことを特徴とする液晶表示装置。
(2)前記ブリッジは金属配線によって形成されていることを特徴とする(1)に記載の液晶表示装置。
(3)前記第1の映像信号線と前記第2の映像信号線の間に第1の画素が形成され、前記第1の映像信号線と前記第1の映像信号線の間に第2の画素が形成され、前記第1の画素の前記第1の方向の幅は、前記第2の画素の前記第1の方向の幅よりも大きいことを特徴とする(1)に記載の液晶表示装置。
(4)柱状スペーサが前記対向基板に形成され、前記柱状スペーサは、前記第2の映像信号線の上方において、前記TFT基板側に接することを特徴とする(1)に記載の液晶表示装置。
(5)走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第1の方向に配列し、前記走査線と前記映像信号線に囲まれた領域に画素電極が形成され、前記画素電極に対して第2の絶縁膜を介してコモン電極が形成されたTFT基板と、前記TFT基板と対向して柱状スペーサを有する対向基板が配置され、前記TFT基板と前記対向基板の間に液晶が挟持された液晶表示装置であって、第1のコモン電極が第1の走査線と第2の走査線の間に前記第1の方向に延在し、第2のコモン電極が第2の走査線と第3の走査線の間に前記第1の方向に延在し、前記第1のコモン電極と前記第2のコモン電極は、ブリッジによって電気的に接続され、前記ブリッジは、平面で視て、第1の映像信号線を覆っており、前記ブリッジは、平面で視て、第2の映像信号線を覆っておらず、前記コモン電極は第1の絶縁膜の上に形成され、前記第1の絶縁膜の下には、第1の電極が形成され、前記第1の絶縁膜には、前記第1の電極に対応する部分に第1のスルーホールが形成され、前記コモン電極と同時に形成された接続ITOが前記第1のスルーホールを覆い、かつ、前記コモン電極と絶縁されて形成され、前記接続ITOに対応して前記第2の絶縁膜に第2のスルーホールが形成され、前記画素電極は前記第1の電極と電気的に接続され、前記接続ITOは、前記第1の方向に幅を持っており、前記接続ITOの前記第1の方向の中心は、前記第1の映像信号線と前記第2の映像信号線の間隔の中心よりも、前記第2の映像信号線の側に存在することを特徴とする液晶表示装置。
(6)前記ブリッジは金属配線によって形成されていることを特徴とする(5)に記載の液晶表示装置。
(7)前記第1の映像信号線と前記第2の映像信号線の間に第1の画素が形成され、前記第1の映像信号線と前記第1の映像信号線の間に第2の画素が形成され、前記第1の画素の前記第1の方向の幅は、前記第2の画素の前記第1の方向の幅よりも大きいことを特徴とする請求項9に記載の液晶表示装置。
以下に実施例を用いて本発明を詳細に説明する。
図1は、本発明で使用されるIPS方式の液晶表示装置の画素構造を示す平面図である。IPS方式も種々存在するが、コモン電極を平面状に形成し、その上に、絶縁膜を挟んで櫛歯状の画素電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が、比較的透過率を大きくすることが出来るので、現在主流となっている。
図1において、走査線10が横方向に延在し、縦方向に所定のピッチで配列している。走査線10の縦ピッチが画素の縦方向の大きさとなっている。また、映像信号線20が縦方向に延在し、横方向に所定のピッチで配列している。映像信号線20の横ピッチが画素の横方向の大きさになっている。
画素内には、ストライプ状の画素電極111が縦方向に延在している。図1は画素ピッチが30μm以下と小さいので、画素は1本のストライプ状となっているが、画素ピッチが大きくなれば、画素電極はスリットを有する櫛歯状電極となる。
画素電極111には、映像信号線20からスルーホール及びTFTを介して映像信号が供給される。図1において、スルーホール120を介して映像信号線と半導体層103が接続している。半導体層103は映像信号線20の下を延在して走査線10の下を通過し、屈曲して、再び走査線10の下を通過し、スルーホール140を介してコンタクト電極107と接続する。コンタクト電極107はスルーホール130および131を介して画素電極と接続する。半導体層103が走査線10の下を通過するときにTFTが形成される。この場合、走査線10がゲート電極を兼ねる。したがって、図1では、映像信号線20から画素電極11まで2個のTFTが形成され、いわゆるダブルゲート方式となっている。
図1において、配向膜に形成される配向軸115の方向は、画素電極111の延在方向と角度θをなしている。角度θを形成する理由は、画素電極111に電界が印加されたときに、液晶分子の回転の方向を規定するためである。θは、5度から15度程度であり、好ましくは7度から10度である。なお、配向軸114の方向を図1の縦方向とし、画素電極111の延在方向をθ傾ける場合もある。図1は、液晶分子の誘電率異方性が正の場合である。液晶の誘電率異方性が負の場合の配向軸の角度は、図1と90度回転した方向となる。
図1において、コモン電極はスルーホールの周辺を除き、全面に形成されている。図1において、走査線を挟んで上方向と下方向のコモン電極109は、コモン電極ブリッジ1091を介して接続している。高精細化して画素ピッチを小さくしようとすると、コモン電極ブリッジ1091の存在が問題となる。
図2は図1のA-A断面図である。図2におけるTFTは、いわゆるトップゲートタイプのTFTであり、使用される半導体としては、LTPS(Low Temperature Poli-Si)が使用されている。一方、a-Si半導体を使用した場合は、いわゆるボトムゲート方式のTFTが多く用いられる。以後の説明では、トップゲート方式のTFTを用いた場合を例にして説明するが、ボトムゲート方式のTFTを用いた場合についても、本発明を適用することが出来る。
図2において、ガラス基板100の上にSiNからなる第1下地膜101およびSiO2からなる第2下地膜102がCVD(Chemical Vapor Deposition)によって形成される。第1下地膜101および第2下地膜102の役割はガラス基板100からの不純物が半導体層103を汚染することを防止することである。
第2下地膜102の上には半導体層103が形成される。この半導体層103は、第2下地膜102に上にCVDによってa-Si膜を形成し、これをレーザアニールすることによってpoly-Si膜に変換したものである。このpoly-Si膜をフォトリソグラフィによってパターニングする。
半導体膜103の上にはゲート絶縁膜104が形成される。このゲート絶縁膜104はTEOS(テトラエトキシシラン)によるSiO2膜である。この膜もCVDによって形成される。その上にゲート電極105が形成される。ゲート電極105は走査線10が兼ねている。ゲート電極105は例えば、MoW膜によって形成される。ゲート電極105あるいは走査線10の抵抗を小さくする必要があるときはAl合金が使用される。
その後、ゲート電極105を覆って層間絶縁膜106をSiO2あるいはSiNによって形成する。層間絶縁膜106はゲート配線105とコンタクト電極107を絶縁するためである。半導体層103は、ゲート絶縁膜104および層間絶縁膜間106に形成されたスルーホール120を介して映像信号線20と接続している。また、層間絶縁膜106およびゲート絶縁膜104には、TFTのソース部Sをコンタクト電極107と接続するためのコンタクトホール140が形成される。層間絶縁膜106とゲート絶縁膜104に形成されるコンタクトホール120とコンタクトホール140は同時に形成される。
層間絶縁膜106の上にコンタクト電極107が形成される。半導体層103は、映像信号線20の下を延在し、図1、および図2に示すように、走査線10すなわちゲート電極105の下を2回通過する。この時、TFTが形成される。すなわち、平面で視て、ゲート電極105を挟んでTFTのソースSとドレインDが形成されている。コンタクト電極107は、層間絶縁膜106およびゲート絶縁膜104に形成されたスルーホール140を介して半導体層103と接続する。
コンタクト電極107および映像信号線20は、同層で、同時に形成される。コンタクト電極107および映像信号線20は、抵抗を小さくするために、例えば、AlSi合金が使用される。AlSi合金はヒロックを発生したり、Alが他の層に拡散したりするので、例えば、MoWによるバリア層、およびキャップ層によってAlSiをサンドイッチする構造がとられている。
コンタクト電極107、映像信号線20、層間絶縁膜106を覆って有機パッシベーション膜108が形成される。有機パッシベーション膜108は感光性のアクリル樹脂で形成される。有機パッシベーション膜108は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜108は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜108の膜厚は1~4μmであるが、多くの場合は2~3μm程度である。
画素電極111とコンタクト電極107との導通を取るために、有機パッシベーション膜108にコンタクトホール130、および、後で述べる容量絶縁膜110にコンタクトホール131が形成される。有機パッシベーション膜108は感光性の樹脂を使用している。感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜108にコンタクトホール130を形成したあと、230℃程度で焼成することによって有機パッシベーション膜108が完成する。
その後コモン電極109となる透明導電膜、例えばITO(Indium Tin Oxide)をスパッタリングによって形成し、コンタクトホール130およびその周辺からITOを除去するようにパターニングする。コモン電極109は各画素共通に平面状に形成することが出来る。しかし、スルーホール130を避けて形成する必要があるので、画素ピッチを小さくする場合は、図1のおけるコモン電極ブリッジ1091が問題になる。
なお、本発明の実施例2では、コモン電極109の形成と同時に、図9に示すように、スルーホール130を覆って接続ITO40を形成する。コンタクト電極107と画素電極を接触させるための裕度をとるためである。この場合、接続ITO40とコモン電極109は絶縁する必要がある。
図2に戻り、容量絶縁膜110となるSiNをCVDによって全面に形成する。その後、コンタクトホール130内において、コンタクト電極107と画素電極111の導通をとるためのコンタクトホール131を容量絶縁膜110に形成する。
その後、ITOをスパッタリングによって形成し、パターニングして画素電極111を形成する。図1に画素電極111の平面形状の例を示す。画素電極111の上に配向膜材料をフレキソ印刷あるいはインクジェット等によって塗布し、焼成して配向膜112を形成する。配向膜112の配向処理にはラビング法のほか偏光紫外線による光配向が用いられる。
画素電極111とコモン電極109の間に電圧が印加されると図2に示すような電気力線が発生する。この電界によって液晶分子301を回転させ、液晶層300を通過する光の量を画素毎に制御することによって画像を形成する。
図2において、液晶層300を挟んで対向基板200が配置されている。対向基板200の内側には、カラーフィルタ201が形成されている。カラーフィルタ201は画素毎に、赤、緑、青のカラーフィルタが形成されており、これによってカラー画像が形成される。カラーフィルタ201とカラーフィルタ201の間にはブラックマトリクス202が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス202はTFTの遮光膜としての役割も有し、TFTに光電流が流れることを防止している。
カラーフィルタ201およびブラックマトリクス202を覆ってオーバーコート膜203が形成されている。カラーフィルタ201およびブラックマトリクス202の表面は凹凸となっているために、オーバーコート膜203によって表面を平らにしている。オーバーコート膜203の上には、液晶の初期配向を決めるための配向膜112が形成される。配向膜112の配向処理はTFT基板100側の配向膜112と同様、ラビング法あるいは光配向法が用いられる。
なお、以上の構成は例であり、例えば、品種によってはTFT基板100において、コンタクト電極107あるいは映像信号線20との間にSiN等による無機パッシベーション膜が形成されている場合もある。
図3は、図1のスルーホール130付近の拡大平面図である。図3では、画素電極は省略されている。図3において、スルーホール130の周辺に、コモン電極109が形成されていない領域が四角いホール状に存在し、その結果、スルーホール130を挟んで上側のコモン電極109と下側のコモン電極109はコモン電極ブリッジ1091によって接続されている。画素ピッチを小さくしようとした場合、このコモン電極ブリッジ1091の存在が問題になる。すなわち、コモン電極109を構成するITOは抵抗率が大きいため、コモン電極ブリッジ1091の幅は、映像信号線20や半導体層103の幅よりも大きくする必要があるので、特に水平方向の画素ピッチを小さくしようとした場合に問題となる。
図4は本実施例を適用した場合の画素の平面図である。図4が図1と異なる点は、図4の上側のコモン電極109と下側のコモン電極109の接続方法である。図4において、コモン電極109は、スルーホール130の上側と下側において、横方向にストライプ状に延在している。コモン電極109の上には、映像信号線20を覆うようにしてコモン金属配線20が縦方向に延在している。コモン金属配線30は、コモン電極109の抵抗を小さくするために使用される。
図4において、上側のコモン電極109と下側のコモン電極109は、コモン金属配線30によって電気的に接続されている。すなわち、コモン金属配線30は、上側コモン電極109と下側コモン電極109のブリッジ1091となっている。コモン金属配線40は、MoCr、MoW、あるいは、Al合金等の金属で形成されているので、ITOに比べて抵抗が小さいため、配線幅を小さくすることが出来る。つまり、上側のコモン電極109と下側のコモン接続109を幅の小さいコモン金属配線30によって接続することができる。図4におけるさらに大きな特徴は、ブリッジ1091のためのコモン金属配線30は、映像信号線20に対して1本置きに形成されている点である。これによって、画素の水平方向のピッチをさらに小さくすることが出来る。図4のその他の構成は図1と同様であるので、説明を省略する。
図5は図4のB-B断面図であり、図4において、コモン金属配線30がコモン電極109間のブリッジ1091として役割を持っている部分の断面図を含んでいる。図5が図2と異なる点は、左側の有機パッシベーション膜108の上で、映像信号線20を覆う部分は、コモン金属配線30が延在し、コモン電極109と接続する点である。図5のその他の点は、図2と同様なので、説明を省略する。
図6は図4のスルーホール130付近を拡大した平面図である。図6では画素電極は省略されている。図6において、スルーホール130の上側のコモン電極109とスルーホール130の下側のコモン電極109はコモン金属配線30によって接続されている。また、コモン金属配線30は、映像信号線20を1本おきに覆うように形成されている。その結果、図6における画素のピッチd2は図3における画素のピッチd1に比べて小さくなっている。つまり、図6の構成では、より高精細画面に対応することが出来る。
図7は、本発明の他の態様を示す断面図である。図7は、図4のB-B断面に対応する断面図である。図7が図5と異なる点は、映像信号線20を覆う部分において、コモン電極109間を接続するブリッジ1091は、コモン電極を形成するITO109とコモン金属配線30の積層構造となっていることである。積層となっていることによって、ブリッジ1091の抵抗を図5の場合よりも若干小さくすることが出来る。また、積層構造であることによって、ブリッジ1091の断線に対する裕度を向上させることが出来る。なお、コモン電極109のパターニングはフォトリソグラフィで行うので、プロセス負荷となることはない。
以上の本実施例では、コモン電極109のブリッジ1091はコモン金属配線30によって接続し、かつ、映像信号線20の1本おきに対応して形成する構成である。しかし、コモン電極109の抵抗が大きな問題にならないような品種では、コモン金属配線30を使用せずに、映像信号線20の1本おきにコモン電極109を形成するITOによってブリッジ1091を形成してもよい。この場合も、ブリッジ1091が無い部分が存在することによる画素ピッチの縮小は可能である。
図8は本発明が適用される、画素のスルーホール130付近の平面図である。図8では画素電極は省略されている。本実施例の画素全体の平面図は図1と同様であり、断面図は図2と同様である。図8が図3と異なる点は、スルーホール130の部分に接続ITO40が形成される点および容量絶縁膜110に形成されたスルーホール131の径と位置である。
有機パッシベーション膜108に形成されたスルーホール130の底部のみに容量絶縁膜110のスルーホール131を形成しようとすると、スルーホール130の径を大きくする必要があり、画素ピッチの縮小化には不利である。本実施例では、コモン電極109と同時に形成される接続ITO40を用いることによって、容量電極110に形成されるスルーホール131の位置と形に自由度を持たせ、それによって、有機パッシベーション膜108に形成されるスルーホール130の径を小さくすることが出来る。
図8において、スルーホール130を覆って接続ITO40を形成する。接続ITO40は、コモン電極109と同時に形成される。したがって、プロセス負荷は生じない。しかし、接続ITO40はコモン電極109とは絶縁されていなければならない。接続ITO40は画素電極と接続するからである。接続ITO40およびコモン電極109を覆ってSiNによる容量絶縁膜110が形成され、容量絶縁膜110にスルーホール131を形成する。図8では、スルーホール131はスルーホール130の底部のみでなく、スルーホール130の側面および周辺上面の一部にも形成される。したがって、スルーホール130が小さい場合にも、スルーホール131を容易に形成することが出来る。
図9は、図8のC-C断面図である。図8において、接続ITO40が有機パッシベーション膜108のスルーホール130を覆って形成されている。接続ITO40覆って容量絶縁膜110が形成され、容量絶縁膜110にスルーホール131が形成される。このスルーホール131において、接続ITO40が露出し、画素電極と接続することになる。図9に示すように、本実施例では、たとえ、有機パッシベーション膜108に形成されるスルーホール130が小さくとも、容量絶縁膜110のスルーホール131を大きく形成することができるので、接続の信頼性を上げることが出来る。
しかし、接続ITO40はコモン電極109と絶縁されていなければならない。接続ITO40とコモン電極109は同層で形成されるので、図8に示す、上側のコモン電極109と下側のコモン電極109を結ぶブリッジ1091をコモン電極109と同じITOで形成すると、接続ITO40とコモン電極109との間隔g1を十分とる必要があるので、画素ピッチの縮小化には限界がある。
本実施例では、図10に示すように、上側コモン電極109と下側コモン電極109の接続は、コモン金属配線30で行う。そして、コモン金属配線30は映像信号線対して1本置きに形成する。コモン金属配線30が存在しない側では、接続ITO40とコモン電極109あるいはコモン金属配線30との絶縁は問題なくなる。したがって、図10において、この側では、間隔g2のみに注意すればよい。
一方、図10において、コモン金属配線30が存在する側では、接続ITO40とコモン金属配線30との間隔g1を確保する必要がある。したがって、接続ITO40の水平方向の中心位置を画素の中心位置に対してコモン金属配線30が無い側にずらすことによって、画素の横方向の径を小さくでき、したがって、画素ピッチを小さくすることが出来る。
つまり、本実施例では、有機パッシベーション膜108に形成するスルーホール130の径を小さくすることが出来るのに加えて、接続ITO40の中心を画素の中心、すなわち、映像信号線20間の中心からずらすことによって、さらに画素ピッチを小さくすることが出来る。
なお、上側のコモン電極109と下側のコモン電極109とのブリッジ1091をコモン電極109を形成するITOとコモン金属配線30の積層にする構成、あるいは、コモン電極109を形成するITOのみとする構成にしてもよいことは実施例1で説明したのと同じである。
図11は、実施例3を示す画素のスルーホール130付近の平面図である。画素の基本的な構成および断面は、図1および図2の構成に準ずる。図11の特徴は、赤画素、緑画素、青画素の内の1色の水平方向の径が他の画素の径よりも大きいことである。顧客によって要求される白画面の色調が異なることに対応するため等である。図11では青画素の径が他の画素よりも大きい。つまり、図11において、B>R=Gである。しかし、場合によっては、赤画素、あるいは、緑画素が大きいこともある。
図11において、スルーホール130を挟んで上側と下側にストライプ状にコモン電極109が水平方向に延在している。上側のコモン電極109と下側のコモン電極109のブリッジ1091をコモン金属配線30で接続しているが、ブリッジ1091用のコモン金属配線30は、主として、画素の幅が広い青画素のみにおいて行っている。図11のスルーホール130の構成は、図8乃至10で説明したのと同様である。図11において、コモン金属配線30の両側に配置されたスルーホール130においては、接続ITO40の水平方向の中心は、コモン電極配線30から遠ざかる方向に存在している。理由は、実施例2で述べたと同様である。
図11の構成によれば、画素幅が大きい画素に対応する部分にブリッジ1091のコモン金属配線30を形成し、他の部分では、ブリッジ1091を形成せず、かつ、接続ITO40を形成することによってスルーホール130の径を小さくすることが出来るので、画素のピッチを小さくすることが出来る。
また、図11において、画素の広い部分に形成するブリッジ1091をコモン金属配線30のみでなく、コモン金属配線30とコモン電極109を形成するITOとの積層にしてもよいし、コモン電極109を形成するITOのみによって形成してもよいことは実施例1で説明したと同様である。
なお、図11では、画素幅の大きい画素に対応する部分のみにブリッジ電極を形成したが、これに限らず、画素幅がRGB同じ場合であっても、映像信号線20あたり、2本置きにブリッジ接続のためのコモン金属配線30を形成してもよい。この場合も、接続ITO40の中心をブリッジ1091から遠ざけるように形成することによって、さらに、画素ピッチの縮小の効果を上げることが出来る。
以上の本実施例では、スルーホール130部分に接続ITO40が形成されている場合の構成について説明したが、本実施例は、接続ITO40を使用しない構成においても、幅の広い画素に主としてブリッジ1091を形成することによって、全体として画素ピッチを小さくすることが出来る。
液晶表示装置では、TFT基板と対向電極の間隔を規定する必要がある。一般には、TFT基板100と対向基板200の間隔は柱状スペーサによって規定される。図12は、本実施例において、柱状スペーサ50によってTFT基板100と対向基板200の間隔を規定した例であり、対向基板200に形成された柱状スペーサ50がTFT基板100と対向基板200の間隔を規定している。柱状スペーサ50は、対向基板200において、オーバーコート膜203と同時に形成される。図12が図2と異なる他の点は、TFT基板100側において、柱状スペーサ50が接触する部分には、コモン電極109あるいはブリッジ1091が存在していない点である。図12のその他の構成は、図2と同様である。
柱状スペーサ50の先端は、TFT基板100に形成された配向膜112と接触するが、この接触によって配向膜112が削れると、この削り屑が輝点の原因になる。このような削れは、図13に示すように、柱状スペーサ50の先端が接する対向面が不均一な場合には、特に生じやすい。図13は、ブリッジ1091の端部に柱状スペーサ50の尖端が接触している場合を示し、ブリッジ1091の段差が存在する領域、すなわち、図13の領域Aにおいて、配向膜112の削れが生じやすい。このブリッジ1091は、コモン電極90と同時に形成されたITOの場合もあるし、コモン金属配線30の場合もある。
図14は、本実施例の特徴を示すスルーホール130付近の平面図である。図14において、画素電極は省略されている。図14において、柱状スペーサ50は上側のコモン電極109と下側のコモン電極109を結ぶブリッジ1091としてのコモン金属配線30あるいはコモン電極109と同時に形成されたITOが存在しない部分でTFT基板100側と接触している。このような構成とすることによって、柱状スペーサ50の先端において、図13に示すような段差を排除することが出来るので、配向膜112の削れを防止することが出来る。図14のその他の構成は図6と同様なので、説明は省略する。
本実施例の構成は、実施例2の図10の構成、実施例3の図11の構成等にも適用することが出来る。すなわち、柱状スペーサ50の先端はTFT基板100側の映像信号線20の上であって、コモン電極50と同時に形成されたITOあるいはコモン金属配線30が形成されていない部分に接触すればよい。
10…走査線10、 20…映像信号線、 30…コモン金属配線、 40…接続ITO、 50…柱状スペーサ、 100…TFT基板、 101…第1下地膜、 102…第2下地膜、 103…半導体層、 104…ゲート絶縁膜、 105…ゲート電極、 106…層間絶縁膜、 107…コンタクト電極、 108…有機パッシベーション膜、 109…コモン電極、 110…容量絶縁膜、 111…画素電極、 112…配向膜、 115…配向軸、 120…スルーホール、 130…有機パッシベーション膜のスルーホール、 131…容量絶縁膜のスルーホール、 140…スルーホール、 200…対向基板、 201…カラーフィルタ、 202…ブラックマトリクス、 203…オーバーコート膜、 300…液晶層、 301…液晶分子、 1091…コモン電極ブリッジ、 D…ドレイン部、S…ソース部
Claims (5)
- 第1映像信号線と、
前記第1映像信号線と第1方向に隣り合う第2映像信号線と、
前記第2映像信号線と前記第1方向に隣り合う第3映像信号線と、
前記第1映像信号線と、前記第2映像信号線と、第3映像信号線と、を覆う有機絶縁膜と、
前記有機絶縁膜を覆う無機絶縁膜と、
前記有機絶縁膜と前記無機絶縁膜との間に設けられるコモン電極と、
前記有機絶縁膜と前記無機絶縁膜との間に設けられる第1金属配線と、を備え、
前記有機絶縁膜は、第1スルーホールと第2スルーホールを有し、
前記第1スルーホールは、前記第1方向において、前記第1映像信号線と前記第2映像信号線との間に位置し、
前記第2スルーホールは、前記第1方向において、前記第2映像信号線と前記第3映像信号線との間に位置し、
前記コモン電極は、第1端部と、前記第1方向に交差する第2方向において前記第1端部と対向する第2端部を有し、
前記コモン電極の前記第1端部と前記第2端部の間は、前記コモン電極の非形成領域であり、
前記第2方向において、前記第1スルーホール及び前記第2スルーホールの各々は、前記第1端部と前記第2端部との間に位置し、
前記第1金属配線は、前記コモン電極に接続されており、
前記第1金属配線は、前記第1端部及び前記第2端部の各々と交差し、
前記コモン電極の前記非形成領域において、前記第1金属配線は前記有機絶縁膜に接触する、液晶表示装置。 - 前記第1金属配線は、前記第1映像信号線、前記第2映像信号線、前記第3映像信号線のいずれか一つの映像信号線と平行に延出し、
前記第1金属配線は、前記第1映像信号線、前記第2映像信号線、前記第3映像信号線のいずれか一つの前記映像信号線と重なる、請求項1に記載の液晶表示装置。 - 前記第1金属配線は、前記第2映像信号線と平行に延出し、前記第2映像信号線と重なり、
前記第1金属配線及び前記第2映像信号線は、前記第1方向において、前記第1スルーホールと前記第2スルーホールとの間に設けられる、請求項1に記載の液晶表示装置。 - 前記第1端部及び前記第2端部の各々は、前記第2映像信号線と交差し、
前記コモン電極の前記非形成領域において、前記第1金属配線は前記無機絶縁膜と前記有機絶縁膜で挟持される、請求項3に記載の液晶表示装置。 - 前記第1金属配線の線幅は、前記第2映像信号線の線幅よりも太い、請求項4に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021186773A JP7201777B2 (ja) | 2015-05-15 | 2021-11-17 | 液晶表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015099820A JP6591194B2 (ja) | 2015-05-15 | 2015-05-15 | 液晶表示装置 |
JP2019168933A JP6980730B2 (ja) | 2015-05-15 | 2019-09-18 | 液晶表示装置 |
JP2021186773A JP7201777B2 (ja) | 2015-05-15 | 2021-11-17 | 液晶表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019168933A Division JP6980730B2 (ja) | 2015-05-15 | 2019-09-18 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022020802A true JP2022020802A (ja) | 2022-02-01 |
JP7201777B2 JP7201777B2 (ja) | 2023-01-10 |
Family
ID=87846684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021186773A Active JP7201777B2 (ja) | 2015-05-15 | 2021-11-17 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7201777B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120127414A1 (en) * | 2010-11-22 | 2012-05-24 | Lg Display Co., Ltd. | Liquid Crystal Display Device and Method for Manufacturing the Same |
JP2014115613A (ja) * | 2012-12-11 | 2014-06-26 | Lg Display Co Ltd | タッチセンサ一体型表示装置及びその製造方法 |
-
2021
- 2021-11-17 JP JP2021186773A patent/JP7201777B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120127414A1 (en) * | 2010-11-22 | 2012-05-24 | Lg Display Co., Ltd. | Liquid Crystal Display Device and Method for Manufacturing the Same |
JP2014115613A (ja) * | 2012-12-11 | 2014-06-26 | Lg Display Co Ltd | タッチセンサ一体型表示装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7201777B2 (ja) | 2023-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11500252B2 (en) | Liquid crystal display device | |
JP6639866B2 (ja) | 液晶表示装置 | |
JP2009103797A (ja) | 液晶表示装置 | |
JP2016148807A (ja) | 液晶表示装置 | |
JP2015049426A (ja) | 液晶表示装置 | |
JP6649788B2 (ja) | 液晶表示装置 | |
US20170351129A1 (en) | Liquid crystal display device | |
US10133132B2 (en) | Liquid crystal display device | |
JP2016014779A (ja) | 液晶表示装置 | |
JP5917127B2 (ja) | 液晶表示装置 | |
JP2017187530A (ja) | 液晶表示装置 | |
JP2016015404A (ja) | 液晶表示装置 | |
JP6415856B2 (ja) | 液晶表示装置 | |
JP2018077387A (ja) | 液晶表示装置 | |
JP6980730B2 (ja) | 液晶表示装置 | |
JP7201777B2 (ja) | 液晶表示装置 | |
JP2019003127A (ja) | 液晶表示装置 | |
JP2016148760A (ja) | 液晶表示装置 | |
US10001687B2 (en) | Liquid crystal display device | |
JP6918090B2 (ja) | 液晶表示装置 | |
WO2019159552A1 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7201777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |