JP2022008960A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2022008960A5 JP2022008960A5 JP2021165553A JP2021165553A JP2022008960A5 JP 2022008960 A5 JP2022008960 A5 JP 2022008960A5 JP 2021165553 A JP2021165553 A JP 2021165553A JP 2021165553 A JP2021165553 A JP 2021165553A JP 2022008960 A5 JP2022008960 A5 JP 2022008960A5
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- sheet
- planar surface
- foil sheet
- planar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 30
- 239000011889 copper foil Substances 0.000 claims 25
- 238000000034 method Methods 0.000 claims 25
- 230000002708 enhancing effect Effects 0.000 claims 9
- 239000003989 dielectric material Substances 0.000 claims 6
- 229910052802 copper Inorganic materials 0.000 claims 4
- 239000010949 copper Substances 0.000 claims 4
- 230000005540 biological transmission Effects 0.000 claims 2
- 230000003746 surface roughness Effects 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000003014 reinforcing effect Effects 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
Claims (20)
- (i)第1の平面および第2の平面を有する平面誘電材料層と、第1の平面および第2の平面を有する第1の銅箔シートと、を含む平面状シートを準備する工程であって、前記第1の銅箔シートの前記第1の平面は、前記平面誘電材料層の前記第1の平面と接しており、前記第1の銅箔シートの第1の平面および第2の平面のそれぞれは、接着強化層を含む、平面状シートを準備する工程と、
(ii)回路パターンを含む内層シートを形成するために、所定の場所に回路パターンの銅を残したまま前記第1の銅箔シートの不要な部分を除去して、前記第1の銅箔シートに回路パターンを形成する工程であって、接着強化層は、前記回路パターンに形成されない、回路パターンを形成する工程と、
を含む、プリント回路基板の製造方法。 - 誘電材料層が前記回路パターンの第2の平面に接着するように、前記誘電材料層が前記内層シートに積層される、請求項1に記載の方法。
- 接着強化法を用いて、前記第1の銅箔シートの前記第1の平面および前記第2の平面に接着強化層を形成する、請求項1に記載の方法。
- 第1の接着強化法を用いて、前記第1の銅箔シートの前記第1の平面に前記接着強化層を形成し、第2の接着強化法を用いて、前記第1の銅箔シートの第2の平面に前記接着強化層を形成し、前記第1の接着強化法と前記第2の接着強化法とは異なる接着強化法である、請求項3に記載の方法。
- 前記接着強化層は、約0.25~約5.0ミクロンのRz粗さを有する、請求項1に記載の方法。
- 前記第1の銅箔シートの前記第1の平面の表面粗さは、約1.5ミクロン未満である、請求項1に記載の方法。
- 前記第1の銅箔シートの前記第2の平面の表面粗さは、約2.5ミクロン未満である、請求項1に記載の方法。
- 前記回路パターンは、前記第1の銅箔シートの前記第1の平面に対応する底壁と、前記第1の銅箔シートの前記第2の平面に対応する天壁と、側壁と、を含み、
前記側壁は、接着強化層を含まない、請求項1に記載の方法。 - 前記内層シートは、複数の伝送線路を有する回路パターンを含む、請求項1に記載の方法。
- 前記平面状シートは、第1の平面と第2の平面とを有する第2の銅箔シートを含み、前記第2の銅箔シートの第1の平面は、前記誘電材料層の第2の平面と接し、前記第2の銅箔シートの前記第1の平面および前記第2の平面のそれぞれは、接着強化層を含む、請求項1に記載の方法。
- 回路パターンが前記第2の銅箔シートに形成され、接着強化層が前記回路パターンに形成されない、請求項10に記載の方法。
- レイアップが、少なくとも1つの内層シートをプリプレグ上に積み重ねることによって形成される、請求項1に記載の方法。
- 前記第1の銅箔シートの前記第1の平面および前記第2の平面の粗さは、本質的に同じである、請求項1に記載の方法。
- 前記第1の銅箔シートの前記第1の平面および第2の平面の粗さは、約0.1~約6.0ミクロンの範囲である、請求項1に記載の方法。
- 前記第1の銅箔シートおよび前記第2の銅箔シートはそれぞれ、1オンスの銅箔、1/2オンスの銅箔および1/4オンスの銅箔から選択される、請求項10に記載の方法。
- 前記第1の銅箔シートは、10~400ミクロンの厚さを有する低プロファイルの銅箔シートであり、より好ましくは、約5ミクロン~約200ミクロンの厚さ、より狭くは、約5~約35ミクロンの厚さを有する極めて低プロファイルの銅シートである、請求項1に記載の方法。
- 前記第1の銅箔シートの少なくとも1つの前記接着強化層がコーティングを含む、請求項1に記載の方法。
- 前記回路パターンは、約25~約250ミクロンの幅を有する複数の伝送線路を含む、請求項9に記載の方法。
- 前記第1の銅箔シートの前記第1の平面および前記第2の平面に同時に前記接着強化層を付与する、請求項1に記載の方法。
- 前記平面状シートは、樹脂被覆銅、銅被覆プリプレグまたはCステージ積層板から選択される、請求項1に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662337979P | 2016-05-18 | 2016-05-18 | |
US62/337,979 | 2016-05-18 | ||
PCT/US2017/033342 WO2017201294A2 (en) | 2016-05-18 | 2017-05-18 | Method of manufacturing circuit boards |
JP2018560474A JP7034946B2 (ja) | 2016-05-18 | 2017-05-18 | 回路基板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018560474A Division JP7034946B2 (ja) | 2016-05-18 | 2017-05-18 | 回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022008960A JP2022008960A (ja) | 2022-01-14 |
JP2022008960A5 true JP2022008960A5 (ja) | 2023-01-19 |
Family
ID=60326555
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018560474A Active JP7034946B2 (ja) | 2016-05-18 | 2017-05-18 | 回路基板の製造方法 |
JP2021165553A Pending JP2022008960A (ja) | 2016-05-18 | 2021-10-07 | 回路基板の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018560474A Active JP7034946B2 (ja) | 2016-05-18 | 2017-05-18 | 回路基板の製造方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US20180279481A1 (ja) |
EP (1) | EP3459327A2 (ja) |
JP (2) | JP7034946B2 (ja) |
KR (2) | KR20210099192A (ja) |
CN (2) | CN109479377A (ja) |
CA (1) | CA3024136A1 (ja) |
MY (1) | MY195558A (ja) |
SG (1) | SG11201810064PA (ja) |
WO (1) | WO2017201294A2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111901985A (zh) * | 2020-05-25 | 2020-11-06 | 重庆星轨科技有限公司 | 一种基于微波电路板的复合层压方法 |
KR20240001628A (ko) * | 2022-06-27 | 2024-01-03 | 엘지이노텍 주식회사 | 회로 기판 및 이를 포함하는 반도체 패키지 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08511654A (ja) * | 1993-03-05 | 1996-12-03 | ポリクラド ラミネイツ インコーポレイテッド | 印刷回路板に使用するためのドラム側面処理金属箔及び積層板及びその製造方法 |
US5622782A (en) | 1993-04-27 | 1997-04-22 | Gould Inc. | Foil with adhesion promoting layer derived from silane mixture |
TW326423B (en) * | 1993-08-06 | 1998-02-11 | Gould Inc | Metallic foil with adhesion promoting layer |
JPH07115268A (ja) * | 1993-10-20 | 1995-05-02 | Matsushita Electric Ind Co Ltd | プリント配線板及びその製造方法 |
TW324737B (en) | 1994-03-30 | 1998-01-11 | Gould Wlectronics Inc | Epoxy adhesive composition and copper foil and laminate using the same |
TW289900B (ja) * | 1994-04-22 | 1996-11-01 | Gould Electronics Inc | |
US5614324A (en) * | 1995-07-24 | 1997-03-25 | Gould Electronics Inc. | Multi-layer structures containing a silane adhesion promoting layer |
US6299721B1 (en) * | 1998-12-14 | 2001-10-09 | Gould Electronics Incl | Coatings for improved resin dust resistance |
JP3291482B2 (ja) * | 1999-08-31 | 2002-06-10 | 三井金属鉱業株式会社 | 整面電解銅箔、その製造方法および用途 |
JP3291486B2 (ja) * | 1999-09-06 | 2002-06-10 | 三井金属鉱業株式会社 | 整面電解銅箔、その製造方法およびその用途 |
US20050067378A1 (en) * | 2003-09-30 | 2005-03-31 | Harry Fuerhaupter | Method for micro-roughening treatment of copper and mixed-metal circuitry |
US6964884B1 (en) * | 2004-11-19 | 2005-11-15 | Endicott Interconnect Technologies, Inc. | Circuitized substrates utilizing three smooth-sided conductive layers as part thereof, method of making same, and electrical assemblies and information handling systems utilizing same |
US7383629B2 (en) * | 2004-11-19 | 2008-06-10 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrates utilizing smooth-sided conductive layers as part thereof |
JP5463117B2 (ja) * | 2009-10-20 | 2014-04-09 | 株式会社日立製作所 | 低損失配線板,多層配線板、それに用いる銅箔及び積層板 |
KR101958394B1 (ko) | 2011-11-08 | 2019-03-14 | 에스케이하이닉스 주식회사 | 반도체 장치 |
JP2016141015A (ja) * | 2015-01-30 | 2016-08-08 | パナソニックIpマネジメント株式会社 | 両面金属張積層板及びその製造方法 |
-
2017
- 2017-05-18 SG SG11201810064PA patent/SG11201810064PA/en unknown
- 2017-05-18 EP EP17726807.5A patent/EP3459327A2/en active Pending
- 2017-05-18 CA CA3024136A patent/CA3024136A1/en active Pending
- 2017-05-18 KR KR1020217024496A patent/KR20210099192A/ko not_active IP Right Cessation
- 2017-05-18 US US15/761,366 patent/US20180279481A1/en active Pending
- 2017-05-18 CN CN201780030925.2A patent/CN109479377A/zh active Pending
- 2017-05-18 WO PCT/US2017/033342 patent/WO2017201294A2/en active Application Filing
- 2017-05-18 CN CN202310554145.5A patent/CN117119695A/zh active Pending
- 2017-05-18 KR KR1020187036624A patent/KR20190008923A/ko active Application Filing
- 2017-05-18 MY MYPI2018001944A patent/MY195558A/en unknown
- 2017-05-18 JP JP2018560474A patent/JP7034946B2/ja active Active
-
2021
- 2021-10-07 JP JP2021165553A patent/JP2022008960A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2022008960A5 (ja) | ||
JP5165773B2 (ja) | キャリヤー付金属箔及びこれを用いた積層基板の製造方法 | |
JP2711004B2 (ja) | 動的屈曲領域を有する多層回路の製造方法及び該方法により製造されたフレキシブル回路 | |
JP2022008960A (ja) | 回路基板の製造方法 | |
JP2001127429A (ja) | 多層印刷配線板の製造方法 | |
TWI519225B (zh) | 多層軟性線路結構的製作方法 | |
CN109152219A (zh) | 一种pcb内部厚铜结构、多层印制电路板及其制备方法 | |
US20100018638A1 (en) | Method for manufacturing flexible printed circuit board | |
JP2019518330A5 (ja) | ||
KR100494339B1 (ko) | 다층 연성인쇄회로기판의 내층 윈도우오픈부 형성방법 | |
US20160073505A1 (en) | Manufacturing method of multilayer flexible circuit structure | |
KR101067204B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
CN111328217A (zh) | Mems封装载板叠构及其制作方法 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
TW201008431A (en) | Method for manufacturing flexible printed circuit boards | |
JP2010056373A (ja) | プリント配線板の製造方法およびプリント配線板 | |
CN110650597A (zh) | 线路板及其制作方法、以及电子设备 | |
KR101084253B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
JPH045888A (ja) | プリント配線基板 | |
JPH0493093A (ja) | 配線基板の電子部品収納用凹部形成方法 | |
JP2000049440A (ja) | プリント配線用多層板の製造方法 | |
WO2015107618A1 (ja) | プリント配線板の製造方法 | |
KR100911263B1 (ko) | 인쇄회로기판 제조 방법 | |
JPH11266080A (ja) | 多層プリント配線板の製造方法 | |
KR20060128168A (ko) | 양면형 동박 적층판을 이용한 다층 연성인쇄기판 제조방법 |