CN109152219A - 一种pcb内部厚铜结构、多层印制电路板及其制备方法 - Google Patents

一种pcb内部厚铜结构、多层印制电路板及其制备方法 Download PDF

Info

Publication number
CN109152219A
CN109152219A CN201810982432.5A CN201810982432A CN109152219A CN 109152219 A CN109152219 A CN 109152219A CN 201810982432 A CN201810982432 A CN 201810982432A CN 109152219 A CN109152219 A CN 109152219A
Authority
CN
China
Prior art keywords
printed circuit
steel structure
circuit board
thick steel
thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810982432.5A
Other languages
English (en)
Other versions
CN109152219B (zh
Inventor
陈苑明
李高升
何为
王守绪
喻涛
李清华
艾克华
唐鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Sichuan Yingchuangli Electronic Technology Co Ltd
Original Assignee
University of Electronic Science and Technology of China
Sichuan Yingchuangli Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Sichuan Yingchuangli Electronic Technology Co Ltd filed Critical University of Electronic Science and Technology of China
Priority to CN201810982432.5A priority Critical patent/CN109152219B/zh
Publication of CN109152219A publication Critical patent/CN109152219A/zh
Application granted granted Critical
Publication of CN109152219B publication Critical patent/CN109152219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种PCB内部厚铜结构、多层印制电路板及其制备方法，属于印制电路板技术领域。本发明通过选择与线路材料不同导线基板作为载体，按照预设厚铜线路，首先在载体上无线路区蚀刻出凸块，然后再形成预设线路。蚀刻出的凸块能够解决传统层压方式引起的板厚分布不均和残铜率差异过大所引起层压板翘曲的问题；而且，与传统层压工艺直接压合不同的是，本发明预先在多层板层压之前就进行一次树脂填充和压合以解决压合后产生树脂填充空洞的问题，并且不会影响线路信号的传输。运用本方法制作多层印制电路板具有制作要求低、操作简单、耗时短，在保证印制电路板工作可靠性的同时降低了成本，显著提高生产效率。

Description

一种PCB内部厚铜结构、多层印制电路板及其制备方法
技术领域
本发明属于印制电路板技术领域，具体涉及一种PCB内部厚铜结构以及具有内部厚铜结构的多层印制电路板(PCB)及其制备方法。
背景技术
随着工业4.0新时代的到来，对全球制造业的智能化水平要求越来越高，电子行业也朝向高端化发展，作为支撑电子产品主体的印制电路板行业同样也面临着越来越严峻的挑战。厚铜印制电路板是一种特殊类的高端印制电路板，随着厚铜印制电路板的应用越来越普遍，厚铜印制电路板在发挥其优势的同时也显现出不容忽视的缺陷。厚铜印制电路板是利用高流动度半固化片将多个高耐热性内层厚覆铜基板和外层铜箔材料层压结合而成。基于目前行业技术局限性，生产中势必存在一些影响板件可靠性的结构性问题，比如树脂填充空洞、残铜分布不均致使的板厚不均匀和板翘等问题不容忽视。
目前印制电路板行业中对于铜厚分布不均主要采取的手段是在无铜区域设计独立铜块。由此设计的这部分铜块并不参与线路形成，其作用仅仅是保证压合时板厚及板材翘曲度在一个合理的范围内。但是由于在多层印制电路板层压过程中，半固化片(树脂)受热、受压而流动填充线路，树脂的填充效果会受到无铜区很大影响，尤其对于较大无铜区的填充，因此经常会造成填胶不足、树脂空洞现象，并且独立铜块也会影响到信号的传输。行业内解决厚铜线路铜厚分布不均较为常规方法是增加半固化片厚度，但是这样又会出现介质层过厚的情况。因此现目前厚铜线路铜厚分布不均问题仍然没有解决。
中国专利《PCB多层板内层无铜区域填胶压合方法》(公开号为CN106686913A)公开了一种通过在无铜区域设计铜阻流块，并在无铜区域用裁切好的相应半固化片进行层压来克服检填胶不足问题的方法。但此种方法不仅增加工艺流程，而且厚铜印制电路板层压均匀性、树脂空洞以及板翘问题仍然存在。中国专利《一种PNL内回字形排版印制电路板》(公开号CN206506781U)公开了一种多个拼板环绕大板板边依次设置并围绕大板中心处在大板上呈中心对称排布的排版方法。这种方法提高了板材利用率，但是对于残铜率差异较大的厚铜线路仍然无法改善压合介质厚度的均匀性。吕永在《印制电路信息》2012年第S1期167-173页发表的文章《厚铜板压合工艺研究》中阐述了一种通过设计实铜代替阻流盘、改变层压升温速率等方式的方法用以提高层压品质。但这种方法只能减少层压空洞的产生，无法从根本上避免。因此，亟需发展一种能够从根本上避免树脂填塞空洞，保证层压板材厚度更加均匀、板材翘曲度小的方法。
发明内容
鉴于上文所述，针对现有印制电压板层压工艺中由于板面铜厚不均造成填胶空洞的缺陷，本发明提供一种PCB内部厚铜结构、多层印制电路板及其制备方法，依据预设厚铜线路在导电载体上先在无铜区刻蚀凸块后形成厚铜线路，再将厚铜线路层压形成PCB内部厚铜结构，由此避免填胶空洞的现象，能够提高板厚分布均匀性，减小板材的翘曲度，制作过程简单、产品可靠性强、合格率高。
本发明的技术方案如下：
一种印制电路板内部厚铜结构的制备方法，其特征在于，包括如下步骤：
(1)选择材料与线路材料不同的n个导电载体，其中n为复数，在n个导电载体表面分别刻蚀形成凸块；
(2)在经步骤(1)制得的n个导电载体表面分别刻蚀形成预设厚铜线路；
(3)利用半固化片将步骤(2)制得的n个导电载体上的厚铜线路两两层压形成结合体；
(4)去除结合体外侧面的导电载体，至此制得印制电路板内部厚铜结构。
进一步的，本发明步骤(1)中的具体操作是：在导电载体表面形成第一抗蚀层图形，经刻蚀未被抗蚀层保护区域的导电载体，在导电载体表面形成凸块。
进一步的，本发明步骤(2)中的具体操作是：在导电载体表面形成第二抗蚀层图形，在未被抗蚀层保护区域的导电载体上电镀形成厚铜线路。
进一步的，本发明导电载体可以是锡板或铝板，导电载体的表面应当光滑。
进一步的，本发明导电载体上凸块的宽度小于预设厚铜线路中无线路区的宽度。
进一步的，本发明导电载体上凸块的厚度为30～60μm。
本发明提供一种印制电路板内部厚铜结构，根据上述任一所述方法制备得到。
本发明提供一种具有内部厚铜结构的多层印制电路板的制作方法，将基于上述方法制备得到的印制电路板内部厚铜结构通过半固化片两两压合形成多层印制电路板，或者将基于上述方法制备得到的印制电路板内部厚铜结构通过半固化片与金属箔板压合形成多层印制电路板，或者将基于上述方法制备得到的印制电路板内部厚铜结构两两压合后再与金属箔板压合形成多层印制电路板。
本发明提供一种具有内部厚铜结构的多层印制电路板，根据上述任一所述方法制备得到。
本发明的原理及有益效果如下：
本发明通过选择与线路材料不同导线基板作为载体，按照预设厚铜线路，首先在载体上无线路区蚀刻出凸块，然后再形成预设线路。蚀刻出的凸块能够解决传统层压方式引起的板厚分布不均和残铜率差异过大所引起层压板翘曲的问题；而且，与传统层压工艺直接压合不同的是，本发明预先在多层板层压之前就进行一次树脂填充和压合，在凸块的作用下树脂填充均匀，由此解决了压合后产生树脂填充空洞的问题，同时导电载体相当于牺牲层在后续工序中会去除，因此不会影响线路信号的传输。运用本方法制作印制电路内部厚铜结构过程中，由于压合所存在于其表面的树脂无需去除，即可直接进入多层板层压的工序，使得层压过程简单方便、与现有层压工艺兼容性高，并且制作要求低、操作简单、耗时短，适用于挠性印制电路板、刚性印制电路板制造。因此本发明在保证印制电路板工作可靠性的同时降低了成本，显著提高生产效率。
附图说明
图1是步骤1形成抗蚀层后的结构示意图，其中101为导电载体，102为抗蚀层。
图2是步骤2去除抗蚀层后的结构示意图，其中103为凸块。
图3是步骤3图形转移后的结构示意图，其中104为保护层。
图4是步骤4去除保护层后的结构示意图，其中105为第一厚铜线路层。
图5是步骤5后得到的结构示意图，其中106为第二厚铜线路层。
图6是步骤6中的预压结构示意图，其中107为半固化片。
图7是步骤7得到的结合体结构示意图，其中108为内部厚铜结构。
图8是利用半固化片间隔结合体和铜箔的结构示意图，其中109为铜箔。
图9是步骤8热压后的结构示意图。
具体实施方式
为了使本领域技术人员能够清楚本发明方案及原理，下面结合附图和具体实施例进行详细描述。
实施例：
一种具有内部厚铜结构的印制电路板的制备方法，具体操作如下：
步骤1：在锡板101表面贴附干膜，曝光显影后获得被抗蚀层102保护的锡板101，如图1所示；
步骤2：对该锡板经蚀刻并去除抗蚀层后得到30～60μm厚度的凸块103，如图2所示；
步骤3：对步骤2所得锡板表面涂布液态抗蚀剂，曝光显影之后在锡板101表面获得保护层104，如图3所示；
步骤4：对步骤3所得锡板表面电镀加成形成50～400μm厚度的第一厚铜线路层105，并去除保护层104，如图4所示，图中厚铜线路层示出了左边线路密集区域、中间无铜区域、右边线路稀疏区域，在实际设计时应按照预设厚铜线路保证凸块宽度小于无铜区域的宽度；
步骤5：按照预设厚铜线路，重复步骤1～4的操作，得到第二厚铜线路层106，如图5所示；
步骤6：如图6所示，依次叠放第一厚铜线路层105、半固化片107和第二厚铜线路层106，进行预压形成结合体；
步骤7：预压后将作为第一厚铜线路层105和第二厚铜线路层106载体的锡板101移除，具体可通过化学蚀刻工艺进行锡板的移除，获得内部厚铜结构108，如图7所示；
步骤8：如图8所示，依次叠放铜箔109、半固化片107、内部厚铜结构108、半固化片107、铜箔109，热压形成一体结构，即制得具有内部厚铜结构的印制电路板，如图9所示。其余实施例中根据实际需求也可以利用半固化片将任意复数个内部厚铜结构压合形成多层印制电路板，或者任意复数个内部厚铜结构和任意复数个铜箔的组合压合形成多层印制电路板。
以上结合附图对本发明的实施例进行了详细阐述，但是本发明并不局限于上述的具体实施方式，上述具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，不脱离本发明宗旨和权利要求所保护范围的情况下还可以做出很多变形，这些均属于本发明的保护。

Claims (9)

1.一种PCB内部厚铜结构的制备方法，其特征在于，包括如下步骤：
(1)选择材料与线路材料不同的n个导电载体，其中n为复数，在n个导电载体表面分别刻蚀形成凸块；
(2)在经步骤(1)制得的n个导电载体表面分别刻蚀形成预设厚铜线路；
(3)利用半固化片将步骤(2)制得的n个导电载体上的厚铜线路两两层压形成结合体；
(4)去除结合体外侧面的导电载体，至此制得PCB内部厚铜结构。
2.根据权利要求1所述的一种PCB内部厚铜结构的制备方法，其特征在于，所述步骤(1)中的具体操作是：在导电载体表面形成第一抗蚀层图形，经刻蚀未被抗蚀层保护区域的导电载体，在导电载体表面形成凸块。
3.根据权利要求1所述的一种PCB内部厚铜结构的制备方法，其特征在于，所述步骤(2)中的具体操作是：在导电载体表面形成第二抗蚀层图形，在未被抗蚀层保护区域的导电载体上电镀形成厚铜线路。
4.根据权利要求1所述的一种PCB内部厚铜结构的制备方法，其特征在于，所述导电载体是锡板或铝板。
5.根据权利要求1所述的一种PCB内部厚铜结构的制备方法，其特征在于，所述导电载体上凸块的宽度小于预设厚铜线路中无线路区的宽度。
6.根据权利要求1所述的一种PCB内部厚铜结构的制备方法，其特征在于，所述导电载体上凸块的厚度为30～60μm。
7.一种PCB内部厚铜结构，其特征在于，根据权利要求1至6任一项所述方法制备得到。
8.基于权利要求7所述内部厚铜结构的多层印制电路板的制作方法，将所述印制电路板内部厚铜结构通过半固化片两两压合形成多层印制电路板，或者将所述印制电路板内部厚铜结构通过半固化片与金属箔板压合形成多层印制电路板，或者将所述印制电路板内部厚铜结构两两压合后再与金属箔板压合形成多层印制电路板。
9.一种基于内部厚铜结构的多层印制电路板，其特征在于，根据权利要求8所述方法制备得到。
CN201810982432.5A 2018-08-27 2018-08-27 一种pcb内部厚铜结构、多层印制电路板及其制备方法 Active CN109152219B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810982432.5A CN109152219B (zh) 2018-08-27 2018-08-27 一种pcb内部厚铜结构、多层印制电路板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810982432.5A CN109152219B (zh) 2018-08-27 2018-08-27 一种pcb内部厚铜结构、多层印制电路板及其制备方法

Publications (2)

Publication Number Publication Date
CN109152219A true CN109152219A (zh) 2019-01-04
CN109152219B CN109152219B (zh) 2021-02-12

Family

ID=64828473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810982432.5A Active CN109152219B (zh) 2018-08-27 2018-08-27 一种pcb内部厚铜结构、多层印制电路板及其制备方法

Country Status (1)

Country Link
CN (1) CN109152219B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111343800A (zh) * 2020-03-18 2020-06-26 四川英创力电子科技股份有限公司 一种盲埋孔局部电镀的加工工艺
CN112223889A (zh) * 2020-12-10 2021-01-15 四川英创力电子科技股份有限公司 印制板同一面印制多种颜色字符的方法及印制板制作方法
CN113686557A (zh) * 2021-10-27 2021-11-23 四川英创力电子科技股份有限公司 一种沉铜背光切片制备方法及检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104244603A (zh) * 2013-06-17 2014-12-24 味之素株式会社 部件内置型布线基板的制造方法及半导体装置
WO2015107618A1 (ja) * 2014-01-14 2015-07-23 株式会社メイコー プリント配線板の製造方法
CN104918419A (zh) * 2014-03-11 2015-09-16 深南电路有限公司 厚铜电路板加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104244603A (zh) * 2013-06-17 2014-12-24 味之素株式会社 部件内置型布线基板的制造方法及半导体装置
WO2015107618A1 (ja) * 2014-01-14 2015-07-23 株式会社メイコー プリント配線板の製造方法
CN104918419A (zh) * 2014-03-11 2015-09-16 深南电路有限公司 厚铜电路板加工方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111343800A (zh) * 2020-03-18 2020-06-26 四川英创力电子科技股份有限公司 一种盲埋孔局部电镀的加工工艺
CN112223889A (zh) * 2020-12-10 2021-01-15 四川英创力电子科技股份有限公司 印制板同一面印制多种颜色字符的方法及印制板制作方法
CN112223889B (zh) * 2020-12-10 2021-03-02 四川英创力电子科技股份有限公司 印制板同一面印制多种颜色字符的方法及印制板制作方法
CN113686557A (zh) * 2021-10-27 2021-11-23 四川英创力电子科技股份有限公司 一种沉铜背光切片制备方法及检测方法
CN113686557B (zh) * 2021-10-27 2022-01-18 四川英创力电子科技股份有限公司 一种沉铜背光切片制备方法及检测方法

Also Published As

Publication number Publication date
CN109152219B (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
CN105704948B (zh) 超薄印制电路板的制作方法及超薄印制电路板
CN109152219A (zh) 一种pcb内部厚铜结构、多层印制电路板及其制备方法
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
CN104244616A (zh) 一种无芯板薄型基板的制作方法
CN114222434B (zh) 一种阶梯线路的制作方法及线路板
CN102802367A (zh) 一种改善pth槽孔孔壁结合力的多层板制作方法
EP2563105A1 (en) Printed substrate manufacturing method and printed substrate employing same
CN110621123A (zh) 一种导热pcb的制作方法及pcb
CN103327756A (zh) 具有局部混合结构的多层电路板及其制作方法
CN114554712A (zh) 线路板及其制造方法
CN102196668B (zh) 电路板制作方法
CN108882567A (zh) 一种pcb的制作方法
CN105934084A (zh) 一种印制电路板及其全加成制作方法
CN108882569B (zh) 一种pcb的制作方法和pcb
JP2022008960A5 (zh)
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
CN109195363B (zh) 一种z向互连的pcb的制作方法及pcb
CN110650597B (zh) 线路板及其制作方法、以及电子设备
TW200904282A (en) Board having buried patterns and manufacturing method thereof
CN103929898B (zh) 一种超厚铜层的印刷电路板的制作方法
CN114364144A (zh) 一种pcb的制备方法
CN102413639A (zh) 一种电路板的制造方法
CN103384443B (zh) 电路板的导电贯通孔结构
JP2011171353A (ja) プリント基板の製造方法及びこれを用いたプリント基板
WO2023024212A1 (zh) 一种埋阻电路板及加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant