JP2021197474A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021197474A
JP2021197474A JP2020103786A JP2020103786A JP2021197474A JP 2021197474 A JP2021197474 A JP 2021197474A JP 2020103786 A JP2020103786 A JP 2020103786A JP 2020103786 A JP2020103786 A JP 2020103786A JP 2021197474 A JP2021197474 A JP 2021197474A
Authority
JP
Japan
Prior art keywords
layer
distance
mesa portion
opening
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020103786A
Other languages
English (en)
Inventor
敦 黒川
Atsushi Kurokawa
雅博 柴田
Masahiro Shibata
浩章 徳矢
Hiroaki Tokuya
真理 佐治
Mari Saji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020103786A priority Critical patent/JP2021197474A/ja
Priority to CN202110655309.4A priority patent/CN113809035B/zh
Priority to US17/348,811 priority patent/US11948986B2/en
Publication of JP2021197474A publication Critical patent/JP2021197474A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】応力による信頼性の低下を抑制し、かつ放熱性の低下を抑制することが可能な半導体装置を提供する。【解決手段】基板の上に、少なくとも１段の段差を持つメサ部が形成されている。メサ部の上に、有機絶縁材料からなる有機層を含み、開口が設けられている絶縁膜が配置されている。絶縁膜の上に、絶縁膜に設けられた開口を通ってメサ部のトランジスタに電気的に接続された導体膜が配置されている。有機層に設けられている開口は、平面視においてメサ部を包含しており、第１方向に延びる側面を持つ。平面視において、メサ部から有機層の開口の両側の側面までの、第１方向と直交する第２方向の距離のうち短い方を第１距離と定義し、メサ部から有機層の開口の両側の側面までの第１方向の距離のうち短い方を第２距離と定義する。メサ部の１段目の高さを第１高さと定義する。第１距離及び第２距離の少なくとも一方が第１高さ以上である。【選択図】図２

Description

本発明は、半導体装置に関する。
主に無線通信機器で使用される電力増幅器（パワーアンプ）に、出力の向上が求められている。パワーアンプを構成する増幅素子に、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ）等のトランジスタが用いられる。パワーアンプの出力を向上させるために、トランジスタからの放熱性の向上が求められている。
トランジスタが形成された半導体チップは、バンプを介してモジュール基板にフェイスダウン実装される場合がある。モジュール基板への実装時のハンダリフロー処理において半導体チップが加熱される。半導体チップの加熱後の温度の低下の過程で、半導体チップの複数の構成要素の熱膨張係数の相違に起因して熱応力が発生する。下記の特許文献１に、トランジスタに加わる熱応力を低減させることが可能な半導体装置が開示されている。特許文献１に開示された半導体装置においては、トランジスタのエミッタ領域に対してバンプを面内方向にずらして配置することにより、トランジスタに加わる応力を緩和している。
国際公開第２０１５／１０４９６７号
トランジスタで発生した熱は、バンプを通ってモジュール基板まで伝導される。トランジスタのエミッタ領域に対してバンプを面内方向にずらして配置すると、トランジスタからバンプまでの熱抵抗が大きくなり、十分な放熱性を確保することが困難になる。したがって、エミッタ領域に対してバンプを面内方向にずらして配置する構成は、パワーアンプの出力向上に適しているとはいえない。
本発明の目的は、応力による信頼性の低下を抑制し、かつ放熱性の低下を抑制することが可能な半導体装置を提供することである。
本発明の一観点によると、
基板と、
前記基板の上に形成され、トランジスタの少なくとも一部の半導体層を内部に含み、少なくとも１段の段差を持つ少なくとも１つのメサ部と、
前記メサ部の上に配置され、有機絶縁材料からなる有機層を含み、開口が設けられている絶縁膜と、
前記絶縁膜の上に配置され、前記絶縁膜に設けられた開口を通って前記トランジスタに電気的に接続された導体膜と
を有し、
前記有機層に設けられている開口は、平面視において前記メサ部を包含しており、第１方向に延びる側面を持ち、
平面視において、前記メサ部から前記有機層の開口の両側の側面までの、前記第１方向と直交する第２方向の距離のうち短い方を第１距離と定義し、
平面視において、前記メサ部から前記有機層の開口の両側の側面までの前記第１方向の距離のうち短い方を第２距離と定義し、
前記メサ部の１段目の高さを第１高さと定義したとき、
前記第１距離及び前記第２距離の少なくとも一方が、前記第１高さ以上である半導体装置が提供される。
第１距離及び第２距離の少なくとも一方を第１高さ以上にすることにより、開口の側面の近傍に加わる応力がメサ部に与える影響を軽減することができる。これにより、応力による信頼性の低下を抑制することができる。有機層に設けられている開口が、平面視においてメサ部を包含しているため、メサ部から基板の上方に向かう伝熱経路内に有機層が配置されない。有機層が熱の伝導の妨げにならないため、放熱性の低下を抑制することができる。
図１は、第１実施例による半導体装置の一部の構成要素の平面視における位置関係を示す図である。 ２は、図１の一点鎖線２−２における断面図である。 図３は、図１の一点鎖線３−３における断面図である。 図４は、第１実施例による半導体装置をパッケージ基板に実装した後、室温まで戻したときに発生する応力の分布をシミュレーションにより求めた結果を示すグラフである。 図５は、ｘ方向に並ぶ７個のメサ部に加わる応力のシミュレーション結果を示すグラフである。 図６は、第２実施例による半導体装置の断面図である。 図７は、第２実施例による半導体装置の他の断面図である。 図８は、第３実施例による半導体装置の断面図である。 図９は、第４実施例による半導体装置の一部の構成要素の平面視における位置関係を示す図である。
［第１実施例］
図１から図５までの図面を参照して、第１実施例による半導体装置について説明する。
図１は、第１実施例による半導体装置の一部の構成要素の平面視における位置関係を示す図である。基板の上に、複数のメサ部３０Ｍ、例えば７個のメサ部３０Ｍが一方向に並んで配置されている。基板の表面をｘｙ面とし、複数のメサ部３０Ｍが並ぶ方向をｘ方向とし、基板の表面の法線方向をｚ方向とするｘｙｚ直交座標系を定義する。
メサ部３０Ｍの各々は２段構成を有しており、１段目のベースメサ部３０ＢＭ及び２段目のエミッタメサ部３０ＥＭを含む。平面視において、エミッタメサ部３０ＥＭはベースメサ部３０ＢＭに包含される。メサ部３０Ｍ内に、トランジスタ３０を構成する半導体層が含まれている。ベースメサ部３０ＢＭ及びエミッタメサ部３０ＥＭの各々は、ｘ方向及びｙ方向に延びる側面を持ち、平面視においてｙ方向に長い長方形または角丸長方形である。
エミッタメサ部３０ＥＭの上面にエミッタ電極３５Ｅが配置されている。ベースメサ部３０ＢＭの上面のうちエミッタメサ部３０ＥＭの外側の領域にベース電極３５Ｂが配置されている。ベース電極３５Ｂは、例えば平面視においてＬ字形の形状を有し、エミッタメサ部３０ＥＭの隣り合う２つの辺に対して間隔を隔てて配置されている。
メサ部３０Ｍの各々をｘ方向に挟むようにコレクタ電極３５Ｃが配置されている。ｘ方向に隣り合う２つのメサ部３０Ｍの間には１つのコレクタ電極３５Ｃが配置されており、両側のメサ部３０Ｍで共用される。図１において、エミッタ電極３５Ｅ、ベース電極３５Ｂ、及びコレクタ電極３５Ｃにハッチングを付している。
複数のメサ部３０Ｍの上に、多層配線層が配置されている。多層配線層のうち３層目のエミッタ配線４３Ｅが、平面視において複数のメサ部３０Ｍを包含している。エミッタ配線４３Ｅの下の絶縁膜が、後に図２及び図３を参照して説明するように、有機絶縁材料からなる有機層と、その下の無機絶縁材料からなる無機層との２層で構成されている。エミッタ配線４３Ｅの有機層に開口７３Ｂが設けられている。平面視において、開口７３Ｂは複数のメサ部３０Ｍを包含している。多層配線層の最も上の配線の上に、バンプ４５が配置されている。平面視において、バンプ４５は複数のメサ部３０Ｍを包含している。
図２は、図１の一点鎖線２−２における断面図である。半絶縁性のＧａＡｓからなる基板２０の上にＧａＡｓからなるサブコレクタ層２１が配置されている。サブコレクタ層２１は、ｎ型ＧａＡｓ等からなる素子形成領域２１ａと、絶縁化された素子分離領域２１ｂとに区分されている。サブコレクタ層２１の厚さは、例えば０．５μｍである。
素子形成領域２１ａの上に、複数のメサ部３０Ｍが配置されている。図２では、１つのメサ部３０Ｍのみを示している。複数のメサ部３０Ｍの各々は、１段目のベースメサ部３０ＢＭと、その上面の一部の領域の上に配置された２段目のエミッタメサ部３０ＥＭとを含む。
ベースメサ部３０ＢＭは、基板２０側から順番に積層されたコレクタ層３０Ｃ、ベース層３０Ｂ、及びエミッタ層３０Ｅを含む。コレクタ層３０Ｃは、例えばｎ型ＧａＡｓで形成され、その厚さは０．５μｍ以上２．５μｍ以下である。ベース層３０Ｂは、例えばｐ型ＧａＡｓで形成され、その厚さは１００ｎｍである。エミッタ層３０Ｅは、例えばｎ型ＩｎＧａＰで形成され、その厚さは３０ｎｍ以上４０ｎｍ以下である。
エミッタメサ部３０ＥＭは、例えば高濃度のｎ型ＧａＡｓからなる層と、その上に配置された高濃度のｎ型ＩｎＧａＡｓからなる層とで構成される。高濃度のｎ型ＧａＡｓからなる層、及び高濃度のｎ型ＩｎＧａＡｓからなる層の厚さは、例えば両者とも１００ｎｍである。
エミッタメサ部３０ＥＭの上に、エミッタ電極３５Ｅが配置されている。エミッタ電極３５Ｅはエミッタメサ部３０ＥＭを介してエミッタ層３０Ｅに接続されている。エミッタメサ部３０ＥＭは、エミッタ電極３５Ｅとオーミックコンタクトを取るための層である。エミッタ電極３５Ｅも、エミッタメサ部３０ＥＭと同様に、平面視においてｙ方向に長い形状を有する。エミッタ電極３５Ｅは、例えばＴｉで形成され、その厚さは５０ｎｍである。
ベースメサ部３０ＢＭの上面のうち、エミッタメサ部３０ＥＭが配置されていない領域に、ベース電極３５Ｂが配置されている。ベース電極３５Ｂは、エミッタ層３０Ｅを貫通する合金化領域を介してベース層３０Ｂに接続されている。ベース電極３５Ｂは、例えば下から順番に積層された厚さ５０ｎｍのＴｉ膜、厚さ５０ｎｍのＰｔ膜、及び厚さ２００ｎｍのＡｕ膜の３層で構成される。
素子形成領域２１ａの上面のうちベースメサ部３０ＢＭが配置されていない領域に、コレクタ電極３５Ｃが配置されている。コレクタ電極３５Ｃは、素子形成領域２１ａを介してコレクタ層３０Ｃに接続されている。コレクタ電極３５Ｃは、例えば下から順番に積層された厚さ６０ｎｍのＡｕＧｅ膜、厚さ１０ｎｍのＮｉ膜、及び厚さ２００ｎｍのＡｕ膜の３層で構成される。
コレクタ層３０Ｃ、ベース層３０Ｂ、及びエミッタ層３０Ｅがトランジスタ３０を構成する。第１実施例では、トランジスタ３０はヘテロ接合バイポーラトランジスタである。コレクタ層３０Ｃ、ベース層３０Ｂ、及びエミッタ層３０Ｅのうち、平面視においてエミッタメサ部３０ＥＭと重なる領域に、実質的にトランジスタ３０の動作電流が流れる。トランジスタ３０を動作させると、主として動作電流が流れる領域で発熱が生じる。
サブコレクタ層２１、メサ部３０Ｍ、コレクタ電極３５Ｃ、ベース電極３５Ｂ、及びエミッタ電極３５Ｅを覆うように、１層目の絶縁膜６１が配置されている。絶縁膜６１は、例えばＳｉＯ、ＳｉＮ等の無機絶縁材料で形成される。絶縁膜６１の上にエミッタ配線４１Ｅ、コレクタ配線４１Ｃ等を含む１層目の導体膜が配置されている。１層目の導体膜には、例えば厚さ１μｍ以上２μｍ以下のＡｕ膜が用いられる。
コレクタ配線４１Ｃは、絶縁膜６１に設けられた開口を通ってコレクタ電極３５Ｃに接続されている。エミッタ配線４１Ｅは、絶縁膜６１に設けられた開口７１を通ってエミッタ電極３５Ｅに接続されている。
絶縁膜６１、エミッタ配線４１Ｅ、及びコレクタ配線４１Ｃを覆うように、２層目の絶縁膜６２が配置されている。２層目の絶縁膜６２も、１層目の絶縁膜６１と同様に無機絶縁材料で形成される。絶縁膜６２に開口７２が設けられている。開口７２は、平面視において１層目のエミッタ配線４１Ｅに包含されている。開口７２の中、及び絶縁膜６２の上に２層目の導体膜であるエミッタ配線４２Ｅが配置されている。２層目のエミッタ配線４２Ｅには、Ａｕ膜またはＣｕ膜が用いられる。２層目のエミッタ配線４２Ｅは、開口７２を通って１層目のエミッタ配線４１Ｅに接続されている。
２層目の絶縁膜６２及び２層目のエミッタ配線４２Ｅの上に、３層目の絶縁膜６３が配置されている。３層目の絶縁膜は、ＳｉＯ、ＳｉＮ等の無機絶縁材料からなる無機層６３Ａと、その上に配置されたポリイミド、ベンゾシクロブテン（ＢＣＢ）等の有機絶縁材料からなる有機層６３Ｂとを含む。無機層６３Ａ及び有機層６３Ｂに、それぞれ開口７３Ａ及び開口７３Ｂが設けられている。開口７３Ａは、平面視においてエミッタ配線４２Ｅに包含されている。さらに、開口７３Ａは開口７３Ｂより小さく、開口７３Ｂに包含されている。
開口７３Ａ、７３Ｂの中、及び絶縁膜６３の上に、３層目の導体膜であるエミッタ配線４３Ｅが配置されている。エミッタ配線４３Ｅには、例えばＣｕ膜が用いられる。エミッタ配線４３Ｅは、開口７３Ｂ、７３Ａを通って２層目のエミッタ配線４２Ｅに接続されている。
３層目のエミッタ配線４３Ｅ及び３層目の絶縁膜６３の上に保護膜６４が配置されている。保護膜６４には、ポリイミド、ベンゾシクロブテン等の有機絶縁材料が用いられる。保護膜６４に開口７４が設けられている。開口７４は、平面視において３層目のエミッタ配線４３Ｅに包含されている。
開口７４の中、及び保護膜６４の上に、バンプ４５が配置されている。バンプ４５は、メタルポスト４５Ａ、及びその上のハンダ層４５Ｂを含む。メタルポスト４５Ａには例えばＣｕが用いられる。メタルポスト４５Ａの高さは、例えば３０μｍ以上５０μｍ以下である。ハンダ層４５Ｂには、Ｓｎ、ＳｎＡｇ合金等のＳｎを含むハンダが用いられる。ハンダ層４５Ｂの厚さは、例えば１０μｍ以上３０μｍ以下である。なお、メタルポスト４５Ａの下に、Ｔｉ、ＴｉＷ等の高融点金属からなるアンダーバンプメタル層を配置してもよい。
基板２０の上に、サブコレクタ層２１からバンプ４５までの素子構造を形成した後、ダイシングを行って個片化することにより、半導体装置が完成する。
バンプ４５とモジュール基板（実装基板）のランドとが接続されることにより、半導体装置がモジュール基板にフェイスダウン実装される。モジュール基板には、例えばインダクタ、キャパシタ等の他の回路部品も実装される。半導体装置等をモジュール基板に実装した後、樹脂封止することにより、パワーアンプモジュールが完成する。
トランジスタ３０の動作時には、サブコレクタ層２１の素子形成領域２１ａからエミッタ電極３５Ｅに向かって動作電流が流れる。このため、トランジスタ３０を信号増幅用のパワートランジスタとして動作させた場合、エミッタ層３０Ｅ、ベース層３０Ｂ、及びコレクタ層３０Ｃのうち、平面視においてエミッタメサ部３０ＥＭと重なる領域が、発熱源となる。発熱源で発生した熱は、エミッタ電極３５Ｅ、１層目のエミッタ配線４１Ｅ、２層目のエミッタ配線４２Ｅ、３層目のエミッタ配線４３Ｅ、及びバンプ４５からなる伝熱経路を通って、モジュール基板に伝導される。
メサ部３０Ｍの１段目の高さ、すなわちサブコレクタ層２１の上面からベースメサ部３０ＢＭの上面までの高さをｔｍと表記する。メサ部３０Ｍの１段目と２段目との合計の高さ、すなわちサブコレクタ層２１の上面からエミッタメサ部３０ＥＭの上面までの高さをｔｍ２と表記する。ここで、メサ部３０Ｍの１段目、２段目の高さは、半導体からなる部分の高さを表しており、金属からなるエミッタ電極３５Ｅやベース電極３５Ｂは、メサ部３０Ｍの高さには含めない。
平面視において、メサ部３０Ｍ（図１）から、有機層６３Ｂ（図２）の開口７３Ｂ（図１、図２）の両側の側面までのｘ方向の距離のうち短い方をｄｘと表記する。例えば、図１において最も上に位置するメサ部３０Ｍに着目すると、メサ部３０Ｍから開口７３Ｂの上側の側面までのｘ方向の距離が、下側の側面までのｘ方向の距離より短い。したがって、最も上に位置するメサ部３０Ｍにおいては、メサ部３０Ｍから開口７３Ｂの上側の側面までのｘ方向の距離をｄｘと表記する。図１において最も下に位置するメサ部３０Ｍにおいては、メサ部３０Ｍから、開口７３Ｂの下側の側面までのｘ方向の距離をｄｘと表記する。
図２に示した例では、メサ部３０Ｍの側面及び開口７３Ｂの側面がｘ方向に対して垂直であるが、これらの側面が基板２０の表面（ｘｙ面）に対して傾斜している場合には、２つの側面の間のｘ方向の距離を一意に特定できない。この場合には、側面の間のｘ方向の距離が最も短くなる箇所を、距離ｄｘを決定する基準点として採用する。例えば、平面視において、開口７３Ｂの側面の下端が上端よりメサ部３０Ｍに近い場合は、メサ部３０Ｍから開口７３Ｂの側面の下端までのｘ方向の距離を、距離ｄｘとして採用する。
同様に、メサ部３０Ｍから保護膜６４の開口７４（図２）の両側の側面までのｘ方向の距離のうち短い方をｄｘと表記する。なお、図２に示した断面には、保護膜６４の開口７４の両側の側面のうち片側の側面のみが現れている。
メサ部３０Ｍの１段目の上面から、開口７３Ｂの側面の下端までの高さ（ｚ方向）をｔと表記する。
有機層６３Ｂの開口７３Ａに関する距離ｄｘ、及び保護膜６４の開口７４に関する距離ｄｘのいずれも、メサ部３０Ｍの１段目の高さｔｍ以上である。さらに、有機層６３Ｂの開口７３Ａに関する距離ｄｘ、及び保護膜６４の開口７４に関する距離ｄｘのいずれも、高さｔ以上である。
図３は、図１の一点鎖線３−３における断面図である。以下、図２に示した断面構成と共通の構成については説明を省略する。
１層目の絶縁膜６１の上に配置された１層目の導体膜が、エミッタ配線４１Ｅ、コレクタ配線４１Ｃ（図２）の他に、ベース配線４１Ｂを含む。ベース配線４１Ｂは、絶縁膜６１に設けられた開口を通ってベース電極３５Ｂに接続されている。ベース配線４１Ｂは、ベース電極３５Ｂとの接続箇所からｙ方向に延び、平面視においてメサ部３０Ｍの外側まで引き出されている。
メサ部３０Ｍから、有機層６３Ｂの開口７３Ｂの両側の側面までのｙ方向の距離のうち 維持開放の距離をｄｙと表記する。同様に、メサ部３０Ｍから、保護膜６４に設けられた開口７４の両側の側面までのｙ方向の距離のうち短い方の距離をｄｙと表記する。図３においては、メサ部３０Ｍから、開口７３Ｂの右側の側面までのｙ方向の距離がｄｙに相当する。また、メサ部３０Ｍから開口７４の右側の側面までのｙ方向の距離がｄｙに相当する。開口７３Ｂ、７４のいずれにおいても、距離ｄｙがメサ部３０Ｍの１段目の高さｔｍより長い。
また、図３に示した断面において、開口７３Ｂの右側の側面が、平面視において１層目のベース配線４１Ｂと交差する。この交差箇所において、開口７３Ｂの側面の下端が、他の箇所の下端より、メサ部３０Ｍの１段目の上面を高さの基準として高い位置に配置される。このため、交差箇所における高さｔが、他の箇所における高さｔより高くなる。ベース配線４１Ｂと交差する箇所（図３において右側）におけるｙ方向の距離ｄｙは、交差箇所（図３において右側）における高さｔ以上である。ベース配線４１Ｂと交差していない箇所（図３において左側）におけるｙ方向の距離ｄｙは、交差していない箇所（図３において左側）における高さｔ以上である。
次に、第１実施例の優れた効果について説明する。
まず、図４を参照して、第１実施例による半導体装置をパッケージ基板に実装するときの熱処理によって応力が発生しやすい箇所について説明する。
図４は、第１実施例による半導体装置をパッケージ基板に実装した後、室温まで戻したときに発生する応力の分布をシミュレーションにより求めた結果を示すグラフである。横軸は、図２に示した断面において、開口７３Ｂの側面の位置からのｘ方向への距離を単位「μｍ」で表す。開口７３Ｂの側面からの距離が２０μｍの位置が、開口７３Ｂの中央に相当する。図４の縦軸は、２層目のエミッタ配線４２Ｅの上面に加わる応力を、開口７３Ｂの中央における応力を１００とした相対値で表す。なお、ｘが負の範囲では、絶縁膜６３の有機層６３Ｂの下面に加わる応力を表す。
シミュレーションにおいては、ハンダ層４５Ｂを２６０℃まで加熱して溶融させ、パッケージ基板に実装した。ハンダ層４５Ｂが溶融しているときは、応力フリーの状態である。ハンダ層４５Ｂは約２２０℃で固化し、その後室温に戻るまでに応力が発生する。
シミュレーション対象の半導体装置の各構成部分の厚さは以下の通りである。なお、エミッタ電極３５Ｅは他の層に比べて十分薄いため、省略した。
ベースメサ部３０ＢＭ：１．５μｍ
エミッタメサ部３０ＥＭ：０．２μｍ
１層目のエミッタ配線４１Ｅ：１μｍ、
２層目のエミッタ配線４２Ｅ：４μｍ、
３層目のエミッタ配線４３Ｅ：１０μｍ、
バンプ４５：７０μｍ、
１層目の絶縁膜６１：０．５μｍ
２層目の絶縁膜６２：１μｍ
３層目の絶縁膜６３の無機層６３Ａ：０．５μｍ
３層目の絶縁膜６３の有機層６３Ｂ：１０μｍ
保護膜６４：１０μｍ。
半導体装置の各構成部分に用いられる材料の線膨張係数及びヤング率を以下に示す。
ＧａＡｓの線膨張係数：６ｐｐｍ／℃、ヤング率：８３ＧＰａ、
ポリイミドの線膨張係数：５０ｐｐｍ／℃、ヤング率：３ＧＰａ、
ＳｉＮの線膨張係数：３ｐｐｍ／℃、ヤング率：２００ＧＰａ、
Ａｕの線膨張係数：１４．２ｐｐｍ／℃、ヤング率：８０ＧＰａ、
Ｃｕの線膨張係数：１６．５ｐｐｍ／℃、ヤング率：１２３ＧＰａ、
ハンダの線膨張係数：２３ｐｐｍ／℃、ヤング率：４０ＧＰａ、
パッケージ基板の線膨張係数：１０ｐｐｍ／℃、ヤング率：３０ＧＰａ。
無機層６３Ａ及び有機層６３Ｂに、それぞれＳｉＮ及びポリイミドを用いた。エミッタ配線４１Ｅ、４２Ｅ、４３ＥにＡｕを用い、メタルポスト４５ＡにＣｕを用いた。メサ部３０Ｍ、基板２０等の半導体部分にＧａＡｓを用いた。
開口７３Ｂの側面の位置で応力が最も高いことがわかる。有機層６３Ｂのヤング率が、金属配線、無機層、半導体部分のヤング率に比べて著しく小さいため、有機層６３Ｂに設けられた開口７３Ｂの側面に接する位置の近傍で大きな歪が発生する。この結果、開口７３Ｂの側面の近傍において応力が大きくなる。
メサ部３０Ｍに応力が加わるとメサ部３０Ｍにクラックが発生する。このクラックは、トランジスタ３０の動作不良の原因になる。メサ部３０Ｍの１段目の段差の高さｔｍが大きくなるほど、クラックが発生しやすくなる。したがって、段差の高さｔｍが大きくなるほど、メサ部３０Ｍに加わる応力をより大きく低減させることが好ましい。大きな応力が発生する箇所（開口７３Ｂの側面）を、メサ部３０Ｍから横方向に遠ざけると、メサ部３０Ｍに加わる応力が低減する。
第１実施例では、距離ｄｘ（図１、図２）を高さｔｍ以上にしているため、メサ部３０Ｍに加わる応力を低減させ、応力に起因するクラックの発生を抑制することができる。これにより、トランジスタ３０の信頼性の低下を抑制することができる。
クラックの発生を抑制する効果を高めるために、距離ｄｘを、高さｔｍ２以上にすることがより好ましい。さらに、距離ｄｘを、高さｔ以上にすることがより好ましい。
なお、開口７１、７２、７３Ａは、ＳｉＮ等の無機絶縁材料からなる層に設けられている。無機絶縁材料のヤング率は、有機絶縁材料のヤング率より十分高く、ＡｕやＣｕのヤング率より高い。このため、開口７１、７２、７３Ａの側面の近傍においては、図４に示したような応力が大きくなる現象は生じない。したがって、開口７１、７２、７３Ａの側面とメサ部３０Ｍとの平面視における位置関係は、応力の観点では特に問題にはならない。
ｙ方向に関しても同様に、距離ｄｙ（図１、図３）を、高さｔｍ以上にすることにより、メサ部３０Ｍへのクラックの発生を抑制することができる。クラックの発生を抑制する効果を高めるために、距離ｄｙを、高さｔｍ２以上にすることがより好ましい。さらに、距離ｄｙを、高さｔ以上にすることがより好ましい。
次に、図５を参照して、ｘ方向に並ぶ複数のメサ部３０Ｍの間での応力の差について説明する。
図５は、ｘ方向に並ぶ７個のメサ部３０Ｍ（図１）に加わる応力のシミュレーション結果を示すグラフである。シミュレーション条件は、図４に結果を示したシミュレーションの条件と同一である。横軸は、メサ部３０Ｍに、その並び順に付した通し番号を表し、縦軸は、メサ部３０Ｍに加わる応力を、４番目、すなわち中央のメサ部３０Ｍに加わる応力を１００とした相対値で表す。なお、メサ部３０Ｍに加わる応力として、ベースメサ部３０ＢＭの上面に加わる応力を面内で平均した値を採用した。
中央のメサ部３０Ｍから両端のメサ部３０Ｍに向かって、応力が増大していることがわかる。なお、図５のグラフが左右非対称なのは、基板２０の表面内におけるメサ部３０Ｍの位置等の影響が反映されているためである。両端のメサ部３０Ｍに相対的に大きな応力が加わるのは、両端のメサ部３０Ｍが、開口７３Ｂ（図１）のｘ方向の両端に位置する側面からの影響を大きく受けるためである。
開口７３Ｂ（図１）のｘ方向の両端に位置する側面からの影響を軽減するために、両端に位置するメサ部３０Ｍに関する距離ｄｘ（図１）を、距離ｄｙより大きくすることが好ましい。この構成にすることにより、複数のメサ部３０Ｍに加わる応力をメサ部３０Ｍの間で平準化することができる。
さらに第１実施例では、平面視において、複数のメサ部３０Ｍがバンプ４５に包含されている。さらに、平面視において開口７３Ｂ、７４が複数のメサ部３０Ｍを包含している。このため、メサ部３０Ｍからバンプ４５に向かう伝熱経路に有機絶縁材料が存在しない。このため、メサ部３０Ｍからバンプ４５までの伝熱経路の熱抵抗を低減させ、トランジスタ３０で発生した熱を効率よくバンプ４５まで伝導させることができる。このように、第１実施例による半導体装置においては、メサ部３０Ｍからの放熱性と、メサ部３０Ｍに加わる応力の緩和との両立を図ることができる。これにより、半導体装置の信頼性を高めることができる。
３層目の絶縁膜６３の無機層６３Ａ（図２、図３）は、外部からの水分の浸入を抑制する機能を持つ。平面視において開口７３Ａを開口７３Ｂより小さくすることにより、耐湿性を高めることができる。なお、無機層６３Ａが無くても十分な耐湿性を確保できる場合には、無機層６３Ａを配置しなくてもよい。
次に、第１実施例の変型例について説明する。
第１実施例では、有機絶縁材料で形成された層として、有機層６３Ｂと保護膜６４との２層が配置されている。この構成において、第１実施例では有機層６３Ｂの開口７３Ｂ及び保護膜６４の開口７４の両方において、距離ｄｘ（図２）を、高さｔｍ以上に設定している。有機層６３Ｂの開口７３Ｂ及び保護膜６４の開口７４の一方において、距離ｄｘ（図２）を高さｔｍ以上に設定してもよい。この場合にも、距離ｄｘを高さｔｍ以上に設定している方の開口の側面からの応力を緩和する効果が得られる。
なお、メサ部３０Ｍに及ぼす応力の影響は、相対的に下側に配置された層からの方が大きい。したがって、下側の有機層６３Ｂの開口７３Ｂにおける距離ｄｘによる影響が、上側の保護膜６４の開口７４における距離ｄｘによる影響より大きい。したがって、保護膜６４の開口７４における距離ｄｘを高さｔｍ以上に設定するよりも、有機層６３Ｂの開口７３Ｂにおける距離ｄｘを高さｔｍ以上に設定する方が、より大きな効果が得られる。
第１実施例では、メサ部３０Ｍ以外の領域にはコレクタ層３０Ｃを配置していないが、メサ部３０Ｍ以外の領域に、コレクタ層３０Ｃの基板側の一部分を残してもよい。残されたコレクタ層３０Ｃには、サブコレクタ層２１（図２）の素子分離領域２１ｂと同様に、絶縁化された素子分離領域を形成する。この構成では、メサ部３０Ｍには、トランジスタ３０を構成する半導体層の一部が含まれる。このように、メサ部３０Ｍがトランジスタ３０を構成する少なくとも一部の半導体層を含む構成としてもよい。
コレクタ層３０Ｃの基板側の一部分を残す構成を採用した場合、残されたコレクタ層３０Ｃの上面より高い部分がメサ部３０Ｍを構成する。高さｔｍ、ｔｍ２（図２、図３）として、残されたコレクタ層３０Ｃの上面からの高さを採用すればよい。
第１実施例では、トランジスタ３０にＧａＡｓ及びＩｎＧａＰを用いたが、その他の半導体を用いてもよい。なお、トランジスタ３０に化合物半導体を用いた場合に、単元素の半導体を用いた場合と比べて、メサ部３０Ｍにクラックが発生しやすい。したがって、第１実施例による構成は、メサ部３０Ｍに化合物半導体を用いた場合に、特に顕著な効果が得られる。
［第２実施例］
次に、図６及び図７を参照して、第２実施例による半導体装置について説明する。以下、第１実施例による半導体装置（図１、図２、図３）と共通の構成については説明を省略する。
図６及び図７は、第２実施例による半導体装置の断面図であり、それぞれ図１の一点鎖線２−２、及び一点鎖線３−３における断面に相当する。第１実施例では、２層目の絶縁膜６２（図２、図３）が無機絶縁材料で形成されている。これに対して第２実施例では、２層目の絶縁膜６２が、無機絶縁材料からなる無機層６２Ａと、その上に配置された有機絶縁材料からなる有機層６２Ｂとの２層で構成されている。
無機層６２Ａに設けられた開口７２Ａは、第１実施例による半導体装置の絶縁膜６２に設けられた開口７２と同様に、平面視において１層目のエミッタ配線４１Ｅに包含されている。有機層６２Ｂに設けられた開口７２Ｂは、平面視においてメサ部３０Ｍを包含している。メサ部３０Ｍから、開口７２Ｂの両側の側面までのｘ方向の距離のうち短い方の距離をｄｘ（図６）と表記する。メサ部３０Ｍから、開口７２Ｂの両側の側面までのｙ方向の距離のうち短い方の距離をｄｙ（図７）と表記する。図７において、メサ部３０Ｍから、開口７２Ｂの右側の側面までのｙ方向の距離がｄｙとして採用される。
開口７２Ｂにおける距離ｄｘ及び距離ｄｙが、高さｔｍ以上である。さらに、開口７２Ｂにおける距離ｄｘ及び距離ｄｙが、高さｔ以上である。
次に、第２実施例の優れた効果について説明する。
第２実施例においても、開口７２Ａにおける距離ｄｘ及び距離ｄｙのいずれも、高さｔｍ以上に設定しているため、第１実施例と同様に、メサ部３０Ｍに加わる応力を緩和することができる。さらに、第２実施例では、１層目のベース配線４１Ｂの一部分と、２層目のエミッタ配線４２Ｅの一部分との間に、２層目の絶縁膜６２の有機層６２Ｂが配置されている。有機層６２Ｂが配置されている箇所において、ベース配線４１Ｂとエミッタ配線４２Ｅとの厚さ方向の間隔が大きくなるため、両者の間の寄生容量を低減させることができる。
応力緩和効果よりも寄生容量低減効果を優先して、ベース配線４１Ｂと交差する箇所において、開口７２Ｂにおける距離ｄｙを高さｔｍ以下にしてもよい。距離ｄｙを短くすると、１層目のベース配線４１Ｂと２層目のエミッタ配線４２Ｅとが、無機層６２Ａのみを挟んで上下に重なる部分の面積が小さくなる。その結果、ベース配線４１Ｂとエミッタ配線４２Ｅとの間の寄生容量を、より低減させることができる。
次に、第２実施例の第１変形例について説明する。
第２実施例では、基板２０上の多層配線層の絶縁膜のうち３層の絶縁膜に有機絶縁材料を用いているが、多層配線層の層数を増やし、有機絶縁材料からなる層を４層以上配置してもよい。この場合、有機絶縁材料からなる複数の層のうち少なくとも１つの層に設けられた開口における開口７２Ｂにおける距離ｄｘ及び距離ｄｙが、高さｔｍ以上である。ばよい。なお、有機絶縁材料からなるすべての層の開口における距離ｄｘ及び距離ｄｙを、高さｔｍ以上にすることがより好ましい。
３層目のエミッタ配線４３Ｅを、再配線層内の配線としてもよい。再配線層を設けることにより、複数のバンプの配置の自由度を高めることができる。なお、エミッタ配線４３Ｅを再配線層内の配線とする場合であっても、エミッタ電極３５Ｅに接続されるバンプ４５は、放熱性を高めるために、平面視において複数のメサ部３０Ｍを包含するように配置することが好ましい。
次に、第２実施例の第２変形例について説明する。第２実施例では、１層目のベース配線４１Ｂ（図７）の一部分の上部に、２層目の絶縁膜６２の有機層６２Ｂが配置されている。コレクタ電極３５Ｃ（図６）の上には、有機層６２Ｂが配置されていない。これに対して第２変形例では、図１の平面図において、コレクタ電極３５Ｃとほぼ同一形状の有機層６２Ｂを設ける。第２変形例では、有機層６２Ｂに設けられた開口領域が大きいため、有機層６２Ｂは複数の孤立パターンを含むこととなる。
第２変形例では、距離ｄｘとして、平面視において、メサ部３０Ｍ（図１）から、有機層６３Ｂすなわちコレクタ電極３５Ｃまでのｘ方向の距離を採用すればよい。距離ｄｘは、第２実施例の場合と同様に、高さｔｍ以上ないし高さｔ以上とすることが好ましい。第２変形例の利点としては、１層目のコレクタ配線４１Ｃの一部の上に厚膜の有機層６２Ｂが存在するので、１層目のコレクタ配線４１Ｃと２層目のエミッタ配線４２Ｅ（図６）との間に発生する寄生容量を下げることができる。この結果半導体素子の高周波特性が向上する。
［第３実施例］
次に、図８を参照して第３実施例による半導体装置について説明する。以下、第２実施例による半導体装置（図６、図７）と共通の構成については説明を省略する。
図８は、第３実施例による半導体装置の断面図である。第３実施例では、第２実施例（図６、図７）の３層目のエミッタ配線４３Ｅ及びその上の保護膜６４を省略し、３層目の絶縁膜６３に設けられた開口７３内、及び絶縁膜６３の上にバンプ４５を配置している。
次に、第３実施例の優れた効果について説明する。第３実施例においても第２実施例と同様に、距離ｄｘを高さｔｍ以上にすることにより応力を緩和することができ、応力に基因するクラックの発生を抑制することができる。これにより、半導体装置の信頼性を高めることができる。
［第４実施例］
次に、図９を参照して第４実施例による半導体装置について説明する。以下、第１実施例による半導体装置（図１、図２、図３）と共通の構成については説明を省略する。
図９は、第４実施例による半導体装置の一部の構成要素の平面視における位置関係を示す図である。第１実施例では、距離ｄｘがｙ方向の位置によらず一定である。これに対して第４実施例では、距離ｄｘがｙ方向に沿って変化している。この場合には、距離ｄｘをｙ方向に沿って平均して得られる平均値が、高さｔｍ（図２）以上なるように、開口７３Ｂ及びメサ部３０Ｍを配置するとよい。
また、第１実施例では、複数のメサ部３０Ｍの各々において、距離ｄｙがｘ方向の位置によらず一定であり、かつ複数のメサ部３０Ｍの間で距離ｄｙが同一である。これに対して第４実施例では、複数のメサ部３０Ｍの各々において、距離ｄｙがｘ方向に沿って変化している。この場合、メサ部３０Ｍの各々について、距離ｄｙをｘ方向に沿って平均して得られる平均値が高さｔｍ（図３）以上になるように、開口７３Ｂ及びメサ部３０Ｍを配置するとよい。また、複数のメサ部３０Ｍの各々において、距離ｄｙが高さｔｍ以上になるように、開口７３Ｂ及びメサ部３０Ｍを配置するとよい。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
２０ 基板
２１ サブコレクタ層
２１ａ 素子形成領域
２１ｂ 素子分離領域
３０ トランジスタ
３０Ｂ ベース層
３０ＢＭ ベースメサ部
３０Ｃ コレクタ層
３０Ｅ エミッタ層
３０ＥＭ エミッタメサ部
３０Ｍ メサ部
３５Ｂ ベース電極
３５Ｃ コレクタ電極
３５Ｅ エミッタ電極
４１Ｂ ベース配線
４１Ｃ １層目のコレクタ配線
４１Ｅ １層目のエミッタ配線
４２Ｅ ２層目のエミッタ配線
４３Ｅ ３層目のエミッタ配線
４５ バンプ
４５Ａ メタルポスト
４５Ｂ ハンダ層
６１ １層目の絶縁膜
６２ ２層目の絶縁膜
６２Ａ 無機層
６２Ｂ 有機層
６３ ３層目の絶縁膜
６３Ａ 無機層
６３Ｂ 有機層
６４ 保護膜
７１ １層目の絶縁膜の設けられた開口
７２ ２層目の絶縁膜に設けられた開口
７２Ａ ２層目の絶縁膜の無機層に設けられた開口
７２Ｂ ２層目の絶縁膜の有機層に設けられた開口
７３ ２層目の絶縁膜に設けられた開口
７３Ａ ３層目の絶縁膜の無機層に設けられた開口
７３Ｂ ３層目の絶縁膜の有機層に設けられた開口
７４ 保護膜に設けられた開口
メサ部３０Ｍから、有機層６３Ｂの開口７３Ｂの両側の側面までのｙ方向の距離のうち短い方の距離をｄｙと表記する。同様に、メサ部３０Ｍから、保護膜６４に設けられた開口７４の両側の側面までのｙ方向の距離のうち短い方の距離をｄｙと表記する。図３においては、メサ部３０Ｍから、開口７３Ｂの右側の側面までのｙ方向の距離がｄｙに相当する。また、メサ部３０Ｍから開口７４の右側の側面までのｙ方向の距離がｄｙに相当する。開口７３Ｂ、７４のいずれにおいても、距離ｄｙがメサ部３０Ｍの１段目の高さｔｍより長い。
次に、第２実施例の第１変形例について説明する。
第２実施例では、基板２０上の多層配線層の絶縁膜のうち３層の絶縁膜に有機絶縁材料を用いているが、多層配線層の層数を増やし、有機絶縁材料からなる層を４層以上配置してもよい。この場合、有機絶縁材料からなる複数の層のうち少なくとも１つの層に設けられた開口における開口７２Ｂにおける距離ｄｘ及び距離ｄｙが、高さｔｍ以上であればよい。なお、有機絶縁材料からなるすべての層の開口における距離ｄｘ及び距離ｄｙを、高さｔｍ以上にすることがより好ましい。

Claims (7)

  1. 基板と、
    前記基板の上に形成され、トランジスタの少なくとも一部の半導体層を内部に含み、少なくとも１段の段差を持つ少なくとも１つのメサ部と、
    前記メサ部の上に配置され、有機絶縁材料からなる有機層を含み、開口が設けられている絶縁膜と、
    前記絶縁膜の上に配置され、前記絶縁膜に設けられた開口を通って前記トランジスタに電気的に接続された導体膜と
    を有し、
    前記有機層に設けられている開口は、平面視において前記メサ部を包含しており、第１方向に延びる側面を持ち、
    平面視において、前記メサ部から前記有機層の開口の両側の側面までの、前記第１方向と直交する第２方向の距離のうち短い方を第１距離と定義し、
    平面視において、前記メサ部から前記有機層の開口の両側の側面までの前記第１方向の距離のうち短い方を第２距離と定義し、
    前記メサ部の１段目の高さを第１高さと定義したとき、
    前記第１距離及び前記第２距離の少なくとも一方が、前記第１高さ以上である半導体装置。
  2. 前記メサ部の１段目の上面から前記有機層の開口の側面の下端までの高さ方向の距離を第２高さと定義したとき、前記第１距離及び前記第２距離の少なくとも一方が、前記第２高さ以上である請求項１に記載の半導体装置。
  3. 前記メサ部は、前記第２方向に並んで複数個配置されており、
    前記有機層の開口は、平面視において複数の前記メサ部を包含しており、
    前記第２方向の両端に位置する前記メサ部において、前記第１距離が前記第２距離より長い請求項１または２に記載の半導体装置。
  4. 前記絶縁膜は、前記有機層の下に配置された無機絶縁材料からなる無機層を含み、平面視において前記無機層の開口が前記有機層の開口より小さい請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記メサ部は化合物半導体で形成されている請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 平面視において、前記メサ部から、前記有機層の開口の、両側の側面までの前記第２方向のそれぞれの距離を、前記第１方向に沿って平均した値が小さい方の平均値を前記第１距離とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. さらに、
    前記絶縁膜及び前記導体膜の上に配置され、平面視において前記導体膜に包含される開口が設けられている保護膜と、
    前記保護膜に設けられた開口の中、及び前記保護膜の上に配置され、前記導体膜に接続されたバンプと
    を有する請求項１乃至６のいずれか１項に記載の半導体装置。
JP2020103786A 2020-06-16 2020-06-16 半導体装置 Pending JP2021197474A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020103786A JP2021197474A (ja) 2020-06-16 2020-06-16 半導体装置
CN202110655309.4A CN113809035B (zh) 2020-06-16 2021-06-11 半导体装置
US17/348,811 US11948986B2 (en) 2020-06-16 2021-06-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020103786A JP2021197474A (ja) 2020-06-16 2020-06-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2021197474A true JP2021197474A (ja) 2021-12-27

Family

ID=78826588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020103786A Pending JP2021197474A (ja) 2020-06-16 2020-06-16 半導体装置

Country Status (3)

Country Link
US (1) US11948986B2 (ja)
JP (1) JP2021197474A (ja)
CN (1) CN113809035B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132233A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置
WO2023132231A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置
TWI841139B (zh) 2022-01-07 2024-05-01 日商村田製作所股份有限公司 半導體裝置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116972A (ja) * 1996-10-09 1998-05-06 Nec Corp 半導体装置の製造方法
JPH10267959A (ja) * 1997-03-24 1998-10-09 Mitsubishi Electric Corp 半導体加速度センサー装置
JP3729680B2 (ja) 1999-06-03 2005-12-21 株式会社ルネサステクノロジ 半導体装置の製造方法および半導体装置
JP4141307B2 (ja) * 2002-03-15 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007027502A (ja) * 2005-07-19 2007-02-01 Renesas Technology Corp 半導体装置
US7569896B2 (en) * 2006-05-22 2009-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with stressed channels
US7968952B2 (en) * 2006-12-29 2011-06-28 Intel Corporation Stressed barrier plug slot contact structure for transistor performance enhancement
JP5007250B2 (ja) 2008-02-14 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010092691A (ja) * 2008-10-07 2010-04-22 Sharp Corp 照明装置
JP5343982B2 (ja) * 2009-02-16 2013-11-13 トヨタ自動車株式会社 半導体装置
JP2012141385A (ja) * 2010-12-28 2012-07-26 Jfe Steel Corp 液晶表示装置のバックライトシャーシ
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
WO2015104967A1 (ja) 2014-01-10 2015-07-16 株式会社村田製作所 半導体装置
TW201743523A (zh) * 2016-06-07 2017-12-16 村田製作所股份有限公司 垂直諧振器面發光雷射
US9859426B1 (en) * 2016-06-29 2018-01-02 International Business Machines Corporation Semiconductor device including optimized elastic strain buffer
JP2018037585A (ja) * 2016-09-02 2018-03-08 豊田合成株式会社 半導体装置およびその製造方法
WO2019066339A1 (ko) * 2017-09-28 2019-04-04 서울바이오시스주식회사 발광 다이오드 칩
JP2019220669A (ja) * 2017-12-06 2019-12-26 株式会社村田製作所 半導体装置
JP2019114750A (ja) 2017-12-26 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019149485A (ja) 2018-02-27 2019-09-05 株式会社村田製作所 半導体装置
JP2020088153A (ja) * 2018-11-26 2020-06-04 株式会社村田製作所 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132233A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置
WO2023132231A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置
TWI841139B (zh) 2022-01-07 2024-05-01 日商村田製作所股份有限公司 半導體裝置

Also Published As

Publication number Publication date
CN113809035A (zh) 2021-12-17
US20210391429A1 (en) 2021-12-16
CN113809035B (zh) 2024-06-04
US11948986B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
TWI557801B (zh) Semiconductor device
US9613843B2 (en) Power overlay structure having wirebonds and method of manufacturing same
CN113809035B (zh) 半导体装置
TWI754997B (zh) 半導體裝置及高頻模組
JP2019102724A (ja) 半導体素子
US11658180B2 (en) Semiconductor device having a plurality of bipolar transistors with different heights between their respective emitter layers and emitter electrodes
US5436497A (en) Semiconductor device having a plurality of vertical type transistors having non-intersecting interconnections
CN113225030B (zh) 功率放大电路、半导体器件
JP2020098865A (ja) 半導体装置
CN113809036B (zh) 半导体装置
JP2019220669A (ja) 半導体装置
JP6702250B2 (ja) 半導体装置
JP2006114732A (ja) 半導体装置及びその製造方法、並びに半導体モジュール
TWI820831B (zh) 半導體裝置
TWI843976B (zh) 半導體裝置
TWI832218B (zh) 半導體裝置
TWI841139B (zh) 半導體裝置
US11817493B2 (en) Semiconductor device
JP2013084809A (ja) 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法
US20240047398A1 (en) Semiconductor device
KR20240081596A (ko) 반도체 소자용 범프 구조물
TWM596973U (zh) 具有高散熱異質接面雙載子電晶體的半導體元件
JP2021125874A (ja) 電力増幅回路、半導体デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210728