JP2007027502A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007027502A JP2007027502A JP2005208918A JP2005208918A JP2007027502A JP 2007027502 A JP2007027502 A JP 2007027502A JP 2005208918 A JP2005208918 A JP 2005208918A JP 2005208918 A JP2005208918 A JP 2005208918A JP 2007027502 A JP2007027502 A JP 2007027502A
- Authority
- JP
- Japan
- Prior art keywords
- sti
- semiconductor device
- element isolation
- stress
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000002955 isolation Methods 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 21
- 239000002344 surface layer Substances 0.000 claims description 8
- 238000000926 separation method Methods 0.000 abstract description 7
- 230000007423 decrease Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】第1および第2の領域を有する半導体基板と、前記半導体基板の表層に形成される溝と、前記溝に埋め込まれた素子分離絶縁膜と、前記半導体基板の表層に形成され、前記素子分離絶縁膜によって規定される活性領域と、を備え、前記素子分離絶縁膜の表面の高さが前記第1の領域と第2の領域とで異なり、いずれか一方の領域の素子分離絶縁膜の高さが前記半導体基板の表面よりも低いことを特徴とする。
【選択図】 図1
Description
図4−1は、本発明の実施の形態1にかかる半導体装置(トランジスタ)のPMOS領域の一部とNMOS領域の一部とを並べて示したゲート長L方向に於ける断面図である。また、図4−2は、本実施の形態にかかる半導体装置のゲート構造を説明する図である。図5は、実施の形態1にかかる半導体装置(トランジスタ)の上面図である。なお、図5においては、活性領域、STI素子分離領域、ゲート電極のみを示している。
図13は、本発明の実施の形態2にかかる半導体装置におけるメモリデバイス(SRAM)部の構成を模式的に示した上面図である。この半導体装置のメモリデバイス部には、デザインルールが微細化されて複数のメモリセルが形成されている。また、図14は、本実施の形態にかかる半導体装置のメモリデバイス部とロジック部とを比較するためにメモリデバイス部の一部とロジック部の一部とを並べて示したゲート幅W方向(図2参照)に於ける断面図である。なお、本実施の形態にかかる半導体装置におけるトランジスタの構成は、上述した実施の形態1において説明した半導体装置の構成と同様であるため、図4−1、図4−2、および上記の説明を参照することとして、図面に於ける記載および説明を省略する。
2 STI素子分離
3 活性領域
4 ゲート電極
5 ゲート構造
11 半導体基板
12 STI素子分離
13 活性領域
14 ソース・ドレイン拡散層
15 シリサイド層15
16 ゲート絶縁膜
17 ポリシリコン電極
18 メタル電極
19 ゲート電極
20 サイドウォールスペーサ
21 ゲート構造
22 ライナー膜
23 層間絶縁膜
24 コンタクト
25 配線層
Claims (4)
- 第1および第2の領域を有する半導体基板と、
前記半導体基板の表層に形成される溝と、
前記溝に埋め込まれた素子分離絶縁膜と、
前記半導体基板の表層に形成され、前記素子分離絶縁膜によって規定される活性領域と、
を備え、
前記素子分離絶縁膜の表面の高さが前記第1の領域と第2の領域とで異なり、いずれか一方の領域の素子分離絶縁膜の高さが前記半導体基板の表面よりも低いこと
を特徴とする半導体装置。 - 前記素子分離膜に生じる応力の方向と反対向きの応力を有する層を少なくとも前記素子分離膜上に備えること
を特徴とする請求項1に記載の半導体装置。 - 前記半導体素子としてNMOS型トランジスタとPMOSトランジスタとを備え、少なくとも一方の前記素子分離絶縁膜の表面が前記半導体基板の表面よりも低いこと
を特徴とする請求項1に記載の半導体装置。 - 前記半導体基板の主表面にメモリデバイス領域とロジックデバイス領域を備えた半導体装置であって、
前記メモリデバイス領域の前記素子分離膜の表面が前記半導体基板の表面よりも低いこと
を特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208918A JP2007027502A (ja) | 2005-07-19 | 2005-07-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208918A JP2007027502A (ja) | 2005-07-19 | 2005-07-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027502A true JP2007027502A (ja) | 2007-02-01 |
Family
ID=37787856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005208918A Pending JP2007027502A (ja) | 2005-07-19 | 2005-07-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007027502A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034409A (ja) * | 2008-07-30 | 2010-02-12 | Renesas Technology Corp | 半導体装置 |
CN113809035A (zh) * | 2020-06-16 | 2021-12-17 | 株式会社村田制作所 | 半导体装置 |
CN114242723A (zh) * | 2021-11-05 | 2022-03-25 | 中国电子科技集团公司第五十八研究所 | 一种高驱动Sense-Switch型pFLASH开关单元结构及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1022403A (ja) * | 1996-06-28 | 1998-01-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2001036048A (ja) * | 1999-07-16 | 2001-02-09 | Denso Corp | 半導体メモリ及びその製造方法 |
JP2003179157A (ja) * | 2001-12-10 | 2003-06-27 | Nec Corp | Mos型半導体装置 |
JP2004228557A (ja) * | 2002-06-24 | 2004-08-12 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2005353892A (ja) * | 2004-06-11 | 2005-12-22 | Seiko Epson Corp | 半導体基板、半導体装置及びその製造方法 |
-
2005
- 2005-07-19 JP JP2005208918A patent/JP2007027502A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1022403A (ja) * | 1996-06-28 | 1998-01-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2001036048A (ja) * | 1999-07-16 | 2001-02-09 | Denso Corp | 半導体メモリ及びその製造方法 |
JP2003179157A (ja) * | 2001-12-10 | 2003-06-27 | Nec Corp | Mos型半導体装置 |
JP2004228557A (ja) * | 2002-06-24 | 2004-08-12 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2005353892A (ja) * | 2004-06-11 | 2005-12-22 | Seiko Epson Corp | 半導体基板、半導体装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034409A (ja) * | 2008-07-30 | 2010-02-12 | Renesas Technology Corp | 半導体装置 |
CN113809035A (zh) * | 2020-06-16 | 2021-12-17 | 株式会社村田制作所 | 半导体装置 |
CN113809035B (zh) * | 2020-06-16 | 2024-06-04 | 株式会社村田制作所 | 半导体装置 |
CN114242723A (zh) * | 2021-11-05 | 2022-03-25 | 中国电子科技集团公司第五十八研究所 | 一种高驱动Sense-Switch型pFLASH开关单元结构及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8536653B2 (en) | Metal oxide semiconductor transistor | |
KR100523310B1 (ko) | 반도체 장치 | |
JP5330358B2 (ja) | 集積回路構造、及び集積回路の製造方法 | |
TWI312556B (en) | Semiconductor structure and fabricating method thereof | |
JP5234886B2 (ja) | 半導体装置の製造方法 | |
US6867462B2 (en) | Semiconductor device using an SOI substrate and having a trench isolation and method for fabricating the same | |
US20170179137A1 (en) | Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region | |
KR20110065326A (ko) | 다중 핀 높이를 가진 FinFET | |
JP2009239167A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007158322A (ja) | ひずみシリコンcmos装置 | |
JP4794838B2 (ja) | 半導体装置およびその製造方法 | |
JP2010073869A (ja) | 半導体装置およびその製造方法 | |
JP2009026855A (ja) | 半導体装置及びその製造方法 | |
JP2006344957A (ja) | 厚いエッジゲート絶縁膜パターンを有するmos電界効果トランジスタ及びその製造方法 | |
US8748978B2 (en) | Sense-amp transistor of semiconductor device and method for manufacturing the same | |
JP2009152458A (ja) | 半導体装置およびその製造方法 | |
JP2009033173A (ja) | 半導体素子およびその製造方法 | |
TWI636574B (zh) | 半導體結構 | |
JP2009055027A (ja) | Mosトランジスタの製造方法、および、これにより製造されたmosトランジスタ | |
JP2009032986A (ja) | 半導体装置およびその製造方法 | |
JP2011003710A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007027502A (ja) | 半導体装置 | |
JP2011129811A (ja) | 半導体装置とその製造方法 | |
JP2008244229A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5132943B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080701 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |