JP2021163352A - 半導体記憶装置および読出し方法 - Google Patents
半導体記憶装置および読出し方法 Download PDFInfo
- Publication number
- JP2021163352A JP2021163352A JP2020066573A JP2020066573A JP2021163352A JP 2021163352 A JP2021163352 A JP 2021163352A JP 2020066573 A JP2020066573 A JP 2020066573A JP 2020066573 A JP2020066573 A JP 2020066573A JP 2021163352 A JP2021163352 A JP 2021163352A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- page
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Detection And Correction Of Errors (AREA)
- Measurement Of Radiation (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【解決手段】 本発明のフラッシュメモリ100は、メモリセルアレイ110と、
メモリセルアレイ110の選択ページから読み出されたデータを保持するページバッファ/センス回路170と、ページバッファ/センス回路170からデータを受け取り、当該データのエラー位置情報を保持するエラーレジスタ136と、列アドレスに基づきページバッファ/センス回路170からデータを選択し、選択したデータをデータバス200に出力する出力手段と、エラー位置情報に基づきデータバス200のデータを訂正するエラー訂正部138とを有する。
【選択図】 図5
Description
tPRE+tDIS+tECC<tDOUT・・・(1)
tPRE:ビット線のプリチャージ時間、
tDIS:メモリセルの放電時間
tECC;1/2ページのECC処理時間
tDOUT:1ページのデータ出力時間である。
数式(1)より、ECC処理時間は、数式(2)の制約を有する。
tECC<8.4μs・・・(2)
ステップ2:第1のセクターのシンドロームの評価後、第1のセクターのエラー位置多項式(ELP)を計算し、第2のセクターのシンドロームの評価後に第2のセクターの第2のエラー位置多項式(ELP)を計算する。この計算には、それぞれ81クロックサイクルを要する。
ステップ3:第1のセクターのELPの根を計算し、そのエラー位置を決定し、第2のセクターのELPの根を計算し、そのエラー位置を決定する。これらの計算には、それぞれ135クロックサイクルを要する。
ステップ4:エラー位置に基づき、ページバッファ/センス回路に訂正されたデータを書き戻す。この処理に20クロックサイクルを要する。
第1および第2のセクターのステップ1ないしステップ4の処理は、同一のステップが重複しなければ並列に行うことができる。1つのキャッシュのECC処理には、516クロックサイクルを必要とし、時間に換算すると、tECC=10.32μsである。
個の直列データに変換し、変換された直列データは、ドライバ122を介してmビットの入出力端子I/Oから外部に出力される。
ステップ5:ページバッファ/センス回路170からデータバス200に出力されたデータを反転することでエラー訂正を実施する。
110:メモリセルアレイ
120:入出力回路
130:ECC回路
132:転送回路
134:ECCコア
136:エラーレジスタ
138:エラー訂正部
138A:アドレス比較部
138B:反転回路
139:書込み回路
140:アドレスレジスタ
150:コントローラ
160:ワード線選択回路
170:ページバッファ/センス回路
180:列選択回路
190:内部電圧発生回路
200:データバス
Claims (13)
- NAND型のメモリセルアレイと、
前記メモリセルアレイの選択ページから読み出されたデータを保持するページバッファ/センス回路と、
ページバッファ/センス回路に保持されたデータを受け取り、当該データのエラー位置を検出し、検出したエラー位置に関するエラー位置情報を保持するエラー検出手段と、
列アドレスに基づき前記ページバッファ/センス回路からデータを選択し、選択したデータをデータバスに出力する出力手段と、
前記エラー位置情報に基づき前記データバス上のデータを訂正する訂正手段と、
を有する半導体記憶装置。 - 前記訂正手段は、前記エラーの位置情報に基づきデータバス上のデータを反転する、請求項1に記載の半導体記憶装置。
- 前記訂正手段は、前記エラーの位置情報と前記列アドレスとを比較し、比較結果に基づきエラービット位置に対応する前記データバス上のデータを訂正する、請求項1または2に記載の半導体記憶装置。
- 前記エラー検出手段は、複数ビットのエラーの位置を検出する、請求項1に記載の半導体記憶装置。
- 前記訂正手段は、ページの連続読出しが行われるときに実施される、請求項1に記載の半導体記憶装置。
- 前記ページバッファ/センス回路は、前記メモリセルアレイから読み出されたページデータを保持する第1の保持手段と、第1の保持手段で保持されたページデータを受け取る第2の保持手段とを有し、第1および第2の保持手段の各々は、独立にデータ転送可能な第1の部分と第2の部分とを含み、第1の部分および第2の部分は、1/2ページのデータを保持可能であり、
ページの連続読出しが行われるとき、前記第2の保持手段の第1の部分のデータが外部に出力される間に前記第2の保持手段の第2の部分のデータのエラー検出および訂正が行われ、前記第2の保持手段の第2の部分のデータが外部に出力される間に前記第2の保持手段の第1の部分のデータのエラー検出および訂正が行われる、請求項5に記載の半導体記憶装置。 - ページの連続読出しが行われるとき、外部から入力されたクロック信号に同期してデータが外部に出力される、請求項6に記載の半導体記憶装置。
- ページの連続読出しは、tPRE+tDIS+tECC<tDOUTの条件を満足する(tPREは、ビット線のプリチャージ時間、tDISは、メモリセルの放電時間、tECCは、1/2ページのエラー検出および訂正の時間、tDOUTは、1ページのデータ出力時間)、請求項7に記載の半導体記憶装置。
- 前記出力手段は、ページバッファ/センス回路から選択されたnビットのデータをn個の差動センスアンプに提供し、前記訂正手段は、前記差動センスアンプから出力されるデータを反転する、請求項1に記載の半導体記憶装置。
- NAND型フラッシュメモリの読出し方法であって、
読出し動作時に、ページバッファ/センス回路に保持されたデータを受け取り、当該データのエラー位置を検出するステップと、
検出したエラー位置に関するエラー位置情報を保持するステップと、
列アドレスに基づき前記ページバッファ/センス回路からデータを選択し、選択したデータをデータバスに出力するステップと、
前記エラー位置情報に基づき前記データバス上のデータを訂正するステップと、
訂正されたデータを外部に出力するステップと、
を含む読出し方法。 - 前記訂正するステップは、前記エラー位置情報と前記列アドレスとを比較し、比較結果に基づきエラービット位置に対応する前記データバス上のデータを反転する、請求項9に記載の読出し方法。
- 前記読出し動作は、ページの連続読出しである、請求項11に記載の読出し方法。
- 前記エラー位置は、複数のエラー位置である、請求項10に記載の読出し方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020066573A JP7018089B2 (ja) | 2020-04-02 | 2020-04-02 | 半導体記憶装置および読出し方法 |
TW110103826A TWI792168B (zh) | 2020-04-02 | 2021-02-02 | 半導體存儲裝置以及讀出方法 |
CN202110201670.XA CN113496755B (zh) | 2020-04-02 | 2021-02-23 | 半导体存储装置以及读出方法 |
KR1020210027392A KR102560902B1 (ko) | 2020-04-02 | 2021-03-02 | 반도체 기억 장치 및 독출 방법 |
US17/191,670 US11487614B2 (en) | 2020-04-02 | 2021-03-03 | Semiconductor storing apparatus and readout method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020066573A JP7018089B2 (ja) | 2020-04-02 | 2020-04-02 | 半導体記憶装置および読出し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021163352A true JP2021163352A (ja) | 2021-10-11 |
JP7018089B2 JP7018089B2 (ja) | 2022-02-09 |
Family
ID=77921613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020066573A Active JP7018089B2 (ja) | 2020-04-02 | 2020-04-02 | 半導体記憶装置および読出し方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11487614B2 (ja) |
JP (1) | JP7018089B2 (ja) |
KR (1) | KR102560902B1 (ja) |
CN (1) | CN113496755B (ja) |
TW (1) | TWI792168B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI748507B (zh) * | 2020-06-08 | 2021-12-01 | 瑞昱半導體股份有限公司 | 資料存取系統及操作資料存取系統的方法 |
JP2022047393A (ja) * | 2020-09-11 | 2022-03-24 | キオクシア株式会社 | メモリシステム、半導体記憶装置及びデータ読み出し方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014033364A (ja) * | 2012-08-03 | 2014-02-20 | Samsung Electronics Co Ltd | 誤り検出訂正回路、及びメモリ装置 |
JP2016035795A (ja) * | 2014-08-01 | 2016-03-17 | 華邦電子股▲ふん▼有限公司 | 内部ecc処理を有するnand型フラッシュメモリおよびその動作方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5323170B2 (ja) | 1973-08-20 | 1978-07-13 | ||
JPS5543183Y2 (ja) | 1976-08-05 | 1980-10-09 | ||
US6957378B2 (en) * | 2001-06-04 | 2005-10-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2005086683A (ja) * | 2003-09-10 | 2005-03-31 | Fanuc Ltd | 誤り復号回路、データバス制御方法、及びデータバスシステム |
JP4820795B2 (ja) * | 2007-10-04 | 2011-11-24 | パナソニック株式会社 | 半導体記憶装置 |
JP4643667B2 (ja) | 2008-03-01 | 2011-03-02 | 株式会社東芝 | メモリシステム |
KR101655306B1 (ko) * | 2010-02-24 | 2016-09-07 | 삼성전자주식회사 | 메모리 시스템 및 그것의 액세스 방법 |
CN102693758B (zh) * | 2011-03-22 | 2015-05-06 | 群联电子股份有限公司 | 数据读取方法、存储器储存装置及其存储器控制器 |
JP5323170B2 (ja) | 2011-12-05 | 2013-10-23 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体メモリおよびそのデータの読出し方法 |
WO2013180714A1 (en) * | 2012-05-31 | 2013-12-05 | Hewlett-Packard Development Company, L.P. | Local error detection and global error correction |
TWI497495B (zh) | 2012-07-02 | 2015-08-21 | Winbond Electronics Corp | 用於讀取nand快閃記憶體的方法和設備 |
US8990667B2 (en) * | 2012-08-03 | 2015-03-24 | Samsung Electronics Co., Ltd. | Error check and correction circuit, method, and memory device |
JP5667143B2 (ja) * | 2012-10-11 | 2015-02-12 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体メモリ |
JP6131207B2 (ja) * | 2014-03-14 | 2017-05-17 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US9952925B2 (en) * | 2016-01-06 | 2018-04-24 | Micron Technology, Inc. | Error code calculation on sensing circuitry |
JP6178909B1 (ja) * | 2016-09-15 | 2017-08-09 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
TWI625620B (zh) | 2017-05-12 | 2018-06-01 | 威盛電子股份有限公司 | 非揮發性記憶體裝置及其讀取方法 |
KR102326659B1 (ko) * | 2017-07-19 | 2021-11-16 | 삼성전자주식회사 | 비휘발성 메모리의 ecc 제어 방법 및 이를 수행하는 메모리 시스템 |
KR20190088790A (ko) * | 2018-01-19 | 2019-07-29 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
KR102453437B1 (ko) * | 2018-01-25 | 2022-10-12 | 삼성전자주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법 |
KR102442216B1 (ko) * | 2018-04-19 | 2022-09-08 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
US10877687B2 (en) * | 2018-06-29 | 2020-12-29 | Micron Technology, Inc. | Erasure of multiple blocks in memory devices |
KR102461099B1 (ko) * | 2018-08-07 | 2022-11-01 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이를 포함하는 저장 장치 및 그 동작 방법 |
-
2020
- 2020-04-02 JP JP2020066573A patent/JP7018089B2/ja active Active
-
2021
- 2021-02-02 TW TW110103826A patent/TWI792168B/zh active
- 2021-02-23 CN CN202110201670.XA patent/CN113496755B/zh active Active
- 2021-03-02 KR KR1020210027392A patent/KR102560902B1/ko active IP Right Grant
- 2021-03-03 US US17/191,670 patent/US11487614B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014033364A (ja) * | 2012-08-03 | 2014-02-20 | Samsung Electronics Co Ltd | 誤り検出訂正回路、及びメモリ装置 |
JP2016035795A (ja) * | 2014-08-01 | 2016-03-17 | 華邦電子股▲ふん▼有限公司 | 内部ecc処理を有するnand型フラッシュメモリおよびその動作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7018089B2 (ja) | 2022-02-09 |
KR102560902B1 (ko) | 2023-07-28 |
CN113496755A (zh) | 2021-10-12 |
TWI792168B (zh) | 2023-02-11 |
TW202139005A (zh) | 2021-10-16 |
US20210311826A1 (en) | 2021-10-07 |
US11487614B2 (en) | 2022-11-01 |
CN113496755B (zh) | 2024-03-22 |
KR20210124030A (ko) | 2021-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5864569A (en) | Method and apparatus for performing error correction on data read from a multistate memory | |
US8161355B2 (en) | Automatic refresh for improving data retention and endurance characteristics of an embedded non-volatile memory in a standard CMOS logic process | |
US8218365B2 (en) | Flash memory device having dummy cells and method of operating the same | |
US8214725B2 (en) | Memory access system | |
JP6258399B2 (ja) | 半導体装置 | |
KR102281441B1 (ko) | 반도체 장치 및 연속 독출 방법 | |
US10395753B2 (en) | Semiconductor memory device and programming method thereof | |
JP2006079808A (ja) | Nandフラッシュメモリ装置及びそれのコピーバックプログラム方法 | |
JP2020155180A (ja) | メモリ読み出し方法及びメモリシステム並びにコンピュータ・プログラム | |
JP5657079B1 (ja) | 半導体記憶装置 | |
TW201810285A (zh) | 半導體記憶裝置及記憶體系統 | |
CN111986724B (zh) | 半导体装置及连续读出方法 | |
TW201535399A (zh) | 半導體記憶裝置及nand型快閃記憶體的程式化方法 | |
KR102560902B1 (ko) | 반도체 기억 장치 및 독출 방법 | |
US20120159284A1 (en) | Semiconductor memory device capable of transferring various types of data | |
JP2023120450A (ja) | 半導体記憶装置および誤り検出訂正方法 | |
KR101001446B1 (ko) | 불휘발성 메모리 장치 및 그것의 동작 방법 | |
TWI753814B (zh) | 半導體儲存裝置以及錯誤檢測糾正相關資訊的讀出方法 | |
TWI539465B (zh) | 半導體儲存裝置及其冗餘方法 | |
TW202209315A (zh) | 半導體記憶裝置及半導體記憶裝置之動作方法 | |
JP2023141376A (ja) | メモリシステム及び不揮発性メモリ | |
TWI505278B (zh) | Semiconductor memory device | |
JP5710815B1 (ja) | 半導体記憶装置 | |
JP2006127441A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7018089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |