JP2021150408A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2021150408A JP2021150408A JP2020047000A JP2020047000A JP2021150408A JP 2021150408 A JP2021150408 A JP 2021150408A JP 2020047000 A JP2020047000 A JP 2020047000A JP 2020047000 A JP2020047000 A JP 2020047000A JP 2021150408 A JP2021150408 A JP 2021150408A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- insulating layer
- semiconductor
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1431—Logic devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/145—Read-only memory [ROM]
- H01L2924/1451—EPROM
- H01L2924/14511—EEPROM
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】好適に製造可能な半導体記憶装置を提供する。【解決手段】半導体記憶装置は、半導体基板と、半導体基板の表面と交差する第1方向において半導体基板と離間して設けられ、第1方向と交差する第2方向に延伸する第1導電層と、第1方向に延伸し、第1導電層と対向する第1半導体層と、第1方向に延伸し、第1方向の一端において第1導電層に接続された第1コンタクトと、第1方向に延伸し、第1方向から見て第1コンタクトと重なる位置に設けられた第1絶縁層と、第1方向に延伸し、第1方向から見て第1コンタクトと重なる位置に設けられ、第2方向における位置が第1絶縁層と異なる第2絶縁層と、を備える。【選択図】図10
Description
本実施形態は、半導体記憶装置に関する。
半導体基板と、半導体基板の表面と交差する第1方向に並ぶ複数の第1導電層と、第1方向に延伸し複数の第1導電層と対向する第1半導体層と、複数の第1導電層及び第1半導体層の交差部に設けられた複数の第1メモリセルと、を備える半導体記憶装置が知られている。
好適に製造可能な半導体記憶装置を提供する。
一の実施形態に係る半導体記憶装置は、半導体基板と、半導体基板の表面と交差する第1方向において半導体基板と離間して設けられ、第1方向と交差する第2方向に延伸する第1導電層と、第1方向に延伸し、第1導電層と対向する第1半導体層と、第1方向に延伸し、第1方向の一端において第1導電層に接続された第1コンタクトと、第1方向に延伸し、第1方向から見て第1コンタクトと重なる位置に設けられた第1絶縁層と、第1方向に延伸し、第1方向から見て第1コンタクトと重なる位置に設けられ、第2方向における位置が第1絶縁層と異なる第2絶縁層と、を備える。
一の実施形態に係る半導体記憶装置は、半導体基板と、半導体基板の表面と交差する第1方向に並ぶ複数の第1導電層と、第1方向に延伸し、複数の第1導電層と対向する第1半導体層と、第1方向に並ぶ複数の第2導電層と、第1方向に延伸し、複数の第2導電層と対向し、第1方向の一端において第1半導体層に接続された第2半導体層と、第1方向に延伸し、第1方向の一端において複数の第1導電層のいずれかに接続された第1コンタクトと、を備える。第1コンタクトは、複数の第1導電層の少なくとも一部に対向する第1部分と、複数の第2導電層の少なくとも一部に対向する第2部分と、第1部分及び第2部分の間に設けられた第3部分と、を備える。第3部分の径方向の幅は、第1部分の径方向の幅よりも大きい。
一の実施形態に係る半導体記憶装置は、メモリセルアレイ領域と、フックアップ領域と、メモリセルアレイ領域及びフックアップ領域の外側の領域と、を備える。メモリセルアレイ領域は、半導体基板の表面と交差する第1方向に並ぶ複数の第1導電層と、第1方向に延伸し、第1導電層と対向する第1半導体層と、を備える。フックアップ領域は、複数の第1導電層の一部と、第1方向に延伸し、第1方向の一端において複数の第1導電層のうちのn番目(nは自然数)の第1導電層に接続され、外周面において複数の第1導電層のうちの一部に対向する第1導電層と、を備える。メモリセルアレイ領域及びフックアップ領域の外側の領域は、第1方向に並ぶ複数の第1絶縁層と、第1方向に延伸し、第1方向の一端において複数の第1絶縁層のうちのn番目の第1絶縁層に接し、外周面において複数の第1絶縁層のうちの一部に対向する第2導電層と、を備える。
次に、実施形態に係る半導体記憶装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
また、本明細書において、第1の構成が第2の構成に「電気的に接続されている」と言った場合、第1の構成は第2の構成に直接接続されていても良いし、第1の構成が第2の構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、3つのトランジスタを直列に接続した場合には、2つ目のトランジスタがOFF状態であったとしても、1つ目のトランジスタは3つ目のトランジスタに「電気的に接続」されている。
また、本明細書において、回路等が2つの配線等を「導通させる」と言った場合には、例えば、この回路等がトランジスタ等を含んでおり、このトランジスタ等が2つの配線の間の電流経路に設けられており、このトランジスタ等がON状態となることを意味する事がある。
また、本明細書においては、基板の上面に対して平行な所定の方向をX方向、基板の上面に対して平行で、X方向と垂直な方向をY方向、基板の上面に対して垂直な方向をZ方向と呼ぶ。
また、本明細書においては、所定の面に沿った方向を第1方向、この所定の面に沿って第1方向と交差する方向を第2方向、この所定の面と交差する方向を第3方向と呼ぶことがある。これら第1方向、第2方向及び第3方向は、X方向、Y方向及びZ方向のいずれかと対応していても良いし、対応していなくても良い。
また、本明細書において、「上」や「下」等の表現は、半導体基板を基準とする。例えば、上記Z方向に沿って半導体基板から離れる向きを上と、Z方向に沿って半導体基板に近付く向きを下と呼ぶ。また、ある構成について下面や下端と言う場合には、この構成の半導体基板側の面や端部を意味する事とし、上面や上端と言う場合には、この構成の半導体基板と反対側の面や端部を意味する事とする。また、X方向又はY方向と交差する面を側面等と呼ぶ。
また、本明細書において、構成、部材等について、所定方向の「幅」又は「厚み」と言った場合には、SEM(Scanning electron microscopy)やTEM(Transmission electron microscopy)等によって観察された断面等における幅又は厚みを意味することがある。
[第1実施形態]
[メモリダイMDの構造]
図1は、本実施形態に係る半導体記憶装置の構成例を示す模式的な分解斜視図である。図1に示す通り、メモリダイMDは、メモリセルアレイ側のチップCMと、周辺回路側のチップCPと、を備える。
[メモリダイMDの構造]
図1は、本実施形態に係る半導体記憶装置の構成例を示す模式的な分解斜視図である。図1に示す通り、メモリダイMDは、メモリセルアレイ側のチップCMと、周辺回路側のチップCPと、を備える。
チップCMの上面には、複数の外部パッド電極PXが設けられている。また、チップCMの下面には、複数の第1貼合電極PI1が設けられている。また、チップCPの上面には、複数の第2貼合電極PI2が設けられている。以下、チップCMについては、複数の第1貼合電極PI1が設けられる面を表面と呼び、複数の外部パッド電極PXが設けられる面を裏面と呼ぶ。また、チップCPについては、複数の第2貼合電極PI2が設けられる面を表面と呼び、表面の反対側の面を裏面と呼ぶ。図示の例において、チップCPの表面はチップCPの裏面よりも上方に設けられ、チップCMの裏面はチップCMの表面よりも上方に設けられる。
チップCM及びチップCPは、チップCMの表面とチップCPの表面とが対向するよう配置される。複数の第1貼合電極PI1は、複数の第2貼合電極PI2にそれぞれ対応して設けられ、複数の第2貼合電極PI2に貼合可能な位置に配置される。第1貼合電極PI1と第2貼合電極PI2とは、チップCMとチップCPとを貼合し、かつ電気的に導通させるための、貼合電極として機能する。
尚、図1の例において、チップCMの角部a1、a2、a3、a4は、それぞれ、チップCPの角部b1、b2、b3、b4と対応する。
図2は、チップCMの構成例を示す模式的な底面図である。図2右下の点線で囲われた部分は、複数の第1貼合電極PI1が設けられたチップCMの表面よりも内部の構造を示す。図3は、チップCPの構成例を示す模式的な平面図である。図3の左下の点線で囲われた部分は、複数の第2貼合電極PI2が設けられたチップCPの表面よりも内部の構造を示す。図4は、図2のA1−A1´線及び図3のB1−B1´線に対応する模式的な断面図である。図5は、図2のA2−A2´線及び図3のB2−B2´線に対応する模式的な断面図である。図4及び図5は、図2、図3に示す構造を各線に沿って切断し、矢印の方向に見た場合の断面を示す。図6は、図2のCで示した部分の模式的な拡大図である。図7は、図6のEで示した部分の模式的な拡大図である。図8は、図7に示す構造をF−F´線に沿って切断し、矢印の方向に沿って見た模式的な断面図である。図9は、図8のHで示した部分の模式的な拡大図である。図10は、図6に示す構造をI1−I1´線に沿って切断し、矢印の方向に沿って見た模式的な断面図である。図11は、図6の一部の模式的な拡大図である。図12は、図6に示す構造をI2−I2´線に沿って切断し、矢印の方向に沿って見た模式的な断面図である。図13は、図6の一部の模式的な拡大図である。
尚、図2〜図13は模式的な構成を示すものである。また、図2〜図13においては、一部の構成が省略されている。例えば図7の右部分には配線層141に設けられるビット線146が示されており、左部分にはビット線146が示されていない。しかしながら、図4に示す様に、ビット線146はメモリセルアレイ領域RMCAの全領域に亘って設けられている。
[チップCMの構造]
チップCMは、例えば図2に示す様に、X及びY方向に並ぶ4つのメモリプレーン10を備える。メモリプレーン10は、X方向に並ぶ2つのメモリセルアレイ領域RMCAと、これら2つのメモリセルアレイ領域RMCAの間においてX方向に並ぶ第1フックアップ領域RHU1及び第2フックアップ領域RHU2と、を備える。メモリセルアレイ領域RMCAには、メモリセルアレイMCAが設けられる。また、チップCMは、4つのメモリプレーン10よりもY方向の一端側に設けられた周辺領域RPを備える。
チップCMは、例えば図2に示す様に、X及びY方向に並ぶ4つのメモリプレーン10を備える。メモリプレーン10は、X方向に並ぶ2つのメモリセルアレイ領域RMCAと、これら2つのメモリセルアレイ領域RMCAの間においてX方向に並ぶ第1フックアップ領域RHU1及び第2フックアップ領域RHU2と、を備える。メモリセルアレイ領域RMCAには、メモリセルアレイMCAが設けられる。また、チップCMは、4つのメモリプレーン10よりもY方向の一端側に設けられた周辺領域RPを備える。
また、チップCMは、例えば図4及び図5に示す様に、基体層100と、基体層100の下方に設けられたメモリセルアレイ層LMCA1と、メモリセルアレイ層LMCA1の下方に設けられたメモリセルアレイ層LMCA2と、メモリセルアレイ層LMCA2の下方に設けられた複数の配線層141,142,143と、を備える。
[チップCMの基体層100の構造]
例えば図4に示す様に、基体層100は、チップCMの裏面に設けられている。基体層100は、例えば図8を参照して後述する絶縁層101、導電層102を含んでいる。また、基体層100は、チップCMの裏面側に設けられた図示しないパッシベーション膜と、外部パッド電極PX(図1)として機能する図示しない裏面配線層と、を備える。
例えば図4に示す様に、基体層100は、チップCMの裏面に設けられている。基体層100は、例えば図8を参照して後述する絶縁層101、導電層102を含んでいる。また、基体層100は、チップCMの裏面側に設けられた図示しないパッシベーション膜と、外部パッド電極PX(図1)として機能する図示しない裏面配線層と、を備える。
[チップCMのメモリセルアレイ層LMCA1,LMCA2のメモリセルアレイ領域RMCAにおける構造]
例えば図6に示す様に、メモリセルアレイ層LMCA1,LMCA2には、Y方向に並ぶ複数のメモリブロック11が設けられている。メモリブロック11は、Y方向に並ぶ複数のストリングユニットSUを備える。Y方向において隣り合う2つのメモリブロック11の間には、酸化シリコン(SiO2)等のブロック間絶縁層151が設けられる。例えば図7に示す様に、Y方向において隣り合う2つのストリングユニットSUの間には、酸化シリコン(SiO2)等のストリングユニット間絶縁層152が設けられる。
例えば図6に示す様に、メモリセルアレイ層LMCA1,LMCA2には、Y方向に並ぶ複数のメモリブロック11が設けられている。メモリブロック11は、Y方向に並ぶ複数のストリングユニットSUを備える。Y方向において隣り合う2つのメモリブロック11の間には、酸化シリコン(SiO2)等のブロック間絶縁層151が設けられる。例えば図7に示す様に、Y方向において隣り合う2つのストリングユニットSUの間には、酸化シリコン(SiO2)等のストリングユニット間絶縁層152が設けられる。
メモリブロック11は、例えば図8に示す様に、Z方向に並ぶ複数の導電層110と、Z方向に延伸する複数の半導体層120と、複数の導電層110及び複数の半導体層120の間にそれぞれ設けられた複数のゲート絶縁膜130と、を備える。
導電層110は、X方向に延伸する略板状の導電層である。導電層110は、窒化チタン(TiN)等のバリア導電膜及びタングステン(W)等の金属膜の積層膜等を含んでいても良い。また、導電層110は、例えば、リン(P)又はホウ素(B)等の不純物を含む多結晶シリコン等を含んでいても良い。Z方向に並ぶ複数の導電層110の間には、酸化シリコン(SiO2)等の絶縁層101が設けられている。
複数の導電層110の上方には、導電層111が設けられている。導電層111は、例えば、リン(P)又はホウ素(B)等の不純物を含む多結晶シリコン等を含んでいても良い。また、導電層111及び導電層110の間には、酸化シリコン(SiO2)等の絶縁層101が設けられている。
導電層111の上方には、上述した導電層102が設けられている。図示の例において、導電層102は、半導体層120の上端に接続された半導体層113と、半導体層113の上面に接続された導電層114と、を備える。半導体層113は、例えば、リン(P)又はホウ素(B)等の不純物を含む多結晶シリコン等を含んでいても良い。導電層114は、例えば、タングステン(W)等の金属、タングステンシリサイド等の導電層又はその他の導電層を含んでいても良い。また、導電層112及び導電層111の間には、酸化シリコン(SiO2)等の絶縁層101が設けられている。
半導体層120は、例えば図7に示す様に、X方向及びY方向に所定のパターンで並ぶ。半導体層120は、例えば、多結晶シリコン(Si)等の半導体層である。半導体層120は、例えば図8に示す様に、略有底円筒状の形状を有し、中心部分には酸化シリコン等の絶縁層125が設けられている。また、半導体層120の外周面は、それぞれ導電層110によって囲われており、導電層110と対向している。
半導体層120の下端部には、リン(P)等のN型の不純物を含む不純物領域121が設けられている。不純物領域121は、コンタクト144及びコンタクト145(図5)を介してビット線146に接続される。
半導体層120の上端部には、リン(P)等のN型の不純物又はホウ素(B)等のP型の不純物を含む不純物領域122が設けられている。不純物領域122は、上記導電層102の半導体層113に接続されている。不純物領域122の外周面は、導電層111によって囲われており、導電層111と対向している。
ゲート絶縁膜130は、半導体層120の外周面を覆う略有底円筒状の形状を有する。ゲート絶縁膜130は、例えば図9に示す様に、半導体層120及び導電層110の間に積層されたトンネル絶縁膜131、電荷蓄積膜132及びブロック絶縁膜133を備える。トンネル絶縁膜131及びブロック絶縁膜133は、例えば、酸化シリコン(SiO2)等の絶縁膜である。電荷蓄積膜132は、例えば、窒化シリコン(Si3N4)等の電荷を蓄積可能な膜である。トンネル絶縁膜131、電荷蓄積膜132、及び、ブロック絶縁膜133は略円筒状の形状を有し、半導体層120の外周面に沿ってZ方向に延伸する。
尚、図9には、ゲート絶縁膜130が窒化シリコン等の電荷蓄積膜132を備える例を示した。しかしながら、ゲート絶縁膜130は、例えば、N型又はP型の不純物を含む多結晶シリコン等のフローティングゲートを備えていても良い。
[チップCMのメモリセルアレイ層LMCA1,LMCA2の第1フックアップ領域RHU1における構造]
図4に示す様に、第1フックアップ領域RHU1には、複数の導電層110及び導電層111の一部と、これら複数の導電層110及び導電層111を貫通してZ方向に延伸する複数の支持構造153と、これら複数の導電層110及び導電層111に接続された複数のコンタクト161と、が設けられている。メモリセルアレイ層LMCA1に含まれる複数の導電層110及び導電層111は、これら複数のコンタクト161を介してチップCP中の構成に接続されている。尚、支持構造153は、例えば酸化シリコン(SiO2)を含む。
図4に示す様に、第1フックアップ領域RHU1には、複数の導電層110及び導電層111の一部と、これら複数の導電層110及び導電層111を貫通してZ方向に延伸する複数の支持構造153と、これら複数の導電層110及び導電層111に接続された複数のコンタクト161と、が設けられている。メモリセルアレイ層LMCA1に含まれる複数の導電層110及び導電層111は、これら複数のコンタクト161を介してチップCP中の構成に接続されている。尚、支持構造153は、例えば酸化シリコン(SiO2)を含む。
複数のコンタクト161は、メモリセルアレイ層LMCA2に含まれる全ての導電層110を貫通し、メモリセルアレイ層LMCA1に含まれる一部の導電層110を貫通して、メモリセルアレイ層LMCA1に含まれる複数の導電層110に、それぞれ接続されている。コンタクト161は、例えば、窒化チタン(TiN)等のバリア導電膜及びタングステン(W)等の金属膜の積層膜等を含む。コンタクト161は、例えば図10に示す様に、略有底円筒状の形状を有し、中心部分には酸化シリコン(SiO2)等の絶縁層116が設けられている。コンタクト161の上面は、導電層110の下面、及び、複数の支持構造153の下端に接している。コンタクト161の外周面には、Z方向に並ぶ複数の絶縁層110Bと、これら複数の絶縁層110Bの間に設けられた複数の絶縁層101と、が設けられている。これらの絶縁層110Bは、それぞれ、コンタクト161と導電層110との間に設けられ、酸化シリコン(SiO2)等を含む。コンタクト161は、絶縁層110Bを介して導電層110から絶縁されている。尚、絶縁層110Bは、空隙(ボイド、シーム)を含んでいても良い。
図11に示す様に、コンタクト161のメモリセルアレイ層LMCA2に含まれる部分は、Z方向から見て、略花形の形状を有する。即ち、コンタクト161の重心p1からコンタクト161の外周面までの距離をrとすると、コンタクト161の外周面は、距離rが極大値r1となる様な複数の点p2と、距離rが極小値r2となる様に複数の点p3と、を備える。点p2及び点p3は、コンタクト161の外周面に沿って交互に並ぶ。コンタクト161は、Z方向から見て、X方向及びY方向に並ぶ複数の支持構造153と重なる位置に設けられている。この様な支持構造153のXY平面内における重心p4を中心とする半径r3の円を仮定した場合、コンタクト161の外周面の少なくとも一部は、この円と重なる。上記点p2は、この様な円の円周上に設けられる。尚、上記半径r3は、XY平面内において隣り合う2つの支持構造153の重心p4の間の距離r4の半分の大きさr4/2よりも大きい。また、上記半径r3は、支持構造153の重心p4から、XY平面内においてこの支持構造と隣り合う他の支持構造153の外周面までの距離r5よりも小さい。
図10に示す様に、コンタクト161の外周面のうち、メモリセルアレイ層LMCA1とメモリセルアレイ層LMCA2との境界に位置する部分には、絶縁層115が設けられている。絶縁層115は、例えば、酸化アルミニウム(AlO)、酸化ハフニウム(HfO)又は酸化ジルコニウム(ZrO)等の金属酸化物を含む。尚、第1実施形態の例において、絶縁層115は、複数のコンタクト161に対応して複数設けられる。しかしながら、これら複数の絶縁層115のかわりに、第1フックアップ領域RHU1全体にわたってメモリセルアレイ層LMCA1の下面を覆う一つの絶縁層115を設けても良い。また、絶縁層115は、第1フックアップ領域RHU1以外の領域にわたって設けられていても良い。
[チップCMのメモリセルアレイ層LMCA1,LMCA2の第2フックアップ領域RHU2における構造]
図4に示す様に、第2フックアップ領域RHU2には、複数の導電層110及び導電層111の一部と、これら複数の導電層110及び導電層111を貫通してZ方向に延伸する複数の支持構造153と、これら複数の導電層110に接続された複数のコンタクト162と、が設けられている。メモリセルアレイ層LMCA2に含まれる複数の導電層110は、これら複数のコンタクト162を介してチップCP中の構成に接続されている。
図4に示す様に、第2フックアップ領域RHU2には、複数の導電層110及び導電層111の一部と、これら複数の導電層110及び導電層111を貫通してZ方向に延伸する複数の支持構造153と、これら複数の導電層110に接続された複数のコンタクト162と、が設けられている。メモリセルアレイ層LMCA2に含まれる複数の導電層110は、これら複数のコンタクト162を介してチップCP中の構成に接続されている。
複数のコンタクト162は、メモリセルアレイ層LMCA2に含まれる一部の導電層110を貫通して、メモリセルアレイ層LMCA2に含まれる複数の導電層110に、それぞれ接続されている。コンタクト162は、例えば、窒化チタン(TiN)等のバリア導電膜及びタングステン(W)等の金属膜の積層膜等を含む。コンタクト162は、例えば図12に示す様に、略有底円筒状の形状を有し、中心部分には酸化シリコン(SiO2)等の絶縁層116が設けられている。コンタクト162の上面は、導電層110の下面、及び、複数の支持構造153の下端に接している。コンタクト162の外周面には、Z方向に並ぶ複数の絶縁層110Bと、これら複数の絶縁層110Bの間に設けられた複数の絶縁層101と、が設けられている。これらの絶縁層110Bは、それぞれ、コンタクト162と導電層110との間に設けられ、酸化シリコン(SiO2)等を含む。コンタクト162は、絶縁層110Bを介して導電層110から絶縁されている。尚、絶縁層110Bは、空隙(ボイド、シーム)を含んでいても良い。
図13に示す様に、コンタクト162は、Z方向から見て、略円状の形状を有する。また、コンタクト162は、Z方向から見て、X方向及びY方向に並ぶ複数の支持構造153と重なる位置に設けられている。
[チップCMの配線層141,142,143の構造]
例えば図4及び図5に示す様に、配線層141,142,143に含まれる複数の配線は、例えば、メモリセルアレイ層LMCA1,LMCA2中の構成及びチップCP中の構成の少なくとも一方に、電気的に接続される。
例えば図4及び図5に示す様に、配線層141,142,143に含まれる複数の配線は、例えば、メモリセルアレイ層LMCA1,LMCA2中の構成及びチップCP中の構成の少なくとも一方に、電気的に接続される。
配線層141は、それぞれ、複数の配線147を含む。これら複数の配線147は、例えば、窒化チタン(TiN)等のバリア導電膜及び銅(Cu)等の金属膜の積層膜等を含んでいても良い。尚、複数の配線147のうちの一部は、ビット線146として機能する。ビット線146は、例えば図7に示す様に、X方向に並びY方向に延伸する。また、これら複数のビット線146は、それぞれ、各ストリングユニットSUに含まれる1の半導体層120に接続されている。
配線層142は、例えば図4及び図5に示す様に、それぞれ、複数の配線148を含む。これら複数の配線148は、例えば、窒化チタン(TiN)等のバリア導電膜及び銅(Cu)等の金属膜の積層膜等を含んでいても良い。
配線層143は、それぞれ、複数の第1貼合電極PI1を含む。これら複数の第1貼合電極PI1は、例えば、窒化チタン(TiN)等のバリア導電膜及び銅(Cu)等の金属膜の積層膜等を含んでいても良い。
[チップCPの構造]
チップCPは、例えば図3に示す様に、メモリプレーン10に対応してX及びY方向に並ぶ4つの周辺回路領域RPCを備える。また、チップCPは、周辺領域RPに対向する領域に設けられた回路領域RCを備える。
チップCPは、例えば図3に示す様に、メモリプレーン10に対応してX及びY方向に並ぶ4つの周辺回路領域RPCを備える。また、チップCPは、周辺領域RPに対向する領域に設けられた回路領域RCを備える。
また、チップCPは、例えば図4及び図5に示す様に、半導体基板200と、半導体基板200の表面に設けられた複数のトランジスタTrと、これら複数のトランジスタTrの上方に設けられた複数の配線層141´〜145´と、を備える。半導体基板200は、例えば、ホウ素(B)等のP型の不純物を含むP型のシリコン(Si)からなる半導体基板である。配線層141´は、例えば、タングステン(W)等の導電性材料を含む配線層である。配線層142´は、例えば、銅(Cu)等の導電性材料を含む配線層である。配線層143´は、例えば、銅(Cu)等の導電性材料を含む配線層である。配線層144´は、例えば、銅(Cu)又はアルミニウム(Al)等の導電性材料を含む配線層である。配線層145´は、例えば、銅(Cu)等の導電性材料を含む配線層であり、複数の第2貼合電極PI2を備える。
[製造方法]
次に、図14〜図46を参照して、メモリダイMDの製造方法について説明する。図14、図15、図17〜図25、図27、図32〜図38、及び、図46は、同製造方法について説明するための模式的な断面図であり、図4に対応する断面を示している。図16及び図30は、同製造方法について説明するための模式的な下面であり、図7に対応する下面を示している。図26、図28、図31、図44及び図45は、同製造方法について説明するための模式的な断面図であり、図5に対応する断面を示している。図29は、同製造方法について説明するための模式的な下面であり、図11に対応する下面を示している。図39〜図43は、同製造方法について説明するための模式的な断面図であり、図10に対応する断面を示している。
次に、図14〜図46を参照して、メモリダイMDの製造方法について説明する。図14、図15、図17〜図25、図27、図32〜図38、及び、図46は、同製造方法について説明するための模式的な断面図であり、図4に対応する断面を示している。図16及び図30は、同製造方法について説明するための模式的な下面であり、図7に対応する下面を示している。図26、図28、図31、図44及び図45は、同製造方法について説明するための模式的な断面図であり、図5に対応する断面を示している。図29は、同製造方法について説明するための模式的な下面であり、図11に対応する下面を示している。図39〜図43は、同製造方法について説明するための模式的な断面図であり、図10に対応する断面を示している。
本実施形態に係るメモリダイMDの製造に際しては、例えば図14に示す様に、半導体ウェハ100Aを形成する。また、半導体ウェハ100Aの上面に、絶縁層101を形成する。また、絶縁層101の上面に、導電層111及び絶縁層101を形成する。また、複数の犠牲層110A及び絶縁層101を交互に形成する。犠牲層110Aは、例えば、窒化シリコン(SiN)等を含む。この工程は、例えば、CVD(Chemical Vapor Deposition)等の方法によって行われる。
次に、例えば図15に示す様に、複数のビアホールVHを形成する。ビアホールVHは、Z方向に延伸し、絶縁層101及び犠牲層110A、導電層111、及び、ウェハ100A中の一部の構成を貫通する。この工程は、例えば、RIE等の方法によって行う。ビアホールVHは、例えば図16に示す様に、半導体層120(図7)に対応する位置、支持構造153(図4)に対応する位置、及び、ブロック間絶縁層151(図7)に対応する位置に設けられる。
次に、例えば図17に示す様に、ビアホールVHの内周面に、犠牲膜120Aを形成する。犠牲膜120Aは、犠牲層110Aに含まれる材料及び絶縁層101に含まれる材料と異なる材料を含む。犠牲膜120Aは、例えば、シリコン(Si)又は金属等を含む。この工程は、例えば、CVD等の方法によって行う。尚、この工程では、犠牲膜120Aの形成前に、酸化シリコン(SiO2)、窒化シリコン(SiN)等の絶縁膜を形成しても良いし、酸化処理、窒化処理等を行っても良い。また、この工程では、複数のビアホールVHのうち、支持構造153に対応する複数のビアホールVHの内周面に、犠牲膜120Aではなく、酸化シリコン(SiO2)等を形成しても良い。
次に、例えば図18に示す様に、図17を参照して説明した構造の上面のうち、コンタクト161(図4)に対応する位置に、絶縁層115を形成する。
次に、例えば図19に示す様に、絶縁層101の上面に、複数の犠牲層110A及び絶縁層101を交互に形成する。この工程は、例えば、CVD等の方法によって行われる。
次に、例えば図20に示す様に、複数のビアホールVHを形成する。ビアホールVHは、Z方向に延伸し、絶縁層101及び犠牲層110Aを貫通し、犠牲膜120Aの上端、又は、絶縁層115の上面を露出させる。この工程は、例えば、RIE等の方法によって行う。ビアホールVHは、半導体層120(図4)に対応する位置、支持構造153(図4)に対応する位置、コンタクト161(図4)に対応する位置、及び、ブロック間絶縁層151(図5)に対応する位置に設けられる。
次に、例えば図21に示す様に、ビアホールVHの内周面に、犠牲膜120Aを形成する。この工程は、例えば、CVD等の方法によって行う。
次に、例えば図22に示す様に、複数のビアホールVHのうち、メモリセルアレイ領域RMCAに位置するものの内部に設けられた犠牲膜120Aを除去する。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図23に示す様に、ビアホールVHの内部に、半導体層120等を形成する。この工程では、ビアホールVHの内部に、図8を参照して説明した半導体層120、ゲート絶縁膜130、絶縁層125等が形成される。半導体層120の形成に際しては、例えば、CVD等による成膜が行われ、ビアホールVHの内部にアモルファスシリコン膜が形成される。また、例えば、アニール処理等によって、このアモルファスシリコン膜の結晶構造を改質する。
次に、例えば図23に示す様に、複数のビアホールVHのうち、支持構造153に対応するものの内部に設けられた犠牲膜120Aを除去する。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図24に示す様に、ビアホールVHの内部に、支持構造153を形成する。この工程は、例えば、CVD等の方法によって行う。
次に、例えば図25に示す様に、複数のビアホールVHのうち、コンタクト161に対応するものの内部に設けられた犠牲膜120Aを除去する。また、例えば図26に示す様に、複数のビアホールVHのうち、ブロック間絶縁層151に対応するものの内部に設けられた犠牲膜120Aを除去する。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図27及び図28に示す様に、犠牲層110A及び絶縁層101の一部を除去する。この工程は、例えば、ウェットエッチング等によって行う。これにより、ビアホールVHの直径が広がる。例えば図29に示す様に、X方向及びY方向に並ぶ複数のビアホールVHが連通し、貫通孔161Aが形成される。また、例えば図30に示す様に、X方向に並ぶ複数のビアホールVHが連通し、X方向に延伸する溝151Aが形成される。
次に、例えば図31に示す様に、溝151Aの内周面に、犠牲膜120Aを形成する。この工程は、例えば、CVD等の方法によって行う。
次に、例えば図32〜図38に示す様に、複数のコンタクトホール163A(図38)を形成する。コンタクトホール163Aは、複数の犠牲層110A及び絶縁層101を貫通して、メモリセルアレイ層LMCA1,LMCA2に含まれる全ての犠牲層110Aに対応して設けられる貫通孔である。
この工程では、例えば図32に示す様に、貫通孔161Aの底面に設けられた絶縁層115(図27参照)及び複数の支持構造153の一部を除去する。また、第2フックアップ領域RHU2において、複数の貫通孔162Aを形成する。
次に、図32に示した構造の上面に図示しないハードマスク及びレジストを形成する。これらのハードマスク及びレジストは、複数の貫通孔161A,162Aのうちの一部を露出させ、それ以外の構成を覆う。尚、このハードマスクは、複数回のレジスト形成及びエッチングプロセスを経ても残膜が残る様に、レジストよりも1回あたりのエッチングプロセスによるマテリアルロスの小さいものが好ましい。このハードマスクの材料としては、炭素(C)、ホウ素(B)、窒素(N)、金属等を含むものが好ましい。次に、複数の貫通孔161A,162Aの底面に露出した絶縁層101を1層選択的に除去し、更に犠牲層110Aを1層選択的に除去して、その直下の絶縁層101の上面を露出させる。この工程は、例えば、RIE等によって行う。尚、この工程では、貫通孔161A,162A中の支持構造153及び図示しないレジストも除去される。
次に、例えば図33に示す様に、この構造の上面に形成された上記ハードマスクを除去し、新たにハードマスク201及びレジスト211を形成する。これらのハードマスク201及びレジスト211は、複数の貫通孔161A,162Aのうちの一部を露出させ、それ以外の構成を覆う。尚、レジスト211によって覆われた貫通孔161A,162Aの内部には、レジスト211の一部が入り込む場合もある。
次に、例えば図34に示す様に、複数の貫通孔161A,162Aの底面に最も近い絶縁層101から数えて、2層分の絶縁層101及び2層分の犠牲層110Aを選択的に除去し、3層目の絶縁層101の上面を露出させる。尚、この工程では、貫通孔161A,162A中の支持構造153及びレジスト211も除去される。
次に、例えば図35に示す様に、この構造の上面に形成されたハードマスク201を除去し、新たにハードマスク202及びレジスト212を形成する。これらのハードマスク202及びレジスト212は、複数の貫通孔161A,162Aのうちの一部を露出させ、それ以外の構成を覆う。尚、レジスト212によって覆われた貫通孔161A,162Aの内部には、レジスト212の一部が入り込む場合もある。
次に、例えば図36に示す様に、複数の貫通孔161A,162Aの底面に最も近い絶縁層101から数えて、4層分の絶縁層101及び4層分の犠牲層110Aを選択的に除去し、5層目の絶縁層101の上面を露出させる。尚、この工程では、貫通孔161A,162A中の支持構造153及びレジスト212も除去される。
以下同様に、ウェハ上に、複数の貫通孔161A,162Aのうちの一部を露出させ、それ以外の構成を覆うハードマスク及びレジストを形成する(図37参照)。また、複数の貫通孔161A,162Aの底面に最も近い絶縁層101から数えて、2n(nは自然数)層分の絶縁層101及び2n層分の犠牲層110Aを選択的に除去し、2n+1層目の絶縁層101の上面を露出させる(図38参照)。これにより、例えば図38に示す様に、複数のコンタクトホール163Aが形成される。
次に、例えば図39及び図40に示す様に、犠牲層110Aの一部を除去する。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図41に示す様に、最上層の絶縁層101の上面及びビアホールVHの内周面に、絶縁層110Bを形成する。絶縁層110Bは、ビアホールVHが埋め込まれない程度に薄く形成される。この工程は、例えば、CVD等の方法によって行う。
次に、例えば図42に示す様に、絶縁層110Bのうち、最上層の絶縁層101の上面に設けられた部分、絶縁層101の側面に設けられた部分、及び、コンタクトホール163Aの底面に設けられた部分を除去する。この工程は、例えば、ウェットエッチング等によって行う。
次に、例えば図43に示す様に、コンタクトホール163Aの内部に、コンタクト161又はコンタクト162を形成する。また、これらコンタクト161,162の内部に、絶縁層116を形成する。この工程は、例えば、CVD等の方法によって行う。
次に、例えば図44に示す様に、溝151Aの内部に設けられた犠牲膜120Aを除去する。この工程は、例えば、ウェットエッチング等によって行う。
次に、この溝151Aを介して、図8を参照して説明した半導体層113を形成する。この工程は、例えば、ウェットエッチング及び選択CVD法等によって行われる。次に、この溝151Aを介して犠牲層110Aを除去する。この工程は、例えば、ウェットエッチング等の方法によって行う。また、例えば図45に示す様に、この溝151Aを介して、導電層110を形成する。この工程は、例えば、CVD等の方法によって行う。また、この溝151A内にブロック間絶縁層151を形成する。この工程は、例えば、CVD及びRIE等の方法によって行う。
次に、例えば図46に示す様に、配線層141,142,143及びこれら配線層に接続されるコンタクト等の構成を形成し、チップCMに対応する構成を形成する。
その後、チップCMに対応する構成が形成された半導体ウェハ100Aと、チップCPに対応する構成が形成された半導体ウェハと、を貼合する。また、半導体ウェハ100Aの裏面を研磨して、半導体ウェハ100Aの一部を削り取る。また、半導体ウェハ100Aの裏面に外部パッド電極PX(図1)等を形成する。次に、ダイシングによって半導体ウェハを個片化する。これにより、図1〜図13を参照して説明した様な構成が形成される。
[第1の変形例]
図47は、第1の変形例に係る半導体記憶装置の構成を示す模式的な断面図である。
図47は、第1の変形例に係る半導体記憶装置の構成を示す模式的な断面図である。
第1の変形例に係る半導体記憶装置は、導電層110を備えておらず、そのかわりに、導電層110´を備える。また、第1フックアップ領域RHU1には、メモリセルアレイ層LMCA1に設けられた複数の導電層110´のX方向の端部が設けられている。第2フックアップ領域RHU2には、メモリセルアレイ層LMCA2に設けられた複数の導電層110´のX方向の端部が設けられている。これら複数の導電層110´のX方向における端部の位置はお互いに異なっている。これにより、第1フックアップ領域RHU1及び第2フックアップ領域RHU2には、略階段状の構造が形成されている。
また、第1の変形例に係る半導体記憶装置はコンタクト161,162を備えておらず、そのかわりに、コンタクト161´,162´を備える。コンタクト161´,162´は、第1実施形態に係るコンタクト161,162と異なり、上面がいずれの支持構造153にも接していない。
図48〜図51は、第1の変形例に係る半導体記憶装置の製造方法を示す模式的な断面図である。
第1の変形例に係る製造方法においては、図20を参照して説明した工程の後、例えば図48に示す様に、第1フックアップ領域RHU1及び第2フックアップ領域RHU2において複数の犠牲層110A及び絶縁層101の一部を選択的に除去し、略階段状の構造を形成する。
また、第1の変形例に係る製造方法においては、図45を参照して説明した工程の後、例えば図49及び図50に示す様に、複数の犠牲層110Aの上面を露出させる複数のビアホールVHを形成する。この工程は、例えば、RIE等の方法によって行われる。ビアホールVHの深さは、対応する犠牲層110Aの高さ位置に応じて異なる。
また、第1の変形例に係る製造方法においては、図50を参照して説明した工程の後、例えば図51に示す様に、ビアホールVHの内部にコンタクト161´,162´を形成する。この工程は、例えば、CVD等の方法によって行われる。
[効果]
第1の変形例に係る製造方法においては、図50を参照して説明した工程において、深さが異なる複数のビアホールVHを形成する必要がある。この様な複数のビアホールVHを一括して形成しようとした場合、比較的上方に設けられた導電層110´に対応するビアホールが導電層110´を貫通してしまい、この様な導電層110´が下層の導電層110´とショートしてしまう場合がある。一方、この様な複数のビアホールVHを複数回に分けて形成しようとした場合、製造工程数の増大を招いてしまう場合がある。
第1の変形例に係る製造方法においては、図50を参照して説明した工程において、深さが異なる複数のビアホールVHを形成する必要がある。この様な複数のビアホールVHを一括して形成しようとした場合、比較的上方に設けられた導電層110´に対応するビアホールが導電層110´を貫通してしまい、この様な導電層110´が下層の導電層110´とショートしてしまう場合がある。一方、この様な複数のビアホールVHを複数回に分けて形成しようとした場合、製造工程数の増大を招いてしまう場合がある。
そこで、第1実施形態に係る製造方法においては、例えば図32〜図38を参照して説明した様に、パターニング及びエッチングを複数回繰り返し行うことにより、複数のコンタクトホール163A(図38)を形成している。
この様な方法によれば、深さが異なる複数のビアホールVHを好適に形成することが出来る。従って、上述の様な導電層110´のショート、及び、製造工程数の増大を抑制可能である。
ここで、この様な方法を採用する場合、犠牲層110A及び絶縁層101の除去に際して、これらの層が好適に除去されたか否かを確認する必要がある。このためには、例えば、RIE等によって除去されている物質(例えば、酸化シリコン又は窒化シリコン)の量を監視することが考えられる。しかしながら、コンタクトホール163Aの直径が小さいと、除去される物質の量が少なく、この様な監視が難しい場合があった。この様な量を増やすためには、例えば、コンタクトホール163Aの直径を大きくして、支持構造153をコンタクトホール163Aと干渉しない様に配置することが考えられる。しかしながら、支持構造153の数が少なくなると、例えば図44を参照して説明した工程の後で複数の犠牲層110Aを除去した際に構造が歪んでしまい、半導体記憶装置を好適に形成出来ない場合がある。
そこで、第1実施形態に係る製造方法においては、支持構造153を所定の密度で配置している。また、図32〜図38を参照して説明した工程では、複数の犠牲層110A及び絶縁層101だけでなく、支持構造153も除去している。この様な方法によれば、深さが異なる複数のビアホールVHを好適に形成することが出来る。また、上述の様な構造の歪も抑制可能である。
また、第1実施形態に係る製造方法においては、図43を参照して説明した工程において、コンタクトホール163A(図42)の内周面及び底面に金属等のコンタクト161を形成し、コンタクト161の中心部には絶縁層116を形成している。この様な方法によれば、コンタクト161の形成に必要な金属の量を削減して、半導体記憶装置の製造コストを低減可能である。
また、例えば図32〜図38を参照して説明した様に、パターニング及びエッチングを複数回繰り返し行うことによって複数のコンタクトホール163Aを形成する場合、プロセスが後半に近づくにつれて、除去する犠牲層110A等の層数が増大する。例えば、半導体記憶装置が255層の導電層110を備える場合、1回目の工程では1層、2回目の工程では2層、3回目の工程では4層、4回目の工程では8層、5回目の工程では16層、6回目の工程では32層、7回目の工程では64層、8回目の工程では128層の犠牲層110Aを除去する必要がある。これにより、製造工程数の増大及び製造コストの増大を招いてしまう場合がある。
そこで、第1実施形態に係る製造方法においては、図20を参照して説明した工程において、半導体層120に対応する位置、支持構造153に対応する位置、コンタクト161に対応する位置、及び、ブロック間絶縁層151に対応する位置にビアホールVHを設けている。また、図27及び図28を参照して説明した工程において、ウェットエッチング等の方法によってビアホールVHの直径を広げ、これによって複数のビアホールVHを連通させて、コンタクト161に対応する貫通孔161A及びブロック間絶縁層151に対応する溝151Aを形成している。
この様な方法によれば、メモリセルアレイ層LMCA2に含まれる複数の犠牲層110Aを連通する貫通孔を予め形成しておくことが可能である。これにより、最も深い穴を形成する工程を省略可能である。例えば、上述の様に半導体記憶装置が255層の導電層110を備える場合、128層の犠牲層110Aを除去する工程を省略可能である。これにより、製造工程数を大幅に削減し、半導体記憶装置の製造コストを低減可能である。
また、この様な方法によれば、図20を参照して説明した工程において、半導体層120に対応する位置、支持構造153に対応する位置、コンタクト161に対応する位置、及び、ブロック間絶縁層151に対応する位置に一括してビアホールVHを形成する。これにより、ビアホールVHを形成する工程の数を大幅に削減することが可能である。
[その他の実施形態]
以上、第1実施形態に係る半導体記憶装置について説明した。しかしながら、これらの実施形態に係る半導体記憶装置はあくまでも例示であり、具体的な構成等は適宜調整可能である。
以上、第1実施形態に係る半導体記憶装置について説明した。しかしながら、これらの実施形態に係る半導体記憶装置はあくまでも例示であり、具体的な構成等は適宜調整可能である。
例えば、図2及び図3等を参照して説明した様に、第1実施形態においては、第1フックアップ領域RHU1及び第2フックアップ領域RHU2が2つのメモリセルアレイ領域RMCAの内側に設けられていた。しかしながら、この様な構成は例示であり、具体的な構成等は適宜調整可能である。例えば、上記第1フックアップ領域RHU1及び第2フックアップ領域RHU2は、メモリセルアレイ領域RMCAよりも外側に設けられていても良い。
また、例えば、第1実施形態においては、メモリセルとして、ゲート絶縁膜に電荷蓄積膜を含むメモリトランジスタを含むものを例示した。また、ゲート電極に対応する複数の導電層110がZ方向に並ぶ構成を例示した。しかしながら、この様な構成は例示であり、具体的な構成等は適宜調整可能である。例えば、上述の様な構成は、チャネル領域に対応する複数の半導体層がZ方向に並ぶ構成についても適用可能である。また、メモリトランジスタではなく、一対の電極及びこれら電極の間に設けられたメモリ膜を含む構成についても適用可能である。
また、例えば、第1実施形態においては、図10及び図12等を参照して説明した様に、コンタクト161,162の内部に絶縁層116が設けられていた。しかしながら、この様な構成は例示であり、具体的な構成等は適宜調整可能である。例えば、コンタクト161,162の内部には、絶縁層116のかわりに、金属材料又は半導体材料等を設けても良い。また、コンタクト161,162の内部は、空隙であっても良い。
また、例えば、図32を参照して説明した工程においては、絶縁層115に設けられる貫通孔の直径が、貫通孔161Aのその他の部分よりも大きくなる様に、絶縁層115を除去しても良い。この場合、例えば図52に示す様に、コンタクト161外周面の、メモリセルアレイ層LMCA1とメモリセルアレイ層LMCA2との境界部分に、外周方向に向かって突出する円環状の突出部115´が形成される場合がある。
また、例えば、図32を参照して説明した工程においては、絶縁層115に設けられる貫通孔の下端の直径が、貫通孔161Aのその他の部分よりも小さくなる様に、絶縁層115を除去しても良い。この場合、例えば図53に示す様に、コンタクト161のメモリセルアレイ層LMCA1に設けられた部分の直径が、コンタクト161のメモリセルアレイ層LMCA2に設けられた部分の直径よりも小さくなる場合がある。この場合、コンタクト161の絶縁層115に対応する部分の直径の平均値は、コンタクト161のメモリセルアレイ層LMCA1に設けられた部分の直径の平均値より大きく、コンタクト161のメモリセルアレイ層LMCA2に設けられた部分の直径の平均値より小さくても良い。
また、例えば、第1実施形態においては、第1フックアップ領域RHU1及び第2フックアップ領域RHU2にコンタクト161,162が設けられていた。ここで、上述の様にRIE等によって除去されている物質の量を更に好適に監視するためには、例えば図32〜図38を参照して説明した工程において、図2等を参照して説明したメモリプレーン10の外側の領域にもコンタクトホール163Aを形成することが考えられる。この様な領域は、例えば、上述した周辺領域RPであっても良い。また、チップCMの4辺に沿ってメモリプレーン10及び周辺領域RPの外側に設けられた領域であっても良い。この様な場合、この様な領域には、コンタクト161,162と同様の構成(以下、「ダミーコンタクト」と呼ぶ。)が形成される。ダミーコンタクトは、他の構成に接続されないフローティング状態の構成であっても良いし、配線又はキャパシタ等として利用しても良い。
尚、上述の様にRIE等によって除去されている物質の量を好適に監視するためには、例えば図32〜図38を参照して説明した工程に含まれる全てのエッチング工程において、上述の領域にもエッチングを行うことが考えられる。この様な場合、これらの領域に設けられるコンタクトホール163Aは、第1フックアップ領域RHU1に設けられる最も深いコンタクトホール163A、又は、第2フックアップ領域RHU2に設けられる最も深いコンタクトホール163Aと同様の深さを有していても良い。この様な場合、上記ダミーコンタクトのZ方向の長さは、第1フックアップ領域RHU1に設けられる複数のコンタクト161のうちZ方向の長さが最も大きいもの、又は、第2フックアップ領域RHU2に設けられる複数のコンタクト162のうちZ方向の長さが最も大きいものと同じであっても良い。
また、例えば、第1実施形態においては、1つの導電層110に対応して1つのコンタクト161が設けられ、1つの導電層110に対応して1つのコンタクト162が設けられていた。しかしながら、この様な構成は例示であり、具体的な構成等は適宜調整可能である。例えば、上述の様にRIE等によって除去されている物質の量を更に好適に監視するためには、例えば、1つの導電層110に対応して2以上のコンタクト161を設け、1つの導電層110に対応して2以上のコンタクト162を設けても良い。
また、例えば、第1実施形態においては、チップCMの裏面側に半導体基板が設けられておらず、チップCPの裏面側に半導体基板200が設けられていた。しかしながら、この様な構成は例示であり、具体的な構成等は適宜調整可能である。例えば、チップCMの裏面側に半導体基板を設けても良い。この様な場合、上述のチップCM中の構成、及び、チップCP中の構成の上下関係を、第1実施形態と反対に規定しても良い。
また、例えば、第1実施形態においては、メモリセルアレイMCA中の構成と、周辺回路PC中の構成とを、別々のチップとして形成していた。しかしながら、この様な構成は例示であり、具体的な構成等は適宜調整可能である。例えば、これら複数の構成は、同一のウェハ上に同一のチップとして形成しても良い。また、この様な場合、メモリセルアレイMCAを半導体基板上の所定の領域に形成し、それ以外の領域に周辺回路を形成しても良い。また、この様な場合、半導体基板上に周辺回路を形成し、その上方にメモリセルアレイMCAを形成しても良い。
また、例えば、第1実施形態においては、図14を参照して説明した工程においてメモリセルアレイ層LMCA1に対応する複数の犠牲層110A及び絶縁層101の形成を行い、図15を参照して説明した工程においてメモリセルアレイ層LMCA1に対応するビアホールVHの形成を行っていた。また、図19を参照して説明した工程においてメモリセルアレイ層LMCA2に対応する複数の犠牲層110A及び絶縁層101の形成を行い、図20を参照して説明した工程においてメモリセルアレイ層LMCA2に対応するビアホールVHの形成を行っていた。しかしながら、この様な方法は例示であり、具体的な製造方法は適宜調整可能である。例えば、図18〜図21を参照して説明した工程は、省略しても良い。
[その他]
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
110…導電層、120…半導体層、130…ゲート絶縁膜、200…半導体基板、161,162コンタクト、153…支持構造、LMCA1…メモリセルアレイ層、LMCA2…メモリセルアレイ層、MCA…メモリセルアレイ。
Claims (11)
- 半導体基板と、
前記半導体基板の表面と交差する第1方向において前記半導体基板と離間して設けられ、前記第1方向と交差する第2方向に延伸する第1導電層と、
前記第1方向に延伸し、前記第1導電層と対向する第1半導体層と、
前記第1方向に延伸し、前記第1方向の一端において前記第1導電層に接続された第1コンタクトと、
前記第1方向に延伸し、前記第1方向から見て前記第1コンタクトと重なる位置に設けられた第1絶縁層と、
前記第1方向に延伸し、前記第1方向から見て前記第1コンタクトと重なる位置に設けられ、前記第2方向における位置が前記第1絶縁層と異なる第2絶縁層と
を備える半導体記憶装置。 - 前記第1絶縁層の、前記第1方向及び前記第2方向と交差する第3方向における位置は、前記第2絶縁層の前記第3方向における位置と異なる
請求項1記載の半導体記憶装置。 - 前記第1方向に延伸し、前記第1方向から見て前記第1コンタクトと重なる位置に設けられ、前記第2方向における位置が前記第1絶縁層及び前記第2絶縁層と異なる第3絶縁層と
を備える請求項1又は2記載の半導体記憶装置。 - 前記第1方向に延伸する第4絶縁層を備え、
前記第1コンタクトは、前記第4絶縁層の前記第1方向の一端及び外周面を覆う
請求項1〜3のいずれか1項記載の半導体記憶装置。 - 前記第1コンタクトの外周面に沿って前記第1方向に並ぶ複数の第6絶縁層を備える
請求項1〜4のいずれか1項記載の半導体記憶装置。 - 半導体基板と、
前記半導体基板の表面と交差する第1方向に並ぶ複数の第1導電層と、
前記第1方向に延伸し、前記複数の第1導電層と対向する第1半導体層と、
前記第1方向に並ぶ複数の第2導電層と、
前記第1方向に延伸し、前記複数の第2導電層と対向し、前記第1方向の一端において前記第1半導体層に接続された第2半導体層と、
前記第1方向に延伸し、前記第1方向の一端において前記複数の第1導電層のいずれかに接続された第1コンタクトと
を備え、
前記第1コンタクトは、
前記複数の第1導電層の少なくとも一部に対向する第1部分と、
前記複数の第2導電層の少なくとも一部に対向する第2部分と、
前記第1部分及び前記第2部分の間に設けられた第3部分と
を備え、
前記第3部分の径方向の幅は、前記第1部分の径方向の幅よりも大きい
半導体記憶装置。 - 前記第3部分の径方向の幅は、前記第2部分の径方向の幅よりも小さい
請求項6記載の半導体記憶装置。 - 前記第3部分の径方向の幅は、前記第2部分の径方向の幅よりも大きい
請求項6記載の半導体記憶装置。 - 前記第3部分の外周面を覆う第1層を備え、
前記第1層は、前記複数の第1導電層に含まれる材料及び前記複数の第1導電層の間に設けられた第1層間絶縁層に含まれる材料、並びに、前記複数の第2導電層に含まれる材料及び前記複数の第2導電層の間に設けられた第2層間絶縁層に含まれる材料の、いずれとも異なる材料を含む
請求項6〜8のいずれか1項記載の半導体記憶装置。 - 前記第1方向と交差する断面において、前記第1コンタクトの第2部分の外周面は、
前記第1コンタクトの重心から前記外周面までの距離が極大値となるような複数の第1の点と、
前記第1コンタクトの重心から前記外周面までの距離が極小値となるような複数の第2の点と
を備える
請求項6〜9のいずれか1項記載の半導体記憶装置。 - メモリセルアレイ領域と、
フックアップ領域と、
前記メモリセルアレイ領域及び前記フックアップ領域の外側の領域と
を備え、
前記メモリセルアレイ領域は、
半導体基板の表面と交差する第1方向に並ぶ複数の第1導電層と、
前記第1方向に延伸し、前記第1導電層と対向する第1半導体層と
を備え、
前記フックアップ領域は、
前記複数の第1導電層の一部と、
前記第1方向に延伸し、前記第1方向の一端において前記複数の第1導電層のうちのn番目(nは自然数)の第1導電層に接続され、外周面において前記複数の第1導電層のうちの一部に対向する第1導電層と
を備え、
前記メモリセルアレイ領域及び前記フックアップ領域の外側の領域は、
前記第1方向に並ぶ複数の第1絶縁層と、
前記第1方向に延伸し、前記第1方向の一端において前記複数の第1絶縁層のうちのn番目の第1絶縁層に接し、外周面において前記複数の第1絶縁層のうちの一部に対向する第2導電層と
を備える半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020047000A JP2021150408A (ja) | 2020-03-17 | 2020-03-17 | 半導体記憶装置 |
TW109144635A TWI764441B (zh) | 2020-03-17 | 2020-12-17 | 半導體記憶裝置 |
CN202110022658.2A CN113410244B (zh) | 2020-03-17 | 2021-01-08 | 半导体存储装置 |
US17/172,470 US20210296239A1 (en) | 2020-03-17 | 2021-02-10 | Semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020047000A JP2021150408A (ja) | 2020-03-17 | 2020-03-17 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021150408A true JP2021150408A (ja) | 2021-09-27 |
Family
ID=77675864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020047000A Pending JP2021150408A (ja) | 2020-03-17 | 2020-03-17 | 半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20210296239A1 (ja) |
JP (1) | JP2021150408A (ja) |
CN (1) | CN113410244B (ja) |
TW (1) | TWI764441B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024118804A1 (en) * | 2022-12-02 | 2024-06-06 | Applied Materials, Inc. | Wordline contact formation for nand device |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5142692B2 (ja) * | 2007-12-11 | 2013-02-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR101495806B1 (ko) * | 2008-12-24 | 2015-02-26 | 삼성전자주식회사 | 비휘발성 기억 소자 |
US8704205B2 (en) * | 2012-08-24 | 2014-04-22 | Macronix International Co., Ltd. | Semiconductor structure with improved capacitance of bit line |
JP2015053335A (ja) * | 2013-09-05 | 2015-03-19 | 株式会社東芝 | 不揮発性記憶装置およびその製造方法 |
US9704798B2 (en) * | 2013-12-20 | 2017-07-11 | Intel Corporation | Using materials with different etch rates to fill trenches in semiconductor devices |
KR20160013756A (ko) * | 2014-07-28 | 2016-02-05 | 에스케이하이닉스 주식회사 | 연결구조물, 반도체 장치 및 그 제조 방법 |
US9601502B2 (en) * | 2014-08-26 | 2017-03-21 | Sandisk Technologies Llc | Multiheight contact via structures for a multilevel interconnect structure |
US9236392B1 (en) * | 2014-08-26 | 2016-01-12 | Sandisk Technologies Inc. | Multiheight electrically conductive via contacts for a multilevel interconnect structure |
US9401309B2 (en) * | 2014-08-26 | 2016-07-26 | Sandisk Technologies Llc | Multiheight contact via structures for a multilevel interconnect structure |
US9601370B2 (en) * | 2014-09-12 | 2017-03-21 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
US9524901B2 (en) * | 2014-09-30 | 2016-12-20 | Sandisk Technologies Llc | Multiheight electrically conductive via contacts for a multilevel interconnect structure |
US9466530B2 (en) * | 2014-10-29 | 2016-10-11 | Globalfoundries Inc. | Methods of forming an improved via to contact interface by selective formation of a metal silicide capping layer |
KR102307059B1 (ko) * | 2015-05-13 | 2021-10-05 | 삼성전자주식회사 | 반도체 장치 |
US10170320B2 (en) * | 2015-05-18 | 2019-01-01 | Lam Research Corporation | Feature fill with multi-stage nucleation inhibition |
US10249640B2 (en) * | 2016-06-08 | 2019-04-02 | Sandisk Technologies Llc | Within-array through-memory-level via structures and method of making thereof |
US9960181B1 (en) * | 2017-04-17 | 2018-05-01 | Sandisk Technologies Llc | Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof |
US10115632B1 (en) * | 2017-04-17 | 2018-10-30 | Sandisk Technologies Llc | Three-dimensional memory device having conductive support structures and method of making thereof |
US20180331117A1 (en) * | 2017-05-12 | 2018-11-15 | Sandisk Technologies Llc | Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof |
US10224373B2 (en) * | 2017-06-28 | 2019-03-05 | Sandisk Technologies Llc | Three-dimensional ReRAM memory device employing replacement word lines and methods of making the same |
JP2019050271A (ja) * | 2017-09-08 | 2019-03-28 | 東芝メモリ株式会社 | 記憶装置 |
US10510738B2 (en) * | 2018-01-17 | 2019-12-17 | Sandisk Technologies Llc | Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof |
US10622369B2 (en) * | 2018-01-22 | 2020-04-14 | Sandisk Technologies Llc | Three-dimensional memory device including contact via structures that extend through word lines and method of making the same |
KR102633483B1 (ko) * | 2018-02-23 | 2024-02-05 | 삼성전자주식회사 | 반도체 메모리 장치 |
JP2019165124A (ja) * | 2018-03-20 | 2019-09-26 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP2020027873A (ja) * | 2018-08-10 | 2020-02-20 | キオクシア株式会社 | 半導体装置 |
JP2020065022A (ja) * | 2018-10-19 | 2020-04-23 | キオクシア株式会社 | 半導体装置及び半導体記憶装置 |
US10985176B2 (en) * | 2019-03-27 | 2021-04-20 | Sandisk Technologies Llc | Three-dimensional memory device containing eye-shaped contact via structures located in laterally-undulating trenches and method of making the same |
KR102678190B1 (ko) * | 2019-07-15 | 2024-06-25 | 미미르아이피 엘엘씨 | 반도체 메모리 장치 및 그 제조방법 |
US11043455B2 (en) * | 2019-07-23 | 2021-06-22 | Sandisk Technologies Llc | Three-dimensional memory device including self-aligned dielectric isolation regions for connection via structures and method of making the same |
JP2021034488A (ja) * | 2019-08-21 | 2021-03-01 | キオクシア株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
US11282827B2 (en) * | 2019-10-16 | 2022-03-22 | Samsung Electronics Co., Ltd. | Nonvolatile memory device having stacked structure with spaced apart conductive layers |
JP2021150295A (ja) * | 2020-03-16 | 2021-09-27 | キオクシア株式会社 | 半導体記憶装置 |
US11495612B2 (en) * | 2020-07-01 | 2022-11-08 | Sandisk Technologies Llc | Three-dimensional memory device including stairless word line contact structures for and method of making the same |
JP2022041226A (ja) * | 2020-08-31 | 2022-03-11 | キオクシア株式会社 | 半導体記憶装置 |
-
2020
- 2020-03-17 JP JP2020047000A patent/JP2021150408A/ja active Pending
- 2020-12-17 TW TW109144635A patent/TWI764441B/zh active
-
2021
- 2021-01-08 CN CN202110022658.2A patent/CN113410244B/zh active Active
- 2021-02-10 US US17/172,470 patent/US20210296239A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20210296239A1 (en) | 2021-09-23 |
TW202137454A (zh) | 2021-10-01 |
CN113410244A (zh) | 2021-09-17 |
TWI764441B (zh) | 2022-05-11 |
CN113410244B (zh) | 2024-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100800469B1 (ko) | 매몰 비트 라인에 접속된 수직형 트랜지스터를 포함하는회로 소자 및 제조 방법 | |
JP5351201B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
TW202201744A (zh) | 記憶體裝置與其製造方法 | |
JP2019050243A (ja) | 半導体記憶装置及びその製造方法 | |
TWI740178B (zh) | 半導體裝置 | |
CN113410246B (zh) | 半导体存储装置 | |
JP2021145053A (ja) | 半導体記憶装置 | |
TWI769918B (zh) | 半導體元件 | |
JP2021150408A (ja) | 半導体記憶装置 | |
JP2022014007A (ja) | 半導体記憶装置 | |
JP2002158294A (ja) | メタルコンタクト構造を有した半導体メモリ装置およびその製造方法 | |
TWI735835B (zh) | 半導體記憶裝置 | |
JP2022143319A (ja) | 半導体装置およびその製造方法 | |
CN115206986A (zh) | 半导体结构及其制造方法 | |
JP2021150591A (ja) | 半導体装置 | |
TWI781747B (zh) | 柱狀半導體裝置及其製造方法 | |
WO2023097907A1 (zh) | 半导体结构及其制备方法 | |
TWI836214B (zh) | 半導體記憶裝置 | |
US20230051013A1 (en) | Semiconductor device and method of manufacturing the same | |
TW202145510A (zh) | 半導體記憶裝置及其製造方法 | |
JP2022041365A (ja) | 半導体記憶装置 | |
KR101131967B1 (ko) | 수직채널을 구비한 반도체 장치 및 그 제조방법 | |
JP2013065778A (ja) | 半導体磁気記憶装置 |