JP2021114039A - メモリシステム - Google Patents

Abstract

【課題】不揮発性メモリの記憶領域を効率的に利用できるメモリシステムを実現する。【解決手段】メモリシステムのコントローラは、複数の第１のブロックの各々に対し、メモリセル当たりにｍビットのデータを書き込むための第１の書き込みモードでデータを書き込む書き込み動作と、消去動作とを含む第１の動作を複数回実行する。コントローラは、第２のブロックが不良ブロックでない間は、第２のブロックに対し、メモリセル当たりにｎビットのデータを書き込むための第２の書き込みモードでデータを書き込む書き込み動作と、消去動作とを含む第２の動作を複数回実行する。第２のブロックが不良ブロックである場合、コントローラは、複数の第１のブロックから一つの第１のブロックを選択し、選択された一つの第１のブロックに第２の書き込みモードでデータを書き込む。【選択図】図１５

Description

本発明の実施形態は、不揮発性メモリを制御する技術に関する。

近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの一つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。

ＳＳＤは、データセンターのサーバのような様々なホスト計算機システムのストレージデバイスとして使用されている。

ＳＳＤにおいては、不揮発性メモリの記憶領域を効率的に利用できるようにするための新たな技術の実現が必要とされる。

特開２０１９−１９１９０９号公報

本発明が解決しようとする課題は、不揮発性メモリの記憶領域を効率的に利用できるメモリシステムおよび制御方法を提供することである。

実施形態によれば、ホストに接続可能なメモリシステムは、不揮発性メモリと、前記不揮発性メモリに電気的に接続されたコントローラとを具備する。前記コントローラは、前記不揮発性メモリに含まれる複数の第１の記憶領域から割り当てられた第１の書き込み先記憶領域にデータを書き込むための第１のライト要求それぞれを前記ホストから受信したことに応じて、前記受信した第１のライト要求の集合に関連付けられているライトデータを前記ホストのライトバッファから前記メモリシステム内の内部バッファに転送し、前記内部バッファに転送された前記ライトデータを、メモリセル当たりにｍビットのデータを書き込むための第１の書き込みモードで前記第１の書き込み先記憶領域に書き込む。前記コントローラは、前記複数の第１の記憶領域から割り当てられた第２の書き込み先記憶領域にデータを書き込むための第２のライト要求それぞれを前記ホストから受信したことに応じて、前記受信した第２のライト要求の集合に関連付けられているライトデータを前記ホストのライトバッファから前記内部バッファに転送し、前記内部バッファに転送された前記ライトデータを前記第１の書き込みモードで前記第２の書き込み先記憶領域に書き込む。前記コントローラは、前記複数の第１の記憶領域のいずれか一つの状態を、データの書き込みが可能な書き込み先記憶領域として割り当てられている第１の状態から、書き込みが中断された第２の状態に遷移させるための第１の要求を前記ホストから受信する度、前記第１の要求によって指定された第１の記憶領域に対する受信済みのライト要求に関連付けられたライトデータのうち、前記内部バッファに未転送の残りのライトデータを前記ホストのライトバッファから取得し、前記残りのライトデータを、メモリセル当たりにｎビットのデータを書き込むための第２の書き込みモードで、前記複数の第１の記憶領域によって共有される、前記不揮発性メモリ内に含まれる第２の記憶領域に書き込み、前記第１の要求によって指定された前記第１の記憶領域の状態を前記第１の状態から前記第２の状態に遷移させる。前記ｍは２以上の整数、前記ｎは１以上且つ前記ｍ以下の整数である。

実施形態に係るメモリシステムとホストとの関係を示すブロック図。 実施形態に係るメモリシステムの構成例を示すブロック図。 ユーザデータ記憶領域として使用される複数のクワドレベルセルブロック（ＱＬＣブロック）と、複数のＱＬＣブロックによって共有される共有フラッシュバッファとの関係を示すブロック図。 共有フラッシュバッファとして使用されるＱＬＣバッファを示すブロック図。 共有フラッシュバッファとして使用されるシングルレベルセルバッファ（ＳＬＣバッファ）を示すブロック図。 実施形態に係るメモリシステムにおいて使用される、複数のチャンネルと複数のＮＡＮＤ型フラッシュメモリダイとの関係を示すブロック図。 実施形態に係るメモリシステムにおいて使用される、あるブロックグループ（スーパーブロック）の構成例を示す図。 ＱＬＣブロックに一つのメモリセル当たりに４ビットを書き込むモードでデータを書き込む動作を説明するための図。 実施形態に係るメモリシステムにおいて実行される、ＱＬＣブロックと共有フラッシュバッファを制御する動作を説明するための図。 共有フラッシュバッファとして使用されるＱＬＣバッファを制御する動作を説明するための図。 共有フラッシュバッファとして使用されるＳＬＣバッファを制御する動作を説明するための図。 スタティックＳＬＣバッファとダイナミックＳＬＣバッファとを使用するハイブリッドＳＬＣバッファを説明するための図。 ハイブリッドＳＬＣバッファを制御する動作を説明するための図。 実施形態に係るメモリシステムにおいて実行される書き込み動作を示すブロック図。 実施形態に係るメモリシステムにおいて実行される書き込み動作のシーケンスと読み出し動作のシーケンスの例を示すブロック図。 実施形態に係るメモリシステムにおいて実行される書き込み動作のシーケンスと読み出し動作のシーケンスの別の例を示すブロック図。 実施形態に係るメモリシステムにおいて実行される書き込み動作の手順と、オープンされているＱＬＣブロックをクローズ状態に遷移させる動作の手順を示すフローチャート。 ハイブリッドＳＬＣバッファを制御する動作の手順を示すフローチャート。 クローズ状態のＱＬＣブロックを再オープンする動作の手順を示すフローチャート。 比較例に係るＳＳＤおいて必要となるＳＬＣバッファの容量と、実施形態に係るメモリシステムにおいて必要となるＳＬＣバッファの容量とを説明するための図。

以下、図面を参照して、実施形態を説明する。
図１は、実施形態に係るメモリシステムとホストとの関係を示すブロック図である。

このメモリシステムは、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。このメモリシステムは、ＮＡＮＤ型フラッシュメモリを含むソリッドステートドライブ（ＳＳＤ）３として実現されている。

ホスト（ホストデバイス）２は、複数のＳＳＤ３を制御するように構成されている。ホスト２は、複数のＳＳＤ３を含むストレージアレイをストレージとして使用するように構成された情報処理装置によって実現され得る。この情報処理装置はパーソナルコンピュータであってもよいし、サーバコンピュータであってもよい。

なお、ＳＳＤ３は、ストレージアレイ内に設けられる複数のストレージデバイスの一つとして利用されてもよい。ストレージアレイは、サーバコンピュータのような情報処理装置にケーブルまたはネットワークを介して接続されてもよい。ストレージアレイは、このストレージアレイ内の複数のストレージ（例えば複数のＳＳＤ３）を制御するコントローラを含んでもよい。ＳＳＤ３がストレージアレイに適用された場合には、このストレージアレイのコントローラが、ＳＳＤ３のホストとして機能してもよい。

以下では、サーバコンピュータのような情報処理装置がホスト２として機能する場合を例示して説明する。

ホスト（サーバ）２と複数のＳＳＤ３は、インタフェース５０を介して相互接続される（内部相互接続）。この相互接続のためのインタフェース５０としては、これに限定されないが、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）（登録商標）、ＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、ＮＶＭｅ ｏｖｅｒ Ｆａｂｒｉｃｓ（ＮＶＭｅＯＦ）等を使用し得る。

ホスト２として機能するサーバコンピュータの例としては、データセンター内のサーバコンピュータ（以下、サーバと称する）が挙げられる。

ホスト２がデータセンター内のサーバによって実現されるケースにおいては、このホスト（サーバ）２は、ネットワーク６０を介して複数のエンドユーザ端末（クライアント）６１に接続されてもよい。ホスト２は、これらエンドユーザ端末６１に対して様々なサービスを提供することができる。

ホスト（サーバ）２によって提供可能なサービスの例には、（１）システム稼働プラットフォームを各クライアント（各エンドユーザ端末６１）に提供するプラットホーム・アズ・ア・サービス（ＰａａＳ）、（２）仮想サーバのようなインフラストラクチャを各クライアント（各エンドユーザ端末６１）に提供するインフラストラクチャ・アズ・ア・サービス（ＩａａＳ）、等がある。

複数の仮想マシンが、このホスト２として機能する物理サーバ上で実行されてもよい。ホスト２上で走るこれら仮想マシンの各々は、この仮想マシンに対応するクライアント（エンドユーザ端末６１）に各種サービスを提供するように構成された仮想サーバとして機能することができる。各仮想マシンにおいては、対応するエンドユーザ端末６１によって使用される、オペレーティングシステムおよびユーザアプリケーションが実行される。各仮想マシンに対応するオペレーティングシステムは、Ｉ／Ｏサービスを含む。このＩ／Ｏサービスは、論理ブロックアドレス（ＬＢＡ）ベースのブロックＩ／Ｏサービスであってもよいし、あるいは、キー・バリュー・ストアサービスであってもよい。

各仮想マシンに対応するオペレーティングシステムにおいては、Ｉ／Ｏサービスは、ユーザアプリケーションからのライト／リードに関する要求に応答して、Ｉ／Ｏコマンド（ライトコマンド、リードコマンド）を発行する。これらＩ／Ｏコマンドはホスト２内の一つ以上のサブミッションキューを介してＳＳＤ３に送出される。

ＳＳＤ３のコントローラは、メモリセル当たりにｍビットのデータを書き込むための第１の書き込みモードとメモリセル当たりにｎビットのデータを書き込むための第２の書き込みモードとを選択的に使用して、ホスト２からのライトデータを不揮発性メモリに書き込むように構成されている。ここで、ｍは２以上の整数であり、ｎは１以上且つｍ以下の整数である。

より詳しくは、ＳＳＤ３のコントローラは、不揮発性メモリに含まれる複数の第１の記憶領域の各々に、メモリセル当たりにｍビットのデータを書き込むための第１の書き込みモードでデータを書き込み、不揮発性メモリに含まれる第２の記憶領域に、メモリセル当たりにｎビットのデータを書き込むための第２の書き込みモードでデータを書き込む。

複数の第１の記憶領域は、ユーザデータを格納するためのユーザデータ記憶領域として使用される。第２の記憶領域は、複数の第１の記憶領域に書き込まれるべきデータを必要に応じて不揮発に記憶するために使用される。第２の記憶領域は複数の第１の記憶領域によって共有され、どの第１の記憶領域に書き込むべきデータも第２の記憶領域を用いて不揮発に記憶される。

図２は、ＳＳＤ３の構成例を示す。
ＳＳＤ３は、コントローラ４と、不揮発性メモリ（例えば、ＮＡＮＤ型フラッシュメモリ５）とを備える。ＳＳＤ３は、ランダムアクセスメモリ、例えば、ＤＲＡＭ６も備えていてもよい。

ＮＡＮＤ型フラッシュメモリ５は、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含む。ＮＡＮＤ型フラッシュメモリ５は、２次元構造のＮＡＮＤ型フラッシュメモリであってもよいし、３次元構造のＮＡＮＤ型フラッシュメモリであってもよい。

ＮＡＮＤ型フラッシュメモリ５のメモリセルアレイは、複数のブロックＢＬＫ０〜ＢＬＫｘ−１を含む。ブロックＢＬＫ０〜ＢＬＫｘ−１の各々は複数のページ（ここではページＰ０〜Ｐｙ−１）を含む。ブロックＢＬＫ０〜ＢＬＫｘ−１は、データ消去動作の単位である。ブロックは、「消去ブロック」、「物理ブロック」、または「物理消去ブロック」と称されることもある。ページＰ０〜Ｐｙ−１は、データ書き込み動作およびデータ読み出し動作の単位である。

コントローラ４は、Ｔｏｇｇｌｅ ＮＡＮＤフラッシュインタフェース、オープンＮＡＮＤフラッシュインタフェース（ＯＮＦＩ）のようなＮＡＮＤインタフェース１３を介して、不揮発性メモリであるＮＡＮＤ型フラッシュメモリ５に電気的に接続されている。コントローラ４は、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたメモリコントローラとして動作する。このコントローラ４は、Ｓｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ（ＳｏＣ）のような回路によって実現されてもよい。

ＮＡＮＤ型フラッシュメモリ５の記憶領域は、図３に示すように、共有フラッシュバッファ２０１と、クワドレベルセル領域（ＱＬＣ領域）２０２とに大別される。

ＱＬＣ領域２０２は複数のＱＬＣブロックを含む。複数のＱＬＣブロックの各々は、一つのメモリセル当たりに４ビットを記憶する書き込みモード（プログラムモードとも云う）によってデータが書き込まれるブロックである。ＱＬＣ領域２０２に含まれるこれら複数のＱＬＣブロックは、上述した複数の第１の記憶領域の一例である。

各ＱＬＣブロックにデータを書き込む動作においては、メモリセル当たりに４ビットのデータを書き込むことにより、４ページ分のデータが、同一ワード線に接続された複数のメモリセルに書き込まれる。

共有フラッシュバッファ２０１は上述した第２の記憶領域の一例であり、ＱＬＣ領域２０２に含まれる複数のＱＬＣブロックによって共有される不揮発性バッファとして使用される。

共有フラッシュバッファ２０１は、図４に示されているように、ＱＬＣバッファ３０１によって実現されてもよい。図４のＱＬＣバッファ３０１は複数のブロック（複数のＱＬＣブロック）を含む。共有フラッシュバッファ２０１に含まれる各ＱＬＣブロックにデータを書き込む動作においては、メモリセル当たりに４ビットのデータを書き込むことにより、４ページ分のデータが、同一ワード線に接続された複数のメモリセルに書き込まれる。

あるいは、共有フラッシュバッファ２０１は、図５に示されているように、シングルレベルセルバッファ（ＳＬＣバッファ）４０１によって実現されてもよい。図５のＳＬＣバッファ４０１は複数のブロック（複数のＳＬＣブロック）を含む。各ＳＬＣブロックにデータを書き込む動作においては、メモリセル当たりに１ビットのデータを書き込むことにより、１ページ分のデータのみが、同一ワード線に接続された複数のメモリセルに書き込まれる（ＳＬＣモード）。

ＳＬＣブロックにおけるメモリセル当たりの記憶密度は１ビット（すなわち、ワード線当たり１ページ）であり、ＱＬＣブロックにおけるメモリセル当たりの記憶密度は４ビット（すなわち、ワード線当たり４ページ）である。

ＮＡＮＤ型フラッシュメモリ５に対するデータの読み出し速度および書き込み速度は、記憶密度が高いほど遅く、記憶密度が低いほど速い。したがって、ＱＬＣブロックに対するデータの読み出しおよび書き込みに要する時間は、ＳＬＣブロックに対するデータの読み出しおよび書き込みに要する時間よりも長くなる。

ＱＬＣ領域２０２に適用される上述の第１の書き込みモードとしては、フォギー・ファイン書き込み動作が使用されてもよい。フォギー・ファイン書き込み動作は、ブロックに含まれる複数のページ内の一つのページに書き込まれたデータの読み出しが、この一つのページに後続する１以上のページへのデータの書き込み後に可能となる書き込みモードの一例である。

フォギー・ファイン書き込み動作は、同じワード線に接続されたメモリセル群に対する複数回の書き込み動作（フォギー書き込み動作、ファイン書き込み動作）によって実行される。１回目の書き込み動作（フォギー書き込み動作）は各メモリセルの閾値電圧を粗く設定する書き込み動作であり、２回目の書き込み動作（ファイン書き込み動作）は各メモリセルの閾値電圧を調整する書き込み動作である。フォギー・ファイン書き込み動作は、プログラムディスターブによる影響を低減することが可能な書き込みモードである。

１回目の書き込み動作（フォギー書き込み動作）では、まず、４ページ分のデータが、１回目のデータ転送動作によってＮＡＮＤ型フラッシュメモリ５にページサイズ単位で転送される。つまり、１ページ当たりのデータサイズ（ページサイズ）が１６ＫＢであるならば、６４ＫＢのデータがＮＡＮＤ型フラッシュメモリ５にページサイズ単位で転送される。そして、４ページ分のデータをＮＡＮＤ型フラッシュメモリ５内のメモリセルアレイにプログラムするための１回目の書き込み動作（フォギー書き込み動作）が行われる。

２回目のプログラム動作（ファイン書き込み動作）では、フォギー書き込み動作と同様に、４ページ分のデータが、２回目のデータ転送動作でＮＡＮＤ型フラッシュメモリ５にページサイズ単位で再び転送される。２回目のデータ転送動作でＮＡＮＤ型フラッシュメモリ５に転送されるデータは、１回目のデータ転送動作によって転送されるデータと同一である。そして、転送された４ページ分のデータをＮＡＮＤ型フラッシュメモリ５内のメモリセルアレイにプログラムするための２回目の書き込み動作（ファイン書き込み動作）が行われる。

さらに、あるワード線に接続された複数のメモリセルに対するフォギー書き込み動作が終了しても、このワード線に接続された複数のメモリセルに対するファイン書き込み動作はすぐに実行することはできない。このワード線に接続された複数のメモリセルに対するファイン書き込み動作は、後続する１以上のワード線に接続されたメモリセル群に対するフォギー書き込み動作が終了した後に実行可能となる。このため、ＱＬＣブロックにデータを書き込むために必要な時間は長くなる。また、ＱＬＣブロックのあるワード線に接続された複数のメモリセルにフォギー書き込み動作によって書き込まれたデータは、後続する１以上のワード線に接続されたメモリセル群に対するフォギー書き込み動作が終了し、且つこのワード線に接続された複数のメモリセルに対するファイン書き込み動作が終了するまで、読み出すことができない。

図４に示されているように共有フラッシュバッファ２０１がＱＬＣバッファ３０１によって実現されているケースにおいては、ＱＬＣバッファ３０１内の各ＱＬＣブロック内の書き込みも、フォギー・ファイン書き込み動作によって実行されてもよい。

図５に示されているように共有フラッシュバッファ２０１がＳＬＣバッファ４０１によって実現されているケースにおいては、共有フラッシュバッファ２０１に適用される上述の第２の書き込みモードとしては、上述のＳＬＣモードが使用される。ＳＬＣモードは、ブロックに含まれる複数のページ内の一つのページに書き込まれたデータの読み出しが、この一つのページへのデータの書き込みのみによって即座に可能になる書き込みモードである。

ブロックに含まれる複数のページ内の一つのページに書き込まれたデータの読み出しが、この一つのページへのデータの書き込みのみによって即座に可能になる書き込みモードの他の例には、メモリセル当たりに２ビットデータを書き込むモード（ＭＬＣ ＬＭモード）もある。ＭＬＣ ＬＭモードが、共有フラッシュバッファ２０１に適用される上述の第２の書き込みモードとして使用されてもよい。

ＮＡＮＤ型フラッシュメモリ５は、図６に示すように、複数のＮＡＮＤ型フラッシュメモリダイ（ＮＡＮＤ型フラッシュメモリダイ）を含んでいてもよい。個々のＮＡＮＤ型フラッシュメモリダイは独立して動作可能である。このため、ＮＡＮＤ型フラッシュメモリダイは、並列動作可能な単位として機能する。図６においては、ＮＡＮＤインタフェース１３に１６個のチャンネルＣｈ．１〜Ｃｈ．１６が接続されており、１６個のチャンネルＣｈ．１〜Ｃｈ．１６の各々に２つのＮＡＮＤ型フラッシュメモリダイが接続されている場合が例示されている。この場合、チャンネルＣｈ．１〜Ｃｈ．１６に接続された１６個のＮＡＮＤ型フラッシュメモリダイ＃１〜＃１６がバンク＃０として構成されてもよく、またチャンネルＣｈ．１〜Ｃｈ．１６に接続された残りの１６個のＮＡＮＤ型フラッシュメモリダイ＃１７〜＃３２がバンク＃１として構成されてもよい。バンクは、複数のメモリモジュールをバンクインタリーブによって並列動作させるための単位として機能する。図６の構成例においては、１６チャンネルと、２つのバンクを使用したバンクインタリーブとによって、最大３２個のＮＡＮＤ型フラッシュメモリダイを並列動作させることができる。

消去動作は、一つのブロック（物理ブロック）の単位で実行されてもよいし、並列動作可能な複数の物理ブロックの集合を含むブロックグループの単位で実行されてもよい。ブロックグループはスーパーブロックとしても参照される。

一つのブロックグループ、つまり複数の物理ブロックの集合を含む一つのスーパーブロックは、これに限定されないが、ＮＡＮＤ型フラッシュメモリダイ＃１〜＃３２から一つずつ選択される計３２個の物理ブロックを含んでいてもよい。なお、ＮＡＮＤ型フラッシュメモリダイ＃１〜＃３２の各々はマルチプレーン構成を有していてもよい。例えば、ＮＡＮＤ型フラッシュメモリダイ＃１〜＃３２の各々が、２つのプレーンを含むマルチプレーン構成を有する場合には、一つのスーパーブロックは、ＮＡＮＤ型フラッシュメモリダイ＃１〜＃３２に対応する６４個のプレーンから一つずつ選択される計６４個の物理ブロックを含んでいてもよい。

図７には、３２個の物理ブロック（ここでは、ＮＡＮＤ型フラッシュメモリダイ＃１内の物理ブロックＢＬＫ２、ＮＡＮＤ型フラッシュメモリダイ＃２内の物理ブロックＢＬＫ３、ＮＡＮＤ型フラッシュメモリダイ＃３内の物理ブロックＢＬＫ７、ＮＡＮＤ型フラッシュメモリダイ＃４内の物理ブロックＢＬＫ４、ＮＡＮＤ型フラッシュメモリダイ＃５内の物理ブロックＢＬＫ６、…、ＮＡＮＤ型フラッシュメモリダイ＃３２内の物理ブロックＢＬＫ３）を含む一つのスーパーブロック（ＳＢ）が例示されている。

図３で説明したＱＬＣ領域２０２内の各ＱＬＣブロックは、一つのスーパーブロック（ＱＬＣスーパーブロック）によって実現されてもよいし、一つの物理ブロック（ＱＬＣ物理ブロック）によって実現されてもよい。なお、一つのスーパーブロックが一つの物理ブロックのみを含む構成が利用されてもよく、この場合には、一つのスーパーブロックは一つの物理ブロックと等価である。

共有フラッシュバッファ２０１に含まれる各ブロックも、一つの物理ブロックによって構成されてもよいし、複数の物理ブロックの集合を含むスーパーブロックによって構成されてもよい。

上述したように、複数の第１の記憶領域（例えば複数のＱＬＣブロック）はホスト２によって書き込まれるデータ（ユーザデータ）を記憶するためのユーザデータ記憶領域として使用される。複数の第１の記憶領域は、これに限定されないが、例えばＮＶＭｅ仕様に規定されたＺｏｎｅｄ Ｎａｍｅｓｐａｃｅｓ（ＺＮＳ）で使用される複数のゾーンとして使用されてもよい。この場合、ＳＳＤ３をアクセスするためにホスト２によって使用される論理アドレス空間は複数の論理アドレス範囲に分割され、複数の第１の記憶領域には複数の論理アドレス範囲がそれぞれ割り当てられる。

次に、図２のコントローラ４の構成について説明する。
コントローラ４は、ＮＡＮＤ型フラッシュメモリ５のデータ管理およびブロック管理を実行するように構成されたフラッシュトランスレーション層（ＦＴＬ）として機能し得る。このＦＴＬによって実行されるデータ管理には、（１）論理アドレスそれぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレスそれぞれとの間の対応関係を示すマッピング情報の管理、（２）ＮＡＮＤ型フラッシュメモリ５の制約（例えば、ページ単位のリード／ライト動作とブロック単位の消去動作）を隠蔽するための処理、等が含まれる。論理アドレスは、ＳＳＤ３の論理アドレス空間内の論理アドレスをアドレス指定するためにホスト２によって使用されるアドレスである。この論理アドレスとしては、ＬＢＡ（ｌｏｇｉｃａｌ ｂｌｏｃｋ ａｄｄｒｅｓｓ（ａｄｄｒｅｓｓｉｎｇ））が使用され得る。

ＳＳＤ３をアクセスするためにホスト２によって使用される論理アドレスそれぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレスそれぞれとの間のマッピングの管理は、アドレス変換テーブル（論理物理アドレス変換テーブル：Ｌ２Ｐテーブル）３１を用いて実行される。コントローラ４は、Ｌ２Ｐテーブル３１を使用して、論理アドレスそれぞれと物理アドレスそれぞれとの間のマッピングを所定の管理サイズ単位で管理してもよい。ある論理アドレスに対応する物理アドレスは、この論理アドレスに対応するデータが書き込まれたＮＡＮＤ型フラッシュメモリ５内の最新の物理記憶位置を示す。Ｌ２Ｐテーブル３１は、ＳＳＤ３の電源オン時にＮＡＮＤ型フラッシュメモリ５からＤＲＡＭ６にロードされてもよい。

ＮＡＮＤ型フラッシュメモリ５においては、ページへのデータ書き込みは１消去サイクル当たり１回のみ可能である。つまり、データが既に書き込まれているブロック内の領域に新たなデータを直接上書きすることができない。このため、既に書き込まれているデータを更新する場合には、コントローラ４はそのブロック（または別のブロック）内の未書き込み領域に新たなデータを書き込み、そして以前のデータを無効データとして扱う。換言すれば、コントローラ４は、ある論理アドレスに対応する更新データを、この論理アドレスに対応する以前のデータが格納されている物理記憶位置ではなく、別の物理記憶位置に書き込む。そして、コントローラ４は、Ｌ２Ｐテーブル３１を更新してこの論理アドレスをこの別の物理記憶位置に関連付けると共に、以前のデータを無効化する。

ブロック管理には、バッドブロック（不良ブロック）の管理と、ウェアレベリングと、ガベージコレクション（ＧＣ）等が含まれる。ウェアレベリングは、ブロックそれぞれの書き換え回数（プログラム／イレーズサイクルの数）を均一化するための動作である。

ＧＣは、フリーブロックの個数を増やすための動作である。フリーブロックとは、有効データを含まないブロックを意味する。ＧＣにおいては、コントローラ４は、有効データと無効データとが混在する幾つかのブロック内の有効データを別のブロック（例えばフリーブロック）にコピーする。ここで、有効データとは、ある論理アドレスに関連付けられているデータを意味する。例えば、Ｌ２Ｐテーブル３１から参照されているデータ（すなわち最新のデータとして論理アドレスに関連付けられているデータ）は有効データであり、後にホスト２からリードされる可能性がある。無効データとは、どの論理アドレスにも関連付けられていないデータを意味する。どの論理アドレスにも関連付けられていないデータは、もはやホスト２からリードされる可能性が無いデータである。そして、コントローラ４は、Ｌ２Ｐテーブル３１を更新して、コピーされた有効データの論理アドレスそれぞれをコピー先の物理アドレスにマッピングする。有効データが別のブロックにコピーされることによって無効データのみになったブロックはフリーブロックとして解放される。これによって、このブロックは、このブロックに対する消去動作が実行された後にデータの書き込みに再利用することが可能となる。

コントローラ４は、ホストインタフェース１１、ＣＰＵ１２、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４、直接メモリアクセスコントローラ（ＤＭＡＣ）１５、スタティックＲＡＭ（ＳＲＡＭ）１６、ＥＣＣエンコード／デコード部１７、等を含む。これらホストインタフェース１１、ＣＰＵ１２、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４、ＤＭＡＣ１５、ＳＲＡＭ１６、ＥＣＣエンコード／デコード部１７は、バス１０を介して相互接続される。

ホストインタフェース１１は、ホスト２との通信を実行するように構成されたホストインタフェース回路である。このホストインタフェース１１は、例えば、ＰＣＩｅコントローラ（ＮＶＭｅコントローラ）であってもよい。あるいは、ＳＳＤ３がＥｔｈｅｒｎｅｔ（登録商標）を介してホスト２に接続される構成においては、ホストインタフェース１１は、ＮＶＭｅ ｏｖｅｒ Ｆａｂｒｉｃｓ（ＮＶＭｅＯＦ）コントローラであってもよい。

ホストインタフェース１１は、ホスト２から様々なコマンドを受信する。これらコマンドには、ライトコマンド、リードコマンド、インアクティベートコマンド、アロケートコマンド、デアロケートコマンド、等が含まれる。

ライトコマンドは書き込むべきユーザデータ（ライトデータ）をＮＡＮＤ型フラッシュメモリ５に書き込むコマンド（ライト要求）であり、例えば、ライトデータの論理アドレス（開始ＬＢＡ）、このライトデータのサイズ、このライトデータが格納されているホスト２のライトバッファ内の位置を示すデータポインタ（バッファアドレス）、等を含む。

ＳＳＤ３はＺｏｎｅｄ Ｎａｍｅｓｐａｃｅｓをサポートする第１タイプＳＳＤとして実現されていてもよい。第１タイプＳＳＤにおいては、ライト要求に含まれる論理アドレスの上位ビット部が、このライトコマンドに関連付けられたライトデータが書き込まれるべき書き込み先記憶領域（書き込み先ＱＬＣブロック）を指定する識別子として使用されてもよい。

あるいは、ＳＳＤ３はストリーム書き込みをサポートする第２タイプＳＳＤとして実現されていてもよい。第２タイプＳＳＤにおいては、ライト要求に含まれるストリームＩＤが、このライトコマンドに関連付けられたライトデータが書き込まれるべき書き込み先記憶領域（書き込み先ＱＬＣブロック）を指定する識別子として使用されてもよい。

あるいは、ＳＳＤ３は、コントローラ４が書き込み先記憶領域（書き込み先ＱＬＣブロック）と書き込み先記憶領域内の書き込み先位置（書き込み先ページ）とを決定し、決定した書き込み先記憶領域と決定した書き込み先位置とをホスト２に通知する第３タイプＳＳＤとして実現されていてもよい。

第３タイプＳＳＤにおいては、コントローラ４は、ｑｕａｌｉｔｙ−ｏｆ−ｓｅｒｖｉｃｅドメインＩＤ（ＱｏＳドメインＩＤ）のようなＩＤを指定するブロック割り当て要求をホスト２から受信する。ＱｏＳドメインは、ＮＡＮＤ型フラッシュメモリ５のリソース管理のための単位に相当する。コントローラ４は、このブロック割り当て要求に含まれるＱｏＳドメインＩＤ用に使用されるべき書き込み先記憶領域を割り当てる。したがって、ホスト２は異なるＱｏＳドメインＩＤを指定する複数のブロック割り当て要求を第３タイプＳＳＤに送信することにより、複数のＱｏＳドメインにそれぞれ対応する複数の書き込み先記憶領域の割り当てを第３タイプＳＳＤに要求することができる。

ホスト２から受信されるライト要求は、ＱｏＳドメインＩＤと、論理アドレスと、書き込むべきデータ（ライトデータ）のサイズ、等を含む。ライト要求に含まれるＱｏＳドメインＩＤは、データが書き込まれるべき書き込み先記憶領域の識別子として使用される。コントローラ４は、ライト要求に含まれるＱｏＳドメインＩＤに割り当てられている書き込み先記憶領域にライトデータをシーケンシャルに書き込む。そして、コントローラ４は、ライトデータが書き込まれた物理記憶位置を示す物理アドレス（ブロックアドレス、オフセット）をホスト２に通知する。第３タイプＳＳＤにおいては、Ｌ２Ｐテーブル３１は、コントローラ４ではなく、ホスト２によって管理される。

リードコマンドはＮＡＮＤ型フラッシュメモリ５からデータを読み出すコマンド（リード要求）である。

第１タイプＳＳＤおよび第２タイプＳＳＤの各々に発行されるリードコマンドは、読み出すべきデータの論理アドレス（開始ＬＢＡ）、このデータのサイズ、このデータが転送されるべきホスト２のリードバッファ内の位置を示すデータポインタ（バッファアドレス）、等を含む。

第３タイプＳＳＤに発行されるリードコマンドは、読み出すべきデータが格納されている物理記憶位置を示す物理アドレス、このデータのサイズ、このデータが転送されるべきホスト２のリードバッファ内の位置を示すデータポインタ（バッファアドレス）、等を含む。

アロケートコマンドは、複数の第１の記憶領域（例えば複数のＱＬＣブロック）の一つを書き込み先記憶領域として割り当てるコマンド（要求）である。書き込み先記憶領域はデータの書き込みが可能な記憶領域を意味する。Ｚｏｎｅｄ Ｎａｍｅｓｐａｃｅｓで使用されるオープンゾーンコマンドは、このアロケートコマンドの一例である。

インアクティベートコマンドは、書き込み先記憶領域の状態を、データの書き込みが可能な書き込み先記憶領域として割り当てられている第１の状態（オープン状態）から、書き込みが中断された第２の状態（クローズ状態）に遷移させるためのコマンド（要求）である。Ｚｏｎｅｄ Ｎａｍｅｓｐａｃｅｓで使用されるクローズゾーンコマンドは、このインアクティベートコマンドの一例である。

デアロケートコマンドは、第１の記憶領域（例えばＱＬＣブロック）を再書き込み可能な状態（例えばフリーＱＬＣブロック）にするためのコマンド（要求）である。Ｚｏｎｅｄ Ｎａｍｅｓｐａｃｅｓで使用されるリセットゾーンコマンドは、デアロケートコマンドの一例である。

ＣＰＵ１２は、ホストインタフェース１１、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４、ＤＭＡＣ１５、ＳＲＡＭ１６、ＥＣＣエンコード／デコード部１７を制御するように構成されたプロセッサである。ＣＰＵ１２は、ＳＳＤ３の電源オンに応答してＮＡＮＤ型フラッシュメモリ５または図示しないＲＯＭから制御プログラム（ファームウェア）をＤＲＡＭ６にロードし、そしてこのファームウェアを実行することによって様々な処理を行う。なお、ファームウェアはＳＲＡＭ１６上にロードされてもよい。ＣＰＵ１２は、ホスト２からの様々なコマンドを処理するためのコマンド処理等を実行することができる。ＣＰＵ１２の動作は、上述のファームウェアによって制御される。なお、コマンド処理の一部または全部は、コントローラ４内の専用ハードウェアによって実行してもよい。

ＣＰＵ１２は、フラッシュマネジメント部２１およびディスパッチャ２２として機能することができる。なお、これらフラッシュマネジメント部２１およびディスパッチャ２２の各々の一部または全部も、コントローラ４内の専用ハードウェアによって実現されてもよい。

以下では、図３で説明したＱＬＣ領域２０２に含まれる複数のＱＬＣブロックが上述の複数の第１の記憶領域として使用されるケースを想定する。フラッシュマネジメント部２１は、複数の第１の記憶領域とＱＬＣ領域２０２に含まれる複数のＱＬＣブロックとの間のマッピングを管理し、各第１の記憶領域に対してＱＬＣ領域２０２内のいずれか一つのＱＬＣブロックを割り当てる。一つのＱＬＣブロックは、一つの物理ブロックであってもよいし、複数の物理ブロックを含む一つのスーパーブロックであってもよい。

フラッシュマネジメント部２１は、データが書き込まれるべき第１の記憶領域（例えば、第１の書き込み先記憶領域、第２の書き込み先記憶領域）を各々が指定する一つ以上のライト要求それぞれをホスト２から受信する。

第１の書き込み先記憶領域にデータを書き込むための一つ以上のライト要求それぞれをホスト２から受信したことに応じて、フラッシュマネジメント部２１は、受信したライト要求の集合に関連付けられているライトデータをホスト２のライトバッファからコントローラ４の内部バッファ１６１に転送する。ＳＲＡＭ１６の記憶領域の一部が内部バッファ１６１として使用されてもよいし、ＤＲＡＭ６の記憶領域の一部が内部バッファ１６１として使用されてもよい。

そして、フラッシュマネジメント部２１は、内部バッファ１６１に転送されたライトデータを、メモリセル当たりにｍビットのデータを書き込む第１の書き込みモードで、第１の書き込み先記憶領域に書き込む。例えば、フラッシュマネジメント部２１は、内部バッファ１６１に転送されたライトデータを、メモリセル当たりに４ビットのデータを書き込むフォギー・ファイン書き込み動作で、第１の書き込み先記憶領域に割り当てられているＱＬＣブロックに書き込む。

また、第２の書き込み先記憶領域にデータを書き込むための一つ以上のライト要求それぞれをホスト２から受信したことに応じて、フラッシュマネジメント部２１は、受信したライト要求の集合に関連付けられているライトデータをホスト２のライトバッファからコントローラ４の内部バッファ１６１に転送する。

そして、フラッシュマネジメント部２１は、内部バッファ１６１に転送されたライトデータを、メモリセル当たりにｍビットのデータを書き込む第１の書き込みモードで、第２の書き込み先記憶領域に書き込む。例えば、フラッシュマネジメント部２１は、内部バッファ１６１に転送されたライトデータを、メモリセル当たりに４ビットのデータを書き込むフォギー・ファイン書き込み動作で、第２の書き込み先記憶領域に割り当てられているＱＬＣブロックに書き込む。
さらに、インアクティベートコマンド（例えばゾーンクローズコマンド）をホスト２から受信する度、フラッシュマネジメント部２１は、以下の処理を実行する。

フラッシュマネジメント部２１は、インアクティベートコマンドによって指定された第１の記憶領域に対する受信済みの一つ以上のライト要求に関連付けられたライトデータのうち、内部バッファ１６１に未転送の残りのライトデータをホスト２のライトバッファから取得する。フラッシュマネジメント部２１は、取得された残りのライトデータ（未転送ライトデータ）を、インアクティベートコマンドによって指定された第１の記憶領域ではなく、複数の第１の記憶領域によって共有される共有フラッシュバッファ２０１に書き込む。そして、フラッシュマネジメント部２１は、インアクティベートコマンドによって指定された第１の記憶領域の状態を、書き込み先記憶領域として割り当てられている第１の状態（オープン状態）から、書き込みが中断された第２の状態（クローズ状態）に遷移させる。

もしインアクティベートコマンドの受信の度に、残りのライトデータをインアクティベートコマンドによって指定された第１の記憶領域に書き込む処理が実行されたならば、クローズ状態に遷移されるべき個々の書き込み先記憶領域への書き込みが完了できない多くのライトデータによって、ホスト２のライトバッファが専有されてしまう場合がある。

すなわち、各書き込み先記憶領域内の書き込みはメモリセル当たりにｍビットのデータを書き込む第１の書き込みモードを用いて実行されるので、もしクローズ状態に遷移させるべき書き込み先記憶領域に残りのライトデータを書き込む処理が実行されたならば、この書き込み先記憶領域に最後に書き込まれる複数ページ分のデータの書き込みが完了できなくなる。例えば、メモリセル当たりに４ビットのデータを書き込むフォギー・ファイン書き込み動作で書き込み先記憶領域（ここではＱＬＣブロック）に残りのライトデータが書き込まれたならば、ＱＬＣブロックに最後に書き込まれた４ページ分のデータの書き込みが完了できなくなる。なぜなら、インアクティベートコマンドはある第１の記憶領域（ここではＱＬＣブロック）をクローズ状態に遷移させる要求であるので、インアクティベートコマンドの送信後しばらくの間は、ホスト２はこのＱＬＣブロックに対するライト要求をＳＳＤ３に発行しないからである。この結果、このＱＬＣブロックに最後に書き込まれた４ページ分のデータに対するファイン書き込み動作が開始できないので、この４ページ分のデータは、長い間、このＱＬＣブロックから読み出し可能にならない。この結果、この４ページ分のデータが格納されているホスト２のライトバッファ内の領域を長い間解放することができなくなる。

ページサイズが１６ＫＢである場合には、６４ＫＢ（＝４×１６ＫＢ）のサイズのデータの書き込みが完了できなくなる。各ＮＡＮＤ型フラッシュメモリダイが２プレーン構成を有するならば、１２８ＫＢ（＝２×４×１６ＫＢ）のサイズのデータの書き込みが完了できなくなる。

よって、もしインアクティベートコマンドの受信の度に、残りのデータをインアクティベートコマンドによって指定された第１の記憶領域（ＱＬＣブロック）に書き込む処理が実行されたならば、書き込みが完了できない大量のデータをホスト２のライトバッファに維持することが必要とされる。例えば、合計１０２４個の第１の記憶領域（ＱＬＣブロック）がクローズ状態に遷移されるケースにおいては、１２８ＭＢ（＝１０２４×１２８ＫＢ）のサイズを有するデータによってホスト２のライトバッファが専有されてしまう。

本実施形態では、フラッシュマネジメント部２１は、残りのライトデータを、クローズされるべき個々の第１の記憶領域（ＱＬＣブロック）ではなく、複数の第１の記憶領域によって共有される共有フラッシュバッファ２０１に書き込む。したがって、オープン状態の第１の記憶領域のうちのどの第１の記憶領域がクローズされる場合であっても、クローズされるべき個々の第１の記憶領域に対応する残りのライトデータは、共有フラッシュバッファ２０１に書き込まれる。よって、インアクティベートコマンドの受信の度に残りのライトデータをインアクティベートコマンドによって指定された第１の記憶領域に書き込むという構成に比し、書き込みが完了できないライトデータの量を低減でき、ホスト２のライトバッファ内の解放可能な領域を増やすことができる。

例えば、ｎ＝ｍ、且つ第１の書き込みモードおよび第２の書き込みモードが、ブロックの複数のページ内の一つのページに書き込まれたデータの読み出しが、この一つのページに後続する１以上のページへのデータの書き込み後に可能となる書き込みモードである、というケースを想定する。このケースは、共有フラッシュバッファ２０１がＱＬＣバッファ３０１によって実現されており（ｎ＝ｍ）、且つＱＬＣバッファ３０１内の各ブロック（ＱＬＣブロック）への書き込みが、各第１の記憶領域（ＱＬＣブロック）への書き込みと同様に、例えば、フォギー・ファイン書き込み動作を使用して実行されるケースに相当する。

この場合、ＱＬＣバッファ３０１に最後に書き込まれた１２８ＫＢのサイズのデータは、後続の１２８ＫＢのサイズのデータの書き込みの後に読み出し可能となる。

しかしながら、クローズ対象のＱＬＣブロックとは異なり、ＱＬＣバッファ３０１内の書き込みは中断されない。つまり、インアクティベートコマンドの受信の度にＱＬＣバッファ３０１内の書き込みが実行される。したがって、たとえ合計１０２４個のＱＬＣブロックがクローズ状態に遷移される場合であっても、これら１０２４個のＱＬＣブロックに書き込まれるべきライトデータのうち、ＱＬＣバッファ３０１から読み出し可能ではないデータ部のサイズは１２８ＫＢに維持することができる。よって、残りのライトデータをクローズされるべき個々の第１の記憶領域（ＱＬＣブロック）に書き込むケースに比べ、ホスト２のライトバッファに維持することが必要なライトデータの量を大幅に削減するこができる。

さらに、共有フラッシュバッファ２０１がＱＬＣバッファ３０１によって実現されているケースにおいては、共有フラッシュバッファ２０１に含まれる個々のブロックは記憶密度の高いＱＬＣブロックとして使用されるので、共有フラッシュバッファ２０１に割り当てることが必要なブロックの総数を減らすことができ、これによってユーザデータ記憶領域用に使用可能なブロックの総数を増やすことが可能となる。

次に、ｎ＜ｍであり、第１の書き込みモードが、第１の記憶領域に割り当てられたブロックの複数のページ内の一つのページに書き込まれたデータの読み出しが、この一つのページに後続する１以上のページへのデータの書き込み後に可能となる書き込みモードであり、且つ第２の書き込みモードが、第２の記憶領域に割り当てられたブロックの複数のページ内の一つのページに書き込まれたデータの読み出しが、この一つのページへのこのデータの書き込みのみによって可能になる書き込みモードである、というケースについて想定する。

このケースは、例えば、共有フラッシュバッファ２０１がＳＬＣバッファ４０１によって実現されており（ｎ＜ｍ）、各第１の記憶領域（ＱＬＣブロック）への書き込みが、例えば、フォギー・ファイン書き込み動作を使用して実行され、且つＳＬＣバッファ４０１内の各ブロック（ＳＬＣブロック）への書き込みがＳＬＣモードを使用して実行される場合に相当する。あるいは、このケースは、各第１の記憶領域（ＱＬＣブロック）への書き込みが、例えば、フォギー・ファイン書き込み動作を使用して実行され、且つ共有フラッシュバッファ２０１内の各ブロック（ＭＬＣブロック）への書き込みがＭＬＣ ＬＭモードを使用して実行される場合に相当する。

共有フラッシュバッファ２０１がＳＬＣバッファ４０１によって実現されているケースにおいては、ＳＬＣバッファ４０１内の各ブロック（ＳＬＣブロック）への書き込みはＳＬＣモードを使用して実行される。このため、ＳＬＣバッファ４０１に書き込まれた全てのデータは、そのデータの書き込み直後に読み出し可能となる。したがって、クローズされるべき個々の第１の記憶領域（ＱＬＣブロック）に書き込まれるべき全てのデータをＳＬＣバッファ４０１によって不揮発に記憶することが可能となるので、あるＱＬＣブロックがクローズされる度に、このＱＬＣブロック用にホスト２のライトバッファに確保されていた領域全体を解放することが可能となる。

また、本実施形態では、インアクティベートコマンドが受信される前の期間においては、ライトデータはＳＬＣバッファ４０１（またはＱＬＣバッファ３０１）に書き込まれることなく、書き込み先ＱＬＣブロックにのみ書き込まれる。

したがって、全てのライトデータをＳＬＣバッファ４０１と書き込み先ＱＬＣブロックの両方に書き込むための処理を実行するケースや、全てのライトデータをまずＳＬＣバッファ４０１のみに書き込み、ＳＳＤ３のアイドル時などにＳＬＣバッファ４０１から書き込み先ＱＬＣブロックにライトデータを書き戻すための処理を実行するケースに比べ、ＳＬＣバッファ４０１に書き込まれるデータの総量を削減することができる。

この結果、ＳＬＣバッファ４０１として割り当てることが必要なブロック（ＳＬＣブロック）の数を削減することが可能となるので、これによってＱＬＣ領域２０２として割り当てることが可能なブロック（ＱＬＣブロック）の数を増やすことが可能となる。

ディスパッチャ２２は、ホスト２のサブミッションキューからコマンドそれぞれを取得する。コントローラ４においては、オープンされている複数のＱＬＣブロック（複数の書き込み先ＱＬＣブロック）それぞれに対応する複数のコマンドキューが管理されている。ディスパッチャ２２は、これら取得したコマンドをライトコマンド（ライト要求）群とライトコマンド以外の他のコマンド群とに分類する。

さらに、ディスパッチャ２２は、ライト要求を複数の書き込み先ＱＬＣブロックにそれぞれ対応する複数のグループに分類する。そして、ディスパッチャ２２は、各グループに属するライト要求群を、このグループに対応するコマンドキューに格納する。

例えば、ディスパッチャ２２は、書き込み先ＱＬＣブロック＃１にデータを書き込むための各ライト要求を書き込み先ＱＬＣブロック＃１に対応するコマンドキューに格納し、書き込み先ＱＬＣブロック＃２にデータを書き込むための各ライト要求を書き込み先ＱＬＣブロック＃２に対応するコマンドキューに格納する。

フラッシュマネジメント部２１は、書き込み先ＱＬＣブロック＃１にデータを書き込むためのライト要求の集合に関連付けられたライトデータの総サイズが各第１の記憶領域（ＱＬＣブロック）の最小書き込みサイズ（例えば６４ＫＢ）に達した場合、最小書き込みサイズを有する、これらライト要求の集合に関連付けられたライトデータを、ホスト２のライトバッファから内部バッファ１６１に転送する。なお、各ＮＡＮＤ型フラッシュメモリダイが２プレーンを含む場合には、最小書き込みサイズは１２８ＫＢに設定されてもよい。

また、フラッシュマネジメント部２１は、書き込み先ＱＬＣブロック＃２にデータを書き込むためのライト要求の集合に関連付けられたライトデータの総サイズが各第１の記憶領域（ＱＬＣブロック）の最小書き込みサイズに達した場合、最小書き込みサイズを有する、これらライト要求の集合に関連付けられたライトデータを、ホスト２のライトバッファから内部バッファ１６１に転送する。

このように、ライトデータを最小書き込みサイズの単位でホスト２のライトバッファから内部バッファ１６１に転送することにより、ＮＡＮＤ型フラッシュメモリ５に書き込むことが出来ない最小書き込みサイズ未満の多数のライトデータによって内部バッファ１６１が専有されてしまうことを抑制することが可能となり、これによって確保することが必要とされる内部バッファ１６１の容量を削減することが可能となる。

ＮＡＮＤインタフェース１３は、ＣＰＵ１２の制御の下、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたメモリ制御回路である。

ＤＲＡＭインタフェース１４は、ＣＰＵ１２の制御の下、ＤＲＡＭ６を制御するように構成されたＤＲＡＭ制御回路である。ＤＲＡＭ６の記憶領域の一部は、Ｌ２Ｐテーブル３１およびブロック管理テーブル３２用の記憶領域として利用されてもよい。ブロック管理テーブル３２は複数のＱＬＣブロックそれぞれに対応する管理情報の格納に使用される。

ＤＭＡＣ１５は、ＣＰＵ１２の制御の下、ホスト２のライトバッファと内部バッファ１６１との間のデータ転送を実行する。ホスト２のライトバッファから内部バッファ１６１にライトデータを転送すべき場合には、ＣＰＵ１２は、ホスト２のライトバッファ内の位置を示す転送元アドレス、転送すべきライトデータのサイズ、内部バッファ１６１内の位置を示す転送先アドレスをＤＭＡＣ１５に対して指定する。

ＥＣＣエンコード／デコード部１７は、ＮＡＮＤ型フラッシュメモリ５にデータをライトすべき時、データ（書き込むべきデータ）をエンコード（ＥＣＣエンコード）することによってこのデータにエラー訂正コード（ＥＣＣ）を冗長コードとして付加する。ＮＡＮＤ型フラッシュメモリ５からデータがリードされた時、ＥＣＣエンコード／デコード部１７は、リードされたデータに付加されたＥＣＣを使用して、このデータのエラー訂正を行う（ＥＣＣデコード）。

図８は、ＱＬＣブロックに一つのメモリセル当たりに４ビットを書き込むモードでデータを書き込む動作を説明するための図である。

ここでは、４つのワード線を往復する場合のフォギー・ファイン書き込み動作を例示する。ＱＬＣブロック＃１に対するフォギー・ファイン書き込み動作は以下のように実行される。

（１）まず、４ページ（Ｐ０〜Ｐ３）分のライトデータがページ単位でＮＡＮＤ型フラッシュメモリ５に転送され、ＱＬＣブロック＃１内のワード線ＷＬ０に接続された複数のメモリセルに、これら４ページ（Ｐ０〜Ｐ３）分のライトデータを書き込むためのフォギー書き込み動作が実行される。

（２）次いで、次の４ページ（Ｐ４〜Ｐ７）分のライトデータがこのＮＡＮＤ型フラッシュメモリ５にページ単位で転送され、ＱＬＣブロック＃１内のワード線ＷＬ１に接続された複数のメモリセルに、これら４ページ（Ｐ４〜Ｐ７）分のライトデータを書き込むためのフォギー書き込み動作が実行される。

（３）次いで、次の４ページ（Ｐ８〜Ｐ１１）分のライトデータがこのＮＡＮＤ型フラッシュメモリ５にページ単位で転送され、ＱＬＣブロック＃１内のワード線ＷＬ２に接続された複数のメモリセルに、これら４ページ（Ｐ８〜Ｐ１１）分のライトデータを書き込むためのフォギー書き込み動作が実行される。

（４）次いで、次の４ページ（Ｐ１２〜Ｐ１５）分のライトデータがこのＮＡＮＤ型フラッシュメモリ５にページ単位で転送され、ＱＬＣブロック＃１内のワード線ＷＬ３に接続された複数のメモリセルに、これら４ページ（Ｐ１２〜Ｐ１５）分のライトデータを書き込むためのフォギー書き込み動作が実行される。

（５）ワード線ＷＬ３に接続された複数のメモリセルに対するフォギー書き込み動作が終了すると、書き込み対象のワード線はワード線ＷＬ０に戻り、ワード線ＷＬ０に接続された複数のメモリセルに対するファイン書き込み動作の実行が可能となる。そして、ワード線ＷＬ０に対するフォギー書き込み動作で使用された４ページ（Ｐ０〜Ｐ３）分のライトデータと同じ４ページ（Ｐ０〜Ｐ３）分のライトデータがページ単位でＮＡＮＤ型フラッシュメモリ５に再び転送され、ＱＬＣブロック＃１内のワード線ＷＬ０に接続された複数のメモリセルに、これら４ページ（Ｐ０〜Ｐ３）分のライトデータを書き込むためのファイン書き込み動作が実行される。これにより、ページＰ０〜Ｐ３に対するフォギー・ファイン書き込み動作が終了する。この結果、ページＰ０〜Ｐ３に対応するデータをＱＬＣブロック＃１から正しく読み出すことが可能となる。

（６）次いで、次の４ページ（Ｐ１６〜Ｐ１９）分のライトデータがこのＮＡＮＤ型フラッシュメモリ５にページ単位で転送され、ＱＬＣブロック＃１内のワード線ＷＬ４に接続された複数のメモリセルに、これら４ページ（Ｐ１６〜Ｐ１９）分のライトデータを書き込むためのフォギー書き込み動作が実行される。

（７）ワード線ＷＬ４に接続された複数のメモリセルに対するフォギー書き込み動作が終了すると、書き込み対象のワード線はワード線ＷＬ１に戻り、ワード線ＷＬ１に接続された複数のメモリセルに対するファイン書き込み動作の実行が可能となる。そして、ワード線ＷＬ１に対するフォギー書き込み動作で使用された４ページ（Ｐ４〜Ｐ７）分のライトデータと同じ４ページ（Ｐ４〜Ｐ７）分のライトデータがページ単位でＮＡＮＤ型フラッシュメモリ５に再び転送され、ＱＬＣブロック＃１内のワード線ＷＬ１に接続された複数のメモリセルに、これら４ページ（Ｐ４〜Ｐ７）分のライトデータを書き込むためのファイン書き込み動作が実行される。これにより、ページＰ４〜Ｐ７に対するフォギー・ファイン書き込み動作が終了する。この結果、ページＰ４〜Ｐ７に対応するデータをＱＬＣブロック＃１から正しく読み出すことが可能となる。

（８）次いで、次の４ページ（Ｐ２０〜Ｐ２３）分のライトデータがこのＮＡＮＤ型フラッシュメモリ５にページ単位で転送され、ＱＬＣブロック＃１内のワード線ＷＬ５に接続された複数のメモリセルに、これら４ページ（Ｐ２０〜Ｐ２３）分のライトデータを書き込むためのフォギー書き込み動作が実行される。

（９）ワード線ＷＬ５に接続された複数のメモリセルに対するフォギー書き込み動作が終了すると、書き込み対象のワード線はワード線ＷＬ２に戻り、ワード線ＷＬ２に接続された複数のメモリセルに対するファイン書き込み動作の実行が可能となる。そして、ワード線ＷＬ２に対するフォギー書き込み動作で使用された４ページ（Ｐ８〜Ｐ１１）分のライトデータと同じ４ページ（Ｐ８〜Ｐ１１）分のライトデータがページ単位でＮＡＮＤ型フラッシュメモリ５に再び転送され、ＱＬＣブロック＃１内のワード線ＷＬ２に接続された複数のメモリセルに、これら４ページ（Ｐ８〜Ｐ１１）分のライトデータを書き込むためのファイン書き込み動作が実行される。これにより、ページＰ８〜Ｐ１１に対するフォギー・ファイン書き込み動作が終了する。この結果、ページＰ８〜Ｐ１１に対応するデータをＱＬＣブロック＃１から正しく読み出すことが可能となる。

図９は、ＳＳＤ３において実行される、ＱＬＣブロックと共有フラッシュバッファ２０１を制御する動作を説明するための図である。

ＳＳＤ３においては、コントローラ４は、書き込みが中断されたクローズ状態に書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）を遷移させるためのインアクティベートコマンド（インアクティベート要求）をホスト２から受信するまでは、ホスト２のライトバッファ５１から受信される全てのライトデータは、メモリセル当たりにｍ（＞１）ビットのデータ（ここでは４ビットのデータ）を書き込む書き込みモード（例えばフォギー・ファイン書き込み動作）で、内部バッファ１６１を介して書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）にのみ書き込み、共有フラッシュバッファ２０１には書き込まない。

書き込み先ＱＬＣブロック＃１および書き込み先ＱＬＣブロック＃２の各々に対するデータの書き込みがフォギー・ファイン書き込み動作によって実行されるケースにおいては、コントローラ４は、あるワード線に接続された複数のメモリセルにライトデータを書き込むためのフォギー書き込み動作およびファイン書き込み動作の双方が終了した場合、このライトデータに対応する各ライト要求の完了（Ｃｏｍｐｌｅｔｉｏｎ）を示す通知をホスト２に送信する。つまり、書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）に書き込まれたデータが書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）から読み出し可能になると、コントローラ４は、このデータに対応するライト要求の完了（Ｃｏｍｐｌｅｔｉｏｎ）を示す通知をホスト２に送信する。

書き込みが中断されたクローズ状態に書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）を遷移させるためのインアクティベートコマンド（インアクティベート要求）をホスト２から受信すると、コントローラ４は、内部バッファ１６１に未転送のライトデータをホスト２のライトバッファ５１から内部バッファ１６１に転送する。

例えば、書き込み先ＱＬＣブロック＃１に対するインアクティベートコマンド（インアクティベート要求）がホスト２から受信された場合、コントローラ４は、書き込み先ＱＬＣブロック＃１にデータを書き込むための受信済みの一つ以上のライト要求に関連付けられたライトデータのうち、内部バッファ１６１に未転送の残りのライトデータを、ホスト２のライトバッファ５１から内部バッファ１６１に転送する。例えば、書き込み先ＱＬＣブロック＃１にデータを書き込むための受信済みのライト要求がライト要求Ｗ１〜ライト要求Ｗ５であり、内部バッファ１６１にライトデータが転送されていないライト要求がライト要求Ｗ４とライト要求Ｗ５である場合には、ライト要求Ｗ４に関連付けられたライトデータとライト要求Ｗ５に関連付けられたライトデータとが残りのライトデータとしてホスト２のライトバッファ５１から内部バッファ１６１に転送される。

そして、コントローラ４は、内部バッファ１６１に転送された残りのライトデータを、書き込み先ＱＬＣブロック＃１には書き込まず、メモリセル当たりにｎ（ｍ≧ｎ≧１）ビットのデータを書き込む書き込みモードで共有フラッシュバッファ２０１のみに書き込む。残りのライトデータを共有フラッシュバッファ２０１に書き込むと、コントローラ４は、書き込み先ＱＬＣブロック＃１の状態をオープン状態からクローズ状態に遷移させる。さらに、コントローラ４は、残りのライトデータに対応するライト要求それぞれの完了を示す応答と、インアクティベート要求の完了を示す応答とをホスト２に送信する。

各ライト要求の完了を示す応答の受信に応じて、ホスト２は、各ライト要求に対応するライトデータが格納されているライトバッファ５１内の領域を解放することが可能となり、例えば、この領域を新たにオープンされる書き込み先ＱＬＣブロック用の領域として再利用することが可能となる。

クローズ状態であるＱＬＣブロック＃１にデータを再び書くためのライト要求をホスト２から受信すると、コントローラ４は、ＱＬＣブロック＃１を書き込み先ＱＬＣブロックとして再びオープンする。そして、コントローラ４は、共有フラッシュバッファ２０１に格納されている上述の残りのライトデータを共有フラッシュバッファ２０１から読み出し、内部バッファ１６１に転送する。共有フラッシュバッファ２０１から内部バッファ１６１に転送された残りのライトデータは、このライトデータが書き込み先ＱＬＣブロック＃１に書き込み可能となったタイミングで書き込み先ＱＬＣブロック＃１に書き込まれる。

図１０は、共有フラッシュバッファ２０１として使用されるＱＬＣバッファ３０１を制御する動作を説明するための図である。

ＳＳＤ３においては、コントローラ４は、書き込みが中断されたクローズ状態に書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）を遷移させるためのインアクティベートコマンド（インアクティベート要求）をホスト２から受信するまでは、ホスト２のライトバッファ５１から受信される全てのライトデータを、メモリセル当たりにｍ（＞１）ビットのデータ（ここでは４ビットのデータ）を書き込む書き込みモード（例えばフォギー・ファイン書き込み動作）で、内部バッファ１６１を介して書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）にのみ書き込み、ＱＬＣバッファ３０１には書き込まない。

書き込み先ＱＬＣブロック＃１および書き込み先ＱＬＣブロック＃２の各々に対するデータの書き込みがフォギー・ファイン書き込み動作によって実行されるケースにおいては、コントローラ４は、あるワード線に接続された複数のメモリセルにライトデータを書き込むためのフォギー書き込み動作およびファイン書き込み動作の双方が終了すると、このライトデータに対応する各ライト要求の完了（Ｃｏｍｐｌｅｔｉｏｎ）を示す通知をホスト２に送信する。つまり、書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）に書き込まれたデータが書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）から読み出し可能になると、コントローラ４は、このデータに対応するライト要求の完了（Ｃｏｍｐｌｅｔｉｏｎ）を示す通知をホスト２に送信する。

書き込みが中断されたクローズ状態に書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）を遷移させるためのインアクティベートコマンド（インアクティベート要求）をホスト２から受信すると、コントローラ４は、内部バッファ１６１に未転送のライトデータをホスト２のライトバッファ５１から内部バッファ１６１に転送する。

例えば、書き込み先ＱＬＣブロック＃１に対するインアクティベートコマンド（インアクティベート要求）をホスト２から受信した場合、コントローラ４は、書き込み先ＱＬＣブロック＃１にデータを書き込むための受信済みの一つ以上のライト要求に関連付けられたライトデータのうち、内部バッファ１６１に未転送の残りのライトデータを、ホスト２のライトバッファ５１から内部バッファ１６１に転送する。そして、コントローラ４は、内部バッファ１６１に転送された残りのライトデータを、書き込み先ＱＬＣブロック＃１には書き込まず、メモリセル当たりにｎ（＝ｍ）ビットのデータを書き込む書き込みモード（例えばフォギー・ファイン書き込み動作）でＱＬＣバッファ３０１のみに書き込む。残りのライトデータがＱＬＣバッファ３０１に書き込まれると、コントローラ４は、書き込み先ＱＬＣブロック＃１の状態をオープン状態からクローズ状態に遷移させる。さらに、ＱＬＣバッファ３０１に書き込まれたデータがＱＬＣバッファ３０１から読み出し可能になると、コントローラ４は、このデータに対応するライト要求の完了（Ｃｏｍｐｌｅｔｉｏｎ）を示す通知をホスト２に送信する。

各ライト要求の完了を示す応答の受信に応じて、ホスト２は、各ライト要求に対応するライトデータが格納されているライトバッファ５１内の領域を解放することが可能となり、例えば、この領域を新たにオープンされる書き込み先ＱＬＣブロック用の領域として再利用することが可能となる。

クローズ状態であるＱＬＣブロック＃１にデータを再び書くためのライト要求をホスト２から受信すると、コントローラ４は、ＱＬＣブロック＃１を書き込み先ＱＬＣブロックとして再びオープンする。そして、コントローラ４は、ＱＬＣバッファ３０１に格納されている上述の残りのライトデータをＱＬＣバッファ３０１から読み出し、内部バッファ１６１に転送する。ＱＬＣバッファ３０１から内部バッファ１６１に転送された残りのライトデータは、このライトデータが書き込み先ＱＬＣブロック＃１に書き込み可能となったタイミングで書き込み先ＱＬＣブロック＃１に書き込まれる。

図１１は、共有フラッシュバッファ２０１として使用されるＳＬＣバッファ４０１を制御する動作を説明するための図である。

ＳＳＤ３においては、コントローラ４は、書き込みが中断されたクローズ状態に書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）を遷移させるためのインアクティベートコマンド（インアクティベート要求）をホスト２から受信するまでは、ホスト２のライトバッファ５１から受信される全てのライトデータを、メモリセル当たりにｍ（＞１）ビットのデータ（ここでは４ビットのデータ）を書き込む書き込みモード（例えばフォギー・ファイン書き込み動作）で、内部バッファ１６１を介して書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）にのみ書き込み、ＳＬＣバッファ４０１には書き込まない。

書き込み先ＱＬＣブロック＃１および書き込み先ＱＬＣブロック＃２の各々に対するデータの書き込みがフォギー・ファイン書き込み動作によって実行されるケースにおいては、コントローラ４は、あるワード線に接続された複数のメモリセルにライトデータを書き込むためのフォギー書き込み動作およびファイン書き込み動作の双方が終了すると、このライトデータに対応する各ライト要求の完了（Ｃｏｍｐｌｅｔｉｏｎ）を示す通知をホスト２に送信する。つまり、書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）に書き込まれたデータが書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）から読み出し可能になると、コントローラ４は、このデータに対応するライト要求の完了（Ｃｏｍｐｌｅｔｉｏｎ）を示す通知をホスト２に送信する。

書き込みが中断されたクローズ状態に書き込み先ＱＬＣブロック＃１（または書き込み先ＱＬＣブロック＃２）を遷移させるためのインアクティベートコマンド（インアクティベート要求）をホスト２から受信すると、コントローラ４は、内部バッファ１６１に未転送のライトデータをホスト２のライトバッファ５１から内部バッファ１６１に転送する。

例えば、書き込み先ＱＬＣブロック＃１に対するインアクティベートコマンド（インアクティベート要求）がホスト２から受信された場合、コントローラ４は、書き込み先ＱＬＣブロック＃１にデータを書き込むための受信済みの一つ以上のライト要求に関連付けられたライトデータのうち、内部バッファ１６１に未転送の残りのライトデータを、ホスト２のライトバッファ５１から内部バッファ１６１に転送する。そして、コントローラ４は、内部バッファ１６１に転送された残りのライトデータを、書き込み先ＱＬＣブロック＃１には書き込まず、メモリセル当たりにｎビットのデータ（ここでは１ビットのデータ）を書き込む書き込みモード（ＳＬＣモード）でＳＬＣバッファ４０１のみに書き込む。

ＳＬＣモードは、ブロックの複数のページ内の一つのページに書き込まれたデータの読み出しが、この一つのページへのこのデータの書き込みのみによって可能になる書き込みモードの一例である。

残りのライトデータがＳＬＣバッファ４０１に書き込まれると、コントローラ４は、書き込み先ＱＬＣブロック＃１の状態をオープン状態からクローズ状態に遷移させ、さらに、このライトデータに対応するライト要求の完了（Ｃｏｍｐｌｅｔｉｏｎ）を示す通知をホスト２に送信する。

各ライト要求の完了を示す応答の受信に応じて、ホスト２は、各ライト要求に対応するライトデータが格納されているライトバッファ５１内の領域を解放することが可能となり、例えば、この領域を新たにオープンされる書き込み先ＱＬＣブロック用の領域として再利用することが可能となる。

クローズ状態であるＱＬＣブロック＃１にデータを再び書くためのライト要求をホスト２から受信すると、コントローラ４は、ＱＬＣブロック＃１を書き込み先ＱＬＣブロックとして再びオープンする。そして、コントローラ４は、ＳＬＣバッファ４０１に格納されている上述の残りのライトデータをＳＬＣバッファ４０１から読み出し、内部バッファ１６１に転送する。ＳＬＣバッファ４０１から内部バッファ１６１に転送された残りのライトデータは、このライトデータが書き込み先ＱＬＣブロック＃１に書き込み可能となったタイミングで書き込み先ＱＬＣブロック＃１に書き込まれる。

なお、ＳＬＣバッファ４０１の代わりに、ＭＬＣバッファが使用されてもよい。この場合、コントローラ４は、残りのデータを、メモリセル当たりにｎビットのデータ（ここでは２ビットのデータ）を書き込む書き込みモード（ＭＬＣ ＬＭモード）でＭＬＣバッファのみに書き込む。ＭＬＣ ＬＭモードも、ブロックの複数のページ内の一つのページに書き込まれたデータの読み出しが、この一つのページへのこのデータの書き込みのみによって可能になる書き込みモードの一例である。

図１２は、スタティックＳＬＣバッファとダイナミックＳＬＣバッファとを使用するハイブリッドＳＬＣバッファを説明するための図である。
スタティックＳＬＣバッファは、ＮＡＮＤ型フラッシュメモリ５に含まれる複数のブロックから割り当てられた固定数のブロックそれぞれをＳＬＣブロックとして使用する不揮発性バッファである。

ＳＬＣバッファ４０１をスタティックＳＬＣバッファのみによって構成するケースにおいては、ＳＬＣバッファ４０１として使用可能なブロックの数は固定である。ブロック内の書き込みがＳＬＣモードを使用して実行されるブロック（ＳＬＣブロック）の最大プログラム／イレーズサイクル数は、ブロック内の書き込みがメモリセル当たりに４ビットを書き込む書き込みモードを使用して実行されるブロック（ＱＬＣブロック）の最大プログラム／イレーズサイクル数の１０倍程度である。しかしながら、ＳＬＣブロックの容量はＱＬＣブロックの容量の１／４である。

このため、一般的には、スタティックＳＬＣバッファのみ使用する構成においては、比較的多くのブロックをスタティックＳＬＣバッファ用に固定的に割り当てておくことが必要とされる。したがって、図１２の（Ａ）に示されているように、スタティックＳＬＣバッファのみ使用する構成においては、ＱＬＣ領域２０２の容量（ユーザ容量）は最小化される傾向となる。

ダイナミックＳＬＣバッファは、ＱＬＣ領域２０２用のブロック群からＳＬＣバッファ４０１用のブロックを動的に割り当てることによって実現される不揮発性バッファである。図１２の（Ｂ）に示されているように、ダイナミックＳＬＣバッファを使用する構成においては、ＱＬＣ領域２０２の容量（ユーザ容量）を増やすことが可能となる。

しかし、ＳＬＣバッファ４０１用に動的に割り当てられたブロックは専用のＳＬＣブロックではなく、そのブロック内の書き込みがメモリセル当たりに４ビットを書き込む書き込みモードで実行されていたブロック、つまりＱＬＣブロックとして使用されていたブロックである。このため、ＳＬＣバッファ４０１用に動的に割り当てられたブロックの最大プログラム／イレーズサイクル数は、ＳＬＣブロックの最大プログラム／イレーズサイクル数ではなく、ＱＬＣブロックの最大プログラム／イレーズサイクル数によって規定される必要がある。したがって、ダイナミックＳＬＣバッファとして使用されるブロックの寿命は、スタティックＳＬＣバッファとして使用される専用のＳＬＣブロックよりも短くなる傾向となる。

図１２の（Ｃ）は、本実施形態のハイブリッドＳＬＣバッファを示している。

コントローラ４は、ＮＡＮＤ型フラッシュメモリ５内の複数のブロックのうちの複数の第１のブロックの集合をＱＬＣ領域２０２（つまりＱＬＣ領域２０２内の複数のＱＬＣブロック）用に割り当て、さらに、ＮＡＮＤ型フラッシュメモリ５内の複数のブロックのうちの複数の第２のブロックの集合をＳＬＣバッファ４０１用に割り当てる。第２のブロックの集合はスタティックＳＬＣバッファ４０１Ａとして使用される。第２のブロックの数は、第１のブロックの数よりも少ない。

コントローラ４は、まず、ＳＬＣバッファ４０１としてスタティックＳＬＣバッファ４０１Ａのみを使用する。スタティックＳＬＣバッファ４０１Ａの各ブロックは専用のＳＬＣブロックとして使用される。つまり、コントローラ４は、スタティックＳＬＣバッファ４０１Ａ内の各ブロックにデータをＳＬＣモードで書き込む。スタティックＳＬＣバッファ４０１Ａ内の各ブロックの最大プログラム／イレーズサイクル数は、ＳＬＣブロックの最大プログラム／イレーズサイクル数に等しい。

コントローラ４は、上述のインアクティベート要求をホスト２から受信する度に、上述の残りのライトデータをスタティックＳＬＣバッファ４０１ＡにＳＬＣモードで書き込む。

時間の経過に伴ってスタティックＳＬＣバッファ４０１Ａに書き込まれたデータの総量が増加する。スタティックＳＬＣバッファ４０１Ａに書き込まれたデータの総量が増加するに連れて、スタティックＳＬＣバッファ４０１Ａの各ブロックのプログラム／イレーズサイクル数は増加し、これによってスタティックＳＬＣバッファ４０１Ａの各ブロックの消耗度が増加する。

コントローラ４は、スタティックＳＬＣバッファ４０１Ａの各ブロックの消耗度（例えば、プログラム／イレーズサイクル数、ビット誤り率、プログラム／イレーズエラー）に基づいて、スタティックＳＬＣバッファ４０１内の不良ブロックを検出する。例えば、スタティックＳＬＣバッファ４０１Ａの各ブロックのプログラム／イレーズサイクル数に基づいて不良ブロックを検出するケースにおいては、コントローラ４は、スタティックＳＬＣバッファ４０１Ａの各ブロックのプログラム／イレーズサイクル数をＳＬＣブロックの最大プログラム／イレーズサイクル数と比較する。プログラム／イレーズサイクル数がＳＬＣブロックの最大プログラム／イレーズサイクル数に達したブロックは、コントローラ４によって不良ブロックとして扱われる。不良ブロックはもはや正常に利用できないブロックである。

不良ブロックの増加に伴い、スタティックＳＬＣバッファ４０１Ａ内の利用可能な残りブロックの数が減少する。

スタティックＳＬＣバッファ４０１Ａ内の利用可能な残りブロックの数が閾値Ｔｈ１よりも少なくなると、コントローラ４は、スタティックＳＬＣバッファ４０１Ａが使い果たされたと判定する（ｗｅａｒ ｏｕｔ）。

この場合、コントローラ４は、ＱＬＣ領域２０２用に割り当てられたブロックの集合に含まれる一つのブロック（フリーＱＬＣブロック）をＳＬＣバッファ４０１用の書き込み先ブロックとして割り当てる。コントローラ４は、上述のインアクティベート要求をホスト２から受信する度に、上述の残りのライトデータを、ＱＬＣ領域２０２からＳＬＣバッファ４０１用の書き込み先ブロックとして割り当てられたブロックにＳＬＣモードで書き込む。このブロック全体がデータで満たされると、コントローラ４は、ＱＬＣ領域２０２用に割り当てられたブロックの集合に含まれる他の一つのブロック（フリーＱＬＣブロック）をＳＬＣバッファ４０１用の書き込み先ブロックとして割り当てる。

ＱＬＣ領域２０２用のブロック群からＳＬＣバッファ４０１用の書き込み先ブロックとして割り当てられた各ブロックが、ダイナミックＳＬＣバッファ４０１Ｂとして使用される。

このように、スタティックＳＬＣバッファ４０１Ａが使い果たされるまでは、コントローラ４は、スタティックＳＬＣバッファ４０１Ａを使用して上述の残りのライトデータの書き込みを行う。

スタティックＳＬＣバッファ４０１Ａが使い果たされると、コントローラ４は、ＱＬＣ領域２０２用のブロック群の一つのブロックをＳＬＣバッファ４０１にダイナミックＳＬＣバッファ４０１Ｂとして割り当て、ダイナミックＳＬＣバッファ４０１Ｂを使用して上述の残りのライトデータの書き込みを行う。

スタティックＳＬＣバッファ４０１Ａに含まれる各ブロックの最大プログラム／イレーズサイクル数はＳＬＣブロックの最大プログラム／イレーズサイクル数よって規定できるので、ＳＳＤ３の寿命を、図１２の（Ｂ）のようにダイナミックＳＬＣバッファのみを使用する構成よりも延ばすことが可能となる。また、ハイブリッドＳＬＣバッファを使用することにより、ユーザ容量を、図１２の（Ａ）のようにスタティックＳＬＣバッファのみを使用する構成よりも増やすことが可能となる。

図１３は、ハイブリッドＳＬＣバッファを制御する動作を説明するための図である。

スタティックＳＬＣバッファ４０１Ａには固定数のブロックが予め割り当てられる。ユーザ容量に対応するブロックの数をＮ、ＱＬＣ領域２０２に割り当てられるブロックの数をＭとすると、ＭはＮよりもある程度大きな値に設定される。ＱＬＣ領域２０２からダイナミックＳＬＣバッファ４０１Ｂとして割り当て可能な最大ブロック数は、Ｍ−Ｎ個未満である。

上述したように、クローズ状態のＱＬＣブロックが再オープンされた後、ダイナミックＳＬＣバッファ４０１Ｂに格納されているデータは、この再オープンされたＱＬＣブロックに書き込まれる。したがって、再オープンされたＱＬＣブロックにデータが書き込まれることによって無効データのみとなったダイナミックＳＬＣバッファ４０１Ｂ内のブロックはフリーブロックとして解放される。このフリーブロックはＱＬＣ領域２０２に返却される。返却されたブロックはＱＬＣブロックとして再び使用することも可能であるし、ダイナミックＳＬＣバッファ４０１Ｂに再び割り当てられることも可能である。

図１４は、ＳＳＤ３において実行される書き込み動作を示すブロック図である。

ＳＳＤ３のコントローラ４においては、オープンされている複数の書き込み先ＱＬＣブロックそれぞれに対応する複数のコマンドキューが管理されている。コマンドキュー＃１は、書き込み先ＱＬＣブロック＃１にデータを書き込むための一つ以上のライト要求それぞれを格納するために使用される。コマンドキュー＃２は、書き込み先ＱＬＣブロック＃２にデータを書き込むための一つ以上のライト要求それぞれを格納するために使用される。コマンドキュー＃３は、書き込み先ＱＬＣブロック＃３にデータを書き込むための一つ以上のライト要求それぞれを格納するために使用される。コマンドキュー＃ｐは、書き込み先ＱＬＣブロック＃ｐにデータを書き込むためのライト要求それぞれを格納するために使用される。

ホスト２のサブミッションキュー（ＳＱ）に格納されているコマンドそれぞれは、ディスパッチャ２２によってフェッチされる。そして、書き込み先ＱＬＣブロック＃１にデータを書き込むための各ライト要求はディスパッチャ２２によってコマンドキュー＃１に格納され、書き込み先ＱＬＣブロック＃２にデータを書き込むための各ライト要求はディスパッチャ２２によってコマンドキュー＃２に格納され、書き込み先ＱＬＣブロック＃３にデータを書き込むための各ライト要求はディスパッチャ２２によってコマンドキュー＃３に格納され、書き込み先ＱＬＣブロック＃ｐにデータを書き込むための各ライト要求はディスパッチャ２２によってコマンドキュー＃ｐに格納される。

コマンドキューの各々について、格納されているライト要求の集合に関連付けられているライトデータの総サイズがフラッシュマネジメント部２１によってチェックされる。そして、あるコマンドキューに格納されているライト要求の集合に関連付けられているライトデータの総サイズが閾値、例えば、各ＱＬＣブロックの最小書き込みサイズに達すると、フラッシュマネジメント部２１の制御の下、最小書き込みサイズを有するライトデータが、ＤＭＡＣ１５によってホスト２のライトバッファ５１から内部バッファ１６１に転送される。

これにより、書き込み先ＱＬＣブロックへの書き込みを開始できない、最小書き込みサイズ未満の複数のライトデータで内部バッファ１６１が専有されてしまうことを抑制することができるので、必要な内部バッファ１６１の容量を削減することが出来る。

また、ホスト２のライトバッファ５１から内部バッファ１６１へのライトデータの転送は、ライト要求がフェッチされた順序ではなく、各書き込み先ＱＬＣブロックにライトデータを書き込む順序と同じ順序で実行される。例えば、書き込み先ＱＬＣブロック＃１のページ＃０〜ページ＃３に対応する４ページ分のライトデータをホスト２のライトバッファ５１から内部バッファ１６１に転送するべき場合、フラッシュマネジメント部２１は、ページ＃０〜ページ＃３にそれぞれ書き込まれるべき４つの１６ＫＢライトデータを、ページ＃０に書き込むべき１６ＫＢライトデータ、ページ＃１に書き込むべき１６ＫＢライトデータ、ページ＃２に書き込むべき１６ＫＢライトデータ、ページ＃３に書き込むべき１６ＫＢライトデータ、という順序で、ページ単位でホスト２のライトバッファ５１から内部バッファ１６１に転送する。

なお、ホスト２による書き込み速度が遅い特定のＱＬＣブロックに関しては、フラッシュマネジメント部２１は、各ＱＬＣブロックの容量を上述の閾値として使用し得る。この場合、フラッシュマネジメント部２１は、この特定のＱＬＣブロックにデータを書き込むためのライト要求の集合に関連付けられているライトデータの総サイズが各ＱＬＣブロックの容量に達したか否かを判定する。この特定のＱＬＣブロックにデータを書き込むためのライト要求の集合に関連付けられているライトデータの総サイズが各ＱＬＣブロックの容量に達した場合、フラッシュマネジメント部２１は、ＤＭＡＣ１５を使用して、ＱＬＣブロックの容量に対応するサイズを有するライトデータを、ホスト２のライトバッファ５１から内部バッファ１６１に例えばページ単位で転送する。そして、フラッシュマネジメント部２１は、この特定のＱＬＣブロックの消去動作を行い、ＱＬＣブロックの容量に対応するサイズを有するライトデータを、この特定のＱＬＣブロックに書き込む。

図１５は、ＳＳＤ３において実行される書き込み動作のシーケンスと読み出し動作のシーケンスを示すブロック図である。

図１５では、ＳＳＤ３がＮＶＭｅ仕様のＺｏｎｅｄ Ｎａｍｅｓｐａｃｅｓをサポートする上述の第１タイプＳＳＤとして実現されている場合が例示されている。また、共有フラッシュバッファ２０１としてＳＬＣバッファ４０１が使用されている。

ＳＳＤ３が第１タイプＳＳＤとして実現されている場合、ＳＳＤ３はゾーンド・デバイス（ｚｏｎｅｄ ｄｅｖｉｃｅ）として動作する。ゾーンド・デバイスは、ＳＳＤ３をアクセスするためにホスト２によって使用される論理アドレス空間を分割することによって得られる複数の論理アドレス範囲（複数のＬＢＡ範囲）を使用してアクセスされるデバイスである。

ＳＳＤ３のコントローラ４は、複数のＬＢＡ範囲がそれぞれに割り当てられた複数のゾーンを管理する。ゾーンはＳＳＤ３のＮＡＮＤ型フラッシュメモリ５をアクセスするための単位である。コントローラ４は、ＱＬＣ領域２０２に含まれる複数のＱＬＣブロック（複数の物理ブロックまたは複数のＱＬＣスーパーブロック）と複数のゾーンとの間のマッピングを管理するように構成されており、任意のＱＬＣブロックを一つのゾーンとして割り当てることができる。

ある一つのゾーンに対応する一つのＱＬＣブロックは、このゾーンに割り当てられたＬＢＡ範囲に含まれる連続する論理アドレスを使用してアクセスされる。一つのゾーン内の書き込みは、基本的には、シーケンシャルに実行される。

ホスト２からＳＳＤ３に発行されるライトコマンド（ライト要求）は、例えば、ライトデータが書き込まれるべき最初のセクタを示す論理アドレス（開始ＬＢＡ）、このライトデータのデータサイズ、このライトデータが格納されているホスト２のメモリ（ライトバッファ）内の位置を示すデータポインタ（バッファドレス）、等を含む。ホスト２のメモリは以下では単にホストメモリとも称する。

ライト要求に含まれる開始ＬＢＡの上位ビット部は、このライト要求に関連付けられたライトデータが書き込まれるべきゾーンを指定する識別子として使用される。また、ライト要求に含まれる開始ＬＢＡの下位ビット部は、ライトデータが書き込まれるべきこのゾーン内のオフセットを指定する。したがって、ライト要求によって指定される開始ＬＢＡは、複数のゾーンのうちの一つのゾーンと、ライトデータが書き込まれるべきこのゾーン内のオフセットとを示す。

ライトデータのデータサイズは、例えば、セクタ（論理ブロック）の数によって指定されもよい。一つのセクタは、ホスト２によって指定可能なライトデータの最小データサイズに対応する。つまり、ライトデータのデータサイズはセクタの倍数によって表される。セクタは「論理ブロック」とも称される。

ホスト２からＳＳＤ３に発行されるリードコマンド（リード要求）は、読み出し対象データが読み出されるべき最初のセクタを示す論理アドレス（開始ＬＢＡ）、読み出し対象データのデータサイズ、この読み出し対象データが転送されるべきホストメモリ（リードバッファ）内の位置を示すデータポインタ、等を含む。

リード要求に含まれる開始ＬＢＡの上位ビット部は、読み出し対象データが格納されているゾーンを指定する識別子として使用される。また、リード要求に含まれる開始ＬＢＡの下位ビット部は、読み出し対象データが格納されているゾーン内のオフセットを指定する。したがって、リードコマンドによって指定される開始ＬＢＡは、ゾーンと、読み出し対象データが格納されているこのゾーン内のオフセットとを示す。

ホスト２からＳＳＤ３に発行されるゾーン管理コマンドには、オープンゾーンコマンド（オープン要求）、クローズゾーンコマンド（クローズ要求）、リセットゾーンコマンド（リセット要求）、等が含まれる。

オープンゾーンコマンド（オープン要求）は、上述のアロケートコマンドとして使用される。オープン要求は、各々がエンプティ状態の複数のゾーンの一つを、データの書き込みに利用可能なオープン状態に遷移させるためのコマンド（要求）である。オープン要求は、オープン状態に遷移させるべきゾーンを指定する論理アドレスを含む。オープン要求によって指定される論理アドレスの上位ビット部が、オープン状態に遷移させるべきゾーンを指定する識別子として使用される。

クローズゾーンコマンド（クローズ要求）は、上述のインアクティベートコマンドとして使用される。クローズ要求は、ゾーンの状態を、オープン状態から、書き込みが中断されたクローズ状態に遷移させるためのコマンド（要求）である。クローズ要求は、クローズ状態に遷移させるべきゾーンを指定する論理アドレスを含む。クローズ要求によって指定される論理アドレスの上位ビット部が、クローズ状態に遷移させるべきゾーンを指定する識別子として使用される。

リセットゾーンコマンド（リセット要求）は、上述のデアロケートコマンドとして使用される、リセット要求は、書き換えが実行されるべきゾーンをリセットしてエンプティ状態に遷移させるため要求である。例えば、リセット要求は、データで満たされているフル状態のゾーンを、有効データを含まないエンプティ状態に遷移させるために使用される。有効データは、論理アドレスに関連付けられているデータを意味する。リセット要求は、エンプティ状態に遷移させるべきゾーンを指定する論理アドレスを含む。リセット要求によって指定される論理アドレスの上位ビット部が、エンプティ状態に遷移させるべきゾーンを指定する識別子として使用される。

ゾーンとして使用される個々のＱＬＣブロックの状態は、オープン状態（オープンゾーン）、クローズ状態（クローズゾーン）、フル状態（フルゾーン）、エンプティ状態（エンプティゾーン）に大別される。

オープン状態のＱＬＣブロックはデータの書き込みが可能な書き込み先ブロックとして割り当てられているブロックであり、オープン状態のゾーンとして使用される。フラッシュマネジメント部２１は、オープン状態の各ＱＬＣブロックを、オープンゾーンリスト１０１を使用して管理する。

クローズ状態のＱＬＣブロックは書き込みが中断されたＱＬＣブロックであり、クローズ状態のゾーンに相当する。書き込みが中断されたＱＬＣブロックは、このＱＬＣブロックの一部分にのみデータが書き込まれているＱＬＣブロック、つまり部分的に書き込まれたＱＬＣブロックである。クローズ状態のＱＬＣブロックにおいては、データの書き込みに利用可能な幾つかのページが残っている。フラッシュマネジメント部２１は、クローズ状態の各ＱＬＣブロックを、クローズゾーンリスト１０２を使用して管理する。

フル状態のＱＬＣブロックはそのブロック全体がデータで満たされているブロックであり、フル状態のゾーンに相当する。フラッシュマネジメント部２１は、フル状態の各ＱＬＣゾーンを、フルゾーンリスト１０３を使用して管理する。

エンプティ状態のＱＬＣブロックはフリーＱＬＣブロックであり、リセットされたゾーンに相当する。フラッシュマネジメント部２１は、エンプティ状態の各ＱＬＣブロックを、エンプティゾーンリスト１０４を使用して管理する。

ホスト２はオープン要求（ｏｐｅｎ ｒｅｑｕｅｓｔ）をＳＳＤ３に送信する処理を繰り返し実行することにより、複数のＱＬＣブロック（複数のゾーン）をオープン状態にすることできる。

フラッシュマネジメント部２１がオープン状態のＱＬＣブロック＃１（ゾーン＃１）にデータを書き込むためのライト要求（ｗｒｉｔｅ ｒｅｑｕｅｓｔ）それぞれをホスト２から受信した場合、フラッシュマネジメント部２１は、ＤＭＡＣ１５を使用して、各ＱＬＣブロックの最小書き込みサイズ分のライトデータをホスト２のライトバッファ５１から内部バッファ１６１に転送する。そして、フラッシュマネジメント部２１は、内部バッファ１６１に転送されたライトデータを、ＳＬＣバッファ４０１に書き込まずに、ＱＬＣブロック＃１（ゾーン＃１）のみに書き込む。

また、 フラッシュマネジメント部２１がオープン状態のＱＬＣブロック＃２（ゾーン＃２）にデータを書き込むためのライト要求（ｗｒｉｔｅ ｒｅｑｕｅｓｔ）それぞれをホスト２から受信した場合、フラッシュマネジメント部２１は、ＤＭＡＣ１５を使用して、各ＱＬＣブロックの最小書き込みサイズ分のライトデータをホスト２のライトバッファ５１から内部バッファ１６１に転送する。そして、フラッシュマネジメント部２１は、内部バッファ１６１に転送されたライトデータを、ＳＬＣバッファ４０１に書き込まずに、ＱＬＣブロック＃２（ゾーン＃２）のみに書き込む。

あるオープン状態のＱＬＣブロック（ゾーン）に対するデータの書き込みをしばらくの間実行しない場合、ホスト２は、このＱＬＣブロック（ゾーン）用に確保されているホスト２のライトバッファ５１内の領域を解放できるようにするために、このＱＬＣブロック（ゾーン）をクローズ状態に遷移させるためのクローズ要求（ｃｌｏｓｅ ｒｅｑｕｅｓｔ）をＳＳＤ３に送信する。

ＱＬＣブロック＃１（ゾーン＃１）を示す論理アドレスを指定するクローズ要求（ｃｌｏｓｅ ｒｅｑｕｅｓｔ）をホスト２から受信した時、ＱＬＣブロック＃１（ゾーン＃１）に対応する上述のコマンドキュー＃１にはＱＬＣブロック＃１（ゾーン＃１）への書き込みがまだ開始できないライト要求が格納されている可能性がある。ＱＬＣブロック＃１（ゾーン＃１）の次の書き込み位置から書き込まれるべき４ページ分のライトデータに対応するライトコマンドの集合がコマンドキュー＃１に蓄積されるまでは、これらライトコマンドそれぞれに関連付けられたライトデータはホスト２のライトバッファ５１から内部バッファ１６１に転送されない場合があるためである。

フラッシュマネジメント部２１は、ＱＬＣブロック＃１（ゾーン＃１）に対する受信済みの複数のライトコマンドに関連付けられた複数のライトデータのうち内部バッファ１６１に未転送の残りのライトデータを、ＤＭＡＣ１５を使用して、ホスト２のライトバッファ５１から内部バッファ１６１に転送する。フラッシュマネジメント部２１は、内部バッファ１６１に転送された残りのライトデータを、ＱＬＣブロック＃１（ゾーン＃１）ではなく、ＳＬＣバッファ４０１に書き込む。ＳＬＣバッファ４０１に書き込まれた全てのライトデータは、そのライトデータの書き込み直後に読み出し可能となる。したがって、クローズされるべきＱＬＣブロック＃１（ゾーン＃１）に書き込まれるべき全てのデータをＳＬＣバッファ４０１によって不揮発に記憶することが可能となるので、ＱＬＣブロック＃１（ゾーン＃１）用にホスト２のライトバッファ５１に確保されていた領域全体を解放することが可能となる。

なお、ＱＬＣブロック＃１（ゾーン＃１）への書き込みが終了していないライトデータ、例えば、フォギー書き込み動作のみが終了しておりファイン書き込み動作が終了していないライトデータ、が内部バッファ１６１に存在する場合には、フラッシュマネジメント部２１は、このライトデータも残りのライトデータと一緒にＳＬＣバッファ４０１に書き込む。

そして、フラッシュマネジメント部２１は、ＱＬＣブロック＃１（ゾーン＃１）をクローズ状態に遷移させる。この場合、フラッシュマネジメント部２１は、ＱＬＣブロック＃１（ゾーン＃１）をオープンゾーンリスト１０１から取り除き、クローズゾーンリスト１０２に加える。

ＳＬＣバッファ４０１は、スタティックＳＬＣバッファとダイナミックＳＬＣバッファとを使用する上述のハイブリッドＳＬＣバッファとして実現される。ＳＬＣバッファ４０１は、上述の複数のＳＬＣブロックを含んでいてもよい。スタティックＳＬＣバッファが使い果たされるまでは、フラッシュマネジメント部２１は、クローズ要求を受信する度に、クローズすべきＱＬＣブロック（ゾーン）に書き込まれるべき残りのライトデータをスタティックＳＬＣバッファに書き込む。

この場合、フラッシュマネジメント部２１は、残りのライトデータを、ＳＬＣバッファ４０１（スタティックＳＬＣバッファ）内のオープンされている書き込み先ＳＬＣブロック（ｏｐｅｎ ＳＬＣブロック＃１）にＳＬＣモードで書き込む。書き込み先ＳＬＣブロック全体がデータで満たされると、フラッシュマネジメント部２１は、この書き込み先ＳＬＣブロックをフル状態のＳＬＣブロックとして管理する。

フラッシュマネジメント部２１は、フル状態の全てのＳＬＣブロックを先入れ先出し（ＦＩＦＯ）リストを使用して管理してもよい。ＦＩＦＯリストは複数のエントリを含む。フル状態の一つのＳＬＣブロックがＦＩＦＯリストに入れられると、ＦＩＦＯリストの各エントリに既に格納されている各ＳＬＣブロックはＦＩＦＯリストの出口側に１エントリ分だけ移動する。フラッシュマネジメント部２１は、ＦＩＦＯリストの出口に達したＳＬＣブロック（最も古いＳＬＣブロック）をＳＬＣバッファ４０１のガベージコレクション（ＧＣ）のためのコピー元ブロックとして選択する。フラッシュマネジメント部２１は、選択したＳＬＣブロックに有効データが格納されているか否かを判定する。

選択したＳＬＣブロックに有効データが格納されていない場合、フラッシュマネジメント部２１は、この選択したＳＬＣブロックに対する消去動作を実行し、そしてこの選択したＳＬＣブロックを新たな書き込み先ＳＬＣブロックとして割り当てる。

選択したＳＬＣブロックに有効データが格納されている場合、フラッシュマネジメント部２１は、選択したＳＬＣブロックに格納されている有効データをＧＣ用の書き込み先ＳＬＣブロック（ｏｐｅｎ ＳＬＣブロック＃２）にコピーする。そして、フラッシュマネジメント部２１は、Ｌ２Ｐテーブル３１を更新して、有効データがコピーされた書き込み先ＳＬＣブロック内の記憶位置を示す物理アドレスを、このコピーされた有効データの論理アドレスにマッピングする。選択したＳＬＣブロック内の全ての有効データのコピーが完了した場合、フラッシュマネジメント部２１は、この選択したＳＬＣブロックに対する消去動作を実行し、そしてこの選択したＳＬＣブロックを新たな書き込み先ＳＬＣブロックとして割り当てる。

このようにして、スタティックＳＬＣバッファ内の固定数のＳＬＣブロックはＦＩＦＯ方式によって順番に書き込み先ＳＬＣブロックとして割り当てられる。これにより、これらＳＬＣブロックのプログラム／イレーズサイクル数を同じレートで増加させることができる。

スタティックＳＬＣバッファ内の利用可能な残りＳＬＣブロックの数が閾値Ｔｈ１よりも少なくなると（ｗｅａｒ ｏｕｔ）、新たな書き込み先ＳＬＣブロックの割り当てが必要になる度に、つまり書き込み先ＳＬＣブロック全体がデータで満たされる度に、フラッシュマネジメント部２１は、エンプティゾーンリスト１０４によって管理されているフリーＱＬＣブロック群から一つのＱＬＣブロックを選択し、そして選択した一つのＱＬＣブロックを、ＳＬＣバッファ４０１用の新たな書き込み先ＳＬＣブロック（ｏｐｅｎ ＳＬＣブロック＃１）として割り当てる。なお、この一つのＱＬＣブロックは、ＧＣ用の新たな書き込み先ＳＬＣブロック（ｏｐｅｎ ＳＬＣブロック＃２）として割り当てられてもよい。

この一つのＱＬＣブロックは、ダイナミックＳＬＣバッファを構成する複数のブロックのうちの一つの要素として使用される。

すなわち、フラッシュマネジメント部２１は、例えば、この一つのＱＬＣブロックをＳＬＣバッファ４０１用の新たな書き込み先ＳＬＣブロック（ｏｐｅｎ ＳＬＣブロック＃１）としてオープンし、クローズすべきＱＬＣブロック（ゾーン）に書き込まれるべきライトデータを、このオープンされた書き込み先ＳＬＣブロックにＳＬＣモードで書き込む。

このオープンされた書き込み先ＳＬＣブロック全体がデータで満たされると、フラッシュマネジメント部２１は、この書き込み先ＳＬＣブロックをＦＩＦＯリストに入れる。この書き込み先ＳＬＣブロックは、後続する幾つかのＱＬＣブロックが書き込み先ＳＬＣブロックとして使用された後、ＦＩＦＯリストの出口に達する。

この場合、フラッシュマネジメント部２１は、ＦＩＦＯリストの出口に達したＳＬＣブロックをＧＣ用のコピー元ブロックとして選択する。選択したＳＬＣブロックに有効データが格納されていない場合、フラッシュマネジメント部２１は、この選択したＳＬＣブロックをＱＬＣ領域２０２用のエンプティゾーンリスト１０４に入れ、これによってこの選択したＳＬＣブロックをＱＬＣ領域２０２に返却する。

選択したＳＬＣブロックに有効データが格納されている場合には、フラッシュマネジメント部２１は、選択したＳＬＣブロックに格納されている有効データをＧＣ用の書き込み先ＳＬＣブロック（ｏｐｅｎ ＳＬＣブロック＃２）にコピーする。そして、フラッシュマネジメント部２１は、Ｌ２Ｐテーブル３１を更新して、有効データがコピーされた書き込み先ＳＬＣブロック内の記憶位置を示す物理アドレスを、このコピーされた有効データの論理アドレスにマッピングする。選択したＳＬＣブロック内の全ての有効データのコピーが完了した場合、フラッシュマネジメント部２１は、この選択したＳＬＣブロックをＱＬＣ領域２０２用のエンプティゾーンリスト１０４に入れ、これによってこの選択したＳＬＣブロックをＱＬＣ領域２０２に返却する。

クローズ状態に遷移されたＱＬＣブロック＃１（ゾーン＃１）は、データを書き込むために利用可能な残りのページを含んでいる。したがって、ホスト２は、必要に応じて、クローズ状態のＱＬＣブロック＃１（ゾーン＃１）にデータを書き込むためのライト要求をＳＳＤ３に送信することができる。

クローズ状態のＱＬＣブロック＃１（ゾーン＃１）にデータを書き込むための一つ以上のライト要求をホスト２から受信すると、フラッシュマネジメント部２１は、ＳＬＣバッファ４０１に格納されているＱＬＣブロック＃１（ゾーン＃１）用のライトデータをＳＬＣバッファ４０１から読み出し、読み出したライトデータを内部バッファ１６１に格納する。これにより、ＱＬＣブロック＃１（ゾーン＃１）用のライトデータはＳＬＣバッファ４０１から内部バッファ１６１に転送される。そして、ＳＬＣバッファ４０１から内部バッファ１６１に転送されたライトデータは、例えば、ＱＬＣブロック＃１（ゾーン＃１）用のデータを書き込むための後続の一つ以上のライトコマンドが受信された後に、ＱＬＣブロック＃１（ゾーン＃１）に書き込まれる。この場合、後続の一つ以上のライトコマンドに関連付けられたＱＬＣブロック＃１（ゾーン＃１）用のライトデータがホスト２のライトバッファ５１から内部バッファ１６１に転送される。そして、ＳＬＣバッファ４０１から内部バッファ１６１に転送されたライトデータは、ホスト２のライトバッファ５１から内部バッファ１６１に転送されたＱＬＣブロック＃１（ゾーン＃１）用のライトデータと一緒に、ＱＬＣブロック＃１（ゾーン＃１）に書き込まれる。

また、オープン状態、クローズ状態、またはフル状態であるＱＬＣブロック（ゾーン）の各々に関して、フラッシュマネジメント部２１は、このＱＬＣブロック（ゾーン）の読み出し可能エリアと、このＱＬＣブロック（ゾーン）から読み出し可能ではないデータが格納されている各記憶位置を示す記憶位置情報とをブロック管理テーブル３２を使用して管理する。

各記憶位置は、共有フラッシュバッファ２０１（図１５ではＳＬＣバッファ４０１）内の記憶位置、またはホスト２のライトバッファ５１内の記憶位置のいずれかである。各記憶位置は、例えば、４ＫＢのようなサイズを有するセクタの単位で管理されてもよい。

フラッシュマネジメント部２１が、ＱＬＣゾーンとこのＱＬＣゾーン内のオフセットとを示す開始ＬＢＡと、リード対象データのデータサイズとを指定するリードコマンド（ｒｅａｄ ｒｅｑｕｅｓｔ）をホスト２から受信した場合、フラッシュマネジメント部２１は、リード対象データに対応するＬＢＡ範囲がこのＱＬＣブロック（ゾーン）の読み出し可能エリアに含まれているか否かを判定する。リード対象データに対応するＬＢＡ範囲は、リードコマンドによってそれぞれ指定されるオフセットとデータサイズとによって規定される。

リード対象データに対応するＬＢＡ範囲がこのＱＬＣブロック（ゾーン）の読み出し可能エリアに含まれている場合、フラッシュマネジメント部２１は、リード対象データをこのＱＬＣブロック（ゾーン）から読み出し、読み出したリード対象データを、ＤＭＡＣ１５を使用してホスト２にリードヒットデータとして送信する。

リード対象データに対応するＬＢＡ範囲がこのＱＬＣブロック（ゾーン）の読み出し可能エリアに含まれていない場合、フラッシュマネジメント部２１は、このＱＬＣブロック（ゾーン）に対応する記憶位置情報に基づいて、リード対象データをＳＬＣバッファ４０１、またはホスト２のライトバッファ５１から読み出し、読み出したリード対象データを、ＤＭＡＣ１５を使用してホスト２にリードヒットデータとして送信する。

なお、フラッシュマネジメント部２１は、リード対象データをホスト２のライトバッファ５１から読み出す代わりに、リード対象データがＳＳＤ３内に存在しないことをホスト２に通知する処理だけを実行してもよい。この場合、フラッシュマネジメント部２１は、リード対象データが存在するホスト２のライトバッファ５１内の位置をホスト２に通知してもよい。

データで満たされているフル状態のＱＬＣブロック（ゾーン）に関しては、このＱＬＣゾーンのＬＢＡ範囲の全てが読み出し可能エリアとして管理される。

フル状態のＱＬＣブロック（ゾーン）に格納されている全てのデータが、利用されない不要データになった場合、ホスト２は、このＱＬＣブロック（ゾーン）を示す論理アドレスを指定するリセット要求（ｒｅｓｅｔ ｒｅｑｕｅｓｔ）をＳＳＤ３に送信することができる。このリセット要求（ｒｅｓｅｔ ｒｅｑｕｅｓｔ）をホスト２から受信したことに応じて、フラッシュマネジメント部２１は、このＱＬＣブロック（ゾーン）の状態をエンプティ状態に遷移させる。

ホスト２がエンプティ状態のＱＬＣブロック（ゾーン）にデータを書き込むことを望む場合、ホスト２は、このエンプティ状態のＱＬＣブロック（ゾーン）を示す論理アドレスを指定するオープン要求（ｏｐｅｎ ｒｅｑｕｅｓｔ）をＳＳＤ３に送信する。このオープン要求（ｏｐｅｎ ｒｅｑｕｅｓｔ）をホスト２から受信したことに応じて、フラッシュマネジメント部２１は、このＱＬＣブロック（ゾーン）に対する消去動作を実行し、このＱＬＣブロック（ゾーン）の状態をエンプティ状態からオープン状態に遷移させる。

図１６は、ＳＳＤ３において実行される書き込み動作のシーケンスと読み出し動作のシーケンスの別の例を示すブロック図である。
図１６では、共有フラッシュバッファ２０１としてＱＬＣバッファ３０１が使用されている。ＱＬＣバッファ３０１は、基本的には、上述のダイナミックＳＬＣバッファに対する制御方法と同様の制御方法によって制御される。

図１７は、ＳＳＤ３において実行される書き込み動作の手順と、オープンされているＱＬＣブロックを、書き込みが中断された状態（クローズ状態）に遷移させる動作の手順を示すフローチャートである。

ここでは、複数のＱＬＣブロックから割り当てられた第１の書き込み先領域（書き込み先ＱＬＣブロック＃１）および第２の書き込み先領域（書き込み先ＱＬＣブロック＃２）にライトデータを書き込む場合を例示するが、複数の書き込み先領域が割り当てられている場合には、第１の書き込み先領域（書き込み先ＱＬＣブロック＃１）および第２の書き込み先領域（書き込み先ＱＬＣブロック＃２）にライトデータを書き込む処理と同様の処理が複数の書き込み先領域それぞれに対して実行される。各書き込み先領域は、オープンされている第１の記憶領域（例えばオープンされているゾーン）に相当する。

ＳＳＤ３のコントローラ４がホスト２からライト要求を受信した場合（ステップＳ１１のＹＥＳ）、コントローラ４は、受信したライト要求が、第１の書き込み先領域（書き込み先ＱＬＣブロック＃１）にデータを書き込むためのライト要求または第２の書き込み先領域（書き込み先ＱＬＣブロック＃２）にデータを書き込むためのライト要求のいずれであるかを判定する（ステップＳ１２、Ｓ１７）。

受信したライト要求が第１の書き込み先領域（書き込み先ＱＬＣブロック＃１）にデータを書き込むためのライト要求である場合（ステップＳ１２のＹＥＳ）、コントローラ４は、受信したライト要求を書き込み先ＱＬＣブロック＃１に対応するコマンドキュー＃１に格納し、書き込み先ＱＬＣブロック＃１に書き込むべきライトデータの転送開始条件が満たされたか否かを判定する（ステップＳ１３）。

ステップＳ１３では、コントローラ４は、コマンドキュー＃１に格納されているライト要求の集合に関連付けられたライトデータの総サイズがＱＬＣブロックの最小書き込みサイズ（例えば４ページ分のサイズ）に達したか否かを判定する。

コマンドキュー＃１に格納されているライト要求の集合に関連付けられたライトデータの総サイズがＱＬＣブロックの最小書き込みサイズに達したならば、コントローラ４は、書き込み先ＱＬＣブロック＃１に書き込むべきライトデータの転送開始条件が満たされたと判定する（ステップＳ１３のＹＥＳ）。

この場合、コントローラ４は、ＤＭＡＣ１５を用いて、コマンドキュー＃１に格納されているライト要求の集合に関連付けられたライトデータを、ホスト２のライトバッファ５１から内部バッファ１６１に転送する（ステップＳ１４）。転送されたライトデータは書き込み先ＱＬＣブロック＃１の書き込み動作に必要な最小書き込みサイズを有している。

コントローラ４は、内部バッファ１６１に転送されたライトデータを、メモリセル当たりにｍビットのデータ（ここでは４ビットのデータ）を書き込む書き込みモード、例えばフォギー・ファイン書き込み動作で、書き込み先ＱＬＣブロック＃１に書き込む（ステップＳ１５）。

このようにして、コントローラ４は、コマンドキュー＃１に最小書き込みサイズ分のライト要求の集合が蓄積される度に、ホスト２のライトバッファ５１から内部バッファ１６１へのライトデータの転送と、書き込み先ＱＬＣブロック＃１にライトデータを書き込む動作とを実行する。あるライトデータのファイン書き込み動作が終了することによってこのライトデータが書き込み先ＱＬＣブロック＃１から読み出し可能になった場合、コントローラ４は、この読み出し可能になったライトデータに対応するライト要求の完了を示す応答をホスト２に送信する（ステップＳ１６）。

受信したライト要求が第２の書き込み先領域（書き込み先ＱＬＣブロック＃２）にデータを書き込むためのライト要求である場合（ステップＳ１７のＹＥＳ）、コントローラ４は、受信したライト要求を書き込み先ＱＬＣブロック＃２に対応するコマンドキュー＃２に格納し、書き込み先ＱＬＣブロック＃２に書き込むべきライトデータの転送開始条件が満たされたか否かを判定する（ステップＳ１８）。

ステップＳ１８では、コントローラ４は、コマンドキュー＃２に格納されているライト要求の集合に関連付けられたライトデータの総サイズがＱＬＣブロックの最小書き込みサイズ（例えば４ページ分のサイズ）に達したか否かを判定する。

コマンドキュー＃２に格納されているライト要求の集合に関連付けられたライトデータの総サイズがＱＬＣブロックの最小書き込みサイズに達したならば、コントローラ４は、書き込み先ＱＬＣブロック＃２に書き込むべきライトデータの転送開始条件が満たされたと判定する（ステップＳ１８のＹＥＳ）。

この場合、コントローラ４は、ＤＭＡＣ１５を用いて、コマンドキュー＃２に格納されているライト要求の集合に関連付けられたライトデータを、ホスト２のライトバッファ５１から内部バッファ１６１に転送する（ステップＳ１９）。転送されたライトデータは書き込み先ＱＬＣブロック＃２の書き込み動作に必要な最小書き込みサイズを有している。

コントローラ４は、内部バッファ１６１に転送されたライトデータを、メモリセル当たりにｍビットのデータ（ここでは４ビットのデータ）を書き込む書き込みモード、例えばフォギー・ファイン書き込み動作で、書き込み先ＱＬＣブロック＃２に書き込む（ステップＳ２０）。

このようにして、コントローラ４は、コマンドキュー＃２に最小書き込みサイズ分のライト要求の集合が蓄積される度に、ホスト２のライトバッファ５１から内部バッファ１６１へのライトデータの転送と、書き込み先ＱＬＣブロック＃２にライトデータを書き込む動作とを実行する。あるライトデータのファイン書き込み動作が終了することによってこのライトデータが書き込み先ＱＬＣブロック＃２から読み出し可能になった場合、コントローラ４は、この読み出し可能になったライトデータに対応するライト要求の完了を示す応答をホスト２に送信する（ステップＳ１６）。

ある第１の記憶領域の状態を、書き込み先記憶領域として利用可能なオープン状態から、書き込みが中断されたクローズ状態に遷移させるためのインアクティベート要求（例えばクローズ要求）をホスト２から受信した場合（ステップＳ２１のＹＥＳ）、コントローラ４は、インアクティベート要求によって指定された第１の記憶領域が、第１の書き込み先記憶領域（ＱＬＣブロック＃１）または第２の書き込み先記憶領域（ＱＬＣブロック＃２）のいずれであるかを判定する（ステップＳ２２、Ｓ２６）。

インアクティベート要求（クローズ要求）によって指定された第１の記憶領域が第１の書き込み先記憶領域（ＱＬＣブロック＃１）である場合（ステップＳ２２のＹＥＳ）、コントローラ４は、ＱＬＣブロック＃１に対する受信済みの一つ以上のライト要求のうち、内部バッファ１６１に未転送の残りのライトデータをホスト２のライトバッファ５１から取得する（ステップＳ２３）。

コントローラ４は、ホスト２のライトバッファ５１から取得した残りのライトデータを、共有フラッシュバッファ２０１に、メモリセル当たりにｎビットのデータを書き込むための第２の書き込みモードで書き込む（ステップＳ２４）。第１の書き込み先記憶領域（ＱＬＣブロック＃１）内の書き込みがフォギー・ファイン書き込み動作によって実行されるケースにおいては、ステップＳ２４では、コントローラ４は、ＱＬＣブロック＃１から読み出し可能になっていない第１のライトデータを内部バッファ１６１から取得し、ホスト２のライトバッファ５１から取得した残りのライトデータを、この第１のライトデータと共に、共有フラッシュバッファ２０１に第２の書き込みモードで書き込む。これにより、フォギー書き込み動作のみが終了しており、ファイン書き込み動作がまだ実行されてない第１のライトデータも、共有フラッシュバッファ２０１を使用して不揮発に記憶することができる。

コントローラ４は、共有フラッシュバッファ２０１から読み出し可能となったライトデータに対応するライト要求それぞれの完了を示す応答と、インアクティベート要求の完了を示す応答とをホスト２に送信する（ステップＳ２５）。共有フラッシュバッファ２０１に適用される第２の書き込みモードが、共有フラッシュバッファ２０１に割り当てられたブロック内の複数のページの一つに書き込まれたデータの読み出しが、このページへのデータの書き込みのみによって可能となる書き込みモード、例えばＳＬＣモードまたはＭＬＣ ＬＭモードである場合には、コントローラ４は、共有フラッシュバッファ２０１にライトデータを書き込んだことに応じて、このライトデータに対応する受信済みの一つ以上のライト要求の完了を示す応答をホスト２に送信する。一方、共有フラッシュバッファ２０１に適用される第２の書き込みモードが、共有フラッシュバッファ２０１に割り当てられたブロック内の複数のページの一つに書き込まれたデータの読み出しが、このページに後続する１以上のページへのデータの書き込み後に可能となる書き込みモード、例えばフォギー・ファイン書き込み動作である場合には、コントローラ４は、共有フラッシュバッファ２０１に割り当てられたブロックに書き込んだライトデータがこのブロックから読み出し可能になった場合、このライトデータに対応する受信済みの一つ以上のライト要求の完了を示す応答をホスト２に送信する。

インアクティベート要求（クローズ要求）によって指定された第１の記憶領域が第２の書き込み先記憶領域（ＱＬＣブロック＃２）である場合（ステップＳ２６のＹＥＳ）、コントローラ４は、ＱＬＣブロック＃２に対する受信済みの一つ以上のライト要求のうち、内部バッファに未転送の残りのライトデータをホスト２のライトバッファ５１から取得する（ステップＳ２７）。そして、コントローラ４は、上述のステップＳ２４，Ｓ２５の処理を実行する。

図１８は、ハイブリッドＳＬＣバッファを制御する動作の手順を示すフローチャートである。
まず、コントローラ４は、ＮＡＮＤ型フラッシュメモリ５内の複数のブロックのうちの複数の第１のブロックの集合をＱＬＣ領域２０２用に割り当て、さらに、ＮＡＮＤ型フラッシュメモリ５内の複数のブロックのうちの複数の第２のブロックの集合をＳＬＣバッファ４０１用に割り当てる（ステップＳ３１）。ＳＬＣバッファ４０１用に割り当てられる第２のブロックの数は固定数であり、これら第２のブロックはスタティックＳＬＣバッファ４０１Ａとして使用される。ＳＬＣバッファ４０１用に割り当てられる第２のブロックの数は、ＱＬＣ領域２０２用に割り当てられる第１のブロックの数よりも少ない。

ホスト２からインアクティベート要求（例えばクローズ要求）を受信する度、コントローラ４は、インアクティベート要求によって指定された第１の記憶領域（ＱＬＣブロック）に対する受信済みの一つ以上のライト要求に関連付けられたライトデータのうち、内部バッファ１６１に未転送の残りのライトデータをホスト２のライトバッファ５１から取得し、この残りのライトデータをスタティックＳＬＣバッファ４０１ＡにＳＬＣモードで書き込む（ステップＳ３２）。ステップＳ３２では、コントローラ４は、まず、スタティックＳＬＣバッファ４０１Ａ用に割り当てられているブロックのうちの一つのブロックを、スタティックＳＬＣバッファ４０１Ａ用の書き込み先ＳＬＣブロックとして割り当てる。そして、コントローラ４は、残りのライトデータを、書き込み先ＳＬＣブロックにＳＬＣモードで書き込む。インアクティベート要求によって指定された第１の記憶領域（ＱＬＣブロック）から読み出し可能になっていないライトデータが内部バッファ１６１に格納されている場合には、コントローラ４は、読み出し可能になっていないライトデータを内部バッファ１６１から取得し、残りのライトデータと読み出し可能になっていないライトデータとを書き込み先ＳＬＣブロックにＳＬＣモードで書き込む。

コントローラ４は、例えば、スタティックＳＬＣバッファ４０１Ａ内の各ブロックの消耗度に基づき、スタティックＳＬＣバッファ４０１Ａ内のブロックから不良ブロックを検出する。不良ブロックを検出する処理では、コントローラ４は、例えば、スタティックＳＬＣバッファ４０１Ａ内の各ブロックのプログラム／イレーズサイクル数とＳＬＣブロックの最大プログラム／イレーズサイクル数とを比較し、ＳＬＣブロックの最大プログラム／イレーズサイクル数に達したプログラム／イレーズサイクル数を有するブロックを不良ブロックとして検出してもよい。

コントローラ４がスタティックＳＬＣバッファ４０１Ａ内のあるブロックを不良ブロックとして検出すると（ステップＳ３３のＹＥＳ）、コントローラ４は、このブロックを不良ブロックリストに追加する（ステップＳ３４）。これにより、スタティックＳＬＣバッファ４０１Ａ内の残り利用可能ブロックの数が１つ減少される。

コントローラ４は、スタティックＳＬＣバッファ４０１Ａ用の新たな書き込み先ＳＬＣブロックの割り当てが必要になった場合（ステップＳ３５のＹＥＳ）、つまりスタティックＳＬＣバッファ４０１Ａ用の現在の書き込み先ＳＬＣブロック全体がデータで満たされた場合、スタティックＳＬＣバッファ４０１Ａ内の残り利用可能ブロックの数が閾値Ｔｈ１未満であるか否かを判定する（ステップＳ３６）。

スタティックＳＬＣバッファ４０１Ａ内の残り利用可能ブロックの数が閾値Ｔｈ１以上である場合（ステップＳ３６のＮＯ）、コントローラ４は、スタティックＳＬＣバッファ４０１Ａ内の一つのブロックを、スタティックＳＬＣバッファ４０１Ａ用の新たな書き込み先ＳＬＣブロックとして割り当てる（ステップＳ３７）。そして、コントローラ４は、ホスト２からインアクティベート要求（例えばクローズ要求）を受信する度、ステップＳ３２の処理を実行する。

スタティックＳＬＣバッファ４０１Ａ内の残り利用可能ブロックの数が閾値Ｔｈ１未満である場合（ステップＳ３６のＹＥＳ）、コントローラ４は、スタティックＳＬＣバッファ４０１Ａが使い果たされたと判定する。

この場合、まず、コントローラ４は、ＱＬＣ領域２０２用に割り当てられているブロックの集合から一つのブロックを選択し、この選択したブロックをダイナミックＳＬＣバッファ４０１Ｂ用の書き込み先ブロックとして割り当てる（ステップＳ３８）。ステップＳ３８では、コントローラ４は、エンプティゾーンリスト１０４によって管理されているエンプティ状態のブロック（フリーＱＬＣブロック）の集合から一つのブロックを選択する。

コントローラ４は、ホスト２からインアクティベート要求（例えばクローズ要求）を受信する度、インアクティベート要求によって指定された第１の記憶領域（ＱＬＣ領域ブロック）に対する受信済みの一つ以上のライト要求に関連付けられたライトデータのうち、内部バッファ１６１に未転送の残りのライトデータをホスト２のライトバッファから取得し、この残りのライトデータをダイナミックＳＬＣバッファ４０１Ｂ用の書き込み先ブロックにＳＬＣモードで書き込む（ステップＳ３９）。インアクティベート要求によって指定された第１の記憶領域（ＱＬＣブロック）から読み出し可能になっていないライトデータが内部バッファ１６１に格納されている場合には、コントローラ４は、読み出し可能になっていないライトデータを内部バッファ１６１から取得し、残りのライトデータと読み出し可能になっていないライトデータとを、ダイナミックＳＬＣバッファ４０１Ｂ用の書き込み先ブロックにＳＬＣモードで書き込む。

コントローラ４は、ダイナミックＳＬＣバッファ４０１Ｂ用の新たな書き込み先ブロックの割り当てが必要になった場合（ステップＳ４０のＹＥＳ）、つまりダイナミックＳＬＣバッファ４０１Ｂ用の現在の書き込み先ブロック全体がデータで満たされた場合、ステップＳ３８の処理を再び実行して、エンプティゾーンリスト１０４によって管理されているエンプティ状態のブロック（フリーＱＬＣブロック）の集合から別の一つのブロックを選択し、この選択したブロックをダイナミックＳＬＣバッファ４０１Ｂ用の新たな書き込み先ブロックとして割り当てる。

図１９は、クローズ状態のＱＬＣブロックに対するライト要求の受信に応じてＳＳＤ３において実行される動作の手順を示すフローチャートである。

クローズ状態のＱＬＣブロックにデータを書き込むためのライト要求をホスト２から受信した場合（ステップＳ５１のＹＥＳ）、コントローラ４は、このＱＬＣブロックを再オープンし、このＱＬＣブロックの状態をクローズ状態からオープン状態に遷移させる（ステップＳ５２）。

そして、コントローラ４は、共有フラッシュバッファ２０１に格納されているこのＱＬＣブロック用のライトデータを共有フラッシュバッファ２０１から内部バッファ１６１に転送し（ステップＳ５３）、共有フラッシュバッファ２０１から内部バッファ１６１に転送されたライトデータとホスト２のライトバッファ５１から新たに転送されるこのＱＬＣブロック用のライトデータとをこのＱＬＣブロックに書き込むための書き込み処理を実行する（ステップＳ５４）。

図２０は、比較例に係るＳＳＤにおいて必要となるＳＬＣバッファの容量と、ＳＳＤ３において必要となるＳＬＣバッファの容量を説明するための図である。

図２０の（Ａ）に示されているように、比較例に係るＳＳＤは、全てのライトデータをＳＬＣバッファ４０１と書き込み先ＱＬＣブロックの両方に書き込むための処理、あるいは、全てのライトデータをまずＳＬＣバッファ４０１のみに書き込み、比較例に係るＳＳＤのアイドル時などにＳＬＣバッファ４０１から書き込み先ＱＬＣブロックにライトデータを書き戻す処理を実行する。このため、比較例に係るＳＳＤにおいては、ＱＬＣ領域２０２に書き込まれる全てのデータがＳＬＣバッファ４０１にも書き込まれる。

ホスト２がＱＬＣ領域２０２の各ＱＬＣブロック内の書き込みをシーケンシャルに実行するケースにおいては、ＱＬＣ領域２０２の各ＱＬＣブロックは無効データを含まない。したがって、ＱＬＣ領域２０２に対するＧＣは実行されない。

一方、ＳＬＣバッファ４０１には、異なるＱＬＣブロックに書き込まれるべき複数種のライトデータが書き込まれるので、ＳＬＣバッファ４０１に対するＧＣは必要となる。

例えば、ホスト２によってＱＬＣ領域２０２に書き込まれるデータの総量（ＴＢＷ：Ｔｏｔａｌ Ｂｙｔｅｓ Ｗｒｉｔｔｅｎ］がＡ［ＴＢ］である場合を想定する。この場合、ＳＬＣバッファ４０１に書き込むことが必要なデータの総量は、Ａ×（ＷＡ）［ＴＢ］になる。ここで、ＷＡはＳＬＣバッファ４０１のライトアンプリフィケーションを表している。ＳＬＣバッファ４０１に対するＧＣが必要になるため、ＳＬＣバッファ４０１のライトアンプリフィケーションＷＡは１よりも大きな値である。

図２０の（Ｂ）に示されているように、本実施形態のＳＳＤ３においては、インアクティベート要求がホスト２から受信された場合にのみ、ＳＬＣバッファ４０１へのデータの書き込みが実行される。

例えば、ホスト２によってＱＬＣ領域２０２に書き込まれるデータの総量がＡ［ＴＢ］、Ａ［ＴＢ］のうちＱＬＣ領域２０２に直接的に書き込まれるデータの総量がＣ［ＴＢ］、全てのインアクティベート要求によってＳＬＣバッファ４０１に書き込まれるデータの総量がＢ［ＴＢ］である場合を想定する。

Ａ［ＴＢ］、Ｂ［ＴＢ］、Ｃ［ＴＢ］の間には以下の関係が成立する。

Ａ＝Ｂ＋Ｃ
Ｃ＞０
Ｂ＜Ａ
ＱＬＣ領域２０２に書き込まれるデータの総量がＡ（＝Ｂ＋Ｃ）［ＴＢ］である。

一方、ＳＬＣバッファ４０１に書き込むことが必要なデータの総量は、Ｂ×（ＷＡ）［ＴＢ］になる。ＢはＡよりも少ないので、本実施形態では、ＳＬＣバッファ４０１に書き込むことが必要なデータの総量を削減することができる。

以上説明したように、本実施形態によれば、コントローラ４は、ホスト２からインアクティベート要求を受信した場合、インアクティベート要求によって指定された第１の記憶領域にデータを書き込むための受信済みのライト要求に関連付けられたライトデータのうち、内部バッファ１６１に転送されていない残りのライトデータをホスト２のライトバッファから内部バッファ１６１に転送する。そして、コントローラ４は、この残りのライトデータを、複数の第１の記憶領域によって共有される第２の記憶領域（共有フラッシュバッファ２０１）に書き込む。

したがって、オープン状態の第１の記憶領域のうちのどの第１の記憶領域がクローズされる場合であっても、クローズされるべき個々の第１の記憶領域に対応する残りのライトデータは、共有フラッシュバッファ２０１に書き込まれる。よって、インアクティベート要求の受信の度に残りのライトデータをインアクティベート要求によって指定された第１の記憶領域に書き込むという構成に比し、書き込みが完了できないライトデータの量を低減でき、ホスト２のライトバッファ内の解放可能な領域を増やすことができる。

また、本実施形態では、全てのライトデータを共有フラッシュバッファ２０１とＱＬＣ領域２０２の両方に書き込むための処理を実行するケースや、全てのライトデータをまず共有フラッシュバッファ２０１のみに書き込み、ＳＳＤ３のアイドル時などに共有フラッシュバッファ２０１からＱＬＣ領域２０２にライトデータを書き戻すための処理を実行するケースに比べ、共有フラッシュバッファ２０１に書き込まれるデータの総量を削減することができる。

この結果、共有フラッシュバッファ２０１として割り当てることが必要なブロックの数を削減することが可能となるので、これによってＱＬＣ領域２０２として割り当てることが可能なブロック（ＱＬＣブロック）の数を増やすことが可能となる。

よって、ＮＡＮＤ型フラッシュメモリ５の記憶領域を効率的に利用することが可能となり、またホスト２のライトバッファ５１のサイズを削減することも可能となる。

ホスト２のライトバッファ５１は不揮発性ライトバッファによって実現してもよい。不揮発性ライトバッファは、ストレージクラスメモリ（ＳＣＭ）のような不揮発性メモリによって実現されてもよい。

ホスト２のライトバッファ５１が不揮発性ライトバッファによって実現されている場合には、たとえ停電のようなパワーロスによって内部バッファ１６１内のデータが失われても、ホスト２の不揮発性ライトバッファからこのデータを再び取得することが可能となる。したがって、ＳＳＤ３がパワーロスプロテクション機能を実行するためのキャパシタを備えていなくても、パワーロスによって内部バッファ１６１内のデータが失われてしまうことを防止することができる。

共有フラッシュバッファ２０１は、ストレージクラスメモリ（ＳＣＭ）のような不揮発性メモリよって実現されてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２…ホスト、３…ＳＳＤ、４…コントローラ、５…ＮＡＮＤ型フラッシュメモリ、５１…ホストのライトバッファ、１６１…内部バッファ、２０１…共有フラッシュバッファ、２０２…ＱＬＣ領域、３０１…ＱＬＣバッファ、４０１…ＳＬＣバッファ、４０１Ａ…スタティックＳＬＣバッファ、４０１Ｂ…ダイナミックＳＬＣバッファ。

本発明が解決しようとする課題は、不揮発性メモリの記憶領域を効率的に利用できるメモリシステムを提供することである。

実施形態によれば、ホストに接続可能なメモリシステムは、各々がデータ消去動作の単位である複数のブロックを含む不揮発性メモリと、バッファと、前記不揮発性メモリ及び前記バッファに電気的に接続されたコントローラとを具備する。前記コントローラは、前記複数のブロックのうちの複数の第１のブロックの各々に対し、メモリセル当たりにｍビットのデータを書き込むための第１の書き込みモードでデータを書き込む書き込み動作と、消去動作とを含む第１の動作を複数回実行する。前記コントローラは、前記複数のブロックのうちの第２のブロックが不良ブロックでない間は、前記第２のブロックに対し、メモリセル当たりにｎビットのデータを書き込むための第２の書き込みモードでデータを書き込む書き込み動作と、消去動作とを含む第２の動作を複数回実行する。前記ｍは２以上の整数、前記ｎは１以上且つ前記ｍ未満の整数である。前記第２の動作の前記書き込み動作は、前記複数の第１のブロックのいずれか一つの第１のブロックの状態を、データの書き込みが可能な書き込み先ブロックとして割り当てられている第１の状態から、書き込みが中断された第２の状態に遷移させるための第１の要求を前記ホストから受信したことに応じて、前記第１の要求によって指定された第１のブロックに対する受信済みの一つ以上のライト要求に関連付けられたライトデータのうち、前記バッファに未転送の第１のライトデータを前記第２のブロックに書き込む動作を含む。前記コントローラは、前記第２のブロックが不良ブロックである場合、前記複数の第１のブロックのいずれか一つの第１のブロックの状態を前記第１の状態から前記第２の状態に遷移させるための第２の要求を前記ホストから受信したことに応じて、前記複数の第１のブロックから一つの第１のブロックを選択し、前記第２の要求によって指定された第１のブロックに対する受信済みの一つ以上のライト要求に関連付けられたライトデータのうち、前記バッファに未転送の第２のライトデータを、前記選択された一つの第１のブロックに前記第２の書き込みモードで書き込む。

Claims (15)

1. ホストに接続可能なメモリシステムであって、
   不揮発性メモリと、
   前記不揮発性メモリに電気的に接続されたコントローラであって、
   前記不揮発性メモリに含まれる複数の第１の記憶領域から割り当てられた第１の書き込み先記憶領域にデータを書き込むための第１のライト要求それぞれを前記ホストから受信したことに応じて、前記受信した第１のライト要求の集合に関連付けられているライトデータを前記ホストのライトバッファから前記メモリシステム内の内部バッファに転送し、前記内部バッファに転送された前記ライトデータを、メモリセル当たりにｍビットのデータを書き込むための第１の書き込みモードで前記第１の書き込み先記憶領域に書き込み、
   前記複数の第１の記憶領域から割り当てられた第２の書き込み先記憶領域にデータを書き込むための第２のライト要求それぞれを前記ホストから受信したことに応じて、前記受信した第２のライト要求の集合に関連付けられているライトデータを前記ホストのライトバッファから前記内部バッファに転送し、前記内部バッファに転送された前記ライトデータを前記第１の書き込みモードで前記第２の書き込み先記憶領域に書き込み、
   前記複数の第１の記憶領域のいずれか一つの状態を、データの書き込みが可能な書き込み先記憶領域として割り当てられている第１の状態から、書き込みが中断された第２の状態に遷移させるための第１の要求を前記ホストから受信する度、前記第１の要求によって指定された第１の記憶領域に対する受信済みのライト要求に関連付けられたライトデータのうち、前記内部バッファに未転送の残りのライトデータを前記ホストのライトバッファから取得し、前記残りのライトデータを、メモリセル当たりにｎビットのデータを書き込むための第２の書き込みモードで、前記複数の第１の記憶領域によって共有される、前記不揮発性メモリ内に含まれる第２の記憶領域に書き込み、前記第１の要求によって指定された前記第１の記憶領域の状態を前記第１の状態から前記第２の状態に遷移させるように構成され、
   前記ｍは２以上の整数、前記ｎは１以上且つ前記ｍ以下の整数である、メモリシステム。
2. 前記不揮発性メモリは各々が複数のページを含む複数のブロックを含み、
   前記第１の書き込みモードは、各第１の記憶領域に割り当てられたブロックの複数のページの一つのページに書き込まれたデータの読み出しが前記一つのページに後続する１以上のページへのデータの書き込み後に可能となる書き込みモードであり、
   前記コントローラは、
   前記第１の要求によって指定された前記第１の記憶領域に割り当てられたブロックから読み出し可能になっていない第１のライトデータを前記内部バッファから取得し、前記残りのライトデータを、前記第１のライトデータと共に、前記第２の書き込みモードで、前記第２の記憶領域に書き込むように構成されている請求項１記載のメモリシステム。
3. 前記ｎは前記ｍと等しく、
   前記第２の書き込みモードは、前記第２の記憶領域に割り当てられたブロックの複数のページの一つのページに書き込まれたデータの読み出しが前記一つのページに後続する１以上のページへのデータの書き込み後に可能となる書き込みモードであり、
   前記コントローラは、
   前記残りのライトデータが前記第２の記憶領域に割り当てられたブロックから読み出し可能になった場合、前記残りのライトデータに対応する前記受信済みの一つ以上のライト要求の完了を示す応答を前記ホストに送信するように構成されている請求項２記載のメモリシステム。
4. 前記ｎは前記ｍ未満であり、
   前記第２の書き込みモードは、前記第２の記憶領域に割り当てられたブロックの複数のページ内の一つのページに書き込まれたデータの読み出しが前記一つのページへの前記データの書き込みのみによって可能になる書き込みモードであり、
   前記コントローラは、
   前記残りのライトデータを前記第２の記憶領域に割り当てられたブロックに書き込んだことに応じて、前記残りのライトデータに対応する前記受信済みの一つ以上のライト要求の完了を示す応答を前記ホストに送信するように構成されている請求項２記載のメモリシステム。
5. 前記ｎは前記ｍ未満であり、
   前記第２の書き込みモードは、前記第２の記憶領域に割り当てられたブロックの複数のページ内の一つのページに書き込まれたデータの読み出しが前記一つのページへの前記データの書き込みのみによって可能になる書き込みモードであり、
   前記コントローラは、
   前記複数のブロックのうちの複数の第１のブロックの集合を前記複数の第１の記憶領域用に割り当て、前記複数のブロックのうちの複数の第２のブロックの集合を前記第２の記憶領域用に割り当て、前記第２のブロックの数は前記第１のブロックの数よりも少なく、
   前記第１の要求を前記ホストから受信する度、前記複数の第２のブロックから割り当てられた、前記第２の記憶領域の書き込み先ブロックに、前記残りのデータの書き込みを行い、
   前記複数の第２のブロックのうち利用可能な残りの第２のブロックの数が閾値よりも減少した場合、前記複数の第１のブロックの集合に含まれる一つのブロックを前記第２の記憶領域の書き込み先ブロックとして割り当て、前記第２の記憶領域の前記書き込み先ブロックとして割り当てられた前記一つのブロックに、前記残りのデータを前記第２の書き込みモードで書き込むように構成されている請求項２記載のメモリシステム。
6. 前記第２の記憶領域の前記書き込み先ブロックとして割り当てられた前記一つのブロック全体がデータで満たされた場合、前記コントローラは、前記複数の第１のブロックの集合に含まれる別の一つのブロックを前記第２の記憶領域の新たな書き込み先ブロックとして割り当てるように構成されている請求項５記載のメモリシステム。
7. 前記コントローラは、
   前記第２の状態に遷移された前記第１の記憶領域にデータを書き込むためのライト要求を前記ホストから受信した場合、
   前記指定された第１の記憶領域の状態を前記第２の状態から前記第１の状態に遷移させ、
   前記第２の状態に遷移された前記第１の記憶領域に対応する前記残りのライトデータを前記第２の記憶領域から読み出し、読み出した前記残りのライトデータを前記内部バッファに格納するように構成されている請求項１記載のメモリシステム。
8. 前記コントローラは、
   前記ホストから受信されるライト要求それぞれを、前記第１の書き込み先記憶領域にライトデータを書き込むための前記第１のライト要求の第１のグループと、前記第２の書き込み先記憶領域にライトデータを書き込むための前記第２のライト要求の第２のグループとに分類し、
   前記第１のグループに属する前記第１のライト要求の集合に関連付けられたライトデータの総サイズが各第１の記憶領域の最小書き込みサイズに達した場合、前記最小書き込みサイズを有する、前記第１のライト要求の集合に関連付けられたライトデータを、前記ホストのライトバッファから前記内部バッファに転送し、
   前記第２のグループに属する前記第２のライト要求の集合に関連付けられたライトデータの総サイズが前記最小書き込みサイズに達した場合、前記最小書き込みサイズを有する、前記第２のライト要求の集合に関連付けられたライトデータを、前記ホストのライトバッファから前記内部バッファに転送するように構成されている請求項１記載のメモリシステム。
9. 前記ホストの前記ライトバッファは不揮発性ライトバッファである請求項１記載のメモリシステム。
10. 不揮発性メモリを含むメモリシステムを制御する制御方法であって、
    前記不揮発性メモリに含まれる複数の第１の記憶領域から割り当てられた第１の書き込み先記憶領域にデータを書き込むための第１のライト要求それぞれをホストから受信したことに応じて、前記受信した第１のライト要求の集合に関連付けられているライトデータを前記ホストのライトバッファから前記メモリシステム内の内部バッファに転送し、前記内部バッファに転送された前記ライトデータを、メモリセル当たりにｍビットのデータを書き込むための第１の書き込みモードで前記第１の書き込み先記憶領域に書き込むことと、
    前記複数の第１の記憶領域から割り当てられた第２の書き込み先記憶領域にデータを書き込むための第２のライト要求それぞれを前記ホストから受信したことに応じて、前記受信した第２のライト要求の集合に関連付けられているライトデータを前記ホストのライトバッファから前記内部バッファに転送し、前記内部バッファに転送された前記ライトデータを前記第１の書き込みモードで前記第２の書き込み先記憶領域に書き込むことと、
    前記複数の第１の記憶領域のいずれか一つの状態を、データの書き込みが可能な書き込み先記憶領域として割り当てられている第１の状態から、書き込みが中断された第２の状態に遷移させるための第１の要求を前記ホストから受信する度、前記第１の要求によって指定された第１の記憶領域に対する受信済みの一つ以上のライト要求に関連付けられたライトデータのうち、前記内部バッファに未転送の残りのライトデータを前記ホストのライトバッファから取得し、前記残りのライトデータを、メモリセル当たりにｎビットのデータを書き込むための第２の書き込みモードで、前記複数の第１の記憶領域によって共有される、前記不揮発性メモリ内に含まれる第２の記憶領域に書き込み、前記第１の要求によって指定された前記第１の記憶領域の状態を前記第１の状態から前記第２の状態に遷移させることとを具備し、
    前記ｍは２以上の整数、前記ｎは１以上且つ前記ｍ以下の整数である、制御方法。
11. 前記不揮発性メモリは各々が複数のページを含む複数のブロックを含み、
    前記第１の書き込みモードは、各第１の記憶領域に割り当てられたブロックの複数のページの一つのページに書き込まれたデータの読み出しが前記一つのページに後続する１以上のページへのデータの書き込み後に可能となる書き込みモードであり、
    前記残りのライトデータを前記第２の記憶領域に書き込むことは、前記第１の要求によって指定された前記第１の記憶領域に割り当てられたブロックから読み出し可能になっていない第１のライトデータを前記内部バッファから取得し、前記残りのライトデータを、前記第１のライトデータと共に、前記第２の書き込みモードで、前記第２の記憶領域に書き込むことを含む請求項１０記載の制御方法。
12. 前記ｎは前記ｍと等しく、
    前記第２の書き込みモードは、前記第２の記憶領域に割り当てられたブロックの複数のページの一つのページに書き込まれたデータの読み出しが前記一つのページに後続する１以上のページへのデータの書き込み後に可能となる書き込みモードであり、
    前記残りのライトデータが前記第２の記憶領域に割り当てられたブロックから読み出し可能になった場合、前記残りのライトデータに対応する前記受信済みの一つ以上のライト要求の完了を示す応答を前記ホストに送信することをさらに具備する請求項１１記載の制御方法。
13. 前記ｎは前記ｍ未満であり、
    前記第２の書き込みモードは、前記第２の記憶領域に割り当てられたブロックの複数のページ内の一つのページに書き込まれたデータの読み出しが前記一つのページへの前記データの書き込みのみによって可能になる書き込みモードであり、
    前記残りのライトデータを前記第２の記憶領域に割り当てられたブロックに書き込んだことに応じて、前記残りのライトデータに対応する前記受信済みの一つ以上のライト要求の完了を示す応答を前記ホストに送信することをさらに具備する請求項１１記載の制御方法。
14. 前記ｎは前記ｍ未満であり、
    前記第２の書き込みモードは、前記第２の記憶領域に割り当てられたブロックの複数のページ内の一つのページに書き込まれたデータの読み出しが前記一つのページへの前記データの書き込みのみによって可能になる書き込みモードであり、
    前記複数のブロックのうちの複数の第１のブロックの集合を前記複数の第１の記憶領域用に割り当て、前記複数のブロックのうちの複数の第２のブロックの集合を前記第２の記憶領域用に割り当てることと、前記第２のブロックの数は前記第１のブロックの数よりも少なく、
    前記第１の要求を前記ホストから受信する度、前記複数の第２のブロックから割り当てられた、前記第２の記憶領域の書き込み先ブロックに、前記残りのデータの書き込みを行うことと、
    前記複数の第２のブロックのうち利用可能な残りの第２のブロックの数が閾値よりも減少した場合、前記複数の第１のブロックの集合に含まれる一つのブロックを前記第２の記憶領域の書き込み先ブロックとして割り当て、前記第２の記憶領域の前記書き込み先ブロックとして割り当てられた前記一つのブロックに、前記残りのデータを前記第２の書き込みモードで書き込むこととをさらに具備する請求項１１記載の制御方法。
15. 前記第２の記憶領域の前記書き込み先ブロックとして割り当てられた前記一つのブロック全体がデータで満たされた場合、前記複数の第１のブロックの集合に含まれる別の一つのブロックを前記第２の記憶領域の新たな書き込み先ブロックとして割り当てることをさらに具備する請求項１４記載の制御方法。

Images