JP2022094705A - メモリシステムおよび制御方法 - Google Patents

メモリシステムおよび制御方法 Download PDF

Info

Publication number
JP2022094705A
JP2022094705A JP2020207741A JP2020207741A JP2022094705A JP 2022094705 A JP2022094705 A JP 2022094705A JP 2020207741 A JP2020207741 A JP 2020207741A JP 2020207741 A JP2020207741 A JP 2020207741A JP 2022094705 A JP2022094705 A JP 2022094705A
Authority
JP
Japan
Prior art keywords
buffer
data
zone
buffers
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020207741A
Other languages
English (en)
Inventor
孝 石黒
Takashi Ishiguro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020207741A priority Critical patent/JP2022094705A/ja
Priority to TW110118823A priority patent/TWI792322B/zh
Priority to CN202110947692.0A priority patent/CN114637693A/zh
Priority to US17/446,875 priority patent/US11520520B2/en
Publication of JP2022094705A publication Critical patent/JP2022094705A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】必要なメモリリソースの量を削減可能なメモリシステムを実現する。【解決手段】コントローラは、第１のゾーンにデータをシーケンシャルに書き込むための第１のコマンドをホストから受信する。コントローラは、第１のゾーンが割り当てられている第１のバッファが存在する場合、第１のバッファに第１のデータを格納する。コントローラは、第１のバッファが存在せず、且つ、フリーのバッファが存在する場合、第１のゾーンをフリーのバッファに割り当て、第１のゾーンが割り当てられたフリーのバッファに第１のデータを格納する。コントローラは、第１のバッファが存在せず、且つ、フリーのバッファが存在しない場合、複数のバッファのうち、データの格納のための最後の更新が最も古いバッファに、第１のゾーンを追加的に割り当て、第１のゾーンが追加的に割り当てられたバッファに、第１のデータを格納する。【選択図】図６

Description

本発明の実施形態は、不揮発性メモリを制御する技術に関する。
近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの一つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。
ＳＳＤのようなメモリシステムとホストとの間の通信のための論理的なインタフェース用の規格としては、ＮＶＭ ＥｘｐｒｅｓｓＴＭ（ＮＶＭｅＴＭ）が知られている。ＮＶＭｅ規格のインタフェースにおいては、ゾーンド・ネームスペースが規定されている。ゾーンド・ネームスペースでは、メモリシステムの論理アドレス範囲は、複数のゾーンに分割されている。
メモリシステムにおいては、異なるゾーンにそれぞれ書き込むべきデータをゾーン毎にバッファリングするために、ゾーンの数と同数のバッファが用意される場合がある。この場合、メモリシステムにおいて管理することが必要なゾーンの数が多い場合には、これらゾーンのために多くの量のメモリリソースが消費されることになる。
したがって、メモリシステムにおいては、必要なメモリリソースの量を削減可能な新たな技術の実現が要求されている。
米国特許第１０，６９８，６３５号明細書 米国特許出願公開第２０２０／０１６７２７４号明細書 米国特許出願公開第２０２０／０２５７４４９号明細書
本発明の一実施形態が解決しようとする課題は、必要なメモリリソースの量を削減可能なメモリシステムおよび制御方法を提供することである。
実施形態によれば、メモリシステムは、不揮発性メモリと、不揮発性メモリに電気的に接続され、ＮＶＭ ｅｘｐｒｅｓｓ規格によって規定された、複数のゾーンに分割されたゾーンド・ネームスペースを使用して、不揮発性メモリを制御するように構成されたコントローラと、を具備する。コントローラは、複数のバッファを管理する。複数のバッファの数は複数のゾーンの数よりも少ない。コントローラは、複数のゾーンのうちの第１のゾーンにデータをシーケンシャルに書き込むためのコマンドであって第１のデータに関連付けられた第１のコマンドをホストから受信する。コントローラは、第１のコマンドを受信したことに応じ、第１のゾーンが割り当てられている第１のバッファが複数のバッファの中に存在する場合、第１のバッファに第１のデータを格納する。コントローラは、第１のコマンドを受信したことに応じ、第１のバッファが複数のバッファの中に存在せず、且つ、どのゾーンも割り当てられていないフリーのバッファが複数のバッファの中に存在する場合、第１のゾーンをフリーのバッファに割り当て、第１のゾーンが割り当てられたフリーのバッファに第１のデータを格納する。コントローラは、第１のコマンドを受信したことに応じ、第１のバッファが複数のバッファの中に存在せず、且つ、どのゾーンも割り当てられていないフリーのバッファが複数のバッファの中に存在しない場合、複数のバッファのうち、データの格納のための最後の更新が最も古いバッファに、第１のゾーンを追加的に割り当て、第１のゾーンが追加的に割り当てられたバッファに、第１のデータを格納する。
実施形態に係るメモリシステムを含む情報処理システムの構成例を示すブロック図。 ＮＶＭｅ規格によって規定されたゾーンド・ネームスペースの構成例を示す図。 実施形態に係るメモリシステムにおいて実行される、ライトポインタの更新動作を示す図。 比較例に係るメモリシステムにおいて実行されるバッファリング処理を示す図。 比較例に係るメモリシステムにおいて実行される別のバッファリング処理を示す図。 実施形態に係るメモリシステムに設けられた、複数のバッファと、データ／バッファ振り分け制御部と、データ／ゾーン振り分け制御部との関係を示す図。 実施形態に係るメモリシステムにおいて実行されるバッファリング処理の一つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行されるバッファリング処理の二つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行されるバッファリング処理の三つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行されるバッファリング処理の四つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行される追い越し処理の一つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行される追い越し処理の二つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行される追い越し処理の三つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行される追い越し処理の四つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行される追い越し処理の五つ目の処理を示す図。 実施形態に係るメモリシステムにおいて実行されるコマンド処理の手順を示すフローチャート。 実施形態に係るメモリシステムにおいて実行されるデータ／バッファ振り分け処理の手順を示すフローチャート。 実施形態に係るメモリシステムにおいて実行される追い越し処理の手順を示すフローチャート。
以下、図面を参照して、実施形態を説明する。
図１は、実施形態に係るメモリシステムを含む情報処理システム１の構成例を示すブロック図である。情報処理システム１は、ホスト（ホストデバイス）２と、ＳＳＤ３とを含む。
メモリシステムは、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。メモリシステムは、例えば、ＮＡＮＤ型フラッシュメモリ５を含むＳＳＤ３として実現され得る。
ＳＳＤ３は、ホスト２にケーブルまたはネットワークを介して接続されてもよい。あるいは、ＳＳＤ３は、ホスト２に内蔵されてもよい。ホスト２とＳＳＤ３とを接続するための論理インタフェースの規格としては、ＮＶＭｅ規格が使用され得る。
ホスト２は、ＳＳＤ３を制御するように構成された情報処理装置である。ホスト２の例には、パーソナルコンピュータ、サーバコンピュータ、携帯端末、車載機器、が含まれる。
ホスト２は、プロセッサ１０１と、メモリ１０２を含む。プロセッサ１０１は、ホスト２内の各コンポーネントの動作を制御するように構成されたＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）である。プロセッサ１０１は、ホスト２に接続される他のストレージデバイスまたはＳＳＤ３からメモリ１０２にロードされるソフトウェア（ホストソフトウェア）を実行する。ホストソフトウェアには、オペレーティングシステム、ファイルシステム、デバイスドライバ、アプリケーションプログラム等が含まれる。
メモリ１０２は、ホスト２に設けられたメインメモリである。メモリ１０２は、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のようなランダムアクセスメモリによって実現される。メモリ１０２の記憶領域の一部は、一つ以上のＳＱ／ＣＱペアを格納するために使用される。各ＳＱ／ＣＱペアは、一つ以上のサブミッションキュー（ＳＱ）とこの一つ以上のサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）とを含む。
サブミッションキュー（ＳＱ）は、ＳＳＤ３にコマンドを発行するために使用されるキューである。コンプリーションキュー（ＣＱ）は、完了したコマンドのステータスを示すコマンド完了をＳＳＤ３から受信するために使用されるキューである。
ホスト２は、各ＳＱ／ＣＱペアに含まれる一つ以上のサブミッションキュー（ＳＱ）を経由してＳＳＤ３に様々なコマンドを送信する。
ＳＳＤ３は、ホスト２との通信をＮＶＭｅ規格に準拠して実行するように構成されている。
このＮＶＭｅ規格のインタフェースには、ＰＣＩ ｅｘｐｒｅｓｓＴＭ（ＰＣＩｅＴＭ）バスを経由したインタフェース（ＮＶＭｅ ｏｖｅｒ ＰＣＩｅ）と、イーサネットＴＭのようなネットワークを経由したインタフェース（ＮＶＭｅ ｏｖｅｒ Ｆａｂｒｉｃｓ：ＮＶＭｅ－ｏＦ）とが含まれる。ＳＳＤ３が準拠するインタフェース規格は、ＮＶＭｅ ｏｖｅｒ ＰＣＩｅであってもよいし、ＮＶＭｅ－ｏＦであってもよい。
ＮＶＭｅ規格においては、複数のネームスペースが使用され得る。複数のネームスペースは、互いに独立した論理アドレス範囲である。論理アドレスは、ＳＳＤ３のメモリ空間内を論理的にアドレス指定するためにホスト２によって使用されるアドレスである。この論理アドレスとしては、論理ブロックアドレス（ｌｏｇｉｃａｌ ｂｌｏｃｋ ａｄｄｒｅｓｓ）が使用され得る。各ネームスペースは、ＳＳＤ３にアクセスするためにホスト２によって使用される。複数のネームスペースを使用することにより、一つのストレージデバイスをあたかも複数のストレージデバイスであるかのように動作させることができる。
さらに、ＮＶＭｅ規格では、ゾーンド・ネームスペースが規定されている。ゾーンド・ネームスペースは、複数のゾーンに分割されたネームスペースである。各ゾーンは、連続する論理アドレスを含む。
ＳＳＤ３は、ＮＶＭｅ規格によって規定されたゾーンド・ネームスペースをサポートしている。ＳＳＤ３は、ゾーンド・ネームスペースに含まれる複数のゾーンの各々に、データをシーケンシャルに書き込むように構成されている。
ＳＳＤ３は、コントローラ４と、不揮発性メモリ（例えば、ＮＡＮＤ型フラッシュメモリ５）とを備える。ＳＳＤ３は、ランダムアクセスメモリ、例えば、ＤＲＡＭ６も備えていてもよい。
ＮＡＮＤ型フラッシュメモリ５は、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含む。ＮＡＮＤ型フラッシュメモリ５は、２次元構造のフラッシュメモリであってもよいし、３次元構造のフラッシュメモリであってもよい。
ＮＡＮＤ型フラッシュメモリ５のメモリセルアレイは、複数のブロックＢＬＫ０～ＢＬＫｘ－１を含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、複数のページ（ここではページＰ０～Ｐｙ－１）を含む。各ページは、同一ワード線に接続された複数のメモリセルを含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、データを消去するデータ消去動作の単位である。ページＰ０～Ｐｙ－１の各々は、データ書き込み動作およびデータ読み出し動作の単位である。
コントローラ４は、Ｓｙｓｔｅｍ－ｏｎ－ａ－ｃｈｉｐ（ＳｏＣ）のような回路によって実現されてもよい。
コントローラ４は、ＮＡＮＤ型フラッシュメモリ５を制御することによって、ホスト２から受信したデータをＮＡＮＤ型フラッシュメモリ５に書き込むデータ書き込み動作と、ホスト２によって要求された読み出し対象データをＮＡＮＤ型フラッシュメモリ５から読み出すデータ読み出し動作とを制御する。
コントローラ４は、これに限定されないが、Ｔｏｇｇｌｅ ＮＡＮＤフラッシュインタフェースまたはオープンＮＡＮＤフラッシュインタフェース（ＯＮＦＩ）に準拠するＮＡＮＤインタフェース１３を介して、ＮＡＮＤ型フラッシュメモリ５に電気的に接続されている。コントローラ４は、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたメモリコントローラとして動作する。
コントローラ４は、ＮＡＮＤ型フラッシュメモリ５のデータ管理及びブロック管理を実行するように構成されたフラッシュトランスレーション層（ＦＴＬ）として機能し得る。
ＦＴＬによって実行されるデータ管理は、（１）論理アドレスそれぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレスそれぞれとの間の対応関係を示すマッピング情報の管理、（２）ＮＡＮＤ型フラッシュメモリ５の制約（例えば、ページ単位のリード／ライト動作とブロック単位の消去動作）を隠蔽するための処理、等が含まれる。ある論理アドレスに対応する物理アドレスは、この論理アドレスに対応するデータが書き込まれた不揮発性メモリ５内の物理的な記憶位置を示す。コントローラ４は、論理物理アドレス変換テーブル（ｌｏｇｉｃａｌ―ｔｏ―ｐｈｙｓｉｃａｌ ａｄｄｒｅｓｓ ｔｒａｎｓｌａｔｉｏｎ ｔａｂｌｅ：Ｌ２Ｐテーブル）３１を使用して、論理アドレスそれぞれと物理アドレスそれぞれとの間の対応関係を管理する。上述したように、論理アドレスとしては、論理ブロックアドレス（ＬＢＡ）が使用され得る。
さらに、コントローラ４は、ＮＶＭｅ規格によって規定されたゾーンド・ネームスペースを使用して、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されている。
図２は、ＮＶＭｅ規格によって規定された一つのゾーンド・ネームスペースの構成例を示す図である。
各ゾーンド・ネームスペースの論理ブロックアドレス範囲は、ＬＢＡ ０から始まる。例えば、図２のゾーンド・ネームスペースの論理ブロックアドレス範囲は、ＬＢＡ ０からＬＢＡ ｚ－１までの連続するｚ個のＬＢＡを含んでいる。このゾーンド・ネームスペースは、ゾーン０からゾーンｋまでのｋ＋１個のゾーンに分割されている。これらゾーンの各々は、連続する非重複の論理ブロックアドレスを含む。
より詳しくは、ゾーン０、ゾーン１、…、ゾーンｋがゾーンド・ネームスペースに割り当てられている。ＬＢＡ ０は、ゾーン０の最小のＬＢＡを示し、ＬＢＡ ｚ－１はゾーンｋの最大のＬＢＡを示す。ゾーン１は、ＬＢＡ ｍ、ＬＢＡ ｍ＋１、…、ＬＢＡ ｎ－２、ＬＢＡ ｎ－１を含む。ＬＢＡ ｍはゾーン１の最小のＬＢＡを示し、ＬＢＡ ｎ－１はゾーン１の最大のＬＢＡを示す。
コントローラ４は、例えば、ＮＡＮＤ型フラッシュメモリ５内の複数の記憶領域（物理記憶領域）の各々と複数のゾーンの各々との間のマッピングを管理し得る。この場合、コントローラ４は、ＮＡＮＤ型フラッシュメモリ５に含まれる複数のブロックのうちの少なくとも一つのブロックを、一つのゾーン用の物理記憶領域として割り当ててもよい。
特定のゾーンにデータを書き込むことを要求するコマンドをコントローラ４がホスト２から受信した場合、コントローラ４は受信したコマンドによって指定されたゾーン、つまりこの特定のゾーンに割り当てられたＮＡＮＤ型フラッシュメモリ５内の特定の物理記憶領域に、データをシーケンシャルに書き込む。この結果、この特定のゾーンに含まれる連続するＬＢＡに対応するデータは、この特定のゾーンに割り当てられた特定の物理記憶領域内の連続する物理記憶位置にシーケンシャルに書き込まれる。
したがって、あるゾーンに含まれる連続するＬＢＡに対応するデータのシーケンシャルリードを行う際には、コントローラ４は、このゾーン用の物理記憶領域として割り当てられた少なくとも一つのブロックのみをリードアクセスするだけで、これらデータのシーケンシャルリードを効率よく実行することができる。
図３は、ＳＳＤ３において実行される、ライトポインタの更新動作を示す図である。
ＳＳＤ３のコントローラ４は、複数のゾーンにそれぞれ対応する複数のライトポインタを管理する。各ライトポインタは、そのライトポインタに対応するゾーン内の次の書き込み可能ＬＢＡを示す。あるゾーンにデータをシーケンシャルに書き込むと、コントローラ４は、このゾーンに対応するライトポインタの値を、データが書き込まれた論理ブロックの数だけ増やす。
ここでは、ゾーン１を例に、ライトポインタの更新動作を説明する。ゾーン１は、ＬＢＡ ｍからＬＢＡ ｎ－１までの論理ブロックアドレス範囲を含む。ＬＢＡ ｍは、ゾーン１の最小の論理ブロックアドレス、つまりゾーン１のゾーン・スタート・論理ブロックアドレス（ＺＳＬＢＡ）である。
ゾーン１が有効データを含まないエンプティ状態である場合、ゾーン１に対応するライトポインタは、ゾーン１のゾーン・スタート・論理ブロックアドレスであるＬＢＡ ｍを示す。ゾーン１にデータを書き込むためのコマンドによって指定された書き込み先位置（開始ＬＢＡ）がゾーン１のライトポインタ（ここでは、ＬＢＡ ｍ）に等しい場合、コントローラ４は、その指定された開始ＬＢＡから始まるＬＢＡ範囲、例えば、ＬＢＡ ｍと、ＬＢＡ ｍ＋１、にデータを書き込む。コントローラ４は、データが書き込まれた論理ブロックの数だけゾーン１のライトポインタの値が増えるように、ゾーン１のライトポインタを更新する。例えば、ＬＢＡ ｍと、ＬＢＡ ｍ＋１にデータが書き込まれた場合、コントローラ４は、ライトポインタの値をＬＢＡ ｍ＋２に更新する。ＬＢＡ ｍ＋２は、ゾーン１内の未書き込みＬＢＡのうちの最小のＬＢＡ、つまりゾーン１内の次の書き込み可能ＬＢＡを示す。
図１の説明に戻る。コントローラ４は、上述したＮＡＮＤインタフェース１３の他、ホストインタフェース１１と、ＣＰＵ１２と、ＤＲＡＭインタフェース１４と、直接メモリアクセスコントローラ（ＤＭＡＣ）１５と、バッファ回路１６と、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）エンコード／デコード部１７とを含む。これらホストインタフェース１１と、ＣＰＵ１２と、ＮＡＮＤインタフェース１３と、ＤＲＡＭインタフェース１４と、ＤＭＡＣ１５と、バッファ回路１６と、ＥＣＣエンコード／デコード部１７とは、バス１０を介して相互接続される。
ホストインタフェース１１は、ホスト２との通信を実行するように構成されたホストインタフェース回路である。ホストインタフェース１１は、例えば、ＰＣＩｅコントローラである。あるいは、ＳＳＤ３がネットワークインタフェースコントローラを内蔵する構成である場合には、ホストインタフェース１１は、ネットワークインタフェースコントローラの一部として実現されてもよい。
ホストインタフェース１１は、ホスト２との通信をＮＶＭｅ規格に準拠して実行する。ホストインタフェース１１は、アービトレーション機構を含む。このアービトレーション機構は、コマンドがフェッチされるべきサブミッションキューを、ホスト２のメモリ１０２上に存在する複数のサブミッションキューから選択するための機構である。アービトレーション機構は、ラウンドロビンアービトレーション機構であってもよいし、重み付きラウンドロビンアービトレーション機構であってもよい。
ホストインタフェース１１は、ホスト２から様々なコマンドを受信（フェッチ）する。これらコマンドには、ＮＶＭｅ規格によって規定されたゾーンド・ネームスペース・コマンドセットが含まれる。ゾーンド・ネームスペース・コマンドセットは、ホスト２がゾーンド・ネームスペースを使用してＳＳＤ３を制御することを可能にするための複数種類のコマンドを含む。
これら複数種類のコマンドには、ゾーンにデータをシーケンシャルに書き込むためのコマンドが含まれる。このコマンドは、少なくとも、データが書き込まれるべきゾーンを指定するパラメータを含む。
例えば、ＮＶＭｅ規格のゾーンド・ネームスペース・コマンドセットによって規定されたアドレス・スペシフィック・ライトコマンドは、データが書き込まれるべきゾーンと、このゾーン内の書き込み先位置（開始ＬＢＡ）との双方を指定する。アドレス・スペシフィック・ライトコマンドの例は、ライトコマンド、ライト・ゼロコマンド、コピーコマンド、を含む。
例えば、アドレス・スペシフィック・ライトコマンドとして使用されるライトコマンドは、書き込むべきデータ（ユーザデータ）をＮＡＮＤ型フラッシュメモリ５に書き込むためのコマンド（ライト要求）である。このライトコマンドは、データが書き込まれるべきネームスペースを指定するネームスペース識別子と、開始ＬＢＡと、このデータのサイズ（書き込まれるべき論理ブロックの数）と、このデータが格納されているホスト２のメモリ１０２内の位置を示すデータポインタ（バッファアドレス）、等を含む。ライトコマンドはゾーン・スタート・論理ブロックアドレス（ＺＳＬＢＡ）を指定する専用のパラメータ（フィールド）を含まないので、ライトコマンドに含まれる開始ＬＢＡは、データが書き込まれるべきゾーンとこのゾーン内の書き込み先位置との双方を指定するパラメータとして使用される。この場合、ライトコマンドに含まれる開始ＬＢＡの上位ビット部は、このライトコマンドに関連付けられたライトデータが書き込まれるべきゾーンのＺＳＬＢＡとして使用される。ライトコマンドに含まれる開始ＬＢＡの下位ビット部は、このゾーン内の書き込み先位置を示す。以下では、アドレス・スペシフィック・ライトコマンドとして使用されるライトコマンドを単にライトコマンドと称する。
ゾーン１への書き込みを要求するライトコマンドによって指定される開始ＬＢＡがゾーン１のライトポインタが示すＬＢＡと等しくない場合、コントローラ４は、このライトコマンドの処理をアボートする。この場合、コントローラ４は、このライトコマンドに対応するライト処理のエラーを示すコマンド完了をホスト２に返す。これによって、各ゾーンにおいてシーケンシャルではないライト処理が実行されることを防ぐことができる。
ホスト２は、あるゾーンへの書き込みを要求するライトコマンドをＳＳＤ３に発行した場合、このライトコマンドに対応するコマンド完了をＳＳＤ３から受信するまで、このゾーンと同じゾーンへの次のライトコマンドを発行できない。なぜなら、ＮＶＭｅ規格においてはストレージデバイスが任意の順序でコマンドを実行することが許容されているので、複数のライトコマンドが処理される順序がストレージデバイスによって入れ替えられると、このゾーン内のライト処理においてエラーが発生する場合があるためである。
次に、ＮＶＭｅ規格のゾーンド・ネームスペース・コマンドセットによって規定されたゾーンアペンドコマンドについて説明する。
ゾーンアペンドコマンドは、ライトコマンドと同様に、書き込むべきデータ（ユーザデータ）をＮＡＮＤ型フラッシュメモリ５に書き込むためのコマンド（ライト要求）である。しかし、ゾーンアペンドコマンドは、ライトコマンドとは異なり、データが書き込まれるべきゾーンのみを指定し、このゾーン内の書き込み先位置を指定しない。
ゾーン内の書き込み先位置は、このゾーン内の書き込みがシーケンシャルに実行されるようにＳＳＤ３のコントローラ４によって自動的に決定される。ホスト２は、同じゾーンを指定する複数のゾーンアペンドコマンドを同時的にＳＳＤ３に発行することが許される。したがって、ライトコマンドを使用する場合と比較して、書き込み性能の向上を図ることが可能となる。
ゾーンアペンドコマンドは、例えば、データが書き込まれるべきネームスペースを指定するネームスペース識別子と、データが書き込まれるべきゾーンの最小ＬＢＡを示すゾーン・スタート・論理ブロックアドレス（ＺＳＬＢＡ）と、このデータのサイズ（書き込まれるべき論理ブロックの数）と、このデータが格納されているホスト２のメモリ１０２内の位置を示すデータポインタ（バッファアドレス）、等を含む。ホスト２は、同じゾーンを指定する複数のゾーンアペンドコマンドを、一つ以上のサブミッションキューを経由して、ＳＳＤ３に同時的に発行することができる。
あるゾーンアペンドコマンドをホスト２から受信した場合、コントローラ４は、この受信したゾーンアペンドコマンドによって指定されたゾーンに対応するライトポインタを参照する。そして、コントローラ４は、このライトポインタによって示される次の書き込み可能論理ブロックアドレスを、この指定されたゾーン内の書き込み先位置として決定する。コントローラ４は、この受信したゾーンアペンドコマンドに関連付けられたデータを、この指定されたゾーン内の決定された書き込み先位置に書き込む。そして、コントローラ４は、このデータが書き込まれた書き込み先位置（ＬＢＡ）を示す情報を含むコマンド完了をホスト２に送信する。コントローラ４は、これによって、受信したゾーンアペンドコマンドに関連付けられたデータが書き込まれたＬＢＡをホスト２に通知する。
以降の説明では、ゾーンにデータをシーケンシャルに書き込むためのコマンドとして、ゾーンアペンドコマンドが使用される場合を主として説明する。なお、ゾーンアペンドコマンドの代わりに、ゾーンとゾーン内の書き込み先位置との双方を指定するライトコマンドが、このゾーンにデータをシーケンシャルに書き込むためのコマンドとして使用されてもよい。
ＮＡＮＤインタフェース１３は、ＣＰＵ１２の制御の下、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたＮＡＮＤコントローラである。ＮＡＮＤ型フラッシュメモリ５が複数のＮＡＮＤ型フラッシュメモリチップ（ＮＡＮＤ型フラッシュメモリダイ）から構成されている場合、ＮＡＮＤインタフェース１３は、複数のチャンネル（Ｃｈ）を介してこれらＮＡＮＤ型フラッシュメモリチップそれぞれと接続されていてもよい。
バッファ回路１６は、複数のバッファ（バッファ＃０、バッファ＃１、…、バッファ＃ｑ）を含む。バッファ＃０～＃ｑは、例えばＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）である。バッファ＃０～＃ｑは、バッファ回路１６の記憶領域内に割り当てられている。あるいは、バッファ＃０～＃ｑは、ＤＲＡＭ６の記憶領域内に割り当てられていてもよい。
バッファ＃０～＃ｑの数は、ゾーンド・ネームスペースに含まれるゾーンの数よりも少ない数に設定され得る。バッファ＃０～＃ｑの各々は、任意の一つ以上のゾーンに書き込まれるべきデータを一時的に格納するために使用される。
ＤＲＡＭインタフェース１４は、ＣＰＵ１２の制御の下、ＤＲＡＭ６を制御するように構成されたＤＲＡＭコントローラである。
ＤＲＡＭ６の記憶領域の一部は、Ｌ２Ｐテーブル３１およびバッファ更新履歴テーブル３２を記憶する領域として利用されてもよい。バッファ更新履歴テーブル３２は、履歴情報を管理するために使用される。履歴情報は、バッファ＃０～＃ｑがデータの格納のために更新された順序を示す。
ＤＭＡＣ１５は、ＣＰＵ１２の制御の下、ホスト２のメモリ１０２とバッファ＃０～＃ｑの各々との間のデータ転送を実行する。
ＥＣＣエンコード／デコード部１７は、ＮＡＮＤ型フラッシュメモリ５にデータをライトすべき時、データ（書き込むべきデータ）をエンコードすることによってこのデータにエラー訂正コード（ＥＣＣ）を冗長コードとして付加する。ＮＡＮＤ型フラッシュメモリ５からデータがリードされた時、ＥＣＣエンコード／デコード部１７は、リードされたデータに付加されたＥＣＣを使用して、このデータのエラー訂正を行う。
ＣＰＵ１２は、ホストインタフェース１１と、ＮＡＮＤインタフェース１３と、ＤＲＡＭインタフェース１４と、ＤＭＡＣ１５と、バッファ回路１６と、ＥＣＣエンコード／デコード部１７を制御するように構成されたプロセッサである。ＣＰＵ１２は、ＮＡＮＤ型フラッシュメモリ５または図示しないＲＯＭに格納されている制御プログラム（ファームウェア）をＤＲＡＭ６にロードし、そしてこのファームウェアを実行することによって様々な処理を行う。
ＣＰＵ１２は、データ／バッファ振り分け制御部２１、およびデータ／ゾーン振り分け制御部２２として機能することができる。これらデータ／バッファ振り分け制御部２１、およびデータ／ゾーン振り分け制御部２２の各々の一部または全部は、コントローラ４内の専用のハードウェアによって実現されてもよい。
コントローラ４がホスト２からゾーンアペンドコマンドを受信したとき、データ／バッファ振り分け制御部２１は、受信したゾーンアペンドコマンドに関連付けられているデータを一時的に格納するために使用されるべきバッファ（格納先バッファ）を決定する。この場合、データが特定のバッファに偏らずにバッファ＃０～＃ｑに分散されることを可能にし、且つ同じゾーンに書き込まれるべきデータが同じバッファに格納されることを可能にするために、データ／バッファ振り分け制御部２１は、以下の処理を実行する。
受信したゾーンアペンドコマンドによって指定されたゾーンが既に割り当てられているバッファがバッファ＃０～＃ｑの中に存在せず、且つ、フリーのバッファがバッファ＃０～＃ｑの中に存在する場合、データ／バッファ振り分け制御部２１は、このフリーのバッファを格納先バッファとして決定し、受信したゾーンアペンドコマンドによって指定されたゾーンを、このフリーのバッファに割り当てる。フリーのバッファは、どのゾーンも割り当てられていないバッファである。そして、データ／バッファ振り分け制御部２１は、受信したゾーンアペンドコマンドに関連付けられたデータをホスト２のメモリ１０２から取得し、取得したデータを、格納先バッファとして決定されたこのフリーのバッファに格納する。
受信したゾーンアペンドコマンドによって指定されたゾーンが既に割り当てられているバッファがバッファ＃０～＃ｑの中に存在する場合、データ／バッファ振り分け制御部２１は、このバッファを格納先バッファとして決定する。そして、データ／バッファ振り分け制御部２１は、受信したゾーンアペンドコマンドに関連付けられたデータをホスト２のメモリ１０２から取得し、取得したデータを、格納先バッファとして決定されたこのバッファに格納する。
バッファ＃０～＃ｑの各々にゾーンが既に割り当てられており、且つ、受信したゾーンアペンドコマンドによって指定されたゾーンが既に割り当てられているバッファがバッファ＃０～＃ｑの中に存在しない場合、データ／バッファ振り分け制御部２１は、バッファ＃０～＃ｑのうちで、データの格納のための最後の更新が最も古いバッファを、受信したゾーンアペンドコマンドに関連付けられたデータが格納されるべき格納先バッファとして決定する。ここで、データの格納のための最後の更新が最も古いバッファは、バッファ＃０～＃ｑのうちの、データの格納のための最後の更新から最も長い時間が経過しているバッファを意味する。データ／バッファ振り分け制御部２１は、受信したゾーンアペンドコマンドによって指定されたゾーンを、決定した格納先バッファに追加的に割り当てる。そして、データ／バッファ振り分け制御部２１は、受信したゾーンアペンドコマンドに関連付けられたデータをホスト２のメモリ１０２から取得し、取得したデータを、決定した格納先バッファに格納する。
データ／ゾーン振り分け制御部２２は、（ｉ）バッファ＃０～＃ｑのいずれか一つに格納されているデータの総サイズがＮＡＮＤ型フラッシュメモリ５への書き込み単位（以降では単に書き込み単位と称する）以上になったゾーン、または（ｉｉ）対応するデータがフル状態のバッファに格納されている全てのゾーンのうちで対応するデータの総サイズが最も大きいゾーンを、フラッシュ（ｆｌｕｓｈ）対象ゾーンとして選択する。
ここで、フル状態のバッファは、そのバッファ全体がデータで満たされているバッファである。バッファ＃０～＃ｑのうちのいずれか一つのバッファにそのバッファサイズ分のデータが蓄積されると、このバッファはフル状態のバッファになる。フラッシュ対象ゾーンは、フラッシュ（ｆｌｕｓｈ）処理が実行されるべきゾーンを意味する。フラッシュ処理は、バッファに格納されているデータをバッファから読み出して、ＮＡＮＤ型フラッシュメモリ５に書き込む処理である。
書き込み単位は、例えば、ページサイズの倍数を示すサイズに設定され得る。ページサイズは、一つのページに格納可能なデータのサイズを示す。書き込み単位は、ページサイズと同じサイズに設定されていてもよいし、ページサイズの２倍のサイズに設定されていてもよいし、またはページサイズの３倍以上のサイズに設定されていてもよい。
あるいは、書き込み単位は、例えば、ブロックサイズの倍数に設定されていてもよい。ブロックサイズは、一つのブロックに格納可能なデータのサイズを示す。書き込み単位は、ブロックサイズと同じサイズに設定されていてもよいし、ブロックサイズの２倍のサイズに設定されていてもよいし、またはブロックサイズの３倍以上のサイズに設定されていてもよい。
バッファ＃０～＃ｑの各々のサイズは、書き込み単位よりも大きなサイズに設定されている。あるバッファに格納されているあるゾーンのデータの総サイズが書き込み単位以上になった場合、データ／ゾーン振り分け制御部２２は、このゾーンをフラッシュ対象ゾーンとして選択する。
あるバッファ内のどのゾーンのデータのサイズも書き込み単位に満たない状態で、このバッファがフルになる場合もある。この場合には、データ／ゾーン振り分け制御部２２は、このフル状態のバッファに格納されている全てのゾーンのうちで、対応するデータの総サイズが最も大きいゾーンを、フラッシュ対象ゾーンとして選択する。
フラッシュ対象ゾーンを選択した後、データ／ゾーン振り分け制御部２２は、選択したフラッシュ対象ゾーンのデータが格納されているバッファに格納されている全てのゾーンのデータから、フラッシュ対象ゾーンのデータのみを抽出する。この場合、データ／ゾーン振り分け制御部２２は、フラッシュ対象ゾーン以外の他のゾーンのデータをこのバッファに維持した状態で、フラッシュ対象ゾーンのデータのみを抽出する。そして、データ／ゾーン振り分け制御部２２は、フラッシュ対象ゾーンに割り当てられたＮＡＮＤ型フラッシュメモリ５内の特定の物理記憶領域に、抽出したデータを書き込む。
フラッシュ対象ゾーン以外の他のゾーンのデータをバッファに維持した状態でフラッシュ対象ゾーンのデータのみを抽出するという処理を実現するために、バッファ＃０～＃ｑの各々は、追い越し制御機能付きの先入れ先出しバッファ（ＦＩＦＯバッファ）として実現されていてもよい。
追い越し制御機能付きのＦＩＦＯバッファは、例えば、データを入力するための入力ポートと、データを出力するための出力ポートと、出力ポートを入力ポートに接続するためのパスとを含む。このパスは、ループバックパスとも称される。
あるＦＩＦＯバッファがフル状態である場合、または、あるＦＩＦＯバッファに格納されている特定のゾーンのデータの総サイズが書き込み単位以上になった場合、データ／ゾーン振り分け制御部２２は、このＦＩＦＯバッファから読み出し可能な次のデータが、フラッシュ対象ゾーンのデータであるか否かを判定する。このＦＩＦＯバッファから読み出し可能な次のデータは、このＦＩＦＯバッファに格納されているデータのうちで最も古いデータを意味する。
ＦＩＦＯバッファから読み出し可能な次のデータがフラッシュ対象ゾーン以外の他のゾーンのデータである場合、データ／ゾーン振り分け制御部２２は、他のゾーンのデータをＦＩＦＯバッファに書き戻すための処理を実行する。この場合、データ／ゾーン振り分け制御部２２は、ＦＩＦＯバッファのループバックパスを有効にした状態でＦＩＦＯバッファに対する読み出し動作および書き込み動作を実行する。これによって、データ／ゾーン振り分け制御部２２は、他のゾーンのデータをＦＩＦＯバッファから読み出す動作と、読み出された当該他のゾーンのデータをＦＩＦＯバッファに書き戻す動作とを並列に実行する。
ＦＩＦＯバッファから読み出し可能な次のデータがフラッシュ対象ゾーンのデータである場合、データ／ゾーン振り分け制御部２２は、フラッシュ対象ゾーンのデータをＦＩＦＯバッファに書き戻すことなく、フラッシュ対象ゾーンのデータをＦＩＦＯバッファから読み出すための通常の読み出しを実行する。この場合、データ／ゾーン振り分け制御部２２は、ＦＩＦＯバッファのループバックパスを無効にした状態で読み出し動作を実行することによって、フラッシュ対象ゾーンのデータをＦＩＦＯバッファから読み出す。
このＦＩＦＯバッファからフラッシュ対象ゾーンのデータの全てが読み出されるまで、データ／ゾーン振り分け制御部２２は、必要に応じて、上述の書き戻しのための処理と上述の通常の読み出し処理とを選択的に実行する。
このように、ＦＩＦＯバッファのループバックパスを有効または無効にすることによって、データ／ゾーン振り分け制御部２２は、フラッシュ対象ゾーンのデータよりも古いデータをＦＩＦＯバッファに維持した状態でフラッシュ対象ゾーンのデータのみをＦＩＦＯバッファから読み出す処理（追い越し処理）を実行することができる。この追い越し処理により、フラッシュ対象ゾーン以外の他のゾーンのデータをＦＩＦＯバッファに維持した状態で、フラッシュ対象ゾーンのデータのみをＦＩＦＯバッファから抽出することが可能となる。
次に、本実施形態のバッファリング処理の詳細について説明する。本実施形態のバッファリング処理の詳細の説明に先立ち、まず、比較例に係るバッファリング処理について説明する。
図４は、比較例に係るメモリシステムにおいて実行されるバッファリング処理を示す。ここでは、ゾーンの数と同じ数のバッファを使用するバッファリング処理を、比較例に係るメモリシステム（ＳＳＤ）において実行されるバッファリング処理として説明する。
図４に示すように、比較例では、複数のゾーンと複数のバッファとが一対一で対応している。比較例に係るＳＳＤにおいて管理されるゾーンは、ゾーン０からゾーンｋまでのｋ＋１個のゾーンである。この場合、バッファ＃０からバッファ＃ｋまでのｋ＋１個のバッファを比較例に係るＳＳＤ内に用意することが必要とされる。
バッファ＃０はゾーン０に書き込むべきデータのみを格納するために使用される。バッファ＃１はゾーン１に書き込むべきデータのみを格納するために使用される。バッファ＃２はゾーン２に書き込むべきデータのみを格納するために使用される。バッファ＃３はゾーン３に書き込むべきデータのみを格納するために使用される。バッファ＃ｋはゾーンｋに書き込むべきデータのみを格納するために使用される。
ゾーン０を指定するゾーンアペンドコマンドがホストから比較例に係るＳＳＤに発行されると、比較例に係るＳＳＤの入力制御部は、このゾーンアペンドコマンドに関連付けられたデータをバッファ＃０に格納する。同様に、ゾーン１を指定するゾーンアペンドコマンドがホストからＳＳＤに発行されると、入力制御部は、このゾーンアペンドコマンドに関連付けられたデータをバッファ＃１に格納する。バッファ＃０～＃ｋのうちのいずれか一つのバッファに所定量以上のデータが蓄積されると、このいずれか一つのバッファに対応するゾーンへのシーケンシャルライトが開始される。
図４に示す比較例のバッファリング処理では、ゾーンの数と同数のバッファが必要とされるため、ＳＳＤにおいて管理することが必要なゾーンの数が多い場合には、多くのバッファ、つまり多くの量のメモリリソースが必要とされることになる。
次に、ＳＳＤ内に用意されるべきバッファの数を単純に減らす構成を採用した場合のバッファリング処理を、比較例に係る別のバッファリング処理として説明する。図５は、比較例に係るメモリシステムにおいて実行される別のバッファリング処理を示す。
図５に示すように、比較例では、ＳＳＤにおいて管理されるゾーンは、ゾーン０からゾーンｋまでのｋ＋１個のゾーンである。ＳＳＤに用意されるバッファは、バッファ＃０からバッファ＃３までの４個のバッファである。ここでは、バッファの数（＝４）は、ゾーンの数（ｋ＋１）よりも少ないものとする。このため、バッファ＃０～＃３の各々は、幾つかのゾーンによって共有されることになる。
バッファ＃０～＃３の各々を幾つかのゾーンによって共有することを可能にするための方法としては、細かい単位で各ゾーンのデータをＮＡＮＤ型フラッシュメモリに書き込む第１の方法と、所定量のデータがバッファに蓄積されるまで待ち、所定量のデータの単位で各ゾーンのデータをＮＡＮＤ型フラッシュメモリに書き込む第２の方法とがある。
第１の方法では、例えば、ゾーン０～３のデータがバッファ＃０～＃３にそれぞれ格納されている状態で、ゾーン０～３以外のゾーン（例えばゾーン＃ｋ）を指定するゾーンアペンドコマンドがホスト２から受信された場合、バッファ＃０～＃３のいずれか一つに格納されているデータに対するフラッシュ処理を実行することが必要とされる。
例えば、ゾーン＃ｋのデータがバッファ＃０に格納されるべき場合には、出力制御部は、バッファ＃０に既に格納されているゾーン０のデータに対するフラッシュ処理を実行する。この場合、たとえバッファ＃０に既に格納されているゾーン０のデータのサイズが比較的小さい場合であっても、このゾーン０のデータは、バッファ＃０から読み出される。そして、読み出されたゾーン０のデータは、ゾーン０に割り当てられたＮＡＮＤ型フラッシュメモリ５内のブロックに書き込まれる。
第１の方法では、一つのバッファに、異なるゾーンのデータが混在することを防ぐことができる。しかし、第１の方法では、細かい単位で各ゾーンのデータがＮＡＮＤ型フラッシュメモリのブロックに書き込まれる。このため、あるブロックへの書き込みが開始されてからこのブロック全体がデータで満たされるまでに、比較的多くの時間が要される可能性がある。あるブロックが部分的に書き込まれた状態に長い間維持されると、このブロックに書き込まれたデータの信頼性が低下する場合がある。また、部分的に書き込まれた状態のブロックの数が増えると、新たな書き込み先ブロックとして利用可能なブロックが枯渇する恐れも生じる。
第２の方法では、各バッファに所定量のデータを蓄えた後にＮＡＮＤ型フラッシュメモリへの書き込みを行う。そのため、一つのバッファに、異なるゾーンのデータが混在することになる。この場合、異なるゾーンのデータの混在は、同じゾーンのデータが一つのバッファ内の異なる様々な位置に分散されてしまうという断片化を引き起こす可能性がある。このような断片化が生じると、第１の方法と同様に、出力制御部は、細かい単位で各ゾーンのデータをＮＡＮＤ型フラッシュメモリに書き込むことが必要となる。
次に、実施形態に係るバッファリング処理について説明する。図６は、実施形態に係るＳＳＤ３において実行されるバッファリング処理を示す図である。
図６では、ＳＳＤ３によって管理されるゾーンは、ゾーン０からゾーン７までの８個のゾーンである。ＳＳＤ３に用意されるバッファは、バッファ＃０からバッファ＃３までの４個のバッファである。ここで示したゾーンの数およびバッファの数は例示であり、ゾーンの数およびバッファの数は、ここで示した数よりも大きい数であってもよいし、小さい数であってもよい。ただし、バッファの数はゾーンの数よりも少ない。
バッファ＃０は、先入れ先出し（ＦＩＦＯ）バッファ２０１と、フラッシュ（ｆｌｕｓｈ）制御部２０２と、割り当て管理テーブル２０３とを含む。同様に、バッファ＃１はＦＩＦＯバッファ２１１と、フラッシュ制御部２１２と、割り当て管理テーブル２１３とを含む。バッファ＃２はＦＩＦＯバッファ２２１と、フラッシュ制御部２２２と、割り当て管理テーブル２２３とを含む。バッファ＃３はＦＩＦＯバッファ２３１と、フラッシュ制御部２３２と、割り当て管理テーブル２３３とを含む。
ＦＩＦＯバッファ２０１～２３１の各々は、ゾーン０～７のうちの任意の一つ以上のゾーンに書き込まれるべきデータを一時的に格納するために使用される。ＦＩＦＯバッファ２０１～２３１の各々は、追い越し制御機能付きのＦＩＦＯバッファとして実現され得る。
フラッシュ制御部２０２～２３２の各々は、データ／ゾーン振り分け制御部２２と共同して、ＦＩＦＯバッファに格納されているデータをＮＡＮＤ型フラッシュメモリ５に書き込むためのフラッシュ処理を実行する。本実施形態では、バッファ＃０～＃３のうちの任意の一つのバッファに格納されている一つのゾーンのデータの総サイズが書き込み単位以上になった場合、つまり、バッファ＃０～＃３にそれぞれ含まれるＦＩＦＯバッファ２０１～２３１のうちの任意の一つのＦＩＦＯバッファに格納されている一つのゾーンのデータの総サイズが書き込み単位以上になった場合、フラッシュ処理が開始される。
フラッシュ処理は、バッファ＃０～＃３のうちのあるバッファがフルになった場合にも、つまりバッファ＃０～＃３にそれぞれ含まれるＦＩＦＯバッファ２０１～２３１のうちのあるＦＩＦＯバッファがフルになった場合にも実行される。つまり、任意の一つのＦＩＦＯバッファがフルになった場合、このＦＩＦＯバッファに格納されている全てのゾーンのデータのうちで、対応するデータの総サイズが最も大きいゾーンのデータが、ＮＡＮＤ型フラッシュメモリ５に書き込まれる。
フラッシュ制御部２０２～２３２の各々は、バッファ＃０～＃３のうちの対応するバッファがフラッシュ開始条件を満たすか否かを判定し得る。本実施形態では、バッファ＃０～＃３のうちのあるバッファに格納されている一つのゾーンのデータの総サイズが書き込み単位以上であるという条件が満たされた場合、このバッファはフラッシュ開始条件を満たしている判定される。また、バッファ＃０～＃３のうちのあるバッファ全体がデータで満たされたフル状態になった場合も、このバッファはフラッシュ開始条件を満たしている判定される。
なお、バッファ＃０～＃３の各々はそのバッファ内に含まれるＦＩＦＯバッファにデータを格納するように構成されているので、バッファ＃０～＃３のそれぞれの状態は、バッファ＃０～＃３に含まれるＦＩＦＯバッファ２０１～２３１のそれぞれの状態と同じである。したがって、バッファ＃０～＃３の各々がフラッシュ条件を満たすか否かを判定する処理は、ＦＩＦＯバッファ２０１～２３１の各々がフラッシュ条件を満たすか否かを判定することによっても実行し得る。以下では、フラッシュ制御部２０２～２３２の各々が、ＦＩＦＯバッファ２０１～２３１のうちの対応するＦＩＦＯバッファがフラッシュ開始条件を満たすか否かを判定する場合を主として例示して、本実施形態のバッファリング処理を説明する。
つまり、フラッシュ制御部２０２～２３２の各々は、対応するＦＩＦＯバッファがフラッシュ開始条件を満たすか否かを判定する。本実施形態では、あるＦＩＦＯバッファに格納されている一つのゾーンのデータの総サイズが書き込み単位以上であるという条件が満たされた場合、このＦＩＦＯバッファはフラッシュ開始条件を満たすと判定される。また、あるＦＩＦＯバッファ全体がデータで満たされたフル状態になった場合も、このＦＩＦＯバッファはフラッシュ開始条件を満たすと判定される。
割り当て管理テーブル２０３～２３３の各々は、対応するＦＩＦＯバッファに割り当てられた一つ以上のゾーンの識別子を管理するための管理テーブルである。例えば、ＦＩＦＯバッファ２０１が、ゾーン０のデータが格納されるべき格納先バッファとして決定されると、ゾーン０がＦＩＦＯバッファ２０１に割り当てられる。そして、ゾーン０を示す識別子が、ＦＩＦＯバッファ２０１に対応する割り当て管理テーブル２０３に格納される。
初期状態においては、バッファ＃０～＃３の各々は、フリーのバッファである。つまり、バッファ＃０～＃３に含まれるＦＩＦＯバッファ２０１～２３１の各々は、フリーのＦＩＦＯバッファである。フリーのＦＩＦＯバッファは、どのゾーンも割り当てられていないＦＩＦＯバッファである。
ＦＩＦＯバッファ２０１～２３１の各々がフリーである状態、つまりバッファ＃０～＃３の各々がフリーである状態で、コントローラ４がある特定のゾーンを指定するゾーンアペンドコマンドをホスト２から受信した場合、データ／バッファ振り分け制御部２１は、ある一つのフリーのバッファ、例えば、バッファ＃０を、この特定のゾーンのデータが格納されるべき格納先バッファとして決定する。データ／バッファ振り分け制御部２１は、バッファ＃０に、この特定のゾーンを割り当てる。そして、データ／バッファ振り分け制御部２１は、受信したゾーンアペンドコマンドに関連付けられたデータをバッファ＃０のＦＩＦＯバッファ２０１に格納する。さらに、データ／バッファ振り分け制御部２１は、バッファ＃０の割り当て管理テーブル２０３にこの特定のゾーンを示す識別子を格納する。またさらに、データ／バッファ振り分け制御部２１は、バッファ更新履歴管理テーブル３２に、データの格納のために最後に更新されたバッファを示す情報（ここでは、バッファ＃０を示す識別子）を格納する。
コントローラ４が別の特定のゾーンを指定する新たなゾーンアペンドコマンドをホスト２から受信した場合、データ／バッファ振り分け制御部２１は、ある一つのフリーのバッファ、例えばバッファ＃１を、この別の特定のゾーンのデータが格納されるべき格納先バッファとして決定する。データ／バッファ振り分け制御部２１は、バッファ＃１に、この別の特定のゾーンを割り当てる。そして、データ／バッファ振り分け制御部２１は、受信した新たなゾーンアペンドコマンドに関連付けられたデータをバッファ＃１のＦＩＦＯバッファ２１１に格納する。さらに、データ／バッファ振り分け制御部２１は、バッファ＃１の割り当て管理テーブル２１３にこの別の特定のゾーンを示す識別子を格納する。またさらに、データ／バッファ振り分け制御部２１は、バッファ更新履歴管理テーブル３２に、データの格納のために最後に更新されたバッファを示す情報（ここでは、バッファ＃１を示す識別子）を格納する。
このようにして、４つのゾーンが４つのバッファ＃０～＃３、つまり４つのＦＩＦＯバッファ２０１～２３１にそれぞれ割り当てられる。
コントローラ４がバッファ＃０～＃３のいずれかに既に割り当てられている特定のゾーンを指定するゾーンアペンドコマンドをホスト２から受信した場合、データ／バッファ振り分け制御部２１は、受信したゾーンアペンドコマンドに関連付けられたデータを、この特定のゾーンが既に割り当てられているバッファのＦＩＦＯバッファに格納する。
例えば、コントローラ４がバッファ＃０に既に割り当てられているゾーンと同じゾーンを指定するゾーンアペンドコマンドをホスト２から受信した場合、データ／バッファ振り分け制御部２１は、この受信したゾーンアペンドコマンドに関連付けられたデータをバッファ＃０のＦＩＦＯバッファ２０１に格納する。そして、データ／バッファ振り分け制御部２１は、バッファ更新履歴管理テーブル３２に、データの格納のために最後に更新されたバッファを示す情報（ここでは、バッファ＃０を示す識別子）を格納する。
コントローラ４が、４つのバッファ＃０～３に既に割り当てられている４つのゾーンとは異なる新たなゾーンを指定するゾーンアペンドコマンドをホスト２から受信した場合、データ／バッファ振り分け制御部２１は、バッファ更新履歴テーブル３２を参照することによって、データの格納のための最後の更新が最も古いバッファを決定する。データ／バッファ振り分け制御部２１は、この決定されたバッファに、この新たなゾーンを追加的に割り当てる。
例えば、データ格納のための最後の更新が最も古いバッファがバッファ＃０である場合、データ／バッファ振り分け制御部２１は、バッファ＃０に、この新たなゾーンを追加的に割り当てる。そして、データ／バッファ振り分け制御部２１は、受信したゾーンアペンドコマンドに関連付けられたデータをバッファ＃０のＦＩＦＯバッファ２０１に格納する。さらに、データ／バッファ振り分け制御部２１は、バッファ＃０の割り当て管理テーブル２０３にこの新たなゾーンを示す識別子を格納する。またさらに、データ／バッファ振り分け制御部２１は、バッファ更新履歴管理テーブル３２に、データの格納のために最後に更新されたバッファを示す情報（ここでは、バッファ＃０を示す識別子）を格納する。
このように、データの格納のための最後の更新が最も古いバッファに新たなゾーンを追加的に割り当てることにより、データの格納のために使用されるバッファが特定のバッファに偏るのを防ぐことができ、この結果、ゾーン０～７に書き込むべきデータをバッファ＃０～＃３に分散させることが可能となる。
ＦＩＦＯバッファ２０１～２３１のいずれか一つがフラッシュ開始条件を満たした場合、データ／ゾーン振り分け制御部２２は、このＦＩＦＯバッファに格納されているフラッシュ対象ゾーン以外のゾーンのデータをこのＦＩＦＯバッファに維持した状態で、このＦＩＦＯバッファに格納されているデータから、フラッシュ対象ゾーンのデータのみを抽出する。フラッシュ対象ゾーンのデータは、フラッシュ対象ゾーンを指定する一つ以上のゾーンアペンドコマンドに関連付けられたライトデータである。そして、データ／ゾーン振り分け制御部２２は、抽出されたデータを、つまりフラッシュ対象ゾーンを指定する幾つかのゾーンアペンドコマンドに関連付けられたライトデータを、フラッシュ対象ゾーンの次の書き込み可能ＬＢＡから始まる論理ブロック範囲に書き込む。これにより、フラッシュ対象ゾーンに対するシーケンシャルライトが実行される。
上述したように、ゾーン０～７の各々には、ＮＡＮＤ型フラッシュメモリ５内の物理記憶領域の一つが割り当てられている。したがって、フラッシュ対象ゾーンに対する書き込み動作では、データ／ゾーン振り分け制御部２２は、まず、フラッシュ対象ゾーンに割り当てられている物理記憶領域と、この物理記憶領域内の書き込み先位置とを決定する。そして、データ／ゾーン振り分け制御部２２は、これらゾーンアペンドコマンドに関連付けられたデータが、これらゾーンアペンドコマンドが発行された順序と同じ順序でこの物理記憶領域上に配置されるように、このライトデータを、この物理記憶領域内の書き込み先位置から始まる連続する物理記憶位置に書き込む。
次に、図７Ａ～図７Ｄを参照して、実施形態に係るバッファリング処理の例を説明する。以下では、図６と同様に、ＳＳＤ３によって管理されるゾーンがゾーン０からゾーン７までの８個のゾーンであり、ＳＳＤ３に用意されているバッファがバッファ＃０からバッファ＃３までの４個のバッファである場合を例示して、実施形態に係るバッファリング処理について説明する。
図７Ａは、ＳＳＤ３において実行されるバッファリング処理の一つ目の処理を示す図である。
ここでは、コントローラ４が、ゾーン１を指定する二つのゾーンアペンドコマンドと、ゾーン０を指定する三つのゾーンアペンドコマンドと、ゾーン３を指定する一つのゾーンアペンドコマンドと、ゾーン４を指定する一つのゾーンアペンドコマンドとを、この順で、ホスト２から受信した場合を想定する。
データ／バッファ振り分け制御部２１は、これら受信したゾーンアペンドコマンドによって指定された最初の四つのゾーン、つまりゾーン１、ゾーン０、ゾーン３、およびゾーン４を、バッファ＃０、バッファ＃１、バッファ＃２、およびバッファ＃３にそれぞれ割り当てる。
より詳しくは、コントローラ４は、まず、ゾーン１を指定する一つ目のゾーンアペンドコマンドをホスト２から受信する。ゾーン１が既に割り当てられているバッファは存在しない。このため、データ／バッファ振り分け制御部２１は、いずれのゾーンも割り当てられていないバッファ＃０にゾーン１を割り当てる。データ／バッファ振り分け制御部２１は、バッファ＃０の割り当て管理テーブル２０３に、ゾーン１を示す識別子を追加する。そして、データ／バッファ振り分け制御部２１は、ゾーン１を指定する一つ目のゾーンアペンドコマンドに関連付けられたデータである「ｚｏｎｅ１―Ｄ１」をホスト２のメモリ１０２から取得し、取得したデータ「ｚｏｎｅ１―Ｄ１」をＦＩＦＯバッファ２０１に格納する。その後、データ／バッファ振り分け制御部２１は、バッファ更新履歴テーブル３２に、データの格納のために最後に更新されたバッファを示す情報（ここでは、バッファ＃０を示す識別子）を追加する。
コントローラ４は、ゾーン１を指定する二つ目のゾーンアペンドコマンドをホスト２から受信する。バッファ＃０に既にゾーン１が割り当てられているため、データ／バッファ振り分け制御部２１は、バッファ＃０を、ゾーン１を指定する二つ目のゾーンアペンドコマンドに関連付けられたデータ用の格納先バッファとして決定する。データ／バッファ振り分け制御部２１は、ゾーン１を指定する二つ目のゾーンアペンドコマンドに関連付けられたデータである「ｚｏｎｅ１―Ｄ２」をホスト２のメモリ１０２から取得し、取得したデータ「ｚｏｎｅ１―Ｄ２」をＦＩＦＯバッファ２０１に格納する。このとき、バッファ更新履歴テーブル３２に最後に追加されたバッファの識別子は、バッファ＃０の識別子である。このため、ここでは、データ「ｚｏｎｅ１―Ｄ２」が格納されたバッファ＃０の識別子をバッファ更新履歴テーブル３２に追加する処理は省略し得る。
なお、データの格納のために最後に更新されたバッファの識別子が、バッファ更新履歴テーブル３２に最後に追加されたバッファの識別子と同じ場合であっても、データの格納のために最後に更新されたバッファの識別子をバッファ更新履歴テーブル３２に追加してもよい。以下では、これに限定されないが、データの格納のために最後に更新されたバッファの識別子が、バッファ更新履歴テーブル３２に最後に追加されたバッファの識別子と異なる場合にのみ、データの格納のために最後に更新されたバッファの識別子をバッファ更新履歴テーブル３２に追加する場合を想定する。
コントローラ４は、ゾーン０を指定する一つ目のゾーンアペンドコマンドをホスト２から受信する。ゾーン０が既に割り当てられているバッファは存在しないため、データ／バッファ振り分け制御部２１は、いずれのゾーンも割り当てられていないバッファ＃１にゾーン０を割り当てる。データ／バッファ振り分け制御部２１は、バッファ＃１の割り当て管理テーブル２１３に、ゾーン０を示す識別子を追加する。そして、データ／バッファ振り分け制御部２１は、ゾーン０を指定する一つ目のゾーンアペンドコマンドに関連付けられたデータである「ｚｏｎｅ０―Ｄ１」をホスト２のメモリ１０２から取得し、取得したデータ「ｚｏｎｅ０―Ｄ１」をＦＩＦＯバッファ２１１に格納する。その後、データ／バッファ振り分け制御部２１は、バッファ更新履歴テーブル３２に、データの格納のために最後に更新されたバッファを示す情報（ここでは、バッファ＃１を示す識別子）を追加する。
コントローラ４は、ゾーン０を指定する二つ目のゾーンアペンドコマンドをホスト２から受信する。バッファ＃１に既にゾーン０が割り当てられているため、データ／バッファ振り分け制御部２１は、バッファ＃１を、ゾーン０を指定する二つ目のゾーンアペンドコマンドに関連付けられたデータ用の格納先バッファとして決定する。データ／バッファ振り分け制御部２１は、ゾーン０を指定する二つ目のゾーンアペンドコマンドに関連付けられたデータである「ｚｏｎｅ０―Ｄ２」をホスト２のメモリ１０２から取得し、取得したデータ「ｚｏｎｅ０―Ｄ２」をＦＩＦＯバッファ２１１に格納する。
コントローラ４は、ゾーン０を指定する三つ目のゾーンアペンドコマンドをホスト２から受信する。バッファ＃１に既にゾーン０が割り当てられているため、データ／バッファ振り分け制御部２１は、バッファ＃１を、ゾーン０を指定する三つ目のゾーンアペンドコマンドに関連付けられたデータ用の格納先バッファとして決定する。データ／バッファ振り分け制御部２１は、ゾーン０を指定する三つ目のゾーンアペンドコマンドに関連付けられたデータである「ｚｏｎｅ０―Ｄ３」をホスト２のメモリ１０２から取得し、取得したデータ「ｚｏｎｅ０―Ｄ３」をＦＩＦＯバッファ２１１に格納する。
コントローラ４は、ゾーン３を指定する一つ目のゾーンアペンドコマンドをホスト２から受信する。ゾーン３が既に割り当てられているバッファは存在しないため、データ／バッファ振り分け制御部２１は、いずれのゾーンも割り当てられていないバッファ＃２にゾーン３を割り当てる。データ／バッファ振り分け制御部２１は、バッファ＃２の割り当て管理テーブル２２３に、ゾーン３を示す識別子を追加する。そして、データ／バッファ振り分け制御部２１は、ゾーン３を指定する一つ目のゾーンアペンドコマンドに関連付けられたデータである「ｚｏｎｅ３―Ｄ１」をホスト２のメモリ１０２から取得し、取得したデータ「ｚｏｎｅ３―Ｄ１」をＦＩＦＯバッファ２２１に格納する。その後、データ／バッファ振り分け制御部２１は、バッファ更新履歴テーブル３２に、データの格納のために最後に更新されたバッファを示す情報（ここでは、バッファ＃２を示す識別子）を追加する。
コントローラ４は、ゾーン４を指定する一つ目のゾーンアペンドコマンドをホスト２から受信する。ゾーン４が既に割り当てられているバッファは存在しないため、データ／バッファ振り分け制御部２１は、いずれのゾーンも割り当てられていないバッファ＃３にゾーン４を割り当てる。データ／バッファ振り分け制御部２１は、バッファ＃３の割り当て管理テーブル２３３に、ゾーン４を示す識別子を追加する。そして、データ／バッファ振り分け制御部２１は、ゾーン４を指定する一つ目のゾーンアペンドコマンドに関連付けられたデータである「ｚｏｎｅ４―Ｄ１」をホスト２のメモリ１０２から取得し、取得したデータ「ｚｏｎｅ４―Ｄ１」をＦＩＦＯバッファ２３１に格納する。その後、データ／バッファ振り分け制御部２１は、バッファ更新履歴テーブル３２に、データの格納のために最後に更新されたバッファを示す情報（ここでは、バッファ＃３を示す識別子）を追加する。
図７Ｂは、実施形態に係るバッファリング処理の二つ目の処理を示す図である。
ここでは、図７Ａで説明した七つのゾーンアペンドコマンドを受信した後に、コントローラ４が、ゾーン１を指定する一つのゾーンアペンドコマンドと、ゾーン３を指定する一つのゾーンアペンドコマンドと、ゾーン４を指定する一つのゾーンアペンドコマンドと、ゾーン３を指定する一つのゾーンアペンドコマンドとを、この順で、ホスト２から受信した場合を想定する。
ゾーン１、ゾーン３、およびゾーン４は、バッファ＃０、バッファ＃２、およびバッファ＃３に既にそれぞれ割り当てられている。したがって、データ／バッファ振り分け制御部２１は、図７Ａで説明した手順と同様の手順を実行することによって、ゾーン１を指定するゾーンアペンドコマンドに関連付けられたデータ「ｚｏｎｅ１―Ｄ３」、ゾーン３を指定するゾーンアペンドコマンドに関連付けられたデータ「ｚｏｎｅ３―Ｄ２」、ゾーン４を指定するゾーンアペンドコマンドに関連付けられたデータ「ｚｏｎｅ４―Ｄ２」、およびゾーン３を指定するゾーンアペンドコマンドに関連付けられたデータ「ｚｏｎｅ３―Ｄ３」を、バッファ＃０のＦＩＦＯバッファ２０１、バッファ＃２のＦＩＦＯバッファ２２１、バッファ＃３のＦＩＦＯバッファ２３１、およびバッファ＃２のＦＩＦＯバッファ２２１にそれぞれ格納する。そして、データ／バッファ振り分け制御部２１は、バッファ＃０の識別子、バッファ＃２の識別子、バッファ＃３の識別子、およびバッファ＃２の識別子を、この順で、バッファ更新履歴テーブル３２に追加する。
次いで、コントローラ４が、ゾーン２を指定する一つ目のゾーンアペンドコマンドをホスト２から受信した場合を想定する。
ゾーン２が既に割り当てられているバッファは存在せず、且つフリーのバッファも存在しない。このため、データ／バッファ振り分け制御部２１は、バッファ更新履歴テーブル３２を参照することによって、データ格納のための最後の更新が最も古いバッファを決定する。バッファ更新履歴テーブル３２には、「最後の更新が最も古いバッファがバッファ＃１であり、最後の更新が次に古いバッファがバッファ＃０であり、さらに最後の更新が次に古いバッファがバッファ＃３であり、最後の更新が最も新しいバッファがバッファ＃２である」ことを示す情報が履歴情報として格納されている。
したがって、データ／バッファ振り分け制御部２１は、データ格納のための最後の更新が最も古いバッファであるバッファ＃１に、ゾーン２を追加的に割り当てる。この場合、データ／バッファ振り分け制御部２１は、バッファ＃１の割り当て管理テーブル２１３に、ゾーン２を示す識別子を追加する。そして、データ／バッファ振り分け制御部２１は、ゾーン２を指定する一つ目のゾーンアペンドコマンドに関連付けられたデータである「ｚｏｎｅ２―Ｄ１」をＦＩＦＯバッファ２１１に格納する。その後、データ／バッファ振り分け制御部２１は、バッファ更新履歴テーブル３２に、データの格納のために最後に更新されたバッファを示す情報（ここでは、バッファ＃１を示す識別子）を追加する。
次いで、コントローラ４が、ゾーン２を指定する二つ目のゾーンアペンドコマンドをホスト２から受信した場合を想定する。
バッファ＃１に既にゾーン２が割り当てられている。このため、データ／バッファ振り分け制御部２１は、バッファ＃１を、ゾーン２を指定する二つ目のゾーンアペンドコマンドに関連付けられたデータの格納先バッファとして決定する。データ／バッファ振り分け制御部２１は、ゾーン２を指定する二つ目のゾーンアペンドコマンドに関連付けられたデータである「ｚｏｎｅ２―Ｄ２」をホスト２のメモリ１０２から取得し、取得したデータ「ｚｏｎｅ２―Ｄ２」をＦＩＦＯバッファ２１１に格納する。
図７Ｃは、実施形態に係るバッファリング処理の三つ目の処理を示す図である。
ここでは、図７Ａで説明した七つのゾーンアペンドコマンドおよび図７Ｂで説明した六つのゾーンアペンドコマンドの受信の後に、コントローラ４が、まず、ゾーン１を指定する二つのゾーンアペンドコマンドと、ゾーン４を指定する二つのゾーンアペンドコマンドと、ゾーン２を指定する一つのゾーンアペンドコマンドとを、この順で、ホスト２から受信した場合を想定する。
ゾーン１、ゾーン４、およびゾーン２は、バッファ＃０、バッファ＃３、およびバッファ＃１に既にそれぞれ割り当てられている。したがって、データ／バッファ振り分け制御部２１は、ゾーン１を指定する二つのゾーンアペンドコマンドにそれぞれ関連付けられたデータ「ｚｏｎｅ１―Ｄ４」およびデータ「ｚｏｎｅ１―Ｄ５」をバッファ＃０のＦＩＦＯバッファ２０１に格納し、ゾーン４を指定する二つのゾーンアペンドコマンドにそれぞれ関連付けられたデータ「ｚｏｎｅ４―Ｄ３」およびデータ「ｚｏｎｅ４―Ｄ４」をバッファ＃３のＦＩＦＯバッファ２３１に格納し、ゾーン２を指定する一つのゾーンアペンドコマンドに関連付けられたデータ「ｚｏｎｅ２―Ｄ３」をバッファ＃１のＦＩＦＯバッファ２１１に格納する。そして、データ／バッファ振り分け制御部２１は、バッファ＃０の識別子、バッファ＃３の識別子、およびバッファ＃１の識別子を、この順で、バッファ更新履歴テーブル３２に追加する。
次いで、コントローラ４が、ゾーン５を指定する一つ目のゾーンアペンドコマンドをホスト２から受信した場合を想定する。
ゾーン５が既に割り当てられているバッファは存在せず、且つフリーのバッファも存在しない。このため、データ／バッファ振り分け制御部２１は、バッファ更新履歴テーブル３２を参照することによって、データ格納のための最後の更新が最も古いバッファを決定する。データ格納のための最後の更新が最も古いバッファは、バッファ＃２である。
したがって、データ／バッファ振り分け制御部２１は、データ格納のための最後の更新が最も古いバッファであるバッファ＃２に、ゾーン５を追加的に割り当てる。この場合、データ／バッファ振り分け制御部２１は、バッファ＃２の割り当て管理テーブル２２３に、ゾーン５を示す識別子を追加する。そして、データ／バッファ振り分け制御部２１は、ゾーン５を指定する一つ目のゾーンアペンドコマンドに関連付けられたデータである「ｚｏｎｅ５―Ｄ１」をＦＩＦＯバッファ２２１に格納する。その後、データ／バッファ振り分け制御部２１は、バッファ更新履歴テーブル３２に、データの格納のために最後に更新されたバッファを示す情報（ここでは、バッファ＃２を示す識別子）を追加する。
次いで、コントローラ４は、ゾーン５を指定する二つ目のゾーンアペンドコマンドと、ゾーン５を指定する三つ目のゾーンアペンドコマンドとをホスト２から受信する。
バッファ＃２に既にゾーン５が割り当てられている。このため、データ／バッファ振り分け制御部２１は、ゾーン５を指定する二つ目のゾーンアペンドコマンドに関連付けられたデータである「ｚｏｎｅ５―Ｄ２」と、ゾーン５を指定する三つ目のゾーンアペンドコマンドに関連付けられたデータである「ｚｏｎｅ５―Ｄ３」を、ＦＩＦＯバッファ２２１に格納する。
次いで、コントローラ４が、ゾーン０を指定する二つのゾーンアペンドコマンドをホスト２から受信した場合を想定する。
ゾーン０は、バッファ＃１に既に割り当てられている。したがって、データ／バッファ振り分け制御部２１は、ゾーン０を指定する２つのゾーンアペンドコマンドにそれぞれ関連付けられたデータ「ｚｏｎｅ０―Ｄ４」および「ｚｏｎｅ０―Ｄ５」をＦＩＦＯバッファ２１１に格納する。その後、データ／バッファ振り分け制御部２１は、バッファ更新履歴テーブル３２に、データの格納のために最後に更新されたバッファを示す情報（ここでは、バッファ＃１を示す識別子）を追加する。
このデータ「ｚｏｎｅ０―Ｄ５」がバッファ＃１のＦＩＦＯバッファ２２１に格納されたことで、ＦＩＦＯバッファ２２１は、これ以上データを格納することができないフル状態になる。ＦＩＦＯバッファ２２１がフル状態になったため、ＦＩＦＯバッファ２２１はフラッシュ開始条件を満たす。
図７Ｄは、実施形態に係るバッファリング処理の四つ目の処理を示す図である。
データ／ゾーン振り分け制御部２２は、バッファ＃１からフラッシュ対象ゾーンを選択し、バッファ＃１に格納されている全てのデータの中から、フラッシュ対象ゾーンに関連付けられたデータのみを抽出する。
バッファ＃１（つまり、ＦＩＦＯバッファ２２１）には、ゾーン０に関連付けられたデータ「ｚｏｎｅ０－Ｄ１」～「ｚｏｎｅ０－Ｄ５」と、ゾーン２に関連付けられたデータ「ｚｏｎｅ２－Ｄ１」～「ｚｏｎｅ２－Ｄ３」とが格納されている。バッファ＃１において、ゾーン０が、関連付けられたデータの総サイズが最も大きいゾーンである。よって、データ／ゾーン振り分け制御部２２は、ゾーン０をフラッシュ対象ゾーンとして決定する。
データ／ゾーン振り分け制御部２２は、バッファ＃１の中からゾーン０に関連付けられたデータのみを抽出する。このとき、データ／ゾーン振り分け制御部２２は、フラッシュ対象ゾーン以外のゾーンに関連付けられたデータがバッファ＃１に維持されるように制御する。つまり、データ／ゾーン振り分け制御部２２は、バッファ＃１にデータ「ｚｏｎｅ２―Ｄ１」～「ｚｏｎｅ２―Ｄ３」を維持したまま、バッファ＃１からデータ「ｚｏｎｅ０―Ｄ１」～「ｚｏｎｅ０―Ｄ５」を抽出する。そして、データ／ゾーン振り分け制御部２２は、書き込み先のゾーンを決定し、決定した書き込み先のゾーン（ここでは、ゾーン０）にデータ「ｚｏｎｅ０―Ｄ１」～「ｚｏｎｅ０―Ｄ５」をシーケンシャルに書き込む。バッファ＃１からゾーン０のデータがなくなると、データ／ゾーン振り分け制御部２２は、割り当て管理テーブル２１３からゾーン０の識別子を削除する。これにより、バッファ＃１に対するゾーン０の割り当ては解消される。
したがって、バッファ＃１からゾーン０のデータがなくなった後に、ゾーン０を指定するゾーンアペンドコマンドが受信された場合には、ゾーン０が既に割り当てられているバッファは存在しない。したがって、データ／バッファ振り分け制御部２１は、バッファ更新履歴テーブル３２を参照することによって、データの格納のための最後の更新が最も古いバッファを決定し、この決定されたバッファに、この受信されたゾーンアペンドコマンドに関連付けられたデータを格納する。
次に、図８Ａ～図８Ｅを参照して、バッファ＃１からゾーン０に関連付けられたデータを抽出するための追い越し処理の例を説明する。
図８Ａは、ＳＳＤ３において実行される追い越し処理の一つ目の処理を示す図である。
バッファ＃１のＦＩＦＯバッファ２１１は、入力ポート２１１Ａと、出力ポート２１１Ｂと、ループバックパス２１１Ｃと、入力セレクタ２１１Ｄと、出力セレクタ２１１Ｅとを含む。ループバックパス２１１Ｃは、ＦＩＦＯバッファ２１１の出力ポート２１１ＢとＦＩＦＯバッファ２１１の入力ポート２１１Ａとを接続するパスである。入力セレクタ２１１Ｄおよび出力セレクタ２１１Ｅは、ループバックパス２１１Ｃを有効または無効にするためのスイッチ回路である。
ＦＩＦＯバッファ２１１の入力ポート２１１Ａは、入力セレクタ２１１Ｄに接続されている。ＦＩＦＯバッファ２１１の出力ポート２１１Ｂは、出力セレクタ２１１Ｅに接続されている。入力セレクタ２１１Ｄは、外部入力またはループバックパス２１１Ｃのいずれか一方を選択し、選択した外部入力またはループバックパス２１１Ｃのいずれか一方を入力ポート２１１Ａに接続する。出力セレクタ２１１Ｅは、ループバックパス２１１Ｃまたは外部出力のいずれか一方を選択し、出力ポート２１１Ｂを、選択したループバックパス２１１Ｃまたは外部出力のいずれか一方に接続する。外部出力は、図１のＮＡＮＤインタフェース１３を介してＮＡＮＤ型フラッシュメモリ５に接続される。
データ／ゾーン振り分け制御部２２は、ＦＩＦＯバッファ２１１から読み出し可能な次のデータ、つまりＦＩＦＯバッファ２１１内の最も古いデータ、がフラッシュ対象ゾーン以外のゾーンのデータである場合、入力セレクタ２１１Ｄと出力セレクタ２１１Ｅとを制御することでループバックパス２１１Ｃを有効にし、出力ポート２１１Ｂを入力ポート２１１Ａに接続する。また、ＦＩＦＯバッファ２１１から読み出し可能な次のデータがフラッシュ対象ゾーンのデータである場合、データ／ゾーン振り分け制御部２２は、出力セレクタ２１１Ｅを制御することでループバックパス２１１Ｃを無効にし、出力ポート２１１Ｂを外部出力に接続する。この場合、データ／ゾーン振り分け制御部２２は、入力セレクタ２１１Ｄを制御することで、入力ポート２１１Ａをループバックパス２１１Ｃに接続してもよい。
フラッシュ処理を開始する際、図８Ａに示すように、データ／ゾーン振り分け制御部２２は、まず、ＦＩＦＯバッファ２１１に新たなデータが格納されることを防ぐため、入力セレクタ２１１Ｄを制御して入力ポート２１１Ａと外部入力との接続を解除し、入力ポート２１１Ａをループバック側、つまりループバックパス２１１Ｃ、に接続する。
図８Ｂは、実施形態に係る追い越し処理の二つ目の処理を示す図である。
データ／ゾーン振り分け制御部２２は、ＦＩＦＯバッファ２１１から読み出し可能な次のデータがフラッシュ対象ゾーンのデータであるか否かを判定する。データ「ｚｏｎｅ０―Ｄ１」～「ｚｏｎｅ０―Ｄ３」の読み出しが完了されるまでは、読み出し可能な次のデータは、フラッシュ対象ゾーンであるゾーン０に関連付けられたデータである。そのため、データ／ゾーン振り分け制御部２２は、出力セレクタ２１１Ｅを制御することによって出力ポート２１１Ｂを外部出力に接続して、ループバックパス２１１Ｃを無効にする。その後、データ／ゾーン振り分け制御部２２は、ＦＩＦＯバッファ２１１からデータ「ｚｏｎｅ０―Ｄ１」、データ「ｚｏｎｅ０―Ｄ２」、およびデータ「ｚｏｎｅ０―Ｄ３」を読み出す。
図８Ｃは、実施形態に係る追い越し処理の三つ目の処理を示す図である。
データ「ｚｏｎｅ０―Ｄ１」～「ｚｏｎｅ０―Ｄ３」が読み出された後は、データ「ｚｏｎｅ２―Ｄ１」～「ｚｏｎｅ２―Ｄ３」がＦＩＦＯバッファ２１１から読み出されるまでは、ＦＩＦＯバッファ２１１から読み出し可能な次のデータは、フラッシュ対象ゾーンのデータではない。そのため、データ／ゾーン振り分け制御部２２は、出力セレクタ２１１Ｅを制御することによって出力ポート２１１Ｂをループバックパス２１１Ｃに接続して、ループバックパス２１１Ｃを有効にする。
ループバックパス２１１Ｃを有効にした状態で、データ／ゾーン振り分け制御部２２は、ＦＩＦＯバッファ２１１からデータを読み出す読み出し動作と、ＦＩＦＯバッファ２１１にデータを書き込む書き込み動作とを実行する。これにより、ＦＩＦＯバッファ２１１の出力ポート２１１Ｂからデータ「ｚｏｎｅ２―Ｄ１」～「ｚｏｎｅ２―Ｄ３」を読み出す動作と、読み出されたデータ「ｚｏｎｅ２―Ｄ１」～「ｚｏｎｅ２―Ｄ３」をループバックパス２１１Ｃおよび入力ポート２１１Ａを介してＦＩＦＯバッファ２１１に書き戻す動作とが並列に実行される。この結果、データ「ｚｏｎｅ２―Ｄ１」～「ｚｏｎｅ２―Ｄ３」は、ＦＩＦＯバッファ２１１に維持される。
図８Ｄは、実施形態に係る追い越し処理の四つ目の処理を示す図である。
データ「ｚｏｎｅ２―Ｄ１」～「ｚｏｎｅ２―Ｄ３」が読み出された後は、ＦＩＦＯバッファ２１１から読み出し可能な次のデータは、フラッシュ対象ゾーンのデータである。
データ／ゾーン振り分け制御部２２は、ＦＩＦＯバッファ２１１から読み出し可能な次のデータがフラッシュ対象ゾーンのデータであるため、出力セレクタ２１１Ｅを制御してループバックパス２１１Ｃを無効にし、出力ポート２１１Ｂを外部出力に接続する。その後、データ／ゾーン振り分け制御部２２は、ＦＩＦＯバッファ２１１を制御して、出力ポート２１１Ｂからデータ「ｚｏｎｅ０―Ｄ４」、およびデータ「ｚｏｎｅ０―Ｄ５」を読み出す。
図８Ｅは、実施形態に係る追い越し処理の五つ目の処理を示す図である。
データ／ゾーン振り分け制御部２２は、ＦＩＦＯバッファ２１１の中にフラッシュ対象ゾーンのデータが残っていないことを確認する。ＦＩＦＯバッファ２１１にフラッシュ対象ゾーンのデータが残っていないことがわかると、データ／ゾーン振り分け制御部２２は、入力セレクタ２１１Ｄを制御して、入力ポート２１１Ａを外部入力に接続する。これにより、ＦＩＦＯバッファ２１１は、外部入力から新たなデータを受け付けることができる状態になる。
ここで説明した追い越し処理によって、データ／ゾーン振り分け制御部２２は、バッファ＃１からフラッシュ対象ゾーンのデータのみを抽出する。そして、フラッシュ対象ゾーン以外のゾーンに関連付けられたデータはバッファ＃１に格納されたままの状態が維持される。
ここでは、あるバッファがフルになった場合に実行される追い越し処理について説明したが、あるバッファに格納されている特定のゾーンのデータの総サイズが書き込み単位以上になった場合も、同様の手順で、特定のゾーンのデータのみを抽出する追い越し処理が実行される。
図９は、実施形態に係るＳＳＤ３において実行されるコマンド処理の手順を示すフローチャートである。
このコマンド処理は、ゾーンド・ネームスペースの複数のゾーンのうちの任意のゾーンにデータをシーケンシャルに書き込むためのコマンドを実行するための処理である。このコマンドは、ゾーンアペンドコマンドであってもよいし、アドレス・スペシフィック・ライトコマンドとして使用されるライトコマンドであってもよい。以下では、ゾーンアペンドコマンドに対する処理を例示して、コマンド処理の手順を説明する。
まず、コントローラ４は、ゾーンアペンドコマンドをホスト２から受信する（ステップＳ１１）。コントローラ４は、データ／バッファ振り分け制御部２１によって、受信したゾーンアペンドコマンドに関連付けられているデータが格納されるべき格納先バッファを決定し、決定した格納先バッファにデータを格納する（ステップＳ１２）。ここでの、データ／バッファ振り分け制御部２１によるデータ／バッファ振り分け処理の詳細な手順については、図１０で説明を行う。
コントローラ４は、バッファ更新履歴テーブル３２を更新する（ステップＳ１３）。ステップＳ１３では、コントローラ４は、ステップＳ１２で決定された格納先バッファの識別子を、データの格納のために最後に更新されたバッファを示す情報として、バッファ更新履歴テーブル３２に追加する。なお、このとき、バッファ更新履歴テーブル３２に追加されるべき識別子がバッファ更新履歴テーブルに最後に追加されたバッファの識別子と同じである場合、バッファの識別子をバッファ更新履歴テーブル３２に追加する処理は、省略されてもよい。
コントローラ４は、あるバッファがフルであるか、または、あるバッファにおいてあるゾーンのデータの総サイズが書き込み単位以上になったかどうかを判定する（ステップＳ１４）。つまり、コントローラ４は、フラッシュ開始条件を満たしているバッファが存在するか否かを判定する。
フル状態であるバッファが存在せず、且つ、あるゾーンのデータの総サイズが書き込み単位以上になったバッファも存在しない場合（ステップＳ１４でＮｏ）、コントローラ４は、次のゾーンアペンドコマンドをホスト２から受信するまで待機する。
フル状態であるバッファが存在する、または、あるゾーンのデータの総サイズが書き込み単位以上になったバッファが存在する場合（ステップＳ１４でＹｅｓ）、コントローラ４は、追い越し処理によって、そのバッファに格納されている全てのデータから、フラッシュ対象ゾーンのデータのみを抽出する（ステップＳ１５）。そのバッファがフルである場合には、関連付けられているデータの総サイズが最も大きいゾーンがフラッシュ対象ゾーンとして決定される。あるゾーンに関連付けられたデータの総サイズが書き込み単位以上になったバッファが存在する場合には、関連付けられたデータの総サイズが書き込み単位以上になったこのゾーンがフラッシュ対象ゾーンとして決定される。追い越し処理の詳細な手順については、図１１で説明する。
コントローラ４は、データ／ゾーン振り分け制御部２２によって、ステップＳ１５で抽出されたデータの書き込み先の物理記憶領域を決定する（ステップＳ１６）。書き込み先の物理記憶領域は、決定されたフラッシュ対象ゾーンに割り当てられているＮＡＮＤ型フラッシュメモリ５内の特定の記憶領域である。
その後、コントローラ４は、バッファから抽出したフラッシュ対象ゾーンのデータを、書き込み先の物理記憶領域に、つまりフラッシュ対象ゾーンに割り当てられたＮＡＮＤ型フラッシュメモリ５内の特定の記憶領域（物理記憶領域）に書き込む（ステップＳ１７）。
フラッシュ対象ゾーンのデータがＮＡＮＤ型フラッシュメモリ５内の特定の記憶領域に書き込まれると、書き込まれたデータに対応する一つ以上のゾーンアペンドコマンドの処理が完了する。ステップＳ１７では、コントローラ４は、完了した各ゾーンアペンドコマンドに対応するコマンド完了をホスト２に送信し得る。なお、コントローラ４は、必ずしも、ステップＳ１７においてデータがＮＡＮＤ型フラッシュメモリ５に書き込まれるまで、コマンド完了の送信を待つ必要はない。データがＮＡＮＤ型フラッシュメモリ５に書き込まれるまでコマンド完了の送信を待つことが必要とされるのは、受信したゾーンアペンドコマンドに含まれるＦｏｒｃｅ Ｕｎｉｔ Ａｃｃｅｓｓ（ＦＵＡ）が１にセットされている場合だけである。受信したゾーンアペンドコマンドに含まれるＦＵＡが０である場合には、コントローラ４は、受信したゾーンアペンドコマンドに関連付けられたデータがＮＡＮＤ型フラッシュメモリ５に書き込まれるまで待つことなく、受信したゾーンアペンドコマンドに対応するコマンド完了をホスト２に送信し得る。例えば、コントローラ４は、受信したゾーンアペンドコマンドに関連付けられたデータがバッファに格納された時に、受信したゾーンアペンドコマンドに対応するコマンド完了をホスト２に送信し得る。
各コマンド完了は、そのコマンド完了に対応するゾーンアペンドコマンドに関連付けられたデータが書き込まれたゾーン内の書き込み先位置（ＬＢＡ）を示す情報を含む。
図１０は、実施形態に係るデータ／バッファ振り分け処理の手順を示すフローチャートである。ここで説明するデータ／バッファ振り分け処理は、図９におけるステップＳ１２の処理の詳細である。
図９のステップＳ１１で説明したように、コントローラ４は、ホスト２からゾーンアペンドコマンドを受信する。
データ／バッファ振り分け制御部２１は、複数のバッファそれぞれに設けられている割り当て管理テーブルを参照することによって、ステップＳ１１で受信したゾーンアペンドコマンドによって指定されるゾーンが既に割り当てられているバッファが存在するか否かを判定する（ステップＳ２１）。
受信したゾーンアペンドコマンドによって指定されるゾーンが既に割り当てられているバッファが存在しない場合（ステップＳ２１でＮｏ）、データ／バッファ振り分け制御部２１は、複数のバッファそれぞれに設けられている割り当て管理テーブルを参照することによって、フリーのバッファが存在するか否かを判定する（ステップＳ２２）。
フリーのバッファが存在しない場合（ステップＳ２２でＮｏ）、データ／バッファ振り分け制御部２１は、データの格納のための最後の更新が最も古いバッファを、格納先バッファに決定する（ステップＳ２３）。データ／バッファ振り分け制御部２１は、バッファ更新履歴テーブル３２を参照してデータ格納のための最後の更新が最も古いバッファを決定する。格納先バッファは、受信したゾーンアペンドコマンドに関連付けられたデータが格納されるべきバッファである。
データ／バッファ振り分け制御部２１は、格納先バッファに、ステップＳ１１で受信したゾーンアペンドコマンドによって指定されたゾーンを割り当てる（ステップＳ２４）。データ／バッファ振り分け制御部２１は、格納先バッファに設けられた割り当て管理テーブルに、ゾーンアペンドコマンドによって指定されたゾーンを示す識別子を追加することで、格納先バッファに追加的にゾーンを割り当てる。
コントローラ４は、ステップＳ１１で受信したゾーンアペンドコマンドに関連付けられたデータを、決定された格納先バッファに格納する（ステップＳ２８）。すなわち、データ／バッファ振り分け制御部２１は、ステップＳ１１で受信したゾーンアペンドコマンドに関連付けられたデータをホスト２のメモリ１０２から取得し、取得したデータを決定された格納先バッファに格納する。この後、処理は図９で説明したステップＳ１３に進む。ステップＳ１３では、コントローラ４は、バッファ更新履歴テーブル３２を更新する。
一つ以上のフリーのバッファが存在する場合（ステップＳ２２でＹｅｓ）、データ／バッファ振り分け制御部２１は、フリーのバッファの中から任意のバッファを選択し、格納先バッファに決定する（ステップＳ２５）。
データ／バッファ振り分け制御部２１は、格納先バッファに、ステップＳ１１で受信したゾーンアペンドコマンドによって指定されたゾーンを割り当てる（ステップＳ２６）。
その後、処理はステップＳ２８に移行し、コントローラ４は、ステップＳ１１で受信したゾーンアペンドコマンドに関連付けられたデータを、決定された格納先バッファに格納する。
ステップＳ１１で受信したゾーンアペンドコマンドによって指定されるゾーンが既に割り当てられているバッファが存在する場合（ステップＳ２１でＹｅｓ）、データ／バッファ振り分け制御部２１は、そのバッファを格納先バッファに決定する（ステップＳ２７）。
その後、処理はステップＳ２８に移行し、コントローラ４は、ステップＳ１１で受信したゾーンアペンドコマンドに関連付けられたデータを、決定された格納先バッファに格納する。
図１１は、実施形態に係る追い越し処理の手順を示すフローチャートである。ここでは、図９におけるステップＳ１５の処理の詳細について説明する。
あるバッファ（ＦＩＦＯバッファ）がフラッシュ開始条件を満たした場合、データ／ゾーン振り分け制御部２２は、このＦＩＦＯバッファに割り当てられているゾーンの中から、フラッシュ対象ゾーンを決定する（ステップＳ３１）。
データ／ゾーン振り分け制御部２２は、フラッシュ開始条件を満たすＦＩＦＯバッファから読み出されるべき次のデータ（つまりこのＦＩＦＯバッファ内の次の読み出し可能データ）に関連付けられたゾーンが、フラッシュ対象ゾーンであるか否かを判定する（ステップＳ３２）。
次の読み出し可能データに関連付けられたゾーンがフラッシュ対象ゾーンでない場合（ステップＳ３２でＮｏ）、データ／ゾーン振り分け制御部２２は、そのＦＩＦＯバッファのループバックパスを有効にして、そのＦＩＦＯバッファの入力ポートと出力ポートとがループバック側に接続されるように制御する（ステップＳ３３）。
次の読み出し可能データに対応するゾーンがフラッシュ対象ゾーンである場合（ステップＳ３２でＹｅｓ）、データ／ゾーン振り分け制御部２２は、そのＦＩＦＯバッファの入力ポートと出力ポートとがループバック側に接続されていた場合にその接続を解除するように制御する（ステップＳ３４）。
データ／ゾーン振り分け制御部２２は、ＦＩＦＯバッファから次の読み出し可能データを読み出す（ステップＳ３５）。データ／ゾーン振り分け制御部２２は、ＦＩＦＯバッファに格納されているデータの中にフラッシュ対象ゾーンのデータが残っているか否かを判定する（ステップＳ３６）。
ＦＩＦＯバッファに格納されているデータの中にフラッシュ対象ゾーンのデータが残っている場合（ステップＳ３６でＹｅｓ）、データ／ゾーン振り分け制御部２２の処理は、次の読み出し可能データを読み出すために再度ステップＳ３２に移行する。
ＦＩＦＯバッファに格納されているデータの中にフラッシュ対象ゾーンのデータが残っていない場合（ステップＳ３６でＮｏ）、データ／ゾーン振り分け制御部２２は、このＦＩＦＯバッファの割り当て管理テーブルから、フラッシュ対象ゾーンを示す識別子を削除する（ステップＳ３７）。これにより、このＦＩＦＯバッファに対するフラッシュ対象ゾーンの割り当ては解消される。
以上説明したように、本実施形態によれば、コントローラ４は、受信したゾーンアペンドコマンドによって指定されるゾーンが割り当てられたバッファが存在する場合、そのバッファを、受信したゾーンアペンドコマンドに関連付けられたデータが格納されるべき格納先バッファとして決定する。また、受信したゾーンアペンドコマンドによって指定されたゾーンが割り当てられたバッファが存在せず、フリーのバッファが存在する場合は、コントローラ４は、フリーのバッファのうちの任意のバッファを格納先バッファとして決定する。また、受信したゾーンアペンドコマンドによって指定されたゾーンが割り当てられたバッファが存在せず、且つフリーのバッファが存在しない場合は、コントローラ４は、データの格納のための最後の更新が最も古いバッファを格納先バッファとして決定する。
これらの処理によって、データが特定のバッファに偏ることなく、データの格納先を複数のバッファに分散させることができる。さらに、同じゾーンに書き込まれるべきデータを、同じバッファに格納することができる。
また、コントローラ４は、複数のバッファのいずれか一つに格納されているデータの総サイズが書き込み単位以上になったゾーン、または対応するデータがフル状態のバッファに格納されている全てのゾーンのうちで対応するデータの総サイズが最も大きいゾーンを、フラッシュ対象ゾーンとして選択する。よって、バッファに蓄積されているデータ量が比較的多いゾーンをフラッシュ対象ゾーンとして選択することが可能となるので、細かい単位で各ゾーンのデータをＮＡＮＤ型フラッシュメモリ５に書き込む場合に比し、シーケンシャルライトの効率を向上することができる。
さらに、コントローラ４は、フラッシュ対象ゾーン以外のゾーンのデータをバッファに維持した状態で、フラッシュ対象ゾーンのデータのみを抽出する。よって、たとえ同じゾーンのデータが一つのバッファ内の異なる様々な位置に分散されるという断片化が生じても、フラッシュ対象ゾーン以外のゾーンのデータに対するフラッシュ処理を行うこと無く、フラッシュ対象ゾーンのデータのみに対するフラッシュ処理を行うことができる。このため、バッファ内のデータを細かい単位でＮＡＮＤ型フラッシュメモリ５に書き込むことなく、そのデータ量が比較的多いフラッシュ対象ゾーンのデータのみを、ＮＡＮＤ型フラッシュメモリ５に書き込むことができる。
このように、本実施形態では、ゾーンド・ネームスペースに含まれるゾーンの数より少ない数のバッファを使用して、異なるゾーンに書き込むべきデータを効率よくバッファリングすることができる。さらに、本実施形態では、異なるゾーンのデータが混在しているバッファからフラッシュ対象ゾーンのデータのみをＮＡＮＤ型フラッシュメモリ５に書き込むことができる。よって、ゾーンの数と同数のバッファを使用する構成に比し、複数のゾーンの制御のために必要とされるＳＳＤ３内のメモリリソースの量を削減することができる。
なお、アドレス・スペシフィック・ライトコマンドとして使用されるライトコマンドをホスト２から受信した場合には、コントローラ４は、このライトコマンドに関連付けられたデータをバッファに格納した時に、このライトコマンドのコマンド完了をホスト２に送信してもよい。
これにより、ホスト２は、このライトコマンドによって指定されるゾーンと同じゾーンを指定する次のライトコマンドをＳＳＤ３に発行することができる。この結果、あるゾーンを指定するライトコマンドの処理が実際に完了する前に、すなわち、そのライトコマンドに関連付けられたデータのＮＡＮＤ型フラッシュメモリ５への書き込みが完了する前に、このゾーンと同じゾーンを指定する次のライトコマンドをホスト２から受信することが可能となる。よって、個々のライトコマンドが小さいサイズのデータの書き込みを要求する場合であっても、同じゾーンに関連付けられたデータを同じバッファに一定量蓄積した後にライト処理を開始することができ、ＮＡＮＤ型フラッシュメモリ５への書き込み効率を改善することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…情報処理システム、２…ホスト、３…ＳＳＤ、４…コントローラ、５…ＮＡＮＤ型フラッシュメモリ、６…ＤＲＡＭ、１０…バス、１１…ホストインタフェース、１２…ＣＰＵ、１３…ＮＡＮＤインタフェース、１４…ＤＲＡＭインタフェース、１５…ＤＭＡＣ、１６…バッファ回路、１７…ＥＣＣエンコード／デコード部、２１…データ／バッファ振り分け制御部、２２…データ／ゾーン振り分け制御部、３１…Ｌ２Ｐテーブル、３２…バッファ更新履歴管理テーブル。

Claims (10)

  1. 不揮発性メモリと、
    前記不揮発性メモリに電気的に接続され、ＮＶＭ ｅｘｐｒｅｓｓ規格によって規定された、複数のゾーンに分割されたゾーンド・ネームスペースを使用して、前記不揮発性メモリを制御するように構成されたコントローラと、を具備し、
    前記コントローラは、
    複数のバッファを管理し、前記複数のバッファの数は前記複数のゾーンの数よりも少なく、
    前記複数のゾーンのうちの第１のゾーンにデータをシーケンシャルに書き込むためのコマンドであって第１のデータに関連付けられた第１のコマンド、をホストから受信したことに応じ、
    前記第１のゾーンが割り当てられている第１のバッファが前記複数のバッファの中に存在する場合、前記第１のバッファに前記第１のデータを格納し、
    前記第１のバッファが前記複数のバッファの中に存在せず、且つ、どのゾーンも割り当てられていないフリーのバッファが前記複数のバッファの中に存在する場合、前記第１のゾーンを前記フリーのバッファに割り当て、前記第１のゾーンが割り当てられた前記フリーのバッファに前記第１のデータを格納し、
    前記第１のバッファが前記複数のバッファの中に存在せず、且つ、どのゾーンも割り当てられていないフリーのバッファが前記複数のバッファの中に存在しない場合、前記複数のバッファのうち、データの格納のための最後の更新が最も古いバッファに、前記第１のゾーンを追加的に割り当て、前記第１のゾーンが追加的に割り当てられた前記バッファに、前記第１のデータを格納するように構成されている
    メモリシステム。
  2. 前記コントローラは、
    前記複数のバッファがデータの格納のために更新された順序を示す履歴情報を管理し、
    前記第１のバッファが前記複数のバッファの中に存在せず、且つ、どのゾーンも割り当てられていないフリーのバッファが前記複数のバッファの中に存在しない場合、前記履歴情報を参照することによって、前記複数のバッファのうち、データの格納のための最後の更新が最も古いバッファを決定するように構成されている請求項１に記載のメモリシステム。
  3. 前記コントローラは、
    前記複数のバッファのうちの第２のバッファに、前記複数のゾーンのうちの第２のゾーンに関連付けられている第２のデータと、前記複数のゾーンのうちの前記第２のゾーンとは異なる第３のゾーンに関連付けられている第３のデータとが格納されており、前記第２のデータのサイズが前記不揮発性メモリへの書き込み単位以上である場合、
    前記第３のデータを前記第２のバッファに維持した状態で、前記第２のデータを前記第２のバッファから抽出し、
    前記第２のゾーンに割り当てられた前記不揮発性メモリ内の記憶領域に、前記抽出した第２のデータを書き込むようにさらに構成されている
    請求項１に記載のメモリシステム。
  4. 前記コントローラは、
    前記複数のバッファのうちのフル状態である第３のバッファに、前記複数のゾーンのうちの第４のゾーンに関連付けられている第４のデータと、前記複数のゾーンのうちの前記第４のゾーンとは異なる第５のゾーンに関連付けられている第５のデータとが格納されており、前記第４のデータのサイズが前記第５のデータのサイズよりも大きい場合、
    前記第５のデータを前記第３のバッファに維持した状態で、前記第４のデータを前記第３のバッファから抽出し、
    前記第４のゾーンに割り当てられた前記不揮発性メモリ内の記憶領域に、前記抽出した第４のデータを書き込むようにさらに構成されている
    請求項３に記載のメモリシステム。
  5. 前記複数のバッファの各々は、先入れ先出しバッファと、前記先入れ先出しバッファにデータを入力するための入力ポートと、前記先入れ先出しバッファからデータを出力するための出力ポートと、前記出力ポートを前記入力ポートに接続するためのパスとを含み、
    前記コントローラは、
    前記第２のバッファの前記先入れ先出しバッファから読み出し可能な次のデータが前記第３のデータである場合、前記パスを有効にし、前記第３のデータを前記第２のバッファの前記先入れ先出しバッファから読み出す動作と、前記読み出された前記第３のデータを前記第２のバッファの前記先入れ先出しバッファに書き戻す動作とを実行することによって、前記第３のデータを前記第２のバッファに維持するようにさらに構成されている
    請求項３に記載のメモリシステム。
  6. 前記コントローラは、
    前記第２のバッファの前記先入れ先出しバッファから読み出し可能な前記次のデータが前記第２のデータである場合、前記パスを無効にし、前記第２のバッファの前記先入れ先出しバッファからの読み出し動作を実行することによって、前記第２のデータを前記第２のバッファから抽出するようにさらに構成されている
    請求項５に記載のメモリシステム。
  7. 前記不揮発性メモリは、各々が複数のページを含む複数のブロックを含み、前記複数のブロックの各々はデータ消去動作の単位であり、前記複数のページの各々はデータ書き込み動作およびデータ読み出し動作の単位であり、
    前記書き込み単位は、前記複数のページの各々のサイズの倍数、または前記複数のブロックの各々のサイズの倍数である
    請求項３に記載のメモリシステム。
  8. 前記第１のコマンドは、前記ＮＶＭ ｅｘｐｒｅｓｓ規格において規定されたゾーンアペンドコマンドである
    請求項１に記載のメモリシステム。
  9. 前記第１のコマンドは、前記ＮＶＭ ｅｘｐｒｅｓｓ規格においてアドレス・スペシフィック・ライトコマンドとして規定されたライトコマンドである
    請求項１に記載のメモリシステム。
  10. ＮＶＭ ｅｘｐｒｅｓｓ規格によって規定された、複数のゾーンに分割されたゾーンド・ネームスペースを使用して、不揮発性メモリを制御する制御方法であって、
    前記複数のゾーンの数よりも少ない数の複数のバッファを管理することと、
    前記複数のゾーンのうちの第１のゾーンにデータをシーケンシャルに書き込むためのコマンドであって第１のデータに関連付けられた第１のコマンド、をホストから受信することと、
    前記第１のゾーンが割り当てられている第１のバッファが前記複数のバッファの中に存在する場合、前記第１のバッファに前記第１のデータを格納することと、
    前記第１のバッファが前記複数のバッファの中に存在せず、且つ、どのゾーンも割り当てられていないフリーのバッファが前記複数のバッファの中に存在する場合、前記第１のゾーンを前記フリーのバッファに割り当て、前記第１のゾーンが割り当てられた前記フリーのバッファに前記第１のデータを格納することと、
    前記第１のバッファが前記複数のバッファの中に存在せず、且つ、どのゾーンも割り当てられていないフリーのバッファが前記複数のバッファの中に存在しない場合、前記複数のバッファのうち、データの格納のための最後の更新が最も古いバッファに、前記第１のゾーンを追加的に割り当て、前記第１のゾーンが追加的に割り当てられた前記バッファに、前記第１のデータを格納することと、
    前記複数のバッファのうちの第２のバッファに、前記複数のゾーンのうちの第２のゾーンに関連付けられている第２のデータと、前記複数のゾーンのうちの前記第２のゾーンとは異なる第３のゾーンに関連付けられている第３のデータとが格納されており、前記第２のデータのサイズが前記不揮発性メモリへの書き込み単位以上である場合、前記第３のデータを前記第２のバッファに維持した状態で、前記第２のデータを前記第２のバッファから抽出し、前記第２のゾーンに割り当てられた前記不揮発性メモリ内の記憶領域に、前記抽出した第２のデータを書き込むことと、
    前記複数のバッファのうちのフル状態である第３のバッファに、前記複数のゾーンのうちの第４のゾーンに関連付けられている第４のデータと、前記複数のゾーンのうちの前記第４のゾーンとは異なる第５のゾーンに関連付けられている第５のデータとが格納されており、前記第４のデータのサイズが前記第５のデータのサイズよりも大きい場合、前記第５のデータを前記第３のバッファに維持した状態で、前記第４のデータを前記第３のバッファから抽出し、前記第４のゾーンに割り当てられた前記不揮発性メモリ内の記憶領域に、前記抽出した第４のデータを書き込むことと、
    を具備する制御方法。
JP2020207741A 2020-12-15 2020-12-15 メモリシステムおよび制御方法 Pending JP2022094705A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020207741A JP2022094705A (ja) 2020-12-15 2020-12-15 メモリシステムおよび制御方法
TW110118823A TWI792322B (zh) 2020-12-15 2021-05-25 記憶體系統及控制方法
CN202110947692.0A CN114637693A (zh) 2020-12-15 2021-08-18 存储器***及控制方法
US17/446,875 US11520520B2 (en) 2020-12-15 2021-09-03 Memory system and method of controlling nonvolatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020207741A JP2022094705A (ja) 2020-12-15 2020-12-15 メモリシステムおよび制御方法

Publications (1)

Publication Number Publication Date
JP2022094705A true JP2022094705A (ja) 2022-06-27

Family

ID=81942459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020207741A Pending JP2022094705A (ja) 2020-12-15 2020-12-15 メモリシステムおよび制御方法

Country Status (4)

Country Link
US (1) US11520520B2 (ja)
JP (1) JP2022094705A (ja)
CN (1) CN114637693A (ja)
TW (1) TWI792322B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220229596A1 (en) * 2021-01-18 2022-07-21 SK Hynix Inc. Controller and memory system having the controller

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111736769B (zh) * 2020-06-05 2022-07-26 苏州浪潮智能科技有限公司 一种稀释缓存空间的方法、设备以及介质
KR20220060372A (ko) * 2020-11-04 2022-05-11 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4498426B2 (ja) * 2008-03-01 2010-07-07 株式会社東芝 メモリシステム
JP5404483B2 (ja) * 2010-03-17 2014-01-29 株式会社東芝 メモリシステム
US9690695B2 (en) * 2012-09-20 2017-06-27 Silicon Motion, Inc. Data storage device and flash memory control method thereof
TWI672703B (zh) * 2016-04-27 2019-09-21 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與記憶裝置
US10642488B2 (en) 2017-10-23 2020-05-05 Micron Technology, Inc. Namespace size adjustment in non-volatile memory devices
JP6967959B2 (ja) * 2017-12-08 2021-11-17 キオクシア株式会社 メモリシステムおよび制御方法
KR102503177B1 (ko) 2018-03-05 2023-02-24 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10949120B2 (en) * 2019-02-19 2021-03-16 Intel Corporation Host defined bandwidth allocation for SSD tasks
US11797433B2 (en) 2019-12-20 2023-10-24 Sk Hynix Nand Product Solutions Corp. Zoned namespace with zone grouping
JP7346311B2 (ja) * 2020-01-16 2023-09-19 キオクシア株式会社 メモリシステム
JP7366795B2 (ja) * 2020-02-14 2023-10-23 キオクシア株式会社 メモリシステムおよび制御方法
KR20210108107A (ko) * 2020-02-25 2021-09-02 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US11137920B1 (en) * 2020-04-30 2021-10-05 Micron Technology, Inc. Storing zones in a zone namespace on separate planes of a multi-plane memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220229596A1 (en) * 2021-01-18 2022-07-21 SK Hynix Inc. Controller and memory system having the controller
US11875056B2 (en) * 2021-01-18 2024-01-16 SK Hynix Inc. Controller for managing commands with zone identifications and memory system having the same

Also Published As

Publication number Publication date
US20220188020A1 (en) 2022-06-16
TWI792322B (zh) 2023-02-11
CN114637693A (zh) 2022-06-17
TW202225981A (zh) 2022-07-01
US11520520B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
US11467955B2 (en) Memory system and method for controlling nonvolatile memory
CN109725846B (zh) 存储器***及控制方法
JP2020046963A (ja) メモリシステムおよび制御方法
US11797436B2 (en) Memory system and method for controlling nonvolatile memory
US20130212319A1 (en) Memory system and method of controlling memory system
US11726707B2 (en) System and method of writing to nonvolatile memory using write buffers
US11762591B2 (en) Memory system and method of controlling nonvolatile memory by controlling the writing of data to and reading of data from a plurality of blocks in the nonvolatile memory
JP2022094705A (ja) メモリシステムおよび制御方法
JP2019191909A (ja) メモリシステムおよび制御方法
US11662952B2 (en) Memory system and method of controlling nonvolatile memory and for reducing a buffer size
JP2021033849A (ja) メモリシステムおよび制御方法
US11762580B2 (en) Memory system and control method
US20230091792A1 (en) Memory system and method of controlling nonvolatile memory
US11650760B2 (en) Memory system and method of controlling nonvolatile memory with checking a total size indicative of a sum of data length specified by a write command
JP2022076620A (ja) メモリシステムおよび制御方法
US20240201904A1 (en) Memory system and method of controlling nonvolatile memory
JP7337228B2 (ja) メモリシステムおよび制御方法
US12045513B2 (en) Memory system and method of controlling nonvolatile memory with checking a total size indicative of a sum of data length specified by a write command