JP2021111661A - 電子部品の製造方法 - Google Patents

Abstract

【課題】凹部の発生を抑制しつつ、塗工対象物に塗工材料を塗工して回路パターンを形成することにより、電子部品を製造する方法を提供する。【解決手段】電子部品の製造方法は、塗工対象物の表面に、第１の固形成分および第１の溶媒を含む第１の塗工材料を塗工する第１の塗工工程（Ｓ１）と、第１の塗工工程で塗工された第１の塗工材料に含まれる第１の溶媒の少なくとも一部を乾燥させて、第１の固形成分を含む中間回路パターンを形成する第１の乾燥工程（Ｓ２）と、中間回路パターンに形成された凹部内に、凹部を構成する外周壁と略同じ高さとなるように、第２の固形成分および第２の溶媒を含む第２の塗工材料を塗工する第２の塗工工程（Ｓ３）と、第２の塗工工程で塗工された第２の塗工材料に含まれる第２の溶媒の少なくとも一部を乾燥させて、最終回路パターンを形成する第２の乾燥工程（Ｓ４）とを備える。【選択図】図１

Description

本発明は、塗工対象物の表面に塗工材料を塗工することによって電子部品を製造する方法に関する。

塗工対象物に塗工材料を塗工して、電子部品を製造する方法が知られている。

例えば、特許文献１には、塗工対象物であるセラミックグリーンシートの表面に、塗工材料である内部電極ペーストを塗工して内部電極パターンを形成した後、内部電極パターンを形成したセラミックグリーンシートを複数積層して得られる積層体を焼成し、焼成後の積層体に外部電極を形成することによって、積層セラミックコンデンサを製造する方法が記載されている。

また、特許文献１には、内部電極ペーストを塗工する方法として、グラビア印刷やインクジェット印刷などの方法が挙げられている。

特開２０１９−０４６５８１号公報

しかしながら、グラビア印刷やインクジェット印刷等の方法によって塗工材料を塗工すると、コーヒーステイン現象によって、周縁部の厚さが中央部の厚さよりも厚くなるため、周縁部に比べて内側が凹んだ凹部を有する形状の内部電極パターンが形成される。この状態で内部電極パターンが形成されたセラミックグリーンシートを積層すると、内部電極パターンとセラミックグリーンシートとの接触面積が狭いため、密着性が低下してセラミックグリーンシートが歪む積みズレ不良が生じる場合がある。

本発明は、上記課題を解決するものであり、凹部の発生を抑制しつつ、塗工対象物に塗工材料を塗工して回路パターンを形成することにより、電子部品を製造する方法を提供することを目的とする。

本発明の電子部品の製造方法は、
塗工対象物の表面に、第１の固形成分および第１の溶媒を含む第１の塗工材料を塗工する第１の塗工工程と、
前記第１の塗工工程で塗工された前記第１の塗工材料に含まれる前記第１の溶媒の少なくとも一部を乾燥させて、前記第１の固形成分を含む中間回路パターンを形成する第１の乾燥工程と、
前記中間回路パターンに形成された凹部内に、前記凹部を構成する外周壁と略同じ高さとなるように、第２の固形成分および第２の溶媒を含む第２の塗工材料を塗工する第２の塗工工程と、
前記第２の塗工工程で塗工された前記第２の塗工材料に含まれる前記第２の溶媒の少なくとも一部を乾燥させることによって、最終回路パターンを形成する第２の乾燥工程と、
を備える。

本発明の電子部品の製造方法によれば、塗工対象物の表面に第１の塗工材料を塗工して中間回路パターンを形成した後、中間回路パターンに形成された凹部内に、凹部を構成する外周壁と略同じ高さとなるように第２の塗工材料を塗工することによって最終回路パターンを形成するので、最終回路パターンに凹部が生じることを抑制することができる。

一実施形態における電子部品の製造方法を説明するためのフローチャートである。 （ａ）は、塗工対象物の表面に第１の塗工材料を塗工する様子を示す図であり、（ｂ）は、第１の乾燥工程によって、塗工対象物の表面に形成された中間回路パターンを示す図であり、（ｃ）は、中間回路パターンの凹部内に第２の塗工材料を塗工する様子を示す図であり、（ｄ）は、最終回路パターンの形状の一例を示す図である。 最終回路パターンが形成された塗工対象物を複数積層した構造体を示す図である。 一実施形態における電子部品の製造方法によって製造された電子部品の一例である積層セラミックコンデンサの外観形状を模式的に示す斜視図である。 図４に示す積層セラミックコンデンサのＶ−Ｖ線に沿った模式的断面図である。 図４に示す積層セラミックコンデンサのＶＩ−ＶＩ線に沿った模式的断面図である。

以下に本発明の実施形態を示して、本発明の特徴を具体的に説明する。

本発明の電子部品の製造方法は、塗工対象物の表面に、塗工材料を塗工して回路パターンを形成することによって電子部品を製造する方法である。電子部品に特に制約はなく、例えば、積層セラミックコンデンサや積層インダクタなどの積層セラミック電子部品、電子部品モジュール、モジュール用基板、セラミック基板、ガラスエポキシ基板やフレキシブル基板等である。

塗工材料の塗工対象である塗工対象物についても特に制約はなく、例えば、ガラスエポキシ基板等の樹脂系基板、チタン酸バリウム等を主成分とするセラミック基板、セラミックグリーンシートや樹脂フィルム等の薄層体等である。

塗工材料についても特に制約はなく、例えば、内部電極を形成するための内部電極用導電性ペーストや、コイルや配線を形成するための導電性ペーストである。塗工材料は、ペースト状であってもよいし、液状であってもよい。

以下、図１および図２を参照しながら、一実施形態における電子部品の製造方法によって、塗工対象物の表面に塗工材料を塗工する方法について説明する。ここでは、インクジェットヘッドからインクを吐出して塗工材料を塗工する例について説明する。ただし、塗工材料を塗工する方法がインクジェット印刷に限定されることはなく、スクリーン印刷、凹版印刷、凸版印刷、オフセット印刷等の方法により行うことができる。

図１は、一実施形態における電子部品の製造方法を説明するためのフローチャートである。ステップＳ１では、塗工対象物の表面に、第１の固形成分および第１の溶媒を含む第１の塗工材料を塗工する（第１の塗工工程）。

図２（ａ）に示すように、インクジェットヘッド３から第１インク（第１の塗工材料）を吐出することによって、印刷ステージ１の上に配置された塗工対象物２の表面に第１の塗工材料１１を塗工する。塗工対象物２は、例えば、可撓性を有するセラミックグリーンシートである。第１の塗工材料１１は、少なくとも第１の固形成分および第１の溶媒を含む。

第１の塗工材料１１は、例えば、導電性材料である。その場合、第１の固形成分は、例えば、導電体またはその前駆体からなる粒子であって、例えば、Ｎｉ、Ｃｕ、Ｆｅ、Ｔｉ、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ、または、Ａｕなどの金属、またはそれらの合金などの金属粒子である。第１の溶媒は、例えば、エタノールなどの有機溶媒である。第１の溶媒には、分散剤等が添加されていてもよい。

第１の塗工材料１１中の第１の固形成分の濃度は、例えば、９ｖｏｌ％以上２０．５ｖｏｌ％以下であり、第１の固形成分のうちの粒子の体積濃度（ＰＶＣ）は、例えば、７０％以上９５％以下である。また、第１の塗工材料１１の粘度は、例えば、５ｍＰａ・ｓ以上５０Ｐａ・ｓ以下である。

ここで、第１の塗工材料１１の塗工をインクジェット印刷により行う場合の印刷条件は、例えば以下の通りである。インク吐出方式は、例えば、ピエゾ方式、サーマル方式、および、静電方式のうちのいずれか１つを採用することができる。インクの供給量は、例えば、１ｐｌ以上４０ｐｌ以下である。インクジェットヘッドの駆動周波数は、例えば、１００Ｈｚ以上５０ｋＨｚ以下である。インクジェットヘッドのノズル数は、例えば、１００個以上５０００個以下である。解像度は、例えば、１８０ｄｐｉ以上７２００ｄｐｉ以下であり、印刷速度は、例えば、１０ｍｍ／ｓ以上１０００ｍｍ／ｓ以下である。１回の走査で印刷される膜の厚みは、例えば、０．１μｍ以上１ｍｍ以下である。

上述したように、塗工材料を塗工する方法がインクジェット印刷に限定されることはなく、スクリーン印刷により行うこともできる。第１の塗工材料１１の塗工をスクリーン印刷により行う場合の印刷条件は、例えば以下の通りである。スクリーン印刷版のメッシュ数は、例えば５００であり、線径は、例えば１８μｍである。マスク部は、内寸が例えば２８０ｍｍ、乳剤厚が例えば１μｍ、パターンエリアが例えば９０ｍｍ×１１０ｍｍ、最小線幅が例えば３００μｍ、最小スペース幅が例えば１００μｍである。

スキージとして、ゴム硬度が例えば７０°のマイクロスキージを用いる。スキージ圧は、例えば１５０Ｎ／１６０ｍｍ幅、スキージ速度は、例えば３００ｍｍ／ｓ、スキージアタック角度は、例えば７０°、ディスタンスは、例えば１．５ｍｍである。

第１の塗工材料１１を塗工して１つの層を形成するために、複数回の走査を行う重ね印刷を行ってもよい。また、複数回の走査を行う場合に、印刷条件を変更してもよい。印刷条件を変更する場合は、第１の塗工材料１１に含まれる第１の溶媒の種類、第１の固形成分の種類、第１の固形成分が粒子である場合の粒径やその分布、体積濃度、固形分濃度、および、粘度のうちの少なくとも１つが異なるようにしてもよい。また、任意の印刷手段にオフセット印刷を併用してもよい。

なお、塗工対象物２の表面に第１の塗工材料１１を塗工して、内部電極パターンと配線パターンとを形成する場合、比較的粘度の低い塗工材料を用いて一括で両パターンを形成すると、配線パターン部分の塗工材料が内部電極パターン部分の方に吸い寄せられて、配線パターンの厚みが薄層化することがある。したがって、内部電極パターンと配線パターンのうちの一方を先に印刷して形成し、他方を後に印刷して形成することにより、配線パターンの薄層化を低減または解消することができる。例えば、両パターンを一括で形成した場合の配線パターンの厚みは、内部電極パターンの厚みの３０％以上９０％以下の範囲にまで薄くなるが、別々に印刷を行うことにより、０％以上４０％以下の範囲にまで、薄層化を低減または解消することができる。また、別々に印刷を行うことにより、必要に応じて、内部電極パターンの厚みと配線パターンの厚みを異なる厚みとすることも可能となる。

図１のステップＳ２では、第１の塗工工程で塗工された第１の塗工材料１１を乾燥させることにより、第１の塗工材料１１に含まれる第１の溶媒の少なくとも一部を乾燥させて、第１の固形成分を含む中間回路パターンを形成する（第１の乾燥工程）。

第１の溶媒の少なくとも一部を乾燥させるための方法として、例えば、熱風を当てる方法、加熱する方法、周囲環境を減圧する方法、超音波を照射する方法、および、自然乾燥させる方法のうちのいずれか１つ、または、複数の方法を用いることができる。乾燥させる際の温度は、例えば、２０℃以上９８℃以下であり、熱風を当てる方法、または、加熱する方法を用いる場合の温度は、例えば、７５℃である。

第１の塗工材料１１に含まれる第１の溶媒の少なくとも一部を乾燥させると、コーヒーステイン現象により、周縁部の厚さが中央部の厚さよりも厚くなる傾向がある。したがって、形成される中間回路パターン１２には、図２（ｂ）に示すように、周縁部に比べて内側が凹んだ凹部１２ａが形成される。ただし、凹部１２ａが形成された場合でも、厚みが０にはならないように、第１の塗工材料１１が塗工されている。

図１のステップＳ３では、中間回路パターン１２に形成された凹部１２ａ内に、凹部１２ａを構成する外周壁と略同じ高さとなるように、第２の固形成分および第２の溶媒を含む第２の塗工材料を塗工する（第２の塗工工程）。

図２（ｃ）に示すように、インクジェットヘッド３から第２インク（第２の塗工材料）を吐出することによって、中間回路パターン１２の凹部１２ａ内に、凹部１２ａを構成する外周壁と略同じ高さとなるように第２の塗工材料１３を塗工する。このとき、中間回路パターン１２の凹部１２ａの形状、および、凹部１２ａを構成する外周壁の高さに応じて、インクジェットヘッド３から第２インクを吐出する位置、および、第２インクの吐出量を調整する。

第２の塗工材料１３は、少なくとも第２の固形成分および第２の溶媒を含む。第２の塗工材料１３は、第１の塗工材料１１と同じ材料であってもよいし、異なる材料であってよい。第２の塗工材料１３は、例えば、導電性材料である。その場合、第２の固形成分は、例えば、導電体またはその前駆体からなる粒子であって、例えば、Ｎｉ、Ｃｕ、Ｆｅ、Ｔｉ、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ、または、Ａｕなどの金属、またはそれらの合金などの金属粒子である。第２の溶媒は、例えば、エタノールなどの有機溶媒である。第２の溶媒には、分散剤等が添加されていてもよい。

第２の塗工材料１３は、下地層として形成されている、第１の塗工材料１１からなる中間回路パターン１２の凹部１２ａ内に塗工するため、第２の塗工材料１３に含まれる第２の溶媒の一部は、下地層である中間回路パターン１２に吸収される。したがって、第２の塗工材料１３は流動せず、後述するように、最終回路パターンの上面の平滑性を維持することができる。

図１のステップＳ４では、第２の塗工工程で塗工された第２の塗工材料１３に含まれる第２の溶媒の少なくとも一部を乾燥させることによって、最終回路パターンを形成する（第２の乾燥工程）。第２の溶媒の少なくとも一部を乾燥させるための方法として、例えば、熱風を当てる方法、加熱する方法、周囲環境を減圧する方法、超音波を照射する方法、および、自然乾燥させる方法のうちのいずれか１つ、または、複数の方法を用いることができる。乾燥させる際の温度は、例えば、２０℃以上９８℃以下であり、熱風を当てる方法、または、加熱する方法を用いる場合の温度は、例えば、７５℃である。

図２（ｄ）は、第２の塗工材料１３に含まれる第２の溶媒の少なくとも一部を乾燥させることによって形成された最終回路パターン１４の形状の一例を示す図である。最終回路パターン１４は、第１の塗工材料１１および第２の塗工材料１３からなる。図２（ｄ）に示すように、最終回路パターン１４の上面は、平面状態、または、平面に近い状態となる。

すなわち、第１の塗工材料１１を塗工して乾燥させることによって形成される中間回路パターン１２は、図２（ｂ）に示すように、周縁部と中央部における厚みの差が大きかったが、本実施形態の方法によって形成された最終回路パターン１４では、図２（ｄ）に示すように、周縁部と中央部における厚みの差が０であるか、または、０に近い。したがって、本実施形態における電子部品の製造方法によれば、最終回路パターン１４に凹部が生じることを抑制することができる。これにより、製造される電子部品が例えば高周波を利用する高周波デバイスの場合、最終回路パターン１４の表面の平滑性が向上することにより、高周波特性が改善される。

図１のステップＳ５では、第２の乾燥工程（ステップＳ４）後に、塗工対象物の表面に形成された最終回路パターン１４の上に積層対象物を積層して、積層方向にプレスする（プレス工程）。積層対象物は１つであってもよいし、２つ以上であってもよい。また、積層対象物を積層する方法は、任意の方法により行うことができる。

ここでは、積層対象物は、最終回路パターン１４が形成された塗工対象物２であり、最終回路パターン１４が形成された塗工対象物２を複数積層して積層方向にプレスするものとして説明する。プレスは、例えば、加熱平板による剛体プレスにより行ってもよいし、静水圧プレスにより行ってもよい。プレス時の温度は、例えば２５℃以上２００℃以下である。また、プレス時の最大圧力は、例えば１ＭＰａ以上２００ＭＰａ以下である。

図３は、最終回路パターン１４が形成された塗工対象物２を複数積層した構造体３０を示す図である。従来の製造方法で回路パターンを形成した場合、上述したように凹部が存在するため、回路パターンと塗工対象物２との接触が線接触となるが、本実施形態の製造方法で最終回路パターン１４を形成した場合、凹部の発生が抑制されているため、図３に示すように、最終回路パターン１４と塗工対象物２との接触が面接触となり、接触面積が増える。したがって、最終回路パターン１４が形成された塗工対象物２を複数積層した場合に、塗工対象物２が歪む積みズレの発生を抑制することができる。

従来の製造方法で回路パターンを形成した場合、上述したように、回路パターンと塗工対象物２との接触が線接触となるため、層間密着力が低くなる。その状態で高電圧を印加すると、層間でクラックが発生しやすくなる。しかしながら、本実施形態の製造方法で最終回路パターン１４を形成すると、最終回路パターン１４と塗工対象物２との間の接触面積が増えることにより、層間密着力が向上する。したがって、高電圧を印加した場合でも、層間でクラックが生じにくくなり、信頼性の高い電子部品を製造することができる。

また、最終回路パターン１４が形成された塗工対象物２を複数積層して積層方向にプレスする際、層間密着力が高いことにより、プレス時のプレス圧力およびプレス時間を低減することが可能となり、製造コストの低減および製造効率の向上を実現することができる。

プレス工程後、得られた構造体３０が複数の電子部品を一括して製造するためのものである場合には、個々の電子部品に対応した大きさとなるように、構造体３０を分割して、所望の積層体を得る。分割は、例えば、ダイシング、押し切り、引き切りなど、任意の方法により行うことができる。

この後、必要に応じて、脱脂処理、焼成処理、外部電極形成処理などを行う。

例えば、積層体に樹脂成分が含まれる場合、加熱等によって樹脂成分を削減または除去する脱脂工程を行うようにしてもよい。

また、積層体に、前駆体からなる粒子を含む場合、加熱等によって、その粒子から所望の材質を合成する焼成処理を行ってもよい。焼成処理を行う場合、焼成時の最高温度は、例えば８００℃以上１２００℃以下とする。

積層体、または、分割された積層体に、外部電極に対応する層が含まれていない場合、または、外部電極に対応する層の表面の一部または全体に導電層を形成する場合、外部電極を形成する。外部電極の形成は、液状またはペースト状材料への積層体の含浸、外部電極パターンの印刷、およびめっき処理のうちの少なくとも１つの方法により行うことができる。めっき処理は、湿式および乾式のどちらの方法で行ってもよい。外部電極の厚みは、例えば０．１μｍ以上２０μｍ以下とすることができる。

上述した工程により、電子部品を作製することができる。

なお、上述した脱脂処理、焼成処理、および外部電極形成処理のうちの複数の処理を行う場合、その順序は問わない。脱脂処理と焼成処理を行う場合、通常は脱脂処理の後に焼成処理を行う。外部電極形成処理は、脱脂処理および焼成処理の前に行う場合と後に行う場合があり、どちらでもよい。

図４は、上述した工程により製造された電子部品の一例である積層セラミックコンデンサ１００の外観形状を模式的に示す斜視図である。図５は、図４に示す積層セラミックコンデンサ１００のＶ−Ｖ線に沿った模式的断面図である。図６は、図４に示す積層セラミックコンデンサ１００のＶＩ−ＶＩ線に沿った模式的断面図である。

図４〜図６に示すように、積層セラミックコンデンサ１００は、全体として直方体形状を有する電子部品であり、積層体４１と、一対の外部電極４４ａ、４４ｂとを有している。一対の外部電極４４ａ、４４ｂは、図４に示すように、対向するように配置されている。

ここでは、一対の外部電極４４ａ、４４ｂが対向する方向を積層セラミックコンデンサ１００の長さ方向Ｌと定義し、後述する誘電体層４２と内部電極４３ａ、４３ｂとが積層されている方向を積層方向Ｔと定義し、長さ方向Ｌおよび積層方向Ｔのいずれの方向にも直交する方向を幅方向Ｗと定義する。長さ方向Ｌ、積層方向Ｔ、および、幅方向Ｗのうちの任意の２つの方向は、互いに直交する方向である。

積層体４１は、長さ方向Ｌに相対する第１の端面４５ａおよび第２の端面４５ｂと、積層方向Ｔに相対する第１の主面４６ａおよび第２の主面４６ｂと、幅方向Ｗに相対する第１の側面４７ａおよび第２の側面４７ｂとを有する。

積層体４１は、角部および稜線部に丸みを帯びていることが好ましい。ここで、角部は、積層体４１の３面が交わる部分であり、稜線部は、積層体４１の２面が交わる部分である。

図５および図６に示すように、積層体４１は、積層された複数の誘電体層４２と複数の内部電極４３ａ、４３ｂとを含む。内部電極４３ａ、４３ｂには、第１の内部電極４３ａと第２の内部電極４３ｂとが含まれている。より詳細には、積層体４１は、第１の内部電極４３ａと第２の内部電極４３ｂとが積層方向Ｔにおいて、誘電体層４２を介して交互に複数積層された構造を有する。この積層体４１は、上述した最終回路パターン１４（内部電極パターン）が形成された塗工対象物（セラミックグリーンシート）を複数積層して積層方向にプレスし、個々の電子部品に分けるために分割することによって得られる未焼成の積層体を焼成することによって得られる。

第１の内部電極４３ａは、積層体４１の第１の端面４５ａに引き出されている。また、第２の内部電極４３ｂは、積層体４１の第２の端面４５ｂに引き出されている。

第１の外部電極４４ａは、積層体４１の第１の端面４５ａの全体に形成されているとともに、第１の端面４５ａから、第１の主面４６ａ、第２の主面４６ｂ、第１の側面４７ａ、および、第２の側面４７ｂに回り込むように形成されている。第１の外部電極４４ａは、第１の内部電極４３ａと電気的に接続されている。

第２の外部電極４４ｂは、積層体４１の第２の端面４５ｂの全体に形成されているとともに、第２の端面４５ｂから、第１の主面４６ａ、第２の主面４６ｂ、第１の側面４７ａ、および、第２の側面４７ｂに回り込むように形成されている。第２の外部電極４４ｂは、第２の内部電極４３ｂと電気的に接続されている。

本実施形態における電子部品の製造方法によって製造された積層セラミックコンデンサ１００は、積みズレが抑制されており、かつ、誘電体層４２と内部電極４３ａ、４３ｂとの密着力が向上していることにより、高電圧を印加した場合でもクラックが生じにくい。すなわち、本実施形態における電子部品の製造方法によって積層セラミックコンデンサ１００を製造することにより、信頼性の高い積層セラミックコンデンサ１００が得られる。

本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。

例えば、上述した実施形態では、回路パターンを形成するための第１の塗工材料１１および第２の塗工材料１３が導電性材料であるものとして説明したが、非導電性材料であってもよい。

１ 印刷ステージ
２ 塗工対象物
３ インクジェットヘッド
１１ 第１の塗工材料
１２ 中間回路パターン
１２ａ 中間回路パターンの凹部
１３ 第２の塗工材料
１４ 最終回路パターン
３０ 構造体
４１ 積層体
４２ 誘電体層
４３ａ 第１の内部電極
４３ｂ 第２の内部電極
４４ａ 第１の外部電極
４４ｂ 第２の外部電極
１００ 積層セラミックコンデンサ

Claims (4)

1. 塗工対象物の表面に、第１の固形成分および第１の溶媒を含む第１の塗工材料を塗工する第１の塗工工程と、
   前記第１の塗工工程で塗工された前記第１の塗工材料に含まれる前記第１の溶媒の少なくとも一部を乾燥させて、前記第１の固形成分を含む中間回路パターンを形成する第１の乾燥工程と、
   前記中間回路パターンに形成された凹部内に、前記凹部を構成する外周壁と略同じ高さとなるように、第２の固形成分および第２の溶媒を含む第２の塗工材料を塗工する第２の塗工工程と、
   前記第２の塗工工程で塗工された前記第２の塗工材料に含まれる前記第２の溶媒の少なくとも一部を乾燥させて、最終回路パターンを形成する第２の乾燥工程と、
   を備えることを特徴とする電子部品の製造方法。
2. 前記第２の乾燥工程後に、前記塗工対象物の表面に形成された前記最終回路パターンの上に積層対象物を積層して、積層方向にプレスするプレス工程をさらに備えることを特徴とする請求項１に記載の電子部品の製造方法。
3. 前記積層対象物は、前記最終回路パターンが形成された前記塗工対象物であって、
   前記プレス工程では、前記最終回路パターンが形成された前記塗工対象物を複数積層して前記積層方向にプレスすることを特徴とする請求項２に記載の電子部品の製造方法。
4. 前記第１の塗工材料および前記第２の塗工材料は、導電性材料であることを特徴とする請求項１〜３のいずれかに記載の電子部品の製造方法。

Images