JP2021093623A - 光電変換装置および撮像装置 - Google Patents

Abstract

【課題】ＡＤ変換器の機能を単純化するために有利な光電変換装置の構成を提供する。【解決手段】光電変換装置は、複数の行および複数の列を構成するように配置された複数の画素、および、前記複数の画素のノイズ信号および光信号を出力するための複数の列信号線を有する画素アレイと、各画素からノイズ信号の次に光信号が出力されるように前記複数の画素を駆動する駆動部と、前記複数の列信号線に出力されるノイズ信号をノイズデータにＡＤ変換し、次いで、前記複数の列信号線に出力される光信号を光データにＡＤ変換する複数のＡＤ変換器と、データ保持部と、前記複数のＡＤ変換器によって変換されたノイズデータを前記データ保持部に転送し、次いで、前記複数のＡＤ変換器によって変換された光データを前記データ保持部に転送する転送部と、を備える。【選択図】図７

Description

本発明は、光電変換装置および撮像装置に関する。

特許文献１には、画素アレイ部と、複数のＡＤ変換器と、データラッチ部と、パラシリ変換部と、列デコーダ／センサアンプと、メモリ部と、データ処理部と、ＩＦ部とを備える固体撮像素子が記載されている。各ＡＤ変換器は、画素アレイの各画素から信号線を通して読み出されるアナログ信号をＡＤ変換して画素データを生成する。この際に、各ＡＤ変換器は、画素からの信号レベルと該画素からのリセットレベルとの差分に相当する画素データを生成する。複数のＡＤ変換器によって生成された複数の画素データは、データラッチ部に転送され、パラシリ変換部および列デコーダ／センスアンプを介してメモリ部に転送される。また、列デコーダ／センスアンプは、メモリ部からビット線を通して読み出される微弱な電圧をデジタルレベルとして取り扱いが可能なレベルまで増幅し画素データとして出力する。画素データは、データ処理部に提供され、データ処理部によって処理される。

特開２０１７−１８３６５９号公報

特許文献１に記載された固体撮像素子では、各ＡＤ変換器は、画素からの信号レベルと該画素からのリセットレベルとの差分に相当する画素データを生成する。よって、ＡＤ変換器の機能が複雑化しうる。

本発明は、ＡＤ変換器の機能を単純化するために有利な光電変換装置の構成を提供することを目的とする。

本発明の１つの側面は、光電変換装置に係り、前記光電変換装置は、複数の行および複数の列を構成するように配置された複数の画素、および、前記複数の画素のノイズ信号および光信号を出力するための複数の列信号線を有する画素アレイと、各画素からノイズ信号の次に光信号が出力されるように前記複数の画素を駆動する駆動部と、前記複数の列信号線に出力されるノイズ信号をノイズデータにＡＤ変換し、次いで、前記複数の列信号線に出力される光信号を光データにＡＤ変換する複数のＡＤ変換器と、データ保持部と、前記複数のＡＤ変換器によって変換されたノイズデータを前記データ保持部に転送し、次いで、前記複数のＡＤ変換器によって変換された光データを前記データ保持部に転送する転送部と、を備える。

本発明によれば、ＡＤ変換器の機能を単純化するために有利な光電変換装置の構成が提供される。

第１実施形態の光電変換装置の構成例を示すブロック図。 第１実施形態の光電変換装置の画素アレイおよびＡＤ変換部の構成例を示す図。 第１実施形態の光電変換装置の画素の構成例を示す図。 第１実施形態の光電変換装置の水平転送部の構成例を示す図。 第１実施形態の光電変換装置のデータ処理部の構成例を示す図。 第１実施形態の光電変換装置のノイズデータ記憶部の構成例を示す図。 第１実施形態の光電変換装置の動作例を示すタイミングチャート。 第１実施形態の光電変換装置の動作例を示すタイミングチャート。 第２実施形態の光電変換装置のデータ処理部の構成例を示す図。 第２実施形態の光電変換装置のノイズデータ記憶部の構成例を示す図。 第１実施形態の光電変換装置の動作例を示すタイミングチャート。 第１実施形態の光電変換装置の動作例を示すタイミングチャート。 実施形態の撮像装置の構成例を示す図。

以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

図１には、第１実施形態の光電変換装置１の構成が示されている。光電変換装置１は、例えば、固体撮像装置として構成されうる。光電変換装置１は、ＣＰＵ１０１によって制御されうる。光電変換装置１は、例えば、制御部１０２と、垂直走査部（駆動部）１０３と、画素アレイ１０４と、ＡＤ変換部１０５と、水平転送部（転送部）１０６と、データ処理部１０７と、信号出力部１０８とを備えうる。制御部１０２は、ＣＰＵ１０１から同期信号等の制御信号を受けて、該制御信号に従って動作しうる。画素アレイ１０４は、複数の行（ｎ行）および複数の列（ｍ列）を構成するように配置された複数の画素Ｐ、および、複数の画素Ｐからのノイズ信号および光信号を出力するための複数の列信号線を有する。ここで、ｎ、ｍは、任意の自然数である。画素Ｐ（ｘ，ｙ）は、第ｘ行、第ｙ列に配置された画素Ｐを意味する。垂直走査部（駆動部）１０３は、制御部１０２から提供される制御信号を受けて画素アレイ１０４を駆動しうる。より具体的には、垂直走査部１０３は、各画素Ｐからノイズ信号の次に光信号が出力されるように複数の画素Ｐを駆動しうる。光電変換装置１は、１つの半導体基板に形成されうる。あるいは、光電変換装置１は積層された複数の半導体基板によって構成されうる。例えば、画素アレイ１０４が第１の半導体基板に配置されうる。そして、制御部１０２と、垂直走査部（駆動部）１０３と、ＡＤ変換部１０５と、水平転送部（転送部）１０６と、データ処理部１０７と、信号出力部１０８とが第２の半導体基板に配置されうる。また、ＣＰＵ１０１の一部または全部が光電変換装置１に搭載されてもよい。

ＡＤ変換部１０５は、画素アレイ１０４の複数の列信号線に出力されるノイズ信号をノイズデータにＡＤ変換し、次いで、該複数の列信号線に出力される光信号を光データにＡＤ変換する複数のＡＤ変換器を含みうる。水平転送部（転送部）１０６は、ＡＤ変換部１０５によって変換されたノイズデータをデータ処理部１０７に転送し、次いで、ＡＤ変換部１０５によって変換された光データをデータ処理部１０７に転送しうる。データ処理部１０７は、データ保持部および演算部を含みうる。信号出力部１０８は、データ処理部１０７によって処理されたデータを出力しうる。

図２には、画素アレイ１０４およびＡＤ変換部１０５の構成例が示されている。図２に示された例では、画素アレイ１０４は、ｎ行およびｍ列の行列を構成するように配置された複数の画素Ｐ（１，１）〜Ｐ（ｎ，ｍ）と、複数（ｍ×Ｉ）の列信号線２０２とを有する。ここでは、Ｉ（第１数）は、２以上の任意の自然数であり、第１実施形態ではＩ＝６である。第１実施形態において、１つの列には、６本の列信号線２０２が配置されている。具体的には、第ｙ列の第１の列信号線２０２には画素Ｐ（１＋６ｋ，ｙ）が接続され、第ｙ列の第２の列信号線２０２には画素Ｐ（２＋６ｋ，ｙ）が接続され、第ｙ列の第３の列信号線２０２には画素Ｐ（３＋６ｋ，ｙ）が接続されている。また、第ｙ列の第４の列信号線２０２には画素Ｐ（４＋６ｋ，ｙ）が接続され、第ｙ列の第５の列信号線２０２には画素Ｐ（５＋６ｋ，ｙ）が接続され、第ｙ列の第６の列信号線２０２には画素Ｐ（６＋６ｋ，ｙ）が接続されている。ここで、ｋは、０≦ｋ＜ｎ／６を満たす全ての自然数でありうる。

ＡＤ変換部１０５は、複数のＡＤ変換器２０３を含み、複数のＡＤ変換器２０３の数は、複数の列信号線２０２の数と同数でありうる。また、ＡＤ変換部１０５は、複数のＡＤ変換器２０３と数の同数の保持部２０４を含みうる。複数の列信号線２０２には、定電流源（不図示）が接続されうる。また、１つの列信号線２０２は、複数のＡＤ変換器２０３のうちの１つのＡＤ変換器２０３に接続される。各ＡＤ変換器２０３の出力は、対応する保持部２０４に提供され、該保持部２０４によって保持される。第１実施形態では、画素アレイ１０４の各列に対して、６個のＡＤ変換器２０３と６個の保持部２０４が割り当てられる。

複数の列信号線２０２を相互に識別するために、第１列の６本の列信号線２０２は、ｃ１＿ｖｌ＃（＃：１〜６）として示され、第ｍ列の６本の列信号線２０２は、ｃｍ＿ｖｌ＃と表して示されている。また、列信号線ｃ１＿ｖｌ＃に接続された画素Ｐの信号（ノイズ信号、光信号）をＡＤ変換器２０３によってＡＤ変換したデータ（ノイズデータ、光データ）は、保持部２０４からａｄｏｕｔ＿ｃ１＿ｖｌ＃として出力される。ここで、ａｄｏｕｔ＿ｃ１＿ｖｌ＃は、デジタルデータであり、複数ｂｉｔで構成される。第１列の第１行の画素Ｐは、ｃ１＿ｖｌ１に接続され、第１列の第２行の画素Ｐは、ｃ１＿ｖｌ２に接続される。同様にして、各列において、画素Ｐは、６行周期で６本の列信号線２０２のいずれかに接続される。

図３には、画素Ｐの構成例が示されている。画素２０１は、光電変換素子（ＰＤ）３１１と、電荷転送部３１２と、フローティングディフュージョンＦＤと、リセット部３１３と、増幅部３１４と、行選択部３１５とを含みうる。光電変換素子３１１は、光電変換素子３１１に入射した光の量に応じた電荷を生成する素子であり、例えば、フォトダイオードでありうる。電荷転送部３１２は、光電変換素子３１１とフローティングディフュージョンＦＤとの間に配置される。電荷転送部３１２は、垂直走査部１０３によって転送信号ＰＴＸがアクティブレベル（ハイレベル）に駆動されることに応じて導通し、光電変換素子３１１の電荷をフローティングディフュージョンＦＤに転送する。

リセット部３１３は、電源電圧ＶＤＤとフローティングディフュージョンＦＤとの間に配置される。リセット部３１３は、フローティングディフュージョンＦＤに電源電圧ＶＤＤに応じた電圧を供給してフローティングディフュージョンＦＤの電圧をリセットする。リセット部３１３は、垂直走査部１０３によってリセット信号ＰＲＥＳがアクティブレベル（ハイレベル）に駆動されることに応じて導通し、フローティングディフュージョンＦＤの電圧をリセットする。

増幅部３１４のゲート端子にはフローティングディフュージョンＦＤが接続され、増幅部３１４のドレインおよびソースには、電源電圧ＶＤＤおよび行選択部３１５がそれぞれ接続される。増幅部３１４は、前述の定電流源とともにソースフォロア回路を構成し、フローティングディフュージョンＦＤに転送された電荷に対応する電圧を列信号線２０２に出力する。行選択部３１５は、増幅部３１４の出力と列信号線２０２との間に配置される。行選択部３１５は、垂直走査部１０３によって選択された行の画素Ｐを選択状態にするためのトランジスタである。行選択部３１５は、垂直走査部１０３によって選択信号ＰＳＥＬがアクティブレベル(ハイレベル)に駆動されることによって導通し、増幅部３１４による列信号線２０２の駆動を可能にする。

垂直走査部１０３は、選択された画像Ｐがノイズ信号を列信号線２０２に出力し、次いで、光信号を列信号線２０２に出力するように、該選択された画像Ｐを駆動する。ノイズ信号は、リセット部３１３によるフローティングディフュージョンＦＤの電圧のリセットが解除された後、電荷転送部３１２が導通される前に増幅部３１４によって列信号線２０２に出力される信号である。光信号は、光電変換素子３１１において光電変換によって発生した電荷が電荷転送部３１２によってフローティングディフュージョンＦＤに転送された状態で、増幅部３１４によって列信号線２０２に出力される信号である。光信号とノイズ信号との差分に相当する信号を得る相関二重サンプリング（ＣＤＳ）によってフローティングディフュージョンＦＤのリセットノイズに相当するノイズを除去することができる。

図４には、水平転送部１０６の構成例が示されている。水平転送部１０６は、例えば、複数のスリーステートバッファ４０１と、複数（Ｉ本）の水平転送線４０２と、水平走査部４０３とを含みうる。ＡＤ変換部１０５の複数の保持部２０４の出力ａｄｏｕｔ＿ｃＭ＿ｖｌ＃（Ｍ：１〜ｍ）（＃：１〜６）は、対応するスリーステートバッファ４０１の入力端子に提供される。複数のスリーステートバッファ４０１のそれぞれの出力端子は、複数の水平転送線４０２のうち対応する水平転送線４０２に接続される。複数のスリーステートバッファ４０１の出力は、水平走査部４０３によって制御される。スリーステートバッファ４０１は、制御端子を有し、ハイまたはローレベルの入力信号と同一論理レベルの出力信号を出力する状態と、出力端子をハイインピーダンスに維持する状態とが該制御端子に与えられる制御信号によって切り替えられる。

複数の水平転送線４０２は、水平転送線ｃｈ＿Ｖｌ１、ｃｈ＿Ｖｌ２、ｃｈ＿Ｖｌ３、ｃｈ＿Ｖｌ４、ｃｈ＿Ｖｌ５、ｃｈ＿Ｖｌ６として相互に区別される。出力ａｄｏｕｔ＿ｃＭ＿ｖｌ１は、対応するスリーステートバッファ４０１を介して水平転送線ｃｈ＿ｖｌ１に伝達され、出力ａｄｏｕｔ＿ｃＭ＿ｖｌ２は、対応するスリーステートバッファ４０１を介してｃｈ＿ｖｌ２に伝達される。出力ａｄｏｕｔ＿ｃＭ＿ｖｌ３、ａｄｏｕｔ＿ｃＭ＿ｖｌ４、ａｄｏｕｔ＿ｃＭ＿ｖｌ５、ａｄｏｕｔ＿ｃＭ＿ｖｌ６も、対応するスリーステートバッファ４０１を介してｃｈ＿ｖｌ３、ｃｈ＿ｖｌ４、ｃｈ＿ｖｌ５、ｃｈ＿ｖｌ６に伝達される。

図５には、データ処理部１０７の構成例が示されている。データ処理部１０７は、データ保持部５１０および演算部５２０を含みうる。データ保持部５１０の入力端子には、Ｉ本（即ちＩチャネル）の水平転送線ｃｈ＿ｖｌ１、ｃｈ＿ｖｌ２、ｃｈ＿ｖｌ３、ｃｈ＿ｖｌ４、ｃｈ＿ｖｌ５、ｃｈ＿ｖｌ６が接続されている。したがって、水平転送部１０６は、複数のＡＤ変換器２０３によって変換されたデータをデータ保持部５１０に転送するように動作しうる。より具体的には、水平転送部１０６は、複数のＡＤ変換器２０３によって変換されたノイズデータをデータ保持部５１０に転送し、次いで、複数のＡＤ変換器２０３によって変換された光データをデータ保持部５１０に転送するように動作しうる。

データ保持部５１０は、Ｉ行分の画素のデータ（ノイズデータまたは光データ）を順次に取り込んで保持する。また、データ保持部５１０は、Ｊ（第２数）個のノイズデータとＪ（第２数）個の光データとを並列に設けられたＪ本のチャネルを通して出力する。ここで、Ｊ（第２数）は、Ｉ（第１数）と同じか、Ｉ（第１数）より小さい自然数であり、第１実施形態ではＪ＝２である。データ保持部５１０は、Ｉ（６）個のノイズデータを取り込んで保持するノイズデータ記憶部５０２と、Ｉ（６）個の光データを取り込んで保持する光データ記憶部５０１とを含みうる。ノイズデータ記憶部５０２は、Ｊ（２）個のノイズデータを出力し、これと並行して、光データ記憶部５０１は、Ｊ（２）個の光データを出力する。

ここで、あるデバイス（例えば、ノイズデータ記憶部５０２）がデータを取り込んで保持する動作は、該デバイスに対するデータの書込動作として理解することができる。また、あるデバイス（例えば、ノイズデータ記憶部５０２）がデータを出力する動作は、該デバイスからのデータの読出動作として理解することができる。データの書込動作および読出動作は、制御部１０２が発生する書込信号（ｗｒｉｔｅ＿ｅｎ）および読出信号（ｒｅａｄ＿ｅｎ）によって制御されうる。

演算部５２０は、第１データ演算部５０３と、第２データ演算部５０４とを含みうる。第１データ演算部５０３および第２データ演算部５０４は、光データとノイズデータとの差分を演算しうる。ノイズデータ記憶部５０２は、２つの出力ポートＮ１３５、Ｎ２４６を有し、出力ポートＮ１３５は、第１データ演算部５０３の入力ポートＮｉｎに接続され、出力ポートＮ２４６は、第２データ演算部５０４の入力ポートＮｉｎに接続されている。光データ記憶部５０１は、２つの出力ポートＳ１３５、Ｓ２４６を有し、出力ポートＳ１３５は、第１データ演算部５０３の入力ポートＳｉｎに接続され、出力ポートＳ２４６は、第２データ演算部５０４の入力ポートＳｉｎに接続されている。

出力ポートＮ１３５には、第１、第３、第５チャネルの水平転送線ｃｈ＿ｖｌ１、ｃｈ＿ｖｌ３、ｃｈ＿ｖｌ５を介してノイズデータ記憶部５０２に提供された第１、第３、第５チャネルのノイズデータが出力される。出力ポートＮ２４６には、第２、第４、第６チャネルの水平転送線ｃｈ＿ｖｌ２、ｃｈ＿ｖｌ４、ｃｈ＿ｖｌ６を介してノイズデータ記憶部５０２に提供された第２、第４、第６ノイズデータが出力される。出力ポートＳ１３５には、第１、第３、第５チャネルの水平転送線ｃｈ＿ｖｌ１、ｃｈ＿ｖｌ３、ｃｈ＿ｖｌ５を介して光データ記憶部５０１に提供された第１、第３、第５チャネルの光データが出力される。出力ポートＳ２４６には、第２、第４、第６チャネルの水平転送線ｃｈ＿ｖｌ２、ｃｈ＿ｖｌ４、ｃｈ＿ｖｌ６を介して光データ記憶部５０１に提供された第２、第４、第６チャネルの光データが出力される。

Ｉ本の水平転送線ｃｈ＿ｖｌ＃（＃：１〜６）は、ノイズデータ記憶部５０２および光データ記憶部５０１の双方に供給されうる。第１データ演算部５０３は、入力ポートＳｉｎに提供された第１、第３、第５チャネルの光データと入力ポートＮｉｎに提供された第１、第３、第５チャネルのノイズデータとのそれぞれの差分を演算する。そして、第１データ演算部５０３は、第１、第３、第５チャネルの演算結果を出力ポートＳＮｏｕｔに出力する。第２データ演算部５０４は、入力ポートＳｉｎに入力された第２、第４、第６チャネルの光データと入力ポートＮｉｎに入力された第２、第４、第６チャネルのノイズデータとのそれぞれの差分を演算する。そして、第２データ演算部５０４は、第２、第４、第６チャネルの演算結果を出力ポートＳＮｏｕｔに出力する。

データ演算部５０３、５０４は、例えば、式１に示す演算を行うように構成されるが、他の演算を行うように構成されてもよい。

ＳＮｏｕｔ＝Ｓｉｎ−Ｎｉｎ ・・・式１
図６には、図５に示されたノイズデータ記憶部５０２の構成例が示されている。ノイズデータ記憶部５０２は、例えば、Ａ記憶部（第１記憶部）６０１と、Ｂ記憶部（第２記憶部）６０２と、セレクタ６０３とを含みうる。Ａ記憶部６０１およびＢ記憶部６０２は、それぞれ、Ｉ行分の画素（第１数の行の画素）、つまり、（Ｉ×ｍ）個の画素のデータを保持することができる。ノイズデータ記憶部５０２の入力端子には、水平転送線ｃｈ＿ｖｌ＃（＃：１〜６）が接続されていて、水平転送線ｃｈ＿ｖｌ＃（＃：１〜６）は、Ａ記憶部６０１およびＢ記憶部６０２の双方の入力端子に接続されている。Ａ記憶部６０１の出力端子から出力される出力信号Ｎ＃Ａ（＃：１〜６）およびＢ記憶部６０２の出力端子から出力される出力信号Ｎ＃Ａ（＃：１〜６）は、セレクタ６０３に供給される。

セレクタ６０３は、出力ポートＮ１３５、N２４６を有する。セレクタ６０３は、出力ポートＮ１３５に対しては、Ｎ１Ａ、Ｎ３Ａ、Ｎ５Ａ、Ｎ１Ｂ、Ｎ３Ｂ、Ｎ５Ｂのいずれかを選択して出力し、出力ポートＮ２４６に対しては、Ｎ２Ａ、Ｎ４Ａ、Ｎ６Ａ、Ｎ２Ｂ、Ｎ４Ｂ、Ｎ６Ｂのいずれかを選択して出力する。

Ａ記憶部６０１およびＢ記憶部６０２は、例えば、互いに独立してアクセス可能な別個のＳＲＡＭで構成されうる。Ａ記憶部６０１およびＢ記憶部６０２は、例えば、フリップフロップのような記憶素子の集合体で構成されてもよいし、他の記憶素子の集合体で構成されてもよい。光データ記憶部５０１は、ノイズデータ記憶部５０２と同様の構成を有しうる。光データ記憶部５０１は、例えば、Ａ記憶部６０１と同様のＡ記憶部と、Ｂ記憶部６０２と同様のＢ記憶部と、セレクタ６０３とを同様のセレクタとを含みうる。

以下、第１実施形態の光電変換装置１の動作方法を説明する。図７には、第１実施形態の光電変換装置１の動作方法が示されている。図７において、「ＡＤ変換」はＡＤ変換部１０５の動作、「水平転送」は水平転送部１０６の動作、「ノイズデータ記憶部」はノイズデータ記憶部５０２の動作、「光データ記憶部」は光データ記憶部５０１の動作を示している。第１実施形態の光電変換装置１は、６行分の画素のノイズ信号を同時にＡＤ変換し、次いで、該６行分の画素の光信号を同時にＡＤ変換する。また、第１実施形態の光電変換装置１は、２行の画素のデータ（光データとノイズデータとの差分）を並列に、かつ、各行の画素のデータについては１画素ずつ順次に出力する。

まず、第１行から第６行かつ第１列から第ｍ列の画素Ｐのノイズ信号がＡＤ変換部１０５でＡＤ変換されてノイズデータが生成され、そのノイズデータがデータ処理部１０７のノイズデータ記憶部５０２のＡ記憶部６０１に書き込まれる動作について説明する。時刻Ｔ１において、ＣＰＵ１０１は、制御部１０２に対して水平同期信号ＨＤを出力する。時刻Ｔ１から時刻Ｔ１ｗ１において、ＡＤ変換部１０５の複数（ｍ×Ｉ）のＡＤ変換器２０３は、制御部１０２による制御の下で、第１行から第６行かつ第１列から第ｍ列の画素Ｐのノイズ信号を同時にＡＤ変換してノイズデータを生成する。時刻Ｔ１ｗ１において、複数（ｍ×Ｉ）のＡＤ変換器２０３によって生成された複数（ｍ×Ｉ）のノイズデータが複数（ｍ×Ｉ）の保持部２０４に一括転送される。ここで、第１行のノイズデータ群をＮ＿ｖｌ１（ｈ１）、第２行のノイズデータ群をＮ＿ｖｌ２（ｈ１）、・・・、第６行のノイズデータ群をＮ＿ｖｌ６（ｈ１）とする。

時刻Ｔ１ｗ１から時刻Ｔ１ｗ２において、複数の保持部２０４によって保持されているノイズデータ群Ｎ＿ｖｌ＃（ｈ１）（＃：１〜６）は、水平転送部１０６を介してデータ処理部１０７に転送される。ここで、６行のノイズデータ群は、並列に、かつ、各行の画素のノイズデータ群が１画素ずつ順次に、データ処理部１０７に転送される。データ処理部１０７に転送されたノイズデータ群Ｎ＿ｖｌ１（ｈ１）は、制御部１０２が発生する書込信号ｗｒｉｔｅ＿ｅｎおよび書込クロックｃｌｏｃｋに従ってノイズデータ記憶部５０２のＡ記憶部６０１に順次に書き込まれる。Ａ記憶部６０１に対するノイズデータ群Ｎ＿ｖｌ１（ｈ１）の書込動作については、図８の左下のタイミングチャートに示されている。

以下、第１行から第６行かつ第１列から第ｍ列の画素Ｐの光信号がＡＤ変換部１０５でＡＤ変換されて光データが生成され、その光データがデータ処理部１０７の光データ記憶部５０１のＡ記憶部に書き込まれる動作について説明する。時刻Ｔ１ｗ２から時刻Ｔ１ｗ３において、ＡＤ変換部１０５の複数（ｍ×Ｉ）のＡＤ変換器２０３は、制御部１０２による制御の下で、第１行から第６行かつ第１列から第ｍ列の画素Ｐの光信号を同時にＡＤ変換して光データを生成する。時刻Ｔ１ｗ３において、複数（ｍ×Ｉ）のＡＤ変換器２０３によって生成された複数（ｍ×Ｉ）のノイズデータが複数（ｍ×Ｉ）の保持部２０４に一括転送される。ここで、第１行の光データ群をＳ＿ｖｌ１（ｈ１）、第２行の光データ群をＳ＿ｖｌ２（ｈ１）、・・・、第６行の光データ群をＳ＿ｖｌ６（ｈ１）とする。

時刻Ｔ１ｗ３から時刻Ｔ１ｗ４において、複数の保持部２０４によって保持されている光データ群Ｓ＿ｖｌ＃（ｈ１）（＃：１〜６）は、水平転送部１０６を介してデータ処理部１０７に転送される。ここで、６行の光データ群は、並列に、かつ、各行の画素のノイズデータ群が１画素ずつ順次に、データ処理部１０７に転送される。データ処理部１０７に転送された光データ群は、制御部１０２が発生する書込信号ｗｒｉｔｅ＿ｅｎおよび書込クロックｃｌｏｃｋに従って光データ記憶部５０１のＡ記憶部に順次に書き込まれる。

以下、第１行から第６行かつ第１列から第ｍ列の画素Ｐのノイズデータ、光データをデータ処理部１０７のノイズデータ記憶部５０２（Ａ記憶部６０１）、光データ記憶部５０１（Ａ記憶部）から読み出す動作について説明する。時刻Ｔ２において、ＣＰＵ１０１は、制御部１０２に対して水平同期信号ＨＤを出力する。時刻Ｔ２ｒ１から時刻Ｔ２ｒ２において、ノイズデータ記憶部５０２のＡ記憶部６０１から第１行のノイズデータ群Ｎ＿ｖｌ１（ｈ１）と第２行のノイズデータ群Ｎ＿ｖｌ２（ｈ１）が並行して、各行について１画素ずつ順次に、読み出される。また、これと並行して、時刻Ｔ２ｒ１から時刻Ｔ２ｒ２において、光データ記憶部５０１のＡ記憶部から第１行の光データ群Ｓ＿ｖｌ１（ｈ１）と第２行の光データ群Ｓ＿ｖｌ２（ｈ１）が並行して、各行について１画素ずつ順次に、読み出される。また、時刻Ｔ２ｒ１から時刻Ｔ２ｒ２において、第１行および第２行のそれぞれについて、１画素ずつ光データとノイズデータとの差分が演算部５２０によって演算され、信号出力部１０８から出力される。Ａ記憶部６０１からのノイズデータ群Ｎ＿ｖｌ１（ｈ１）の読出動作については、図８の右下のタイミングチャートに示されている。

上記の動作と同様にして、時刻Ｔ２ｒ２から時刻Ｔ２ｒ３において、第３行と第４行のそれぞれについて、１画素ずつ光データとノイズデータとの差分が演算部５２０によって演算され、信号出力部１０８から出力される。また、時刻Ｔ２ｒ３から時刻Ｔ３ｒ１において、第５行と第６行のそれぞれについて、１画素ずつ光データとノイズデータとの差分が演算部５２０によって演算され、信号出力部１０８から出力される。

以上のようにして、第１行から第６行の画素のノイズ信号が同時にＡＤ変換され、次いで、第１行から第６行の画素の光信号が同時にＡＤ変換される。また、２つの行の画素のデータ（光データとノイズデータとの差分）は、並列に、かつ、各行の画素のデータについては１画素ずつ順次に出力される。

以下、第７行から第１２行かつ第１列から第ｍ列の画素Ｐのノイズ信号がＡＤ変換部１０５でＡＤ変換されてノイズデータが生成され、そのノイズデータがデータ処理部１０７のノイズデータ記憶部５０２のＢ記憶部６０２に書き込まれる動作について説明する。時刻Ｔ２から時刻Ｔ２ｗ１において、ＡＤ変換部１０５の複数（ｍ×Ｉ）のＡＤ変換器２０３は、制御部１０２による制御の下で、第７行から第１２行かつ第１列から第ｍ列の画素Ｐのノイズ信号を同時にＡＤ変換してノイズデータを生成する。時刻Ｔ２ｗ１において、複数（ｍ×Ｉ）のＡＤ変換器２０３によって生成された複数（ｍ×Ｉ）のノイズデータが複数（ｍ×Ｉ）の保持部２０４に一括転送される。ここで、第７行のノイズデータ群をＮ＿ｖｌ１（ｈ２）、第８行のノイズデータ群をＮ＿ｖｌ２（ｈ２）、・・・、第１２行のノイズデータ群をＮ＿ｖｌ６（ｈ２）とする。

時刻Ｔ２ｗ１から時刻Ｔ２ｗ２において、複数の保持部２０４によって保持されているノイズデータ群Ｎ＿ｖｌ＃（ｈ２）（＃：１〜６）は、水平転送部１０６を介してデータ処理部１０７に転送される。ここで、６行のノイズデータ群は、並列に、かつ、各行の画素のノイズデータ群が１画素ずつ順次に、データ処理部１０７に転送される。データ処理部１０７に転送されたノイズデータ群Ｎ＿ｖｌ＃（ｈ２）（＃：１〜６）は、制御部１０２が発生する書込信号ｗｒｉｔｅ＿ｅｎおよび書込クロックｃｌｏｃｋに従ってノイズデータ記憶部５０２のＢ記憶部６０２に書き込まれる。

以下、第７行から第１２行かつ第１列から第ｍ列の画素Ｐの光信号がＡＤ変換部１０５でＡＤ変換されて光データが生成され、その光データがデータ処理部１０７の光データ記憶部５０１のＢ記憶部に書き込まれる動作について説明する。時刻Ｔ２ｗ２から時刻Ｔ２ｗ３において、ＡＤ変換部１０５の複数（ｍ×Ｉ）のＡＤ変換器２０３は、制御部１０２による制御の下で、第７行から第１２行かつ第１列から第ｍ列の画素Ｐの光信号を同時にＡＤ変換して光データを生成する。時刻Ｔ２ｗ３において、複数（ｍ×Ｉ）のＡＤ変換器２０３によって生成された複数（ｍ×Ｉ）のノイズデータが複数（ｍ×Ｉ）の保持部２０４に一括転送される。ここで、第７行のデータ群をＳ＿ｖｌ１（ｈ２）、８行目のデータ群をＳ＿ｖｌ２（ｈ２）、・・・、第１２のデータ群をＳ＿ｖｌ６（ｈ２）とする。

時刻Ｔ２ｗ３から時刻Ｔ２ｗ４において、複数の保持部２０４によって保持されている光データ群Ｓ＿ｖｌ＃（ｈ２）（＃：１〜６）は、水平転送部１０６を介してデータ処理部１０７に転送される。ここで、６行の光データ群は、並列に、かつ、各行の画素の光データ群が１画素ずつ順次に、データ処理部１０７に転送される。データ処理部１０７に転送された光データ群Ｓ＿ｖｌ＃（ｈ２）（＃：１〜６）は、制御部１０２が発生する書込信号ｗｒｉｔｅ＿ｅｎおよび書込クロックｃｌｏｃｋに従って光データ記憶部５０１のＢ記憶部に書き込まれる。

以下、第７行から第１２行かつ第１列から第ｍ列の画素Ｐのノイズデータ、光データを、データ処理部１０７のノイズデータ記憶部５０２（Ｂ記憶部６０２）、光データ記憶部５０１（Ｂ記憶部）から読み出す動作について説明する。時刻Ｔ３において、ＣＰＵ１０１は、制御部１０２に対して水平同期信号ＨＤを出力する。時刻Ｔ３ｒ１から時刻Ｔ３ｒ２において、ノイズデータ記憶部５０２のＢ記憶部６０２から第７行のノイズデータ群Ｎ＿ｖｌ１（ｈ２）と第８行のノイズデータ群Ｎ＿ｖｌ２（ｈ２）が並行して、各行について１画素ずつ順次に、読み出される。また、これと並行して、時刻Ｔ３ｒ１から時刻Ｔ３ｒ２において、光データ記憶部５０１のＢ記憶部から第７行の光データ群Ｓ＿ｖｌ１（ｈ２）と第８行の光データ群Ｓ＿ｖｌ２（ｈ２）が並行して、各行について１画素ずつ順次に、読み出される。また、時刻Ｔ３ｒ１から時刻Ｔ３ｒ２において、第７行および第８行のそれぞれについて、１画素ずつ行１画素ずつ光データとノイズデータとの差分が演算部５２０によって演算され、信号出力部１０８から出力される。

上記の動作と同様にして、時刻Ｔ３ｒ２から時刻Ｔ３ｒ３において、第９行と第１０行のそれぞれについて、１画素ずつ光データとノイズデータとの差分が演算部５２０によって演算され、信号出力部１０８から出力される。また、時刻Ｔ３ｒ３から時刻Ｔ３ｒ１において、第１１行と第１２行のそれぞれについて、１画素ずつ光データとノイズデータとの差分が演算部５２０によって演算され、信号出力部１０８から出力される。以降は、Ａ記憶部を用いた動作とＢ記憶部を用いた動作とが交互かつ並行して実施される。

以上のように、第１実施形態の光電変換装置１では、Ｉ行分の画素のノイズ信号を同時にＡＤ変換し、次いで、該Ｉ行分の画素の光信号を同時にＡＤ変換する。これにより、ＡＤ変換部１０５に要求される機能を単純化することができる。また、第１実施形態の光電変換装置１では、Ｊ行の画素のデータ（光データとノイズデータとの差分）を並列に設けられたＪ本のチャネルを通して並列に、かつ、各行の画素のデータについては１画素ずつ順次に出力してもよい。このような構成は、データ処理部１０７の回路規模を削減するために有利である。ここでは、Ｉ≧Ｊである。

第１実施形態では、各行の画素データは１画素／１ｃｌｏｃｋのレートで水平転送されてデータ処理部１０７に供給され、各行の画素データは１画素／１ｃｌｏｃｋのレートでデータ処理部１０７から出力される。第１実施形態では、データ処理部１０７の記憶部へのアクセスが単純である。

第２実施形態では、各行の画素データは１画素／１ｃｌｏｃｋのレートで水平転送されてデータ処理部１０７に供給され、２画素／１ｃｌｏｃｋのレートでデータ処理部１０７から出力される。以下、図９、図１０、図１１、図１２を参照しながら第２実施形態の光電変換装置１について説明する。第２実施形態として言及しない事項は、第１実施形態に従いうる。第２実施形態の光電変換装置１は、画素アレイ１０４、ＡＤ変換部１０５の構成（図２）、画素２０１の構成（図３）、水平転送部１０６の構成（図４）は、第１実施形態と同様でありうる。

図９には、第２実施形態のデータ処理部１０７の構成例が示されている。データ処理部１０７は、データ保持部５１０および演算部５２０を含みうる。データ保持部５１０の入力端子には、Ｉ本（即ちＩチャネル）の水平転送線ｃｈ＿ｖｌ１、ｃｈ＿ｖｌ２、ｃｈ＿ｖｌ３、ｃｈ＿ｖｌ４、ｃｈ＿ｖｌ５、ｃｈ＿ｖｌ６が接続されている。より具体的には、水平転送部１０６は、複数のＡＤ変換器２０３によって変換されたノイズデータをデータ保持部５１０に転送し、次いで、複数のＡＤ変換器２０３によって変換された光データをデータ保持部５１０に転送するように動作しうる。

データ保持部５１０は、Ｉ行分のデータ（ノイズデータまたは光データ）を取り込んで保持する。また、データ保持部５１０は、Ｊ（第２数）個のノイズデータとＪ（第２数）個の光データとを出力する。ここで、Ｊ（第２数）は、Ｉ（第１数）と同じか、Ｉ（第１数）より小さい自然数である。第２実施形態においても、Ｉ＝６、Ｊ＝２である。データ保持部５１０は、Ｉ行分の画素と同数のノイズデータを取り込んで保持するノイズデータ記憶部９０２と、Ｉ行分の画素と同数のノイズデータを取り込んで保持するノイズデータ記憶部９０６とを含む。また、データ保持部５１０は、Ｉ行分の画素と同数の光データを取り込んで保持する光データ記憶部９０１と、Ｉ行分の画素と同数の光データを取り込んで保持する光データ記憶部９０５とを含む。演算部５２０は、第１データ演算部９０３と、第２データ演算部９０４と、第３データ演算部９０７と、第４データ演算部９０８とを含みうる。第１データ演算部９０３、第２データ演算部９０４、第３データ演算部９０７および第４データ演算部９０８は、光データとノイズデータとの差分を演算する。

データ処理部１０７は、第１、第２、第３、第４、第５、第６チャネルの水平転送線ｃｈ＿ｖｌ１、ｃｈ＿ｖｌ２、ｃｈ＿ｖｌ３、ｃｈ＿ｖｌ４、ｃｈ＿ｖｌ５、ｃｈ＿ｖｌ６が接続される入力端子を有する。第１、第３、第５チャネルの水平転送線ｃｈ＿ｖｌ１、ｃｈ＿ｖｌ３、ｃｈ＿ｖｌ５は、光データ記憶部９０１およびノイズデータ記憶部９０２の入力端子に接続されている。

光データ記憶部９０１は、出力ポートＳ１３５＿１、Ｓ１３５＿２を有し、出力ポートＳ１３５＿１は、第１データ演算部９０３の入力ポートＳｉｎに接続され、出力ポートＳ１３５＿２は、第２データ演算部９０４の入力ポートＳｉｎに接続されている。出力ポートＳ１３５＿１、Ｓ１３５＿２には、第１、第３、第５チャネルの水平転送線ｃｈ＿ｖｌ１、ｃｈ＿ｖｌ３、ｃｈ＿ｖｌ５を介して光データ記憶部９０１に提供された第１、第３、第５チャネルの光データが出力される。ノイズデータ記憶部９０２は、出力ポートＮ１３５＿１、Ｎ１３５＿２を有し、出力ポートＮ１３５＿１は、第１データ演算部９０３の入力ポートＳｉｎに接続され、出力ポートＮ１３５＿２は、第２データ演算部９０４の入力ポートＳｉｎに接続されている。出力ポートＮ１３５＿１、Ｎ１３５＿２には、第１、第３、第５チャネルの水平転送線ｃｈ＿ｖｌ１、ｃｈ＿ｖｌ３、ｃｈ＿ｖｌ５を介してノイズデータ記憶部９０２に提供された第１、第３、第５チャネルのノイズデータが出力される。

第１データ演算部９０３は、入力ポートＳｉｎに出力ポートＳ１３５＿１から供給される光データと入力ポートＮｉｎに出力ポートＮ１３５＿１から供給されるノイズデータとの差分を演算し、演算結果を出力ポートＳＮ１３５＿１に出力する。第２データ演算部９０４は、入力ポートＳｉｎに出力ポートＳ１３５＿２から供給される光データと入力ポートＮｉｎに出力ポートＮ１３５＿２から供給されるノイズデータとの差分を演算し、演算結果を出力ポートＳＮ１３５＿２に出力する。

光データ記憶部９０５は、出力ポートＳ２４６＿１、Ｓ２４６＿２を有し、出力ポートＳ２４６＿１は、第３データ演算部９０７の入力ポートＳｉｎに接続され、出力ポートＳ２４６＿２は、第２データ演算部９０８の入力ポートＳｉｎに接続されている。出力ポートＳ２４６＿１、Ｓ２４６＿２には、第２、第４、第６チャネルの水平転送線ｃｈ＿ｖｌ２、ｃｈ＿ｖｌ４、ｃｈ＿ｖｌ６を介して光データ記憶部９０５に提供された第２、第４、第６チャネルの光データが出力される。ノイズデータ記憶部９０６は、出力ポートＮ２４６＿１、Ｎ２４６＿２を有し、出力ポートＮ２４６＿１は、第３データ演算部９０７の入力ポートＳｉｎに接続され、出力ポートＮ２４６＿２は、第４データ演算部９０８の入力ポートＳｉｎに接続されている。出力ポートＮ２４６＿１、Ｎ２４６＿２には、第２、第４、第６チャネルの水平転送線ｃｈ＿ｖｌ２、ｃｈ＿ｖｌ４、ｃｈ＿ｖｌ６を介してノイズデータ記憶部９０６に提供された第２、第４、第６チャネルのノイズデータが出力される。

第１データ演算部９０３は、入力ポートＳｉｎに出力ポートＳ１３５＿１から供給される光データと入力ポートＮｉｎに出力ポートＮ１３５＿１から供給されるノイズデータとの差分を演算し、演算結果を出力ポートＳＮ１３５＿１に出力する。第２データ演算部９０４は、入力ポートＳｉｎに出力ポートＳ１３５＿２から供給される光データと入力ポートＮｉｎに出力ポートＮ１３５＿２から供給されるノイズデータとの差分を演算し、演算結果を出力ポートＳＮ１３５＿２に出力する。

第３データ演算部９０７は、入力ポートＳｉｎに出力ポートＳ２４６＿１から供給される光データと入力ポートＮｉｎに出力ポートＮ２４６＿１から供給されるノイズデータとの差分を演算し、演算結果を出力ポートＳＮ２４６＿１に出力する。第４データ演算部９０８は入力ポートＳｉｎに出力ポートＳ２４６＿２から供給される光データと入力ポートＮｉｎに出力ポートＮ２４６＿２から供給されるノイズデータとの差分を演算し、演算結果を出力ポートＳＮ４６＿２に出力する。

データ演算部９０３、９０４、９０５、９０６は、例えば、式１に示す演算を行うように構成されるが、他の演算を行うように構成されてもよい。

ＳＮｏｕｔ＝Ｓｉｎ−Ｎｉｎ ・・・式１
図１０は、図９に示されたノイズデータ記憶部９０２の構成例が示されている。ノイズデータ記憶部９０２は、バス幅変換部１００１、１００２と、Ａ記憶部１００３と、Ｂ記憶部１００４と、セレクタ１００５とを含みうる。ノイズデータ記憶部９０２の入力端子には、水平転送線ｃｈ＿ｖｌ＃（＃：１、３、５）が接続されていて、水平転送線ｃｈ＿ｖｌ＃（＃：１、３、５）は、バス幅変換部１００１、１００２の双方の入力端子に接続されている。

バス幅変換部１００１は、Ｉ（第１数）の半分のノイズデータを２回受けてＩ（第１数）のノイズデータとして出力する。同様に、バス幅変換部１００２は、Ｉ（第１数）の半分のノイズデータを２回受けてＩ（第１数）のノイズデータとして出力する。バス幅変換部１００１の出力端子から出力される出力信号Ｗ＿Ｎ＃＿１Ａ、Ｗ＿Ｎ＃＿２Ａ（＃：１、３、５）は、Ａ記憶部１００３に供給される。バス幅変換部１００２の出力端子から出力される出力信号Ｗ＿Ｎ＃＿１Ｂ、Ｗ＿Ｎ＃＿２Ｂ（＃：１、３、５）は、Ｂ記憶部１００４に供給される。

Ａ記憶部１００３の出力端子から出力される出力信号Ｎ＃＿１Ａ、Ｎ＃＿２Ａ（＃：１、３、５）と、Ｂ記憶部１００４の出力端子から出力される出力信号Ｎ＃＿１Ｂ、Ｎ＃＿２Ｂ（＃：１、３、５）は、セレクタ１００５に供給される。セレクタ１００５は、出力ポートＮ１３５＿１、Ｎ１３５＿２を有する。セレクタ１００５は、出力ポートＮ１３５＿１に対しては、Ｎ１＿１Ａ、Ｎ３＿１Ａ、Ｎ５＿１Ａ、Ｎ１＿１Ｂ、Ｎ３＿１Ｂ、Ｎ５＿１Ｂのいずれかを選択して出力する。また、セレクタ１００５は、出力ポートＮ１３５＿２に対しては、Ｎ１＿２Ａ、Ｎ３＿２Ａ、Ｎ５＿２Ａ、Ｎ１＿２Ｂ、Ｎ３＿２Ｂ、Ｎ５＿２Ｂのいずれかを選択して出力する。

Ａ記憶部１００３およびＢ記憶部１００４は、例えば、互いに独立してアクセス可能別個のＳＲＡＭで構成されうる。Ａ記憶部１００３およびＢ記憶部１００４は、例えば、フリップフロップのような記憶素子の集合体で構成されてもよいし、他の記憶素子の集合体で構成されてもよい。光データ記憶部９０１、９０５、ノイズデータ記憶部９０６は、ノイズデータ記憶部９０２と同様の構成を含みうる。ここで、光データ記憶部９０１、９０５に適用されるバス幅変換部は、Ｉ（第１数）の半分の光データを２回受けてＩ（第１数）の光データとして出力する。

以下、第２実施形態の光電変換装置１の動作方法を説明する。図１１には、第２実施形態の光電変換装置１の動作方法が示されている。図１１において、「ＡＤ変換」はＡＤ変換部１０５の動作、「水平転送」は水平転送部１０６の動作、「ノイズデータ記憶部」はノイズデータ記憶部９０２、９０６の動作、「光データ記憶部」は光データ記憶部９０１、９０５の動作を示している。図１１において、「ノイズデータ記憶部」の「Ａ記憶部」は、ノイズデータ記憶部９０２、９０６のＡ記憶部の動作をまとめて示し、「ノイズデータ記憶部」の「Ｂ記憶部」は、ノイズデータ記憶部９０２、９０６のＢ記憶部の動作をまとめて示している。図１１において、「光データ記憶部」の「Ａ記憶部」は、光データ記憶部９０１、９０５のＡ記憶部の動作をまとめて示し、「光データ記憶部」の「Ｂ記憶部」は、光データ記憶部９０１、９０５のＢ記憶部の動作をまとめて示している。第２実施形態の光電変換装置１は、６行分の画素のノイズ信号を同時にＡＤ変換し、次いで、該６行分の画素の光信号を同時にＡＤ変換する。また、第２実施形態の光電変換装置１は、２行の画素のデータ（光データとノイズデータとの差分）を並列に設けられた２本のチャネルを通して並列に、かつ、各行の画素のデータについては２画素ずつ順次に出力する。

まず、第１行目ら第６行かつ第１列から第ｍ列の画素Ｐのノイズ信号がＡＤ変換されてノイズデータが生成され、そのノイズデータがタをデータ処理部１０７のＡ記憶部に書き込まれる動作について説明する。時刻Ｔ１において、ＣＰＵ１０１は、制御部１０２に対して水平同期信号ＨＤを出力する。時刻Ｔ１から時刻Ｔ１ｗ１において、ＡＤ変換部１０５の複数（ｍ×Ｉ）のＡＤ変換器２０３は、制御部１０２による制御の下で、第１行目ら第６行かつ第１列から第ｍ列の画素Ｐのノイズ信号を同時にＡＤ変換してノイズデータを生成する。時刻Ｔ１ｗ１において、複数（ｍ×Ｉ）のＡＤ変換器２０３によって生成された複数（ｍ×Ｉ）のノイズデータが複数（ｍ×Ｉ）の保持部２０４に一括転送される。ここで、第１行のノイズデータ群をＮ＿ｖｌ１（ｈ１）、第２行のノイズデータ群をＮ＿ｖｌ２（ｈ１）、・・・、第６行のノイズデータ群をＮ＿ｖｌ６（ｈ１）とする。

時刻Ｔ１ｗ１から時刻Ｔ１ｗ２において、複数の保持部２０４によって保持されているノイズデータ群Ｎ＿ｖｌ＃（ｈ１）（＃：１〜６）は、水平転送部１０６を介してデータ処理部１０７に転送される。ノイズデータ群Ｎ＿ｖｌ＃（ｈ１）（＃：１〜６）は、ノイズデータ記憶部９０２、９０６のＡ記憶部Ａに書き込まれる。ノイズデータ記憶部９０２のＡ記憶部に対するノイズデータ群Ｎ＿ｖｌ１（ｈ１）の書込動作については、図１２左下のタイミングチャートに示されている。ｃｈ＿ｖ１は、バス幅変換部内で１段分のバッファリング（ｃｈ＿ｖｌ１＿ｄ１）がされた後、クロックｃｌｏｃｋの２サイクルに１回のレートで２画素ずつＡ記憶部に書き込まれる。

以下、第１行から第６行かつ第１列から第ｍ列の画素Ｐの光信号がＡＤ変換部１０５でＡＤ変換されて光データが生成され、その光データがデータ処理部１０７の光データ記憶部９０１、９０５のＡ記憶部に書き込まれる動作について説明する。時刻Ｔ１ｗ１から時刻Ｔ１ｗ２において、ＡＤ変換部１０５の複数（ｍ×Ｉ）のＡＤ変換器２０３は、制御部１０２による制御の下で、第１行から第６行かつ第１列から第ｍ列の画素Ｐの光信号を同時にＡＤ変換して光データを生成する。時刻Ｔ１ｗ２において、複数（ｍ×Ｉ）のＡＤ変換器２０３によって生成された複数（ｍ×Ｉ）のノイズデータが複数（ｍ×Ｉ）の保持部２０４に一括転送される。ここで、第１行の光データ群をＳ＿ｖｌ１（ｈ１）、第２行の光データ群をＳ＿ｖｌ２（ｈ１）、・・・、第６行の光データ群をＳ＿ｖｌ６（ｈ１）とする。

時刻Ｔ１ｗ２から時刻Ｔ２ｗ１において、複数の保持部２０４によって保持されている光データ群Ｓ＿ｖｌ＃（ｈ１）（＃：１〜６）は、水平転送部１０６を介してデータ処理部１０７に転送される。光データ群Ｓ＿ｖｌ＃（ｈ１）（＃：１〜６）は、光データ記憶部９０１、９０５のＡ記憶部に書き込まれる。光データ記憶部９０１、９０５のＡ記憶部に対する光データ群Ｓ＿ｖｌ＃（ｈ１）（＃：１〜６）の書込動作は、クロックｃｌｏｃｋの２サイクルに１回のレートで行われる。

以下、第１行から第６行かつ第１列から第ｍ列の画素Ｐのノイズデータ、光データをデータ処理部１０７のノイズデータ記憶部９０２、９０６のＡ記憶部、光データ記憶部９０１、９０５のＡ記憶部から読み出す動作について説明する。時刻Ｔ２において、ＣＰＵ１０１は、制御部１０２に対して水平同期信号ＨＤを出力する。時刻Ｔ２ｒ１から時刻Ｔ２ｒ２において、ノイズデータ記憶部９０２、９０６のＡ記憶部から第１行のノイズデータ群Ｎ＿ｖｌ１（ｈ１）と第２行のノイズデータ群Ｎ＿ｖｌ２（ｈ１）が並列して、各行について２画素ずつ読み出される。また、これと並行して、時刻Ｔ２ｒ１から時刻Ｔ２ｒ２において、光データ記憶部９０１、９０５のＡ記憶部から第１行の光データ群Ｓ＿ｖｌ１（ｈ１）と第２行の光データ群Ｓ＿ｖｌ２（ｈ１）が並列して、各行について２画素ずつ読み出される。また、時刻Ｔ２ｒ１から時刻Ｔ２ｒ２において、第１行および第２行のそれぞれについて、各行について２画素ずつ光データとノイズデータとの差分が演算部５２０によって演算され、信号出力部１０８から出力される。ノイズデータ記憶部９０２、９０６のＡ記憶部からのノイズデータ群Ｎ＿ｖｌ１（ｈ１）の読出動作については、図１２の右下のタイミングチャートに示されている。

上記の動作と同様にして、時刻Ｔ２ｒ２から時刻Ｔ２ｒ３において、第３行と第４行のそれぞれについて、２行のそれぞれについて、２画素ずつ光データとノイズデータとの差分が演算部５２０によって演算され、信号出力部１０８から出力される。また、時刻Ｔ２ｒ３から時刻Ｔ３ｒ１において、第５行と第６行のそれぞれについて、２行のそれぞれについて、２画素ずつ光データとノイズデータとの差分が演算部５２０によって演算され、信号出力部１０８から出力される。

以上のようにして、第１行から第６行の画素のノイズ信号が同時にＡＤ変換され、次いで、第１行から第６行の画素の光信号が同時にＡＤ変換される。また、２つの行の画素のデータ（光データとノイズデータとの差分）は並列に、かつ、各行の画素のデータについては２画素ずつ順次に出力される。

以下、第７行から第１２行かつ第１列から第ｍ列の画素Ｐのノイズ信号がＡＤ変換部１０５でＡＤ変換されてノイズデータが生成され、そのノイズデータがデータ処理部１０７のノイズデータ記憶部９０２、９０６のＢ記憶部に書き込まれる動作について説明する。時刻Ｔ２から時刻Ｔ２ｗ１において、ＡＤ変換部１０５の複数（ｍ×Ｉ）のＡＤ変換器２０３は、制御部１０２による制御の下で、第７行から第１２行かつ第１列から第ｍ列の画素Ｐのノイズ信号を同時にＡＤ変換してノイズデータを生成する。時刻Ｔ２ｗ１において、複数（ｍ×Ｉ）のＡＤ変換器２０３によって生成された複数（ｍ×Ｉ）のノイズデータが複数（ｍ×Ｉ）の保持部２０４に一括転送される。ここで、第７行のノイズデータ群をＮ＿ｖｌ１（ｈ２）、第８行のノイズデータ群をＮ＿ｖｌ２（ｈ２）、・・・、第１２行のノイズデータ群をＮ＿ｖｌ６（ｈ２）とする。

時刻Ｔ２ｗ１から時刻Ｔ２ｗ２において、複数の保持部２０４によって保持されているノイズデータ群Ｎ＿ｖｌ＃（ｈ２）（＃：１〜６）は、水平転送部１０６を介してデータ処理部１０７に６行並列で順次に転送される。データ処理部１０７に転送されたノイズデータ群Ｎ＿ｖｌ＃（ｈ２）（＃：１〜６）は、制御部１０２が発生する書込信号ｗｒｉｔｅ＿ｅｎおよび書込クロックｃｌｏｃｋに従ってノイズデータ記憶部９０２、９０６のＢ記憶部に書き込まれる。ノイズデータ記憶部９０２、９０６のＢ記憶部に対するノイズデータ群Ｎ＿ｖｌ＃（ｈ２）（＃：１〜６）の書込動作は、クロックｃｌｏｃｋの２サイクルに１回のレートで行われる。

以下、第７行から第１２行かつ第１列から第ｍ列の画素Ｐの光信号がＡＤ変換部１０５でＡＤ変換されて光データが生成され、その光データがデータ処理部１０７の光データ記憶部９０１、９０５のＢ記憶部に書き込まれる動作について説明する。時刻Ｔ２ｗ１から時刻Ｔ２ｗ２において、ＡＤ変換部１０５の複数（ｍ×Ｉ）のＡＤ変換器２０３は、制御部１０２による制御の下で、第１行から第６行かつ第１列から第ｍ列の画素Ｐの光信号を同時にＡＤ変換して光データを生成する。時刻Ｔ２ｗ２において、複数（ｍ×Ｉ）のＡＤ変換器２０３によって生成された複数（ｍ×Ｉ）のノイズデータが複数（ｍ×Ｉ）の保持部２０４に一括転送される。ここで、第７行の光データ群をＳ＿ｖｌ１（ｈ２）、第８行の光データ群をＳ＿ｖｌ２（ｈ２）、・・・、１２行の光データ群をＳ＿ｖｌ６（ｈ２）とする。

時刻Ｔ２ｗ２から時刻Ｔ３ｗ１において、複数の保持部２０４によって保持されている光データ群Ｓ＿ｖｌ＃（ｈ２）（＃：１〜６）は、水平転送部１０６を介してデータ処理部１０７に転送される。光データ群Ｓ＿ｖｌ＃（ｈ２）（＃：１〜６）は、光データ記憶部９０１、９０５のＡ記憶部に書き込まれる。光データ記憶部９０１、９０５のＢ記憶部に書き込まれる。光データ記憶部９０１、９０５のＢ記憶部に対する光データ群Ｓ＿ｖｌ＃（ｈ２）（＃：１〜６）の書込動作は、クロックｃｌｏｃｋの２サイクルに１回のレートで行われる。

以下、第７行から第１２行かつ第１列から第ｍ列の画素Ｐのノイズデータ、光データをデータ処理部１０７のノイズデータ記憶部９０２、９０６のＢ記憶部、光データ記憶部９０１、９０５のＢ記憶部から読み出す動作について説明する。時刻Ｔ３において、ＣＰＵ１０１は、制御部１０２に対して水平同期信号ＨＤを出力する。時刻Ｔ３ｒ１から時刻Ｔ３ｒ２において、ノイズデータ記憶部９０２、９０６のＢ記憶部Ｂから第７行のノイズデータ群Ｎ＿ｖｌ１（ｈ２）と第８８行のノイズデータ群Ｎ＿ｖｌ２（ｈ２）が並列して、各行について２画素ずつ読み出される。また、これと並行して、時刻Ｔ３ｒ１から時刻Ｔ３ｒ２において、光データ記憶部９０１、９０５のＢ記憶部からは第７行の光データ群Ｓ＿ｖｌ１（ｈ２）と第８行の光データ群Ｓ＿ｖｌ２（ｈ２）が並列して、各行について２画素ずつ読み出される。また、時刻Ｔ３ｒ１から時刻Ｔ３ｒ２において、第７行および第８行のそれぞれについて、各行について２画素ずつ光データとノイズデータとの差分が演算部５２０によって演算され、信号出力部１０８から出力される。

上記と同様にして、時刻Ｔ３ｒ２から時刻Ｔ３ｒ３において、第９行と第１０行のそれぞれについて、各行について２画素ずつ光データとノイズデータとの差分が演算部５２０によって演算され、信号出力部１０８から出力される。また、時刻Ｔ３ｒ３から時刻Ｔ３ｒ１において、第１１と第１２行のそれぞれについて、各行について２画素ずつ光データとノイズデータとの差分が演算部５２０によって演算され、信号出力部１０８から出力される。

以上のようにして、第７行から第１２行の画素のノイズ信号が同時にＡＤ変換され、次いで、第７行から第１２行の画素の光信号が同時にＡＤ変換される。また、２つの行の画素のデータ（光データとノイズデータとの差分）は並列に、かつ、各行の画素のデータについては２画素ずつ順次に出力される。以降は、Ａ記憶部を用いた動作とＢ記憶部を用いた動作とが交互かつ並行して実施される。

以下、図１３を参照しながら本発明の１つの実施形態の撮像装置８００について説明する。撮像装置の概念には、撮像を主目的とする装置のみならず、撮像機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。撮像装置８００は、固体撮像装置１０００として構成された光電変換装置１と、固体撮像装置１０００から出力されるデータを処理するプロセッサ８３０とを備えうる。

撮像装置８００は、例えば、光学系８１０、記録・通信部８４０、タイミング制御部８５０、システムコントローラ８６０および再生・表示部８７０を更に備えてもよい。光学系８１０、被写体の像を固体撮像装置１０００の画素アレイ（撮像面）に形成する。固体撮像装置１０００は、タイミング制御部８５０からの信号に従って撮像動作を行って画像を出力する。固体撮像装置１０００から出力されたデータは、プロセッサ８３０に提供される。

プロセッサ８３０は、固体撮像装置１０００から提供されるデータを処理して記録・通信部８４０に提供する。記録・通信部８４０は、画像を再生・表示部８７０に送り、再生・表示部８７０に画像を再生し表示させる。記録・通信部８４０はまた、不図示の記録媒体に画像を記録する。

タイミング制御部８５０は、システムコントローラ８６０による制御に基づいて固体撮像装置１０００およびプロセッサ８３０の駆動タイミングを制御する。システムコントローラ８６０は、撮像装置８００の動作を統括的に制御するものであり、光学系８１０、タイミング制御部８５０、記録・通信部８４０および再生・表示部８７０の駆動を制御する。システムコントローラ８６０は、例えば、不図示の記憶装置を備え、ここに撮像装置８００の動作を制御するのに必要なプログラムなどが記録される。また、システムコントローラ８６０は、例えば、ユーザによる操作に応じてモードを設定する。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１０３：垂直走査部（駆動部）、１０４：画素アレイ、１０５：ＡＤ変換部、１０６：水平転送部（転送部）、１０７：データ処理部、５１０：データ保持部

Claims (15)

1. 複数の行および複数の列を構成するように配置された複数の画素、および、前記複数の画素のノイズ信号および光信号を出力するための複数の列信号線を有する画素アレイと、
   各画素からノイズ信号の次に光信号が出力されるように前記複数の画素を駆動する駆動部と、
   前記複数の列信号線に出力されるノイズ信号をノイズデータにＡＤ変換し、次いで、前記複数の列信号線に出力される光信号を光データにＡＤ変換する複数のＡＤ変換器と、
   データ保持部と、
   前記複数のＡＤ変換器によって変換されたノイズデータを前記データ保持部に転送し、次いで、前記複数のＡＤ変換器によって変換された光データを前記データ保持部に転送する転送部と、
   を備えることを特徴とする光電変換装置。
2. 前記複数の列信号線および前記複数のＡＤ変換器は、前記複数の列信号線を通して第１数の行の画素の信号が同時に前記複数のＡＤ変換器に提供されるように構成され、前記第１数は、２以上の自然数である、
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記複数のＡＤ変換器は、前記複数の列信号線に出力される前記第１数の行の画素のノイズ信号をノイズデータにＡＤ変換し、次いで、前記複数の列信号線に出力される前記第１数の行の画素の光信号を光データにＡＤ変換する、
   ことを特徴とする請求項２に記載の光電変換装置。
4. 前記転送部は、前記複数のＡＤ変換器によって変換された前記第１数の行の画素のノイズデータを前記データ保持部に転送し、次いで、前記複数のＡＤ変換器によって変換された前記第１数の行の画素の光データを前記データ保持部に転送する、
   ことを特徴とする請求項３に記載の光電変換装置。
5. 前記データ保持部は、並列に設けられた第２数のチャネルを通して、前記データ保持部から前記第２数のノイズデータと前記第２数の光データとを出力し、
   前記第２数は、前記第１数と同じか、前記第１数よりも小さい自然数である、
   ことを特徴とする請求項４に記載の光電変換装置。
6. 前記データ保持部は、前記第１数の行の画素のノイズデータを保持するノイズデータ記憶部と、前記第１数の行の画素の光データを保持する光データ記憶部とを含む、
   ことを特徴とする請求項５に記載の光電変換装置。
7. 前記ノイズデータ記憶部は、互いに独立してアクセス可能な第１記憶部および第２記憶部を含み、
   前記光データ記憶部は、互いに独立してアクセス可能な第３記憶部および第４記憶部を含む、
   ことを特徴とする請求項６に記載の光電変換装置。
8. 前記データ保持部は、前記第１数の行の画素のノイズデータを保持する第１ノイズデータ記憶部と、前記第１数の行の画素のノイズデータを保持する第２ノイズデータ記憶部と、前記第１数の行の画素の光データを保持する第１光データ記憶部と、前記第１数の行の画素の光データを保持する第２光データ記憶部とを含む、
   ことを特徴とする請求項５に記載の光電変換装置。
9. 前記第１ノイズデータ記憶部、前記第２ノイズデータ記憶部、前記第１光データ記憶部および前記第２光データ記憶部のそれぞれは、互いに独立してアクセス可能な２つの記憶部を含む、
   ことを特徴とする請求項８に記載の光電変換装置。
10. 前記第１ノイズデータ記憶部、前記第２ノイズデータ記憶部、前記第１光データ記憶部および前記第２光データ記憶部のそれぞれは、前記第１数の半分のデータを２回受けて前記第１数のデータとして出力するバス幅変換部と、前記バス幅変換部から出力される前記第１数の行の画素のデータを保持する記憶部とを含む、
    ことを特徴とする請求項８に記載の光電変換装置。
11. 前記第１ノイズデータ記憶部は、前記第１数の半分のノイズデータを２回受けて前記第１数のノイズデータとして出力する第１バス幅変換部と、前記第１バス幅変換部から出力される前記第１数の行の画素のノイズデータを保持する第１記憶部とを含み、
    前記第２ノイズデータ記憶部は、前記第１数の半分のノイズデータを２回受けて前記第１数のノイズデータとして出力する第２バス幅変換部と、前記第２バス幅変換部から出力される前記第１数の行の画素のノイズデータを保持する第２記憶部とを含み、
    前記第１光データ記憶部は、前記第１数の半分の光データを２回受けて前記第１数の光データとして出力する第３バス幅変換部と、前記第３バス幅変換部から出力される前記第１数の行の画素の光データを保持する第３記憶部とを含み、
    前記第２光データ記憶部は、前記第１数の半分の光データを２回受けて前記第１数の光データとして出力する第４バス幅変換部と、前記第４バス幅変換部から出力される前記第１数の行の画素の光データを保持する第４記憶部とを含む、
    ことを特徴とする請求項８に記載の光電変換装置。
12. 前記データ保持部から読み出された前記光データと前記ノイズデータとの差分を演算する演算部を更に備えることを特徴とする請求項５乃至１０のいずれか１項に記載の光電変換装置。
13. 前記画素アレイが配された第１の半導体基板と、
    前記データ保持部が配された第２の半導体基板と、
    を備えることを特徴とする請求項１乃至１２のいずれか１項に記載の光電変換装置。
14. 前記駆動部と前記複数のＡＤ変換器とが、前記第２の半導体基板に配される、
    ことを特徴とする請求項１３に記載の光電変換装置。
15. 請求項１乃至１４のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からのデータを処理するプロセッサと、
    を備えることを特徴とする撮像装置。

Images