JP2021072293A - 半導体パワーモジュール - Google Patents

半導体パワーモジュール Download PDF

Info

Publication number
JP2021072293A
JP2021072293A JP2019195737A JP2019195737A JP2021072293A JP 2021072293 A JP2021072293 A JP 2021072293A JP 2019195737 A JP2019195737 A JP 2019195737A JP 2019195737 A JP2019195737 A JP 2019195737A JP 2021072293 A JP2021072293 A JP 2021072293A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
power module
semiconductor power
semiconductor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019195737A
Other languages
English (en)
Other versions
JP6906583B2 (ja
Inventor
昌和 谷
Masakazu Tani
昌和 谷
修一 ▲高濱▼
修一 ▲高濱▼
Shuichi Takahama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019195737A priority Critical patent/JP6906583B2/ja
Priority to US17/021,027 priority patent/US11728251B2/en
Priority to CN202011138295.0A priority patent/CN112750800B/zh
Publication of JP2021072293A publication Critical patent/JP2021072293A/ja
Application granted granted Critical
Publication of JP6906583B2 publication Critical patent/JP6906583B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73271—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】各半導体素子に流れる電流ばらつきを抑制することにより、半導体素子のサイズを小さくする。【解決手段】第一の電極３を第一外部電気部品に接続するための電極端子４ａ、４ｂと、複数の半導体素子２ａ〜２ｄの上面に接合される第二の電極５と、第二の電極５を第二外部電気部品に接続するための第二の電極延伸部５ａを備え、電極端子４ａ、４ｂから半導体素子２ａ〜２ｄまでの第一の電極３における電流経路長さと、半導体素子２ａ〜２ｄから第二の電極端子部５ｂまでの第二の電極５における電流経路長さの和が、複数の半導体素子２ａ〜２ｄにおいて同一になるように設計する。【選択図】図２

Description

本願は、半導体パワーモジュールに関するものである。
複数の半導体素子から構成されている半導体パワーモジュールにおいて、半導体素子としてＭＯＳＦＥＴ（ＭＥＴＡＬ−ＯＸＩＤＥ−ＳＥＭＩＣＯＮＤＵＣＴＯＲ−ＦＩＥＬＤ−ＥＦＦＥＣＴ−ＴＲＡＮＳＩＳＴＯＲ）を例に挙げると、ドレインとソース間には常に電圧が印加されており、オン、オフのスイッチングを制御するために、ゲートとソース間には要求に応じた電圧が印加される。半導体素子は下面のドレイン側が導電性、熱伝導性の良い金属電極にはんだ等で接合され、上面のソース側も導電性、熱伝導性の良い金属電極にはんだ等で接合される。半導体素子のゲートは素子上面にパッドを有し、ソースも素子上面にパッドを有する。半導体素子によっては、パッドの近傍に温度検出用パッド、電流検出用パッドを備えるものもある。パッドと外部とのインターフェースになる信号端子は通常ワイヤーボンディングで接続され、電極などと共に外部との接続部位を除いてエポキシ又はシリコンなどの樹脂によって封止される。
特許文献１においては、パワーモジュールは、複数の半導体チップからなるチップ群と、チップ群に送られる信号が入力されるチップ群入力端子とを有するものが開示されている。そしてチップ群入力端子は、平面視において、チップ群と重なる位置に設けられている。複数の半導体チップの各々は、半導体基板上に形成されたゲート電極を含むスイッチング素子と、半導体基板上に形成され、ゲート電極と電気的に接続された電極端子と、を含む。電極端子は、平面視において、半導体基板の中心よりもチップ群入力端子側に配置され、かつ、チップ群入力端子と電気的に接続されている。
更にはモジュール入力端子と、複数のチップ群の各々のチップ群入力端子との間を接続部材により接続するときの接続抵抗を、４つのチップ群の間で互いに近づけるように調整することができることが開示されている。したがって、モジュール入力端子と、複数のチップ群の各々のチップ群入力端子との間のインピーダンスを互いに近づけるように調整することができるので、複数のチップ群の各々のチップ群入力端子に送られるゲート信号の入力波形が乱れることを防止または抑制することができるようになっている。
国際公開第２０１５／１２８９７５号公報
近年、シリコン（Ｓｉ）ＩＧＢＴ（ＩＮＳＵＬＡＴＥＤ ＧＡＴＥ ＢＩＰＯＬＡＲ ＴＲＡＮＳＩＳＴＯＲ）に置き換わる素子として、車載駆動モータ用にもワイドバンドギャップの炭化ケイ素（ＳｉＣ）を用いたＭＯＳＦＥＴが採用され始めた。上記特許文献１にもあるように、ＳｉＣはＳｉよりも半導体基板の結晶欠陥が多い。そのため、半導体素子のサイズを大きくすると、欠陥を含む確率が高くなり、製造歩留まりが悪くなる。それを回避するため、比較的サイズの小さい半導体素子を複数並列で使用することになる。
その際、上記特許文献１に示される入力端子とゲート電極間のインピーダンスのばらつきによるゲート信号の入力波形の乱れを抑えることが必要になる。更に重要となるのが、半導体素子のドレインとソース間に流れる電流のばらつきの抑制である。複数の半導体素子のうち、電流が最も流れる半導体素子におけるジャンクション温度が制約となり、その温度の制限下においてパワーモジュールが変換できる電力は制限される。言い換えれば、必要出力が決まっている場合、電流が最も流れる半導体素子において、ジャンクション温度が許容値を超えないよう半導体素子のサイズを大きめにする必要がある。電流のばらつきを抑制できない場合、この必要性が顕著となる。同一パワーモジュール内では、通常同じサイズの半導体素子を使用するため、大きめの半導体素子を複数個並べることになり、サイズが大型化し、コストも高めになってしまうという課題がある。
また、同期整流方式を採用する場合、ＭＯＳＦＥＴでは寄生ダイオードを活用することがあるが、ダイオード通電時には許容電流密度による制約があり、電流が最も流れる半導体素子において、その制約を満たすよう半導体素子のサイズを決める必要がある。従って電流のばらつきを抑制することが重要となる。
本願は、上記のような課題を解決するための技術を開示するものであり、各半導体素子に流れる電流ばらつきを抑制し、その結果、半導体素子のサイズを小さくすることができ、半導体パワーモジュールの小型化及び低コストを図ることを目的とするものである。
本願に開示される半導体パワーモジュールは、
第一の電極と、
前記第一の電極の上面に接合される互いに並列に接続された複数の半導体素子と、
前記第一の電極を第一外部電気部品に接続するための電極端子と、
前記複数の半導体素子の上面に接合される第二の電極と、
前記第二の電極を第二外部電気部品に接続するための第二の電極延伸部と、
前記半導体素子に設けられた信号パッドと、
前記信号パッドとワイヤにより接続される信号端子を備えたものであって、
前記複数の半導体素子のそれぞれにおいて、前記電極端子から前記半導体素子までの前記第一の電極における電流経路長さと、前記半導体素子から第二の電極端子部までの前記第二の電極における電流経路長さの和が同一であるものである。
又本願に開示される別の半導体パワーモジュールは、
第一の半導体パワーモジュールと第二の半導体パワーモジュールが接続されたものであって、
前記第一の半導体パワーモジュールは、
第一の電極と、
前記第一の電極の上面に接合される互いに並列に接続された複数の半導体素子と、
前記第一の電極を第一外部電気部品に接続するための電極端子と、
前記複数の半導体素子の上面に接合される第二の電極と、
前記第二の電極を第二外部電気部品に接続するための第二の電極延伸部と、
前記半導体素子に設けられた信号パッドと、
前記信号パッドとワイヤにより接続される信号端子を備えたものであり、
前記第二の半導体パワーモジュールは、
第五の電極と、
前記第五の電極の上面に接合される互いに並列に接続された複数の半導体素子と
前記第五の電極を前記第二外部電気部品に接続するための第三の電極端子と
前記複数の半導体素子の上面に接合されるとともに前記第一外部電気部品に接続するための２つの分岐部を有する第四の電極を備えたものであり、
前記第一の半導体パワーモジュールにおける前記電極端子と前記第二の半導体パワーモジュールにおける前記分岐部とが向き合うように隣接するとともに、
前記第一の半導体パワーモジュールにおける前記第二の電極延伸部と、前記第二の半導体パワーモジュールにおける前記第三の電極端子が一箇所で接続されているものである。
本願に開示される半導体パワーモジュールによれば、各半導体素子に流れる電流ばらつきを抑制することができる。その結果、半導体素子のサイズを小さくすることができ、半導体パワーモジュールの小型化及び低コストが図れる。
電力変換装置の一例として挙げられるインバータ回路を示す回路図である。 実施の形態１による半導体パワーモジュールにおける上アームの構成を示す平面図である。 実施の形態１による半導体パワーモジュールの構成を示す平面図である。 実施の形態１による半導体パワーモジュールの構成を示す平面図である。 図２におけるＡ−Ａ線断面図である。 実施の形態２による半導体パワーモジュールにおける下アームの構成を示す平面図である。 図６におけるＢ−Ｂ線断面図である。 実施の形態２による上アームを構成する半導体パワーモジュールと下アームを構成する半導体パワーモジュールを接続した状態を示す平面図である。
実施の形態１．
電力変換装置とは、電力を制御するためのスイッチング回路を有する装置であり、電動車両に搭載されているモータ駆動用インバータ、低電圧から高電圧へ変換するための昇圧コンバータ、更には外部電源設備に接続して車載電池を充電する充電器のような電動パワーコンポーネント等が電力変換装置に該当する。図１は電力変換装置の一例として挙げられるインバータ回路を示す回路図である。図において、モータ駆動用インバータは、Ｕ相、Ｖ相、Ｗ相の３つの相で構成されており、各相はそれぞれ上アーム１０１と下アーム１０２の２つのアーム、上アーム１０３と下アーム１０４の２つのアーム、更には上アーム１０５と下アーム１０６の２つのアームで構成されている。
各アームは、パワーモジュールで構成されており、内部に半導体素子を有している。半導体素子としては、ＭＯＳＦＥＴ、ＩＧＢＴ、ダイオードが該当し、基材としては、シリコンの他に、炭化ケイ素、窒化ガリウムといった次世代半導体が使用されている。車両の電動化が進み、電動パワーコンポーネントの大出力化が求められるため、複数の半導体素子を並列に接続し、大電流を通電できる構成となっている。また炭化ケイ素、窒化ガリウムの製造歩留りを確保するため、各アームにおいて、外形サイズが小さい半導体素子を複数並列に接続する構成が採用されている。
次にパワーモジュールの構成について述べる。図２は半導体パワーモジュールにおける上アームの構成を示す平面図であり、例えば図１の上アーム１０１のスイッチング素子Ｑ１を構成する４つの半導体素子の並列構成体を示している。複数の半導体素子２ａ〜２ｄは、はんだ又は銀シンターにより第一の電極３に接合される。プレート状の第一の電極３としては導電性及び放熱性に優れた銅が使用されることが多い。パワーモジュールは発熱量が多いため冷却する必要があり、第一の電極３は熱伝導率の高い銅又はアルミで制作された冷却器（図示しない）に接合される。接合部材としては放熱絶縁接着シート（図示しない）等が使用される。放熱絶縁シートと放熱グリースを用いるとともに、冷却器との密着性確保のため、スプリングでパワーモジュールを冷却器側に押圧することもできる。
第一の電極３に接合された半導体素子２ａ〜２ｄ（ここではＭＯＳＦＥＴとする）の下面、即ち第一の電極３に接合された面はドレイン側であり、ドレインにつながる電極端子４ａ、４ｂは、第一の電極３にはんだなどにより接合される。半導体素子２ａ〜２ｄの上面はソース側であり、プレート状の第二の電極５は複数の半導体素子２ａ〜２ｄのソース３００に接合されている。接合材としてははんだ又は液相拡散接合材が使用される。ここですべての半導体素子２ａ〜２ｄの電流経路は、電極端子４ａ及び電極端子４ｂから、半導体素子２ａ〜２ｄのドレイン及びソース３００を経由して、第二の電極端子部５ｂに流れるよう形成される。
それぞれの半導体素子２ａ〜２ｄにおいて、第二の電極端子部５ｂから半導体素子２ａ〜２ｄのソース３００までの第二の電極５における電流経路長さと、半導体素子２ａ〜２ｄのドレイン（図示せず）から電極端子４ａ、４ｂまでの第一の電極３における電流経路の長さの和は、各半導体素子２ａ、２ｂ、２ｃ、２ｄにおいて均一になるように調整される。調整は第二の電極５の形状で行うが、主として第二の電極延伸部５ａの両側に設けられたスリット部５ｃの形状及びサイズを調整することにより行う。これによりＭＯＳＦＥＴの寄生ダイオード通電時の電流のばらつきを抑制することが可能となる。
第二の電極端子部５ｂから各半導体素子２ａ、２ｂ、２ｃ、２ｄのソース３００までの第二の電極５の電流経路の長さは、各半導体素子２ａ〜２ｄ間において均一であることが望ましい。但し完全に均一にすることは上記条件においては出来ないので、出来るだけ均一になるように調整される。この調整はスリット部５ｃの形状とサイズを調整することにより行う。更にはチップ間隔を小さくして（中心部に寄せて）、第二の電極５の電流経路の長さの差異を小さくしている。即ち半導体素子２ａ、２ｂ、２ｃ、２ｄの実装位置の間隔を小さくする。半導体素子２ａ、２ｂ、２ｃ、２ｄの実装位置の間の間隔は５ｍｍ以下が望ましい。これによりＭＯＳＦＥＴ順方向通電時の電流ばらつきを抑制することが可能となる。
ドレインにつながる２つの電極端子４ａ、４ｂは、第二の電極５を中心として、互いに対称の位置になるように配置され、図２における半導体素子２ａ、２ｂと半導体素子２ｃ、２ｄとの間で電気抵抗に差が生じないようになっている。第一の電極３に４つの半導体素子２ａ〜２ｄが接合され、それら半導体素子２ａ〜２ｄの信号パッド１１０は、半導体素子２ａ〜２ｄに最も近い位置にある第一の電極３の外周辺３Ａと向き合うように配置されている。例えば図２において、半導体素子２ｂの信号パッド１１０ｂは第一の電極３の外周辺３Ａに対して半導体素子２ｂにおいて最も近い位置に配置されている。このように構成することにより、半導体素子２ａ〜２ｄの信号パッド１１０は信号端子６に対して近い位置に配置されることとなり、信号パッド１１０と信号端子６（６ａ〜６ｊ）をつなぐワイヤ配線の長さが最短になる。従って信号を伝達する経路において電気抵抗が小さくなり、信号の伝達が早くなるため、制御性が向上する。
電極端子４ａ、４ｂは、バッテリ（第一外部電気部品）の正極に接続され、第二の電極端子部５ｂは、モータ（第二外部電気部品）に接続される。半導体素子２ａ、２ｂ、２ｃ、２ｄの上面には、信号パッド１１０が設けられている。信号パッドとしては、半導体素子２ａ、２ｂ、２ｃ、２ｄのオン、オフを制御するために電圧を印加するゲートパッド、ソースパッドがある。更に本実施形態では温度検出用パッド、電流検出用パッドも設けられている。温度検出は半導体素子２ｂで行い、電流検出は半導体素子２ｃで行う。尚電流を検出しない半導体素子２ａ、２ｂ、２ｄでは、電流検出用パッドは、ソース３００と同電位になるようにワイヤ２０１で信号端子６に接続される。又半導体パワーモジュールの一端側には信号端子６が設けられており、具体的にはゲート用信号端子６ａ、６ｃ、６ｈ、６ｊ、ソース用信号端子６ｂ、６ｄ、６ｇ、６ｉ、温度検出用信号端子６ｅ、電流検出用信号端子６ｆが設けられている。
温度検出センサを実装している半導体素子２ｂと、電流検出センサを実装している半導体素子２ｃは、第二の電極５の中心線を隔てて互いに反対側に配置されている。信号端子６ａ〜６ｊにおける引き出し箇所から距離が近い半導体素子２ｂ、２ｃで温度、電流を検出するようにしている。これにより信号端子の抵抗値が小さくなり、信号の伝達が早くなるため、温度、電流の検出精度が向上する。
温度検出は、前記のように半導体素子内に検出構造を設ける場合と、半導体素子の近傍にサーミスタを配置して行う場合がある。図３においては、サーミスタ６Ｇは、第二の電極５の上面に接着材または半田で接合することにより実装する。更に図４においては、サーミスタ６Ｇを半導体素子２ｂの上面に接着剤または半田で接合することにより実装することもできる。
信号パッド１１０と信号端子６を接続するワイヤ２０１は、図２において直線状矢印で示される第二の電極５に流れる電流の向きに対して略直交するよう配置されており、第二の電極５に流れる電流により発生する磁界の影響を受けにくくしている。
温度検出を１つのモジュール内で行うことにより、複数のモジュールに対し１箇所で温度検出を行うよりも高精度で温度検出ができる。従って半導体素子の許容ジャンクション温度に対しての許容値を小さくすることができる。
電流検出についても、各アームに流れる電流は異なるため、１アーム毎に電流を検出し、過電流に対し保護を行うようにして、製品の品質を保つことが出来るようになる。
電極端子４ａ、４ｂと第二の電極延伸部５ａは同一の向きに引き出され、半導体素子２ａ〜２ｄの信号パッド１１０に接続される信号端子６ａ〜６ｊは、前記の向きとは逆向きに引き出される。電極端子４ａ、４ｂと第二の電極延伸部５ａには、例えば数十〜数百Ａという大電流が流れる。一方信号端子６ａ〜６ｊには数ｍＡの微小電流が流れる。信号端子６ａ〜６ｊは、電極端子４ａ、４ｂと第二の電極延伸部５ａから距離が離れた位置に設置することが出来るので、電極端子４ａ、４ｂと第二の電極延伸部５ａからの電磁ノイズによる影響が小さくなり、誤動作を防ぐことが可能となる。
信号端子は図２の左側に集約され、大電流を流すいわゆるパワー系の端子は右側に集約することでそれぞれ制御基板（図示しない）とバスバー（図示しない）との接続を容易にしており、制御基板、バスバーも形状を簡素化できることから小型化に寄与する。また、大電流を流すパワー端子から離れた位置に信号端子があるため、信号端子の信号に混入するノイズが小さくなり、温度検出精度と電流検出精度が向上し、スイッチング動作における誤動作を抑制する効果がある。
図５は図２におけるＡ−Ａ線断面図である。前記において説明した各部材は封止樹脂７で一体に成形される。電極端子４ａ、４ｂ、第二の電極５、信号端子６は、成形前にはリードフレームと呼ばれる一つの部材で構成されており、各端子をつないでいる。成形後にカット、いわゆるタイバーカットを行い、必要に応じ端子近傍を曲げることにより後工程の接続を容易にする。第一の電極３等の構成部材はトランスファーモールドで封止される。トランスファーモールド成形を採用することにより生産性を高めることができる。封止樹脂７としてはエポキシを使うことができる。第一の電極３の下面、即ち半導体素子２ａ〜２ｄが接合されていない第一の電極３の面は、放熱面となるため成形後も露出している。パワーモジュールは前記に記載したように冷却器に接合され、冷却器との位置決め用に封止樹脂７に凸部７ａ、７ｂを設けている。図５において、半導体素子２ｃ、２ｄの下側には接合材８が設けられると共に、上側には接合剤９が設けられている。
本実施形態における複数の半導体素子２ａ〜２ｄを有する半導体パワーモジュールにおいては、半導体素子２ａ〜２ｄと接合される電極の入力端子部から半導体素子２ａ〜２ｄまでの配線長さを均一にする。これにより各半導体素子２ａ〜２ｄに流れる電流ばらつきを抑制することができる。その結果、半導体素子２ａ〜２ｄのサイズを小さくすることができ、半導体パワーモジュール小型化、低コストが図れる。
実施の形態２．
図６は実施の形態２による半導体パワーモジュールにおける下アームの構成を示す平面図であり、例えば図１の下アーム１０２のスイッチング素子Ｑ２を構成する４つの半導体素子の並列構成体を示している。図７は図６におけるＢ−Ｂ線断面図である。下アーム１ｂの構成においては、半導体素子２２ａ〜２２ｄのソース３０１に接続される第四の電極１２の延伸部が二つに分岐し、分岐部１２ａ、１２ｂを有しており、分岐部１２ａ、１２ｂはバッテリの負極に接続される。第三の電極端子１１は放熱絶縁基板１０（第五の電極）の上面、即ち半導体素子２２ａ〜２２ｄが接合される面と同一面に接続される。また第三の電極端子１１は、上アームのソース電位である第二の電極端子部５ｂ及びモータに接続される。図８は上アーム１ａを構成する半導体パワーモジュール（第一の半導体パワーモジュール）と下アームを構成する半導体パワーモジュール（第二の半導体パワーモジュール）を接続した状態を示す平面図である。
下アーム１ｂでは、図２に示した上アーム１ａとは逆に、ソース電位となる分岐部１２ａ、１２ｂがドレイン電位である第三の電極端子１１を中心にして挟み込むように配置されることにより電気抵抗の差が生じないようになっている。即ち実施の形態１と同様に、それぞれの半導体素子２２ａ〜２２ｄにおいて、分岐部１２ａ、１２ｂから各半導体素子２２ａ〜２２ｄのソース３０１までの電極における電流経路長さと、半導体素子２２ａ〜２２ｄのドレインから第三の電極端子１１までの第五の電極（放熱絶縁基板１０）における電流経路の長さの和を、各半導体素子２２ａ〜２２ｄにおいて同一になるようにして、電気抵抗の差をなくすようにしている。
そしてこのような調整は、実施の形態１の場合と同様、第四の電極１２の形状で行うが、主として第四の電極１２に設けられたスリット部１２ｃの形状及びサイズを調整することにより行う。
図８に示すように、上アーム１ａを構成する第一の半導体パワーモジュールの第二の電極端子部５ｂと、下アーム１ｂを構成する第二の半導体パワーモジュールの第三の電極端子１１は、一箇所で接続されることにより、電極端子４ａ、４ｂから分岐部１２ａ、１２ｂまでの一巡の寄生インダクタンスを低く抑制することが可能となる。即ち上アーム１ａの第二の電極端子部５ｂと下アーム１ｂの第三の電極端子１１を、別部材を介さず直接に接続することができるので、寄生インダクタンスを低く抑制することができる。
サージ電圧は寄生インダクタンスとスイッチング速度の積で決まり、サージ電圧が半導体素子の耐圧を超えないようにスイッチング速度を調整する必要がある。寄生インダクタンスが小さくなると、スイッチング速度を上げることが可能になり、半導体素子のスイッチング損失の低減をできるようになる。
本実施形態においては、第一の半導体パワーモジュール１ａにおける電極端子４ａ、４ｂと第二の半導体パワーモジュール１ｂにおける分岐部１２ａ、１２ｂとが向き合うように隣接するとともに、第一の半導体パワーモジュール１ａにおける第二の電極延伸部５ａと、第二の半導体パワーモジュール１ｂにおける第三の電極端子１１が一箇所で接続されているものである。
図７において、本実施の形態では、実施の形態１の第一の電極３の代わりに、放熱絶縁基板１０を使用している。放熱絶縁基板１０は通常、銅−セラミック−銅の層からなる構成（複合材）であり、セラミックにより半導体素子２２ａ〜２２ｄのドレインと冷却器の間が絶縁されている。従ってパワーモジュールと冷却器の間の接合材としては、はんだ又は銀シンターのような導電性の部材で構成しても良い。尚、上アーム１ａ及び下アーム１ｂの半導体素子の下に配置される部材は、生産性の観点から同一にしておく方が望ましい。又実施の形態１に示した第一の電極として銅−セラミック−銅の層からなる構成（複合材）を採用してもよい。
更にパワーモジュールの接続先としては、モータを挙げているが、スイッチング時の損失が少ないＳｉＣでは高周波駆動においても効果的であり、昇圧リアクトル用として本実施形態を使用しても、リアクトルの小型化を図ることが出来るため有効である。
その他上記した構成部品の数、寸法及び材料等について適宜変更することができる。
更に本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１ａ 半導体パワーモジュール、１ｂ 半導体パワーモジュール、
２ａ〜２ｄ 半導体素子、３ 第一の電極、４ａ，４ｂ 電極端子、５ 第二の電極、
５ａ 第二の電極延伸部、５ｂ 第二の電極端子部、５ｃ スリット部、６ 信号端子、６Ｇ サーミスタ、１０ 放熱絶縁基板、１１ 第三の電極端子、
１２ａ，１２ｂ 分岐部、２０１ ワイヤ。
本願に開示される半導体パワーモジュールは、
上アームを構成する第一の半導体パワーモジュールと下アームを構成する第二の半導体パワーモジュールが接続された半導体パワーモジュールであって、
前記第一の半導体パワーモジュールは、
第一の電極と、
前記第一の電極の上面に接合される互いに並列に接続された複数の半導体素子と、
前記第一の電極を第一外部電気部品に接続するための電極端子と、
前記第一の電極の上面に接合された前記複数の半導体素子の上面に接合される第二の電極と、
前記第二の電極を第二外部電気部品に接続するための第二の電極延伸部と、
前記第一の電極の上面に接合された前記半導体素子に設けられた信号パッドと、
前記信号パッドとワイヤにより接続される信号端子を備えたものであり、
前記第二の半導体パワーモジュールは、
第五の電極と、
前記第五の電極の上面に接合される互いに並列に接続された複数の半導体素子と
前記第五の電極を前記第二外部電気部品に接続するための第三の電極端子と
前記第五の電極の上面に接合された前記複数の半導体素子の上面に接合されるとともに前記第一外部電気部品に接続するための２つの分岐部を有する第四の電極を備えたものであり、
前記第一の半導体パワーモジュールにおける前記電極端子と前記第二の半導体パワーモジュールにおける前記分岐部とが向き合うように隣接するとともに、
前記第一の半導体パワーモジュールにおける前記第二の電極延伸部と、前記第二の半導体パワーモジュールにおける前記第三の電極端子が一箇所で接続されているものである。

Claims (16)

  1. 第一の電極と、
    前記第一の電極の上面に接合される互いに並列に接続された複数の半導体素子と、
    前記第一の電極を第一外部電気部品に接続するための電極端子と、
    前記複数の半導体素子の上面に接合される第二の電極と、
    前記第二の電極を第二外部電気部品に接続するための第二の電極延伸部と、
    前記半導体素子に設けられた信号パッドと、
    前記信号パッドとワイヤにより接続される信号端子を備えた半導体パワーモジュールにおいて、
    前記複数の半導体素子のそれぞれにおいて、前記電極端子から前記半導体素子までの前記第一の電極における電流経路長さと、前記半導体素子から第二の電極端子部までの前記第二の電極における電流経路長さの和が同一である半導体パワーモジュール。
  2. 前記第二の電極延伸部の両側に設けられたスリット部の形状及びサイズを調整することにより、前記複数の半導体素子のそれぞれにおいて、前記電極端子から前記半導体素子までの前記第一の電極における電流経路長さと、前記半導体素子から前記第二の電極端子部までの前記第二の電極における電流経路長さの和が同一になるようにした請求項１記載の半導体パワーモジュール。
  3. 第一の半導体パワーモジュールと第二の半導体パワーモジュールが接続された半導体パワーモジュールであって、
    前記第一の半導体パワーモジュールは、
    第一の電極と、
    前記第一の電極の上面に接合される互いに並列に接続された複数の半導体素子と、
    前記第一の電極を第一外部電気部品に接続するための電極端子と、
    前記複数の半導体素子の上面に接合される第二の電極と、
    前記第二の電極を第二外部電気部品に接続するための第二の電極延伸部と、
    前記半導体素子に設けられた信号パッドと、
    前記信号パッドとワイヤにより接続される信号端子を備えたものであり、
    前記第二の半導体パワーモジュールは、
    第五の電極と、
    前記第五の電極の上面に接合される互いに並列に接続された複数の半導体素子と
    前記第五の電極を前記第二外部電気部品に接続するための第三の電極端子と
    前記複数の半導体素子の上面に接合されるとともに前記第一外部電気部品に接続するための２つの分岐部を有する第四の電極を備えたものであり、
    前記第一の半導体パワーモジュールにおける前記電極端子と前記第二の半導体パワーモジュールにおける前記分岐部とが向き合うように隣接するとともに、
    前記第一の半導体パワーモジュールにおける前記第二の電極延伸部と、前記第二の半導体パワーモジュールにおける前記第三の電極端子が一箇所で接続されている半導体パワーモジュール。
  4. 前記複数の半導体素子のそれぞれにおいて、前記電極端子から前記半導体素子までの前記第一の電極における電流経路長さと、前記半導体素子から第二の電極端子部までの前記第二の電極における電流経路長さの和が同一であるとともに、
    前記複数の半導体素子のそれぞれにおいて、前記分岐部から前記半導体素子のまでの前記第四の電極における電流経路長さと、前記半導体素子から前記第三の電極端子までの前記第五の電極における電流経路の長さの和が同一である請求項３記載の半導体パワーモジュール。
  5. 前記第二の電極延伸部の両側に設けられたスリット部の形状及びサイズを調整することにより、前記複数の半導体素子のそれぞれにおいて、前記電極端子から前記半導体素子までの前記第一の電極における電流経路長さと、前記半導体素子から前記第二の電極端子部までの前記第二の電極における電流経路長さの和が同一になるようにするとともに、
    前記第四の電極に設けられたスリット部の形状及びサイズを調整することにより、前記複数の半導体素子のそれぞれにおいて、前記分岐部から前記半導体素子のまでの前記第四の電極における電流経路長さと、前記半導体素子から前記第三の電極端子までの前記第五の電極における電流経路の長さの和が同一になるようにした請求項４記載の半導体パワーモジュール。
  6. 前記電極端子と前記第二の電極延伸部は同一の向きに引き出されるとともに、前記信号端子は、前記電極端子と前記第二の電極延伸部が引き出される前記向きとは逆方向に引き出される請求項１から請求項５のいずれか１項に記載の半導体パワーモジュール。
  7. 前記電極端子は二つの部材で構成されるとともに、二つの前記電極端子は、第二の電極を中心として、互いに対称の位置になるように配置される請求項１から請求項６のいずれか１項に記載の半導体パワーモジュール。
  8. 前記半導体素子のうちの少なくとも１つに温度検出センサが実装されている請求項１から請求項７のいずれか１項に記載の半導体パワーモジュール。
  9. サーミスタが前記半導体素子のうちの少なくとも１つの上面または前記第二の電極の上面に実装されている請求項１から請求項７のいずれか１項に記載の半導体パワーモジュール。
  10. 前記半導体素子のうちの少なくとも１つに電流検出センサが実装されている請求項１から請求項９のいずれか１項に記載の半導体パワーモジュール。
  11. 前記半導体素子のうちの少なくとも１つに電流検出センサが実装されているとともに、前記半導体素子のうちの少なくとも１つに温度検出センサが実装され、
    前記温度検出センサを実装している前記半導体素子と、前記電流検出センサを実装している前記半導体素子は、前記第二の電極の中心線を隔てて互いに反対側に配置されている請求項１から請求項７のいずれか１項に記載の半導体パワーモジュール。
  12. 前記ワイヤは前記第二の電極に流れる電流の向きと直交するように配置されている請求項１から請求項１１のいずれか１項に記載の半導体パワーモジュール。
  13. 前記信号パッドは、前記半導体素子に最も近い位置にある前記第一の電極の外周辺と向き合うように配置されている請求項１から請求項１２のいずれか１項に記載の半導体パワーモジュール。
  14. 前記半導体素子の構成部材をトランスファーモールドで封止する請求項１から請求項１３のいずれか１項に記載の半導体パワーモジュール。
  15. 前記第一の電極は銅−セラミック−銅の層からなる構成を有している請求項１から請求項１４のいずれか１項に記載の半導体パワーモジュール。
  16. 前記第五の電極は銅−セラミック−銅の層からなる構成を有している請求項３から請求項５のいずれか１項に記載の半導体パワーモジュール。
JP2019195737A 2019-10-29 2019-10-29 半導体パワーモジュール Active JP6906583B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019195737A JP6906583B2 (ja) 2019-10-29 2019-10-29 半導体パワーモジュール
US17/021,027 US11728251B2 (en) 2019-10-29 2020-09-15 Semiconductor power module with temperature sensors and shaped top plate to equalize current paths
CN202011138295.0A CN112750800B (zh) 2019-10-29 2020-10-22 半导体功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019195737A JP6906583B2 (ja) 2019-10-29 2019-10-29 半導体パワーモジュール

Publications (2)

Publication Number Publication Date
JP2021072293A true JP2021072293A (ja) 2021-05-06
JP6906583B2 JP6906583B2 (ja) 2021-07-21

Family

ID=75586259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019195737A Active JP6906583B2 (ja) 2019-10-29 2019-10-29 半導体パワーモジュール

Country Status (3)

Country Link
US (1) US11728251B2 (ja)
JP (1) JP6906583B2 (ja)
CN (1) CN112750800B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101498A (zh) * 2022-05-18 2022-09-23 华为数字能源技术有限公司 功率模块、电源***、车辆及光伏***

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JP2006210586A (ja) * 2005-01-27 2006-08-10 Toshiba Mitsubishi-Electric Industrial System Corp 積層導体
JP2008091809A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール
JP2010027710A (ja) * 2008-07-16 2010-02-04 Mitsubishi Electric Corp 半導体モジュール
WO2016009496A1 (ja) * 2014-07-15 2016-01-21 株式会社日立製作所 パワートランジスタモジュール
JP2019029457A (ja) * 2017-07-27 2019-02-21 株式会社デンソー 半導体モジュール

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004055908A1 (de) * 2003-11-21 2005-07-28 Denso Corp., Kariya Halbleiteranordnung mit einem Paar von Wärmeabstrahlplatten
JP5506740B2 (ja) * 2011-05-31 2014-05-28 日立オートモティブシステムズ株式会社 電力変換装置
JP2014033060A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 電力用半導体装置モジュール
JP6320433B2 (ja) * 2014-02-11 2018-05-09 三菱電機株式会社 電力用半導体モジュール
US9899328B2 (en) * 2014-02-11 2018-02-20 Mitsubishi Electric Corporation Power semiconductor module
WO2015128975A1 (ja) 2014-02-26 2015-09-03 株式会社日立製作所 パワーモジュールおよび電力変換装置
US9293397B1 (en) * 2015-05-14 2016-03-22 Alpha And Omega Semiconductors Incorporated Power device and preparation method thereof
WO2017006809A1 (ja) * 2015-07-09 2017-01-12 三菱電機株式会社 パワー半導体モジュール
JP2017162866A (ja) * 2016-03-07 2017-09-14 株式会社東芝 半導体装置
CN109168321B (zh) * 2016-04-01 2022-03-01 三菱电机株式会社 半导体模块
US9953917B1 (en) * 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect and resistor structure and method of manufacturing thereof
WO2018142864A1 (ja) * 2017-02-06 2018-08-09 富士電機株式会社 半導体モジュール、電気自動車およびパワーコントロールユニット
JP6836201B2 (ja) * 2017-12-19 2021-02-24 株式会社デンソー 電力変換装置
US11107761B2 (en) * 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
US10361147B1 (en) * 2018-06-28 2019-07-23 Ford Global Technologies, Llc Inverter power module lead frame with enhanced common source inductance

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JP2006210586A (ja) * 2005-01-27 2006-08-10 Toshiba Mitsubishi-Electric Industrial System Corp 積層導体
JP2008091809A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール
JP2010027710A (ja) * 2008-07-16 2010-02-04 Mitsubishi Electric Corp 半導体モジュール
WO2016009496A1 (ja) * 2014-07-15 2016-01-21 株式会社日立製作所 パワートランジスタモジュール
JP2019029457A (ja) * 2017-07-27 2019-02-21 株式会社デンソー 半導体モジュール

Also Published As

Publication number Publication date
JP6906583B2 (ja) 2021-07-21
US20210125903A1 (en) 2021-04-29
CN112750800B (zh) 2024-06-11
CN112750800A (zh) 2021-05-04
US11728251B2 (en) 2023-08-15

Similar Documents

Publication Publication Date Title
US10483216B2 (en) Power module and fabrication method for the same
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
JP5259016B2 (ja) パワー半導体モジュール
US9312211B2 (en) Semiconductor device and manufacturing method thereof
JP4973059B2 (ja) 半導体装置及び電力変換装置
US20140367736A1 (en) Semiconductor device and method for manufacturing semiconductor device
TWI731129B (zh) 電子裝置
JP6897869B2 (ja) 半導体モジュール
US9379049B2 (en) Semiconductor apparatus
JP2007234690A (ja) パワー半導体モジュール
US9520369B2 (en) Power module and method of packaging the same
EP3522213B1 (en) Semiconductor device
JPWO2017163583A1 (ja) 半導体装置および半導体装置の製造方法
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
US11398448B2 (en) Semiconductor module
US20130286617A1 (en) Circuit device
JP2019046899A (ja) 電子装置
JP2012175070A (ja) 半導体パッケージ
JP4096741B2 (ja) 半導体装置
JP6906583B2 (ja) 半導体パワーモジュール
JP6123722B2 (ja) 半導体装置
JP2013041939A (ja) 半導体モジュール及びそれを搭載したインバータ
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP2007288044A (ja) 半導体装置
US11652473B2 (en) Power modules having an integrated clamp circuit and process thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210629

R151 Written notification of patent or utility model registration

Ref document number: 6906583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250