JP2021069080A - ゲートドライブ回路 - Google Patents
ゲートドライブ回路 Download PDFInfo
- Publication number
- JP2021069080A JP2021069080A JP2019195130A JP2019195130A JP2021069080A JP 2021069080 A JP2021069080 A JP 2021069080A JP 2019195130 A JP2019195130 A JP 2019195130A JP 2019195130 A JP2019195130 A JP 2019195130A JP 2021069080 A JP2021069080 A JP 2021069080A
- Authority
- JP
- Japan
- Prior art keywords
- channel mosfet
- temperature
- turn
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
- H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴとをプッシュプル接続したゲートドライブ回路の温度補正を行う。【解決手段】ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴとをプッシュプル接続して、入力パルス信号を増幅して出力素子を駆動するゲートドライブ回路において、前記ＮチャンネルＭＯＳＦＥＴと前記ＰチャンネルＭＯＳＦＥＴのゲート端子間に、周囲温度が高くなるに応じて前記ＮチャンネルＭＯＳＦＥＴと前記ＰチャンネルＭＯＳＦＥＴの各ゲート電圧を低くする温度補正回路を接続する。【選択図】図２
Description
本発明は、ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴとをプッシュプル接続して、パワー半導体素子をドライブするゲートドライブ回路に関する。
パワーＭＯＳＦＥＴやＩＧＢＴなどのパワー半導体素子をドライブするためのドライブ回路の一つとして、低損失で高速のスイッチングドライブが可能なＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴとをプッシュプル接続した回路が使用されている（特許文献１）。
しかしながら、特許文献１に示されるようなゲートドライブ回路では、ゲート電圧は温度補正がなく一定であるため以下に述べるように温度変化に伴う問題が生じる。
１）低温時と高温時でターンオン遅延時間とターンオフ遅延時間が異なってくる。このため、ゲートドライブ回路の応答性に温度依存性が生じる。
２）ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴの同時オン時間が長くなり、損失が増大する。特に、高周波スイッチングしているときに素子の温度が上がってくると同時オンが生じやすくなり、損失が大きくなってくる。
これらの問題は、ＭＯＳＦＥＴのしきい値が温度（周囲温度）により変化することに原因がある。
この発明は、ＭＯＳＦＥＴのしきい値が温度（周囲温度）により変化することに着目し、温度（周囲温度）に応じてゲート電圧を変化させるゲートドライブ回路を提供することを目的とする。
この発明のゲートドライブ回路は、ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴとをプッシュプル接続して、入力パルス信号を増幅して出力素子を駆動するゲートドライブ回路において、
前記ＮチャンネルＭＯＳＦＥＴと前記ＰチャンネルＭＯＳＦＥＴのゲート端子間に、周囲温度が高くなるに応じて前記ＮチャンネルＭＯＳＦＥＴと前記ＰチャンネルＭＯＳＦＥＴの各ゲート電圧を低くする温度補正回路を接続したものである。
前記ＮチャンネルＭＯＳＦＥＴと前記ＰチャンネルＭＯＳＦＥＴのゲート端子間に、周囲温度が高くなるに応じて前記ＮチャンネルＭＯＳＦＥＴと前記ＰチャンネルＭＯＳＦＥＴの各ゲート電圧を低くする温度補正回路を接続したものである。
前記温度補正回路は、コレクタエミッタ間に前記ＮチャンネルＭＯＳＦＥＴと前記ＰチャンネルＭＯＳＦＥＴの各ゲート端子が接続されるトランジスタと、前記トランジスタのベースエミッタ間に接続されるサーミスタ素子を含むサーミスタ回路とを含んでいる。
上記構成によれば、温度補正回路は、温度（周囲温度）が高くなるに応じてＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴそれぞれのゲート電圧を低く（ドロップ）する。これにより、温度によって変化する、ターンオン、ターンオフの各遅延時間の遅延差を小さく出来る。また、ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴの同時オン時間が長くならず、損失が増大を防止できる。
この発明では、前記ＮチャンネルＭＯＳＦＥＴと前記ＰチャンネルＭＯＳＦＥＴのゲート端子間に、周囲温度が高くなるに応じて前記ＮチャンネルＭＯＳＦＥＴと前記ＰチャンネルＭＯＳＦＥＴの各ゲート電圧を低くする温度補正回路を接続し、温度（周囲温度）が高くなるに応じてＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴそれぞれのゲート電圧をドロップするようにしている。これにより、温度によって変化する、ターンオン、ターンオフの各遅延時間の遅延差を小さく出来る。また、ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴの同時オン時間が長くならず、損失が増大を防止できる。特に高周波スイッチングしているときの高温時において生じやすい損失を減らすことが出来る。
図１は、この発明の実施形態であるパワーモジュール回路の概略図である。図１において、制御基板１は、ゲートドライブ回路２に対してパルス信号を出力し、ゲートドライブ回路２は、このパルス信号を増幅してパワーＭＯＳＦＥＴ素子３に供給する。ゲートドライブ回路２がこの発明に係る部分である。
図２は、ゲートドライブ回路２の構成図である。
ゲートドライブ回路２は、ＮチャンネルＭＯＳＦＥＴ（ｎＭＯＳＦＥＴ）Ｑ１とＰチャンネルＭＯＳＦＥＴ（ｐＭＯＳＦＥＴ）Ｑ２を直列（プッシュプル）接続して構成される。また、Ｑ１とＱ２との各ゲート端子（ゲートＧ）間に温度補正回路２０が接続されている。制御基板１からの入力パルス信号は、ｎＭＯＳＦＥＴＱ１のゲートＧに入力し、ｐＭＯＳＦＥＴＱ２のゲートＧに温度補正回路２０を介して入力する。温度補正回路２０は、入力電圧を周囲温度が高くなるに応じてその出力電圧をドロップする回路である。すなわち、温度補正回路２０は、電圧を周囲温度が高くなるに応じて、ｎＭＯＳＦＥＴＱ１とｐＭＯＳＦＥＴＱ２がそれぞれオンするときのゲート電圧を低くする。
図３は、温度補正回路２０の回路図である。
この温度補正回路２０は、トランジスタＱ３のベースエミッタ間にサーミスタ回路２００が接続される。サーミスタ回路２００は、直列接続された抵抗Ｒ２、Ｒ３と、Ｒ３に並列接続されたサーミスタＮＴＣとで構成される。Ｒ２、Ｒ３は、サーミスタＮＴＣが備える温度―電圧特性（負特性）を調整するためのものである。トランジスタＱ３のコレクタエミッタは、出力端子ａ、ｂを介してＱ１、Ｑ２のゲートＧ間に接続され、これにより、ｎＭＯＳＦＥＴＱ１、およびｐＭＯＳＦＥＴＱ２のゲート電圧Ｖ（ＧＳ）をドロップさせる。このドロップ電圧は周囲温度により変化する。
図４は、温度補正回路２０を設けたときの、周囲温度（サーミスタ温度）とゲート電圧Ｖ（ＧＳ）の関係を示している。ｎＭＯＳＦＥＴＱ１、およびｐＭＯＳＦＥＴＱ２のゲート電圧しきい値Ｔは、ＦＥＴの特性上、周囲温度（サーミスタ温度）が高温になるにしたがって低くなる。一方、ゲート電圧Ｖ（ＧＳ）は、上記しきい値のおおよそ２倍前後の値にするのが設計上望ましい。そこで、ゲート電圧Ｖ（ＧＳ）が、その程度の値になるように図３のＲ２、Ｒ３及びサーミスタＮＴＣの特性が選択される。図３のゲート電圧Ｖ（ＧＳ）の計算値Ｖ１は、図５のように求められる。
図５は、上記計算値Ｖ１を求める計算方法を示している。サーミスタＮＴＣの温度特性により、高温になるに従ってＩ（Ｒ２）が増える。したがって、高温になるに従ってドロップ電圧Ｖ（ＤＲＯＰ）が大きくなり、ゲート電圧Ｖ（ＧＳ）が低下する。図５に示す計算の結果、図４に示すように、計算値Ｖ１は高温になるに従って低下している。なお、図４では、ゲート電圧実測値Ｖ２も示しているが、計算値Ｖ１と実測値Ｖ２がほぼ一致していることがわかる。
以上のように、図３の回路の温度補正回路２０を、図２に示すように接続することで、周囲温度（サーミスタ温度）が高くなるに応じてゲート電圧Ｖ（ＧＳ）を図４に示すように下げることが出来る。
次に温度補正回路２０の作用について図６、図７を参照して説明する。
図６（Ａ）は、温度補正回路２０を設けない場合のｎＭＯＳＦＥＴＱ１のターンオン、ターンオフ遅延時間を示し、図６（Ｂ）は、温度補正回路２０を設けた場合のｎＭＯＳＦＥＴＱ１のターンオン、ターンオフ遅延時間を示す。
図６（Ａ）の上側に示すパルス波形（入力パルス）は、ゲート電圧Ｖ（ＧＳ）であり、下側に示すパルス波形はドレインーソース間電圧Ｖ（ＤＳ）である。図６（Ａ）において、ｎＭＯＳＦＥＴＱ１は、その特性上、低温でのターンオン時のしきい値（電圧）（Ｖ（ＴｈＬ））と高温でのターンオン時のしきい値（電圧）（Ｖ（ＴｈＨ））とが異なっている（Ｖ（ＴｈＬ）＞Ｖ（ＴｈＨ））。
したがって、図６（Ａ）の下側に示すパルス波形（Ｖ（ＤＳ）波形）のように、ドレインーソース間電圧Ｖ（ＤＳ）のターンオン遅延時間は低温時と高温時とで差が出てくる。すなわち、低温時のターンオン遅延時間ＤＬ１（Ｌ）＞高温時のターンオン遅延時間ＤＬ１（Ｈ）である。同様に、ターンオフ時においては、低温時のターンオフ遅延時間ＤＬ２（Ｌ）＜高温時のターンオフ遅延時間ＤＬ２（Ｈ）である。なお、ターンオン遅延時間とターンオフ遅延時間は、パルスの立ち上がり区間又は立ち下がり区間において電圧が１０％―９０％となる区間の時間として定義される。
また、図６（Ａ）では、ｎＭＯＳＦＥＴＱ１について示しているが、ｐＭＯＳＦＥＴＱ２においても同様である。ｐＭＯＳＦＥＴＱ２は、ｎＭＯＳＦＥＴＱ１がオフの区間においてオンし、同じように温度依存でターンオン遅延時間とターンオフ遅延時間とに差が生じる。
図６（Ｂ）も、図６（Ａ）と同様に、上側に示すパルス波形（入力パルス）は、ゲート電圧Ｖ（ＧＳ）であり、下側に示すパルス波形はドレインーソース間電圧Ｖ（ＤＳ）である。図６（Ｂ）の上側に示すパルス波形は、低温時のゲート電圧Ｖ（ＧＳ）が高温時のゲート電圧Ｖ（ＧＳ）と異なっていることを示す。これは、温度補正回路２０によるドロップ電圧Ｖ（ＤＲＯＰ）による。つまり、低温時のゲート電圧Ｖ（ＧＳ）−ドロップ電圧Ｖ（ＤＲＯＰ）＝高温時のゲート電圧（ＧＳ）となる。その結果、図６（Ｂ）の下側に示すドレインーソース間電圧Ｖ（ＤＳ）の波形のように、低温時のターンオン遅延時間ＤＬ１（Ｌ）＝高温時のターンオン遅延時間ＤＬ１（Ｈ）となる。また、低温時のターンオフ遅延時間ＤＬ２（Ｌ）＝高温時のターンオフ遅延時間ＤＬ２（Ｈ）となる。
また、図６（Ｂ）では、ｎＭＯＳＦＥＴＱ１について示しているが、ｐＭＯＳＦＥＴＱ２においても同様である。ｐＭＯＳＦＥＴＱ２は、ｎＭＯＳＦＥＴＱ１がオフの区間においてオンし、温度変化があってもターンオン遅延時間とターンオフ遅延時間とが同じとなる。
このように、温度補正回路２０を設けることで、ＭＯＳＦＥＴのしきい値の温度依存性をキャンセルすることが出来、ターンオン遅延時間とターンオフ遅延時間を温度に無関係に同じとすることが出来る。
図７（Ａ）は、温度補正回路２０を設けない場合の、ｎＭＯＳＦＥＴＱ１、ｐＭＯＳＦＥＴＱ２の損失を示し、図７（Ｂ）は、温度補正回路２０を設けた場合の、ｎＭＯＳＦＥＴＱ１、ｐＭＯＳＦＥＴＱ２の損失を示す。
図７（Ａ）の上側に示すパルス波形（入力パルス）は、ｎＭＯＳＦＥＴＱ１のゲート電圧Ｖ（ＧＳ）であり、下側に示すパルス波形（入力パルス）は、ｐＭＯＳＦＥＴＱ２のゲート電圧Ｖ（ＧＳ）である。図７（Ａ）において、ｎＭＯＳＦＥＴＱ１とｐＭＯＳＦＥＴＱ２は、いずれも、その特性上、低温でのターンオン時のしきい値（電圧）（Ｖ（ＴｈＬ））と高温でのターンオン時のしきい値（電圧）（Ｖ（ＴｈＨ））とが異なっている（Ｖ（ＴｈＬ）＞Ｖ（ＴｈＨ））。一方、ｎＭＯＳＦＥＴＱ１とｐＭＯＳＦＥＴＱ２とは、ｎＭＯＳＦＥＴＱ１のターンオン時（ｐＭＯＳＦＥＴＱ２のターンオフ時）において双方が同時オンする区間ＴＯＮ（Ｈ）、ＴＯＮ（Ｌ）がある。また、ｎＭＯＳＦＥＴＱ１のターンオフ時（ｐＭＯＳＦＥＴＱ２のターンオン時）においても双方が同時オンする区間ＴＯＦＦ（Ｈ）、ＴＯＦＦ（Ｌ）がある。これらの、区間ＴＯＮ（Ｈ）、ＴＯＮ（Ｌ）と、区間ＴＯＦＦ（Ｈ）、ＴＯＦＦ（Ｌ）において、２つのｎＭＯＳＦＥＴＱ１とｐＭＯＳＦＥＴＱ２に短絡電流が流れ、このときに（熱）損失が生じる。この損失は、特にスイッチング周波数が高い時に大きい。
図７（Ｂ）も、図７（Ａ）と同様に、上側に示すパルス波形（入力パルス）は、ｎＭＯＳＦＥＴＱ１のゲート電圧Ｖ（ＧＳ）であり、下側に示すパルス波形（入力パルス）は、ｐＭＯＳＦＥＴＱ２のゲート電圧Ｖ（ＧＳ）である。図７（Ｂ）の上側に示すパルス波形は、ｎＭＯＳＦＥＴＱ１のオン時にゲート電圧Ｖ（ＧＳ）が温度補正回路２０のドロップ電圧Ｖ（ＤＲＯＰ）だけ低下していることを示す。また、図７（Ｂ）の下側に示すパルス波形は、ｐＭＯＳＦＥＴＱ２のオン時にゲート電圧Ｖ（ＧＳ）が温度補正回路２０のドロップ電圧Ｖ（ＤＲＯＰ）だけ低下していることを示す。
図７（Ｂ）から、ｎＭＯＳＦＥＴＱ１のターンオン時（ｐＭＯＳＦＥＴＱ２のターンオフ時）において双方が同時オンする区間ＴＯＮ（Ｈ）、ＴＯＮ（Ｌ）は、図７（Ａ）のそれに比して短いことが分かる。また、ｎＭＯＳＦＥＴＱ１のターンオフ時（ｐＭＯＳＦＥＴＱ２のターンオン時）において双方が同時オンする区間ＴＯＦＦ（Ｈ）、ＴＯＦＦ（Ｌ）も、図７（Ａ）のそれに比して短いことが分かる。
このように、温度補正回路２０を設けることで、ＭＯＳＦＥＴのしきい値の温度依存性によるターンオン時、ターンオフ時の損失を少なくすることが出来る。
以上のように、本実施形態によれば、温度補正回路２０を設けることにより、ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴのターンオン、ターンオフの各遅延時間の遅延差を小さく出来る。また、ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴの同時オン時間が長くならず、損失が増大を防止できる。
２０−温度補正回路
Ｑ１−ＮチャンネルＭＯＳＦＥＴ
Ｑ２−ＰチャンネルＭＯＳＦＥＴ
Ｑ１−ＮチャンネルＭＯＳＦＥＴ
Ｑ２−ＰチャンネルＭＯＳＦＥＴ
Claims (3)
- ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴとをプッシュプル接続して、入力パルス信号を増幅して出力素子を駆動するゲートドライブ回路において、
前記ＮチャンネルＭＯＳＦＥＴと前記ＰチャンネルＭＯＳＦＥＴのゲート端子間に、周囲温度が高くなるに応じて前記ＮチャンネルＭＯＳＦＥＴと前記ＰチャンネルＭＯＳＦＥＴの各ゲート電圧を低くする温度補正回路を接続したゲートドライブ回路。 - 前記温度補正回路は、コレクタエミッタ間に前記ＮチャンネルＭＯＳＦＥＴと前記ＰチャンネルＭＯＳＦＥＴの各ゲート端子が接続されるトランジスタと、前記トランジスタのベースエミッタ間に接続されるサーミスタ素子を含むサーミスタ回路と、を含む、請求項１記載のゲートドライブ回路。
- 前記サーミスタ回路は、直列接続された抵抗Ｒ２、Ｒ３と、前記抵抗Ｒ３に並列接続されたサーミスタＮＴＣとで構成される、請求項２記載のゲートドライブ回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019195130A JP2021069080A (ja) | 2019-10-28 | 2019-10-28 | ゲートドライブ回路 |
| GB2014666.8A GB2590128B (en) | 2019-10-28 | 2020-09-17 | Gate drive circuit |
| EP20196725.4A EP3817230A1 (en) | 2019-10-28 | 2020-09-17 | Gate drive circuit |
| US17/060,150 US11901882B2 (en) | 2019-10-28 | 2020-10-01 | Gate drive circuit |
| CN202011099804.3A CN112737551A (zh) | 2019-10-28 | 2020-10-14 | 栅极驱动电路 |
| CN202410073207.5A CN117650773A (zh) | 2019-10-28 | 2020-10-14 | 栅极驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019195130A JP2021069080A (ja) | 2019-10-28 | 2019-10-28 | ゲートドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021069080A true JP2021069080A (ja) | 2021-04-30 |
| JP2021069080A5 JP2021069080A5 (ja) | 2022-11-07 |
Family
ID=72560496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019195130A Pending JP2021069080A (ja) | 2019-10-28 | 2019-10-28 | ゲートドライブ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11901882B2 (ja) |
| EP (1) | EP3817230A1 (ja) |
| JP (1) | JP2021069080A (ja) |
| CN (2) | CN117650773A (ja) |
| GB (1) | GB2590128B (ja) |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4220877A (en) * | 1977-05-16 | 1980-09-02 | Rca Corporation | Temperature compensated switching circuit |
| JPH0548584A (ja) | 1991-08-12 | 1993-02-26 | Mitsubishi Electric Corp | 光通信システム |
| JPH0548584U (ja) | 1991-11-27 | 1993-06-25 | 株式会社明電舎 | 高速スイッチング素子のゲートドライブ回路 |
| US5296765A (en) * | 1992-03-20 | 1994-03-22 | Siliconix Incorporated | Driver circuit for sinking current to two supply voltages |
| EP1865398A1 (en) * | 2006-06-07 | 2007-12-12 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | A temperature-compensated current generator, for instance for 1-10V interfaces |
| US7812647B2 (en) * | 2007-05-21 | 2010-10-12 | Advanced Analogic Technologies, Inc. | MOSFET gate drive with reduced power loss |
| JP2009071956A (ja) * | 2007-09-12 | 2009-04-02 | Mitsubishi Electric Corp | ゲート駆動回路 |
| CN103348574B (zh) * | 2010-12-03 | 2016-03-02 | 马维尔国际贸易有限公司 | 工艺和温度不敏感的反相器 |
| KR20170122058A (ko) * | 2016-04-26 | 2017-11-03 | 엘에스산전 주식회사 | 온도 측정 신호 보정 장치 |
| US11323032B2 (en) * | 2017-12-28 | 2022-05-03 | Shindengen Electric Manufacturing Co., Ltd. | Plural power modules conversion device with switch element control |
| US11121704B2 (en) * | 2018-04-23 | 2021-09-14 | Texas Instruments Incorporated | Parallelling multiple power switches |
| CN110034753A (zh) * | 2019-04-22 | 2019-07-19 | 西安拓尔微电子有限责任公司 | 一种P型VDMOS的high-side高速驱动电路及其驱动方法 |
-
2019
- 2019-10-28 JP JP2019195130A patent/JP2021069080A/ja active Pending
-
2020
- 2020-09-17 GB GB2014666.8A patent/GB2590128B/en active Active
- 2020-09-17 EP EP20196725.4A patent/EP3817230A1/en not_active Withdrawn
- 2020-10-01 US US17/060,150 patent/US11901882B2/en active Active
- 2020-10-14 CN CN202410073207.5A patent/CN117650773A/zh active Pending
- 2020-10-14 CN CN202011099804.3A patent/CN112737551A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB2590128A (en) | 2021-06-23 |
| EP3817230A1 (en) | 2021-05-05 |
| CN112737551A (zh) | 2021-04-30 |
| GB2590128B (en) | 2024-05-29 |
| GB202014666D0 (en) | 2020-11-04 |
| CN117650773A (zh) | 2024-03-05 |
| US11901882B2 (en) | 2024-02-13 |
| US20210126630A1 (en) | 2021-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5119894B2 (ja) | ドライバ回路 | |
| US7812647B2 (en) | MOSFET gate drive with reduced power loss | |
| KR101541632B1 (ko) | 반도체 스위치 소자의 구동 장치 | |
| US8519782B2 (en) | Constant voltage circuit | |
| US9608622B2 (en) | Drive device for insulated-gate semiconductor element, and power converter | |
| CN111740600B (zh) | 基于电压的开关时间自动校正 | |
| US9559668B2 (en) | Drive circuit and semiconductor apparatus | |
| JP6887320B2 (ja) | 電力変換ユニットの駆動回路および駆動方法、電力変換ユニット、並びに電力変換装置 | |
| JP7210928B2 (ja) | 高耐圧集積回路 | |
| JP5348115B2 (ja) | 負荷駆動装置 | |
| JP2021069080A (ja) | ゲートドライブ回路 | |
| CN109314464B (zh) | 基于电压的开关时间自动校正 | |
| JP2018074676A (ja) | ゲート駆動回路 | |
| EP3557763A1 (en) | A drive circuit for half-bridges, corresponding driver, device and method | |
| JP2021069080A5 (ja) | ||
| JP6601372B2 (ja) | ゲート駆動装置 | |
| US10819351B1 (en) | Gate driver circuit with a closed loop overdrive generator | |
| JP2018078533A (ja) | パワーモジュール | |
| JP4888199B2 (ja) | 負荷駆動装置 | |
| JP6102394B2 (ja) | 負荷駆動回路 | |
| US20240079946A1 (en) | Electronic circuitry and power conversion device | |
| CN221227369U (zh) | 一种基于温度反馈的自适应优化有源门极驱动电路 | |
| US20230397311A1 (en) | Led driving circuit and method for controlling a current distribution to an led string | |
| JP2019129545A (ja) | 電力変換装置 | |
| JP4793214B2 (ja) | 半導体素子駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221027 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231114 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20240206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240528 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20240610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20240610 |